DE112017007491T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112017007491T5
DE112017007491T5 DE112017007491.6T DE112017007491T DE112017007491T5 DE 112017007491 T5 DE112017007491 T5 DE 112017007491T5 DE 112017007491 T DE112017007491 T DE 112017007491T DE 112017007491 T5 DE112017007491 T5 DE 112017007491T5
Authority
DE
Germany
Prior art keywords
layer
substrate
semiconductor device
drain electrode
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112017007491.6T
Other languages
English (en)
Other versions
DE112017007491B4 (de
Inventor
Toshiaki Kitano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112017007491T5 publication Critical patent/DE112017007491T5/de
Application granted granted Critical
Publication of DE112017007491B4 publication Critical patent/DE112017007491B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Abstract

Auf einem Si-Substrat (1) ist eine Nitrid-Halbleiterschicht (2, 3, 4) vorgesehen. Eine Gateelektrode (5), eine Sourceelektrode (6) und eine Drainelektrode (7) sind auf der Nitrid-Halbleiterschicht (2, 3, 4) vorgesehen. Eine leitfähige Schicht (11) vom P-Typ in Kontakt mit der Nitrid-Halbleiterschicht (2, 3, 4) ist auf dem Si-Substrat (1) unterhalb der Drainelektrode (7) vorgesehen.

Description

  • Gebiet
  • Die vorliegende Erfindung bezieht sich auf einen Transistor mit hoher Elektronenbeweglichkeit (HEMT) aus Nitrid, der auf einem Si-Substrat ausgebildet ist.
  • Hintergrund
  • Ein GaN-HEMT mit einer AIGaN/GaN-basierten Heterostruktur wurde aktiv entwickelt, da verglichen mit einem GaAs-basierten HEMT solch ein Transistor eine große Hochfrequenz-(HF)-Ausgangsleistungsdichte aufweist und die Vorrichtungsgröße, das heißt die Gatebreite, reduziert werden kann. Wenn beispielsweise ein GaN-HEMT mit der gleichen Leistung wie der GaAs-basierte HEMT realisiert wird, kann der Drainstrom reduziert werden, da die Durchschlagspannung groß ist, kann die Transistorgröße reduziert werden und kann auch die Zwischenelektroden-Kapazität reduziert werden. Daher nimmt die Ausgangsimpedanz zu, nimmt der Leistungsverlust aufgrund des seriellen parasitären Widerstands ab, nimmt das Impedanzänderungsverhältnis ab und wird das Band breit.
  • 7 zeigt eine Eingangs/Ausgangs-Charakteristik einer GaN-auf-Si-Vorrichtung. Bei niedriger Temperatur ist die Eingangs/Ausgangs-Charakteristik normal. Bei einer hohen Temperatur fällt jedoch die Ausgangsleistung, nachdem sie gesättigt ist, ab einer signifikant niedrigeren Eingangsleistung als bei niedriger Temperatur. Die hohe Temperatur ist hier beispielsweise eine Bedingung, in der die Si-Substrattemperatur 180°C übersteigt, und die Temperatur unterhalb dieser ist die niedrige Temperatur. Das Si-Substrat ist günstiger als ein SiC-Substrat, weist aber das oben beschriebene Problem auf.
  • 8 zeigt den spezifischen Widerstand eines Si-Substrats mit hohem Widerstand. Der spezifische Widerstand des Si-Substrats ändert sich mit der Temperatur und nimmt bei einer Temperatur von 180°C oder höher schnell ab. Dies verhält sich so, weil aufgrund einer kleinen Bandlücke von Si Träger erzeugt werden. Daher ist die Abnahme in der Ausgangsleistung des GaN-auf-Si-HEMT bei hoher Temperatur auf die Abnahme im Substratwiderstand zurückzuführen. Dies ist ein einem Si-Substrat inhärentes Problem. Im Fall eines SiC-Substrats, das eine etwa dreimal so große Bandlücke wie diejenige von Si aufweist, tritt die Abnahme im spezifischen Widerstand nicht auf.
  • 9 ist eine Querschnittsansicht, in der Ausgangsleistungspfade, wenn der spezifische Widerstand des Si-Substrats hoch und niedrig ist, in einem AUS-Zustand miteinander verglichen werden, das heißt, wenn der Kanal im HF-Betrieb abgeschnürt ist. Bei einer niedrigen Temperatur ist der Substratwiderstand Rs groß, und die Drain-Source-Kapazität Cds ist auch klein. Aus diesem Grund leckt, obgleich HF-Leistung versucht, über den Pfad über die rückwärtige Elektrode zu gelangen, HF-Leistung kaum in diesem Pfad. Indes wird bei einer hohen Temperatur der Substratwiderstand Rs gesenkt, so dass ein einfacher Durchgang der HF-Leistung ermöglicht wird, und die Drain-Source-Kapazität Cds wird durch den niedrigen Widerstand des Si-Substrats schnell erhöht. Aus diesem Grund nimmt auch eine Leckage von HF-Leistung schnell zu, und es tritt ein Phänomen auf, dass die Ausgangsleistung nicht zunimmt, selbst wenn die Eingangsleistung erhöht wird.
  • Folglich gibt es, obgleich der GaN-auf-Si-HEMT für kostengünstige und mit hoher Leistung betriebene Vorrichtungen geeignet ist, ein Problem, dass ein HF-Betrieb bei hoher Temperatur instabil ist. Um dieses Problem zu lösen, wurde vorgeschlagen, die Drainelektrode zu teilen und die geteilten Teilbereiche zu isolieren, um so die parasitäre Kapazität mit dem Substrat zu reduzieren und den HF-Betrieb bei hoher Temperatur zu verbessern (siehe zum Beispiel PTL 1). Es wurde auch vorgeschlagen, die Drainelektrode zu teilen und eine schwach dielektrische Schicht mit einer Dielektrizitätskonstante, die niedriger als diejenige von GaN ist, zwischen den geteilten Teilbereichen einzubetten, um so die Drain-Source-Kapazität zu reduzieren und den HF-Betrieb bei hoher Temperatur zu verbessern (siehe zum Beispiel PTL 2).
  • Zitatliste
  • Patentliteratur
    • [PTL 1] Japanische Patentanmeldung Veröffentlichungsnr. 2011-204984
    • [PTL 2] Japanische Patentanmeldung Veröffentlichungsnr. 2015-79923
  • Zusammenfassung
  • Technisches Problem
  • In einem GaN-auf-Si-HEMT wird ein Si-Substrat mit hohem Widerstand verwendet. Wenn die Temperatur hoch wird, beginnt eine Akkumulierung von Elektronen im Si-Substrat an der Grenze zwischen dem Nitrid-Halbleiter und dem Si-Substrat unter der Drainelektrode. Dies wird ein Leckpfad der HF-Leistung, und ferner erzeugt die entwichene Leistung Wärme, wodurch ein Zyklus angestoßen wird, in welchem der spezifische Widerstand des Si-Substrats gesenkt wird. Infolgedessen nimmt die Drain-Source-Kapazität schnell zu und nimmt die Ausgangsleistung ab. Daher wird, wenn ein GaN-auf-Si-HEMT als eine HF-Hochleistungsvorrichtung verwendet wird, selbst wenn die Eingangsleistung bei hoher Temperatur erhöht wird, die Ausgangsleistung gesättigt und nimmt in einer frühen Phase ab.
  • Mit der herkömmlichen Technik, bei der eine Drainelektrode geteilt wird und die geteilten Teilbereiche isoliert werden, ist es schwierig, die parasitäre Kapazität zwischen der Drainelektrode und dem Si-Substrat zu reduzieren, und es ist schwierig, eine Abnahme im spezifischen Widerstand zu verhindern. Außerdem ist es mit der herkömmlichen Technik, bei der eine Drainelektrode geteilt und eine schwach dielektrische Schicht zwischen den geteilten Teilbereichen eingebettet wird, schwierig, die Abnahme im spezifischen Widerstand des Si-Substrats zu verhindern.
  • Die vorliegende Erfindung wurde gemacht, um die Probleme wie oben beschrieben zu lösen, und deren Aufgabe besteht darin, eine Halbleitervorrichtung zu erhalten, die es ermöglicht, Hochfrequenzcharakteristiken bei hoher Temperatur zu verbessern.
  • Lösung für das Problem
  • Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst: ein Si-Substrat; eine Nitrid-Halbleiterschicht, die auf dem Si-Substrat vorgesehen ist; eine Gateelektrode, eine Sourceelektrode und eine Drainelektrode, die auf der Nitrid-Halbleiterschicht vorgesehen sind; und eine leitfähige Schicht vom P-Typ, die mit der Nitrid-Halbleiterschicht in Kontakt und auf dem Si-Substrat unterhalb der Drainelektrode vorgesehen ist.
  • Vorteilhafte Effekte der Erfindung
  • In der vorliegenden Erfindung ist die leitfähige Schicht vom P-Typ unterhalb der Drainelektrode vorgesehen. Aus diesem Grund kann verhindert werden, dass im Si-Substrat bei hoher Temperatur erzeugte Elektronen unter der Drainelektrode akkumuliert werden. Daher gibt es keine Elektronen, die Hochfrequenzleistung entweichen lassen, und es ist möglich, zu verhindern, dass im AUS-Zustand Hochfrequenzleistung zur Substratseite leckt. Folglich ist die Abnahme in der Ausgangsleistung bei hoher Temperatur eliminiert, und Hochfrequenz-Charakteristiken bei hoher Temperatur können verbessert werden.
  • Figurenliste
    • 1 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 1 der vorliegenden Erfindung zeigt.
    • 2 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 2 der vorliegenden Erfindung zeigt.
    • 3 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 3 der vorliegenden Erfindung zeigt.
    • 4 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 4 der vorliegenden Erfindung zeigt.
    • 5 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 5 der vorliegenden Erfindung zeigt.
    • 6 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 6 der vorliegenden Erfindung zeigt.
    • 7 zeigt eine Eingangs/Ausgangs-Charakteristik einer GaN-auf-Si-Vorrichtung.
    • 8 zeigt den spezifischen Widerstand eines Si-Substrats mit hohem Widerstand.
    • 9 ist eine Querschnittsansicht, in der Ausgangsleistungspfade, wenn der spezifische Widerstand des Si-Substrats hoch und niedrig ist, in einem AUS-Zustand miteinander verglichen werden, das heißt, wenn der Kanal im HF-Betrieb abgeschnürt ist.
  • Beschreibung von Ausführungsformen
  • Eine Halbleitervorrichtung gemäß den Ausführungsformen der vorliegenden Erfindung wird unter Bezugnahme auf die Zeichnungen beschrieben. Die gleichen Komponenten sind durch die gleichen Symbole bezeichnet, und deren wiederholte Beschreibung kann weggelassen werden.
  • Ausführungsform 1
  • 1 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 1 der vorliegenden Erfindung zeigt. Diese Halbleitervorrichtung ist ein GaN-auf-Si-HEMT. Ein Si-Substrat 1 ist beispielsweise ein Si-Substrat mit hohem Widerstand, das einen Widerstand von etwa 10.000 Ω·cm bei Raumtemperatur aufweist.
  • Eine Pufferschicht 2, eine Elektronenübergangsschicht 3 und eine Elektronenzufuhrschicht 4 werden mittels Kristallwachstum als Nitrid-Halbleiterschichten auf dem Si-Substrat 1 vorgesehen. Die Pufferschicht 2 wird zum Beispiel gebildet, indem eine Vielzahl von AIGaN-Schichten mit verschiedenen AI-Konzentrationen laminiert wird. Die Elektronenübergangsschicht 3 ist beispielsweise eine nicht-dotierte GaN-Schicht. Die Elektronenzufuhrschicht 4 ist beispielsweise eine AIGaN-Schicht mit einer AI-Zusammensetzung von 0,1 bis 0,5 oder eine zwischen der AIGaN-Schicht und der Elektronenübergangsschicht 3 ausgebildete AIN-Schicht.
  • Eine Gateelektrode 5, eine Sourceelektrode 6 und eine Drainelektrode 7 sind auf der Elektronenzufuhrschicht 4 vorgesehen. Die Gateelektrode 5 besteht beispielsweise aus einem Ni/Au-basierten Material. Die Sourceelektrode 6 und die Drainelektrode 7 bestehen beispielsweise aus einem Ti/AI-basierten Material. Ein unterer Isolierfilm 8 und ein oberer Isolierfilm 9 sind vorgesehen, um diese Elektroden zu schützen. Der untere Isolierfilm 8 und der obere Isolierfilm 9 sind beispielsweise Siliziumnitridfilme. Eine rückwärtige Elektrode 10 ist auf der rückwärtigen Oberfläche des Si-Substrats 1 vorgesehen. Die rückwärtige Elektrode 10 besteht beispielsweise aus einem Ti/Au-basierten Material.
  • Eine leitfähige Schicht 11 vom P-Typ in Kontakt mit der Pufferschicht 2 ist auf dem Si-Substrat 1 unterhalb der Drainelektrode 7 vorgesehen. Die leitfähige Schicht 11 vom P-Typ wird beispielsweise mittels Ionenimplantation gebildet, und Bor (B), Aluminium (AI) oder dergleichen wird als Dotierstoff vom P-Typ verwendet. Die Störstellenkonzentration der leitfähigen Schicht 11 vom P-Typ beträgt vorzugsweise 5E16 cm-3 oder mehr. Die Implantationstiefe der leitfähigen Schicht 11 vom P-Typ kann 1 Mikrometer oder weniger betragen.
  • Wenn ein GaN-auf-Si-HEMT als eine Hochfrequenzvorrichtung genutzt wird, wird ein Si-Substrat 1 mit hohem Widerstand verwendet, um zu verhindern, dass die HF-Leistung zur Substratseite leckt und damit die Verschlechterung der Ausgangs-Charakteristik verursacht wird. Bei einer hohen Temperatur beginnt jedoch im Si-Substrat 1 die Erzeugung von Trägern. In dem GaN-auf-Si-HEMT wird ferner ein Hochspannungsbetrieb durchgeführt, um die Charakteristiken des GaN-basierten Materials auszunutzen. Beispielsweise wird als die Drainspannung gewöhnlich etwa 50 V genutzt. Da die Drainspannung hoch ist, werden Elektronen unter den im Si-Substrat 1 erzeugten Trägern unter der Drainelektrode 7 auf der Seite des Si-Substrats 1 konzentriert, die mit der Pufferschicht 2 in Kontakt ist.
  • Im Gegensatz dazu ist in der vorliegenden Ausführungsform die leitfähige Schicht 11 vom P-Typ unterhalb der Drainelektrode 7 vorgesehen. Aus diesem Grund kann verhindert werden, dass im Si-Substrat 1 bei hoher Temperatur erzeugte Elektronen unter der Drainelektrode 7 akkumuliert werden. Deshalb gibt es keine Elektronen, die eine Hochfrequenzleistung entweichen lassen, und es ist möglich, zu verhindern, dass Hochfrequenzleistung im AUS-Zustand zur Substratseite leckt. Als Folge ist die Abnahme in der Ausgangsleistung bei hoher Temperatur eliminiert, und Hochfrequenz-Charakteristiken bei hoher Temperatur können verbessert werden. Infolgedessen ist es möglich, einen GaN-auf-Si-HEMT zu verwirklichen, der bei einer höheren Temperatur als die herkömmlichen Transistoren arbeiten kann.
  • Wenn jedoch die leitfähige Schicht 11 vom P-Typ auf der ganzen Oberfläche des Si-Substrats 1 einschließlich der Bereiche unter der Gateelektrode 5 und der Sourceelektrode 6 ausgebildet ist, leckt, obwohl eine Ausgangsleistungsabnahme bei hoher Temperatur unterdrückt werden kann, die HF-Leistung bei niedriger Temperatur über die leitfähige Schicht 11 vom P-Typ. Da die Sourceelektrode 6 die gleiche Spannung wie die Elektrode 10 auf der rückwärtigen Oberfläche aufweist, ist es, selbst wenn die leitfähige Schicht 11 vom P-Typ unter der Sourceelektrode 6 ausgebildet ist, ferner verglichen mit unter der Drainelektrode 7 weniger wahrscheinlich, dass sich Elektronen darin akkumulieren, und es zeigt sich kein Effekt. Daher wird die leitfähige Schicht 11 vom P-Typ nicht unterhalb der Gateelektrode 5 und der Sourceelektrode 6 vorgesehen.
  • Ausführungsform 2
  • 2 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 2 der vorliegenden Erfindung zeigt. Wenn die leitfähige Schicht 11 vom P-Typ vorgesehen ist, kann eine Leckage einer Hochfrequenzleistung bei niedriger Temperatur zunehmen. Indes ist in der vorliegenden Ausführungsform die Breite der leitfähigen Schicht 11 vom P-Typ kleiner als die Breite der Drainelektrode 7. Infolgedessen kann eine Leckage einer Hochfrequenzleistung zum Substrat bei niedriger Temperatur reduziert werden, und die Charakteristiken bei niedriger Temperatur können verbessert werden. Sonstige Merkmale und Effekte sind die gleichen wie in der Ausführungsform 1.
  • Ausführungsform 3
  • 3 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 3 der vorliegenden Erfindung zeigt. Die Breite der leitfähigen Schicht 11 vom P-Typ ist größer als die Breite der Drainelektrode 7. Infolgedessen kann verglichen mit der Ausführungsform 1 eine Leckage einer Hochfrequenzleistung zur Substratseite bei hoher Temperatur reduziert werden. Sonstige Merkmale und Effekte sind die gleichen wie in der Ausführungsform 1. Wenn die Breite der leitfähigen Schicht 11 vom P-Typ vergrößert wird, wird bei niedriger Temperatur eine Leckage einer Hochfrequenzleistung erhöht. Diese Ausführungsform ist jedoch effektiv, wenn die Charakteristiken bei hoher Temperatur als wichtig erachtet werden.
  • Ausführungsform 4
  • 4 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 4 der vorliegenden Erfindung zeigt. Die leitfähige Schicht 11 vom P-Typ weist eine Schicht 11a mit hoher Konzentration und eine Schicht 11b mit niedriger Konzentration auf, die außerhalb der Schicht 11a mit hoher Konzentration vorgesehen ist und eine Störstellenkonzentration aufweist, die niedriger als diejenige der Schicht 11a mit hoher Konzentration ist. Die Schicht 11a mit hoher Konzentration und die Schicht 11b mit niedriger Konzentration werden zum Beispiel mittels Ionenimplantation gebildet, und als Dotierstoff vom P-Typ wird Bor (B), Aluminium (AI) oder dergleichen verwendet.
  • Wenn die Breite der leitfähigen Schicht 11 vom P-Typ wie in der Ausführungsform 3 vergrößert wird, wird bei niedriger Temperatur eine Leckage einer Hochfrequenzleistung erhöht. Im Gegensatz dazu ist es, wenn die Schicht 11a mit hoher Konzentration und die Schicht 11b mit niedriger Konzentration wie in der vorliegenden Ausführungsform vorgesehen werden, einfach, sowohl die Charakteristiken bei hoher Temperatur als auch die Charakteristiken bei niedriger Temperatur zu erreichen. Das heißt, es ist einfach, die Charakteristiken bei niedriger Temperatur einzustellen, während verhindert wird, dass die im Si-Substrat 1 bei hoher Temperatur erzeugten Elektronen unter der Drainelektrode 7 akkumuliert werden. Infolgedessen kann die Einstellung auf den für den Verwendungszweck einer Vorrichtung optimalen Zustand vorgenommen werden. Sonstige Merkmale und Effekte sind die gleichen wie in der Ausführungsform 1.
  • Ausführungsform 5
  • 5 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 5 der vorliegenden Erfindung zeigt. Die Drainelektrode 7 ist auf der leitfähigen Schicht 11 vom P-Typ geteilt, und ein Hohlraum 12 ist in der Pufferschicht 2, der Elektronenübergangsschicht 3 und der Elektronenzufuhrschicht 4 vorgesehen. Beispielsweise werden die Pufferschicht 2, die Elektronenübergangsschicht 3 und die Elektronenzufuhrschicht 4 unter Verwendung eines Gases auf Chlorbasis trockengeätzt, um den Hohlraum 12 so zu bilden, dass das Si-Substrat 1 freigelegt wird. Infolgedessen ist es, da die Drain-Source-Kapazität reduziert werden kann, weniger wahrscheinlich, dass die Hochfrequenzleistung bei hoher Temperatur zur Substratseite leckt.
  • Ausführungsform 6
  • 6 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 6 der vorliegenden Erfindung zeigt. Ein Material 13 mit einer niedrigen Dielektrizitätskonstante, das eine niedrigere Dielektrizitätskonstante als Dielektrizitätskonstanten der Pufferschicht 2, der Elektronenübergangsschicht 3 und der Elektronenzufuhrschicht 4 aufweist, ist im Hohlraum 12 eingebettet. Das Material 13 mit einer niedrigen Dielektrizitätskonstante ist zum Beispiel Benzocyclobuten, ein Polyimid, ein Polyfluorkohlenstoff oder dergleichen. Infolgedessen ist es, da die Drain-Source-Kapazität reduziert werden kann, weniger wahrscheinlich, dass die Hochfrequenzleistung bei hoher Temperatur zur Substratseite leckt. Im Fall einer mit einem Gussharz versiegelten Vorrichtung wird in der Ausführungsform 5, da das Gussharz mit einer etwas hohen Dielektrizitätskonstante in den Hohlraum 12 eintritt, der Effekt reduziert. Im Gegensatz dazu kann dies in der vorliegenden Ausführungsform, in der das Material 13 mit einer niedrigen Dielektrizitätskonstante, das eine niedrigere Dielektrizitätskonstante als diejenige des Gussharzes aufweist, im Hohlraum 12 eingebettet wird, verhindert werden.
  • Bezugszeichenliste
  • 1 Si-Substrat; 2 Pufferschicht (Nitrid-Halbleiterschicht); 3 Elektronenübergangsschicht (Nitrid-Halbleiterschicht); 4 Elektronenzufuhrschicht (Nitrid-Halbleiterschicht); 5 Gateelektrode; 6 Sourceelektrode; 7 Drainelektrode; 11 leitfähige Schicht vom P-Typ; 11a Schicht mit hoher Konzentration; 11b Schicht mit niedriger Konzentration; 12 Hohlraum; 13 Material mit niedriger Dielektrizitätskonstante
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2011204984 [0006]
    • JP 201579923 [0006]

Claims (7)

  1. Halbleitervorrichtung, umfassend: ein Si-Substrat; eine Nitrid-Halbleiterschicht, die auf dem Si-Substrat vorgesehen ist; eine Gateelektrode, eine Sourceelektrode und eine Drainelektrode, die auf der Nitrid-Halbleiterschicht vorgesehen sind; und eine leitfähige Schicht vom P-Typ, die mit der Nitrid-Halbleiterschicht in Kontakt und auf dem Si-Substrat unterhalb der Drainelektrode vorgesehen ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die leitfähige Schicht vom P-Typ nicht unterhalb der Gateelektrode und der Sourceelektrode vorgesehen ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei eine Breite der leitfähigen Schicht vom P-Typ geringer als eine Breite der Drainelektrode ist.
  4. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei eine Breite der leitfähigen Schicht vom P-Typ größer als eine Breite der Drainelektrode ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei die leitfähige Schicht vom P-Typ eine Schicht mit hoher Konzentration und eine Schicht mit niedriger Konzentration aufweist, die außerhalb der Schicht mit hoher Konzentration vorgesehen ist und eine Störstellenkonzentration aufweist, die niedriger als eine Störstellenkonzentration der Schicht mit hoher Konzentration ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei ein Hohlraum in der Nitrid-Halbleiterschicht auf der leitfähigen Schicht vom P-Typ vorgesehen ist.
  7. Halbleitervorrichtung nach Anspruch 6, ferner umfassend ein Material mit einer niedrigen Dielektrizitätskonstante, das eine niedrigere Dielektrizitätskonstante als eine Dielektrizitätskonstante der im Hohlraum eingebetteten Nitrid-Halbleiterschicht aufweist.
DE112017007491.6T 2017-04-28 2017-04-28 Halbleitervorrichtung Active DE112017007491B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/017014 WO2018198337A1 (ja) 2017-04-28 2017-04-28 半導体装置

Publications (2)

Publication Number Publication Date
DE112017007491T5 true DE112017007491T5 (de) 2020-01-09
DE112017007491B4 DE112017007491B4 (de) 2023-04-27

Family

ID=60685646

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017007491.6T Active DE112017007491B4 (de) 2017-04-28 2017-04-28 Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US10804369B2 (de)
JP (1) JP6249146B1 (de)
KR (1) KR102202173B1 (de)
CN (1) CN110574147B (de)
DE (1) DE112017007491B4 (de)
WO (1) WO2018198337A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11158575B2 (en) * 2018-06-05 2021-10-26 Macom Technology Solutions Holdings, Inc. Parasitic capacitance reduction in GaN-on-silicon devices
US11398560B2 (en) * 2018-09-26 2022-07-26 Intel Corporation Contact electrodes and dielectric structures for thin film transistors
JP7016311B2 (ja) * 2018-11-06 2022-02-04 株式会社東芝 半導体装置
CN115050820A (zh) * 2021-01-12 2022-09-13 英诺赛科(苏州)半导体有限公司 半导体器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204984A (ja) 2010-03-26 2011-10-13 Renesas Electronics Corp 電界効果トランジスタ
JP2015079923A (ja) 2013-10-18 2015-04-23 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180103B2 (en) * 2004-09-24 2007-02-20 Agere Systems Inc. III-V power field effect transistors
US7800097B2 (en) 2004-12-13 2010-09-21 Panasonic Corporation Semiconductor device including independent active layers and method for fabricating the same
JP2006196869A (ja) * 2004-12-13 2006-07-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4478175B2 (ja) 2007-06-26 2010-06-09 株式会社東芝 半導体装置
WO2011024367A1 (ja) 2009-08-27 2011-03-03 パナソニック株式会社 窒化物半導体装置
JP5720000B2 (ja) * 2011-02-23 2015-05-20 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
JP5853188B2 (ja) * 2011-05-30 2016-02-09 パナソニックＩｐマネジメント株式会社 スイッチ装置
JP5903642B2 (ja) * 2011-08-08 2016-04-13 パナソニックＩｐマネジメント株式会社 半導体装置
JP5879805B2 (ja) 2011-08-09 2016-03-08 富士通株式会社 スイッチング素子及びこれを用いた電源装置
JP5896667B2 (ja) * 2011-09-26 2016-03-30 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
CN104685614B (zh) * 2012-10-16 2017-11-14 旭化成微电子株式会社 场效应晶体管以及半导体装置
CN103117294B (zh) 2013-02-07 2015-11-25 苏州晶湛半导体有限公司 氮化物高压器件及其制造方法
JP6368197B2 (ja) * 2014-08-29 2018-08-01 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2017059786A (ja) 2015-09-18 2017-03-23 パナソニックＩｐマネジメント株式会社 半導体装置
US10192980B2 (en) * 2016-06-24 2019-01-29 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
JP2018041933A (ja) * 2016-09-09 2018-03-15 株式会社東芝 半導体装置及び半導体基板
US11588024B2 (en) * 2017-03-17 2023-02-21 Infineon Technologies Austria Ag High voltage blocking III-V semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204984A (ja) 2010-03-26 2011-10-13 Renesas Electronics Corp 電界効果トランジスタ
JP2015079923A (ja) 2013-10-18 2015-04-23 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ

Also Published As

Publication number Publication date
CN110574147A (zh) 2019-12-13
KR102202173B1 (ko) 2021-01-12
JPWO2018198337A1 (ja) 2019-06-27
US10804369B2 (en) 2020-10-13
US20200144393A1 (en) 2020-05-07
KR20190126913A (ko) 2019-11-12
DE112017007491B4 (de) 2023-04-27
JP6249146B1 (ja) 2017-12-20
WO2018198337A1 (ja) 2018-11-01
CN110574147B (zh) 2023-01-10

Similar Documents

Publication Publication Date Title
DE102009014056B4 (de) Halbleitervorrichtung
DE112014005981B4 (de) Halbleitereinrichtung
DE102010064560B3 (de) Halbleitervorrichtung
DE2611338C3 (de) Feldeffekttransistor mit sehr kurzer Kanallange
DE112015006474T5 (de) Halbleitereinheit und Verfahren zum Herstellen einer Halbleitereinheit
DE112017007491T5 (de) Halbleitervorrichtung
DE112015005817T5 (de) Halbleitervorrichtung
DE112016007257B4 (de) Siliziumcarbid-Halbleitervorrichtung
DE102011076243A1 (de) Halbleitervorrichtung
DE102015100387A1 (de) Gruppe-III-Nitrid-Basierter Anreicherungstransistor
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102016207054B4 (de) Feldeffekttransistor
DE102015112350A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102014209931A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102016103243A1 (de) Halbleitereinrichtung und verfahren zum herstellten derselben
DE1437435C3 (de) Hochfrequenzverstärker mit Feldeffekttransistor
DE102017221950A1 (de) Halbleitervorrichtung
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE112018005908T5 (de) Halbleiterbauteil
DE102013113540B4 (de) Transistorzellenanordnung mit halbleiterdiode
DE102011006220A1 (de) Leistungshalbleitervorrichtung
DE102017217234B4 (de) Halbleitervorrichtung und herstellungsverfahren
DE102018118875A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE102015110886A1 (de) Mit einem Nitrid-Halbleitersubstrat ausgebildete Schottky-Diode

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: HOEFER & PARTNER PATENTANWAELTE MBB, DE

R084 Declaration of willingness to licence
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021338000

Ipc: H01L0029778000

R018 Grant decision by examination section/examining division
R020 Patent grant now final