DE112017000318T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112017000318T5
DE112017000318T5 DE112017000318.0T DE112017000318T DE112017000318T5 DE 112017000318 T5 DE112017000318 T5 DE 112017000318T5 DE 112017000318 T DE112017000318 T DE 112017000318T DE 112017000318 T5 DE112017000318 T5 DE 112017000318T5
Authority
DE
Germany
Prior art keywords
signal
voltage
control circuit
data
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112017000318.0T
Other languages
English (en)
Other versions
DE112017000318B4 (de
Inventor
Masashi AKAHANE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112017000318T5 publication Critical patent/DE112017000318T5/de
Application granted granted Critical
Publication of DE112017000318B4 publication Critical patent/DE112017000318B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Read Only Memory (AREA)

Abstract

Eine Zunahme der Schaltungsgröße wird unterdrückt.
Eine Halbleitervorrichtung (1) enthält Steuerschaltungen (1a, 1b) und einen Speicher (1c). Ferner ist ein externes Element (2) mit der Halbleitervorrichtung (1) verbunden. Die Steuerschaltung (1a) enthält einen Überwachungsabschnitt (1a-1) und einen Regler (1a-2). Der Überwachungsabschnitt (1a-1) empfängt ein Spannungssignal, in welchem ein Pulssignal mit einer Vielzahl verschiedener Spannungspegel einer Stromquellenspannung überlagert ist, überwacht einen Pegel des Spannungssignals und gibt ein Überwachungsergebnis aus. Der Regler (1a-2) erzeugt eine interne Spannung. Die interne Spannung wird dem Speicher (1c) zugeführt. Der Speicher (1c) wird zum Abgleichen zwecks des Anpassens eines Werts einer elektrischen Eigenschaft verwendet. Die interne Spannung wird der Steuerschaltung (1b) zugeführt. Die Steuerschaltung (1b) reproduziert auf der Grundlage des Überwachungsergebnisses einen Takt und Daten aus dem Pulssignal und führt unter Verwendung des Takts und der Daten das Abgleichen an dem Speicher (1c) durch.

Description

  • Technisches Gebiet
  • Die hierin behandelten Ausführungsformen betreffen eine Halbleitervorrichtung.
  • Stand der Technik
  • In den letzten Jahren hat die Entwicklung als intelligente Leistungsmodule (IPMs) bezeichneter und ein Leistungshalbleiterelement wie einen Bipolartransistor mit isolierter Gate-Elektrode (IGBT) und eine Ansteuerung, welche das Leistungshalbleiterelement ansteuert, enthaltender Halbleitervorrichtungen Fortschritte gemacht. IPMs sind in industriellen Vorrichtungen, Haushaltsgeräten und dergleichen weit verbreitet.
  • Um die Leistungsfähigkeit und die Zuverlässigkeit eines IPM zu verbessern, werden Prüfungen durchgeführt, um die Qualität, die Leistungsfähigkeit und dergleichen zu kontrollieren. In diesem Fall wird ein Befehl von einer Prüfvorrichtung an eine Ansteuerung des IPM gesendet und wird eine von der Ansteuerung zurückgesendete Antwort durch die Prüfvorrichtung empfangen. Das heißt, eine beidseitige Datenübermittlung wird zwischen der Ansteuerung und der Prüfvorrichtung durchgeführt.
  • Die Ansteuerung des IPM enthält einen Speicher. Aus der Prüfvorrichtung gesendete Einstelldaten und dergleichen werden in dem Speicher gespeichert. Ferner werden in dem Speicher gespeicherte Einstelldaten über die Prüfvorrichtung überschrieben, um einen Einstellwert zu korrigieren. Das heißt, das Abgleichen wird durchgeführt. Dadurch wird ein Wert einer elektrischen Eigenschaft eines IGBT angepasst. Zum Beispiel wird die Stromkennlinie oder die Temperaturkennlinie des IGBT angepasst.
  • Früher wurde zum Beispiel das folgende Abgleichverfahren vorgeschlagen. Abgleichdaten werden allmählich verändert, und ein Sensorausgang wird gemessen. Abgleichdaten, welche den Sensorausgang auf einen gewünschten Wert einstellen, werden stabilisiert und gespeichert. Der Sensorausgang wird unter Verwendung der gespeicherten Abgleichdaten angepasst (siehe zum Beispiel Patentliteratur (PTL) 1).
  • Ferner wurde früher zum Beispiel das folgende Verfahren als ein einadriges, beidseitiges Datenübermittlungsverfahren vorgeschlagen. Eine erste Vorrichtung sendet ein Taktsignal, welches einen ersten Pegel und einen Zwischenpegel wiederholt, an eine zweite Vorrichtung. Die zweite Vorrichtung sendet eine Information, welche angibt, ob die zweite Vorrichtung in einem Zeitraum, während dessen das Taktsignal auf dem Zwischenpegel ist, einen zweiten Pegel ausgibt oder nicht, an die erste Vorrichtung (siehe zum Beispiel PTL 2). Darüber hinaus wurde das Verfahren des Zuführens einer Speicherschreibspannung aus einem sowohl als ein Eingang als auch als ein Ausgang verwendeten Anschluss vorgeschlagen (siehe zum Beispiel PTL 3).
  • Druckschriftenverzeichnis
  • Patentliteratur
    • Patentliteratur 1: Offengelegte japanische Patentveröffentlichung Nr. 2002-310735
    • Patentliteratur 2: Offengelegte japanische Patentveröffentlichung Nr. 2012-169746
    • Patentliteratur 3: Offengelegte japanische Patentveröffentlichung Nr. 02-122497
  • Kurzbeschreibung der Erfindung
  • Technisches Problem
  • Wenn das obige Abgleichen durchgeführt wird, ist herkömmlicherweise ein dedizierter Außenanschluss an einem Halbleiterchip vorgesehen, damit eine Prüfvorrichtung Daten in einen in dem Halbleiterchip gebildeten Speicher schreibt und aus diesem ausliest.
  • Um den dedizierten Außenanschluss vorzusehen, wird jedoch ein Anschlussfleck für den Außenanschluss neu gebildet und wird eine Drahtkontaktierung durchgeführt. Dies führt zu einer Zunahme der Größe des Halbleiterchips und einem Anstieg der Herstellungskosten.
  • Die vorliegenden Ausführungsformen wurden in Anbetracht des obigen erdacht und haben eine Aufgabe, eine Halbleitervorrichtung bereitzustellen, in welcher die Anzahl dedizierter Außenanschlüsse verringert ist oder Außenanschlüsse beseitigt sind, welche mit einer externen Vorrichtung kommuniziert und in welcher eine Zunahme der Schaltungsgröße unterdrückt wird.
  • Problemlösung
  • Zur Lösung des obigen Problems wird in einem Aspekt der Ausführungsformen eine Halbleitervorrichtung bereitgestellt. Die Halbleitervorrichtung enthält eine erste Steuerschaltung, eine zweite Steuerschaltung und einen Speicher. Die erste Steuerschaltung enthält einen Überwachungsabschnitt, welcher ein Spannungssignal empfängt, in welchem ein Pulssignal mit einer Vielzahl verschiedener Spannungspegel einer Stromquellenspannung überlagert ist, welcher einen Pegel des Spannungssignals überwacht und welcher ein Überwachungsergebnis ausgibt, und einen Regler, welcher eine interne Spannung erzeugt. Die interne Spannung wird dem Speicher zugeführt. Der Speicher wird zum Abgleichen zwecks des Anpassens eines Werts einer elektrischen Eigenschaft verwendet. Die interne Spannung wird der zweiten Steuerschaltung zugeführt. Die zweite Steuerschaltung reproduziert auf der Grundlage des Überwachungsergebnisses einen Takt und Daten aus dem Pulssignal und führt unter Verwendung des Takts und der Daten das Abgleichen durch.
  • Vorteilhafte Auswirkungen der Erfindung
  • Gemäß dem offenbarten Verfahren wird eine Zunahme der Schaltungsgröße unterdrückt.
  • Diese und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung, in welcher bevorzugte Ausführungsformen der Erfindung im Zusammenhang mit den beigefügten Zeichnungen dargelegt sind, leichter ersichtlich.
  • Figurenliste
    • 1 zeigt ein Beispiel des Aufbaus einer Halbleitervorrichtung.
    • 2 zeigt ein Beispiel des Aufbaus eines IPM.
    • 3 zeigt ein Beispiel des Aufbaus einer Gate-Treiber-Einheit, an welcher ein Außenanschluss zum Abgleichen vorgesehen ist.
    • 4 zeigt ein Beispiel des Aufbaus einer Gate-Treiber-Einheit gemäß der vorliegenden Offenbarung.
    • 5 zeigt ein Beispiel des Aufbaus und der Funktionsweise eines ersten Schalters.
    • 6 zeigt ein Beispiel des Aufbaus und der Funktionsweise eines zweiten Schalters.
    • 7 zeigt ein Beispiel des Aufbaus und der Funktionsweise eines dritten Schalters.
    • 8 zeigt ein Beispiel des Aufbaus einer Takt- und Datenerzeugungsschaltung.
    • 9 zeigt eine Amplitudenmodulation eines Signals OW/EV und eine Takt- und Datenreproduktion.
    • 10 zeigt ein weiteres Beispiel des Aufbaus einer Takt- und Datenerzeugungsschaltung.
    • 11 zeigt ein Beispiel der Funktionsweise eines 3-Bit-Befehlsregisters.
    • 12 zeigt Zustandsübergänge.
    • 13 zeigt den Aufbau eines Abschnitts eines EPROMs.
    • 14 zeigt einen operativen Kurvenverlauf zur Zeit des Normalbetriebs.
    • 15 zeigt einen operativen Kurvenverlauf zur Zeit der Abgleichsteuerung.
    • 16 zeigt den Signalverlauf der Operation des Schreibens in das EPROM.
    • 17 zeigt den Signalverlauf der Operation des Auslesens aus dem EPROM.
    • 18 zeigt einen in dem Fall des Ausführens einer Anpassung durch den Normalbetrieb auf der Grundlage von in dem EPROM gesetzten Daten erhaltenen Signalverlauf.
    • 19 ist eine Tabelle zur Veranschaulichung von Beziehungen zwischen Betriebsarten, Schaltern und Signalen.
    • 20 zeigt in dem Fall des Aufteilens eines Arbeitsbereichs durch Setzen von zwei UVLO-Schwellen erhaltene Spannungspegel.
    • 21 ist ein Kurvenverlauf zur Beschreibung der in dem Fall einer Abschaltung der Stromversorgung zur Zeit des Normalbetriebs durchgeführten Operation.
  • Beschreibung von Ausführungsformen
  • Anhand der beigefügten Zeichnungen werden nun Ausführungsformen beschrieben. 1 zeigt ein Beispiel des Aufbaus einer Halbleitervorrichtung. Eine Halbleitervorrichtung 1 enthält eine Steuerschaltung 1a (erste Steuerschaltung), eine Steuerschaltung 1b (zweite Steuerschaltung) und einen Speicher 1c. Ferner ist ein externes Element 2 (zum Beispiel IGBT-Element) mit der Halbleitervorrichtung 1 verbunden.
  • Die Steuerschaltung 1a enthält einen Überwachungsabschnitt 1a-1 und einen Regler 1a-2. Der Überwachungsabschnitt 1a-1 empfängt ein Spannungssignal, in welchem ein Pulssignal mit einer Vielzahl verschiedener Spannungspegel einer Stromquellenspannung überlagert ist, überwacht einen Pegel des Spannungssignals und gibt ein Überwachungsergebnis aus. Der Regler 1a-2 erzeugt eine interne Spannung.
  • Die interne Spannung aus dem Regler 1a-2 wird dem Speicher 1c zugeführt. Der Speicher 1c wird zum Abgleichen zwecks des Anpassens eines Werts einer elektrischen Eigenschaft verwendet. Der Speicher 1c ist zum Beispiel ein löschbarer programmierbarer Festwertspeicher (EPROM).
  • Die interne Spannung aus dem Regler 1a-2 wird der Steuerschaltung 1b zugeführt. Die Steuerschaltung 1b reproduziert auf der Grundlage des Überwachungsergebnisses einen Takt und Daten aus dem Pulssignal und führt unter Verwendung des Takts und der Daten das Abgleichen an dem Speicher 1c durch.
  • Der Überwachungsabschnitt 1a-1 enthält eine Schwelle. Der Überwachungsabschnitt 1a-1 erkennt einen Bereich, in welchem ein Pegel des Spannungssignals die Schwelle überschreitet, als einen Arbeitsbereich zur Ansteuerung des externen Elements 2. Ferner erkennt der Überwachungsabschnitt 1a-1 einen Bereich, in welchem ein Pegel des Spannungssignals in dem Bereich von einer Startspannung des Reglers 1a-2 bis zu der Schwelle liegt, als einen Arbeitsbereich für die Abgleichsteuerung des Speichers 1c.
  • Wenn ein Pegel des Spannungssignals die Schwelle überschreitet (wenn ein Pegel des Spannungssignals die Schwelle überschreitet und eine empfohlene Betriebsspannung der Halbleitervorrichtung 1 nicht überschreitet), führt die Steuerschaltung 1a deshalb die Ansteuerung des externen Elements 2 durch. Wenn ein Pegel des Spannungssignals (Pulssignals) in dem Bereich von der Startspannung des Reglers 1a-2 bis zu der Schwelle liegt, führt die Steuerschaltung 1b ferner das Abgleichen an dem Speicher 1c durch.
  • Wie zuvor beschrieben, werden der Takt und die Daten aus dem Spannungssignal, in welchem das Pulssignal mit der Vielzahl verschiedener Spannungspegel der Stromquellenspannung überlagert ist, reproduziert. Dann wird entsprechend einem Pegel des Spannungssignals die Ansteuerung des externen Elements 2 oder die Abgleichsteuerung des Speichers 1c durchgeführt.
  • Infolgedessen ist es nicht erforderlich, einen Außenanschluss (wie einen Taktanschluss oder einen Datenanschluss) zum Durchführen des Abgleichens an dem Speicher 1c vorzusehen. Dadurch wird eine Zunahme der Schaltungsgröße unterdrückt.
  • Nun wird der grobe Aufbau eines IPM, für welchen die Halbleitervorrichtung 1 anwendbar ist, beschrieben. 2 zeigt ein Beispiel des Aufbaus eines IPM. Ein IPM 100 enthält eine Gate-Treiber-Einheit 10-1, ein IGBT-Element 20 und Kondensatoren C1 und C2. Eine obere Steuerung 30 ist mit der Gate-Treiber-Einheit 10-1 verbunden. Die obere Steuerung 30 kann in dem IPM 100 enthalten sein.
  • Die Gate-Treiber-Einheit 10-1 führt auf der Grundlage von Anweisungen von der oberen Steuerung 30 die Ansteuerung des IGBT-Elements 20 durch. Die obere Steuerung 30 ist zum Beispiel ein Prozessor wie ein Mikrocomputer.
  • Der Bypass-Kondensator C1 ist zwischen eine der Gate-Treiber-Einheit 10-1 zugeführte Stromquellenspannung VCC und Masse (im Folgenden als GND bezeichnet) geschaltet. Ferner erzeugt die Gate-Treiber-Einheit 10-1 eine interne Spannung von 5 Volt (interne Spannung REG5). Der Bypass-Kondensator C2 ist außerhalb der Gate-Treiber-Einheit 10-1 zwischen die interne Spannung REG5 und GND geschaltet.
  • Das IGBT-Element 20 enthält einen Haupttransistor Tr1, einen Fühltransistor Tr2 und eine Diode D1. Der Haupttransistor Tr1 dient zum Ansteuern einer Last (nicht gezeigt).
  • Der Fühltransistor Tr2 ist ein Stromerfassungstransistor zum Erfassen eines durch den Haupttransistor Tr1 fließenden Stroms. Die Diode D1 ist eine Temperaturerfassungsdiode zum Erfassen einer Betriebstemperatur des Haupttransistors Tr1.
  • Ein aus der Gate-Treiber-Einheit 10-1 ausgegebenes Gate-Ansteuersignal OUT wird in ein Gate des Haupttransistors Tr1 und ein Gate des Fühltransistors Tr2 eingegeben.
  • Ein Kollektor des Haupttransistors Tr1 ist mit einer hochseitigen Stromversorgung HV und einem Kollektor des Fühltransistors Tr2 verbunden. Ein aus einem Emitter des Fühltransistors Tr2 ausgegebenes Stromerfassungssignal OC wird in die Gate-Treiber-Einheit 10-1 eingegeben.
  • Eine Kathode der Diode D1 ist mit einem Emitter des Haupttransistors Tr1 und GND verbunden. Da die Diode D1 durch die Gate-Treiber-Einheit 10-1 hochgezogen wird, wird ein Temperaturerfassungssignal OH (Vorwärtsspannung der Diode D1, welche sich entsprechend der Temperatur ändert) an einer Anode der Diode D1 erzeugt.
  • Da der Haupttransistor Tr1 ein Leistungstransistor zum Ansteuern der Last ist, fließt ein großer Strom durch den Haupttransistor Tr1. Deshalb kann die obere Steuerung 30, wenn sie direkt mit der Gate-Treiber-Einheit 10-1 verbunden ist, infolge von in einem durch den Haupttransistor Tr1 fließenden Strom enthaltenem Rauschen Funktionsstörungen zeitigen oder ganz ausfallen.
  • Demgemäß wird ein isolierendes Element wie ein Optokoppler oder ein Impulsübertrager verwendet, um zu verhindern, dass Rauschen in die obere Steuerung 30 übertragen wird. Infolgedessen wird eine Isolierung der oberen Steuerung 30 von der Gate-Treiber-Einheit 10-1 realisiert und ist die obere Steuerung 30 mit der Gate-Treiber-Einheit 10-1 verbunden.
  • Nun werden Überstromerfassung und Übertemperaturerfassung beschrieben. Auf der Grundlage eines von der oberen Steuerung 30 gesendeten Steuersignals IN gibt die Gate-Treiber-Einheit 10-1 ein Gate-Ansteuersignal OUT zum Ein- und Ausschalten des Haupttransistors Tr1 in dem IGBT-Element 20 aus.
  • Bei eingeschaltetem Haupttransistor Tr1 fließt ein Strom durch den Haupttransistor Tr1. Zu dieser Zeit fließt ein zu dem durch den Haupttransistor Tr1 fließenden Strom proportionaler Strom durch den Fühltransistor Tr2.
  • Zum Beispiel ist ein Stromverhältnis so eingestellt, dass der durch den Fühltransistor Tr2 fließende Strom 1 ist, wenn der durch den Haupttransistor Tr1 fließende Strom 100 ist. Der durch den Fühltransistor Tr2 fließende Strom wird als das Stromerfassungssignal OC in die Gate-Treiber-Einheit 10-1 eingegeben, und die Gate-Treiber-Einheit 10-1 führt eine Überstromerfassung durch.
  • Konkret gesagt, die Gate-Treiber-Einheit 10-1 enthält einen Erfassungswiderstand, und das Stromerfassungssignal OC wird durch den Erfassungswiderstand in eine Spannung umgewandelt. Ein Überstrom des Haupttransistors Tr1 wird durch Vergleichen der Spannung nach der Umwandlung und einer Referenzspannung erfasst.
  • Andererseits wird eine Übertemperaturerfassung auf die folgende Weise durchgeführt. Die Diode D1 hat eine Temperaturkennlinie. Eine Anodenspannung (Temperaturerfassungssignal OH) der Diode D1 ändert sich entsprechend einer Temperaturänderung. Die Gate-Treiber-Einheit 10-1 erfasst eine durch eine Änderung der Temperatur des Haupttransistors Tr1 verursachte Übertemperatur durch Erfassen der Anodenspannung.
  • Wenn die Gate-Treiber-Einheit 10-1 durch die obige Überstromerfassung und Übertemperaturerfassung eine Anomalie erkennt, sendet die Gate-Treiber-Einheit 10-1 ein Alarmsignal AL an die obere Steuerung 30.
  • Es wird vorausgesetzt, dass das Abgleichen mittels einer Gate-Treiber-Einheit, an welcher ein Außenanschluss vorgesehen ist, durchgeführt wird. Nun werden der Aufbau der Gate-Treiber-Einheit und ein Problem, welches in diesem Fall auftritt, beschrieben.
  • 3 zeigt ein Beispiel des Aufbaus einer Gate-Treiber-Einheit, an welcher ein Außenanschluss zum Abgleichen vorgesehen ist. Eine Gate-Treiber-Einheit 10a enthält ein EPROM 11 und eine Steuerschaltung 12a.
  • Die Steuerschaltung 12a enthält einen Regler 12a-1, einen Unterspannungssperrschwellen- (UVLO-) Abschnitt 12a-2 und einen Erfassungspegel-Einstellabschnitt 12a-3.
  • Ein Prüfgerät (eine Prüfvorrichtung) 200 wird mit der Gate-Treiber-Einheit 10a verbunden. Das Prüfgerät 200 ist fähig, die in 2 gezeigte und zum Durchführen des Abgleichens und des Anpassens von Einstelldaten verwendete obere Steuerung 30 zu simulieren. Ein IGBT-Element 20 ist nicht dargestellt.
  • Andererseits sind dedizierte Außenanschlüsse zum Steuern des EPROMs 11 über das Prüfgerät 200 zum Abgleichen an der Gate-Treiber-Einheit 10a vorgesehen. In dem Beispiel in 3 sind ein Anschluss EV, ein Anschluss CG, ein Datenanschluss D, ein Freigabeanschluss E und ein Taktanschluss CLK als Außenanschlüsse vorgesehen.
  • Der Anschluss EV und der Anschluss CG sind zum Schreiben von Daten in das einen schwebenden Metall-Oxid-Halbleiter- (MOS-) Array enthaltende EPROM 11 zur Abgleichzeit verwendete Spannungsanlegeanschlüsse. Wenn Daten geschrieben werden, legt das Prüfgerät 200 eine Spannung, welche höher als eine Stromquellenspannung VCC ist, an den Anschluss EV an und legt es an den Anschluss CG eine Spannung zum Ansteuern eines schwebenden Gates an.
  • Der Datenanschluss D ist ein zum Eingeben aus dem Prüfgerät 200 in das EPROM 11 zu schreibender Daten oder zum Ausgeben aus dem EPROM 11 ausgelesener Daten an das Prüfgerät 200 verwendeter Mehrfunktionsanschluss. Der Freigabeanschluss E wird zum Empfangen eines von dem Prüfgerät 200 gesendeten Freigabesignals und Freigeben des EPROMs 11 verwendet. Der Taktanschluss CLK wird verwendet, um dem EPROM 11 ein Taktsignal aus dem Prüfgerät 200 zuzuführen.
  • Das EPROM 11 wird zum Abgleichen zwecks des Erhöhens der Genauigkeit eines Erfassungspegels zur Zeit des Durchführens der obigen Überstromerfassung oder Übertemperaturerfassung verwendet. Ferner werden Abgleichdaten Trim aus dem EPROM 11 an die Steuerschaltung 12a ausgegeben. Die Abgleichdaten Trim sind n-Bit-Steuerdaten, mittels welcher Anweisungen zum Ändern eines Erfassungspegels der Überstromerfassung oder Übertemperaturerfassung gegeben werden.
  • Der Regler 12a-1 erzeugt eine interne Spannung REG5 (von zum Beispiel 5 Volt) und führt diese dem EPROM 11 zu. Der UVLO-Abschnitt 12a-2 überwacht einen Pegel der der Gate-Treiber-Einheit 10a zugeführten Stromquellenspannung VCC.
  • Der Erfassungspegel-Einstellabschnitt 12a-3 erzeugt ein Signal zum Durchführen der Ansteuerung des IGBT-Elements 20. Wenn der Erfassungspegel-Einstellabschnitt 12a-3 die aus dem EPROM 11 ausgegebenen Abgleichdaten Trim erkennt, passt der Erfassungspegel-Einstellabschnitt 12a-3 ferner einen Erfassungspegel zur Zeit des Abgleichens der Überstromerfassung oder Übertemperaturerfassung an und stellt er ihn auf einen richtigen Wert ein.
  • Zur Zeit des Abgleichens der Überstromerfassung wird zum Beispiel die folgende Operation durchgeführt. Eine Anpassung wird durch Verschieben einer Schwelle eines Überstromerfassungspegels auf der Grundlage eines Einstellwerts der Abgleichdaten Trim ausgeführt, um aus einem durch den Haupttransistor Tr1 fließenden Strom korrekt zu erfassen, ob ein Haupttransistor Tr1 sich in einem Überstrom-Zustand befindet oder nicht.
  • Ferner wird zur Zeit des Abgleichens der Übertemperaturerfassung die folgende Operation durchgeführt. Eine Anpassung wird durch Verschieben einer Schwelle eines Übertemperaturerfassungspegels auf der Grundlage eines Einstellwerts der Abgleichdaten Trim ausgeführt, um aus einer Betriebstemperatur des Haupttransistors Tr1 korrekt zu erfassen, ob der Haupttransistor Tr1 sich in einem Übertemperatur-Zustand befindet oder nicht.
  • Darüber hinaus gibt der Erfassungspegel-Einstellabschnitt 12a-3 ein Signal aus, welches angibt, ob das IGBT-Element 20 sich in einem Überstrom- oder Übertemperaturzustand befindet oder nicht. Dieses Signal wird als ein Alarmsignal AL aus der Gate-Treiber-Einheit 10a an das Prüfgerät 200 ausgegeben.
  • Das Prüfgerät 200 greift auf das EPROM 11 zu und führt das Abgleichen unter Verwendung der obigen Außenanschlüsse durch, während es das aus der Gate-Treiber-Einheit 10a ausgegebene Alarmsignal AL überwacht. Dadurch führt das Prüfgerät 200 das Einstellen so durch, dass ein Erfassungspegel schließlich in einen Sollbereich fällt.
  • Nun werden Probleme bei dem in 3 gezeigten Aufbau beschrieben. Wie oben gesagt, besteht bei der in 3 gezeigten Gate-Treiber-Einheit 10a eine Notwendigkeit, dedizierte Außenanschlüsse zum Steuern des EPROMs 11, welche zum Abgleichen verwendet werden, bereitzustellen (in dem Beispiel in 3 sind die fünf dedizierten Außenanschlüsse bereitgestellt). Um Verbindungen mit den Außenanschlüssen herzustellen, werden jedoch so viele Anschlussflecke wie die Außenanschlüsse gebildet und wird eine Drahtkontaktierung durchgeführt. Dies führt zu einer Zunahme der Größe eines Halbleiterchips und einem Anstieg der Herstellungskosten.
  • Darüber hinaus enthält ein IPM gewöhnlich mehrere IGBT-Elemente. Infolgedessen sind entsprechend der Anzahl von IGBT-Elementen mehrere Gate-Treiber-Einheiten enthalten. Wenn an jeder Gate-Treiber-Einheit mehrere Außenanschlüsse vorgesehen sind, nimmt eine Schaltungsgröße deshalb beträchtlich zu.
  • Überdies kann es bei dem Aufbau in 3, bei welchem Außenanschlüsse benötigt werden, zum Beispiel im Hinblick auf die Befestigung unmöglich sein, eine ausreichende Anzahl von Außenanschlüssen vorzusehen. In einem solchen Fall ist es schwierig, das Abgleichen durchzuführen.
  • Andererseits wird gemäß der obigen Patentliteratur 3 zum Beispiel eine Speicherschreibspannung aus einem sowohl als ein Eingang als auch als ein Ausgang verwendeten Anschluss zugeführt. Jedoch ist nichts darüber gesagt, wie dieser Anschluss auf einen Schreibspannungs-Eingangsanschluss und einen normalen Eingangs-/Ausgangsanschluss geschaltet wird. Ferner ist nichts darüber gesagt, wie eine Schreibspannung in einer Eingangs-/Ausgangsschaltung gehandhabt wird. Es ist nicht klar, dass ein einziger Anschluss tatsächlich eine Schreibfunktion und eine Ausgabefunktion erfüllen kann.
  • Ein Verfahren gemäß der vorliegenden Offenbarung wurde in Anbetracht dieser Probleme erfunden. Eine Halbleitervorrichtung wird bereitgestellt, in welcher die Anzahl dedizierter Außenanschlüsse verringert ist oder Außenanschlüsse beseitigt sind, welche mit einer externen Vorrichtung wie einem Prüfgerät kommuniziert und in welcher eine Zunahme der Schaltungsgröße unterdrückt wird.
  • Der Aufbau und die Funktionsweise einer Gate-Treiber-Einheit, auf welche das Verfahren gemäß der vorliegenden Offenbarung angewendet wird, werden nun ausführlich beschrieben.
  • 4 zeigt ein Beispiel des Aufbaus einer Gate-Treiber-Einheit gemäß der vorliegenden Offenbarung. Eine Gate-Treiber-Einheit 10 gemäß der vorliegenden Offenbarung enthält ein EPROM 11, Steuerschaltungen 12 und 13, einen Schalter SW1 (ersten Schalter) und einen Schalter SW2 (zweiten Schalter). Bei der Gate-Treiber-Einheit 10 gemäß der vorliegenden Offenbarung sind dedizierte Außenanschlüsse zum Abgleichen überflüssig. Ein IGBT-Element 20 ist nicht dargestellt.
  • Die Steuerschaltung 12 enthält einen Regler 12-1, einen UVLO-Abschnitt 12-2, einen Erfassungspegel-Einstellabschnitt 12-3 und einen Schalter SW3 (dritten Schalter). Die Steuerschaltung 12 entspricht der in 1 gezeigten Steuerschaltung 1a.
  • Der Regler 12-1 und der UVLO-Abschnitt 12-2 entsprechen dem Regler 1a-2 beziehungsweise dem Überwachungsabschnitt 1a-1, welche in 1 dargestellt sind. Ferner hat der Erfassungspegel-Einstellabschnitt 12-3 die gleiche Funktion wie der in 3 gezeigte Erfassungspegel-Einstellabschnitt 12a-3.
  • Die Steuerschaltung 13 entspricht der in 1 gezeigten Steuerschaltung 1b und führt die zum Abgleichen erforderliche Steuerung des EPROMs 11 durch.
  • Auf der Grundlage eines Pegels eines aus dem UVLO-Abschnitt 12-2 ausgegebenen Signals UV führt der Schalter SW1 das Umschalten zum Umschalten eines Pegels eines Signals OW/EV durch und gibt er diesen an die Steuerschaltung 13 aus.
  • Auf der Grundlage eines Pegels eines aus der Steuerschaltung 13 ausgegebenen Signals EPOE führt der Schalter SW2 das Umschalten zwischen aus der Steuerschaltung 12 ausgegebenen Alarmdaten ALD und aus der Steuerschaltung 13 ausgegebenen Speicherdaten EPD durch und gibt er entweder die ersteren oder die letzteren als ein Alarmsignal AL aus.
  • Auf der Grundlage eines aus der Steuerschaltung 13 ausgegebenen Signals CGE schaltet der Schalter SW3 einen Anschluss OUT/CG zwischen einem Ausgangsanschluss und einem Eingangsanschluss um.
  • Andererseits ist ein Schalter SW4 (vierter Schalter) außerhalb der Gate-Treiber-Einheit 10 vorgesehen. Eine Seite des Schalters SW4 ist mit einer Leitung L1 verbunden, an welche ein dem in 1 gezeigten Spannungssignal entsprechendes Signal VCC/OW/EV angelegt ist. Die andere Seite des Schalters SW4 ist mit einer Seite eines Kondensators C1 verbunden. Die andere Seite des Kondensators C1 ist mit GND verbunden. Der Schalter SW4 führt das Umschalten auf der Grundlage eines Signals C1CTL (Anweisungen von außen) aus einem Prüfgerät 200 durch (Einzelheiten werden später noch beschrieben).
  • Nun werden der Aufbau und die Schaltfunktion jedes einzelnen der Schalter SW1 bis SW3 beschrieben. 5 zeigt ein Beispiel des Aufbaus und der Funktionsweise des ersten Schalters. Eine Hauptschaltung des Schalters SW1 ist ein Wahlschalter sw1-1.
  • Das aus dem UVLO-Abschnitt 12-2 ausgegebene Signal UV (Überwachungsergebnis) wird in den Wahlschalter sw1-1 eingegeben. Der Wahlschalter sw1-1 gibt entsprechend einem Pegel des Signals UV eine Stromquellenspannung VCC oder GND aus, um einen Ausgangspegel des Signals OW/EV umzuschalten (Schaltsignal).
  • Wie oben gesagt, überwacht der UVLO-Abschnitt 12-2 einen Pegel der Stromquellenspannung VCC. Konkret gesagt, der UVLO-Abschnitt 12-2 vergleicht die Stromquellenspannung VCC und eine Schwelle (UVLO-Schwelle), welche der UVLO-Abschnitt 12-2 enthält, und gibt ein Vergleichsergebnis als das Signal UV aus.
  • Es wird vorausgesetzt, dass ein Pegel der Stromquellenspannung VCC (Spannungspegel zum Ansteuern des IGBT-Elements 20) zur Zeit des Normalbetriebs (zur Zeit der Operation der Gate-Ansteuerung des IGBT-Elements 20 durch die Gate-Treiber-Einheit 10) 15 V ist. Ferner wird vorausgesetzt, dass eine Regler-Startspannung, welche der Regler 12-1 zum Starten und Ausgeben einer internen Spannung REG5 von 5 Volt benötigt, 6 V ist. Darüber hinaus wird vorausgesetzt, dass die UVLO-Schwelle 13 V ist.
  • Wenn die Stromquellenspannung VCC höher als oder gleich 13 V ist, bestimmt der UVLO-Abschnitt 12-2, die Operation der Gate-Ansteuerung des IGBT-Elements 20 mittels der Gate-Treiber-Einheit 10 durchzuführen, setzt er das Signal UV auf den 0-Pegel und gibt er es aus (gibt er ein erstes Überwachungsergebnis aus).
  • Wenn die Stromquellenspannung VCC zwischen 6 und 13 V liegt, bestimmt der UVLO-Abschnitt 12-2 ferner, die Operation der Gate-Ansteuerung des IGBT-Elements 20 zu beenden, setzt er das Signal UV auf den 1-Pegel und gibt er es aus (gibt er ein zweites Überwachungsergebnis aus). Wenn die Stromquellenspannung VCC zwischen 6 und 13 V liegt, wird die Operation der Gate-Ansteuerung des IGBT-Elements 20 durch die Gate-Treiber-Einheit 10 beendet. Jedoch wird das Abgleichen an dem EPROM 11 durchgeführt, wenn die Stromquellenspannung VCC zwischen 6 und 13 V liegt.
  • Wenn das Signal UV auf dem 0-Pegel ist (wenn die Gate-Ansteueroperation durchgeführt wird), gibt der Schalter SW1 GND als das Signal OW/EV aus. Der aus dem Schalter SW1 ausgegebene GND-Pegel ist ein Stoppsignal zum Beenden des Abgleichens.
  • Wenn das Signal UV auf dem 1-Pegel ist (wenn die Gate-Ansteueroperation beendet ist und eine Abgleichoperation an dem EPROM 11 durchgeführt wird), gibt der Schalter SW1 ferner die Stromquellenspannung VCC (= 6 bis 13 V) als das Signal OW/EV aus. Die zu dieser Zeit ausgegebene Stromquellenspannung VCC entspricht dem in 1 gezeigten Pulssignal.
  • 6 zeigt ein Beispiel des Aufbaus und der Funktionsweise des zweiten Schalters. Der Schalter SW2 enthält einen Wahlschalter sw2-1 und einen Pufferspeicher sw2-2. Die aus der Steuerschaltung 12 ausgegebenen Alarmdaten ALD und die aus der Steuerschaltung 13 ausgegebenen Speicherdaten EPD werden in den Wahlschalter sw2-1 eingegeben.
  • Ferner wird das aus der Steuerschaltung 13 ausgegebene Signal EPOE in den Wahlschalter sw2-1 eingegeben.
  • Zum Beispiel sind die Alarmdaten ALD ein Signal, welches angibt, ob das IGBT-Element 20 sich in einem Überstrom- oder Übertemperaturzustand befindet oder nicht. Ob das IGBT-Element 20 sich in einem Überstrom- oder Übertemperaturzustand befindet oder nicht, wird durch den Erfassungspegel-Einstellabschnitt 12-3 in der Steuerschaltung 12 erkannt.
  • Ferner sind die Speicherdaten EPD zur Abgleichzeit aus dem EPROM 11 ausgelesene Daten. Die aus dem EPROM 11 ausgelesenen Daten werden über die Steuerschaltung 13 als die Speicherdaten EPD ausgegeben.
  • Der Wahlschalter sw2-1 schaltet seinen Ausgang entsprechend einem Pegel des Signals EPOE als eines Auswahlsignals zwischen den Alarmdaten ALD und den Speicherdaten EPD um. Ferner wird ein Signal aus dem Wahlschalter sw2-1 über den Pufferspeicher sw2-2 als das Alarmsignal AL ausgegeben.
  • Wenn die Steuerschaltung 13 das aus dem Schalter SW1 ausgegebene Signal OW/EV empfängt und es als GND erkennt, das heißt, wenn die Stromquellenspannung VCC höher als oder gleich 13 V ist, setzt die Steuerschaltung 13 das Signal EPOE auf den 0-Pegel (niedrigen Pegel) (erstes Auswahlsignal).
  • Wenn das Signal EPOE auf dem 0-Pegel ist, wählt der Schalter SW2 die Alarmdaten ALD aus und gibt er die aus der Steuerschaltung 12 ausgegebenen Alarmdaten ALD als das Alarmsignal AL aus. Das heißt, die Alarmdaten ALD werden zur Zeit des Normalbetriebs, zu welcher die Stromquellenspannung VCC höher als oder gleich 13 V ist, als das Alarmsignal AL ausgegeben.
  • Wenn die Steuerschaltung 13 das aus dem Schalter SW1 ausgegebene Signal OW/EV empfängt und es als die Stromquellenspannung VCC, welche zwischen 6 und 13 V liegt, erkennt, setzt ferner die Steuerschaltung 13 das Signal EPOE auf den 1-Pegel (hohen Pegel) (zweites Auswahlsignal).
  • Wenn das Signal EPOE auf dem 1-Pegel ist, wählt der Schalter SW2 die Speicherdaten EPD aus und gibt er die aus der Steuerschaltung 13 ausgegebenen Speicherdaten EPD als das Alarmsignal AL aus. Das heißt, wenn die Stromquellenspannung VCC in dem Bereich von 6 bis 13 V liegt und eine Spannung zur Abgleichzeit ist, werden die aus dem EPROM 11 ausgelesenen Speicherdaten EPD als das Alarmsignal AL ausgegeben.
  • Wie zuvor beschrieben, werden die Alarmdaten ALD, wenn die Stromquellenspannung VCC höher als oder gleich 13 V ist (zur Zeit der Gate-Ansteuerung), als das Alarmsignal AL aus einem einzigen Anschluss ausgegeben. Wenn die Stromquellenspannung VCC in dem Bereich von 6 bis 13 V liegt (zur Abgleichzeit), werden ferner die Speicherdaten EPD als das Alarmsignal AL aus demselben Anschluss ausgegeben.
  • 7 zeigt ein Beispiel des Aufbaus und der Funktionsweise des dritten Schalters. Der Schalter SW3 enthält Logikelemente sw3-1 und sw3-2, einen Pegelumsetzer sw3-3, einen p-Kanal-Metall-Oxid-Halbleiter- (PMOS-) Transistor P1, n-Kanal-MOS- (NMOS-) Transistoren N1 und N2 und eine Diode D2.
  • Das Logikelement sw3-1 ist ein Logikelement mit zwei Eingängen und einem Ausgang. Wenn ein Eingang a1 auf einem H-Pegel ist und der andere Eingang a2 auf einem L-Pegel ist, gibt das Logikelement sw3-1 einen L-Pegel aus. In den anderen Fällen gibt das Logikelement sw3-1 einen H-Pegel aus. Das Logikelement sw3-2 ist ein Logikelement mit zwei Eingängen und einem Ausgang. Wenn jeder der beiden Eingänge auf einem L-Pegel ist, gibt das Logikelement sw3-2 einen H-Pegel aus. In den anderen Fällen gibt das Logikelement sw3-2 einen L-Pegel aus.
  • Jedes Element ist auf die folgende Weise verschaltet. Ein Ansteuersignal DRV wird in einen positiven Logikeingangsanschluss a1 des Logikelements sw3-1 und einen negativen Logikeingangsanschluss b1 des Logikelements sw3-2 eingegeben. Das Ansteuersignal DRV entspricht einem in der Steuerschaltung 12 fließenden Gate-Ansteuersignal.
  • Ein in der Steuerschaltung 13 erzeugtes Signal CGE (Schreibeinstellsignal) wird in eine Eingangsseite des Pegelumsetzers sw3-3 eingegeben. Eine Ausgangsseite des Pegelumsetzers sw3-3 ist mit einem negativen Logikeingangsanschluss a2 des Logikelements sw3-1, einem negativen Logikeingangsanschluss b2 des Logikelements sw3-2 und einem Gate des NMOS-Transistors N2 verbunden.
  • Ein Ausgangsanschluss des Logikelements sw3-1 ist mit einem Gate des PMOS-Transistors P1 verbunden. Ein Ausgangsanschluss des Logikelements sw3-2 ist mit einem Gate des NMOS-Transistors N1 verbunden.
  • Die Stromquellenspannung VCC wird in eine Source des PMOS-Transistors P1 eingegeben. Ein Drain des PMOS-Transistors P1 ist mit einer Anode der Diode D2 verbunden. Eine Kathode der Diode D2 ist mit einem Drain des NMOS-Transistors N1, einem Drain des NMOS-Transistors N2 und einem Anschluss OUT/CG verbunden. Eine Source des NMOS-Transistors N2 ist mit einem Anschluss CG des EPROMs 11 verbunden.
  • Wenn der Anschluss OUT/CG in einem Ausgabemodus (als ein Ausgangsanschluss) verwendet wird (wenn die Gate-Treiber-Einheit 10 den Normalbetrieb durchführt), setzt die Steuerschaltung 13 das Signal CGE auf den 0-Pegel (GND) und gibt sie es aus.
  • Wenn der Anschluss OUT/CG in einem Eingabemodus (als ein Eingangsanschluss) verwendet wird (wenn beim Abgleichen Daten in das EPROM 11 geschrieben werden), setzt ferner die Steuerschaltung 13 das Signal CGE auf den 1-Pegel (interne Spannung REG5) und gibt sie es aus.
  • Wenn das Signal CGE auf dem 0-Pegel ist und der Ausgabemodus eingestellt ist (wenn das Schreibeinstellsignal in einem Aus-Zustand ist), befindet sich der NMOS-Transistor N2 in einem Aus-Zustand und wird der Anschluss OUT/CG als ein Ausgangsanschluss verwendet. Zu dieser Zeit ist ein Wert des Ansteuersignals DRV 0 (GND) oder 1 (VCC) und wird 0 (GND) oder 1 (VCC) als ein Gate-Ansteuersignal OUT aus dem Anschluss OUT/CG ausgegeben. Ferner ist ein Signal CG zu dieser Zeit in einem hochohmigen Zustand.
  • Andererseits, wenn das Signal CGE auf dem 1-Pegel ist und der Eingabemodus eingestellt ist (wenn das Schreibeinstellsignal in einem Ein-Zustand ist), ist der PMOS-Transistor P1 in einem Aus-Zustand, ist der NMOS-Transistor N1 in einem Aus-Zustand, ist der NMOS-Transistor N2 in einem Ein-Zustand und wird der Anschluss OUT/CG als ein Eingangsanschluss verwendet. Ein Wert des Ansteuersignals DRV ist unbestimmt und eine Spannung von 18 Volt wird aus dem Prüfgerät 200 in den Anschluss OUT/CG eingegeben. Zu dieser Zeit hat das Signal CG eine Spannung von 18 Volt und ist diese Spannung an den Anschluss CG des EPROMs 11 angelegt.
  • Die in dem Schalter SW3 enthaltene Diode D2 verhindert einen Kurzschluss zwischen einer an den Anschluss OUT/CG angelegten Spannung und der Stromquellenspannung VCC.
  • Das heißt, wenn eine an den Anschluss OUT/CG angelegte Spannung höher als die Stromquellenspannung VCC ist, kommt es über eine parasitäre Diode des PMOS-Transistors P1 zu einem Kurzschluss zwischen der an den Anschluss OUT/CG angelegten Spannung und der Stromquellenspannung VCC. Deshalb ist die Diode D2 vorgesehen, um einen Kurzschluss zwischen der an den Anschluss OUT/CG angelegten Spannung und der Stromquellenspannung VCC zu verhindern.
  • Ferner entspricht der 1-Pegel des aus der Steuerschaltung 13 ausgegebenen Signals CGE einer internen Spannung REG5 von 5 Volt. Jedoch arbeitet jedes in dem Schalter SW3 enthaltene Element bei der Stromquellenspannung VCC, welche höher als die interne Spannung REG5 ist. Deshalb ist der Pegelumsetzer sw3-3 vorgesehen, um den Spannungspegel des Signals CGE auf die Stromquellenspannung VCC anzuheben.
  • Nun wird der Aufbau einer Takt- und Datenerzeugungsschaltung beschrieben. 8 zeigt ein Beispiel des Aufbaus einer Takt- und Datenerzeugungsschaltung. Eine Takt- und Datenerzeugungsschaltung 13a ist in der Steuerschaltung 13 enthalten. Die Takt- und Datenerzeugungsschaltung 13a enthält Komparatoren comp1 und comp2, Referenzstromquellen ref1 und ref2 und eine Moduseinstellschaltung 130. Die Takt- und Datenerzeugungsschaltung 13a erzeugt aus einem Signal OW/EV einen Takt und Daten zum Steuern des EPROMs 11.
  • In diesem Fall reproduziert die Takt- und Datenerzeugungsschaltung 13a einen Takt und Daten, welche dem Signal OW/EV überlagert sind, und erzeugt sie aus dem Takt und den Daten ein Moduseinstellungs-Steuersignal CTL zum Einstellen eines Modus des EPROMs 11.
  • Das Signal OW/EV wird in eine positive Eingangsseite (+) des Komparators comp1 und eine positive Eingangsseite (+) des Komparators comp2 eingegeben. Eine Seite der Referenzstromquelle ref1 ist mit einer negativen Eingangsseite (-) des Komparators comp1 verbunden. Die andere Seite der Referenzstromquelle ref1 ist mit GND verbunden. Eine Seite der Referenzstromquelle ref2 ist mit einer negativen Eingangsseite (-) des Komparators comp2 verbunden. Die andere Seite der Referenzstromquelle ref2 ist mit GND verbunden.
  • Der Takt wird aus einer Ausgangsseite des Komparators comp1 ausgegeben. Die Daten werden aus einer Ausgangsseite des Komparators comp2 ausgegeben. Der Takt und die Daten werden in die Moduseinstellschaltung 130 eingegeben. Die Moduseinstellschaltung 130 erzeugt auf der Grundlage des eingegeben Takts und der eingegeben Daten ein m-Bit-Moduseinstellungs-Steuersignal CTL und gibt dieses in einen Anschluss CTL[m:1] des EPROMs 11 ein (das Moduseinstellungs-Steuersignal CTL enthält ein Freigabesignal des EPROMs 11).
  • 9 zeigt eine Amplitudenmodulation eines Signals OW/EV und eine Takt- und Datenreproduktion. Ein zum Abgleichen verwendetes Signal OW/EV eines von dem Prüfgerät 200 gesendeten Signals VCC/OW/EV erhält man durch Überlagern mit Amplitudenmodulations-Spannungen auf drei Pegeln (niedrigen, mittleren und hohen Pegeln), durch welche ein Takt und Daten identifiziert werden können.
  • Da der Bereich einer Abgleichoperation (Arbeitsbereich des EPROMs 11) sich von 6 V (Regler-Startspannung) bis 13 V (UVLO-Schwelle) erstreckt, ändert sich das Signal OW/EV auch in dem Bereich von 6 bis 13 V.
  • Ein H-Pegel des dem Signal OW/EV überlagerten Takts ändert sich in dem Bereich von 6 bis 7,5 V. Es wird vorausgesetzt, dass eine durch die Referenzstromquelle ref1 erzeugte Referenzspannung Vthclk ist. Wenn die in 8 gezeigte Takt- und Datenerzeugungsschaltung 13a den Takt reproduziert, ist die Referenzspannung Vthclk so eingestellt, dass sie 6 V < Vthclk < 7,5 V erfüllt.
  • Ferner reproduziert der Komparator comp1 der Takt- und Datenerzeugungsschaltung 13a auf der Grundlage eines durch Vergleichen des Signals OW/EV und der durch die Referenzstromquelle ref1 erzeugten Referenzspannung Vthclk erhaltenen Ergebnisses den Takt und gibt er diesen aus.
  • Darüber hinaus ändert sich ein H-Pegel der dem Signal OW/EV überlagerten Daten in dem Bereich von 9,5 bis 13 V. Es wird vorausgesetzt, dass eine durch die Referenzstromquelle ref2 erzeugte Referenzspannung Vthdh ist. Wenn die in 8 gezeigte Takt- und Datenerzeugungsschaltung 13a die Daten reproduziert, ist die Referenzspannung Vthdh so eingestellt, dass sie 9,5 V < Vthdh < 13 V erfüllt.
  • Ferner reproduziert der Komparator comp2 der Takt- und Datenerzeugungsschaltung 13a auf der Grundlage eines durch Vergleichen des Signals OW/EV und der durch die Referenzstromquelle ref2 erzeugten Referenzspannung Vthdh erhaltenen Ergebnisses die Daten und gibt er diese aus.
  • Der Bereich von 0 V bis 6 V (Regler-Startspannung) ist der Arbeitsbereich des Reglers 12-1. Der Bereich von 13 V (UVLO-Schwelle) bis 15 V (empfohlene Betriebsspannung) ist der Bereich der Gate-Ansteueroperation der Gate-Treiber-Einheit 10.
  • 10 zeigt ein weiteres Beispiel des Aufbaus einer Takt- und Datenerzeugungsschaltung. Bei der in 8 gezeigten Takt- und Datenerzeugungsschaltung 13a haben der Takt und die Daten den Eingangspegel des Signals OW/EV gemein, werden die verschiedenen Referenzstromquellen für den Takt und die Daten verwendet und werden Pegelvergleiche vorgenommen.
  • Andererseits wird in dem Beispiel in 10 der Eingangspegel eines Signals OW/EV durch Teilung mit Widerständen in zwei Pegel für einen Takt und Daten umgesetzt und wird eine gemeinsame Referenzstromquelle zum Durchführen eines Pegelvergleichs verwendet.
  • Eine Takt- und Datenerzeugungsschaltung 13a-1 enthält Widerstände R1 bis R3, Komparatoren comp1 und comp2 und eine Referenzstromquelle ref0.
  • Ein Signal OW/EV wird in eine Seite des Widerstands R1 eingegeben. Die andere Seite des Widerstands R1 ist mit einer positiven Eingangsseite (+) des Komparators comp1 und einer Seite des Widerstands R2 verbunden. Die andere Seite des Widerstands R2 ist mit einer positiven Eingangsseite (+) des Komparators comp2 und einer Seite des Widerstands R3 verbunden. Die andere Seite des Widerstands R3 ist mit GND verbunden.
  • Eine negative Eingangsseite (-) des Komparators comp1 ist mit einer negativen Eingangsseite (-) des Komparators comp2 und einer Seite der Referenzstromquelle ref0 verbunden. Die andere Seite der Referenzstromquelle ref0 ist mit GND verbunden.
  • Ein Takt wird aus einer Ausgangsseite des Komparators comp1 ausgegeben. Daten werden aus einer Ausgangsseite des Komparators comp2 ausgegeben. Der Takt und die Daten werden in die Moduseinstellschaltung 130 eingegeben. Durch Übernehmen dieses Aufbaus werden der Takt und die Daten auf die gleiche Weise wie in 8 gezeigt reproduziert.
  • Nun wird eine durch die Moduseinstellschaltung 130 durchgeführte Moduseinstellung beschrieben. Die Moduseinstellschaltung 130 enthält ein 3-Bit-Befehlsregister (Moduseinstellungsregister). Das 3-Bit-Befehlsregister verwendet eine bestimmte Anzahl von Takten zum Analysieren eines von dem Prüfgerät 200 gesendeten 3-Bit-Befehls und Durchführen der Moduseinstellung.
  • 11 zeigt ein Beispiel der Funktionsweise des 3-Bit-Befehlsregisters. Eine Tabelle T1 gibt die Funktion eines 3-Bit-Befehlsregister-Werts an. Nr. 2, Nr. 6 und Nr. 7 sind leer.
  • In dem Fall von Nr. 1 lautet der Name „Ausgabe“. Wenn der Befehl „000“ von dem Prüfgerät 200 gesendet wird, gibt die Moduseinstellschaltung 130 serielle Daten aus.
  • In dem Fall von Nr. 3 lautet der Name „Referenz“. Wenn der Befehl „010“ von dem Prüfgerät 200 gesendet wird, setzt die Moduseinstellschaltung 130 den Inhalt des EPROMs 11 in einem Schieberegister (S.R.), welches ein Zusatzspeicher ist. Das Schieberegister (S.R.) ist in der Moduseinstellschaltung 130 enthalten.
  • In dem Fall von Nr. 4 lautet der Name „Anpassung“. Wenn der Befehl „011“ von dem Prüfgerät 200 gesendet wird, gibt die Moduseinstellschaltung 130 die logische Summe (ODER) des Inhalts des Schieberegisters (S.R.) und des Inhalts des EPROMs 11 aus.
  • In dem Fall von Nr. 5 lautet der Name „Schreiben“. Wenn der Befehl „100“ von dem Prüfgerät 200 gesendet wird, schreibt die Moduseinstellschaltung 130 den Inhalt des Schieberegisters (S.R.) in das EPROM 11.
  • In dem Fall von Nr. 8 lautet der Name „Rücksetzen“. Wenn der Befehl „111“ von dem Prüfgerät 200 gesendet wird, setzt die Moduseinstellschaltung 130 das Schieberegister (S.R.) und die Moduseinstellung zurück.
  • Nun werden Zustandsübergänge, welche zur Zeit des Durchführens des Abgleichens an dem EPROM 11 auftreten, beschrieben. 12 zeigt Zustandsübergänge. Anzahlen in einem Zustandsübergangsdiagramm in 12 entsprechen den Anzahlen in der Tabelle T1 in 11.
  • (S20) Die Moduseinstellschaltung 130 schaltet die Stromversorgung ein.
  • (S21) Nach dem Anlegen der Stromversorgung vollführt die Moduseinstellschaltung 130 durch die Rücksetzoperation der Moduseinstellschaltung 130 einen Übergang in einen initialisierten Zustand (Init). Der initialisierte Zustand (Init) ist ein Dateneingabe-Wartezustand.
  • (S22) Die Moduseinstellschaltung 130 geht in einen Befehlsanalysezustand. Der Befehlsanalysezustand ist ein Zustand, in welchem die Moduseinstellschaltung 130 einen von dem Prüfgerät 200 gesendeten Befehl analysiert. Vier Takte werden für eine Befehlsanalyse auf der Grundlage eines in dem 3-Bit-Befehlsregister in der Moduseinstellschaltung 130 gesetzten Werts verwendet.
  • (S22a) Wenn die Moduseinstellschaltung 130 die vier Takte für eine Befehlsanalyse verwendet, verwendet die Moduseinstellschaltung 130 drei Takte der vier Takte zur Moduseinstellung.
  • (S22b) Nachdem die Moduseinstellschaltung 130 einen Modus eingestellt hat, vollführt die Moduseinstellschaltung 130 einen Übergang in einen Ausführungszustand.
  • (S22c) Der Ausführungszustand ist ein Zustand, in welchem die Moduseinstellschaltung 130 einen Zustand bestimmt, in welchen die Moduseinstellschaltung 130 als nächstes übergeht, für den eingestellten Modus. Zu dieser Zeit verwendet die Moduseinstellschaltung 130 einen Takt der vier Takte zum Bestimmen eines Zustands, in welchen die Moduseinstellschaltung 130 als nächstes übergeht.
  • (S23) Wenn der eingestellte Modus „Rücksetzen“ (Nr. 8 in der Tabelle T1) ist, vollführt die Moduseinstellschaltung 130 einen Übergang in den initialisierten Zustand (Init), nachdem sie eine Rücksetzung durchgeführt hat.
  • (S24) Wenn der eingestellte Modus einer von Nr. 1, Nr. 3, Nr. 4 und Nr. 5 in der Tabelle T1 ist, vollführt die Moduseinstellschaltung 130 einen Übergang in einen Verschiebungszustand.
  • (S25) Der Verschiebungszustand ist ein Zustand, in welchem die Moduseinstellschaltung 130 die Operation von Nr. 1, Nr. 3, Nr. 4 oder Nr. 5 entsprechend einem in dem 3-Bit-Befehlsregister gesetzten Wert ausführt. Ein 48-Bit-Schieberegister, welches ein Zusatzspeicher 33 ist, verwendet 48 Takte zum Durchführen einer Schiebeoperation.
  • In dem Fall von Nr. 1 (Ausgabe) führt das 48-Bit-Schieberegister eine 48-Bit-Schiebeoperation durch und gibt die Moduseinstellschaltung 130 serielle Daten aus. In dem Fall von Nr. 3 (Referenz) führt das 48-Bit-Schieberegister eine 48-Bit-Schiebeoperation durch, nachdem die Moduseinstellschaltung 130 einen Wert in dem EPROM 11 in das 48-Bit-Schieberegister geschrieben hat.
  • Ferner gibt die Moduseinstellschaltung 130 in dem Fall von Nr. 4 (Anpassung) die logische Summe eines Werts in dem EPROM 11 und der Daten nach der 48-Bit-Schiebeoperation aus.
  • Darüber hinaus schreibt die Moduseinstellschaltung 130 in dem Fall von Nr. 5 (Schreiben) einen Wert in dem 48-Bit-Schieberegister in das EPROM 11.
  • (S26) Nachdem die 48-Bit-Schiebeoperation durchgeführt und die Operation in jedem Modus abgeschlossen wurde, verwendet die Moduseinstellschaltung 130 den nächsten Takt zum Initialisieren der Moduseinstellung und Übergehen in einen Neustartzustand. Der Neustartzustand ist zum Vollführen eines Übergangs in den initialisierten Zustand (Init) vorgesehen. Nachdem die 48-Bit-Schiebeoperation durchgeführt wurde und bevor die Moduseinstellschaltung 130 einen Übergang in den Neustartzustand vollführt, kann eine analoge Messung durchgeführt werden.
  • (S27) Das Prüfgerät 200 verwendet bestimmte N Takte zum Schreiben der Daten in das EPROM 11 durch Anlegen von Spannungen an die Anschlüsse EV und CG. Dadurch setzt das Prüfgerät 200 die Daten und beendet es das Abgleichen.
  • (S28) Die Moduseinstellschaltung 130 schaltet die Stromversorgung aus.
  • Nun wird der Aufbau des EPROMs 11 beschrieben. 13 zeigt den Aufbau eines Abschnitts des EPROMs. Bei dem EPROM 11 entspricht ein Platz, auf welchem 1 Datenbit gespeichert ist, einem in 13 gezeigten Feldeffekttransistor.
  • In dem Aufbau eines Abschnitts des EPROMs 11 sind eine Source eines n-Halbleiters 112 und ein Drain eines n-Halbleiters 113 an beiden Enden eines p-Substrats 111 eines p-Halbleiters gebildet. Die Source des n-Halbleiters 112 ist mit GND verbunden. Zum Beispiel ist eine Spannung von 9,5 Volt von dem Anschluss EV an den Drain des n-Halbleiters 113 angelegt.
  • Darüber hinaus ist ein schwebendes Gate 114 über dem p-Substrat 111 angeordnet. Das schwebende Gate 114 ist nicht verdrahtet und ist mit keinem Teil in einer integrierten Schaltung verbunden. Das schwebende Gate 114 ist von einer Oxidschicht umgeben und ist isoliert. Ferner ist ein Steuer-Gate 115 über dem schwebenden Gate 114 angeordnet. Zum Beispiel ist eine Spannung von 18 Volt von dem Anschluss CG an das Steuer-Gate 115 angelegt.
  • Nun werden die operativen Kurvenverläufe der Stromquellenspannung VCC, des Signals UV und der internen Spannung REG5 beschrieben. 14 zeigt einen operativen Kurvenverlauf zur Zeit des Normalbetriebs. Zur Zeit des Normalbetriebs ist eine Stromquellenspannung VCC von 15 Volt über die in 4 gezeigte Leitung L1 an die Gate-Treiber-Einheit 10 angelegt, um das IGBT-Element 20 anzusteuern.
  • Die Stromquellenspannung VCC (= 15 V) ist höher als die UVLO-Schwelle (= 13 V). Deshalb setzt der UVLO-Abschnitt 12-2, wie oben gesagt, das Signal UV auf den 0-Pegel und gibt er es aus. Da eine Startspannung des Reglers 12-1 6 V ist, gibt der Regler 12-1 ferner eine interne Spannung REG5 von 5 Volt aus.
  • Das Signal UV ist auf dem 0-Pegel. Deshalb setzt der Schalter SW1, wie oben gesagt, das Signal OW/EV auf GND-Pegel und gibt er es an die Steuerschaltung 13 aus. Infolgedessen wird die Abgleichsteuerung des EPROMs 11 beendet.
  • Andererseits ist zur Zeit des Normalbetriebs eine Stromquellenspannung VCC von 15 Volt an die Gate-Treiber-Einheit 10 angelegt. Demgemäß schaltet das Prüfgerät 200 mittels des in 4 gezeigten Signals C1CTL den Schalter SW4 ein und verbindet es eine Seite des Kondensators C1 mit der Leitung L1. Infolgedessen fungiert der Kondensator C1 als ein Bypass-Kondensator und wird ein Ausgang des Reglers 12-1 stabilisiert.
  • 15 zeigt einen operativen Kurvenverlauf zur Zeit der Abgleichsteuerung. Zur Abgleichzeit wird das Schreiben in den oder das Lesen aus dem EPROM 11 durchgeführt. Deshalb wird das Signal OW/EV über die in 4 gezeigte Leitung L1 in die Gate-Treiber-Einheit 10 eingegeben.
  • Ferner liegt die Stromquellenspannung VCC zu der Abgleichzeit in dem Bereich von der Regler-Ansprechschwelle (= 6 V) bis zu der UVLO-Schwelle (= 13 V). Ein Takt und Daten, welche sich in diesem Spannungsbereich ändern, werden dem Signal OW/EV durch das Prüfgerät 200 überlagert.
  • Der Pegel des Signals OW/EVM ist niedriger als die UVLO-Schwelle (= 13 V). Deshalb setzt der UVLO-Abschnitt 12-2, wie oben gesagt, das Signal UV auf den 1-Pegel und gibt er es aus. Da eine Startspannung des Reglers 12-1 6 V ist, gibt der Regler 12-1 ferner eine interne Spannung REG5 von 5 Volt aus.
  • Das Signal UV ist auf dem 1-Pegel. Deshalb gibt der Schalter SW1, wie oben gesagt, das Signal OW/EV, dessen Spannungspegel in dem Bereich von 6 bis 13 V liegt, an die Steuerschaltung 13 aus. Die Steuerschaltung 13 führt das Abgleichen an dem EPROM 11 durch.
  • Andererseits wird die Gate-Ansteuerungs-Funktion der Gate-Treiber-Einheit 10 zu der Abgleichzeit beendet. Deshalb schaltet das Prüfgerät 200 den Schalter SW4 mittels des in 4 gezeigten Signals C1CTL aus und trennt es eine Seite des Kondensators C1 von der Leitung L1.
  • Wie oben gesagt, wird der Kondensator C1 zu der Abgleichzeit von einem Stromquellen-Anschluss getrennt. Dadurch wird eine Verzögerung eines durch die Leitung L1 fließenden Pulssignals unterdrückt. Infolgedessen wird die Abgleichgeschwindigkeit erhöht.
  • Nun wird ein operativer Kurvenverlauf zur Zeit des Abgleichens des EPROMs 11 beschrieben. 16 zeigt den Signalverlauf der Operation des Schreibens in das EPROM. Die Moduseinstellschaltung 130 stellt einen Schreibmodus ein und führt das Setzen von Schreibdaten an dem EPROM 11 durch. Danach werden Daten in das EPROM 11 geschrieben.
  • Für einen Zeitraum, während dessen die Daten in das EPROM 11 geschrieben werden, wird der Anschluss OUT/CG als ein Eingangsanschluss verwendet und wird von dem Prüfgerät 200 eine Spannung von 18 Volt angelegt. Das heißt, wenn die Daten in das EPROM 11 geschrieben werden, liefert das Prüfgerät 200 aus dem Anschluss OUT/CG eine an eine Speicherzelle (Anschluss CG) des EPROMs 11 anzulegende Spannung.
  • Ferner erhöht das Prüfgerät 200 die Spannung des Signals VCC/OW/EV auf 9,5 V und legt es sie über die Leitung L1, an welche das Signal VCC/OW/EV angelegt ist, an die Gate-Treiber-Einheit 10 an. Wenn der Normalbetrieb durchgeführt wird, ist die Stromquellenspannung VCC höher als oder gleich 13 V. Wenn die Daten in das EPROM 11 geschrieben werden, wird die Stromquellenspannung VCC deshalb auf einen Wert (in diesem Beispiel 9,5 V) eingestellt, welcher niedriger als 13 V ist, um den Normalbetrieb zu unterbinden.
  • 17 zeigt den Signalverlauf der Operation des Auslesens aus dem EPROM. Die Moduseinstellschaltung 130 stellt einen Lesemodus ein, gibt ein bestimmtes Taktmuster in das EPROM 11 ein und liest Daten (Speicherdaten EPD) aus dem EPROM 11 aus. Die aus dem EPROM 11 ausgelesenen Speicherdaten EPD werden als das Alarmsignal AL aus der Gate-Treiber-Einheit 10 ausgegeben.
  • Wie in dem Zustandsübergangsdiagramm in 12 gezeigt, wird, nachdem die Daten aus dem EPROM 11 ausgelesen wurden, ein Neustart einmal durchgeführt und erfolgt ein Übergang in einen initialisierten Zustand.
  • 18 zeigt einen in dem Fall des Ausführens einer Anpassung durch den Normalbetrieb auf der Grundlage von in dem EPROM gesetzten Daten erhaltenen Signalverlauf. Nachdem eine Schwelle zur Überstromerfassung oder Übertemperaturerfassung gesetzt wurde, wird eine Normalbetriebsart eingestellt, wird kontrolliert, ob der gewünschte Betrieb durchgeführt wird oder nicht, und wird eine Anpassung ausgeführt. 18 zeigt einen zu dieser Zeit erhaltenen Signalverlauf.
  • Die Moduseinstellschaltung 130 stellt einen Schreibmodus ein und setzt Schreibdaten in dem Schieberegister (S.R.). Danach erhöht das Prüfgerät 200 die Spannung des Signals VCC/OW/EV auf die Stromquellenspannung VCC zur Zeit des Normalbetriebs (= 15 V).
  • Infolgedessen führt die Gate-Treiber-Einheit 10 den Normalbetrieb durch und wird das IGBT-Element 20 angesteuert. Das Prüfgerät 200 kontrolliert, ob der gewünschte Betrieb durchgeführt wird oder nicht, während es das Alarmsignal AL gemäß zur Abgleichzeit in das Schieberegister (S.R.) geschriebenen Daten überwacht (die Daten korrigieren eine in das EPROM geschriebene, gesetzte Schwelle oder dergleichen durch Ermitteln der logischen Summe (ODER) in das EPROM geschriebener Daten).
  • Wie zuvor beschrieben, sind gemäß der vorliegenden Offenbarung keine dedizierten Anschlüsse an dem EPROM 11 vorgesehen. Die vorhandenen Anschlüsse der Gate-Treiber-Einheit 10 und Signale werden zum Abgleichen des EPROMs 11 oder zum Schreiben von Daten in das oder Auslesen von Daten aus dem EPROM 11 verwendet.
  • Ferner können in einem Zustand, in welchem ein IC der Gate-Treiber-Einheit 10 in ein IPM eingebaut ist, Daten aus dem EPROM 11 ausgelesen werden. Darüber hinaus kann der Typ eines IPM oder der Gate-Treiber-Einheit 10 ausgewählt oder identifiziert werden. Dies sorgt für Rückverfolgbarkeit.
  • Eine Tabelle der Beziehungen zwischen den obigen Betriebsarten, Schaltern und Signalen ist in 19 gezeigt. Ferner sind die Funktionen des OC-Anschlusses und des OH-Anschlusses der Gate-Treiber-Einheit 10 die gleichen wie diejenigen der Anschlüsse in 2, durch welche das Stromerfassungssignal OC und das Temperaturerfassungssignal OH fließen.
  • Zur Zeit des Abgleichens des EPROMs 11 wird gewöhnlich das Signal C1CTL in einen Aus-Zustand versetzt, um den Kondensator C1 abzutrennen. Zur Zeit des Abgleichens des EPROMs 11 kann jedoch das Signal C1CTL je nach Bedingungen in einen Ein-Zustand versetzt werden, um die Verbindung mit dem Kondensator C1 herzustellen (jedoch kann durch den Einfluss des Kondensators C1 eine Pulsverzögerung auftreten).
  • Nun wird eine Abwandlung beschrieben, bei welcher ein Arbeitsbereich durch Setzen von zwei UVLO-Schwellen aufgeteilt wird. In dem obigen Beispiel enthält der UVLO-Abschnitt 12-2 eine UVLO-Schwelle (= 13 V). Infolgedessen ist, wie in 9 gezeigt, ein Arbeitsbereich, in welchem ein Pegel des Signals OW/EV die UVLO-Schwelle überschreitet (höher als diese ist), ein Bereich für die Gate-Ansteueroperation und ist ein Arbeitsbereich, in welchem ein Pegel des Signals OW/EV niedriger als die UVLO-Schwelle ist, ein Bereich für die Abgleichoperation des EPROMs 11.
  • Andererseits wird bei der Abwandlung die Steuerung durch Setzen von zwei UVLO-Schwellen und Aufteilen eines Arbeitsbereichs durchgeführt (im Folgenden wird ein zwei UVLO-Schwellen enthaltender UVLO-Abschnitt als ein UVLO-Abschnitt 12-2a bezeichnet).
  • 20 zeigt in dem Fall des Aufteilens eines Arbeitsbereichs durch Setzen von zwei UVLO-Schwellen erhaltene Spannungspegel. Der UVLO-Abschnitt 12-2a enthält eine UVLO1-Schwelle (= 13 V) und eine UVLO2-Schwelle (= 11 V) als die beiden UVLO-Schwellen.
  • In diesem Fall ist der Bereich von der UVLO1-Schwelle (13 V) bis zu einer empfohlenen Betriebsspannung (15 V) ein Arbeitsbereich für die Gate-Ansteueroperation wie in 20 gezeigt. Ferner ist der Bereich von der UVLO2-Schwelle (11 V) bis zu der UVLO1-Schwelle (13 V) ein Arbeitsbereich für eine UVLO-Alarm-Ausgabe. Darüber hinaus ist der Bereich von einer Regler-Startspannung (6 V) bis zu der UVLO2-Schwelle (11 V) ein Arbeitsbereich für die Abgleichoperation des EPROMs 11.
  • Der Bereich für die UVLO-Alarm-Ausgabe ist ein Spannungsbereich, in welchem weder eine Gate-Ansteuerung durch die Gate-Treiber-Einheit 10 noch das Abgleichen des EPROMs 11 durchgeführt wird. Wenn der UVLO-Abschnitt 12-2a erkennt, dass ein Pegel der Stromquellenspannung VCC eine bestimmte Zeit lang in dem Bereich von der UVLO2-Schwelle (11 V) bis zu der UVLO1-Schwelle (13 V) liegt, gibt der UVLO-Abschnitt 12-2a einen UVLO-Alarm aus. Der UVLO-Alarm wird als das Alarmsignal AL gesendet.
  • Wie oben gesagt, verbleibt durch Setzen der beiden UVLO-Schwellen ein Spielraum für den Amplitudenhub der Stromquellenspannung VCC. Dadurch sind der Bereich für die Gate-Ansteueroperation und der Bereich zum Abgleichen des EPROMs 11 sicher getrennt.
  • Nun wird eine in dem Fall einer Abschaltung der Stromversorgung zur Zeit des Normalbetriebs durchgeführte Operation beschrieben. 21 ist ein Kurvenverlauf zur Beschreibung der in dem Fall einer Abschaltung der Stromversorgung zur Zeit des Normalbetriebs durchgeführten Operation. Wenn die Stromversorgung zur Zeit des Normalbetriebs abgeschaltet wird, sinkt die Spannung des Signals VCC/OW/EV mit einer konstanten Geschwindigkeit von dV/dt aus der Beziehung zwischen den Stromaufnahmen des Bypass-Kondensators C1 und der Gate-Treiber-Einheit 10.
  • Auch wenn der Spannungspegel des Signals VCC/OW/EV zur Zeit des Normalbetriebs unter die UVLO1 Schwelle (13 V) fällt und in den Bereich für die Abgleichoperation des EPROMs 11 fällt, wird ein zur Datenübermittlung zwischen der Gate-Treiber-Einheit 10 und dem Prüfgerät 200 benötigter Puls nicht angelegt. Infolgedessen wird die Abgleichsteuerung des EPROMs 11 nicht durchgeführt. Deshalb wird eine Spannungsabfall-Anomaliebenachrichtigung des Inhalts, dass eine Spannung zur Zeit des Normalbetriebs abfällt, als das Alarmsignal AL aus der Gate-Treiber-Einheit 10 ausgegeben.
  • Die obige Beschreibung gibt lediglich die Prinzipien der vorliegenden Ausführungsformen an. Fachleute können auch eine Vielzahl von Abwandlungen und Änderungen daran vornehmen. Die vorliegenden Ausführungsformen sind nicht auf die genauen Konfigurationen und beispielhaften Anwendungen, welche oben angegeben und beschrieben sind, beschränkt, und sämtliche zweckmäßigen Abwandlungen und Entsprechungen werden als in den Umfang der Ausführungsformen wie durch die beigefügten Patentansprüche und deren Entsprechungen definiert, fallend angesehen.
  • Bezugszeichenliste
    • 1
    Halbleitervorrichtung
    1a
    Steuerschaltung (erste Steuerschaltung)
    1a-1
    Überwachungsabschnitt
    1a-2
    Regler
    1b
    Steuerschaltung (zweite Steuerschaltung)
    1c
    Speicher
    2
    externes Element
    10, 10a
    Gate-Treiber-Einheit
    11
    EPROM
    12, 12a, 13
    Steuerschaltung
    12-1, 12a-1
    Regler
    12-2, 12a-2
    Unterspannungssperrschwellen- (UVLO-) Abschnitt
    12-3, 12a-3
    Erfassungspegel-Einstellabschnitt
    10
    IGBT-Element
    30
    obere Steuerung
    100
    IPM
    130
    Moduseinstellschaltung
    200
    Prüfgerät
    comp1, comp2
    Komparator

Claims (7)

  1. Halbleitervorrichtung, enthaltend eine erste Steuerschaltung, enthaltend einen Überwachungsabschnitt, welcher ein Spannungssignal empfängt, in welchem ein Pulssignal mit einer Vielzahl verschiedener Spannungspegel einer Stromquellenspannung überlagert ist, welcher einen Pegel des Spannungssignals überwacht und welcher ein Überwachungsergebnis ausgibt, und einen Regler, welcher eine interne Spannung erzeugt; einen Speicher, welchem die interne Spannung zugeführt wird und welcher zum Abgleichen zwecks des Anpassens eines Werts einer elektrischen Eigenschaft verwendet wird; und eine zweite Steuerschaltung, welcher die interne Spannung zugeführt wird, welche auf der Grundlage des Überwachungsergebnisses einen Takt und Daten aus dem Pulssignal reproduziert und welche unter Verwendung des Takts und der Daten das Abgleichen durchführt.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die erste Steuerschaltung eine Ansteuerung eines externen Elements durchführt; und der Überwachungsabschnitt eine Schwelle enthält, bestimmt, dass ein Bereich, in welchem der Pegel des Spannungssignals höher als die Schwelle ist, ein Arbeitsbereich für die Ansteuerung des externen Elements ist, und bestimmt, dass ein Bereich, in welchem der Pegel des Spannungssignals in einem Bereich von einer Startspannung des Reglers bis zu der Schwelle liegt, ein Arbeitsbereich zur Steuerung des Abgleichens ist.
  3. Halbleitervorrichtung nach Anspruch 2, außerdem enthaltend einen ersten Schalter, welcher das Überwachungsergebnis empfängt und welcher ein Schaltsignal gemäß einem Wert des Überwachungsergebnisses ausgibt, wobei der Überwachungsabschnitt zu der Zeit, zu welcher der Pegel des Spannungssignals höher als die Schwelle ist, ein erstes Überwachungsergebnis ausgibt und zu der Zeit, zu welcher der Pegel des Spannungssignals in dem Bereich von der Startspannung des Reglers bis zu der Schwelle liegt, ein zweites Überwachungsergebnis ausgibt; wenn das erste Überwachungsergebnis ausgegeben wird, der erste Schalter ein Stoppsignal als das Schaltsignal an die zweite Steuerschaltung ausgibt, um die zweite Steuerschaltung zu veranlassen, das Abgleichen zu beenden, und die erste Steuerschaltung die Ansteuerung des externen Elements durchführt; und wenn das zweite Überwachungsergebnis ausgegeben wird, der erste Schalter das Pulssignal, welches sich in dem Bereich von der Startspannung des Reglers bis zu der Schwelle ändert, als das Schaltsignal an die zweite Steuerschaltung anlegt, um die zweite Steuerschaltung zu veranlassen, das Abgleichen durchzuführen, und die erste Steuerschaltung die Ansteuerung des externen Elements beendet.
  4. Halbleitervorrichtung nach Anspruch 3, außerdem enthaltend einen zweiten Schalter, welcher Alarmdaten, welche aus der ersten Steuerschaltung ausgegeben werden und welche eine Zustandsbenachrichtigung des externen Elements sind, und zur Zeit des Abgleichens über die zweite Steuerschaltung aus dem Speicher ausgelesene Speicherdaten empfängt und einen Ausgang umschaltet, wobei die zweite Steuerschaltung das Schaltsignal empfängt, zu der Zeit, zu welcher das Schaltsignal ein Massepegel ist, ein erstes Auswahlsignal ausgibt und zu der Zeit, zu welcher das Schaltsignal das Pulssignal ist, ein zweites Auswahlsignal ausgibt; und der zweite Schalter die Alarmdaten zur Zeit des Empfangens des ersten Auswahlsignals aus einem einzigen Anschluss ausgibt und die Speicherdaten zur Zeit des Empfangens des zweiten Auswahlsignals aus dem einzigen Anschluss ausgibt.
  5. Halbleitervorrichtung nach Anspruch 1, wobei die zweite Steuerschaltung einen dritten Schalter enthält, welcher ein Schreibeinstellsignal, das angibt, ob die Daten zur Zeit des Abgleichens in den Speicher geschrieben werden sollen, und ein Ansteuersignal zum Ansteuern eines externen Elements empfängt und welcher einen Ausgang umschaltet; wenn das Schreibeinstellsignal sich in einem Aus-Zustand befindet und die Daten nicht geschrieben werden, der dritte Schalter das Ansteuersignal aus einem einzigen Anschluss an das externe Element ausgibt; und wenn das Schreibeinstellsignal sich in einem Ein-Zustand befindet und die Daten geschrieben werden, der dritte Schalter eine Ausgangsseite des Ansteuersignals in einen hochohmigen Zustand versetzt und eine aus dem einzigen Anschluss eingegebene bestimmte Spannung an den Speicher anlegt.
  6. Halbleitervorrichtung nach Anspruch 1, wobei ein vierter Schalter und ein Kondensator außerhalb der Halbleitervorrichtung vorgesehen sind, eine Seite des vierten Schalters mit einer Leitung, durch welche das Spannungssignal fließt, verbunden ist, eine andere Seite des vierten Schalters mit einer Seite des Kondensators verbunden ist und eine andere Seite des Kondensators mit einer Masse verbunden ist; zur Zeit der Ansteuerung eines externen Elements der vierte Schalter auf der Grundlage von Anweisungen von außen, die eine Seite des Kondensators mit der Leitung zu verbinden, eingeschaltet wird; und zur Zeit des Abgleichens der vierte Schalter auf der Grundlage der Anweisungen von außen, die eine Seite des Kondensators von der Leitung zu trennen, ausgeschaltet wird.
  7. Halbleitervorrichtung nach Anspruch 1, wobei der Überwachungsabschnitt eine erste Schwelle und eine zweite Schwelle enthält; einen Bereich, in welchem der Pegel des Spannungssignals höher als die erste Schwelle ist, als einen Arbeitsbereich zur Ansteuerung eines externen Elements einstellt; einen Bereich, in welchem der Pegel des Spannungssignals in einem Bereich von einer Startspannung des Reglers bis zu der zweiten Schwelle liegt, als einen Arbeitsbereich zur Steuerung des Abgleichens einstellt; und einen Zustand, in welchem der Pegel des Spannungssignals eine bestimmte Zeit lang in einem Bereich von der ersten Schwelle bis zu der zweiten Schwelle liegt, als einen Spannungsanomalie-Zustand erkennt.
DE112017000318.0T 2016-06-03 2017-04-27 Halbleitervorrichtung Active DE112017000318B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-111851 2016-06-03
JP2016111851 2016-06-03
PCT/JP2017/016730 WO2017208698A1 (ja) 2016-06-03 2017-04-27 半導体装置

Publications (2)

Publication Number Publication Date
DE112017000318T5 true DE112017000318T5 (de) 2018-11-15
DE112017000318B4 DE112017000318B4 (de) 2024-01-18

Family

ID=60479542

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017000318.0T Active DE112017000318B4 (de) 2016-06-03 2017-04-27 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US10284192B2 (de)
JP (1) JP6702413B2 (de)
CN (1) CN108292517B (de)
DE (1) DE112017000318B4 (de)
WO (1) WO2017208698A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7222197B2 (ja) * 2018-08-03 2023-02-15 富士電機株式会社 スレーブ通信装置およびマスタ通信装置
JP6748760B1 (ja) * 2019-05-13 2020-09-02 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
JP7462474B2 (ja) 2020-05-25 2024-04-05 日立Astemo株式会社 電力変換装置
CN114168508B (zh) * 2020-09-10 2023-10-13 富联精密电子(天津)有限公司 单线双向通信电路及单线双向通信方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2684722B2 (ja) 1988-10-31 1997-12-03 日本電気株式会社 半導体集積回路
JP2885855B2 (ja) * 1990-01-09 1999-04-26 東洋通信機株式会社 信号切換回路
JP2720718B2 (ja) * 1992-07-09 1998-03-04 株式会社デンソー 半導体センサ装置
JP2002269994A (ja) * 2001-03-09 2002-09-20 Oki Electric Ind Co Ltd アナログ半導体メモリの冗長メモリ回路
JP2002350256A (ja) * 2001-03-19 2002-12-04 Denso Corp 物理量センサのトリミング回路
JP4595225B2 (ja) * 2001-03-27 2010-12-08 株式会社デンソー 物理量センサのトリミング回路
US6718275B2 (en) * 2001-03-19 2004-04-06 Denso Corporation Trimming circuit for a physical quantity sensor
JP4764996B2 (ja) 2001-04-12 2011-09-07 富士電機株式会社 半導体物理量センサ装置
US6489753B1 (en) * 2001-11-19 2002-12-03 C. E. Niehoff & Co. System and method for monitoring battery equalization
JP4244886B2 (ja) * 2004-08-31 2009-03-25 株式会社デンソー センサ回路
JP2006210723A (ja) * 2005-01-28 2006-08-10 Denso Corp 半導体装置
JP2006228277A (ja) * 2005-02-15 2006-08-31 Matsushita Electric Ind Co Ltd 半導体記憶装置
CN100514496C (zh) * 2006-03-06 2009-07-15 晶豪科技股份有限公司 擦除快闪存储器单元的方法及应用此方法的快闪存储器装置
DE102006022985A1 (de) * 2006-05-15 2007-11-22 Micronas Gmbh Schaltungsanordnung mit einer seriellen Testschnittstelle bzw. serielles Testbetriebsverfahren
US8346494B2 (en) * 2008-11-21 2013-01-01 Panasonic Corporation Physical quantity measurement device
JP5281369B2 (ja) * 2008-11-21 2013-09-04 パナソニック株式会社 物理量センサ
JP2011081660A (ja) 2009-10-08 2011-04-21 Seiko Epson Corp 記憶装置、基板、液体容器、システム及び記憶装置の制御方法
JP5556443B2 (ja) * 2010-06-30 2014-07-23 シンフォニアテクノロジー株式会社 モータ制御装置
US9329063B2 (en) * 2011-02-04 2016-05-03 Semiconductor Components Industries, Llc Electronic device with flexible data and power interface
JP2012169746A (ja) 2011-02-10 2012-09-06 Mitsumi Electric Co Ltd 通信システム及びそのデバイス
JP5796536B2 (ja) * 2012-04-18 2015-10-21 株式会社デンソー 電子回路
JP6083269B2 (ja) 2013-03-18 2017-02-22 株式会社ソシオネクスト 電源回路及び半導体装置
JP6070841B2 (ja) * 2013-06-11 2017-02-01 富士電機株式会社 過電流検出回路
WO2016203529A1 (ja) * 2015-06-15 2016-12-22 富士電機株式会社 データ通信システム、データ通信装置およびセンサ装置

Also Published As

Publication number Publication date
CN108292517A (zh) 2018-07-17
US20180269864A1 (en) 2018-09-20
US10284192B2 (en) 2019-05-07
CN108292517B (zh) 2021-09-14
JP6702413B2 (ja) 2020-06-03
WO2017208698A1 (ja) 2017-12-07
JPWO2017208698A1 (ja) 2018-10-04
DE112017000318B4 (de) 2024-01-18

Similar Documents

Publication Publication Date Title
DE112017000318B4 (de) Halbleitervorrichtung
DE112014002911B4 (de) LED-Treiber mit umfassendem Fehlerschutz
DE102010048520B4 (de) Elektronische Steuervorrichtung
DE112011104353B4 (de) Schaltung zur Steuerung eines Schaltreglers
DE112014004667B4 (de) Halbleitersteuerungseinrichtung, Schalteinrichtung, Inverter und Steuerungssystem
DE102006037336B3 (de) Levelshifter für eine Ansteuerschaltung für Leistungshalbleiterbauelemente
DE102018124351B4 (de) Echtzeit-steigungssteuerungsvorrichtung für einen spannungsregler und verfahren zum betreiben dieser vorrichtung
DE102019121685B4 (de) Intelligenter elektronischer schalter
DE102020111743A1 (de) Integrierte Schaltung und Verfahren zum Überwachen eines Schalttransistors und Motorsystem
DE19749602C2 (de) Substratspannungs-Generatorschaltung
DE102013106744B4 (de) Schaltungen zur Spannungsregelung und entsprechendes Verfahren
DE10297335T5 (de) Spannungserfassungsschaltung und dieselbe benutzende Erzeugungsschaltung für interne Spannung
DE102005041262A1 (de) Sensor mit Abgleichfunktion zur Erfassung einer physikalischen Grösse
US9613561B2 (en) Display apparatus and method for controlling display apparatus
DE102004062224B4 (de) Halbleitervorrichtung und Halbleitervorrichtungsmodul
DE69927671T2 (de) Änderungsgeschwindigkeits-steuergerät
DE102019102929B3 (de) Intelligenter Halbleiterschalter
DE112012005680T5 (de) Detektionsvorrichtung für physikalische Größen
DE112005001304T5 (de) Heizgerät-Leistungssteuerschaltung und Einbrennvorrichtung, die selbige verwendet
DE112014007270B4 (de) Pegelverschiebungsschaltung, integrierte Schaltung und Leistungshalbleitermodul
EP2359215B1 (de) FELDGERÄT ZUR BESTIMMUNG UND/ODER ÜBERWACHUNG EINER PHYSIKALISCHEN ODER CHEMISCHEN PROZESSGRÖßE
EP2504713A1 (de) Belastungszustandsbestimmer, lastanordnung, leistungsversorgungsschaltung und verfahren zum bestimmen eines belastungszustandes einer elektrischen leistungsquelle
DE19842459C2 (de) Integrierte Schaltung zur Spannungsumsetzung
DE102004004775A1 (de) Spannungsregelsystem
DE102004055452A1 (de) Ausgangsschaltung

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN PATENTANWA, DE

R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division