CN114168508B - 单线双向通信电路及单线双向通信方法 - Google Patents

单线双向通信电路及单线双向通信方法 Download PDF

Info

Publication number
CN114168508B
CN114168508B CN202010948876.4A CN202010948876A CN114168508B CN 114168508 B CN114168508 B CN 114168508B CN 202010948876 A CN202010948876 A CN 202010948876A CN 114168508 B CN114168508 B CN 114168508B
Authority
CN
China
Prior art keywords
chip
data
address
transmission line
data transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010948876.4A
Other languages
English (en)
Other versions
CN114168508A (zh
Inventor
周小龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fulian Precision Electronics Tianjin Co Ltd
Original Assignee
Fulian Precision Electronics Tianjin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fulian Precision Electronics Tianjin Co Ltd filed Critical Fulian Precision Electronics Tianjin Co Ltd
Priority to CN202010948876.4A priority Critical patent/CN114168508B/zh
Priority to TW109132802A priority patent/TWI766373B/zh
Priority to US17/233,815 priority patent/US11500809B2/en
Publication of CN114168508A publication Critical patent/CN114168508A/zh
Application granted granted Critical
Publication of CN114168508B publication Critical patent/CN114168508B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Static Random-Access Memory (AREA)

Abstract

一种单线双向通信电路包括：两个芯片；单根数据传输线连接在两个芯片之间；每个芯片包括：随机存储器用于存储数据；数据控制模块与所述随机存储器连接，用于从所述随机存储器中获取第一地址中的数据，及将从另一芯片所接收的第二地址中的数据存入所述随机存储器的第二地址中；数据线控制模块与所述数据控制模块及所述数据传输线连接，用于将获取的所述第一地址中的数据通过所述数据传输线发送至所述另一芯片进行写操作；及数据线监控模块与所述数据控制模块及所述数据传输线连接，用于通过所述数据传输线接收所述另一芯片发送的第二地址中的数据进行读操作。本案还提供一种单线双向通信方法，节省输入/输出引脚，及发起具体地址的数据的读写。

Description

单线双向通信电路及单线双向通信方法
技术领域
本发明涉及通信领域，具体涉及一种单线双向通信电路及单线双向通信方法。
背景技术
目前，电路板上的芯片之间为通过低速总线进行通信。所述低速总线可为I2C总线、LPC总线、或者通用串行输入/输出总线(Serial General Purpose Input/Output,SGPIO)等低速总线。但是，目前的通信需要占用每个芯片的多个输入/输出引脚。如此将会导致输入/输出引脚的缺乏。
发明内容
鉴于此，有必要提供一种单线双向通信系统，可节省输入/输出引脚。
本申请的第一方面提供一种单线双向通信电路，所述单线双向通信电路包括：
两个芯片；
单根数据传输线，所述数据传输线连接在两个所述芯片之间；
其中，每个芯片包括：
随机存储器，所述随机存储器用于存储数据；
数据控制模块，所述数据控制模块与所述随机存储器连接，所述数据控制模块用于从所述随机存储器中获取第一地址中的数据，及将从另一芯片所接收的第二地址中的数据存入所述随机存储器的第二地址中；
数据线控制模块，所述数据线控制模块与所述数据控制模块及所述数据传输线连接，所述数据线控制模块用于将获取的所述第一地址中的数据通过所述数据传输线发送至所述另一芯片进行写操作；及
数据线监控模块，所述数据线监控模块与所述数据控制模块及所述数据传输线连接，所述数据线监控模块用于通过所述数据传输线接收所述另一芯片发送的第二地址中的数据进行读操作。
较佳地，所述数据线控制模块还用于通过所述数据传输线发送包括低电位的写指令及所述第一地址至所述另一芯片来对所述另一芯片进行所述写操作，及通过所述数据传输线发送包括低电位的读指令及所述第二地址至所述另一芯片来对所述另一芯片进行所述读操作；
所述数据线监控模块还用于通过所述数据传输线接收所述另一芯片发送的写指令及所述第一地址，及通过所述数据传输线接收所述另一芯片发送的读指令及所述第二地址。
较佳地，每个芯片还包括时钟产生模块，所述时钟产生模块用于在所述芯片上电时，产生时钟频率同步信号；
所述数据线控制模块还用于通过所述数据传输线发送所述时钟频率同步信号至所述另一芯片，并进入空闲状态；
所述数据线监控模块还用于通过所述数据传输线接收所述另一芯片发送的所述时钟频率同步信号，根据所述时钟频率同步信号与所述另一芯片进行时钟频率同步处理，并进入所述空闲状态。
较佳地，所述数据线监控模块还用于在空闲状态时，监测所述数据传输线的电平，并在所述数据传输线的电平由高电平变为低电平的下降沿时与所述另一芯片进行时钟相位同步处理。
较佳地，所述数据线控制模块还用于在通过所述数据传输线发送所述第一地址中的数据后，产生通信终止标志位，并进入所述空闲状态；
所述数据线监控模块还用于在所述数据控制模块将从另一芯片所接收的第二地址中的数据存入所述随机存储器的第二地址中后产生所述通信终止标志位，并进入所述空闲状态。
本申请的第二方面提供一种单线双向通信方法，应用于第一芯片及第二芯片上，所述第一芯片通过单根数据传输线与所述第二芯片连接，所述第一芯片包括第一随机存储器，所述第二芯片包括第二随机存储器，所述单线双向通信方法包括：
若所述第一芯片进行写操作，所述第一芯片从所述第一随机存储器中获取第一地址中的数据，并将获取的所述第一地址中的数据上传至所述数据传输线；
所述第二芯片从所述数据传输线上接收所述第一地址中的数据，并将所述第一地址中的数据存入所述第二随机存储器的第一地址中；
若所述第一芯片进行读操作，所述第二芯片从所述第二随机存储器中获取第二地址中的数据，并将获取的所述第二地址中的数据上传至所述数据传输线；
所述第一芯片从所述数据传输线上接收所述第二地址中的数据，并将所述第二地址中的数据存入所述第一随机存储器的第二地址中。
较佳地，若所述第一芯片进行写操作，在所述第一芯片从所述第一随机存储器中获取第一地址中的数据之前，所述单线双向通信方法还包括：
所述第一芯片将包括低电位的写指令及所述第一地址上传至所述数据传输线；
所述第二芯片从所述数据传输线上接收所述写指令及所述第一地址；
若所述第一芯片进行读操作，在所述第二芯片从所述第二随机存储器中获取第二地址中的数据之前，所述单线双向通信方法还包括：
所述第一芯片将包括低电位的读指令及所述第二地址上传至所述数据传输线；
所述第二芯片从所述数据传输线上接收所述读指令及所述第二地址。
较佳地，在所述第一芯片进行写操作或所述第一芯片进行读操作之前，所述单线双向通信方法还包括：
所述第一芯片还在上电时，产生时钟频率同步信号，并将所述时钟频率同步信号上传至所述数据传输线，并进入空闲状态；
所述第二芯片从所述数据传输线上接收所述时钟频率同步信号，根据所述时钟频率同步信号与所述第一芯片进行时钟频率同步处理，并进入所述空闲状态。
较佳地，所述单线双向通信方法还包括：
所述第二芯片还用于在空闲状态时，监测所述数据传输线的电平，并在所述数据传输线的电平由高电平变为低电平的下降沿时与所述第一芯片进行时钟相位同步处理。
较佳地，在所述将获取的所述第一地址中的数据上传至所述数据传输线之后，所述单线双向通信方法还包括：
所述第一芯片产生通信终止标志位，并进入所述空闲状态；
在将所述第一地址中的数据存入所述第二随机存储器的第一地址中之后，所述单线双向通信方法还包括：
所述第二芯片产生所述通信终止标志位，并进入所述空闲状态；
在所述将获取的所述第二地址中的数据上传至所述数据传输线之后，所述单线双向通信方法还包括：
所述第二芯片产生所述通信终止标志位，并进入所述空闲状态；
在所述将所述第二地址中的数据存入所述第一随机存储器的第二地址中之后，所述单线双向通信方法还包括：
所述第一芯片产生所述通信终止标志位，并进入所述空闲状态。
本案通过所述数据控制模块从所述随机存储器中获取第一地址中的数据，所述数据线控制模块将获取的所述第一地址中的数据通过所述数据传输线发送至所述另一芯片进行写操作，及所述数据线监控模块通过所述数据传输线接收所述另一芯片发送的第二地址中的数据进行读操作，并将从另一芯片所接收的第二地址中的数据存入所述随机存储器的第二地址中，可节省输入/输出引脚，及发起具体地址的数据的读写。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的单线双向通信电路的方框示意图。
图2是图1的单线双向通信电路中的两个芯片之间进行写操作时的时序图。
图3是图1的单线双向通信电路中的两个芯片之间进行读操作时的时序图。
图4是本发明的单线双向通信方法中第一芯片进行写操作时第一芯片执行的步骤的流程图。
图5是本发明的单线双向通信方法中第一芯片进行写操作时第二芯片执行的步骤的流程图。
图6是本发明的单线双向通信方法中第一芯片进行读操作时第一芯片执行的步骤的流程图。
图7是本发明的单线双向通信方法中第一芯片进行读操作时第二芯片执行的步骤的流程图。
如下具体实施方式将结合上述附图进一步说明本发明。
主要元件符号说明
单线双向通信电路 1
芯片 10
数据传输线 20
随机存储器 11
数据控制模块 12
数据线控制模块 13
数据线监控模块 14
时钟产生模块 15
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施例对本发明进行详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
图1是本发明的单线双向通信电路的方框示意图。所述单线双向通信电路1包括两个芯片10及单根数据传输线20。在图1中，两个所述芯片10分别用第一芯片及第二芯片表示。所述数据传输线20连接在两个所述芯片10之间。每个芯片10包括随机存储器11、数据控制模块12、数据线控制模块13及数据线监控模块14。所述随机存储器11用于存储数据。所述数据控制模块12与所述随机存储器11连接。所述数据控制模块12用于从所述随机存储器11中获取第一地址中的数据，及将从另一芯片所接收的第二地址中的数据存入所述随机存储器11的第二地址中。所述数据线控制模块13与所述数据控制模块12及所述数据传输线20连接。所述数据线控制模块13用于将获取的所述第一地址中的数据通过所述数据传输线20发送至所述另一芯片进行写操作。所述数据线监控模块14与所述数据控制模块12及所述数据传输线20连接。所述数据线监控模块14用于通过所述数据传输线20接收所述另一芯片发送的第二地址中的数据进行读操作。所述第一地址与所述第二地址可相同或不相同。
在本实施例中，所述单线双向通信电路1还包括提升电阻R1及提升电源VDD。所述提升电阻R1的一端与所述数据传输线20连接，所述提升电阻R1的另一端与所述提升电源VDD连接。
在本实施例中，所述数据线控制模块13还用于通过所述数据传输线20发送包括低电位的写指令及所述第一地址至所述另一芯片来对所述另一芯片进行所述写操作，及通过所述数据传输线20发送包括低电位的读指令及所述第二地址至所述另一芯片来对所述另一芯片进行所述读操作。所述数据线监控模块14还用于通过所述数据传输线20接收所述另一芯片发送的写指令及所述第一地址，及通过所述数据传输线20接收所述另一芯片发送的读指令及所述第二地址。
在本实施例中，所述数据线控制模块13还与所述数据线监控模块14连接。所述数据线控制模块13还用于在通过所述数据传输线20发送包括低电位的写指令及所述第一地址至所述另一芯片后，等待第一预设时钟周期，并在所述数据线监控模块14通过所述数据传输线20接收所述另一芯片发送的读指令及所述第二地址后，等待第二预设时钟周期。所述第一预设时钟周期及所述第二预设时钟周期可根据需要设置，例如为3个时钟周期。所述第一预设时钟周期与所述第二预设时钟周期可相同或不相同。在所述数据线控制模块13等待期间，所述数据线控制模块13等待所述数据控制模块12从所述随机存储器11中获取数据。
在本实施例中，所述数据线监控模块14还用于在通过所述数据传输线20接收所述另一芯片发送的写指令及所述第一地址后，等待所述第一预设时钟周期，并在所述数据线控制模块13通过所述数据传输线20发送包括低电位的读指令及所述第二地址至所述另一芯片后，等待所述第二预设时钟周期。在所述数据线监控模块14等待期间，所述数据线监控模块14等待所述另一芯片发送数据。
在本实施例中，所述数据线监控模块14还用于在所述数据线控制模块13通过所述数据传输线20发送包括低电位的写指令及所述第一地址至所述另一芯片后，判断是否接收到所述另一芯片的包括地址信息的应答。若接收到所述另一芯片的包括地址信息的应答，所述数据线控制模块13等待所述第一预设时钟周期。若没有接收到所述另一芯片的包括地址信息的应答，所述数据线控制模块13产生通信终止标志位，并进入空闲状态。所述数据线控制模块13还用于在所述数据线监控模块14通过所述数据传输线20接收所述另一芯片发送的写指令及所述第一地址后，在所述数据线监控模块14等待所述第一预设时钟周期之前，发送包括地址信息的应答至所述另一芯片。
在本实施例中，所述数据线监控模块14还用于在所述数据线控制模块13通过所述数据传输线20发送包括低电位的读指令及所述第二地址至所述另一芯片后，判断是否接收到所述另一芯片的包括地址信息的应答。若接收到所述另一芯片的包括地址信息的应答，所述数据线监控模块14等待所述第二预设时钟周期。若没有接收到所述另一芯片的包括地址信息的应答，所述数据线监控模块14产生所述通信终止标志位，并进入所述空闲状态。所述数据线控制模块13还用于在所述数据线监控模块14通过所述数据传输线20接收所述另一芯片发送的读指令及所述第二地址后，在所述数据线控制模块13等待所述第二预设时钟周期之前，发送包括地址信息的应答至所述另一芯片。
在本实施例中，每个芯片10还包括时钟产生模块15。所述时钟产生模块15用于在所述芯片10上电时，产生时钟频率同步信号。所述数据线控制模块13还用于通过所述数据传输线20发送所述时钟频率同步信号至所述另一芯片，并进入空闲状态。所述数据线监控模块14还用于通过所述数据传输线20接收所述另一芯片发送的所述时钟频率同步信号，根据所述时钟频率同步信号与所述另一芯片进行时钟频率同步处理，并进入所述空闲状态。
在本实施例中，所述数据线监控模块14还用于在空闲状态时，监测所述数据传输线20的电平，并在所述数据传输线的电平由高电平变为低电平的下降沿时与所述另一芯片进行时钟相位同步处理。
在本实施例中，所述数据线控制模块13还用于在通过所述数据传输线20发送所述第一地址中的数据后，产生通信终止标志位，并进入所述空闲状态。所述数据线监控模块14还用于在所述数据控制模块12将从另一芯片所接收的第二地址中的数据存入所述随机存储器11的第二地址中后产生所述通信终止标志位，并进入所述空闲状态。
图2是所述单线双向通信电路中的两个芯片之间进行写操作时的时序图。两个所述芯片分别为芯片A及芯片B。图2中的两个所述芯片之间进行写操作为所述芯片A对所述芯片B进行写操作。所述芯片A依序执行的操作为：AC上电、发送低高低的时钟频率同步信号、进入空闲状态、发送低低的写指令及寄存器地址、等待芯片B应答、等待第一预设时钟周期、发送8个比特的数据。所述数据传输线上的状态依序为：高的AC上电、低高低的时钟频率同步信号、高的空闲状态、低低的写指令及寄存器地址数据、低的应答信号、高的第一预设时钟周期的等待及8个比特的数据。所述芯片B依序执行的操作为：接收所述时钟频率同步信号并进行时钟频率同步处理、进入空闲状态、监测所述数据传输线的电平，并在所述数据传输线的电平由高电平变为低电平的下降沿时与所述另一芯片进行时钟相位同步处理、接收写指令及寄存器地址、对芯片A进行应答、等待第一预设时钟周期、接收8个比特的数据。所述写指令为2个时钟周期，所述寄存器地址为8个时钟周期，所述应答为1个时钟周期，等待为所述第一预设个时钟周期，所述8个比特的数据为8个时钟周期。
图3是所述单线双向通信电路中的两个芯片之间进行读操作时的时序图。两个所述芯片分别为芯片A及芯片B。图3中的两个所述芯片之间进行读操作为所述芯片A对所述芯片B进行读操作。所述芯片A依序执行的操作为：AC上电、发送低高低的时钟频率同步信号、进入空闲状态、发送低高的读指令及寄存器地址、等待芯片B应答、等待第二预设时钟周期、发送8个比特的数据。所述数据传输线上的状态依序为：高的AC上电、低高低的时钟频率同步信号、高的空闲状态、低高的读指令及寄存器地址数据、低的应答信号、高的第二预设时钟周期的等待及8个比特的数据。所述芯片B依序执行的操作为：接收所述时钟频率同步信号并进行时钟频率同步处理、进入空闲状态、监测所述数据传输线的电平，并在所述数据传输线的电平由高电平变为低电平的下降沿时与所述另一芯片进行时钟相位同步处理、接收读指令及寄存器地址、对芯片A进行应答、等待第二预设时钟周期、接收8个比特的数据。所述读指令为2个时钟周期，所述寄存器地址为8个时钟周期，所述应答为1个时钟周期，等待为所述第二预设个时钟周期，所述8个比特的数据为8个时钟周期。
图4是本发明的单线双向通信方法中第一芯片进行写操作时第一芯片执行的步骤的流程图。所述单线双向通信方法应用于所述第一芯片及第二芯片上。所述第一芯片通过单根数据传输线与所述第二芯片连接。所述第一芯片包括第一随机存储器。所述单线双向通信方法中所述第一芯片进行写操作时所述第一芯片执行的步骤包括：
S41：所述第一芯片在上电时，产生低高低电位的时钟频率同步信号，并将所述时钟频率同步信号上传至所述数据传输线。
S42：所述第一芯片进入空闲状态。
S43：所述第一芯片将包括低电位的写指令及所述第一地址上传至所述数据传输线。
S44：所述第一芯片判断是否接收到所述第二芯片的包括第一地址的应答。若所述第一芯片接收到所述第二芯片的包括第一地址的应答，所述第一芯片执行步骤S45。若所述第一芯片没有接收到所述第二芯片的包括第一地址的应答，所述第一芯片执行步骤S47。
S45：所述第一芯片等待第一预设时钟周期来从所述第一随机存储器中获取所述第一地址中的数据。
S46：所述第一芯片将获取的所述第一地址中的数据上传至所述数据传输线。
S47：所述第一芯片产生通信终止标志位。然后，执行步骤S42。
图5是本发明的单线双向通信方法中第一芯片进行写操作时第二芯片执行的步骤的流程图。所述单线双向通信方法应用于所述第一芯片及第二芯片上。所述第二芯片通过单根数据传输线与所述第一芯片连接。所述第二芯片包括第二随机存储器。所述单线双向通信方法中所述第一芯片进行写操作时所述第二芯片执行的步骤包括：
S51：所述第二芯片从所述数据传输线上接收低高低电位的时钟频率同步信号，根据所述时钟频率同步信号与所述第一芯片进行时钟频率同步处理。
S52：所述第二芯片进入空闲状态。
S53：所述第二芯片监测所述数据传输线的电平，并在所述数据传输线的电平由高电平变为低电平的下降沿时与所述第一芯片进行时钟相位同步处理。
S54：所述第二芯片从所述数据传输线上接收写指令及第一地址。
S55：所述第二芯片发送包括所述第一地址的应答至所述第一芯片。
S56：所述第二芯片等待第一预设时钟周期来等待所述第一芯片发送数据。
S57：所述第二芯片从所述数据传输线上接收所述第一地址中的数据，并将所述第一地址中的数据存入所述第二随机存储器的第一地址中。
S58：所述第二芯片产生通信终止标志位。然后，执行步骤S52。
图6是本发明的单线双向通信方法中第一芯片进行读操作时第一芯片执行的步骤的流程图。所述单线双向通信方法应用于所述第一芯片及第二芯片上。所述第一芯片通过单根数据传输线与所述第二芯片连接。所述第一芯片包括第一随机存储器。所述单线双向通信方法中所述第一芯片进行读操作时所述第一芯片执行的步骤包括：
S61：所述第一芯片在上电时，产生低高低电位的时钟频率同步信号，并将所述时钟频率同步信号上传至所述数据传输线。
S62：所述第一芯片进入空闲状态。
S63：所述第一芯片将包括低电位的读指令及第二地址上传至所述数据传输线。
S64：所述第一芯片判断是否接收到所述第二芯片的包括第二地址的应答。若所述第一芯片接收到所述第二芯片的包括第二地址的应答，所述第一芯片执行步骤S65。若所述第一芯片没有接收到所述第二芯片的包括第二地址的应答，所述第一芯片执行步骤S67。
S65：所述第一芯片等待第二预设时钟周期来等待所述第二芯片发送数据。
S66：所述第一芯片从所述数据传输线上接收所述第二芯片发送的所述第二地址中的数据，并将所述第二地址中的数据存入所述第一随机存储器的第二地址中。
S67：所述第一芯片产生通信终止标志位。然后，执行步骤S62。
图7是本发明的单线双向通信方法中第一芯片进行读操作时第二芯片执行的步骤的流程图。所述单线双向通信方法应用于所述第一芯片及第二芯片上。所述第二芯片通过单根数据传输线与所述第一芯片连接。所述第二芯片包括第二随机存储器。所述单线双向通信方法中所述第一芯片进行读操作时所述第二芯片执行的步骤包括：
S71：所述第二芯片从所述数据传输线上接收低高低电位的时钟频率同步信号，根据所述时钟频率同步信号与所述第一芯片进行时钟频率同步处理。
S72：所述第二芯片进入空闲状态。
S73：所述第二芯片监测所述数据传输线的电平，并在所述数据传输线的电平由高电平变为低电平的下降沿时与所述第一芯片进行时钟相位同步处理。
S74：所述第二芯片从所述数据传输线上接收读指令及第二地址。
S75：所述第二芯片发送包括所述第二地址的应答至所述第一芯片。
S76：所述第二芯片等待第二预设时钟周期来从所述第二随机存储器中获取所述第二地址中的数据。
S77：所述第二芯片将获取的所述第二地址中的数据上传至所述数据传输线。
S78：所述第二芯片产生通信终止标志位。然后，执行步骤S72。
显然，所述单线双向通信方法还可有其他变形，具体请参照所述单线双向通信电路，在此不进行赘述。
本案通过所述数据控制模块从所述随机存储器中获取第一地址中的数据，所述数据线控制模块将获取的所述第一地址中的数据通过所述数据传输线发送至所述另一芯片进行写操作，及所述数据线监控模块通过所述数据传输线接收所述另一芯片发送的第二地址中的数据进行读操作，并将从另一芯片所接收的第二地址中的数据存入所述随机存储器的第二地址中，可节省输入/输出引脚，及可发起具体地址的数据的读写。
最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神范围。

Claims (8)

1.一种单线双向通信电路，其特征在于，所述单线双向通信电路包括：
两个芯片；
单根数据传输线，所述数据传输线连接在两个所述芯片之间；
其中，每个芯片包括：
随机存储器，所述随机存储器用于存储数据；
数据控制模块，所述数据控制模块与所述随机存储器连接，所述数据控制模块用于从所述随机存储器中获取第一地址中的数据，及将从另一芯片所接收的第二地址中的数据存入所述随机存储器的第二地址中；
数据线控制模块，所述数据线控制模块与所述数据控制模块及所述数据传输线连接，所述数据线控制模块用于将获取的所述第一地址中的数据通过所述数据传输线发送至所述另一芯片进行写操作；及
数据线监控模块，所述数据线监控模块与所述数据控制模块及所述数据传输线连接，所述数据线监控模块用于通过所述数据传输线接收所述另一芯片发送的第二地址中的数据进行读操作；
每个芯片还包括时钟产生模块，所述时钟产生模块用于在所述芯片上电时，产生时钟频率同步信号；
所述数据线控制模块还用于通过所述数据传输线发送所述时钟频率同步信号至所述另一芯片，并进入空闲状态；
所述数据线监控模块还用于通过所述数据传输线接收所述另一芯片发送的所述时钟频率同步信号，根据所述时钟频率同步信号与所述另一芯片进行时钟频率同步处理，并进入所述空闲状态。
2.如权利要求1所述的单线双向通信电路，其特征在于：
所述数据线控制模块还用于通过所述数据传输线发送包括低电位的写指令及所述第一地址至所述另一芯片来对所述另一芯片进行所述写操作，及通过所述数据传输线发送包括低电位的读指令及所述第二地址至所述另一芯片来对所述另一芯片进行所述读操作；
所述数据线监控模块还用于通过所述数据传输线接收所述另一芯片发送的写指令及所述第一地址，及通过所述数据传输线接收所述另一芯片发送的读指令及所述第二地址。
3.如权利要求1所述的单线双向通信电路，其特征在于：
所述数据线监控模块还用于在空闲状态时，监测所述数据传输线的电平，并在所述数据传输线的电平由高电平变为低电平的下降沿时与所述另一芯片进行时钟相位同步处理。
4.如权利要求1所述的单线双向通信电路，其特征在于：
所述数据线控制模块还用于在通过所述数据传输线发送所述第一地址中的数据后，产生通信终止标志位，并进入所述空闲状态；
所述数据线监控模块还用于在所述数据控制模块将从另一芯片所接收的第二地址中的数据存入所述随机存储器的第二地址中后产生所述通信终止标志位，并进入所述空闲状态。
5.一种单线双向通信方法，应用于第一芯片及第二芯片上，所述第一芯片通过单根数据传输线与所述第二芯片连接，所述第一芯片包括第一随机存储器，所述第二芯片包括第二随机存储器，其特征在于，所述单线双向通信方法包括：
若所述第一芯片进行写操作，所述第一芯片从所述第一随机存储器中获取第一地址中的数据，并将获取的所述第一地址中的数据上传至所述数据传输线；
所述第二芯片从所述数据传输线上接收所述第一地址中的数据，并将所述第一地址中的数据存入所述第二随机存储器的第一地址中；
若所述第一芯片进行读操作，所述第二芯片从所述第二随机存储器中获取第二地址中的数据，并将获取的所述第二地址中的数据上传至所述数据传输线；
所述第一芯片从所述数据传输线上接收所述第二地址中的数据，并将所述第二地址中的数据存入所述第一随机存储器的第二地址中；
在所述第一芯片进行写操作或所述第一芯片进行读操作之前，所述单线双向通信方法还包括：
所述第一芯片还在上电时，产生时钟频率同步信号，并将所述时钟频率同步信号上传至所述数据传输线，并进入空闲状态；
所述第二芯片从所述数据传输线上接收所述时钟频率同步信号，根据所述时钟频率同步信号与所述第一芯片进行时钟频率同步处理，并进入所述空闲状态。
6.如权利要求5所述的单线双向通信方法，其特征在于：
若所述第一芯片进行写操作，在所述第一芯片从所述第一随机存储器中获取第一地址中的数据之前，所述单线双向通信方法还包括：
所述第一芯片将包括低电位的写指令及所述第一地址上传至所述数据传输线；
所述第二芯片从所述数据传输线上接收所述写指令及所述第一地址；
若所述第一芯片进行读操作，在所述第二芯片从所述第二随机存储器中获取第二地址中的数据之前，所述单线双向通信方法还包括：
所述第一芯片将包括低电位的读指令及所述第二地址上传至所述数据传输线；
所述第二芯片从所述数据传输线上接收所述读指令及所述第二地址。
7.如权利要求5所述的单线双向通信方法，其特征在于，所述单线双向通信方法还包括：
所述第二芯片还用于在空闲状态时，监测所述数据传输线的电平，并在所述数据传输线的电平由高电平变为低电平的下降沿时与所述第一芯片进行时钟相位同步处理。
8.如权利要求5所述的单线双向通信方法，其特征在于：
在所述将获取的所述第一地址中的数据上传至所述数据传输线之后，所述单线双向通信方法还包括：
所述第一芯片产生通信终止标志位，并进入所述空闲状态；
在将所述第一地址中的数据存入所述第二随机存储器的第一地址中之后，所述单线双向通信方法还包括：
所述第二芯片产生所述通信终止标志位，并进入所述空闲状态；
在所述将获取的所述第二地址中的数据上传至所述数据传输线之后，所述单线双向通信方法还包括：
所述第二芯片产生所述通信终止标志位，并进入所述空闲状态；
在所述将所述第二地址中的数据存入所述第一随机存储器的第二地址中之后，所述单线双向通信方法还包括：
所述第一芯片产生所述通信终止标志位，并进入所述空闲状态。
CN202010948876.4A 2020-09-10 2020-09-10 单线双向通信电路及单线双向通信方法 Active CN114168508B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010948876.4A CN114168508B (zh) 2020-09-10 2020-09-10 单线双向通信电路及单线双向通信方法
TW109132802A TWI766373B (zh) 2020-09-10 2020-09-22 單線雙向通訊電路及單線雙向通訊方法
US17/233,815 US11500809B2 (en) 2020-09-10 2021-04-19 Single-wire two-way communication circuit and single-wire two-way communication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010948876.4A CN114168508B (zh) 2020-09-10 2020-09-10 单线双向通信电路及单线双向通信方法

Publications (2)

Publication Number Publication Date
CN114168508A CN114168508A (zh) 2022-03-11
CN114168508B true CN114168508B (zh) 2023-10-13

Family

ID=80470669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010948876.4A Active CN114168508B (zh) 2020-09-10 2020-09-10 单线双向通信电路及单线双向通信方法

Country Status (3)

Country Link
US (1) US11500809B2 (zh)
CN (1) CN114168508B (zh)
TW (1) TWI766373B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114168508B (zh) * 2020-09-10 2023-10-13 富联精密电子(天津)有限公司 单线双向通信电路及单线双向通信方法
CN115033508B (zh) * 2022-06-21 2023-03-21 珠海昇生微电子有限责任公司 一种芯片内部pad间的单线双向直通通信电路及方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102143056A (zh) * 2009-12-07 2011-08-03 意法半导体(研发)有限公司 封装体
CN103488600A (zh) * 2013-10-08 2014-01-01 江苏物联网研究发展中心 通用从机同步串行接口电路
CN203689511U (zh) * 2013-12-10 2014-07-02 昆明理工大学 一种16位sram与32位sopc之间数据传输的电路结构
KR20160140440A (ko) * 2015-05-29 2016-12-07 캐논 가부시끼가이샤 정보처리장치, 그 제어방법, 및 스토리지
CN107220198A (zh) * 2017-06-22 2017-09-29 深圳天珑无线科技有限公司 通信终端和单线双向通信系统
CN108292517A (zh) * 2016-06-03 2018-07-17 富士电机株式会社 半导体装置
CN108959155A (zh) * 2018-09-29 2018-12-07 上海艾为电子技术股份有限公司 地址扩展电路和i2c通信接口芯片

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050076924A (ko) * 2004-01-26 2005-07-29 삼성전자주식회사 양방향 통신이 가능한 ｉ2ｃ 통신시스템 및 그 방법
KR20060111202A (ko) * 2005-04-22 2006-10-26 삼성전자주식회사 디스플레이장치 및 그 제어방법과, 통신시스템
US9465771B2 (en) * 2009-09-24 2016-10-11 Iii Holdings 2, Llc Server on a chip and node cards comprising one or more of same
FR2963449B1 (fr) * 2010-07-27 2013-01-25 St Microelectronics Rousset Conversion d'un bus bifilaire en bus unifilaire
US8775707B2 (en) * 2010-12-02 2014-07-08 Blackberry Limited Single wire bus system
TWI463329B (zh) * 2012-05-11 2014-12-01 Richtek Technology Corp 單傳輸線傳輸方法
US9710422B2 (en) * 2014-12-15 2017-07-18 Intel Corporation Low cost low overhead serial interface for power management and other ICs
JP6426031B2 (ja) * 2015-03-13 2018-11-21 ルネサスエレクトロニクス株式会社 半導体装置及びその制御方法
US9755821B2 (en) * 2015-04-02 2017-09-05 Samsung Electronics Co., Ltd. Device including single wire interface and data processing system including the same
CN114168508B (zh) * 2020-09-10 2023-10-13 富联精密电子(天津)有限公司 单线双向通信电路及单线双向通信方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102143056A (zh) * 2009-12-07 2011-08-03 意法半导体(研发)有限公司 封装体
CN103488600A (zh) * 2013-10-08 2014-01-01 江苏物联网研究发展中心 通用从机同步串行接口电路
CN203689511U (zh) * 2013-12-10 2014-07-02 昆明理工大学 一种16位sram与32位sopc之间数据传输的电路结构
KR20160140440A (ko) * 2015-05-29 2016-12-07 캐논 가부시끼가이샤 정보처리장치, 그 제어방법, 및 스토리지
CN108292517A (zh) * 2016-06-03 2018-07-17 富士电机株式会社 半导体装置
CN107220198A (zh) * 2017-06-22 2017-09-29 深圳天珑无线科技有限公司 通信终端和单线双向通信系统
CN108959155A (zh) * 2018-09-29 2018-12-07 上海艾为电子技术股份有限公司 地址扩展电路和i2c通信接口芯片

Also Published As

Publication number Publication date
US11500809B2 (en) 2022-11-15
TWI766373B (zh) 2022-06-01
US20220075753A1 (en) 2022-03-10
CN114168508A (zh) 2022-03-11
TW202211653A (zh) 2022-03-16

Similar Documents

Publication Publication Date Title
CN114168508B (zh) 单线双向通信电路及单线双向通信方法
KR100743491B1 (ko) 범용 인터페이스 장치 및 방법
EP1213657A2 (en) Dual interface serial bus
JPH1153169A (ja) 低電力で相互接続の簡単なマイクロプロセッサ及びメモリー・インターフェース
CN106959935B (zh) 一种兼容i2c通信与ipmb通信的方法
CN109359073B (zh) 一种基于spi总线的设备间通信方法及装置
US20200073836A1 (en) Slave-to-slave direct communication
CN111552658B (zh) 一种通信方法、通信控制装置及i2c总线系统
CN106201973B (zh) 一种单线串行通信接口的方法与系统
CN111510363A (zh) 基于modbus协议的从站转换装置及其控制方法
CN115686153A (zh) 一种内存模组及一种电子设备
JPS6239580B2 (zh)
US20150163046A1 (en) Clock for serial communication device
CN114996196B (zh) I2c通信驱动电路、微显示芯片和电子设备
CN216352286U (zh) 一种i2c总线的检测装置
JP4431768B2 (ja) 携帯型電子装置、読み出し方法及び書き込み方法
US6708277B1 (en) Method and system for parallel bus stepping using dynamic signal grouping
CN220043496U (zh) 一种PMC规格的CameraLink图像采集卡
KR100295683B1 (ko) 인터아이씨의 제너럴콜 어크날리지장치및 방법
KR0143684B1 (ko) I2c 프로토콜 지원용 인터페이스
CN114253894A (zh) 一种基于i2c协议的全双工通信方法、装置及电子设备
CN111752884A (zh) 一种m2芯片与i2c设备之间的通讯方法
US20050134594A1 (en) System and method for controlling display of mobile terminal
CN118277300A (zh) 一种设备通信状态的确定方法及计算设备
JP3292308B2 (ja) ウェイト調停回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No. 36, North Street, West District, economic and Technological Development Zone, Binhai New Area, Tianjin

Applicant after: Fulian precision electronics (Tianjin) Co.,Ltd.

Address before: No. 36, North Street, West District, economic and Technological Development Zone, Binhai New Area, Tianjin

Applicant before: HONGFUJIN PRECISION ELECTRONICS (TIANJIN) Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant