DE112012002736T5 - In situ gebaute kontaktstift-rasterfelder für kernlose substrate und verfahren zu deren herstellung - Google Patents

In situ gebaute kontaktstift-rasterfelder für kernlose substrate und verfahren zu deren herstellung Download PDF

Info

Publication number
DE112012002736T5
DE112012002736T5 DE112012002736.1T DE112012002736T DE112012002736T5 DE 112012002736 T5 DE112012002736 T5 DE 112012002736T5 DE 112012002736 T DE112012002736 T DE 112012002736T DE 112012002736 T5 DE112012002736 T5 DE 112012002736T5
Authority
DE
Germany
Prior art keywords
pga
pin
subsequent
chip
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112012002736.1T
Other languages
English (en)
Other versions
DE112012002736B4 (de
Inventor
Mihir K. Roy
Mathew J. Manusharow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112012002736T5 publication Critical patent/DE112012002736T5/de
Application granted granted Critical
Publication of DE112012002736B4 publication Critical patent/DE112012002736B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06517Bump or bump-like direct electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/1058Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0769Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Ein kernloses Kontaktstift-Rasterfeld(PGA)-Substrat enthält PGA-Kontaktstifte, die mit dem PGA-Substrat ohne Verwendung von Lötmitteln integriert sind. Ein Prozess zur Herstellung des kernlosen PGA-Substrats integriert die PGA-Kontaktstifte durch Bilden einer Aufbauschicht auf den PGA-Kontaktstiften, so dass Durchkontaktierungen einen direkten Kontakt mit den Kontaktstiftköpfen der PGA-Kontaktstifte herstellen.

Description

  • TECHNISCHES GEBIET
  • Offenbarte Ausführungsformen beziehen sich auf Kontaktstift-Rasterfeldsubstrate.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Es folgt eine genauere Beschreibung verschiedener Ausführungsformen, die kurz oben beschrieben sind, unter Bezugnahme auf die beiliegenden Zeichnungen, um die Art, in der Ausführungsformen erhalten werden, zu verstehen. Diese Zeichnungen zeigen Ausführungsformen, die nicht unbedingt maßstabgetreu gezeichnet sind und den Umfang nicht einschränken sollen. Einige Ausführungsformen werden mit zusätzlicher Spezifität und im Detail anhand der beiliegenden Zeichnungen beschrieben und erklärt, von welchen:
  • 1 eine Querschnittsansicht eines Kontaktstift-Rasterfeldsubstrats mit integrierten Kontaktstiften gemäß einer beispielhaften Ausführungsform ist;
  • 1a eine Querschnittsansicht des in 1 dargestellten kernlosen Kontaktstift-Rasterfeldsubstrats während der Bearbeitung gemäß einer beispielhaften Ausführungsform ist;
  • 1b eine Querschnittsansicht des in 1a dargestellten kernlosen Kontaktstift-Rasterfeldsubstrats während der Bearbeitung gemäß einer beispielhaften Ausführungsform ist;
  • 1c eine Querschnittsansicht des in 1b dargestellten kernlosen Kontaktstift-Rasterfeldsubstrats während der Bearbeitung gemäß einer beispielhaften Ausführungsform ist;
  • 1d eine Querschnittsansicht des in 1c dargestellten kernlosen Kontaktstift-Rasterfeldsubstrats während der Bearbeitung gemäß einer beispielhaften Ausführungsform ist;
  • 2 eine Querschnittsansicht eines Multi-Chip-Gehäuses ist, das ein kernloses Kontaktstift-Rasterfeldsubstrat mit integrierten Kontaktstiften gemäß einer beispielhaften Ausführungsform enthält;
  • 3 eine Querschnittsansicht eines Stapel-Chip-Gehäuses ist, das ein kernloses Kontaktstift-Rasterfeldsubstrat mit integrierten Kontaktstiften gemäß einer beispielhaften Ausführungsform enthält;
  • 4 eine Querschnittsansicht eines Gehäuse-auf-Gehäuses ist, das ein kernloses Kontaktstift-Rasterfeldsubstrat mit integrierten Kontaktstiften gemäß einer beispielhaften Ausführungsform enthält;
  • 5 ein Prozess- und Verfahrensflussdiagramm gemäß einer beispielhaften Ausführungsform ist; und
  • 6 eine schematische Darstellung eines Computersystems gemäß einer Ausführungsform ist.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Es sind Prozesse offenbart, in welchen kernlose Kontaktstift-Rasterfeldsubstrate zusammengebaut und an mikroelektronische Vorrichtungen als Chip-Gehäuse gekoppelt werden.
  • Es wird nun auf die Zeichnungen Bezug genommen, wobei gleiche Strukturen mit gleichen Suffix-Bezugszeichen versehen sein können. Zur deutlicheren Präsentation der Strukturen verschiedener Ausführungsformen sind die hierin enthaltenen Zeichnungen schematische Darstellungen integrierter Schaltungsstrukturen. Somit kann das tatsächliche Aussehen der hergestellten Chip-Substrate, alleine oder in Chip-Gehäusen, zum Beispiel in einer Fotomikrografie, anders erscheinen, während es noch immer die beanspruchten Strukturen der gezeigten Ausführungsformen enthält. Ferner können die Zeichnungen nur die Strukturen zeigen, die für ein Verständnis der gezeigten Ausführungsformen nützlich sind. Zusätzliche Strukturen, die nach dem Stand der Technik bekannt sind, könnten nicht enthalten sein, um die Deutlichkeit der Zeichnungen zu bewahren.
  • 1 ist eine Querschnittsansicht eines kernlosen Kontaktstift-Rasterfeld(PGA)-Substrats 110 mit integrierten Kontaktstiften als ein Chip-Gehäuse 100 gemäß einer beispielhaften Ausführungsform. Es ist klar, dass ”integrierte Kontaktstifte” bedeutet, dass die PGA-Kontaktstifte in situ mit dem kernlosen PGA-Substrat 110 gebildet sind.
  • Ein kernloses PGA-Substrat 110 ist mit mehreren Kontaktstiften 112 dargestellt. Die Kontaktstifte 112 enthalten Kontaktstiftköpfe 114. Die Kontaktstifte 112 und Kontaktstiftköpfe 114 sind als eine Einheit Teil des PGA-Substrats 110, so dass das PGA-Substrat 110 als eine integrierte Struktur hergestellt wurde, die die Kontaktstifte 112 enthält. Anders gesagt, es wird kein Lötmittel zum Koppeln der Kontaktstifte 112 an das kernlose PGA-Substrat 110 verwendet. Während der Herstellung des kernlosen PGA-Substrats 110 werden die Kontaktstifte 112 als integrierter Teil desselben gefertigt. Die Kontaktstiftköpfe 114 sind auch die Kontaktstellen 114 des PGA, obwohl sie mit den Kontaktstiften 112 integriert sind.
  • Wie dargestellt, sind die Kontaktstifte 112 einschließlich der Kontaktstiftköpfe 114 an dem kernlosen PGA-Substrat 110 durch Signaldurchkontaktierungen 116 wie auch Leistungs-Masse-Durchkontaktierungen 118 befestigt. Die Signaldurchkontaktierungen 116 stehen in direktem Kontakt mit den Kontaktstiftköpfen 114. Ebenso sind auch die Leistungs-Masse-Durchkontaktierungen 118 in direktem Kontakt mit den Kontaktstiftköpfen 114. ”Direkter Kontakt” bedeutet in dieser Offenbarung, dass die Kontaktstifte 116 keine elektrische Zwischenstruktur wie Lötmittel zwischen den Durchkontaktierungen 116 und 118 und den Kontaktstiftköpfen 114 haben.
  • In einer Ausführungsform sind die Leistungs-Masse-Durchkontaktierungen 118 mehrfach für einen bestimmten Kontaktstiftkopf 114 gestaltet, wie jeweils zwei für einen bestimmten Kontaktstiftkopf. Dies steht im Gegensatz zu Signaldurchkontaktierungen 116, die als eine einzige Durchkontaktierung für einen bestimmten Kontaktstiftkopf gestaltet sind. Mit anderen Worten, die Anzahl von Signaldurchkontaktierungen für einen bestimmten Kontaktstiftkopf ist geringer als die Anzahl von Leistungs-Masse-Durchkontaktierungen für einen bestimmten Kontaktstiftkopf. Wie in einer Ausführungsform dargestellt, ist die Signaldurchkontaktierung 116 eine einzige Durchkontaktierung für einen bestimmten Kontaktstift und die Leistungs-Masse-Durchkontaktierung 118 für einen bestimmten Kontaktstift ist in einer höheren Anzahl vorhanden als die Signaldurchkontaktierungen. In einer Ausführungsform zum Beispiel ist die Signaldurchkontaktierung 116 eine einzige Durchkontaktierung für einen bestimmten Kontaktstift und die Leistungs-Masse-Durchkontaktierung 118 für einen bestimmten Kontaktstift ist um eins mehr als die Anzahl von Signaldurchkontaktierungen. Anders ausgedrückt, in einer Ausführungsform ist die Anzahl von Leistungs-Masse-Durchkontaktierungen pro Kontaktstiftkopf das Doppelte der Anzahl von Signaldurchkontaktierungen pro Kontaktstiftkopf.
  • Eine erste Zwischenschicht 120 umschließt die Signal- und Leistungs-/Masse-Durchkontaktierungen 116 bzw. 118 und integriert auch die Kontaktstiftköpfe 114 darin an einer Kontaktstiftseite des kernlosen PGA-Substrats 110. Die Kontaktstiftseite wird auch als die Anschlussseite bezeichnet, da die PGA an ein Basissubstrat wie eine Hauptplatine angeschlossen ist. Das kernlose PGA-Substrat 110 wird ferner an den Kontaktstiften 112 und Kontaktstiftköpfen 114 mit mehreren Leiterbahnen gefertigt, von welchen eine mit dem Bezugszeichen 122 bezeichnet ist. Die Leiterbahn 122 kann als eine Leiterbahn 122 der ersten Ebene bezeichnet werden, da sie mit der ersten Zwischenschicht 120 in Kontakt steht. Eine zweite Zwischenschicht 124 ist anliegend an die erste Zwischenschicht 120 hergestellt. Ein weiterer Aufbau des PGA-Substrats 110 wird fortgesetzt, bis eine nachfolgende Zwischenschicht 126 und eine Lötmittelmaske 128 einen Teil seiner Chipseite bilden. Eine nachfolgende Leiterbahn 130 steht mit der nachfolgenden Zwischenschicht 126 in Kontakt. In einer Ausführungsform liegt die Anzahl von Schichten von der ersten Zwischenschicht 120 zur nachfolgenden Zwischenschicht 126 in einem Bereich von 2 bis 15. In einer Ausführungsform liegt die Anzahl von Schichten von der ersten Zwischenschicht 120 zur nachfolgenden Zwischenschicht 126 in einem Bereich von 3 bis 9. Für die Ausführungsformen des kernlosen PGA-Substrats sind mehrere Qualitäten und Quantitäten offenbart. In einer Ausführungsform hat jeder Kontaktstift 112 des PGA 108 eine Kontaktstiftlänge 132 wie auch eine Kontaktstiftkopfbreite 134. Jeweils zwei benachbarte Kontaktstifte 112 sind an einem Mittelpunkt 136 beabstandet.
  • Das PGA-Substrat 110 und das PGA 108 sind als ein Chip-Gehäuse 100 gestaltet, das eine mikroelektronische Vorrichtung 138 wie einen Prozessor, der von Intel Corporation, Santa Clara, Kalifornien, hergestellt ist, trägt. Die mikroelektronische Vorrichtung 138 kann als Flip-Chip 138 gestaltet sein und an das kernlose PGA-Substrat 110 durch mehrere elektrische erhöhte Kontaktierungsflecken gekoppelt sein, von welchen einer mit dem Bezugszeichen 140 angegeben ist.
  • In einer Ausführungsform hat das PGA-Substrat 110 eine Dicke im Bereich von 0,200 Mikrometern (μm) bis 0,8 μm. In einer Ausführungsform hat das PGA-Substrat 110 eine Dicke von 0,7 μm. Es können andere Dicken verwendet werden.
  • ”Kontaktstift-Zugfestigkeit” ist als die Zugkraft definiert, die auf einen Kontaktstift 112 ausgeübt wird, bis er versagt, was bedeutet, dass er vom kernlosen Substrat 110 abgerissen wird. In einer Ausführungsform liegt die Kontaktstift-Zugfestigkeit in einem Bereich von 3 kg bis 10 kg. In einer Ausführungsform ist die Kontaktstift-Zugfestigkeit 5 kg. In einer Ausführungsform ist für ein Beispiel einer 2-Durchkontaktierung mit einem Durchmesser der Durchkontaktierung von 60 μm die Kontaktstift-Zugfestigkeit größer als 5 kg, wie 10 kg.
  • Gemäß den offenbarten Ausführungsformen ist der Kontaktstiftabstand 136 gegenüber der herkömmlichen Technologie verringert. In einer Ausführungsform liegt der Kontaktstiftabstand 136 in einem Bereich von 350 μm (Mittelpunkt-zu-Mittelpunkt) bis 800 μm. In einer Ausführungsform liegt der Kontaktstiftabstand 136 in einem Bereich von 400 μm bis 550 μm. In einer Ausführungsform liegt der Kontaktstiftabstand 136 in einem Bereich von 450 μm bis 500 μm.
  • Gemäß offenbarten Ausführungsformen ist die Kontaktstiftlänge 132 gegenüber der herkömmlichen Technologie verringert. In einer Ausführungsform liegt die Kontaktstiftlänge 132 in einem Bereich von 0,6 mm bis 1,4 mm. In einer Ausführungsform liegt die Kontaktstiftlänge 132 in einem Bereich von 0,8 mm bis 1,2 mm. In einer Ausführungsform ist die Kontaktstiftlänge 132 1 mm. In einer Ausführungsform liegt das Kontaktstift-Aspektverhältnis von Länge 132 dividiert durch Breite 133 in einem Bereich von 5:1 bis 20:1.
  • In einer Ausführungsform wird das kernlose PGA-Substrat 110 als ein Chip-Gehäuse 100 an einem mobilen System wie einem Laptop oder Netbook Computer angebracht. Es ist ein Basissubstrat 190 dargestellt, in das die Kontaktstifte 112 eingesetzt werden können. In einer Ausführungsform ist das Basissubstrat 190 eine Platine, die Teil eines Blade-Servers ist. In einer Ausführungsform ist das Basissubstrat 190 eine Platine, die Teil eines Mikroservers ist. In einer Ausführungsform ist das Basissubstrat 190 eine Platine wie eine Hauptplatine für einen mobilen Computer wie ein Tablet.
  • 1a ist eine Querschnittsansicht des in 1 dargestellten kernlosen Kontaktstift-Rasterfeldsubstrats 110 während der Bearbeitung gemäß einer beispielhaften Ausführungsform. Eine Vorläuferstruktur 101 wird mit einer PGA-Kontaktstiftform 142 gestaltet. Die PGA-Kontaktstiftform 142 kann zu Herstellungszwecken gegen eine gleiche PGA-Kontaktstiftform 142' gelegt werden. Die PGA-Kontaktstiftform 142 und die gleiche PGA-Kontaktstiftform 142' können durch eine Trennschicht 144 befestigt werden, die in der späteren Bearbeitung zum Trennen einzelner kernloser PGA-Substrate verwendet wird. Eine weitere Bearbeitung bezieht sich auf das kernlose PGA-Substrat, das unter Verwendung der PGA-Kontaktstiftform 142 hergestellt wird, aber eine Bearbeitung für die gleiche PGA-Kontaktstiftform 142' kann daraus geschlossen werden.
  • In einer Ausführungsform wird die PGA-Kontaktstiftform 142 durch ein elektroloses Verfahren bearbeitet, um eine Saatschicht 146 an diese zu heften. Die PGA-Kontaktstiftform 142 enthält mehrere Kontaktstiftvertiefungen, von welchen eine mit Bezugszeichen 148 angegeben ist. Die Saatschicht 146 überzieht die PGA-Kontaktstiftform 142 in die Vertiefungen 148. Die mehreren Vertiefungen 148 sind für eine Anpassung an ein nützliches Design beabstandet, wie in jeder Ausführungsform, die für die in 1 und anderswo in dieser Offenbarung dargestellte Struktur beschrieben ist. In einer beispielhaften Ausführungsform wird ein Kontaktstiftabstand 134 von 500 μm durch die gewählte PGA-Kontaktstiftform 142 errichtet.
  • 1b ist eine Querschnittsansicht des in 1a dargestellten kernlosen Kontaktstift-Rasterfeldsubstrats während der Bearbeitung gemäß einer beispielhaften Ausführungsform. Die Vorläuferstruktur 102 enthält die PGA-Kontaktstiftform 142, die durch Elektroplattieren eines Kontaktstift-Rasterfeld-Vorläuferfilms 150 unter Verwendung der Saatschicht 146 als Kathode bearbeitet wurde. In einer Ausführungsform ist die Saatschicht 146 Kupfer elektrischer Güte und der PGA-Vorläuferfilm 150 ist auch Kupfer elektrischer Güte.
  • 1c ist eine Querschnittsansicht in 1b dargestellten des kernlosen Kontaktstift-Rasterfeldsubstrats während der Bearbeitung gemäß einer beispielhaften Ausführungsform. Die Vorläuferstruktur 103 enthält das PGA-Substrat 142, das zur Bildung einzelner beabstandeter Kontaktstifte 112 durch Ätzen eines Musters in den PGA-Vorläuferfilm 150 bearbeitet wurde. Das Bearbeiten bildet auch Kontaktstiftköpfe 114 als Teil der Kontaktstifte 112.
  • 1d ist eine Querschnittsansicht des in 1c dargestellten kernlosen Kontaktstift-Rasterfeldsubstrats während der Bearbeitung gemäß einer beispielhaften Ausführungsform. Zwei gegenüberliegende PGA-Substrate 104 wurden durch eine Reihe von Aufbauschichten gebildet, einschließlich des PGA-Substrats 110, das während einer Zwischenbearbeitung in 1d gezeigt ist. Wie dargestellt, wurden die Kontaktstifte 112 mit einer ersten Zwischenschicht 120 überzogen, in der die Signal- und Leistungs-/Masse-Durchkontaktierungen 116 bzw. 118 gebildet wurden. In der ersten Zwischenschicht 120 sind auch die Kontaktstiftköpfe 114 integriert. Das PGA-Substrat 110 wird ferner an den Kontaktstiften 112 und Kontaktstiftköpfen 114 mit mehreren Leiterbahnen der ersten Ebene gefertigt, von welchen eine mit Bezugszeichen 122 angegeben ist. Eine zweite Zwischenschicht 124 wird anliegend an die erste Zwischenschicht 120 hergestellt. Ein weiterer Aufbau des PGA-Substrats 100 wird bis zu einer nachfolgenden Zwischenschicht 126 (1) und einer Lötmittelmaske 128 fortgesetzt.
  • In einer Ausführungsform hat jeder Kontaktstift 112 des PGA 108 eine Kontaktstiftlänge 132 wie auch eine Kontaktstiftkopfbreite 133. Zwei benachbarte Kontaktstifte sind an einem Mittelpunkt 136 beabstandet. Das PGA-Substrat 100 und das PGA 108 sind als Chip-Gehäuse gestaltet, das eine mikroelektronische Vorrichtung 138 trägt. Die mikroelektronische Vorrichtung 138 kann als Flip-Chip 138 gestaltet und an das kernlose PGA-Substrat 110 durch mehrere elektrische erhöhte Kontaktierungsflecken gekoppelt sein, von welchen einer mit dem Bezugszeichen 140 angegeben ist.
  • 2 ist eine Querschnittsansicht eines Multi-Chip-Gehäuses 200, das ein kernloses Kontaktstift-Rasterfeldsubstrat 210 mit integrierten Kontaktstiften gemäß einer beispielhaften Ausführungsform enthält. Ein kernloses PGA-Substrat 210 ist mit mehreren Kontaktstiften 212 dargestellt. Die Kontaktstifte 212 enthalten Kontaktstiftköpfe 214. Die Kontaktstifte 212 und Kontaktstiftköpfe 214 sind als eine Einheit Teil des PGA-Substrats 210, so dass das PGA-Substrat 210 als eine integrierte Struktur hergestellt wird, die die Kontaktstifte 212 enthält. Anders ausgedrückt, es wird kein Lötmittel zum Koppeln der Kontaktstifte 212 an das kernlose PGA-Substrat 210 verwendet. Während der Herstellung des kernlosen PGA-Substrats 210 werden die Kontaktstifte 212 als integrierter Teil desselben gefertigt. Wie dargestellt, werden die Kontaktstifte 112 einschließlich der Kontaktstiftköpfe 114 an dem kernlosen PGA-Substrat 210 durch Signaldurchkontaktierungen 216 wie auch Leistungs-Masse-Durchkontaktierungen 218 ähnlich den Offenbarungen für das Chip-Gehäuse 110 befestigt, das in 1A dargestellt ist. Eine erste Zwischenschicht 220 umschließt die Signal- und Leistungs-/Masse-Durchkontaktierungen 216 bzw. 218 und integriert auch die Kontaktstiftköpfe 214 darin an einer Kontaktstiftseite des kernlosen PGA-Substrats 210. Das kernlose PGA-Substrat 210 ist ferner an den Kontaktstiften 212 und Kontaktstiftköpfen 214 mit mehreren Leiterbahnen gefertigt, von welchen eine mit dem Bezugszeichen 222 angegeben ist. Die Leiterbahn 222 kann als eine Leiterbahn 222 der ersten Ebene bezeichnet werden, da sie mit der ersten Zwischenschicht 220 in Kontakt steht. Eine zweite Zwischenschicht 224 ist anliegend an die erste Zwischenschicht 220 hergestellt. Ein weiterer Aufbau des PGA-Substrats 210 wird fortgesetzt, bis eine nachfolgende Zwischenschicht 226 und eine Lötmittelmaske 228 einen Teil seiner Chipseite bilden. Eine nachfolgende Leiterbahn 230 steht mit der nachfolgenden Zwischenschicht 226 in Kontakt.
  • Das PGA-Substrat 210 und das PGA 208 sind als Multi-Chip-Gehäuse 200 gestaltet, das die mikroelektronische Vorrichtung 238 wie einen Prozessor, hergestellt von Intel Corporation, Santa Clara, Kalifornien, wie auch eine nachfolgende mikroelektronische Vorrichtung 248 trägt. In einer Ausführungsform ist die mikroelektronische Vorrichtung 238 ein Flip-Chip 238 und an das kernlose PGA-Substrat 210 durch mehrere elektrische erhöhte Kontaktierungsflecken gekoppelt, von welchen einer mit dem Bezugszeichen 240 angegeben ist, und die nachfolgende mikroelektronische Vorrichtung 248 ist ein Drahtbond-Chip 250, der an die aktive Fläche montiert ist, die von. der Chipseite des kernlosen PGA-Substrats 210 weg weist. In einer Ausführungsform ist die Vorrichtung 238 ein Prozessor und die Vorrichtung 248 ist eine Funkfrequenzvorrichtung. In einer Ausführungsform sind beide Chips Flip-Chips, die wie die mikroelektronische Vorrichtung 238 montiert sind.
  • Es ist nun klar, dass die Qualitäten eines kernlosen Substrats, die für das in 1 dargestellt kernlose Substrat 110 dargestellt und beschrieben sind, bei dem Multi-Chip-Gehäuse des kernlosen PGA-Substrats 210 angewendet werden. Es ist nun klar, dass das kernlose PGA-Substrat 210 an ein Basissubstrat angeschlossen sein kann, wie an die Ausführungsformen des Basissubstrats 190, die in 1 dargestellt und beschrieben sind.
  • 3 ist eine Querschnittsansicht eines Stapel-Chip-Gehäuses 300, das ein kernloses Kontaktstift-Rasterfeldsubstrat 310 mit integrierten Kontaktstiften gemäß einer beispielhaften Ausführungsform enthält. Ein kernloses PGA-Substrat 310 ist mit mehreren Kontaktstiften 312 dargestellt. Die Kontaktstifte 312 enthalten Kontaktstiftköpfe 314. Die Kontaktstifte 312 und Kontaktstiftköpfe 314 sind als eine Einheit Teil des PGA-Substrats 310, so dass das PGA-Substrat 310 als integrierte Struktur hergestellt wurde, die die Kontaktstifte 312 enthält. Anders ausgedrückt, es wird kein Lötmittel zum Koppeln der Kontaktstifte 312 an das kernlose PGA-Substrat 310 verwendet. Während der Herstellung des kernlosen PGA-Substrats 310 werden die Kontaktstifte 312 als integrierter Teil desselben gefertigt. Wie dargestellt, sind die Kontaktstifte 312 einschließlich der Kontaktstiftköpfe 314 an dem kernlosen PGA-Substrat 310 durch Signaldurchkontaktierungen 316 wie auch Leistungs-Masse-Durchkontaktierungen 318 befestigt, ähnlich den Offenbarungen für das Chip-Gehäuse 310, das in 1 dargestellt ist, und das Multi-Chip-Gehäuse 200, das das kernlose PGA-Substrat 210 enthält, das in 2 dargestellt ist. Eine erste Zwischenschicht 320 umschließt die Signal- und Leistungs-/Masse-Durchkontaktierungen 316 bzw. 318 und integriert auch die Kontaktstiftköpfe 314 darin an einer Kontaktstiftseite des kernlosen PGA-Substrats 310. Das kernlose PGA-Substrat 310 ist ferner an den Kontaktstiften 312 und Kontaktstiftköpfen 314 mit mehreren Leiterbahnen gefertigt, von welchen eine mit Bezugszeichen 322 angegeben ist. Die Leiterbahn 322 kann als eine Leiterbahn 322 der ersten Ebene bezeichnet werden, da sie mit der ersten Zwischenschicht 320 in Kontakt steht. Eine zweite Zwischenschicht 324 ist anliegend an die erste Zwischenschicht 320 hergestellt. Ein weiterer Aufbau des PGA-Substrats 310 wird fortgesetzt, bis eine nachfolgende Zwischenschicht 326 und eine Lötmittelmaske 328 einen Teil seiner Chipseite bilden. Eine nachfolgende Leiterbahn 330 steht mit der nachfolgenden Zwischenschicht 326 in Kontakt.
  • Das PGA-Substrat 310 und das PGA 308 sind als Stapel-Chip-Gehäuse 300 gestaltet, das die mikroelektronische Vorrichtung 338 wie einen Prozessor, hergestellt von Intel Corporation, Santa Clara, Kalifornien, wie auch eine gestapelte nachfolgende mikroelektronische Vorrichtung 348 trägt. In einer Ausführungsform ist die mikroelektronische Vorrichtung 338 ein Flip-Chip 338 mit Silizium-Durchkontaktierung 352 und an das kernlose PGA-Substrat 310 durch mehrere elektrische erhöhte Kontaktierungsflecken gekoppelt, von welchen einer mit Bezugszeichen 340 angegeben ist, und die nachfolgende mikroelektronische Vorrichtung 354 ist ein Flip-Chip 354, der mit der aktiven Oberfläche von der Chipseite des kernlosen PGA-Substrats 310 weg weisend montiert und an die TSVs 352 gekoppelt ist. In einer Ausführungsform ist die Vorrichtung 338 ein Prozessor und die Vorrichtung 348 ist eine Speichervorrichtung wie ein Festplattenlaufwerk. Es ist nun klar, dass Qualitäten des kernlosen Substrats, die für die kernlosen Substrate 110 und 210, die in 1 und 2 dargestellt sind, dargestellt und beschrieben sind, bei dem kernlosen PGA-Substrat 310 des Stapel-Chip-Gehäuses und umgekehrt angewendet werden können. Es ist nun klar, dass das kernlose PGA-Substrat 310 an ein Basissubstrat wie die Ausführungsformen des Basissubstrats 190, die in 1 dargestellt und beschrieben sind, angeschlossen sein kann.
  • 4 ist eine Querschnittsansicht eines Gehäuse-auf-Gehäuses 400, das ein kernloses Kontaktstift-Rasterfeldsubstrat 410 mit integrierten Kontaktstiften 412 gemäß einer beispielhaften Ausführungsform enthält. Ein kernloses PGA-Substrat 410 ist mit mehreren Kontaktstiften 412 dargestellt. Die Kontaktstifte 412 enthalten Kontaktstiftköpfe 414. Die Kontaktstifte 412 und Kontaktstiftköpfe 414 sind als Einheit Teil des PGA-Substrats 410, so dass das PGA-Substrat 410 als integrierte Struktur hergestellt wurde, die die Kontaktstifte 412 enthält. Anders ausgedrückt, es wird kein Lötmittel zum Koppeln der Kontaktstifte 412 an das kernlose PGA-Substrat 410 verwendet. Während der Herstellung des kernlosen PGA-Substrats 410 werden die Kontaktstifte 412 als integrierter Teil desselben gefertigt. Wie dargestellt, werden die Kontaktstifte 412 einschließlich der Kontaktstiftköpfe 414 an dem kernlosen PGA-Substrat 410 durch Signaldurchkontaktierungen 416 wie auch Leistungs-Masse-Durchkontaktierungen 418 montiert, ähnlich den Offenbarungen für das Chip-Gehäuse 110, das in 1 dargestellt ist, das Multi-Chip-Gehäuse 200, das das kernlose PGA-Substrat 210 enthält, das in 2 dargestellt ist, und das Stapel-Chip-Gehäuse 300 mit kernlosem PGA-Substrat, das in 3 dargestellt ist. Eine erste Zwischenschicht 420 umschließt die Signal- und Leistungs-/Masse-Durchkontaktierungen 416 bzw. 418 und integriert auch die Kontaktstiftköpfe 414 darin an einer Kontaktstiftseite des kernlosen PGA-Substrats 410. Das kernlose PGA-Substrat 410 ist ferner an den Kontaktstiften 412 und Kontaktstiftköpfen 414 mit mehreren Leiterbahnen gefertigt, von welchen eine mit Bezugszeichen 422 angegeben ist. Die Leiterbahn 422 kann als eine Leiterbahn 422 der ersten Ebene bezeichnet werden, da sie mit der ersten Zwischenschicht 420 in Kontakt steht. Eine zweite Zwischenschicht 424 ist anliegend an die erste Zwischenschicht 420 hergestellt. Ein weiterer Aufbau des PGA-Substrats 410 wird fortgesetzt, bis eine nachfolgende Zwischenschicht 426 und eine Lötmittelmaske 428 einen Teil seiner Chipseite bilden. Eine nachfolgende Leiterbahn 430 steht mit der nachfolgenden Zwischenschicht 426 in Kontakt.
  • Das PGA-Substrat 410 und das PGA 408 sind als Chip-Gehäuse-auf-Chip-Gehäuse (POP) 400 gestaltet, das die mikroelektronische Vorrichtung 438, wie einen Prozessor, hergestellt von Intel Corporation, Santa Clara, Kalifornien, wie auch eine nachfolgende mikroelektronische POP-Vorrichtung 448 trägt. In einer Ausführungsform ist die mikroelektronische Vorrichtung 438 an das kernlose PGA-Substrat 410 durch mehrere elektrische erhöhte Kontaktierungsflecken gekoppelt, von welchen einer mit Bezugszeichen 440 angegeben ist, und die nachfolgende mikroelektronische POP-Vorrichtung 454 ist ein Flip-Chip 454, der mit der aktiven Oberfläche zu einem POP-Substrat 460 weisend montiert ist, das auf der Chipseite des kernlosen PGA-Substrats 410 mit elektrischen erhöhten POP-Kontaktierungsflecken 462 montiert ist. In einer Ausführungsform ist die Vorrichtung 438 ein Prozessor und die Vorrichtung 448 ist eine Speichervorrichtung wie ein Festplattenlaufwerk. Es ist nun klar, dass Qualitäten des kernlosen Substrats, die für die kernlosen Substrate 110, 201 und 310, die in 1, 2 und 3 dargestellt sind, dargestellt und beschrieben sind, bei dem kernlosen POP-PGA-Substrat 410 angewendet werden können und umgekehrt. Es ist nun klar, dass das kernlose PGA-Substrat 410 an ein Basissubstrat wie die Ausführungsformen des Basissubstrats 190, die in 1 dargestellt und beschrieben sind, angeschlossen sein kann.
  • 5 ist ein Prozess- und Verfahrensflussdiagramm 500 gemäß einer beispielhaften Ausführungsform.
  • Bei 510 enthält ein Prozess das Bilden einer Saatschicht auf einer PGA-Kontaktstiftform. In einer nicht einschränkenden, beispielhaften Ausführungsform wird die Kupfersaatschicht 146 durch elektroloses Plattieren auf der Kontaktstiftform 142 gebildet.
  • Bei 520 enthält der Prozess das Bilden eines PGA-Vorläuferfilms auf der Saatschicht. In einer nicht einschränkenden, beispielhaften Ausführungsform ist die Saatschicht 146 Kupfer elektrischer Güte und wird als Kathode zur Bildung des Kontaktstift-Rastervorläufers 150 ebenso aus Kupfer elektrischer Güte verwendet.
  • Bei 530 enthält der Prozess das Strukturieren des Kontaktstift-Rastervorläufers zur Bildung einzelner beabstandeter Kontaktstifte. In einer nicht einschränkenden, beispielhaften Ausführungsform werden die Kontaktstifte 112 durch Ätzen des Kontaktstift-Rastervorläufers gemäß einem Muster gebildet.
  • Bei 540 enthält der Prozess das Bilden eines kernlosen Kontaktstift-Rasterfeldsubstrats, das die beabstandeten Kontaktstifte als integrierten Teil enthält. Mit anderen Worten, es wird kein Lötmittel zum Bonden der Kontaktstifte an die Durchkontaktierungen im kernlosen PGA-Substrat verwendet. In einer nicht einschränkenden, beispielhaften Ausführungsform umschließt die erste Zwischenschicht 120 die Signal- und Leistungs-/Masse-Durchkontaktierungen 116 bzw. 118 und integriert auch die Kontaktstiftköpfe 114 darin an einer Kontaktstiftseite des kernlosen Kontaktstift-Rasterfeldsubstrats 110. Eine weitere Bearbeitung gemäß dieser beispielhaften Ausführungsform enthält das Bilden mehrerer Zwischenschichten von Leiterbahnen und Dielektrika bis zur Bildung der nachfolgenden Zwischenschicht 126 und Lötmittelmaske 128 an der Chipseite des kernlosen Kontaktstift-Rasterfeldsubstrats 110. In einer Ausführungsform beginnt der Prozess bei 510 und endet bei 540.
  • Bei 550 wird in einer Ausführungsform des Verfahrens eine mikroelektronische Vorrichtung an dem kernlosen Kontaktstift-Rasterfeldsubstrat angebracht. In einer nicht einschränkenden, beispielhaften Ausführungsform ist der Prozessor 138 ein Flip-Chip, der an dem kernlosen Kontaktstift-Rasterfeldsubstrat 110 angebracht ist. In einer nicht einschränkenden, beispielhaften Ausführungsform ist der Prozessor 238 ein Flip-Chip, der an dem Multi-Chip kernlosen Kontaktstift-Rasterfeldsubstrat 210 angebracht ist, und die Vorrichtung 248 ist an das kernlose Kontaktstift-Rasterfeldsubstrat 210 des Multi-Chips drahtgebondet. In einer nicht einschränkenden, beispielhaften Ausführungsform ist der Prozessor 338 mit Silizium-Durchkontaktierung ein Flip-Chip, der an dem kernlosen Kontaktstift-Rasterfeldsubstrat 310 angebracht ist, und die Vorrichtung 354 ist ein Flip-Chip, der an den Prozessor 338 durch Koppeln an eine Silizium-Durchkontaktierung 352 gebondet ist. In einer nicht einschränkenden, beispielhaften Ausführungsform ist die nachfolgende Vorrichtung 448 eine POP, die an dem kernlosen Kontaktstift-Rasterfeldsubstrat 410 angebracht ist. In einer Ausführungsform beginnt der Prozess bei 510 und endet bei 550. In einer Ausführungsform beginnt das Verfahren bei 540 und endet bei 550.
  • Bei 560 wird in einer Ausführungsform des Verfahrens das kernlose PGA-Substrat an einem Computersystem wie einer Ausführungsform eines Computersystems angebracht, die mit Bezugnahme auf 6 dargestellt ist.
  • 6 ist eine schematische Darstellung eines Computersystems gemäß einer Ausführungsform. Das Computersystem 600 (auch als das elektronische System 600 bezeichnet), wie dargestellt, kann ein kernloses Kontaktstift-Rasterfeldsubstrat gemäß einer der mehreren offenbarten Ausführungsformen und deren Äquivalente, wie in dieser Offenbarung angeführt, verkörpern. Eine Einrichtung, die ein kernloses Kontaktstift-Rasterfeldsubstrat enthält, das an einem Computersystem angebracht ist. Das Computersystem 600 kann eine mobile Vorrichtung wie ein Netbook-Computer sein. Das Computersystem 600 kann ein Tischcomputer sein. Das Computersystem 600 kann in ein Kraftfahrzeug integriert sein. Das Computersystem 600 kann in ein Fernsehgerät integriert sein. Das Computersystem 600 kann in einen DVD-Player integriert sein. Das Computersystem 600 kann in einen digitalen Camcorder integriert sein.
  • In einer Ausführungsform ist das elektronische System 600 ein Computersystem, das einen Systembus 620 enthält, um die verschiedenen Komponenten des elektronischen Systems 600 elektrisch zu koppeln. Der Systembus 620 ist ein einzelner Bus oder eine Kombination von Bussen gemäß verschiedenen Ausführungsformen. Das elektronische System 600 enthält eine Spannungsquelle 630, die der integrierten Schaltung 610 Energie liefert. In einigen Ausführungsformen liefert die Spannungsquelle 630 Strom durch den Systembus 620 zur integrierten Schaltung 610.
  • Die integrierte Schaltung 610 ist elektrisch an den Systembus 620 gekoppelt und enthält jede Schaltung oder Kombination von Schaltungen gemäß einer Ausführungsform. In einer Ausführungsform enthält die integrierte Schaltung 610 einen Prozessor 612, der jede Art von Einrichtung sein kann, die eine Ausführungsform eines kernlosen Kontaktstift-Rasterfeldsubstrats enthält. Wie hierin verwendet, kann der Prozessor 612 jede Art von Schaltung bedeuten, wie, ohne aber darauf beschränkt zu sein, einen Mikroprozessor, eine Mikrosteuerung, einen Graphikprozessor, einen Digitalsignalprozessor oder einen anderen Prozessor. In einer Ausführungsform werden SRAM-Ausführungsformen in Speicher-Caches des Prozessors gefunden. Andere Arten von Schaltungen, die in der integrierten Schaltung 610 enthalten sind, sind eine benutzerdefinierte Schaltung oder eine anwendungsspezifische integrierte Schaltung (ASIC), wie eine Kommunikationsschaltung 614 zur Verwendung in drahtlosen Vorrichtungen wie Mobiltelefonen, Smart-Phones, Pagern, tragbaren Computer, Funksprechgeräten und ähnlichen elektronischen Systemen. In einer Ausführungsform enthält der Prozessor 610 einen integrierten Speicher 616 wie einen statischen Direktzugriffsspeicher (SRAM). In einer Ausführungsform, enthält der Prozessor 610 einen eingebetteten integrierten Speicher 616 wie einen eingebetteten dynamischen Direktzugriffsspeicher (eDRAM).
  • In einer Ausführungsform ist die integrierte Schaltung 610 mit einer nachfolgenden integrierten Schaltung 611 wie einem Graphikprozessor oder einer integrierten Funkfrequenzschaltung oder beiden ergänzt, wie in dieser Offenbarung angeführt. In einer Ausführungsform enthält die duale integrierte Schaltung 610 einen eingebetteten integrierten Speicher 617 wie eDRAM. Die duale integrierte Schaltung 611 enthält einen dualen RFIC-Prozessor 613 und eine duale Kommunikationsschaltung 615 und einen dualen integrierten Speicher 617 wie SRAM. In einer Ausführungsform ist die duale Kommunikationsschaltung 615 insbesondere zur HF-Bearbeitung gestaltet.
  • In einer Ausführungsform ist mindestens eine passive Vorrichtung 680 an die nachfolgende integrierte Schaltung 611 gekoppelt, so dass die integrierte Schaltung 611 und die mindestens eine passive Vorrichtung Teil einer Einrichtungsausführungsform sind, die ein kernloses Kontaktstift-Rasterfeldsubstrat enthält, das die integrierte Schaltung 610 und die integrierte Schaltung 611 enthält.
  • In einer Ausführungsform enthält das elektronische System 600 ein Antennenelement 682 wie eine Ausführungsform des kernlosen Kontaktstift-Rasterfeldsubstrats, die in dieser Offenbarung angeführt ist. Durch Verwendung des Antennenelements 682 kann eine ferne Vorrichtung 684 wie ein Fernsehgerät durch eine drahtlose Verbindung mittels einer Einrichtungsausführungsform fernbedient werden. Zum Beispiel sendet eine Anwendung an einem Smart Phone, die durch eine drahtlose Verbindung arbeitet, Anweisungen an ein Fernsehgerät, das bis zu etwa 30 Meter entfernt ist, zum Beispiel durch die Bluetooth®-Technologie.
  • In einer Ausführungsform enthält das elektronische System 600 auch einen externen Speicher 640, der seinerseits ein oder mehr Speicherelement(e) enthalten kann, das bzw. die für die besondere Anwendung geeignet ist bzw. sind, wie einen Hauptspeicher 642 in der Form eines RAM, eine oder mehrere Festplatten 644 und/oder ein oder mehrere Laufwerke, die entfernbare Medien 646 bedienen, wie Disketten, Compact Disks (CDs), digitale variable Discs (DVDs), Flash-Speicherlaufwerke und andere entfernbare Medien, die nach dem Stand der Technik bekannt sind. In einer Ausführungsform, ist der externe Speicher 640 als ein TSV-Chip gestapelt, der an einem kernlosen Kontaktstift-Rasterfeldsubstrat gemäß einer der offenbarten Ausführungsformen angebracht wurde. In einer Ausführungsform ist der externe Speicher 640 ein eingebetteter Speicher 648 einer solchen Einrichtung, die einen TSV-Chip enthält, der zu einem kernlosen Kontaktstift-Rasterfeldsubstrat gemäß einer der offenbarten Ausführungsform passt.
  • In einer Ausführungsform enthält das elektronische System 600 auch eine Anzeigevorrichtung 650 und einen Audioausgang 660. In einer Ausführungsform enthält das elektronische System 600 eine Eingabevorrichtung wie eine Steuerung 670, die eine Tastatur, eine Maus, ein Berührungsfeld, ein Nummernfeld, ein Trackball, eine Spielkonsole, ein Mikrofon, eine Spracherkennungsvorrichtung oder jede andere Eingabevorrichtung sein kann, die Informationen in das elektronische System 600 eingibt. In einer Ausführungsform enthält eine Eingabevorrichtung 670 eine Kamera. In einer Ausführungsform enthält eine Eingabevorrichtung 670 ein digitales Tonaufnahmegerät. In einer Ausführungsform enthält eine Eingabevorrichtung 670 eine Kamera und ein digitales Tonaufnahmegerät.
  • Ein Basissubstrat 690 kann Teil des Rechnersystems 600 sein. In einer Ausführungsform ist das Basissubstrat 690 eine Hauptplatine, die eine Einrichtung trägt, die ein kernloses Kontaktstift-Rasterfeldsubstrat enthält. In einer Ausführungsform ist das Basissubstrat 690 Teil eines Blade-Servers, der eine Einrichtung unterstützt, die ein kernloses Kontaktstift-Rasterfeldsubstrat enthält. In einer Ausführungsform ist das Basissubstrat 690 Teil eines Mikroservers, der eine Einrichtung unterstützt, die ein kernloses Kontaktstift-Rasterfeldsubstrat enthält. In einer Ausführungsform ist das Basissubstrat 690 Teil einer Tablet-Hauptplatine, die eine Einrichtung unterstützt, die ein kernloses Kontaktstift-Rasterfeldsubstrat enthält. Es ist klar, dass eine sekundäre kostengünstige Packung wie ein kernloses KontaktstiftRasterfeldsubstrat Teil des Computersystems 600 wie auch einer Hauptplatine sein kann, an der die sekundäre kostengünstige Packung angebracht sein kann. In einer Ausführungsform ist das Basissubstrat 690 eine Platine, die eine Einrichtung unterstützt, die ein kernloses Kontaktstift-Rasterfeldsubstrat enthält. In einer Ausführungsform enthält das Basissubstrat 690 mindestens eine der Funktionalitäten, die innerhalb der gestrichelten Linie 690 liegen, und ist ein Substrat wie die User-Shell (Benutzerschnittstelle) eines drahtlosen Kommunikators.
  • Wie hierin dargestellt, kann die integrierte Schaltung 610 in einer Reihe verschiedener Ausführungsformen implementiert werden, wie als eine Einrichtung, die ein kernloses Kontaktstift-Rasterfeldsubstrat gemäß einer der mehreren offenbarten Ausführungsformen und deren Äquivalente enthält, ein elektronisches System, ein Computersystems, ein oder mehrere Fertigungsverfahren einer integrierten Schaltung und ein oder mehrere Fertigungs- und Montageverfahren einer Einrichtung, die ein kernloses Kontaktstift-Rasterfeldsubstrat enthält, gemäß einer der mehreren offenbarten Ausführungsformen, wie hierin in den verschiedenen Ausführungsformen angeführt ist, und ihre nach dem Stand der Technik anerkannten Äquivalente. Die Elemente, Materialien, Geometrien, Abmessungen und Abfolge von Operationen können alle verändert werden, um bestimmten I/O-Kopplungsanforderungen zu entsprechen, die Ausführungsformen eines kernlosen Kontaktstift-Rasterfeldsubstrats und deren Äquivalente enthalten.
  • Obwohl sich Chip auf einen Prozessorchip beziehen kann, kann ein HF-Chip, ein RFIC-Chip, IPD-Chip oder ein Speicherchip in demselben Satz erwähnt werden, aber diese sollten nicht als äquivalente Strukturen verstanden werden. Jede Bezugnahme in dieser Offenbarung auf ”eine (1) Ausführungsform” oder ”eine Ausführungsform” bedeutet, dass ein besonderes Merkmal, eine Struktur, oder eine Eigenschaft, die in Verbindung mit der Ausführungsform beschrieben ist, in mindestens einer Ausführungsform der vorliegenden Erfindung enthalten ist. Das Auftreten der Phrasen ”in einer (1) Ausführungsform” oder ”in einer Ausführungsform” an verschiedenen Stellen in dieser Offenbarung bezieht sich nicht unbedingt immer auf dieselbe Ausführungsform. Ferner können die besonderen Merkmale, Strukturen oder Eigenschaften in geeigneter Weise zu einer oder mehreren Ausführungsformen kombiniert werden.
  • Begriffe Wie ”obere” und ”untere” ”über” und ”unter” können als Bezugnahme auf die dargestellten X-Z-Koordinaten verstanden werden und Begriffe wie ”neben” können als Bezugnahme auf X-Y-Koordinaten oder auf Nicht-Z-Koordinaten verstanden werden.
  • Die Zusammenfassung ist angeführt, um 37 C.F.R. § 1.72(b) zu entsprechen, wo eine Zusammenfassung gefordert wird, die dem Leser ermöglicht, die Art und das Wesentliche der technischen Offenbarung rasch zu erfassen. Sie wird in dem Wissen orlegt, dass sie nicht zur Interpretation oder Begrenzung des Umfangs oder der Bedeutung der Ansprüche verwendet wird.
  • In der vorangehenden ausführlichen Beschreibung sind verschiedene Merkmale in einer einzigen Ausführungsform zusammengefasst, um die Offenbarung zu straffen. Dieses Verfahren der Offenbarung soll nicht so verstanden werden, dass es die Absicht wiedergibt, dass die beanspruchten Ausführungsformen der Erfindung mehr Merkmale als ausdrücklich in jedem Anspruch angegeben, erfordern. Wie die folgenden Ansprüche zeigen, liegt der erfindungsgemäße Gegenstand vielmehr in weniger als allen Merkmalen einer einzigen offenbarten Ausführungsform. Somit werden die folgenden Ansprüche hiermit in die ausführliche Beschreibung aufgenommen, wobei jeder Anspruch als eine eigene bevorzugte Ausführungsform für sich steht.
  • Für einen Fachmann ist offensichtlich, dass verschiedene andere Änderungen in Einzelheiten, Material und Anordnungen der Teile und Verfahrensstufen, die beschrieben und dargestellt sind, um die Art dieser Erfindung zu erklären, vorgenommen werden können, ohne von den Prinzipien und vom Umfang der Erfindung abzuweichen, wie in den anschließenden Ansprüchen angegeben.

Claims (29)

  1. Kernloses Kontaktstift-Rasterfeldsubstrat, umfassend: eine Chipseite und eine Anschlussseite; einen Kontaktstift-Rasterfeld(PGA)-Signalkontaktstift, der integriert mit der Anschlussseite angeordnet ist, wobei der PGA-Signalkontaktstift in direktem Kontakt mit einer ersten Durchkontaktierung ist, die in einer ersten Zwischenschicht angeordnet ist, und auch in direktem Kontakt mit einer ersten Leiterbahn, die mit der ersten Zwischenschicht in Kontakt ist; einen PGA-Leistungs-Masse-Kontaktstift, der integriert mit der Anschlussseite angeordnet ist, wobei der PGA-Leistungs-Masse-Kontaktstift in direktem Kontakt mit einer ersten Durchkontaktierung ist, die in der ersten Zwischenschicht angeordnet ist, und auch in direktem Kontakt mit einer ersten Leiterbahn, die mit der ersten Zwischenschicht in Kontakt ist; eine nachfolgende Zwischenschicht, die neben der Chipseite angeordnet ist, wobei elektrische Verbindungen von dem PGA-Signalkontaktstift und dem PGA-Leistungs-Masse-Kontaktstift durch die nachfolgende Zwischenschicht gekoppelt sind; eine nachfolgende Leiterbahn in Kontakt mit der nachfolgenden Zwischenschicht; mehrere dazwischen liegende Zwischenschichten, die zwischen der ersten Zwischenschicht und der nachfolgenden Zwischenschicht angeordnet sind; und mehrere Signal-Zwischendurchkontaktierungen, die den PGA-Signalkontaktstift elektrisch an die Chipseite koppeln; und mehrere Leistungs-Masse-Zwischendurchkontaktierungen, die den PGA-Leistungs-Masse-Kontaktstift elektrisch an die Chipseite koppeln.
  2. Kernloses Kontaktstift-Rasterfeldsubstrat nach Anspruch 1, wobei zwischen der ersten Zwischenschicht und der nachfolgenden Zwischenschicht eine bis 50 Zwischenschichten angeordnet sind.
  3. Kernloses Kontaktstift-Rasterfeldsubstrat nach Anspruch 1, wobei der PGA-Signalkontaktstift eine Kontaktstift-Zugfestigkeit in einem Bereich von 3 kg bis 10 kg hat.
  4. Kernloses Kontaktstift-Rasterfeldsubstrat nach Anspruch 1, wobei der PGA-Signalkontaktstift eine Kontaktstift-Zugfestigkeit von 5 kg hat.
  5. Kernloses Kontaktstift-Rasterfeldsubstrat nach Anspruch 1, wobei der PGA-Signalkontaktstift ein erster PGA-Signalkontaktstift ist, ferner enthaltend einen benachbarten PGA-Signalkontaktstift, und wobei der erste PGA-Signalkontaktstift und der benachbarte PGA-Signalkontaktstift mit einem Kontaktstiftabstand in einem Bereich von 350 μm (Mittelpunkt-zu-Mittelpunkt) bis 800 μm eingestellt sind.
  6. Kernloses Kontaktstift-Rasterfeldsubstrat nach Anspruch 1, wobei der PGA-Signalkontaktstift ein erster PGA-Signalkontaktstift ist, des Weiteren enthaltend einen benachbarten PGA-Signalkontaktstift, und wobei der erste PGA-Signalkontaktstift und der benachbarte PGA-Signalkontaktstift mit einem Kontaktstiftabstand in einem Bereich von 450 μm bis 500 μm eingestellt sind.
  7. Kernloses Kontaktstift-Rasterfeldsubstrat nach Anspruch 1, wobei der PGA-Signalkontaktstift eine Kontaktstiftlänge in einem Bereich von 0,6 mm bis 1,4 mm hat.
  8. Kernloses Kontaktstift-Rasterfeldsubstrat nach Anspruch 1, wobei der PGA-Signalkontaktstift eine Kontaktstiftlänge von 1 mm hat.
  9. Kernloses Kontaktstift-Rasterfeldsubstrat nach Anspruch 1, wobei das kernlose Kontaktstift-Rasterfeldsubstrat eine Dicke in einem Bereich von 0,200 μm bis 0,8 μm hat.
  10. Kernloses Kontaktstift-Rasterfeldsubstrat nach Anspruch 1, wobei das kernlose Kontaktstift-Rasterfeldsubstrat eine Dicke in einem Bereich von 0,400 μm bis 0,7 μm hat.
  11. Kernloses Kontaktstift-Rasterfeldsubstrat nach Anspruch 1, wobei zwischen der ersten Zwischenschicht und der nachfolgende Zwischenschicht eine bis 50 Zwischenschichten angeordnet sind, wobei der PGA-Signalkontaktstift eine Kontaktstift-Zugfestigkeit in einem Bereich von 3 kg bis 10 kg hat, wobei der PGA-Signalkontaktstift ein erster PGA-Signalkontaktstift ist, des Weiteren enthaltend einen benachbarten PGA-Signalkontaktstift, und wobei der erste PGA-Signalkontaktstift und der benachbarte PGA-Signalkontaktstift mit einem Kontaktstiftabstand in einem Bereich von 350 μm (Mittelpunkt-zu-Mittelpunkt) bis 800 μm eingestellt sind, wobei der PGA-Signalkontaktstift ein erster PGA-Signalkontaktstift ist, des Weiteren enthaltend einen benachbarten PGA-Signalkontaktstift, und wobei der erste PGA-Signalkontaktstift und der benachbarte PGA-Signalkontaktstift mit einem Kontaktstiftabstand in einem Bereich von 450 μm bis 500 μm eingestellt sind, wobei der PGA-Signalkontaktstift eine Kontaktstiftlänge in einem Bereich von 0,6 mm bis 1,4 mm hat und wobei das kernlose Kontaktstift-Rasterfeldsubstrat eine Dicke in einem Bereich von 0,400 μm bis 0,8 μm hat.
  12. Chip-Gehäuse, umfassend: eine mikroelektronische Vorrichtung, die an einer Chipseite eines kernlosen Kontaktstift-Rasterfeld(PGA)-Substrats angeordnet ist, wobei das kernlose PGA-Substrat enthält: die Chipseite und eine Anschlussseite; einen PGA-Signalkontaktstift, der integriert mit der Anschlussseite angeordnet ist, wobei der PGA-Signalkontaktstift in direktem Kontakt mit einer ersten Durchkontaktierung ist, die in einer ersten Zwischenschicht angeordnet ist, und auch in direktem Kontakt mit einer ersten Leiterbahn, die mit der ersten Zwischenschicht in Kontakt ist; einen PGA-Leistungs-Masse-Kontaktstift, der integriert mit der Anschlussseite angeordnet ist, wobei der PGA-Leistungs-Masse-Kontaktstift in direktem Kontakt mit einer ersten Durchkontaktierung ist, die in der ersten Zwischenschicht angeordnet ist, und auch in direktem Kontakt mit einer ersten Leiterbahn, die mit der ersten Zwischenschicht in Kontakt ist; eine nachfolgende Zwischenschicht, die neben der Chipseite angeordnet ist, wobei elektrische Verbindungen von dem PGA-Signalkontaktstift und dem PGA-Leistungs-Masse-Kontaktstift durch die nachfolgende Zwischenschicht gekoppelt sind; eine nachfolgende Leiterbahn in Kontakt mit der nachfolgenden Zwischenschicht; mehrere dazwischen liegende Zwischenschichten, die zwischen der ersten Zwischenschicht und der nachfolgenden Zwischenschicht angeordnet sind; mehrere Signal-Zwischendurchkontaktierungen, die den PGA-Signalkontaktstift elektrisch an die Chipseite koppeln; und mehrere Leistungs-Masse-Zwischendurchkontaktierungen, die den PGA-Leistungs-Masse-Kontaktstift elektrisch an den Chip koppeln.
  13. Chip-Gehäuse nach Anspruch 12, wobei die mikroelektronische Vorrichtung als Flip-Chip an die Chipseite montiert ist.
  14. Chip-Gehäuse nach Anspruch 12, wobei die mikroelektronische Vorrichtung als Flip-Chip an die Chipseite montiert ist, wobei das kernlose PGA-Substrat enthält: die Chipseite und eine Anschlussseite; einen PGA-Signalkontaktstift, der integriert mit der Anschlussseite angeordnet ist, wobei der PGA-Signalkontaktstift in direktem Kontakt mit einer ersten Durchkontaktierung ist, die in einer ersten Zwischenschicht angeordnet ist, und auch in direktem Kontakt mit einer ersten Leiterbahn, die mit der ersten Zwischenschicht in Kontakt ist; einen PGA-Leistungs-Masse-Kontaktstift, der integriert mit der Anschlussseite angeordnet ist, wobei der PGA-Leistungs-Masse-Kontaktstift in direktem Kontakt mit einer ersten Durchkontaktierung ist, die in der ersten Zwischenschicht angeordnet ist, und auch in direktem Kontakt mit einer ersten Leiterbahn, die mit der ersten Zwischenschicht in Kontakt ist; eine nachfolgende Zwischenschicht, die neben der Chipseite angeordnet ist, wobei elektrische Verbindungen von dem PGA-Signalkontaktstift und dem PGA-Leistungs-Masse-Kontaktstift durch die nachfolgende Zwischenschicht gekoppelt sind; eine nachfolgende Leiterbahn in Kontakt mit der nachfolgenden Zwischenschicht; mehrere dazwischen liegende Zwischenschichten, die zwischen der ersten Zwischenschicht und der nachfolgenden Zwischenschicht angeordnet sind; mehrere Signal-Zwischendurchkontaktierungen, die den PGA-Signalkontaktstift elektrisch an die Chipseite koppeln; und mehrere Leistungs-Masse-Zwischendurchkontaktierungen, die den PGA-Leistungs-Masse-Kontaktstift elektrisch an den Chip koppeln.
  15. Chip-Gehäuse nach Anspruch 12, wobei die mikroelektronische Vorrichtung eine erste mikroelektronische Vorrichtung ist und wobei die erste mikroelektronische Vorrichtung als Flip-Chip an die Chipseite montiert ist, wobei das Chip-Gehäuse des Weiteren eine nachfolgende mikroelektronische Vorrichtung enthält, die an der Chipseite und neben der ersten mikroelektronischen Vorrichtung angeordnet ist.
  16. Chip-Gehäuse nach Anspruch 12, wobei die mikroelektronische Vorrichtung eine erste mikroelektronische Vorrichtung ist und wobei die erste mikroelektronische Vorrichtung als Flip-Chip an die Chipseite montiert ist, wobei das Chip-Gehäuse des Weiteren eine nachfolgende mikroelektronische Vorrichtung enthält, die an der Chipseite und neben der ersten mikroelektronischen Vorrichtung angeordnet ist, wobei das kernlose PGA-Substrat enthält: die Chipseite und eine Anschlussseite; einen PGA-Signalkontaktstift, der integriert mit der Anschlussseite angeordnet ist, wobei der PGA-Signalkontaktstift in direktem Kontakt mit einer ersten Durchkontaktierung ist, die in einer ersten Zwischenschicht angeordnet ist, und auch in direktem Kontakt mit einer ersten Leiterbahn, die mit der ersten Zwischenschicht in Kontakt ist; einen PGA-Leistungs-Masse-Kontaktstift, der integriert mit der Anschlussseite angeordnet ist, wobei der PGA-Leistungs-Masse-Kontaktstift in direktem Kontakt mit einer ersten Durchkontaktierung ist, die in der ersten Zwischenschicht angeordnet ist, und auch in direktem Kontakt mit einer ersten Leiterbahn, die mit der ersten Zwischenschicht in Kontakt ist; eine nachfolgende Zwischenschicht, die neben der Chipseite angeordnet ist, wobei elektrische Verbindungen von dem PGA-Signalkontaktstift und dem PGA-Leistungs-Masse-Kontaktstift durch die nachfolgende Zwischenschicht gekoppelt sind; eine nachfolgende Leiterbahn in Kontakt mit der nachfolgenden Zwischenschicht; mehrere dazwischen liegende Zwischenschichten, die zwischen der ersten Zwischenschicht und der nachfolgenden Zwischenschicht angeordnet sind; mehrere Signal-Zwischendurchkontaktierungen, die den PGA-Signalkontaktstift elektrisch an die Chipseite koppeln; und mehrere, Leistungs-Masse-Zwischendurchkontaktierungen, die den PGA-Leistungs-Masse-Kontaktstift elektrisch an den Chip koppeln.
  17. Chip-Gehäuse nach Anspruch 12, wobei die mikroelektronische Vorrichtung eine erste mikroelektronische Vorrichtung ist und wobei die erste mikroelektronische Vorrichtung als Flip-Chip an die Chipseite montiert ist, wobei das Chip-Gehäuse des Weiteren eine nachfolgende mikroelektronische Vorrichtung enthält, die auf die erste mikroelektronische Vorrichtung gestapelt ist.
  18. Chip-Gehäuse nach Anspruch 12, wobei die mikroelektronische Vorrichtung eine erste mikroelektronische Vorrichtung ist und wobei die erste mikroelektronische Vorrichtung als Flip-Chip an die Chipseite montiert ist, wobei das Chip-Gehäuse des Weiteren eine nachfolgende mikroelektronische Vorrichtung enthält, die auf die erste mikroelektronische Vorrichtung gestapelt ist, wobei das kernlose PGA-Substrat enthält: die Chipseite und eine Anschlussseite; einen PGA-Signalkontaktstift, der integriert mit der Anschlussseite angeordnet ist, wobei der PGA-Signalkontaktstift in direktem Kontakt mit einer ersten Durchkontaktierung ist, die in einer ersten Zwischenschicht angeordnet ist, und auch in direktem Kontakt mit einer ersten Leiterbahn, die mit der ersten Zwischenschicht in Kontakt ist; einen PGA-Leistungs-Masse-Kontaktstift, der integriert mit der Anschlussseite angeordnet ist, wobei der PGA-Leistungs-Masse-Kontaktstift in direktem Kontakt mit einer ersten Durchkontaktierung ist, die in der ersten Zwischenschicht angeordnet ist, und auch in direktem Kontakt mit einer ersten Leiterbahn, die mit der ersten Zwischenschicht in Kontakt ist; eine nachfolgende Zwischenschicht, die neben der Chipseite angeordnet ist, wobei elektrische Verbindungen von dem PGA-Signalkontaktstift und dem PGA-Leistungs-Masse-Kontaktstift durch die nachfolgende Zwischenschicht gekoppelt sind; eine nachfolgende Leiterbahn in Kontakt mit der nachfolgenden Zwischenschicht; mehrere dazwischen liegende Zwischenschichten, die zwischen der ersten Zwischenschicht und der nachfolgenden Zwischenschicht angeordnet sind; mehrere Signal-Zwischendurchkontaktierungen, die den PGA-Signalkontaktstift elektrisch an die Chipseite koppeln; und mehrere Leistungs-Masse-Zwischendurchkontaktierungen, die den PGA-Leistungs-Masse-Kontaktstift elektrisch an den Chip koppeln.
  19. Chip-Gehäuse nach Anspruch 12, wobei die mikroelektronische Vorrichtung eine erste mikroelektronische Vorrichtung ist, des Weiteren enthaltend ein nachfolgendes Chip-Gehäuse, das an der Chipseite montiert ist, und wobei das nachfolgende Chip-Gehäuse eine darauf angeordnete, nachfolgende mikroelektronische Vorrichtung enthält.
  20. Chip-Gehäuse nach Anspruch 12, wobei die mikroelektronische Vorrichtung eine erste mikroelektronische Vorrichtung ist, des Weiteren enthaltend ein nachfolgendes Chip-Gehäuse, das an der Chipseite montiert ist, und wobei das nachfolgende Chip-Gehäuse eine darauf angeordnete nachfolgende mikroelektronische Vorrichtung enthält, wobei das kernlose PGA-Substrat enthält: die Chipseite und eine Anschlussseite; einen PGA-Signalkontaktstift, der integriert mit der Anschlussseite angeordnet ist, wobei der PGA-Signalkontaktstift in direktem Kontakt mit einer ersten Durchkontaktierung ist, die in einer ersten Zwischenschicht angeordnet ist, und auch in direktem Kontakt mit einer ersten Leiterbahn, die mit der ersten Zwischenschicht in Kontakt ist; einen PGA-Leistungs-Masse-Kontaktstift, der integriert mit der Anschlussseite angeordnet ist, wobei der PGA-Leistungs-Masse-Kontaktstift in direktem Kontakt mit einer ersten Durchkontaktierung ist, die in der ersten Zwischenschicht angeordnet ist, und auch in direktem Kontakt mit einer ersten Leiterbahn, die mit der ersten Zwischenschicht in Kontakt ist; eine nachfolgende Zwischenschicht, die neben der Chipseite angeordnet ist, wobei elektrische Verbindungen von dem PGA-Signalkontaktstift und dem PGA-Leistungs-Masse-Kontaktstift durch die nachfolgende Zwischenschicht gekoppelt sind; eine nachfolgende Leiterbahn in Kontakt mit der nachfolgenden Zwischenschicht; mehrere dazwischen liegende Zwischenschichten, die zwischen der ersten Zwischenschicht und der nachfolgenden Zwischenschicht angeordnet sind; mehrere Signal-Zwischendurchkontaktierungen, die den PGA-Signalkontaktstift elektrisch an die Chipseite koppeln; und mehrere Leistungs-Masse-Zwischendurchkontaktierungen, die den PGA-Leistungs-Masse-Kontaktstift elektrisch an den Chip koppeln.
  21. Prozess zum Bilden eines kernlosen Kontaktstift-Rasterfeldsubstrats umfassend: das Bilden einer Saatschicht auf einer Kontaktstift-Rasterfeld-Kontaktstiftform; das Bilden eines PGA-Vorläuferfilms auf der Saatschicht; das Strukturieren des PGA-Vorläuferfilms, um mehrere beabstandete PGA-Kontaktstifte zu erreichen; und das Bilden eines kernlosen PGA-Substrats, das die PGA-Kontaktstifte integriert, enthaltend: das Bilden einer ersten Zwischenschicht zum Festlegen einer Anschlussseite des kernlosen PGA-Substrats, wobei die erste Zwischenschicht mit den PGA-Kontaktstiften an deren Kontaktstiftköpfen in Kontakt steht; das Füllen einer Durchkontaktierung in die erste Zwischenschicht, wobei die Durchkontaktierung einen direkten Kontakt mit einem Kontaktstiftkopf der PGA-Kontaktstifte herstellt; und das Bilden einer nachfolgenden Zwischenschicht, um eine nahe Chipseite des kernlosen PGA-Substrats festzulegen.
  22. Prozess nach Anspruch 21, des Weiteren enthaltend das Anbringen einer ersten mikroelektronischen Vorrichtung an der Chipseite.
  23. Prozess nach Anspruch 21, des Weiteren enthaltend das Anbringen einer ersten mikroelektronischen Vorrichtung und einer nachfolgenden mikroelektronischen Vorrichtung an der Chipseite.
  24. Computersystem, umfassend: eine mikroelektronische Vorrichtung, die an einer Chipseite eines kernlosen Kontaktstift-Rasterfeld(PGA)-Substrats angeordnet ist, wobei das kernlose PGA-Substrat enthält: die Chipseite und eine Anschlussseite; einen PGA-Signalkontaktstift, der integriert mit der Anschlussseite angeordnet ist, wobei der PGA-Signalkontaktstift in direktem Kontakt mit einer ersten Durchkontaktierung ist, die in einer ersten Zwischenschicht angeordnet ist, und auch in direktem Kontakt mit einer ersten Leiterbahn, die mit der ersten Zwischenschicht in Kontakt ist; einen PGA-Leistungs-Masse-Kontaktstift, der integriert mit der Anschlussseite angeordnet ist, wobei der PGA-Leistungs-Masse-Kontaktstift in direktem Kontakt mit einer ersten Durchkontaktierung ist, die in der ersten Zwischenschicht angeordnet ist, und auch in direktem Kontakt mit einer ersten Leiterbahn, die mit der ersten Zwischenschicht in Kontakt ist; eine nachfolgende Zwischenschicht, die neben der Chipseite angeordnet ist, wobei elektrische Verbindungen von dem PGA-Signalkontaktstift und dem PGA-Leistungs-Masse-Kontaktstift durch die nachfolgende Zwischenschicht gekoppelt sind; eine nachfolgende Leiterbahn in Kontakt mit der nachfolgenden Zwischenschicht; mehrere dazwischen liegende Zwischenschichten, die zwischen der ersten Zwischenschicht und der nachfolgenden Zwischenschicht angeordnet sind; mehrere Signal-Zwischendurchkontaktierungen, die den PGA-Signalkontaktstift elektrisch an die Chipseite koppeln; und mehrere Leistungs-Masse-Zwischendurchkontaktierungen, die den PGA-Leistungs-Masse-Kontaktstift elektrisch an den Chip koppeln; und ein Basissubstrat, das das kernlose PGA-Substrat trägt.
  25. Computersystem nach Anspruch 24, wobei das Basissubstrat Teil einer mobilen Vorrichtung ist.
  26. Computersystem nach Anspruch 24, wobei das Basissubstrat Teil eines Blade-Servers ist.
  27. Computersystem nach Anspruch 24, wobei das Basissubstrat Teil eines Mikroservers ist.
  28. Computersystem nach Anspruch 24, wobei das Basissubstrat Teil eines Fahrzeuges ist.
  29. Computersystem nach Anspruch 27, wobei das Basissubstrat Teil eines Fernsehgeräts ist.
DE112012002736.1T 2011-06-30 2012-06-28 Verfahren zur herstellung in situ gebauter kontaktstift-rasterfelder für kernlose substrate Active DE112012002736B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/174,109 2011-06-30
US13/174,109 US8952540B2 (en) 2011-06-30 2011-06-30 In situ-built pin-grid arrays for coreless substrates, and methods of making same
USUS-13/174,109 2011-06-30
PCT/US2012/044744 WO2013003651A2 (en) 2011-06-30 2012-06-28 In situ-built pin-grid arrays for coreless substrates, and methods of making same

Publications (2)

Publication Number Publication Date
DE112012002736T5 true DE112012002736T5 (de) 2014-03-27
DE112012002736B4 DE112012002736B4 (de) 2018-05-09

Family

ID=47389774

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012002736.1T Active DE112012002736B4 (de) 2011-06-30 2012-06-28 Verfahren zur herstellung in situ gebauter kontaktstift-rasterfelder für kernlose substrate

Country Status (6)

Country Link
US (2) US8952540B2 (de)
CN (1) CN103620766B (de)
DE (1) DE112012002736B4 (de)
GB (1) GB201321494D0 (de)
TW (1) TWI559481B (de)
WO (1) WO2013003651A2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952540B2 (en) 2011-06-30 2015-02-10 Intel Corporation In situ-built pin-grid arrays for coreless substrates, and methods of making same
TWI487436B (zh) * 2013-05-10 2015-06-01 Unimicron Technology Corp 承載基板及其製作方法
US9443758B2 (en) * 2013-12-11 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Connecting techniques for stacked CMOS devices
US9642261B2 (en) * 2014-01-24 2017-05-02 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Composite electronic structure with partially exposed and protruding copper termination posts
KR101672640B1 (ko) * 2015-06-23 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
CN105185721B (zh) * 2015-08-13 2018-01-30 中国兵器工业集团第二一四研究所苏州研发中心 一种在陶瓷基板上制作针栅阵列的工艺方法
TWI588940B (zh) * 2015-08-21 2017-06-21 力成科技股份有限公司 封裝疊層及其製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63245952A (ja) * 1987-04-01 1988-10-13 Hitachi Ltd マルチチップモジュ−ル構造体
US5313021A (en) * 1992-09-18 1994-05-17 Aptix Corporation Circuit board for high pin count surface mount pin grid arrays
KR20080043408A (ko) * 1998-12-16 2008-05-16 이비덴 가부시키가이샤 도전성접속핀 및 패키지기판
US6888240B2 (en) * 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US6534854B1 (en) * 2001-11-08 2003-03-18 Conexant Systems, Inc. Pin grid array package with controlled impedance pins
US7042077B2 (en) * 2004-04-15 2006-05-09 Intel Corporation Integrated circuit package with low modulus layer and capacitor/interposer
JP5175489B2 (ja) * 2007-04-27 2013-04-03 新光電気工業株式会社 半導体パッケージの製造方法
JP2009043844A (ja) * 2007-08-07 2009-02-26 Shinko Electric Ind Co Ltd リードピン付き配線基板およびリードピン
JP5114130B2 (ja) * 2007-08-24 2013-01-09 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
JP5290017B2 (ja) * 2008-03-28 2013-09-18 日本特殊陶業株式会社 多層配線基板及びその製造方法
US20090250824A1 (en) * 2008-04-04 2009-10-08 Xiwang Qi Method and apparatus to reduce pin voids
JP5322531B2 (ja) * 2008-05-27 2013-10-23 新光電気工業株式会社 配線基板の製造方法
JP5079646B2 (ja) * 2008-08-26 2012-11-21 新光電気工業株式会社 半導体パッケージ及びその製造方法と半導体装置
US20100237462A1 (en) * 2009-03-18 2010-09-23 Benjamin Beker Package Level Tuning Techniques for Propagation Channels of High-Speed Signals
US8034662B2 (en) * 2009-03-18 2011-10-11 Advanced Micro Devices, Inc. Thermal interface material with support structure
EP2309535A1 (de) * 2009-10-09 2011-04-13 Telefonaktiebolaget L M Ericsson (Publ) Gehäuse für einen Chip mit einem Chip in einem Leitungsführungskörper eingebettet
CN102097334B (zh) * 2009-12-14 2013-10-16 日本特殊陶业株式会社 布线基板的制造方法及针脚排列装置
JP5313854B2 (ja) * 2009-12-18 2013-10-09 新光電気工業株式会社 配線基板及び半導体装置
US8299633B2 (en) * 2009-12-21 2012-10-30 Advanced Micro Devices, Inc. Semiconductor chip device with solder diffusion protection
US8461036B2 (en) * 2009-12-22 2013-06-11 Intel Corporation Multiple surface finishes for microelectronic package substrates
JP4920754B2 (ja) * 2010-01-21 2012-04-18 新光電気工業株式会社 リードピン付き配線基板
JP5711472B2 (ja) * 2010-06-09 2015-04-30 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置
JP5566200B2 (ja) * 2010-06-18 2014-08-06 新光電気工業株式会社 配線基板及びその製造方法
JP5578962B2 (ja) * 2010-06-24 2014-08-27 新光電気工業株式会社 配線基板
US8609995B2 (en) * 2010-07-22 2013-12-17 Ngk Spark Plug Co., Ltd. Multilayer wiring board and manufacturing method thereof
US9627281B2 (en) * 2010-08-20 2017-04-18 Advanced Micro Device, Inc. Semiconductor chip with thermal interface tape
US8691626B2 (en) * 2010-09-09 2014-04-08 Advanced Micro Devices, Inc. Semiconductor chip device with underfill
US8617926B2 (en) * 2010-09-09 2013-12-31 Advanced Micro Devices, Inc. Semiconductor chip device with polymeric filler trench
US8786066B2 (en) * 2010-09-24 2014-07-22 Intel Corporation Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same
JP2012069739A (ja) * 2010-09-24 2012-04-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
US8421245B2 (en) * 2010-12-22 2013-04-16 Intel Corporation Substrate with embedded stacked through-silicon via die
US8736065B2 (en) * 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
JP5649490B2 (ja) * 2011-03-16 2015-01-07 新光電気工業株式会社 配線基板及びその製造方法
US8952540B2 (en) 2011-06-30 2015-02-10 Intel Corporation In situ-built pin-grid arrays for coreless substrates, and methods of making same

Also Published As

Publication number Publication date
CN103620766A (zh) 2014-03-05
TWI559481B (zh) 2016-11-21
US9111916B2 (en) 2015-08-18
US8952540B2 (en) 2015-02-10
CN103620766B (zh) 2016-12-21
GB201321494D0 (en) 2014-01-22
US20140179060A1 (en) 2014-06-26
DE112012002736B4 (de) 2018-05-09
US20130001794A1 (en) 2013-01-03
WO2013003651A2 (en) 2013-01-03
WO2013003651A3 (en) 2013-03-21
TW201301465A (zh) 2013-01-01

Similar Documents

Publication Publication Date Title
DE112012002736B4 (de) Verfahren zur herstellung in situ gebauter kontaktstift-rasterfelder für kernlose substrate
DE112012002506B4 (de) Mikroelektronische Vorrichtung, Stapelchippackung und Rechnersystem, das diese enthält, Verfahren zur Herstellung eines Mehrfachkanalkommunikationsweges in dieser und Verfahren zum Ermöglichen einer elektrischen Kommunikation zwischen Komponenten einer Stapelchippackung
DE102012215438B4 (de) System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist
DE102011054908B4 (de) Halbleitervorrichtung, Herstellungsverfahren hierfür und Halbleitergehäuse, das die Halbleitervorrichtung aufweist
DE112012006625B4 (de) Mehrchiplagenhalbleiterstruktur mit vertikalem Zwischenseitenchip und Halbleiterpaket dafür
DE112011105992B4 (de) 3D-integriertes Halbleiterpaket mit Through-Mold-Kopplungsstrukturen der ersten Ebene und Verfahren zur Herstellung desselben
DE112011105990T5 (de) Integriertes 3D-Schaltungspaket mit Fensterinterposer
DE112011104502B4 (de) Multichip-Montageeinheit mit einem Substrat mit mehreren vertikal eingebetteten Plättchen und Verfahren zur Herstellung derselben
DE102020122699A1 (de) Hochdichte zwischenverbindungen für integrierter-schaltkreis-gehäuse
DE102013114594B4 (de) Paketstrukturen umfassend auf einem Bauelement angebrachte diskrete Antennen und Verfahren zum Ausbilden der Paketstruktur und System die Paketstruktur umfassend
DE112015007068T5 (de) Alternative oberflächen für leitende kontaktinselschichten von siliziumbrücken für halbleitergehäuse
DE102014108992A1 (de) Fließverhalten von Unterfüllmaterial für reduzierte Abstände zwischen den Chiplagen in Halbleiterpaketen
DE102020122692A1 (de) Organische interposer für integrierter-schaltkreis-gehäuse
DE112016007578T5 (de) Verbindungstruktur für einen gestapelten Die in einem mikroelektronischen Bauelement
DE102011090085A1 (de) Halbleiterchipstapel und Halbleiterbauelementherstellungsverfahren
DE112010005038T5 (de) Eingelassenes und eingebettetes kernloses Chipgehäuse
DE102011055013A1 (de) Halbleitergehäuse und Verfahren zum Herstellen derselben
DE112017008340T5 (de) Ultradünne hochdichte halbleiter-packages
DE112011105848B4 (de) Verfahren für das Bumping einer Chip-Rückseite
DE112010002692T5 (de) Stapelchip-Pakete in elner Paket-auf-Paket-Vorrichtung, Verfahren zu ihrem Zusammensetzen,und Systeme, die sie enthalten.
DE102006010085A1 (de) Interposerstruktur, Herstellungsverfahren, Waferlevel-Stapelstruktur und Packungsstruktur
DE102015111191B4 (de) Elektronische Baugruppe mit eingeengter Durchkontaktierung, die eine Deckschicht enthält; Verfahren zur Herstellung derselben
DE112012002370T5 (de) Mikroelektronisches Substrat für alternierende Package-Funktionalität
DE112013000419T5 (de) System-In-Package mit eingebetteter RF-Chiplage in kernlosem Substrat
DE102015102682A1 (de) Elektronische baugruppe, die gestapelte elektronische komponenten enthält

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023480000

Ipc: H01L0023500000

R082 Change of representative

Representative=s name: MAUCHER BOERJES JENKINS, DE

Representative=s name: MAUCHER JENKINS, DE

Representative=s name: MAUCHER JENKINS PATENTANWAELTE & RECHTSANWAELT, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023500000

Ipc: H01L0021600000

R020 Patent grant now final