DE102018200209A1 - Halbleiter-bauelementchip und herstellungsverfahren für einen halbleiter-bauelementchip - Google Patents

Halbleiter-bauelementchip und herstellungsverfahren für einen halbleiter-bauelementchip Download PDF

Info

Publication number
DE102018200209A1
DE102018200209A1 DE102018200209.6A DE102018200209A DE102018200209A1 DE 102018200209 A1 DE102018200209 A1 DE 102018200209A1 DE 102018200209 A DE102018200209 A DE 102018200209A DE 102018200209 A1 DE102018200209 A1 DE 102018200209A1
Authority
DE
Germany
Prior art keywords
dividing
functional layer
semiconductor
semiconductor device
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018200209.6A
Other languages
English (en)
Inventor
Katsuhiko Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102018200209A1 publication Critical patent/DE102018200209A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Laser Beam Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ein Halbleiter-Bauelementchip beinhaltet ein Halbleiter-Substrat, das eine erste Oberfläche und eine zweite Oberfläche gegenüber der ersten Oberfläche aufweist, ein Halbleiter-Bauelement, das an der ersten Oberfläche des Halbleiter-Substrats angeordnet ist, eine Verbindungsanordnung, die ein Ende verbunden mit dem Halbleiter-Bauelement und ein anderes Ende freiliegend an einer Oberfläche einer Funktionsschicht aufweist, die an der ersten Oberfläche des Halbleiter-Substrats angeordnet ist, mehrere externe Verbindungselektroden, die an der Oberfläche der Funktionsschicht montiert sind und elektrisch mit dem anderen Ende der Verbindungsanordnung verbunden sind, einen Abschirmfilm für eine elektromagnetische Welle zum Abschirmen elektromagnetischer Wellen, der an der zweiten Oberfläche des Halbleiter-Substrats und seitlichen Oberflächen der Funktionsschicht angeordnet ist, und eine Erdungsverbindung, die elektrisch mit dem elektromagnetischen Abschirmfilm verbunden und an der Funktionsschicht angeordnet ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft einen Halbleiter-Bauelementchip und ein Herstellungsverfahren für einen Halbleiter-Bauelementchip.
  • Beschreibung des Stands der Technik
  • In jüngster Zeit haben mobile, kabellose Kommunikationsvorrichtungen wie Mobiltelefone, Smartphones usw. eine Erhöhung der Anzahl elektronischer Komponenten wie akustischer Oberflächenwellen-Bauelemente (SAW), Antennenelemente usw., die das kabellose System in der Vorrichtung ausbilden, erfahren. Ein Problem ist, dass die Datentransferraten von verschiedenen Halbleiterpackungen wie dynamischem Arbeitsspeicher (DRAMs), Flash-Speicher usw. in der Vorrichtung so angestiegen sind, dass elektromagnetische Wellen, die durch verschiedene Halbleiterpackungen generiert werden, dazu tendieren, als ein Rauschen zu wirken, welches das kabellose System negativ beeinflusst.
  • Momentan ist eine Lösung des Problems, eine Blechabschirmung zu verwenden, welche die Schaltungen umgeben, die solche Halbleiterpackungen beinhalten, die Rauschen aus elektromagnetischen Wellen induzieren, mit Metallfolien (siehe zum Beispiel die japanische Offenlegungsschrift Nr. 2001-44680 und japanische Offenlegungsschrift Nr. 2004 - 72051 ) .
  • DARSTELLUNG DER ERFINDUNG
  • Jedoch stellen die Blechabschirmungen, die in der japanischen Offenlegungsschrift Nr. 2001-44680 und der japanischen Offenlegungsschrift Nr. 2004-72051 offenbart sind, beim Erreichen einer Reduzierung der Größe und Dicke der mobilen kabellosen Kommunikationsvorrichtungen wie Mobiltelefonen Smartphones usw. Nachteile auf, da diese die Installationsfläche der Komponenten in der Vorrichtung groß machen.
  • Es ist ein Ziel der vorliegenden Erfindung, einen Halbleiter-Bauelementchip und ein Herstellungsverfahren für einen Halbleiter-Bauelementchip bereitzustellen, der dazu in der Lage ist, elektromagnetisches Rauschen abzuschirmen, das andernfalls ein kabelloses System nachteilig beeinflussen würde, ohne Blechabschirmungen einzusetzen.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung ist ein Halbleiter-Bauelementchip bereitgestellt, der ein Halbleiter-Substrat, das eine erste Oberfläche und eine zweite Oberfläche gegenüber der ersten Oberfläche aufweist, ein Halbleiter-Bauelement, das an der ersten Oberfläche des Halbleiter-Substrats angeordnet ist, eine Verbindungsanordnung, die ein Ende mit dem Halbleiter-Bauelement verbunden aufweist und das andere Ende an einer Oberfläche einer Funktionsschicht freiliegend aufweist, das an der ersten Oberfläche des Halbleiter-Substrats angeordnet ist, mehrere externe Verbindungelektroden, die an der Oberfläche der Funktionsschicht montiert sind und elektrisch mit dem anderen Ende der Verbindungsanordnung verbunden sind, einen Abschirmfilm für eine elektromagnetische Welle zum Abschirmen elektromagnetischer Wellen, wobei der Abschirmfilm für eine elektromagnetische Welle an der zweiten Oberfläche des Halbleiter-Substrats und seitlichen Oberflächen der Funktionsschicht angeordnet ist und eine Erdungsverbindung beinhaltet, die elektrisch mit dem Abschirmfilm für eine elektromagnetische Welle angeordnet ist und an der Funktionsschicht angeordnet ist.
  • In Übereinstimmung mit einem anderen Aspekt der vorliegenden Erfindung ist ein Herstellungsverfahren eines Halbleiter-Bauelementchips bereitgestellt, das einen Vorbereitungsschritt zum Vorbereiten eines Halbleiter-Wafers beinhaltet, der ein Halbleiter-Substrat, das eine erste Oberfläche aufweist, eine Funktionsschicht, die an der ersten Oberfläche des Halbleiter-Substrats angeordnet ist, mehrere Halbleiter-Bauelemente, die jeweils in entsprechenden Flächen ausgebildet sind, die an der Funktionsschicht durch mehrere daran projizierte Teilungslinien aufgeteilt sind, mehrere externe Verbindungelektroden, die an einer Oberfläche der Funktionsschicht angeordnet sind, und eine Verbindungsanordnung beinhaltet, die an der Funktionsschicht angeordnet ist und elektrisch die Halbleiter-Bauelemente und die externen Verbindungelektroden miteinander verbindet, einen Aufbringungsschritt für einen Schutzfilm zum Aufbringen eines flüssigen Kunststoffs über die gesamte Oberfläche der Funktionsschicht, an welcher die externen Verbindungselektroden angeordnet sind, wodurch ein Schutzfilm ausgebildet wird, einen Teilungsschritt zum Teilen des Halbleiter-Wafers in mehrere einzelne Halbleiter-Bauelementchips entlang der projizierten Teilungslinien nach dem Ausführen des Aufbringungsschritts für einen Schutzfilm, einen Ausbildungsschritt für ein Abschirmfilm für eine elektromagnetische Welle zum Ausbilden eines Abschirmfilms für eine elektromagnetische Welle zum Abschirmen elektromagnetischer Wellen durch Beschichten von zweiten Oberflächen und seitlichen Oberflächen der Halbleiter-Bauelementchips mit einem Metallfilm und einen Entfernungsschritt für einen Schutzfilm zum Entfernen des Schutzfilms von der gesamten Oberfläche der Funktionsschicht, an welcher die externen Verbindungselektroden angeordnet sind, nach dem Ausbildungsschritt für einen Abschirmfilm für eine elektromagnetische Welle.
  • Vorzugsweise beinhaltet das Verfahren ferner nach dem Aufbringungsschritt für einen Schutzfilm und vor dem Teilungsschritt einen Entfernungsschritt zum Entfernen von Abschnitten des Schutzfilms entlang der projizierten Teilungslinien des Halbleiter-Substrats.
  • Entsprechend der vorliegenden Erfindung, da die obere und seitlichen Oberflächen der Halbleiter-Bauelementchips mit dem Abschirmfilm für eine elektromagnetische Welle bedeckt sind und, wenn die Halbleiter-Bauelementchips an einer Hauptplatine montiert sind, der Abschirmfilm für eine elektromagnetische Welle durch die Erdungsverbindung geerdet wird, beeinflussen die Halbleiter-Bauelementchips ein kabelloses System durch elektromagnetischem Rauschen nicht negativ, ohne dass Metallplatten verwendet werden.
  • Das obige und andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung und die Weise des Realisierens dieser wird klarer und die Erfindung selbst am besten durch ein Studieren der folgenden Beschreibung und beigefügten Ansprüche mit Bezug zu den angehängten Figuren verstanden, die einige bevorzugte Ausführungsform der Erfindung zeigen.
  • Figurenliste
    • 1A ist eine perspektivische Ansicht eines Halbleiter-Wafers, der mehrere Erhöhungen an einer Flächenseite davon aufweist;
    • 1B ist eine vergrößerte Teilansicht im Querschnitt des Halbleiter-Wafers, der in 1 dargestellt ist;
    • 2 ist eine perspektivische Ansicht, die einen Aufbringungsschritt für einen Schutzfilm beispielhaft darstellt;
    • 3 ist eine vergrößerte Teilansicht im Querschnitt des Halbleiter-Wafers, die einen Teilungsschritt darstellt;
    • 4A ist eine vergrößerte Teilansicht im Querschnitt des Halbleiter-Wafers, die einen Entfernungsschritt zum Entfernen von Abschnitten eines Schutzfilms darstellt;
    • 4B ist eine vergrößerte Teilansicht im Querschnitt eines Halbleiter-Wafers, die einen Abschirmfilm für einen Laserstrahl darin an Bereichen angeordnet aufweist, die einer projizierten Teilungslinie entsprechen, wobei die Ansicht den Entfernungsschritt zum Entfernen von Abschnitten des Schutzfilms darstellt;
    • 5 ist eine vergrößerte Schnittansicht eines Halbleiter-Bauelementchips, die einen Ausbildungsschritt für eine Abschirmschicht für eine elektromagnetische Welle darstellt;
    • 6 ist eine vergrößerte Schnittansicht des Halbleiter-Bauelementchips im Querschnitt, die den Entfernungsschritt für einen Schutzfilm darstellt;
    • 7A ist eine vergrößerte Teilansicht im Querschnitt des Halbleiter-Wafers, die einen Teilungsschritt darstellt, der durch ein Aufbringen eines Laserstrahls durchgeführt wird; und
    • 7B ist eine vergrößerte Teilansicht im Querschnitt des Halbleiter-Wafers, die einen Teilungsschritt darstellt, der durch Plasmaätzen ausgeführt wird.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung werden detailliert im Folgenden mit Bezug zu den Figuren beschrieben. 1A stellt einen Halbleiter-Wafer 11 perspektivische dar. Wie in 1A dargestellt ist, weist der Halbleiter-Wafer 11 an einer Flächenseite 11a davon mehrere projizierte Teilungslinie 13 auf, die in einem gitterähnlichen Muster angeordnet sind, das Bereiche aufteilt, in denen jeweils Halbleiter-Bauelemente 15 ausgebildet sind. Jedes der Halbleiter-Bauelemente 15 ist mit mehreren externen Verbindungselektroden (Erhöhungen) 17 verbunden, die an der Flächenseite 11a des Halbleiter-Wafers 11 ausgebildet sind.
  • Insbesondere, wie in 1B dargestellt, beinhaltet der Halbleiter-Wafer 11 ein Halbleiter-Substrat 19, das aus Silizium oder dergleichen ausgebildet ist, und eine Funktionsschicht 21, die an dem Halbleiter-Substrat 19 angeordnet ist. Die Funktionsschicht 21 beinhaltet mehrere elektrisch leitende Schichten und mehrere Zwischenschicht-Isolationsfilme, die mit elektrisch leitenden Filmen abwechselnd angeordnet sind. Die Halbleiter-Bauelemente 15 sind in jeweiligen Bereichen ausgebildet, die in der Funktionsschicht 21 durch die projizierten Teilungslinien 13 aufgeteilt sind, durch einen lithografischen Prozess, der bekannt ist, ausgebildet. Die externen Verbindungselektroden (Erhöhungen) 17 sind an der Oberfläche der Funktionsschicht 21 befestigt.
  • Die Halbleiter-Bauelemente 15 und die Erhöhungen 17 sind elektrisch durch Verbindungsanordnungen 23, die an der Funktionsschicht 21 ausgebildet sind, verbunden. Erdungsverbindungen 24 an der Oberfläche der Funktionsschicht 21 sind auch mit einigen der Erhöhungen 17 verbunden. Wie in 1B dargestellt ist, weisen die projizierten Teilungslinien 13 eine Breite W1 auf und das Halbleiter-Substrat 19 ist an der hinteren Seite 11b des Halbleiter-Wafers 11 freiliegend. In einem Herstellungsverfahren für einen Halbleiter-Bauelementchip entsprechend einer Ausführungsform der vorliegenden Erfindung wird ein Vorbereitungsschritt für einen Halbleiter-Wafer durchgeführt, um den Halbleiter-Wafer 11, der oben beschrieben ist, vorzubereiten.
  • Danach, wie in 2 dargestellt, wird ein Aufbringungsschritt für einen Schutzfilm durchgeführt, um die gesamte Flächenseite (erste Oberfläche) 11a des Halbleiter-Wafers 11, an welcher die Erhöhungen 17 angeordnet sind, mit einem flüssigen Kunststoff 14, der von einer Beschichtungsdüse 12 zugeführt wird, zu Beschichten, wodurch ein Schutzfilm 25 an der Flächenseite 11a des Halbleiter-Wafers 11 ausgebildet wird. Der Aufbringungsschritt für einen Schutzfilm kann durch ein Siebdruckverfahren, einen Sprüh-Beschichtungs-Prozess, einen Laminierungsprozess, einen Dreh-Beschichtungsprozess, einen Tintenstrahlprozess, einen Verdampfungsprozess oder dergleichen, der im Stand der Technik bekannt ist, durchgeführt werden.
  • Nach dem Aufbringungsschritt für einen Schutzfilm wird ein Trägerschritt für einen Halbleiter-Wafer durchgeführt, in dem die hintere Seite 11b des Halbleiter-Wafers 11 an einem Teilungsband T angebracht wird und ein äußerer umfänglicher Bereich des Teilungsbands T an einem ringförmigen Rahmen (nicht dargestellt) angebracht wird, sodass der Halbleiter-Wafer 11 an dem ringförmigen Rahmen durch das Teilungsband T getragen ist.
  • Danach wird der Halbleiter-Wafer 11 in einem Teilungsschritt geteilt. In dem Teilungsschritt wird der Halbleiter-Wafer 11 unter einem Saugen an dem Einspanntisch einer Schneidvorrichtung durch das Teilungsband T getragen. Wie in 3 dargestellt, wird der Halbleiter-Wafer 11 entlang allen projizierten Teilungslinien 13, die sich in zueinander senkrechten Richtungen erstrecken, durch eine Schneidklinge 16 der Schneidvorrichtung geschnitten, sodass der Halbleiter-Wafer in einzelne Halbleiter-Bauelementchips geteilt wird. In diesem Teilungsschritt, wenn die Schneidklinge 16 sich entlang der projizierten Teilungslinien 13 bewegt, schneidet die Schneidklinge 16 in den Halbleiter-Wafer 11 nach unten bis zu dem Teilungsband T, wodurch der Halbleiter-Wafer 11 vollständig geschnitten wird.
  • Vorzugsweise, wie in 4A dargestellt, folgt auf den Teilungsschritt ein Entfernungsschritt zum Entfernen eines Abschnitts eines Schutzfilms, in welchem ein gepulster Laserstrahl LB, der eine Wellenlänge aufweist, die durch den Schutzfilm 25 absorbiert wird, von einem Kondensator 18 für einen Laserstrahl einer Aufbringungseinheit für einen Laserstrahl einer Laserbearbeitungsvorrichtung emittiert wird, sodass dieser auf dem Schutzfilm 25 an dem Halbleiter-Wafer 11 aufgebracht wird, um den Schutzfilm 25 teilweise zu entfernen. In dem Entfernungsschritt zum Entfernen eines Abschnitts eines Schutzfilms wird ein streifenähnlicher Abschnitt des Schutzfilms 25, der eine Breite W2 aufweist, die größer als die Breite W1 der projizierten Teilungslinie 13 ist, entfernt. Darum ist es notwendig, dass der gepulste Laserstrahl LB jede der projizierten Teilungslinien 13 mehrere Male abrastert, um die Breite W2 abzudecken. Der Entfernungsschritt zum Entfernen eines Abschnitts eines Schutzfilms wird durchgeführt, um zuverlässig einen Abschirmfilm für eine elektromagnetische Welle mit den Erdungsverbindungen 24 in einem Ausbildungsschritt für einen Abschirmfilm für eine elektromagnetische Welle zu verbinden.
  • Insbesondere, wie in 4B dargestellt ist, ist ein Abschirmfilm 27 für einen Laserstrahl vorher in einem Abschnitt der Funktionsschicht 21 ausgebildet, der einem im Wesentlichen zentralen Abschnitt von jedem der projizierten Teilungslinie entspricht, die mit dem gepulsten Laserstrahls LB bestrahlt werden soll. Der Abschirmfilm 27 für einen Laserstrahl dient dazu, gestreutes Laserlicht des gepulsten Laserstrahls LB daran zu hindern, die Halbleiter-Bauelemente 15 zu beeinflussen. In dem Teilungsschritt wird gestreutes Laserlicht des gepulsten Laserstrahls LB durch den Abschirmfilm 27 für einen Laserstrahl abgeschirmt und folglich daran gehindert, die Halbleiterelemente 15 nachteilig zu beeinflussen.
  • Auf den Teilungsschritt folgt ein Trägerschritt für einen Halbleiter-Bauelementchip, in welchem die geteilten Halbleiter-Bauelementchips mit ihrer Oberseite nach unten gedreht werden oder vertikal invertiert werden und, wie in 5 dargestellt, an den Schutzfilmen 25 der Halbleiter-Bauelementchips an dem Teilungsband T angebracht werden. Ein äußerer umfänglicher Bereich des Teilungsbands T ist an einem ringförmigen Rahmen (nicht dargestellt) angebracht, sodass die Halbleiter-Bauelementchips (einer, der in 5 dargestellt ist) an dem ringförmigen Rahmen durch das Teilungsband T getragen sind.
  • Nach dem Trägerschritt für den Halbleiter-Bauelementchip werden die Halbleiter-Bauelementchips in einem Ausbildungsschritt für einen Abschirmfilm für eine elektromagnetische Welle bearbeitet. In dem Ausbildungsschritt für einen Abschirmfilm für eine elektromagnetische Welle, wie in 5 dargestellt, werden die Halbleiterchips an dem Teilungsband T in einen Dampfabscheidungsofen geladen, in welchem eine obere und seitliche Oberflächen der Halbleiter-Bauelementchips mit einem Metallfilm als ein Abschirmfilm 31 für eine elektromagnetische Welle, um elektromagnetische Wellen abzuschirmen, durch eine chemische Dampfabscheidung (CVD) oder physikalische Dampfabscheidung (PVD) beschichtet werden.
  • Der Ausbildungsschritt für einen Abschirmfilm für eine elektromagnetische Welle vervollständigt die Halbleiter-Bauelementchips 33, deren obere und seitliche Oberflächen mit dem Abschirmfilm 31 für eine elektromagnetische Welle beschichtet wurden. Der Abschirmfilm 31 für eine elektromagnetische Welle weist eine Dicke vorzugsweise in dem Bereich von 2-10 µm und weiter bevorzugt zum Beispiel in dem Bereich von 3-8 µm auf. Der Abschirmfilm 31 für eine elektromagnetische Welle kann aus Kupfer, Aluminium, Nickel, Edelstahl oder dergleichen ausgebildet sein.
  • Nach dem Ausbildungsschritt für einen Abschirmfilm für eine elektromagnetische Welle wird ein Entfernungsschritt für einen Schutzfilm ausgeführt, um den Schutzfilm 25 von der Flächenseite (erste Oberfläche) 11a von jedem der Halbleiter-Bauelementchips 33, an welchem die externen Verbindungelektroden 17 ausgebildet sind, wie in 6 gezeigt, zu entfernen. In diesem Zustand verbleibt der Abschirmfilm 31 für eine elektromagnetische Welle elektrisch mit den Erdungsverbindungen 24 an der Flächenseite (erste Oberfläche) 11a von jedem der Halbleiter-Bauelementchips 33 verbunden. Darum, wenn ein Halbleiter-Bauelementchip 33 an einer Hauptplatine, die nicht dargestellt ist, durch eine Flip-Chip Verbindung durch die Erhöhungen 17 montiert ist, ist der Abschirmfilm 31 für eine elektromagnetische Welle elektrisch mit einer Verbindungsanordnung an der Hauptplatine durch die Erdungsverbindungen 24 und die Erhöhungen 17 verbunden und folglich geerdet.
  • Der Halbleiter-Bauelementchip 33, der in 6 dargestellt ist, beinhaltet ein Halbleiter-Substrat 19, das eine erste Oberfläche 19a, eine zweite Oberfläche 19b gegenüber der ersten Oberfläche 19a und seitliche Oberflächen 19c und eine Funktionsschicht 21 an der ersten Oberfläche 19a aufweist. Die Funktionsschicht 21 beinhaltet mehrere elektrisch leitende Filme und mehrere Zwischenschicht-Isolationsfilme, die mit den elektrisch leitenden Filmen abwechselnd angeordnet sind. Ein Halbleiter-Bauelement 15 ist in der Funktionsschicht 21 durch Fotolithographie ausgebildet. Mehrere externe Verbindungelektroden (Erhöhungen) sind an der Oberfläche der Funktionsschicht 21 montiert.
  • Das Halbleiter-Bauelement 15 und die Erhöhungen 17 sind elektrisch durch Verbindungsanordnungen 23, die an der Funktionsschicht 21 ausgebildet sind, verbunden. Erdungsverbindungen 24 an der Oberfläche der Funktionsschicht 21 sind auch elektrisch mit einigen der Erhöhungen 17 verbunden. Die obere Oberfläche (zweite Oberfläche) 19b und seitliche Oberflächen 19c des Halbleiter-Substrats 19 und die seitlichen Oberflächen der Funktionsschicht 21 sind mit dem Abschirmfilm 31 für eine elektromagnetische Welle bedeckt.
  • 7A stellt einen Teilungsschritt im Querschnitt entsprechend einer anderen Ausführungsform der vorliegenden Erfindung dar. Entsprechend der Ausführungsform, die in 7A dargestellt ist, wird ein gepulster Laserstrahl LB, der eine Wellenlänge (zum Beispiel 355 nm) aufweist, die durch das Halbleiter-Substrat 19 und den Schutzfilm 25 absorbiert werden kann, von dem Kondensor 18 für einen Laserstrahl emittiert, um auf den projizierten Teilungslinien 13 des Halbleiter-Wafers 11 aufgebracht zu werden, um laserbearbeitete Nuten 35 mittels Ablation auszubilden, wodurch der Halbleiter-Wafer 11 entlang der projizierten Teilungslinie 13 vollständig geschnitten wird.
  • Der gepulste Laserstrahl LB wird auf dem Halbleiter-Wafer 11 entlang all den projizierten Teilungslinien 13 aufgebracht, die solche beinhalten, die sich einer in einer ersten Richtung erstrecken, und solche beinhalten, die sich in einer zweiten Richtung senkrecht zu der ersten Richtung erstrecken, wodurch der Halbleiter-Wafer 11 vollständig in einzelne Halbleiter-Bauelementchips geschnitten oder geteilt wird.
  • 7B stellt einen Teilungsschritt im Querschnitt entsprechend einer weiteren Ausführungsform der vorliegenden Erfindung dar. Entsprechend der Ausführungsform, die in 7B dargestellt ist, nachdem Abschnitte des Schutzfilms von dem Halbleiter-Wafer 11 entlang der projizierten Teilungslinien durch Aufbringen eines Laserstrahls auf dem projizierten Film entfernt wurde, wird ein Plasma 37 auf dem Halbleiter-Wafer 11 unter Verwendung des überbleibenden Schutzfilms als eine Maske aufgebracht, um Teilungsnuten 39 entlang all den projizierten Teilungslinien 13 mittels Plasmaätzen auszubilden, wodurch der Halbleiter-Wafer 11 in einzelne Halbleiter-Bauelementchips geteilt wird.
  • Nachdem der Teilungsschritt, der in 7A dargestellt ist, oder der Teilungsschritt, der in 7B dargestellt ist, durchgeführt wurde, werden der Ausbildungsschritt für einen Abschirmfilm für eine elektromagnetische Welle, der in 5 dargestellt ist, und der Entfernungsschritt für einen Schutzfilm, der in 6 dargestellt ist, durchgeführt.
  • Die vorliegende Erfindung ist nicht auf die Details der oben beschriebenen bevorzugten Ausführungsform beschränkt. Der Umfang der Erfindung wird durch die beigefügten Ansprüche definiert und alle Änderungen und Modifikationen, die in das Äquivalente des Umfangs der Ansprüche fallen, sind dadurch durch die Erfindung umfasst.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2001044680 [0003, 0004]
    • JP 2004 [0003]
    • JP 72051 [0003]
    • JP 2004072051 [0004]

Claims (6)

  1. Halbleiter-Bauelementchip, umfassend: ein Halbleiter-Substrat, das eine erste Oberfläche und eine zweite Oberfläche gegenüber der ersten Oberfläche aufweist; ein Halbleiter-Bauelement, das an der ersten Oberfläche des Halbleiter-Substrats angeordnet ist; eine Verbindungsanordnung, die ein Ende verbunden mit dem Halbleiter-Bauelement und ein anderes Ende freiliegend an einer Oberfläche einer Funktionsschicht aufweist, die an der ersten Oberfläche des Halbleiter-Substrats angeordnet ist; mehrere externe Verbindungselektroden, die an der Oberfläche der Funktionsschicht montiert sind und mit dem anderen Ende der Verbindungsanordnung elektrisch verbunden sind; einen Abschirmfilm für eine elektromagnetische Welle zum Abschirmen elektromagnetischer Wellen, wobei der Abschirmfilm für eine elektromagnetische Welle an der zweiten Oberfläche des Halbleiter-Substrats und seitlichen Oberflächen der Funktionsschicht angeordnet ist; und eine Erdungsverbindung, die elektrisch mit dem elektromagnetischen Abschirmfilm verbunden und an der Funktionsschicht angeordnet ist.
  2. Herstellungsverfahren für einen Halbleiter-Bauelementchip, umfassend: einen Vorbereitungsschritt zum Vorbereiten eines Halbleiter-Wafers, der ein Halbleiter-Substrat, das eine erste Oberfläche aufweist, eine Funktionsschicht, die an der ersten Oberfläche des Halbleiter-Substrats angeordnet ist, mehrere Halbleiter-Bauelemente, die jeweils in entsprechenden Bereichen ausgebildet sind, die an der Funktionsschicht durch mehrere darauf projizierte Teilungslinie aufgeteilt sind, mehrere externe Verbindungselektroden, die an einer Oberfläche der Funktionsschicht angeordnet sind, und eine Verbindungsanordnung beinhaltet, die an der Funktionsschicht angeordnet ist und elektrisch die Halbleiter-Bauelemente und die externen Verbindungselektroden miteinander verbindet; einen Aufbringungsschritt für einen Schutzfilm zum Aufbringen eines flüssigen Kunststoffs an der gesamten Oberfläche der Funktionsschicht, an welcher die externen Verbindungselektroden angeordnet sind, wodurch ein Schutzfilm ausgebildet wird; einen Teilungsschritt zum Teilen des Halbleiter-Wafers in mehrere einzelne Halbleiter-Bauelementchips entlang der projizierten Teilungslinie nach dem Durchführen des Aufbringungsschritts für einen Schutzfilm; einen Ausbildungsschritt für einen Abschirmfilm für eine elektromagnetische Welle zum Ausbilden des Abschirmfilms für eine elektromagnetische Welle zum Abschirmen elektromagnetischer Wellen durch Beschichten von zweiten Oberflächen und seitlichen Oberflächen der Halbleiter-Bauelementchips mit einem Metallfilm; und einen Entfernungsschritt für einen Schutzfilm zum Entfernen des Schutzfilms von der gesamten Oberfläche der Funktionsschicht, an welcher die externen Verbindungselektroden angeordnet sind, nach dem Durchführen des Ausbildungsschritts für einen Abschirmfilm für eine elektromagnetische Welle.
  3. Verfahren nach Anspruch 2, ferner umfassend: einen Entfernungsschritt zum Entfernen von Abschnitten des Schutzfilms entlang der projizierten Teilungslinie des Halbleiter-Substrats nach dem Durchführen des Aufbringungsschritts für einen Schutzfilm und vor dem Teilungsschritt.
  4. Verfahren nach Anspruch 2 oder 3, wobei der Teilungsschritt zum Teilen des Halbleiter-Wafers in die einzelnen Halbleiter-Bauelementchips ein Schneiden des Halbleiter-Wafers entlang der projizierten Teilungslinien mit einer Schneidklinge beinhaltet.
  5. Verfahren nach einem der Ansprüche 2 bis 4, wobei der Teilungsschritt zum Teilen des Halbleiter-Wafers in die einzelnen Bauelementchips ein Aufbringen eines Laserstrahls, der eine Wellenlänge aufweist, die durch das Halbleiter-Substrat absorbiert werden kann, auf dem Halbleiter-Substrat entlang der projizierten Teilungslinien beinhaltet.
  6. Verfahren nach einem der Ansprüche 2 bis 5, wobei der Teilungsschritt zum Teilen des Halbleiter-Wafers in die einzelnen Halbleiter-Bauelementchips ein Bearbeiten des Halbleiter-Wafers durch ein Plasmaätzen entlang der projizierten Teilungslinien beinhaltet.
DE102018200209.6A 2017-01-10 2018-01-09 Halbleiter-bauelementchip und herstellungsverfahren für einen halbleiter-bauelementchip Pending DE102018200209A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-001724 2017-01-10
JP2017001724A JP6827676B2 (ja) 2017-01-10 2017-01-10 半導体デバイスチップ及び半導体デバイスチップの製造方法

Publications (1)

Publication Number Publication Date
DE102018200209A1 true DE102018200209A1 (de) 2018-07-12

Family

ID=62636652

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018200209.6A Pending DE102018200209A1 (de) 2017-01-10 2018-01-09 Halbleiter-bauelementchip und herstellungsverfahren für einen halbleiter-bauelementchip

Country Status (6)

Country Link
US (1) US10325858B2 (de)
JP (1) JP6827676B2 (de)
KR (1) KR102346917B1 (de)
CN (1) CN108288614B (de)
DE (1) DE102018200209A1 (de)
TW (1) TWI735711B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7184458B2 (ja) * 2018-11-06 2022-12-06 株式会社ディスコ 金属膜付き半導体デバイスの製造方法
JP7285068B2 (ja) * 2018-12-20 2023-06-01 三井化学東セロ株式会社 電子装置の製造方法
CN110098130B (zh) * 2019-03-13 2021-11-23 通富微电子股份有限公司 一种系统级封装方法及封装器件
CN111128764A (zh) * 2019-12-09 2020-05-08 青岛歌尔微电子研究院有限公司 共形屏蔽方法
JPWO2021235005A1 (de) * 2020-05-18 2021-11-25

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044680A (ja) 1999-08-02 2001-02-16 Nec Saitama Ltd 電磁波シールド方法および電磁波シールドケース
JP2004072051A (ja) 2002-08-09 2004-03-04 Kitagawa Ind Co Ltd シールド構造及びその形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3365743B2 (ja) * 1999-02-03 2003-01-14 ローム株式会社 半導体装置
KR100431181B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
JP4493442B2 (ja) * 2004-08-24 2010-06-30 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法及び当該製造方法に使用される製造装置
KR101006520B1 (ko) * 2008-01-22 2011-01-07 주식회사 하이닉스반도체 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
TWI787503B (zh) * 2010-02-16 2022-12-21 凡 歐貝克 製造３ｄ半導體晶圓的方法
EP2611842B1 (de) * 2010-09-02 2015-11-04 Merck Patent GmbH Zwischenschicht für elektronische vorrichtungen
JP2013105650A (ja) * 2011-11-15 2013-05-30 Rohm Co Ltd 半導体装置およびそれを備えた電子機器
US8809166B2 (en) * 2012-12-20 2014-08-19 Nxp B.V. High die strength semiconductor wafer processing method and system
US9236305B2 (en) * 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
KR102307788B1 (ko) * 2013-11-11 2021-10-05 쓰리엠 이노베이티브 프로퍼티즈 컴파니 Oled 디바이스용 나노구조체
US9844723B2 (en) * 2014-07-25 2017-12-19 Zynga Inc. In-browser emulation of multiple technologies to create consistent visualization experience
CN105321933B (zh) * 2014-08-01 2019-08-09 乾坤科技股份有限公司 具有顺形电磁屏蔽结构的半导体封装件及其制造方法
WO2016034984A1 (en) * 2014-09-05 2016-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, driver ic, display device, and electronic device
JP2016146395A (ja) * 2015-02-06 2016-08-12 株式会社テラプローブ 半導体装置の製造方法及び半導体装置
US9653407B2 (en) * 2015-07-02 2017-05-16 Advanced Semiconductor Engineering, Inc. Semiconductor device packages

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044680A (ja) 1999-08-02 2001-02-16 Nec Saitama Ltd 電磁波シールド方法および電磁波シールドケース
JP2004072051A (ja) 2002-08-09 2004-03-04 Kitagawa Ind Co Ltd シールド構造及びその形成方法

Also Published As

Publication number Publication date
CN108288614A (zh) 2018-07-17
JP2018113294A (ja) 2018-07-19
TW201841330A (zh) 2018-11-16
CN108288614B (zh) 2023-03-28
US10325858B2 (en) 2019-06-18
JP6827676B2 (ja) 2021-02-10
TWI735711B (zh) 2021-08-11
KR20180082350A (ko) 2018-07-18
US20180197823A1 (en) 2018-07-12
KR102346917B1 (ko) 2022-01-04

Similar Documents

Publication Publication Date Title
DE102018200209A1 (de) Halbleiter-bauelementchip und herstellungsverfahren für einen halbleiter-bauelementchip
DE102017217177A1 (de) Verfahren zum Herstellen einer Halbleiterpackung
DE10051890A1 (de) Halbleiterwaferteilungsverfahren
DE112009002155T5 (de) Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip
DE102019210185A1 (de) Halbleiter-waferbearbeitungsverfahren
DE102018106672A1 (de) LTHC als Ladungssperre beim Info-Package-Ausbilden
DE102017223555A1 (de) Herstellungsverfahren für eine Halbleiterpackung
DE112016005793T5 (de) Gleitende thermische Abschirmung
DE102011102175A1 (de) Waferbearbeitungsverfahren
DE102016202073A1 (de) Einspanntisch einer Bearbeitungsvorrichtung
DE102017200415A1 (de) Halbleitervorrichtung
DE112018003756T5 (de) Prüfung und initialisierung von klein-chips auf wafer-niveau
DE102014114517A1 (de) Verfahren zum Bearbeiten eines Wafers und Waferstruktur
DE2024608C3 (de) Verfahren zum Ätzen der Oberfläche eines Gegenstandes
DE102018214408A1 (de) Multiklinge und bearbeitungsverfahren für ein werkstück
DE102019123780A1 (de) Verfahren zum herstellen eines halbleiter-package und halbleiter-package
DE112016006064B4 (de) Vorrichtung mit abgeschirmter Bündelverbindung und Verfahren zu deren Herstellung und System diese aufweisend
DE112020001296T5 (de) Fräsen von flexfolie mit zwei leitenden schichten von beiden seiten
DE112017007890T5 (de) Halbleitervorrichtung, Hochfrequenz-Leistungsverstärker und Verfahren zum Herstellen einer Halbleitervorrichtung
DE10132668B4 (de) Halbleitervorrichtung mit definierter Eingangs- /Ausgangsblockgröße und Verfahren zu deren Entwicklung
DE102018213786A1 (de) Bearbeitungsverfahren für einen Wafer
DE112020007228T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102017218365A1 (de) Die-Kontaktstelle, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102017209185A1 (de) Ausdehnungsfolie, Herstellungsverfahren für eine Ausdehnungsfolie und Verfahren zum Ausdehnen einer Ausdehnungsfolie
DE102016219811A1 (de) Waferbearbeitungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication