CN111128764A - 共形屏蔽方法 - Google Patents

共形屏蔽方法 Download PDF

Info

Publication number
CN111128764A
CN111128764A CN201911250515.6A CN201911250515A CN111128764A CN 111128764 A CN111128764 A CN 111128764A CN 201911250515 A CN201911250515 A CN 201911250515A CN 111128764 A CN111128764 A CN 111128764A
Authority
CN
China
Prior art keywords
product
protective layer
shielding
temperature adhesive
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911250515.6A
Other languages
English (en)
Inventor
郭峻诚
陈建超
刘鲁亭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Goertek Microelectronic Research Institute Co ltd
Original Assignee
Qingdao Goertek Microelectronic Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Goertek Microelectronic Research Institute Co ltd filed Critical Qingdao Goertek Microelectronic Research Institute Co ltd
Priority to CN201911250515.6A priority Critical patent/CN111128764A/zh
Publication of CN111128764A publication Critical patent/CN111128764A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明提供一种共形屏蔽方法，包括：将产品置件的底部涂覆保护层，其中，所述产品置件包括外壳和与所述外壳相连接的底部；将涂覆有保护层的产品置件放置在高温胶膜上；对将放置在所述高温胶膜上的产品置件喷涂屏蔽层，其中，所述屏蔽层喷涂在所述外壳上；将喷涂有屏蔽层的产品置件从所述高温胶带上取出，并清除所述产品置件底部的所述保护层。利用本发明，能够解决现有的共形屏蔽方法中在产品的基板与高温胶膜的粘结位置容易产生进行毛边，导致污染其他产品或者在组装过程中发生短路等问题。

Description

共形屏蔽方法
技术领域
本发明涉及电磁波屏蔽技术领域，更为具体地，涉及一种共形屏蔽方法。
背景技术
目前，共形屏蔽主要用于WiFi、Memory等SIP(System In a Package，系统及封装)模组的封装上，用来隔离封装内部电路与外部系统之间的干扰。
其中，BGA(Ball Grid Array，中文名称为：焊球阵列封装)型态产品也采用共形屏蔽技术，图1示出了现有的共形夹屏蔽方法，如图1所示，将载具1’放置在高温胶膜2’上，利用激光在高温胶膜2’上切割出与产品4’尺寸相对应的孔洞3’产品，将产品4’依序放置于每个孔洞4’上，其中，高温胶膜2’与产品4’的底部基板的位置相粘结(高温胶膜2’将产品4’基板以下的位置进行保护，防止在形成屏蔽层的过程中导电材料被涂覆在产品的底部)，然后再通过溅镀或喷涂方式对产品4’进行涂覆导电材料，在产品4’的表面形成屏蔽层5’，当屏蔽层5’形成在产品表面后将高温胶膜2’撕除；但是，在撕除高温胶膜2’的过程中，在产品4’底部(即：在产品的基板位置)容易产生毛边6’，此毛边6’容易污染其他产品，并在后续产品组装时发生短路。
为解决上述问题，亟需一种新的能够克服上述缺陷的共形屏蔽方法。
发明内容
鉴于上述问题，本发明提供一种共形屏蔽方法，以解决现有的共形屏蔽方法中在产品的基板与高温胶膜的粘结位置容易产生进行毛边，导致污染其他产品或者在组装过程中发生短路等问题。
本发明提供一种共形屏蔽方法，包括：
将产品置件的底部涂覆保护层，其中，所述产品置件包括外壳和与所述外壳相连接的底部；
将涂覆有保护层的产品置件放置在高温胶膜上；
对放置在所述高温胶膜上的产品置件喷涂屏蔽层，其中，所述屏蔽层喷涂在所述外壳上；
将喷涂有屏蔽层的产品置件从所述高温胶带上取出，并清除所述产品置件底部的所述保护层。
此外，优选的方案是，所述产品置件包括电子产品以及与所述电子产品焊接的BGA芯片，所述电子产品包括所述外壳和与所述外壳相固定的基板，其中，
所述保护层设置所述基板和所述BGA芯片上。
此外，优选的方案是，所述保护层为水溶胶保护层或者化学溶剂保护层。
此外，优选的方案是，若，所述保护层为所述水溶胶保护层，采用水清除所述保护层。
此外，优选的方案是，若所述保护层为所述化学溶剂保护层，采用化学溶剂清除所述保护层。
此外，优选的方案是，通过溅镀或喷涂方式在所述产品置件上形成屏蔽层。
此外，优选的方案是，所述屏蔽层的材质为导电材料。
从上面的技术方案可知，本发明提供的共形屏蔽方法，能够取得以下有益效果：
1)通过在产品置件的底部设置保护层，能够防止溅镀工艺或喷涂工艺污染到产品的底部；
2)产品置件放置在高温胶膜上，利用BGA芯片上的锡球高度，避免产品基板的侧壁接触到高温胶膜，进一步避免基板的毛边产生，减少后续组装过程中短路风险；
3)与传统的共形屏蔽方法相比，本发明的共形屏蔽方法中不需要激光打孔，可以减少成本；同时，在产品置件上不用保留高温胶膜黏贴位置，故可以减少产品平面尺寸。
为了实现上述以及相关目的，本发明的一个或多个方面包括后面将详细说明的特征。下面的说明以及附图详细说明了本发明的某些示例性方面。然而，这些方面指示的仅仅是可使用本发明的原理的各种方式中的一些方式。此外，本发明旨在包括所有这些方面以及它们的等同物。
附图说明
通过参考以下结合附图的说明，并且随着对本发明的更全面理解，本发明的其它目的及结果将更加明白及易于理解。在附图中：
图1为现有的共形屏蔽方法的示意图；
图2为根据本发明实施例的共形屏蔽工艺流程图；
图3为根据本发明实施例的共形屏蔽方法流程示意图。
其中的附图标记包括：1、载具，2、高温胶膜，3、保护层，4、屏蔽层，1’、载具，2’、高温胶膜，3’、孔洞，4’、产品，5’、屏蔽层，6’、毛边。
在所有附图中相同的标号指示相似或相应的特征或功能。
具体实施方式
针对前述提出的现有的共形屏蔽方法中在产品的基板与高温胶膜的粘结位置容易产生进行毛边，导致污染其他产品或者在组装过程中发生短路等问题，本发明提供了一种新的共形屏蔽方法，从而解决上述问题。
在下面的描述中，出于说明的目的，为了提供对一个或多个实施例的全面理解，阐述了许多具体细节。然而，很明显，也可以在没有这些具体细节的情况下实现这些实施例。
以下将结合附图对本发明的具体实施例进行详细描述。
为了说明本发明提供的共形屏蔽方法，图2示出了根据本发明实施例的共形屏蔽工艺流程，图3示出了根据本发明实施例的共形屏蔽方法流程。
如图3所示，本发明提供的共形屏蔽方法，包括：
S310：将产品置件的底部涂覆保护层，其中，产品置件包括外壳和与外壳相连接的底部；
S320：将涂覆有保护层的产品置件放置在高温胶膜上；
S330：对放置在高温胶膜上的产品置件喷涂屏蔽层，其中，屏蔽层喷涂在外壳上；
S340：将喷涂有屏蔽层的产品置件从高温胶带上取出，并清除产品置件底部的保护层。
图2和图3相互结合，详细示出了本发明提供的共形屏蔽方法，在本发明的实施例中，产品置件包括电子产品以及与电子产品焊接的BGA芯片，电子产品包括外壳和与外壳相固定的基板，保护层设置基板和BGA芯片上，也就是说，产品置件的底部就是指电子产品的基板和BGA芯片，并且BGA芯片上有锡球，在基板和BGA芯片焊接时，BGA芯片通过锡球与基板相互焊接在一起。
由于产品置件的底部是由电子产品的基板和BGA芯片均设置有很多线路，为了防止在后续的工艺中污染到基板和BGA芯片的线路，所以在共形屏蔽之前需要先将基板和BGA芯片保护起来，因此本发明采用在基板和BGA芯片上设置一层保护层3。
在本发明的实施例中，保护层3可以为水溶胶保护层，也可以为化学溶剂保护层。由于在工艺的最后产品置件的保护需要清除掉，以便后续的产品组装，所以，在选择保护层材料需要满足两个必要的条件，第一能够保护基板和BGA芯片，第二能够方便后续的清除；在具体应用中，根据实际情况，确定选择哪种类型的保护层。
在满足保护作用的前提下，根据清除剂的选择进行确定选择哪种材料的保护层，在本发明的实施例中，若采用水清除保护层，那么在产品的底部的涂覆的保护层为水溶胶保护层；若采用化学溶剂清除保护层，那么在产品的底部的保护层为化学溶剂保护层。
在本发明的实施例中，高温胶膜的作用主要是起到承载运输的作用，在高温胶膜上设置有载具1，将设置有保护层3的产品置件放置在高温胶带上后，就可以对产品置件的外壳进行屏蔽；目前，一般通过溅镀或喷涂方式在产品置件上形成屏蔽层4，并且屏蔽层4的材质为导电材料，只要能起到屏蔽作用的导电材料即可。
在图2所示的实施例中，在产品置件上形成屏蔽层4的过程中，产品置件放置在高温胶膜2上后，就可以采用溅镀或喷涂方式对产品置件进行溅镀或者喷涂；图2所示的实施例相比于图1的实施例，图2实施例中通过在产品置件的底部设置保护层3，替代图1中在高温胶膜上通过设置开孔保护产品置件的底部；图2与图1所示的实施例相比，由于产品置件的BGA芯片上设置有锡球，产品置件利用BGA芯片上的锡球高度差，产品置件基板的侧壁接触不到高温胶膜，在基板上不用设置如图1中的粘贴位置，从而避免基板的侧壁有金属毛边的产生，进一步减少后续组装过程中基板与其他电子器件出现短路风险。
其中，共形屏蔽就是将屏蔽层和产品置件完全融合在一起，产品置件自身就带有屏蔽功能，解决SIP模组内部以及周围环境之间的干扰，对封装尺寸和重量几乎没有影响，具有优良的电磁屏蔽性能，取代大尺寸的金属屏蔽罩，不占用额外的空间，从而减少产品的尺寸。
在本发明的实施例中，将形成屏蔽层4的产品置件放置在清洗剂(水溶剂或者化学溶剂)中进行清洗，将产品置件中的保持层清除掉，清除干净的产品置件上只在电子产品的外壳上设置有屏蔽层，在产品置件的底部露出基板和BGA芯片，为后续组装时，通过基板和BGA芯片与其他的电子器件电连接。
通过上述实施方式可以看出，本发明提供的共形屏蔽方法，通过在产品置件的底部设置保护层，能够防止溅镀工艺或喷涂工艺污染到产品的底部；产品置件放置在高温胶膜上，利用BGA芯片上的锡球高度，避免产品基板的侧壁接触到高温胶膜，进一步避免基板的毛边产生，减少后续组装过程中短路风险；与传统的共形屏蔽方法相比，本发明的共形屏蔽方法中不需要激光打孔，可以减少成本；同时，在产品置件上不用保留高温胶膜黏贴位置，故可以减少产品平面尺寸。
如上参照附图以示例的方式描述了根据本发明提出的共形屏蔽方法。但是，本领域技术人员应当理解，对于上述本发明所提出的共形屏蔽方法，还可以在不脱离本发明内容的基础上做出各种改进。因此，本发明的保护范围应当由所附的权利要求书的内容确定。

Claims (7)

1.一种共形屏蔽方法，其特征在于，包括：
将产品置件的底部涂覆保护层，其中，所述产品置件包括外壳和与所述外壳相连接的底部；
将涂覆有保护层的产品置件放置在高温胶膜上；
对放置在所述高温胶膜上的产品置件喷涂屏蔽层，其中，所述屏蔽层喷涂在所述外壳上；
将喷涂有屏蔽层的产品置件从所述高温胶带上取出，并清除所述产品置件底部的所述保护层。
2.如权利要求1所述的共形屏蔽方法，其中，
所述产品置件包括电子产品以及与所述电子产品焊接的BGA芯片，所述电子产品包括所述外壳和与所述外壳相固定的基板，其中，
所述保护层设置所述基板和所述BGA芯片上。
3.如权利要求1所述的共形屏蔽方法，其中，
所述保护层为水溶胶保护层或者化学溶剂保护层。
4.如权利要求3所述的共形屏蔽方法，其中，
若所述保护层为水溶胶保护层，采用水清除所述保护层。
5.如权利要求3所述的共形屏蔽方法，其中，
若所述保护层为化学溶剂保护层，采用化学溶剂清除所述保护层。
6.如权利要求1～5中任一项所述的共形屏蔽方法，其中，
通过溅镀或喷涂方式在所述产品置件上形成屏蔽层。
7.如权利要求1～5中任一项所述的共形屏蔽方法，其中，
所述屏蔽层的材质为导电材料。
CN201911250515.6A 2019-12-09 2019-12-09 共形屏蔽方法 Pending CN111128764A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911250515.6A CN111128764A (zh) 2019-12-09 2019-12-09 共形屏蔽方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911250515.6A CN111128764A (zh) 2019-12-09 2019-12-09 共形屏蔽方法

Publications (1)

Publication Number Publication Date
CN111128764A true CN111128764A (zh) 2020-05-08

Family

ID=70497952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911250515.6A Pending CN111128764A (zh) 2019-12-09 2019-12-09 共形屏蔽方法

Country Status (1)

Country Link
CN (1) CN111128764A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108288614A (zh) * 2017-01-10 2018-07-17 株式会社迪思科 半导体器件芯片和半导体器件芯片的制造方法
CN109346415A (zh) * 2018-09-20 2019-02-15 江苏长电科技股份有限公司 封装结构选择性包封的封装方法及封装设备
CN109979830A (zh) * 2017-12-28 2019-07-05 巴伦电子有限公司 半导体封装件的制造方法
CN110299346A (zh) * 2019-06-24 2019-10-01 通富微电子股份有限公司 一种电磁屏蔽封装器件及其制造方法
CN110473830A (zh) * 2018-05-09 2019-11-19 株式会社迪思科 晶片的分割方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108288614A (zh) * 2017-01-10 2018-07-17 株式会社迪思科 半导体器件芯片和半导体器件芯片的制造方法
CN109979830A (zh) * 2017-12-28 2019-07-05 巴伦电子有限公司 半导体封装件的制造方法
CN110473830A (zh) * 2018-05-09 2019-11-19 株式会社迪思科 晶片的分割方法
CN109346415A (zh) * 2018-09-20 2019-02-15 江苏长电科技股份有限公司 封装结构选择性包封的封装方法及封装设备
CN110299346A (zh) * 2019-06-24 2019-10-01 通富微电子股份有限公司 一种电磁屏蔽封装器件及其制造方法

Similar Documents

Publication Publication Date Title
US10062582B2 (en) Fabrication method of package having ESD and EMI preventing functions
US5578874A (en) Hermetically self-sealing flip chip
US8446002B2 (en) Multilayer wiring substrate having a castellation structure
US8264070B2 (en) Package structure with ESD and EMI preventing functions
US20060006517A1 (en) Multi-chip package having heat dissipating path
KR20200110289A (ko) 전자 소자 모듈
US20070052827A1 (en) Coated wafer level camera modules and associated methods
CN1849052A (zh) 电磁干扰屏蔽封装体及其制程
US20090014847A1 (en) Integrated circuit package structure with electromagnetic interference shielding structure
JPH10308419A (ja) 半導体パッケージ及びその半導体実装構造
JP2017518650A (ja) 未パッケージ半導体デバイスを伴う回路アセンブリの製造
JPH0217659A (ja) 回路チップをｅｍｉ、ｅｓｄ、熱及び機械的衝撃から保護するためのパッケージ
JP2008288553A (ja) 集積回路を実装するラベル型フレキシブル回路基板の製作方法およびその構造
KR20190116887A (ko) 전자 소자 모듈 및 그 제조 방법
US4272644A (en) Electronic hybrid circuit package
CN111128764A (zh) 共形屏蔽方法
US20060116014A1 (en) Memory cards and method of fabricating the memory cards
CN109273418A (zh) 一种芯片封装结构及方法
JP2006216950A (ja) スロット付基板
KR20070009150A (ko) 방열 특성을 갖는 칩 패키지
TW201214650A (en) Chip package having fully covering shield connected to GND ball
US7612441B1 (en) Image-sensing chip package module adapted to dual-side soldering
US5959247A (en) Low cost protective coating and method for a die-on-board electronic assembly
CN108010887A (zh) 一种多摄像头模组及其加工方法
CN216288417U (zh) 一种半导体封装器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200508