JP2017518650A - 未パッケージ半導体デバイスを伴う回路アセンブリの製造 - Google Patents

未パッケージ半導体デバイスを伴う回路アセンブリの製造 Download PDF

Info

Publication number
JP2017518650A
JP2017518650A JP2017516645A JP2017516645A JP2017518650A JP 2017518650 A JP2017518650 A JP 2017518650A JP 2017516645 A JP2017516645 A JP 2017516645A JP 2017516645 A JP2017516645 A JP 2017516645A JP 2017518650 A JP2017518650 A JP 2017518650A
Authority
JP
Japan
Prior art keywords
circuit assembly
transferred
devices
semiconductor device
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017516645A
Other languages
English (en)
Other versions
JP2017518650A5 (ja
Inventor
ハスカ アンドリュー
ハスカ アンドリュー
ピーターソン コディ
ピーターソン コディ
クリスティ ケイシー
クリスティ ケイシー
アダムス クリントン
アダムス クリントン
オジアス オリン
オジアス オリン
Original Assignee
ロヒンニ リミテッド ライアビリティ カンパニー
ロヒンニ リミテッド ライアビリティ カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ロヒンニ リミテッド ライアビリティ カンパニー, ロヒンニ リミテッド ライアビリティ カンパニー filed Critical ロヒンニ リミテッド ライアビリティ カンパニー
Publication of JP2017518650A publication Critical patent/JP2017518650A/ja
Publication of JP2017518650A5 publication Critical patent/JP2017518650A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本明細書で説明しているのは、回路を半導体デバイスと合体させる電子製品（たとえば、モバイルデバイス、コンピュータなど）の効率的で効果的な製造に関する方法である。本明細書で説明するように、新しい製造アプローチでは、製造中に電子製品の回路に未パッケージ半導体デバイス（すなわち、ダイ）を組み込んでいる。これは、直接のキャリア回路ダイ移送アプローチを用いて行なわれる。加えて、ダイ及び／またはその関連する回路を所定の位置でパッケージする（すなわち、「その場パッケージング」）。この要約は、請求項の範囲または意味を解釈または限定するために用いられることはないという理解のもとに提出されている。

Description

半導体デバイスは、半導体材料（たとえばシリコン、ゲルマニウム、ガリウムヒ素など）を用いる電気部品である。半導体デバイスは典型的に、単一の個別デバイスとしてまたは集積回路（ＩＣ）として製造される。単一の個別デバイスの例としては、発光ダイオード（ＬＥＤ）、ダイオード、トランジスタ、抵抗器、キャパシタ、ヒューズなどが挙げられる。
半導体デバイスの作製は典型的に、無数のステップを有する入り組んだ製造プロセスを伴っている。作製の最終製品はパッケージされた半導体デバイスである。「パッケージされた」修飾語は、最終製品に組み込まれるエンクロージャ及び保護機能並びにパッケージ内のデバイスを最終的な回路に組み込むことを可能にするインターフェースを指す。
半導体デバイスに対する従来の作製プロセスは、半導体ウェハーから始まる。ウェハーを多数の未パッケージ半導体デバイスにダイスカットする。本明細書において、未パッケージ半導体デバイスを半導体デバイスダイと言うことがある。実際には、ウェハーハンドリングとパッケージングとの間の行為を「ダイ準備」と言う場合がある。このような準備の後に、従来の作製プロセスではダイをそれぞれパッケージする。
典型的に、パッケージングは、ダイをプラスチックまたはセラミックパッケージ（たとえば、モールドまたはエンクロージャ）内に載置することを伴う。パッケージングにはまた、ダイ接点をピン／ワイヤに接続して最終的な回路と相互作用／相互接続することが含まれる。半導体デバイスのパッケージングは典型的に、ダイをシールして環境（たとえば、ホコリ、温度、及び／または水分）から保護することによって完了する。
製品製造者は、パッケージされた半導体デバイスを自分の製品の回路に含める。そのパッケージングのおかげで、デバイスは、製造業が作っている製品の回路アセンブリに「プラグインされる」準備ができている。なぜならば、そのパッケージングのおかげで、デバイスは、デバイスを劣化または破壊する場合があることから保護されるからである。加えて、それらのパッケージングのおかげで、デバイスは本来的に、パッケージの内部に見られるダイよりも大きい（たとえば、典型的にほぼ、厚さが１０倍よりも大きく、面積が１０倍よりも大きく、その結果、体積が１００倍よりも大きい）。したがって、結果として得られる回路アセンブリは、半導体デバイスのパッケージングよりも薄い任意のものとすることができる。
従来のダイ最終製品メタ製造１００を例示する図である。 本明細書で説明する技術及び方法による新しいダイ最終製品メタ製造技術の実施態様２００の実施例を例示する図である。 本明細書で説明する回路組立て技術の実施態様３００の実施例を例示する図である。 図４Ａ及び４Ｂは本明細書で説明する技術及び方法による回路製造アプローチの実施態様の実施例を例示する図である。 図４Ａ及び４Ｂは本明細書で説明する技術及び方法による回路製造アプローチの実施態様の実施例を例示する図である。 本明細書で説明する技術及び方法による直接キャリア回路移送技術の実施態様の実施例を例示する図である。 図６Ａ〜６Ｄは本明細書で説明する技術及び方法によるその場パッケージング技術の実施態様の実施例の断面図を例示する図である。 図６Ａ〜６Ｄは本明細書で説明する技術及び方法によるその場パッケージング技術の実施態様の実施例の断面図を例示する図である。 図６Ａ〜６Ｄは本明細書で説明する技術及び方法によるその場パッケージング技術の実施態様の実施例の断面図を例示する図である。 図６Ａ〜６Ｄは本明細書で説明する技術及び方法によるその場パッケージング技術の実施態様の実施例の断面図を例示する図である。 本明細書で説明する技術及び方法によるプロセス例を例示するフロー図である。 本明細書で説明する技術及び方法によるプロセス例を例示するフロー図である。
発明を実施するための形態では添付の図を参照する。図において、参照番号の最も左の数字が、参照番号が最初に現れる図を特定している。図面の全体に渡って同じ番号を用いて同様の特徴及び構成部品を参照している。
本明細書で説明しているのは、回路を半導体デバイスと合体させる電子製品（たとえば、モバイルデバイス、コンピュータなど）の効率的で効果的な製造に対する方法及び技術である。新しいアプローチでは、２つの異なる製造プロセスを合体して単一の製造プロセスにしている。従来、半導体デバイス製造者は、パッケージされたデバイスを製造して、販売して、及び分配していた。製品製造者は、パッケージされたデバイスを購入した後、このようなデバイスを自分の電子製品内に組み込んでいた。
これに対し、新しいアプローチを用いた場合には、製品製造者は、未パッケージ半導体デバイス（すなわち、ダイ）をその製品の回路に組み込む。新しいアプローチを用いた場合、製品製造者はダイ及びその関係する回路を所定の位置でパッケージすることができる（本明細書では「その場パッケージング」と言う）。
典型的なダイ最終製品メタ製造
図１に例示するのは、従来のダイ最終製品メタ製造１００である。メタ製造には通常、３つの部分が含まれる。半導体デバイスパッケージ製造１１０、出荷／保管１５０、及び製品製造１６０である。
半導体デバイスパッケージ製造１１０には、ダイ作製１２０、ダイソーティング１３０、及びダイパッケージング１４０が含まれる。
ダイ作製１２０を始める前に、ウェハー製造者によって半導体ウェハーが供給される。典型的なウェハーは、シリコンまたは他の半導体材料のインゴットからスライスされる。各ウェハーには、多くの（たとえば、１００、１０００の、または１００万個の）半導体デバイスが含まれる。半導体デバイスは典型的に、単一の個別デバイスとしてまたは集積回路（ＩＣ）として製造される。単一の個別デバイスの例として、発光ダイオード（ＬＥＤ）、ダイオード、トランジスタ、抵抗器、キャパシタ、ヒューズなどが挙げられる。説明を目的として、ＬＥＤは本明細書で説明する半導体デバイスの具体例である。より詳細には、ＬＥＤは、本明細書で説明する単一個別半導体デバイスの具体例である。
ダイ作製１２０には、ウェハー載置１２１、ウェハーエッチング１２２、ダイテスティング１２３、ウェハーダイシング１２４、及びウェハーストレッチング１２５が含まれる。ダイ作製はしばしば、ダイ準備と言われる。当業者は、従来のダイ準備を、ウェハーをパッケージング及び／またはテスティング用に準備する半導体デバイス作製におけるステップとしてとらえている。
ウェハー載置１２１の間に、ウェハーは伸縮性のある粘着性の低い接着テープ上に載置される。接着テープ自体はリングに取り付けられている。このテープは一般的に、「ダイシングテープ」またはより広く「青色テープ」と言われる。なぜならば、従来、青色相を有するからである。ダイシングテープによってウェハー（及び最終的にダイ）が保持または運ばれているため、一般的にキャリアテープまたはより単にキャリアと呼ばれることが多い。
ダイシングテープは多くの場合にフレキシブルで伸縮性のある材料（たとえばポリ塩化ビニル（ＰＶＣ））から形成され、接着剤（たとえば、アクリルまたは合成アクリル）が一方の側に接着されている。ダイシングテープは典型的に、引き裂き強さが高く、フレキシブルで、伸縮性がある。一般的に、ダイシングテープの主な目的の１つは、ウェハーを別個のダイにダイシングする１２４間に個々のダイが所定の位置で堅固のままでいることを確実にすることである。
ウェハーを載置した後に、ウェハーをエッチングして１２２、ダイスカットする１２４。ウェハーエッチングはスコーリングと言うこともある。ウェハーダイシングは半導体ダイ切断と言う場合がある。しばしば、エッチング／ダイシングの組み合わせはダイ分離と言われる。
ダイ分離（たとえば、エッチング１２２及びダイシング１２４）の間に、ウェハーを形状（普通は矩形）に切断する。これらの矩形の断片がそれぞれダイと言われる。ウェハーの回路のそれら機能的部分の間に、ノコギリ（または同様のもの）がウェハー内の半導体デバイスの回路に損傷を与えることなくウェハーを安全に切断することができる細い非機能的空隙部が予測される。通常、ダイシングは、ダイヤモンドチップ歯を伴う水冷式丸ノコを用いて行なわれる。
テスティング１２３の間、各半導体デバイスは種々のテスティングを受ける。このテスティングから、各デバイスの種々の特性が判定されて追跡記録される。すなわち、ウェハーのデバイスのデータベースまたはマップが形成され、そこに各デバイスの判定された特性が記録されている。本明細書において、これを「デバイスマップ」、「ダイデータベース」などと言う場合がある。図１に示すように、テスティング１２３は、図示では、エッチング１２２及びダイシング１２４を行なっている。他の具体例では、テスティングをダイ作製１２０中の他の時点で行なうことができる。
典型的に、テスティング１２３には、ウェハー上のダイを、極めて小さいプローブをダイに対して押圧するエレクトロニクステスターを用いてテストすることが伴う。テスティングは多くの場合に、ダイの回路の電気的機能性を判定することが伴う。たとえば、ＬＥＤダイをテストするとき、その輝度特性が追跡記録される。このような輝度特性には輝度、色彩などが含まれていても良い。
ダイ分離の後に、ウェハーを典型的に延伸する１２５。これはウェハー拡張とも言われる。ウェハーが接着されたダイシングテープを半径方向に延伸して、ウェハーの現時点で物理的に分離されたダイ間の空隙部を増加させる。これを行なう典型的な理由は、出荷中または従来のピックアンドプレース操作中のダイエッジ損傷を防止する。
多くの具体例では、ダイソーティング１３０はダイ作製の次に行なわれる。これをダイビニングと言う場合がある。ダイソーティングの目的は、同様のダイを「貯蔵庫」に一緒に集めることである。ダイのソーティングは、テスティング１２３の間に判定されたそれらの特性に基づいて行なう。
ダイソーティング１３０は延伸されたウェハー１２５（ダイ作製１２０の結果である）から始まる。ピックアンドプレース機１３２が、延伸されたウェハーから個々のダイを取り上げる。図示したように、延伸されたウェハー１３３は、同じ延伸されたウェハー１２５の側面図である。延伸されたウェハー１３４は、１つのダイが取り出された後の同じウェハー１３３を示している。ピックアンドプレース機１３２は、ダイを１つまたは多くの「貯蔵庫」１３５（または貯蔵されたキャリア）内に配置する。貯蔵庫は多くの場合に、ダイシングテープ上のダイのマトリックスである。各貯蔵庫には、１または複数の特性に基づいて同様または類似のダイが含まれている。
ピックアンドプレース機１３２は、半導体デバイス（たとえば、ＬＥＤ）の製造者が、自分のデバイスをある位置から別の位置へ移送するために広く用いる類の機械である。詳細には、このような機械は、単一の個別デバイス（たとえば、ＬＥＤ）をあるキャリアテープから別のキャリアテープへ取るために用いられる。図示するように、ダイソーティング１３０を用いて、ピックアンドプレース機１３２は、当初のキャリア１３３／１３４からダイを取って、複数の貯蔵されたキャリア１３５の１つの上に配置する。
パッケージング１４０の段階は、同様のダイの貯蔵されたキャリア（キャリア１４１として示す）の１つから始まる。ピックアンドプレース機１４２は、図示では、キャリア１４３の側面図からダイを取ってパッケージモールド１４４内に配置する。これは、多くの場合に載置と言われる。パッケージングモールド１４４は多くの場合に、プラスチックまたはセラミックから作られる。１４５において、ワイヤを加えてダイの電気接点をパッケージングの外部コンタクトに接続する。１４６において、モールドに環境保護シール剤を充填する。多くの場合にダイにキャップをする。これを１４７に示す。ダイがＬＥＤである場合には、多くの場合に、このキャップは光をフォーカスして方向付けるレンズである。
Ｗｉｋｉｐｅｄｉａ．ｃｏｍに半導体パッケージがこのように説明されている。半導体パッケージは、デバイス（たとえばダイオード）に対してわずか２つのリードまたはコンタクトを有していても良いし、または高性能なマイクロプロセッサの場合には、パッケージは数１００の接続部を有していても良い。非常に小さいパッケージの場合、それらのワイヤリードのみによって支持される場合がある。
半導体に対する接続部を設けて廃熱に対処することに加えて、半導体パッケージは「チップ」を環境（特に水分の侵入）から保護しなければならない。パッケージ内部に漂遊パーティクルまたは腐食生成物があると、デバイスの性能が劣化することまたは故障が生じることがある。密封したパッケージであれば、基本的に周囲とのガス交換がない。このような構造には、ガラス、セラミック、または金属エンクロージャが必要である。
パッケージされたデバイス１４７によって表すように、パッケージされた半導体デバイス（たとえば、ＬＥＤ）は、半導体デバイスパッケージ製造１１０の結果である販売可能な製品である。
多くの場合に、デバイスパッケージャーはパッケージされたデバイスを一括してパッケージして、製品製造者への分配を容易にし、またその同じ製造者による回路内への配置を容易にする。たとえば、各デバイスをパッケージした後に、パッケージャーは複数のパッケージされたデバイスを一緒に集めて、それらを分配パッケージング（「リール」と言うことが多い）の中に配置する。たとえば、各パッケージされたデバイスは、粘着テープのストリップ上及び／または泡／気泡封じ込めストリップ内に配置される。
出荷／保管１５０部分には、倉庫１５２及びその倉庫へ／からの出荷１５４、１５６が含まれる。典型的に、パッケージされたデバイスは、商業事業、特にデバイス／製品製造業によって購入される。このような購入まで、パッケージされたデバイスは保管される。出荷／保管１５０部分が表すのは、パッケージされたデバイスの製造者が、注文を待つ間保管するためにまたは分配システムの一部として自分の製品を倉庫１５４へ出荷する１５２典型的なシナリオである。倉庫１５４から、購入されたパッケージされたデバイスが、たとえば製品製造者１７０へ送り出される１５６。しばしば出荷／送出（１５２／１５６）は国または海を渡る場合がある。それにより、ダイ最終製品メタ製造１００全体に対して時間及びコストが付加される。
製品製造１６０部分には、製品製造者１７０自体、電子製品に入る回路の組み立て１８０、及び製造された製品１９０が含まれる。
製品製造者１７０は、電子デバイスまたは製品またはその一部を製造及び／または販売する会社である。たとえば、製品製造者１７０は相手先ブランド製造者（ＯＥＭ）であっても良い。ＯＥＭは、別の会社の最終製品で用いられる部分またはサブシステムを作る会社である。とにかく、組み立てられている最終製品には、電子回路が含まれている。
１８０において、電子回路を組み立てる。このような組み立てには典型的に、たとえば、電子部品（たとえば、トランジスタ、ダイオード、ＩＣ、電池、抵抗器、キャパシタなど）をプリント回路基板（ＰＣＢ）上に配置して、このような構成部品をワイヤまたは他の導体トラックを用いて電子的にリンクすることが含まれる。実際には、ＰＣＢは典型的に伝導層及び非伝導性層を有している。ＰＣＢによって、電子部品及びそれらの伝導性リンクに対する機械的支持及び絶縁が得られる。
パッケージされたデバイス（たとえばデバイス１４７）は、１８０における電子回路の組み立てにおいて用いられる電子部品の種類の実施例である。パッケージされたデバイスはすでに環境要素から保護されているため、組み立てられた回路は必ずしも環境保護を必要としない。
１または複数の完了した回路を他の機械的及び機能的部分とともにアセンブルして、中間のサブシステムまたは最終製品自体を形成する。とにかく、全体的な製品製造プロセスのある時点で、最終製品を最終的にアセンブルして、顧客及び／または小売店に分配する準備ができる。本明細書では、最終製品を単に「製品」と言う場合がある。最終製品は電子回路が内部にあるほとんどのデバイスであっても良い。このような最終製品の例としては以下のものが挙げられる。携帯電話、ゲームコントローラ、デジタル音楽プレーヤ、デジタルカメラ、玩具、ビデオゲームコンソール、コンピュータ入力デバイス、医療機器、テレビジョン、コンピュータ、電気器具、自動車、イーブックリーダなど。
ダイ最終製品メタ製造技術の実施例
図２に例示するのは、本明細書で説明するような新しいダイ最終製品メタ製造技術の実施態様２００の実施例である。これ以降、この実施態様例を「メタ製造技術２００」と言う。従来のプロセスと本明細書で説明する新しいアプローチとの間の差の一部を示すために、この実施態様２００の記述を、図１に示した前述の従来のダイ最終製品メタ製造プロセス１００と対比する。示した差では、本明細書で説明する新しいアプローチの効率及び有効性の一部が強調されている。
図示したように、メタ製造２００には、ダイ作製２２０、電子製品に入る回路アセンブリの組み立て２８０、及び製造された製品２９０が含まれる。メタ製造２００の行為／部分は、製品製造者２７０によって、潜在的に単一のプラント／工場／場所において行なわれる。
本明細書で説明する技術及び方法を用いれば、従来のプロセス１００のステップ及び複雑な問題の多くが不要となり、したがってなくなる。簡単に言えば、未パッケージ半導体デバイスをそのキャリアから回路アセンブリへ直接移送する。回路アセンブリは後に最終製品内に配置される。回路アセンブリ組み立ての間、未パッケージ半導体デバイスは、その場（すなわち、所定の位置）で効果的にパッケージされる。
メタ製造技術２００を用いた場合、ダイ作製２２０と製品製造とを同じ場所で、実際には同じ製造プロセスの一部として行なうことができる。結果として、メタ製造技術２００では、従来のプロセス１００の出荷／保管／分配部分がなくなる。
メタ製造２００のダイ作製２２０を、図１に示す前述した従来のダイ最終製品メタ製造プロセス１００のダイ作製１２０の場合と同様で一致する方法で行なう。結果として、ダイ作製に対する既存の機器及び供給品をメタ製造２００のダイ作製２２０用に用いても良い。
ダイ作製２２０には、ウェハー載置２２１、ウェハーエッチング２２２、ダイテスティング２２３、ウェハーダイシング２２４、及びウェハーストレッチング２２５が含まれる。ウェハー載置２２１の間、ウェハーをキャリアたとえばダイシングテープ上に載置する。
ウェハーを載置した後に、ウェハーをエッチング２２２及びダイシング２２４によって分離する。ダイ分離の間、ウェハーをダイに切断する。テスティング２２３の間、半導体デバイスをテストして「デバイスマップ」または「ダイデータベース」を形成する。ダイ分離の間、ウェハーを典型的に延伸する２２５。
２８０において、回路アセンブリを組み立てる。これをどのように行なうかの実施態様の詳細について、以下に説明する。部分的には、回路アセンブリ組み立て２８０には、そのキャリアから回路アセンブリへの直接移送が含まれる。回路アセンブリは、後に最終製品内に配置される。回路アセンブリ組み立て２８０の間、未パッケージ半導体デバイスがその場（すなわち、所定の位置）で効果的にパッケージされる。
完了した回路アセンブリの１または複数を他の機械的及び機能的部分とともにアセンブルして、中間のサブシステムまたは最終製品自体を形成する。とにかく、全体的な製品製造プロセスのある時点で最終製品を最終的にアセンブルして、顧客及び／または小売店に分配する準備ができる。最終製品は、電子回路を内部に伴うほとんどのデバイスであっても良い。このような最終製品の例としては以下のものが挙げられる。携帯電話、ゲームコントローラ、デジタル音楽プレーヤ、デジタルカメラ、玩具、ビデオゲームコンソール、コンピュータ入力デバイス、医療機器、テレビジョン、コンピュータ、電気器具、自動車、イーブックリーダなど。
回路組立て技術の実施例
図３に例示するのは、本明細書で説明する回路組立て技術の実施態様３００の実施例である。この実施態様を本明細書では「回路組立て技術３００」と言う。この技術では、図２に示す前述した回路アセンブリ２８０の組み立ての一部として行なわれる主な行為を例示する。
回路組立て技術３００には、ダイの回路アセンブリへの直接移送３１０、回路製造３２０、及びその場パッケージング３３０が含まれる。
単純化した構造に示すように、直接移送３１０には、延伸されたウェハー（３１２における平面図及び３１６における側面図の両方に示す）、ダイ回路移送メカニズム３１４、及び回路アセンブリ３１８が含まれる。
延伸されたウェハー３１２／３１６は、多くのダイがキャリア基層（たとえば、接着剤ダイシングテープ）の一方の側に接着されている。図示するように、ダイ回路移送メカニズム３１４（または単に移送メカニズム）には、上下移動する往復ピンが含まれている。回路アセンブリ３１８には回路基板が含まれ、いくつかの実施態様では、回路の一部はすでに回路基板（または本明細書では単に「基板」）上または内にある。本明細書で用いる場合、回路アセンブリは、回路基板及び既存の伝導性リンクを含んでおり、ならびに／または回路アセンブリの結果として得られる回路を用いて機能回路を完成させるという最終目的のために伝導性リンクを受け取る／受け入れるように準備されている。
部分はブロック３１０に示す仕方で配列されている。最上部から最下部へ、それらを、最上部の移送メカニズム３１４、最下部の回路アセンブリ３１８、及びそれらの間に置かれた延伸されたウェハー３１６とともに配置する。さらに、それらを、回路アセンブリ３１８の受け取り側とキャリア基層のダイ側とが互いに面するように配置する。移送メカニズムを、ダイのキャリア基層の反対側にくるように配置する。直接移送は、たとえば、上下運動または往復タイプ運動によって行なう。これは、以下、後図５の文脈においてさらに説明する。
回路自体は３２０において形成される。回路は典型的に、回路アセンブリ３１８から組み立てられるかまたはすでに回路アセンブリ３１８の一部である。回路アセンブリ３１８には基板が含まれている。典型的に、本明細書で用いる場合、基板は回路をその上またはその中に支持するほど十分に強い平面材料である。このような材料の例としては以下のものが挙げられる（ただしこれらに限定されない）。ポリエチレンテレフタレート（ＰＥＴ）、ポリエステル、ポリ塩化ビニル（ＰＶＣ）、ポリアミドフィルム（たとえばＫａｐｔｏｎ（商標））、プリント回路基板（ＰＣＢ）など。多くの場合に、基板は薄い。基板はフレキシブルであっても良いしまたは硬くても良い。基板はダイシングテープでもないし、他の同様の伸縮性のある材料でもない。
回路アセンブリ３１８の基板上にあるとすぐに、ダイ基板に堅固に取り付けられる。これは多数の仕方で行なっても良い。その実施例には以下が含まれる。
・回路を硬化させることによって、ＬＥＤのパッドが回路に接合される。
・基板を、接着剤（おそらくキャリア基層上で用いられる接着剤よりも粘着性のあるもの）で覆っても良い。
・少量の接着剤を、回路アセンブリ３１８上の、ダイの移送が予想／計画される正確な場所に落とす。
・取り付けコーティングを回路アセンブリ３１８及び移送されたダイ上にスプレーして、ダイを所定の位置に保持する。
・直接移送メカニズム３１４は、接着剤を、移送されたダイ上または上方に堆積させることを、メカニズムのピンが皮下注射針として働くような方法で行なっても良い。
回路を回路アセンブリ３１８の基板上または内に形成することを、ブロック３１０に例示した直接移送の前または後に行なう。説明上、直接移送の後に基板上に形成されている回路の具体例について説明する。他の代替案及び選択肢については、以後、図４Ａ及び４Ｂの文脈において説明する。
３２０に示すように、伝導性リンク（たとえば、導電性配線３２２、３２４）を回路アセンブリ３１８の基板上に堆積することを、ダイを直接移送する（ブロック３１０によって例示する）前に行なう。次にダイ（たとえば、ダイ３２６、３２８）を、回路アセンブリ３１８の基板上に配置する。
図示するように、ダイ（たとえばダイ３２６及び３２８）を配線間にそうでなければ配線付近に配置する。いくつかの状況では、ダイ単独の配置は配線との電気接点を形成するのに十分なである。
その場パッケージング３３０を、直接キャリア回路ダイ移送３１０及び回路製造３２０の後に行なう。用語「その場」には、「所定の位置」または「その既存の場所または位置」の考え方が含まれる。より詳細には、本明細書で用いる場合、その場パッケージングには、ダイが回路アセンブリ内または上のしかるべき場所にあったらすぐにダイを「パッケージする」という形態が含まれる。これは、それぞれの個々のダイをそのダイを受け取るように専用にデザインされたモールドに取り付ける従来のパッケージングと対比される。ダイの取り扱いは、パッケージされたデバイスによって、回路に接続する標準化された方法が提供され、デバイスが保護され、及び可能性としてデバイスの特性の一部が改変される（たとえば、ＬＥＤの色彩調整がなされる）ように行なわれる。
その場パッケージング３３０ブロックの左側に示すのは、回路アセンブリの移送されたデバイス３３１の平面図である。この図には強調された破線円３３２も示されている。その場パッケージング３３０ブロックの右側に示すのは、強調された破線円３３２の断面図である。
すでに移送されたデバイス３３１を、その場パッケージング３３０の強調された破線円３３２内に示す。図示したように、デバイス３３１には少なくとも１つの導電性配線３３４がある。伝導性の相互接続（３３６に示す）を加えて、デバイス３３１の電気接点３３７を導電性配線３３４に接続する。この例及び他の実施態様例について、図６及びその関連する説明に関して以下で説明する。
ブロック３３０の右側に示すのは、回路アセンブリの基板３３８上の回路の断面図である。ここに示すのは、デバイス３３２、その導電性配線３３４、及びそれらの間の相互接続３３６である。
またブロック３３０にはコーティングノズル３４０を示している。コーティングノズル３４０は、図示では、液体コーティング材料３４２を回路アセンブリの回路上及び上方にスプレーしている。詳細には、コーティングが、デバイス３３１、その導電性配線３３４、及びそれらの相互接続３３６を覆っている。乾燥及び／または硬化したコーティングを３４４に示す。
このコーティングは、多くの目的（たとえばデバイスを環境への懸念（たとえば、熱、湿度、冷たさ、水分、ホコリなど）から保護することなど）に対してデザインしても良い。さらなる説明を図６の文脈及びその関係する説明において後で示す。
図４Ａ及び４Ｂに例示するのは、本明細書で説明する回路組立て技術に対する回路製造アプローチの実施態様例（それぞれ４００及び４５０）である。
図４Ａに示すのは、未パッケージ発光ダイオード（ＬＥＤ）４１０、基板４２０、及び一対の導電性配線４３０、４３２が含まれる実施態様例４００である。誘電体４４２によって配線４３０及び４３２が分離されている。ＬＥＤダイ４１０には２つの電気接点（４１２及び４１４）があり、矢印４４０はＬＥＤダイ４１０から発する光に対する移動の主方向を示している。
実施例４００に示すように、ＬＥＤダイ４１０は基板４２０に対して「逆さまに」または「うつ伏せに」配置されている。実際の「最上部」または「面」はＬＥＤダイ４１０上にはないが、両方の電気接点（４１２及び４１４）が存在するＬＥＤダイの側を本明細書では「最上部」または「面」と言う。ＬＥＤダイ４１０が、上下逆さまに、各コンタクトが動作電気接続を配線の１つに対して形成するような位置に配置される。たとえば、コンタクト４１２によって導電性配線４３０との動作電気接続が形成される。
これを達成するために、導電性配線４３０、４３２を基板４２０上にＬＥＤダイ４１０の前に堆積する。加えて、配線が依然として液体であるかまたは成形可能である間に、ＬＥＤダイ４１０を基板４２０上に配置する。こうして、配線が硬化または乾燥する前に、ＬＥＤダイ４１０を配線４３０、４３２上／上方に置く。
図示するように、配線が物理的に平行にそれらの間に十分に小さいスペースが存在するように配置されて、各配線がダイのコンタクトの１つに対して電気接続を形成できるようになっている。しかし、十分なスペースが配線間にあって、配線が互いに妨害すること（または接触する／アークを発するほどに十分に近いこと）及び回路に電力が供給されたときにショートが発生することを回避するようにしなければならない。
円で囲まれた領域４４２は配線間の誘電体スペースを表す。この誘電体スペースには、導電性配線間に置かれる空気または何らかの他の誘電体材料が含まれていても良い。少なくとも１つの実施態様では、コンタクト間の距離は５０ミクロンである。こうして、その実施態様では、誘電体スペースは５０ミクロン幅以下である。導電性配線及び／またはその他の誘電体材料には、ＬＥＤダイ４１０を基板４２０に取り付ける（すなわち、機械的に取り付ける）接着性があっても良い。
このシナリオにおいて、配線、誘電体材料、及び／または基板は非半透明であっても良い。実際には、それらは反射性であっても良い。結果として、放出されて反射した光の大部分の大まかな方向が矢印４４０によって表されている。代替的な具体例では、配線、誘電体材料、及び／または基板は、半透明であっても良いし、または完全に透明でさえあっても良い。それらの具体例では、光はまた、４４０によって表されるもの以外の他の方向に放出及び／または反射されても良い。
図４Ｂに示すのは、未パッケージ発光ダイオード（ＬＥＤ）４６０、基板４７０、及び一対の導電性配線４８０、４８２が含まれる実施態様例４５０である。ＬＥＤダイ４６０を、基板４７０に接着剤４９２（たとえば、ＵＶ硬化可能な接着剤）を用いて取り付ける。
相互接続用伝導性材料４８４、４８６が、ＬＥＤダイ４６０の電気接点（４６２及び４６４）に、それぞれ接続している。矢印４９０が、ＬＥＤダイ４６０から発する光に対する移動の主方向を示している。
実施例４５０に示すように、ＬＥＤダイ４６０を、基板４７０に対して「逆さまに」または「仰向けに」配置する。実際の「最上部」または「面」はＬＥＤダイ４６０上にはないが、両方の電気接点（４６２及び４６４）が存在するＬＥＤダイの側を本明細書では「最上部」または「面」と言う。ＬＥＤダイ４６０を、逆さまに、導電性配線４８０及び４８２間の位置に配置する。配置した後に、相互接続用伝導性材料を加えて、各コンタクトを配線に動作電気接続する。たとえば、相互接続用伝導性材料４８４によって、配線４８０とコンタクト４６２との間の動作接続が形成される。
これを達成するために、導電性配線４８０、４８２を基板４７０上に、ＬＥＤダイ４６０を基板上に配置する前に堆積する。配線（４８０、４８２）間において、接着剤４９２をＬＥＤダイが要求される場所に正確に配置する。次に、ＬＥＤダイ４６０を基板４７０上に、接着剤４９２上に配置する。接着剤４９２を乾燥させるかまたは硬化させて、ＬＥＤダイ４６０を基板４７０上に堅固に取り付ける。いくつかの実施態様では、接着剤４９２は２５ミクロン厚以下である。次に、相互接続材料（たとえば、４８４及び４８６）を、ＬＥＤダイ４６０のコンタクトが導電性配線に動作可能に接続されるように堆積する。相互接続材料を、たとえば、正確な流体分配装置（たとえばＡｄｖａｎＪｅｔ（商標）ＨＶ−２０００）によって置く。次に、相互接続材料を硬化または乾燥させる。
このシナリオでは、配線、接着剤、及び／または基板は半透明である。実際には、それらは透明であっても良い。結果として、放出及び反射した光の大部分の大まかな方向が矢印４９０によって表されている。代替的な具体例では、配線、接着剤、または基板のうちの１または複数は、不透明（すなわち非半透明）であっても良いし、またはおそらくは反射性であっても良い。これらの具体例では、光は、４９０によって表されるもの以外の他の方向に放出及び／または反射されても良い。
直接キャリア回路移送技術の実施例
図５に例示するのは、本明細書で説明する回路組立て技術の直接キャリア回路移送技術の実施態様例５００である。
単純化した形状で示すように、直接移送５００には延伸されたウェハー５１０が含まれ、左側には平面図を右側には断面図を示している。延伸されたウェハー５１０には、延伸されたキャリア基層５１２（たとえば、接着剤ダイシングテープ）が含まれ、多くの未パッケージ半導体デバイス（たとえばダイ５５０）が一方の側に接着されている。断面図に示すように、直接移送５００にはダイ回路移送メカニズム５３０及び回路基板５２０も含まれている。
最上部から最下部へ、最上部に移送メカニズム５３０、最下部に回路基板５２０、及びそれらの間に置かれた延伸されたウェハー５１０。この最上部から最下部への配列は、図示では、構成部品及び部分の位置合わせを例示している。他の実施態様では、構成部品を、最上部から最下部へのものと異なる角度及び方向で位置合わせしても良い。たとえば、左右交互とすることもできるし、またはある角度をなすこともできる。
構成部品の配列は、回路基板５２０の受け取り側とキャリア基層５１２のダイ側とが互いに面するように行なわれている。移送メカニズム５３０の配列は、キャリア基層５１２のダイと反対側に来るように行なわれている。直接移送は、たとえば、上下運動または往復タイプ運動によって行なわれる。
直接移送メカニズム５３０のピンは、各ダイ（たとえばダイ５５０）を押し下げて、ダイが回路基板と特定の所望の場所で物理的接触をするようにデザインされている。キャリア基層はピン留め行為の間に延伸する。ピンが後退するとすぐに、エラストマーの（すなわち、伸縮性のある）テープはピン留めされたダイを放出して、その自然の上方に延伸した状態にゴム弾性的に戻る。
図５に示すように、破線円５４０が示すのは、領域の一連の詳細図の文脈において本明細書で説明する対象領域である。対象領域の連続的な詳細図はＡ、Ｂ、及びＣと標示しており、５４０Ａ、５４０Ｂ、及び５４０Ｃと、それぞれ言う場合がある。
５４０Ａにおいて、ダイ５５０は、図示では、依然としてキャリア基層５１２に接着されており、回路基板５２０上方に吊るされている。この時点で、直接移送メカニズム５３２は動いていない。図示するように、仰向け実施態様が例示されている。これは、電気接点５５２が仰向けであることによって実証される。回路基板５２０には、２つの平行な伝導性リンク５２２、５２４があり、それらの間に接着剤５２６が設けられている。ダイ５５０が、接着剤５２６の上方及び伝導性リンク５２２、５２４間に吊されている。
キャリア基層５１２と回路基板５２０との間の距離は５ミリメートル以下である。いくつかの実施態様では、距離は２ミリメートル未満である。さらに他の実施態様では、距離は１ミリメートル未満である。
５４０Ｂにおいて、直接移送メカニズム５３０のピンは、図示では、垂直方向下向きに動いている。これを矢印５３２によって示す。その際、ピンは、ダイ５５０を下向きに回路基板５２０に向かって押して、キャリア基層５１２を延伸している。破線円によって示される領域５６０は、ピンがキャリア基層５１２とダイ５５０のほぼ中心で接触する領域である。領域５６０に示すように、ピンの下方運動によってキャリア基層５１２が延伸されて、基層がダイ５５０からそのエッジに沿って緩む。
ピンの下方運動によってダイ５５０が回路基板５２０上に当たる。ピン、ダイ５５０、及び他の材料（たとえば接着剤５２６及び伝導性リンク５２２、５４４）が位置合わせされているため、ピンの下方運動によってダイが接着剤内に及び潜在的に伝導性リンクに対して押圧される。
５４０Ｃにおいて、直接移送メカニズム５３０のピンは、図示では、垂直方向上方に後退する。これを矢印５３４によって示す。その際、ダイまたはキャリア基層５１２に対するすべての力が解放される。トランポリン様の仕方で、基層はほぼその当初の位置及び形状に戻る。これを領域５６２に示す。ダイ５５０は基板５２０に接着された状態で残る。後に、接着剤５２６及び／またはリンク５２２、５２４の硬化（または乾燥）が起こると、ダイが基板５２０永続的に取り付けられる。
延伸されたウェハー５１０は、デバイスの貯蔵または非貯蔵の収集物であっても良い。ダイのマップが分かっているので、直接移送５００は、延伸されたウェハー５１０上の特定のダイの選択を、所望の場所に配置すべきデバイスに対する所望の特性にマッチング（またはほぼフィット）している選択したダイの分かっている特性に基づいて行なっても良い。
直接移送メカニズムに関しては、１または複数の実施態様には一軸運動が伴う。部品（たとえば、ピン）が一方向に動いて、キャリアに接着されたダイを回路基板に当てる。そして同じ部品が（正確に反対方向に）縮んで、ダイを回路基板上に残してキャリア基層から放出する。その結果、動作は一軸に沿っている。一軸運動は、縫製機械における針のその運動に類似している。キャリア基層は、延伸されたときに半透明であっても良い。これは、移送するために基板上の所望／対象の場所上に移送すべきダイの位置合わせを助けるものである。
いくつかの実施態様では推力ピンを用いる。１つの実施態様では、推力ピンはキャリア基層を突き進んではおらず、単に基層をドーム状にしている。基層はピンが後退すると緩む。ダイは所定の位置に留まる。なぜならば、回路基板上の方が接着が大きいからである。ダイを基板に留める接着は化学的及び／または静電気的であっても良い。他の実施態様では、推力ピンはキャリア基層を実際に貫通して、機械的にダイを押してキャリア基層から離して基板上へ動かす。
その場パッケージング技術の実施例
図６Ａ〜６Ｄに例示するのは、本明細書で説明する回路組立て技術のその場パッケージング技術６００の実施態様例６１０、６３０、及び６５０の断面図である。
従来のパッケージングには、ダイをプラスチックまたはセラミックパッケージ（たとえば、モールドまたはエンクロージャ）内に載置することが含まれている。また従来のパッケージングには、ダイ接点をピン／ワイヤに接続して、最終的な回路と相互作用／相互接続することが含まれている。半導体デバイスの従来のパッケージングは典型的に、ダイをシールして環境（たとえば、ホコリ、温度、及び／または水分）から保護することによって完了する。
図示したように、その場パッケージング６００は直接キャリア回路ダイ移送及び回路製造の後に行なわれる。用語「その場」には、「所定の位置で」または「その既存の場所または位置で」という考え方が含まれる。より詳細には、本明細書で用いる場合、その場パッケージングには、ダイが回路（または少なくとも最終的に回路になる表面）上または内のしかるべき場所にあったらすぐにダイを「パッケージする」という形態等が含まれる。これは、それぞれの個々のダイをそのダイを受け取るように専用にデザインされたモールドに取り付ける従来のパッケージングと対比される。ダイの取り扱いは、パッケージされたデバイスによって、回路に接続する標準化された方法が提供され、デバイスが保護され、及び可能性としてデバイスの特性の一部が改変される（たとえば、ＬＥＤの色彩調整がなされる）ように行なわれる。
図６Ａに示すのは、実施態様例６１０であり、ダイを取り付けるその場パッケージングアプローチが示されている。この実施態様６１０は、ダイをモールドまたはエンクロージャ内に載置する従来のパッケージングアプローチと類似している。図示するように、２つのすでに移送されたデバイス６１２、６１４が、接着剤６２２、６２４（たとえば、硬化可能な接着剤）を介して回路基板６２０に仰向けの方向で取り付けられている。仰向けの方向は、コンタクト６１６を基板６２０に対して位置決めすることによって実証される。
図６Ｂに示すのは実施態様例６３０であり、その場パッケージングアプローチが示されている。これは、コンタクト６１６を回路に接続するものである。この実施態様６２０は、ダイ接点をピン／ワイヤに接続して最終的な回路と相互作用／相互接続する従来のパッケージングアプローチと類似している。図示するように、ダイ６１２には一対の伝導性リンク６３２、６３４がある。伝導性の相互接続（６４２及び６４４に示す）を加えて、ダイ６１２の電気接点６１６と伝導性リンク６３２、６３４との電気接続が完了する。
図６Ｃ及び６Ｄに示すのは実施態様例６５０であり、ダイを取り付けるその場パッケージングアプローチが示されている。この実施態様６１０は、ダイをモールドまたはエンクロージャ内に載置する従来のパッケージングアプローチと類似している。
図６Ｃに示すのは、回路アセンブリの移送されたデバイス６５２の平面図である。この図には、強調された破線円６６０も示されている。図６Ｄに示すのは、強調された破線円６６０の断面図である。
すでに移送されたデバイス６５２が、実施態様６５０の強調された破線円６６０内に示されている。図示するように、デバイス６５２には少なくとも１つの導電性配線６５４がある。伝導性の相互接続（６５６に示す）を加えて、デバイス６５２の電気接点（図６Ｄに示す６７４）を導電性配線６５４に接続する。
図６Ｄに示すのは、回路アセンブリの基板６７２上の回路の断面図である。これは、デバイス６５２、その導電性配線６５４、及びデバイスの電気接点６７４を配線６５４に接続する相互接続６５６を示している。デバイス６５２が基板６７２に非伝導性の接着剤６７６を介して取り付けられている。
また図６Ｄに示すのは、液体コーティング材料６８２を回路アセンブリの回路上及び上方に付与（たとえば、スプレー）するコーティングノズル６８０である。詳細には、コーティングによって、デバイス６５２、その導電性配線６５４、及びそれらの相互接続６５６が覆われている。乾燥及び／または硬化されたコーティングを６８４に示す。
このコーティングは多くの目的に対してデザインしても良い。たとえばデバイスを環境への懸念（たとえば、熱、湿度、冷たさ、水分、ホコリ、など）から保護することである。それは、コーティングされたデバイスの特性（たとえば、色彩）を調整するようにデザインしても良い。
典型的なプロセス
図７及び８は、本明細書で説明する方法を実施するプロセス例７００及び８００を例示するフロー図である。１または複数のシステムまたは装置によって、プロセス例７００、８００を実行しても良い。プロセス例の全部または一部を実行しても良い構成部品、システム、または装置の実施例としては、ダイ製造者、回路製造者、キャリア回路移送メカニズム、直接移送メカニズム、及びその場パッケージャーが挙げられる。
７０２において、本技術はキャリア基層上の１または複数の未パッケージ半導体デバイス（「ダイ」）を得る。未パッケージ半導体デバイスは単一の個別デバイスであっても良いしまたは集積回路（ＩＣ）であっても良い。いくつかの実施態様では、未パッケージ半導体デバイスは発光ダイオード（ＬＥＤ）である。キャリア基層典型的に、フレキシブルでエラストマーの平面材料である。キャリア基層は一方の側に接着剤が接着されている。
７０４において、本技術によって、１または複数の未パッケージ半導体デバイスがキャリア基層（または本明細書ではより単純に「キャリア」）から回路アセンブリへ直接移送される。いくつかの実施態様では、キャリア基層は直接移送メカニズムと回路アセンブリとの間に置かれている。このようにして、直接移送メカニズムはデバイスを基板に当てることが、ダイを下向きに押したときに可能である。
いくつかの実施態様では、移送には、各未パッケージ半導体デバイスをキャリア基層から回路アセンブリへ直接移送するための往復一軸運動が含まれる。いくつかの実施態様では、移送には、未パッケージ半導体デバイスを回路アセンブリ上に仰向けで配置することが含まれる。
回路アセンブリの回路基板は典型的に平坦で、移送されたダイをその上に支持するように構成されている。多くの実施態様では、基板は厚みが０．２ミリメートル以下である。いくつかの実施態様では、伝導性リンクを回路アセンブリの回路基板上に配置している。また、これは直接移送の前に行なっても良い。
７０６において、本技術は、１または複数の移送されたデバイス及び／またはそれらの関連回路をその場パッケージすることを実行する。典型的に、これには、以下のうちの１または複数が含まれる。移送デバイスを基板に取り付けること、デバイスを回路に相互接続すること、またはデバイス及び／もしくはその回路をコーティングもしくはシーリングすること。これについては、図８及びプロセス実施例８００に関してさらに説明する。
７０８において、本技術によって最終製品が製造される。より詳細には、最終製品は電子製品（たとえば、モバイルデバイス、コンピュータなど）であり、組み立てられた回路アセンブリが電子製品の動作可能な回路に組み込まれている。その組み立てられたアセンブリには、その場パッケージされた回路及びデバイスが含まれていても良い。
図８に示すのはプロセス実施例８００であり、ブロック７０６のその場パッケージングについて詳しく述べている。
８０２において、本技術（たとえば、その場パッケージャー）によって、１または複数の移送されたデバイスが回路アセンブリの回路基板に取り付けられる。いくつかの実施態様では、これは硬化可能な接着剤を用いて行なわれる。実施態様に応じて、接着剤は透明であっても良いし、半透明であっても良いし、または不透明であっても良い。実施態様に応じて、接着剤は伝導性であっても良いしまたは非伝導性であっても良い。いくつかの実施態様では、接着剤の領域は、移送されたダイが要求される基板の特定の場所に付与される。接着剤領域のサイズは、ダイのサイズの半分〜ダイのサイズの３倍であっても良い。ダイが接着剤上に配置されたらすぐに、接着剤は硬化して、ダイが基板に堅固に取り付けられ、他の材料による望ましくない接着が回避される。
８０４において、本技術によって、１または複数の移送されたデバイスの各半導体デバイスが回路アセンブリの伝導性リンクに相互接続される。いくつかの実施態様では、これは、連続的な伝導性材料を伝導性リンクと移送されたデバイスの電気接点との間に付与することによって行なっても良い。
８０６において、本技術によって、１または複数の移送されたデバイスにコーティング材料が付与される（たとえば「コーティングされる」）。付与することには、未硬化の液体またはゲルコーティング材料を回路アセンブリ（または単に１または複数の移送されたデバイス）上及び上方に移送することを、スプレイング、ペインティング、印刷、ブラッシング、堆積、ディスペンシング、パウダーコーティング、コーティング、シーリング、覆うこと、グレージング、ラミネーティング、エナメリング、インクラスティング、プラスタリング、バーニッシング、ディッピング、イマージング、スラザリング、ベイシング、ダウシング、ドレンチング、ダンキング、及びプランジングからなる群から選択される行為を介して行なうことが含まれていても良い。
コーティング材料は、回路アセンブリを環境要因から保護する保護コーティングであっても良い。加えてまたは別の方法では、コーティング材料は、移送されたデバイスの特性を調整する特性改変コーティングであっても良い。
付加的及び代替的な実施態様における注
本明細書で用いる場合、修飾語「直接」（または同様のもの）がキャリア回路移送の文脈で移送に対して適用された場合、ダイの中間ステップ、配置、または軌跡が全くないことを示す。その代わりに、それは、そのキャリアから回路アセンブリ（回路があるかまたはあるであろう場所）へ即座に動く。中間の保持領域または他のキャリア基層（ダイが最終的に回路内に配置される前に保管される場所）はない。
本明細書で用いる場合、半導体デバイスは単一の個別デバイスまたは集積回路（ＩＣ）の両方を指す。本明細書で用いる場合、単一の個別半導体デバイス（「ＳＤ半導体デバイス」）に言及する場合、ＩＣは明示的に除外されるが、デバイスたとえば発光ダイオード（ＬＥＤ）、ダイオード、トランジスタ、抵抗器、キャパシタ、ヒューズなどは含まれる。
本明細書で説明するダイはＬＥＤであっても良い。より詳細には、本明細書で説明するダイはミニＬＥＤであっても良い。ミニＬＥＤは１０〜４００ミクロンの直径である。本明細書で説明するいくつかの実施態様では、ミニＬＥＤとして直径が５０〜３００ミクロンのものを用いる。さらに他の実施態様では、ミニＬＥＤとして直径が９０〜２７０ミクロンのものを用いる。さらに他の実施態様では、ミニＬＥＤとして直径が１００〜２５０ミクロンのものを用いる。実際のミニＬＥＤの実施例としては、ＣＲＥＥ（商標）ＴＲ１８２３（２３０ｘ１８０ｘ５０ミクロン）及びＣＲＥＥ（商標）ＴＲ２２２７（２２０ｘ２７０ｘ５０ミクロン）が挙げられる。これらのＣＲＥＥ（商標）ミニＬＥＤのコンタクトパッドは、ほぼ６０ミクロンの直径である。
本明細書で用いる場合、半導体デバイスは単一の個別デバイスまたは集積回路（ＩＣ）の両方を指す。本明細書で用いる場合、単一の個別半導体デバイス（「ＳＤ半導体デバイス」）に言及する場合、ＩＣは明示的に除外されるが、デバイスたとえば発光ダイオード（ＬＥＤ）、ダイオード、トランジスタ、抵抗器、キャパシタ、ヒューズなどは含まれる。文脈が他の意味を示す場合を除き、用語「半導体デバイスダイ」または単に「ダイ」は未パッケージ半導体デバイスを指す。
キャリア基層は平面材料である。それは、多くの場合に、フレキシブルでエラストマーの（たとえば伸縮性のある）材料（たとえばポリ塩化ビニル（ＰＶＣ））から形成され、接着剤（たとえば、アクリルまたは合成アクリル）が一方の側に接着されている。キャリア基層は典型的に、引き裂き強さが高く、フレキシブルで、エラストマーである。全般的に、キャリア基層の主な目的の１つは、ダイ分離中に個々のダイが所定の位置で堅固のままであることを確実にすることである。
回路アセンブリには、移送されたダイをその上で支持するように構成された平坦の基板が含まれている。文脈が他の意味を示す場合を除き、基板は、本明細書で用いる場合、回路をその上またはその中に支持するほど十分に強い平面材料である。このような材料の例として以下のものが挙げられる（ただし、これらに限定されない）。ポリエチレンテレフタレート（ＰＥＴ）、ポリエステル、ポリ塩化ビニル（ＰＶＣ）、ポリアミドフィルム（たとえばＫａｐｔｏｎ（商標））、プリント回路基板（ＰＣＢ）など。多くの場合に基板は薄い。薄い基板は０．１〜０．１５ｍｍ厚であるかまたはおそらくもっと薄い。いくつかの実施態様では、薄い基板は厚さが０．０７〜０．２ｍｍである。基板はフレキシブルであっても良いし、または硬くても良い。基板はダイシングテープでもないし、他の同様のエラストマー材料でもない。
配線及び／または相互接続材料を基板上及び／またはダイ上方に置くことを、正確な流体分配（ＰＦＤ）の１または複数の種々のアプローチを用いて行なっても良い。このようなＰＦＤアプローチの実施例としては、スクリーン印刷、ニードル吐出、ドロップ／インクジェット印刷、及びエアロゾルジェット印刷が挙げられる。典型的に、スクリーン印刷によって１００ミクロン幅という細さで５ミクロン厚の配線／ラインを形成することができ、ニードル吐出によって１００ミクロン幅という細さで５０ミクロン厚の配線／ラインを形成することができ、ドロップ／インクジェット印刷によって１５０ミクロン幅という細さで７５ミクロン厚の配線／ラインを形成することができ、エアロゾルジェット印刷によって１０〜２０ミクロン幅という細さで単に数ミクロン（たとえば、３〜１０）という厚さ（ｚ次元で）の配線／ラインを形成することができる。
ＡｄｖａｎＪｅｔ（商標）ＨＶ−２０００は、本明細書で説明する実施態様において用いても良いドロップジェットプリンタの実施例である。Ｏｐｔｏｍｅｃ（商標）は、本明細書で説明する実施態様において用いても良い好適なエアロゾルジェット技術の実施例である。
伝導性リンクについて本明細書で説明する。伝導性リンクは、電流を運ぶようにデザインされた回路を形成する電気伝導性メカニズムである。本明細書で用いる場合、用語「導電性配線」は伝導性リンクの実施例である。典型的に、導電性配線を回路アセンブリの基板上に堆積する。導電性配線を堆積させる以外に、他のアプローチを用いて回路の伝導性リンクを形成しても良い。たとえば、材料をエッチングまたはアブレートして伝導性材料を暴露しても良い。伝導性材料（たとえば、酸化インジウムスズ（ＩＴＯ））によって表面をコーティングしても良い。
典型的に、導電性配線は、回路を種々の基板材料上に描くかまたは印刷することを可能にする焼成した高固体システムまたはＰＴＦポリマー厚膜システムから形成する。これらの配線が形成されるインクには通常、伝導性材料たとえば粉末状または薄片状の銀または炭素様材料が含まれる。加えて、半透明または透明なナノファイバーを伴うインクを用いても良い。
伝導性リンクに対して用いられる伝導性材料を相互接続（リンクとダイのコンタクトとの間）に対して用いても良い。いくつかの実施態様（たとえばダイの仰向け配置）では、相互接続材料が透明であることが有用な場合がある。このような材料の例としては、アモルファス透明電動性酸化物（ＡＴＣＯ）、透明伝導性酸化物（ＴＣＯ）、透明伝導性カーボンナノチューブ（ＴＣＣＮ）、及び透明伝導性ポリマーが挙げられる。
本明細書において、コーティングについて説明する。コーティングの目的には、保護及び特性改変効果（たとえばＬＥＤの色彩調整）が含まれる。保護コーティングは、回路（たとえば、プリント回路基板）、接続部、及び構成部品を、水分、浸水、ホコリ、気温極値、オイル、化学物質、イオウ及び／または環境腐食に対して保護するようにデザインされている。保護コーティングの目的は、コーティングされた材料を環境要因から保護し、したがって、コーティングされた回路の信頼性期間を高めることである。典型的に、好適な保護コーティングは透明で、薄くて、低粘性であり、化学的に耐性があり、熱的及び電気的に安定であり、低い表面張力である。
少なくとも１つの実施態様では、液体状態において、コーティングを回路アセンブリの回路上にスプレーすることで、回路のダイを効果的にパッケージする。スプレーに加えてまたはその代わりに、他の応用技術を他の実施態様において用いても良い。たとえば、コーティング材料を、ダイ上に、ペインティング、印刷、ブラッシング、堆積、ディスペンシング、パウダーコーティング、コーティング、シーリング、覆うこと、グレージング、ラミネーティング、エナメリング、インクラスティング、プラスタリング、またはバーニッシングなどしても良い。回路アセンブリを、コーティング材料内に、ディッピング、イマージング、スラザリング、ベイシング、ダウシング、ドレンチング、ダンキング、及びプランジングしても良い。
コーティング材料が液体である場合、コーティング材料を付与後に乾燥または硬化させても良い。好適な保護材料の例としては、以下のものが挙げられる。３Ｍ（商標）Ｎｏｖｅｃ（商標）電子グレードコーティング、接着剤（たとえばＤｙｍａｘＣｏｒｐｏｒａｔｉｏｎからのもの）、エポキシ（たとえばＥｐｉｃＲｅｓｉｎｓからのもの）、コンフォーマルコーティング、パリレンコンフォーマルコーティング、アクリル、ポリウレタン、シリコーン、フッ素化または非フッ素化パリレン、及びアモルファスフルオロポリマー。
他のコーティングを用いても良い。たとえば、コーティングを用いて回路及び／またはデバイスの特性を調整することができる。たとえば、ＬＥＤに蛍光体をコーティングして、ＬＥＤが発する色彩を調整しても良い。他の色彩調整コーティングを用いても良い（たとえば量子ドット）。
典型的な実施態様の前述の説明では、説明の目的上、特定の数、材料構成、及び他の詳細について述べて、本発明を、請求した通り、より良好に説明している。しかし、当業者には明らかなように、請求に係る発明を、本明細書で説明する典型的なものとは異なる詳細を用いて実施しても良い。他の具体例では、良く知られた特徴を省略または単純化して、典型的な実施態様の説明を明確にしている。
発明者は、説明した典型的な実施態様は主に実施例であることを意図している。発明者は、これらの典型的な実施態様によって添付の請求項の範囲を限定することは意図していない。むしろ、発明者は、請求に係る発明の具体化及び実施態様は他の方法で、他の現在または将来の技術とともに行なっても良いことを意図している。
また、用語「典型的な」は、本明細書では、実施例、具体例、または実例として機能することを意味するために用いている。本明細書において「典型的な」として説明したどんな態様またはデザインも、他の態様またはデザインに対して好ましいかまたは優位であるとは必ずしも解釈されない。むしろ、用語典型的を用いることは、考え方及び技術を具体的な仕方で示すことが意図されている。用語「方法」は、たとえば、本明細書で説明する文脈によって示される製造の１または複数のデバイス、装置、システム、方法、物品、及び／またはコンピュータ可読命令を指しても良い。
本出願で用いる場合、用語「または」は、排他的な「または」ではなく包含的な「または」を意味することが意図されている。すなわち、他に特に規定がない限りまたは文脈から明かな場合を除き、「ＸがＡまたはＢを用いる」は、自然の包含的置換のいずれかを意味するように意図されている。すなわち、ＸがＡを用いるか、ＸがＢを用いるか、またはＸがＡ及びＢの両方を用いる場合、「ＸがＡまたはＢを用いる」は、前述の具体例の任意の下で満足している。加えて、冠詞「ａ」及び「ａｎ」は、本出願及び添付の請求項で用いる場合、他に特に規定がないかまたは単数形に向けられた文脈から明かでない限り、一般的に「１または複数の」を意味すると解釈すべきである。
これらのプロセスは、ロジックフローグラフにおけるブロックの集まりとして例示しており、メカニクス内に単独でまたはハードウェア、ソフトウェア、及び／もしくはファームウェアとの組み合わせで実施することができる一連の動作を表している。ソフトウェア／ファームウェアの文脈では、ブロックが表すのは、１または複数のコンピュータ可読な記憶媒体上に記憶された命令であって、１または複数のプロセッサによって実行されときに、説明した動作を実行する命令である。
なお、プロセスを説明する順番は、限定として解釈することは意図しておらず、説明したプロセスブロックの任意の数を任意の順番で組み合わせて、プロセスまたは代替的なプロセスを実施することができる。さらに、個々のブロックを、本明細書で説明する主題の趣旨及び範囲から逸脱することなくプロセスから削除しても良い。
用語「コンピュータ可読な媒体」にはコンピュータ記憶媒体が含まれる。たとえば、コンピュータ記憶媒体には以下のものが含まれていても良い（ただしこれらに限定されない）。磁気記憶装置（たとえば、ハードディスク、フロッピーディスク、及び磁気ストリップ）、光ディスク（たとえば、コンパクトディスク（ＣＤ）及びデジタル多用途ディスク（ＤＶＤ））、スマートカード、フラッシュメモリ装置（たとえば、サムドライブ、スティック、キードライブ、及びＳＤカード）、及び揮発性及び不揮発性メモリ（たとえば、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ））。
文脈が他の意味を示す場合を除き、本明細書で用いる用語「ロジック」には、ハードウェア、ソフトウェア、ファームウェア、回路、ロジック回路、集積回路、他の電子部品、及び／またはそれらの組み合わせであって、そのロジックに対して説明する機能を実行するのに適したものが含まれる。
実施態様を説明する他の方法
以下は、ここで紹介する実施態様を説明するための異なる方法のリスティングである。
実施例Ａ
キャリア基層上の１または複数の未パッケージ半導体デバイスを得ることと、１または複数の未パッケージ半導体デバイスをキャリア基層から回路アセンブリへ直接移送することと、１または複数の移送されたデバイスをその場パッケージすることと、を含み、その場パッケージングを、１または複数の移送されたデバイスを回路アセンブリの回路基板に取り付けることと、１または複数の移送されたデバイスの各半導体デバイスを回路アセンブリの伝導性リンクに相互接続することと、１または複数の移送されたデバイスにコーティング材料を付与することと、によって行なう方法。
実施例Ａに記載のデバイスは任意的に、単一の個別デバイスである未パッケージ半導体デバイスを含むことができる。
実施例Ａに記載のデバイスは任意的に、発光ダイオード（ＬＥＤ）、ダイオード、トランジスタ、及び抵抗器からなる群から選択される未パッケージ半導体デバイスを含むことができる。
実施例Ａに記載のデバイスは任意的に、発光ダイオード（ＬＥＤ）である未パッケージ半導体デバイスを含むことができる。
実施例Ａに記載のデバイスは任意的に、直径が１０〜４００ミクロンである未パッケージ半導体デバイスを含むことができる。
実施例Ａに記載のデバイスは任意的に、直径が９０〜２７０ミクロンである未パッケージ半導体デバイスを含むことができる。
実施例Ａに記載のデバイスは任意的に、フレキシブルでエラストマーの平面材料であるキャリア基層であって、一方の側に接着剤が接着されているキャリア基層を含むことができる。
実施例Ａに記載のデバイスは任意的に、延伸されたときに半透明であるキャリア基層を含むことができる。
実施例Ａに記載のデバイスは任意的に、直接移送メカニズムと回路アセンブリとの間に置かれたキャリア基層を含むことができる。
実施例Ａに記載のデバイスは任意的に、各未パッケージ半導体デバイスをキャリア基層から回路アセンブリへ直接移送するための往復一軸運動が含まれる、移送することを含むことができる。
実施例Ａに記載のデバイスは任意的に、未パッケージ半導体デバイスを回路アセンブリ上に仰向けに配置することが含まれる、移送することを含むことができる。
実施例Ａに記載のデバイスは任意的に、平坦で、移送されたダイをその上に支持するように構成された回路アセンブリの回路基板を含むことができる。
実施例Ａに記載のデバイスは任意的に、厚みが０．２ミリメートル以下である回路基板を含むことができる。
実施例Ａに記載のデバイスは任意的に、回路アセンブリの回路基板上に伝導性リンクを配置することを含むことができる。
実施例Ａに記載のデバイスは任意的に、直接移送する前に行なう配置することを含むことができる。
実施例Ａに記載のデバイスは任意的に、導電性配線である伝導性リンクを含むことができる。
実施例Ａに記載のデバイスは任意的に、回路基板に１または複数の移送されたデバイスを取り付けるために接着剤を付与することを含むことができる。
実施例Ａに記載のデバイスは任意的に、連続的な伝導性材料を伝導性リンクと移送されたデバイスの電気接点との間に付与することが含まれる、相互接続することを含むことができる。
実施例Ａに記載のデバイスは任意的に、未硬化の液体またはゲルコーティング材料を回路アセンブリ上及び上方に移送することを、スプレイング、ペインティング、印刷、ブラッシング、堆積、ディスペンシング、パウダーコーティング、コーティング、シーリング、覆うこと、グレージング、ラミネーティング、エナメリング、インクラスティング、プラスタリング、バーニッシング、ディッピング、イマージング、スラザリング、ベイシング、ダウシング、ドレンチング、ダンキング、及びプランジングからなる群から選択される行為を介して行なうことが含まれる、付与することを含むことができる。
実施例Ａに記載のデバイスは任意的に、回路アセンブリを環境要因から保護する保護コーティングであるコーティング材料を含むことができる。
実施例Ａに記載のデバイスは任意的に、移送されたデバイスの特性を調整する特性改変コーティングであるコーティング材料を含むことができる。
実施例Ｂ
キャリア基層上の１または複数の未パッケージ半導体デバイスを得ることと、及び／または１または複数の未パッケージ半導体デバイスをキャリア基層から回路アセンブリへ直接移送することであって、回路アセンブリは、移送されたデバイスとその関連回路を支持するように構成された回路基板を含む、移送することと、を含む方法。
実施例Ｂに記載のデバイスは任意的に、単一の個別デバイス及び集積回路（ＩＣ）からなる群から選択される未パッケージ半導体デバイスを含むことができる。
実施例Ｂに記載のデバイスは任意的に、発光ダイオード（ＬＥＤ）、ダイオード、トランジスタ、及び抵抗器からなる群から選択される未パッケージ半導体デバイスを含むことができる。
実施例Ｂに記載のデバイスは任意的に、発光ダイオード（ＬＥＤ）である未パッケージ半導体デバイスを含むことができる。
実施例Ｂに記載のデバイスは任意的に、直径が５０〜３００ミクロンである未パッケージ半導体デバイスを含むことができる。
実施例Ｂに記載のデバイスは任意的に、直径が１００〜２５０ミクロンである未パッケージ半導体デバイスを含むことができる。
実施例Ｂに記載のデバイスは任意的に、フレキシブルでエラストマーの平面材料であるキャリア基層であって、一方の側に接着剤が接着されているキャリア基層を含むことができる。
実施例Ｂに記載のデバイスは任意的に、延伸されたときに半透明であるキャリア基層を含むことができる。
実施例Ｂに記載のデバイスは任意的に、直接移送メカニズムと回路アセンブリとの間に置かれたキャリア基層を含むことができる。
実施例Ｂに記載のデバイスは任意的に、各未パッケージ半導体デバイスをキャリア基層から回路アセンブリへ直接移送するための往復一軸運動が含まれる、移送することを含むことができる。
実施例Ｂに記載のデバイスは任意的に、未パッケージ半導体デバイスを回路アセンブリ上に仰向けに配置することが含まれる、移送することを含むことができる。
実施例Ｂに記載のデバイスは任意的に、平坦で、移送されたダイをその上に支持するように構成された回路アセンブリの回路基板を含むことができる。
実施例Ｂに記載のデバイスは任意的に、厚みが０．２ミリメートル以下である回路基板を含むことができる。
実施例Ｂに記載のデバイスは任意的に、回路アセンブリの回路基板上に伝導性リンクを含むことができる。
実施例Ｂに記載のデバイスは任意的に、直接移送する前に行なう配置することを含むことができる。
実施例Ｂに記載のデバイスは任意的に、導電性配線である伝導性リンクを含むことができる。
実施例Ｂに記載のデバイスは任意的に、１または複数の移送されたデバイスを回路アセンブリの回路基板に取り付けることによって１または複数の移送されたデバイスをその場パッケージすることを含むことができる。
実施例Ｂに記載のデバイスは任意的に、１または複数の移送されたデバイスを回路基板に取り付けるために接着剤を付与することが含まれる、取り付けることを含むことができる。
実施例Ｂに記載のデバイスは任意的に、１または複数の移送されたデバイスの各半導体デバイスを回路アセンブリの伝導性リンクに相互接続することによって１または複数の移送されたデバイスをその場パッケージすることを含むことができる。
実施例Ｂに記載のデバイスは任意的に、連続的な伝導性材料を伝導性リンクと移送されたデバイスの電気接点との間に付与することが含まれる、相互接続することを含むことができる。
実施例Ｂに記載のデバイスは任意的に、１または複数の移送されたデバイスにコーティング材料を付与することによって１または複数の移送されたデバイスをその場パッケージすることを含むことができる。
実施例Ｂに記載のデバイスは任意的に、未硬化の液体またはゲルコーティング材料を回路アセンブリ上及び上方に移送することを、スプレイング、ペインティング、印刷、ブラッシング、堆積、ディスペンシング、パウダーコーティング、コーティング、シーリング、覆うこと、グレージング、ラミネーティング、エナメリング、インクラスティング、プラスタリング、バーニッシング、ディッピング、イマージング、スラザリング、ベイシング、ダウシング、ドレンチング、ダンキング、及びプランジングからなる群から選択される行為を介して行なうことが含まれる、付与することを含むことができる。
実施例Ｂに記載のデバイスは任意的に、回路アセンブリを環境要因から保護する保護コーティングであるコーティング材料を含むことができる。
実施例Ｂに記載のデバイスは任意的に、移送されたデバイスの特性を調整する特性改変コーティングであるコーティング材料を含むことができる。
実施例Ｂに記載のデバイスは任意的に、１または複数の移送されたデバイスの各半導体デバイスを回路アセンブリの伝導性リンクに相互接続することによって１または複数の移送されたデバイスをその場パッケージすることと、及び／または１または複数の移送されたデバイスにコーティング材料を付与することと、を含むことができる。
実施例Ｂに記載のデバイスは任意的に、１または複数の移送されたデバイスの各半導体デバイスを回路アセンブリの伝導性リンクに相互接続することによって１または複数の移送されたデバイスをその場パッケージすることであって、相互接続することには、連続的な伝導性材料を伝導性リンクと移送されたデバイスの電気接点との間に付与することが含まれる、その場パッケージすることと、及び／または１または複数の移送されたデバイスに回路アセンブリを環境要因から保護する、保護コーティングをコーティングすることと、を含むことができる。
実施例Ｃ
回路アセンブリを得ることであって、回路アセンブリには回路基板が含まれ、回路基板はその上に設けられた１または複数の未パッケージ半導体デバイスとその関連回路とを有する、得ることと、及び／または回路基板上のデバイスをその場パッケージすることと、を含む方法。
実施例Ｃに記載のデバイスは任意的に、デバイスを回路アセンブリの回路基板に取り付けることが含まれる、その場パッケージすることを含むことができる。
実施例Ｃに記載のデバイスは任意的に、１または複数の移送されたデバイスを回路基板に取り付けるために接着剤を付与することが含まれる、取り付けることを含むことができる。
実施例Ｃに記載のデバイスは任意的に、１または複数の移送されたデバイスの各半導体デバイスを回路アセンブリの伝導性リンクに相互接続することが含まれる、その場パッケージすることを含むことができる。
実施例Ｃに記載のデバイスは任意的に、連続的な伝導性材料を伝導性リンクと移送されたデバイスの電気接点との間に付与することが含まれる、相互接続することを含むことができる。
実施例Ｃに記載のデバイスは任意的に、１または複数の移送されたデバイスにコーティング材料を付与することが含まれる、その場パッケージすることを含むことができる。
実施例Ｃに記載のデバイスは任意的に、未硬化の液体またはゲルコーティング材料を回路アセンブリ上及び上方に移送することを、スプレイング、ペインティング、印刷、ブラッシング、堆積、ディスペンシング、パウダーコーティング、コーティング、シーリング、覆うこと、グレージング、ラミネーティング、エナメリング、インクラスティング、プラスタリング、バーニッシング、ディッピング、イマージング、スラザリング、ベイシング、ダウシング、ドレンチング、ダンキング、及びプランジングからなる群から選択される行為を介して行なうことが含まれる、付与することを含むことができる。
実施例Ｃに記載のデバイスは任意的に、回路アセンブリを環境要因から保護する保護コーティングであるコーティング材料を含むことができる。
実施例Ｃに記載のデバイスは任意的に、移送されたデバイスの特性を調整する特性改変コーティングであるコーティング材料を含むことができる。
実施例Ｃに記載のデバイスは任意的に、１または複数の移送されたデバイスの各半導体デバイスを回路アセンブリの伝導性リンクに相互接続することによって１または複数の移送されたデバイスをその場パッケージすることと、及び／または１または複数の移送されたデバイスにコーティング材料を付与することと、を含むことができる。
実施例Ｃに記載のデバイスは任意的に、１または複数の移送されたデバイスの各半導体デバイスを回路アセンブリの伝導性リンクに相互接続することによって１または複数の移送されたデバイスをその場パッケージすることであって、相互接続することには、連続的な伝導性材料を伝導性リンクと移送されたデバイスの電気接点との間に付与することが含まれる、その場パッケージすることと、及び／または１または複数の移送されたデバイスに回路アセンブリを環境要因から保護する保護コーティングを付与することと、を含むことができる。
実施例Ｃに記載のデバイスは任意的に、単一の個別デバイス及び集積回路（ＩＣ）からなる群から選択される未パッケージ半導体デバイスを含むことができる。
実施例Ｃに記載のデバイスは任意的に、発光ダイオード（ＬＥＤ）、ダイオード、トランジスタ、及び抵抗器からなる群から選択される未パッケージ半導体デバイスを含むことができる。
実施例Ｃに記載のデバイスは任意的に、発光ダイオード（ＬＥＤ）である未パッケージ半導体デバイスを含むことができる。
実施例Ｃに記載のデバイスは任意的に、直径が５０〜３００ミクロンである未パッケージ半導体デバイスを含むことができる。
実施例Ｃに記載のデバイスは任意的に、直径が１００〜２５０ミクロンである未パッケージ半導体デバイスを含むことができる。
実施例Ｃに記載のデバイスは任意的に、平坦で、移送されたダイをその上に支持するように構成された回路アセンブリの回路基板を含むことができる。
実施例Ｃに記載のデバイスは任意的に、厚みが０．２ミリメートル以下である回路基板を含むことができる。
実施例Ｃに記載のデバイスは任意的に、回路アセンブリの回路基板上に伝導性リンクを配置することを含むことができる。
実施例Ｄ
未パッケージ半導体デバイスを作製することであって、１または複数の未パッケージ半導体デバイスはキャリア基層上にある、作製することと、回路アセンブリを組み立てることであって、１または複数の未パッケージ半導体デバイスをキャリア基層から回路アセンブリへ直接移送することが含まれ、回路アセンブリは、移送されたデバイスとその関連回路を支持するように構成された回路基板を含む、組み立てることと、及び／または電子製品を製造することであって、組み立てられた回路アセンブリを電子製品の動作可能な回路に組み込むことが含まれる、製造することと、を含む方法。
実施例Ｄに記載のデバイスは任意的に、単一の個別デバイス及び集積回路（ＩＣ）からなる群から選択される未パッケージ半導体デバイスを含むことができる。
実施例Ｄに記載のデバイスは任意的に、発光ダイオード（ＬＥＤ）、ダイオード、トランジスタ、及び抵抗器からなる群から選択される未パッケージ半導体デバイスを含むことができる。
実施例Ｄに記載のデバイスは任意的に、発光ダイオード（ＬＥＤ）である未パッケージ半導体デバイスを含むことができる。
実施例Ｄに記載のデバイスは任意的に、直径が５０〜３００ミクロンである未パッケージ半導体デバイスを含むことができる。
実施例Ｄに記載のデバイスは任意的に、直径が１００〜２５０ミクロンである未パッケージ半導体デバイスを含むことができる。
実施例Ｄに記載のデバイスは任意的に、フレキシブルでエラストマーの平面材料であるキャリア基層であって、一方の側に接着剤が接着されている前記キャリア基層を含むことができる。
実施例Ｄに記載のデバイスは任意的に、直接移送メカニズムと回路アセンブリとの間に置かれたキャリア基層を含むことができる。
実施例Ｄに記載のデバイスは任意的に、各未パッケージ半導体デバイスをキャリア基層から回路アセンブリへ直接移送するための往復一軸運動が含まれる、移送することを含むことができる。
実施例Ｄに記載のデバイスは任意的に、未パッケージ半導体デバイスを回路アセンブリ上に仰向けに配置することを含む、移送することを含むことができる。
実施例Ｄに記載のデバイスは任意的に、平坦で、移送されたダイをその上に支持するように構成された回路アセンブリの回路基板を含むことができる。
実施例Ｄに記載のデバイスは任意的に、厚みが０．２ミリメートル以下である回路基板を含むことができる。
実施例Ｄに記載のデバイスは任意的に、回路アセンブリの回路基板上に伝導性リンクを配置することを含むことができる。
実施例Ｄに記載のデバイスは任意的に、１または複数の移送されたデバイスを回路アセンブリの回路基板に取り付けることによって１または複数の移送されたデバイスをその場パッケージすることを含むことができる。
実施例Ｄに記載のデバイスは任意的に、１または複数の移送されたデバイスを回路基板に取り付けるために接着剤を付与することが含まれる、取り付けることを含むことができる。
実施例Ｄに記載のデバイスは任意的に、１または複数の移送されたデバイスの各半導体デバイスを回路アセンブリの伝導性リンクに相互接続することによって１または複数の移送されたデバイスをその場パッケージすることを含むことができる。
実施例Ｄに記載のデバイスは任意的に、連続的な伝導性材料を伝導性リンクと移送されたデバイスの電気接点との間に付与することが含まれる、相互接続することを含むことができる。
実施例Ｄに記載のデバイスは任意的に、１または複数の移送されたデバイスにコーティング材料を付与することによって１または複数の移送されたデバイスをその場パッケージすることを含むことができる。
実施例Ｄに記載のデバイスは任意的に、未硬化の液体またはゲルコーティング材料を回路アセンブリ上及び上方に移送することを、スプレイング、ペインティング、印刷、ブラッシング、堆積、ディスペンシング、パウダーコーティング、コーティング、シーリング、覆うこと、グレージング、ラミネーティング、エナメリング、インクラスティング、プラスタリング、バーニッシング、ディッピング、イマージング、スラザリング、ベイシング、ダウシング、ドレンチング、ダンキング、及びプランジングからなる群から選択される行為を介して行なうことが含まれる、付与することを含むことができる。
実施例Ｄに記載のデバイスは任意的に、回路アセンブリを環境要因から保護する保護コーティングであるコーティング材料を含むことができる。
実施例Ｄに記載のデバイスは任意的に、移送されたデバイスの特性を調整する特性改変コーティングであるコーティング材料を含むことができる。
実施例Ｄに記載のデバイスは任意的に、１または複数の移送されたデバイスの各半導体デバイスを回路アセンブリの伝導性リンクに相互接続することによって１または複数の移送されたデバイスをその場パッケージすることと、及び／または１または複数の移送されたデバイスにコーティング材料を付与することと、を含むことができる。
実施例Ｄに記載のデバイスは任意的に、１または複数の移送されたデバイスの各半導体デバイスを回路アセンブリの伝導性リンクに相互接続することによって１または複数の移送されたデバイスをその場パッケージすることであって、相互接続することには、連続的な伝導性材料を伝導性リンクと移送されたデバイスの電気接点との間に付与することが含まれる、その場パッケージすることと、及び／または１または複数の移送されたデバイスに回路アセンブリを環境要因から保護する保護コーティングをコーティングすることと、を含むことができる。
実施例Ｅ
キャリア回路移送メカニズムであって、キャリア基層上の１または複数の未パッケージ半導体デバイスを得ることと、１または複数の未パッケージ半導体デバイスをキャリア基層から回路アセンブリへ直接移送することと、を行なうように構成されたキャリア回路移送メカニズムと、その場パッケージャーであって、１または複数の移送されたデバイスをその場パッケージすることを、１または複数の移送されたデバイスの各半導体デバイスを回路アセンブリの伝導性リンクに相互接続することと、及び／または１または複数の移送されたデバイスにコーティング材料を付与することと、によって行なうように構成された前記その場パッケージャーと、を含む装置。
実施例Ｅに記載のデバイスは任意的に、単一の個別デバイスである未パッケージ半導体デバイスを含むことができる。
実施例Ｅに記載のデバイスは任意的に、発光ダイオード（ＬＥＤ）、ダイオード、トランジスタ、及び抵抗器からなる群から選択される未パッケージ半導体デバイスを含むことができる。
実施例Ｅに記載のデバイスは任意的に、発光ダイオード（ＬＥＤ）である未パッケージ半導体デバイスを含むことができる。
実施例Ｅに記載のデバイスは任意的に、直径が１０〜３００ミクロンである未パッケージ半導体デバイスを含むことができる。
実施例Ｅに記載のデバイスは任意的に、直径が１００〜２５０ミクロンである未パッケージ半導体デバイスを含むことができる。
実施例Ｅに記載のデバイスは任意的に、フレキシブルでエラストマーの平面材料であるキャリア基層であって、一方の側に接着剤が接着されている前記キャリア基層を含むことができる。
実施例Ｅに記載のデバイスは任意的に、延伸されたときに半透明であるキャリア基層を含むことができる。
実施例Ｅに記載のデバイスは任意的に、キャリア回路移送メカニズムと回路アセンブリとの間に置かれたキャリア基層を含むことができる。
実施例Ｅに記載のデバイスは任意的に、各未パッケージ半導体デバイスをキャリア基層から回路アセンブリへ直接移送するための往復一軸運動が含まれるキャリア回路移送メカニズムを含むことができる。
実施例Ｅに記載のデバイスは任意的に、未パッケージ半導体デバイスを回路アセンブリ上に仰向けに配置するキャリア回路移送メカニズムを含むことができる。
実施例Ｅに記載のデバイスは任意的に、平坦で、移送されたダイをその上に支持するように構成された回路アセンブリの回路基板を含むことができる。
実施例Ｅに記載のデバイスは任意的に、厚みが０．２ミリメートル以下である回路基板を含むことができる。
実施例Ｅに記載のデバイスは任意的に、連続的な伝導性材料を伝導性リンクと移送されたデバイスの電気接点との間に付与することが含まれる、その場パッケージャーの相互接続を含むことができる。
実施例Ｅに記載のデバイスは任意的に、未硬化の液体またはゲルコーティング材料を回路アセンブリ上及び上方に移送することを、スプレイング、ペインティング、印刷、ブラッシング、堆積、ディスペンシング、パウダーコーティング、コーティング、シーリング、覆うこと、グレージング、ラミネーティング、エナメリング、インクラスティング、プラスタリング、バーニッシング、ディッピング、イマージング、スラザリング、ベイシング、ダウシング、ドレンチング、ダンキング、及びプランジングからなる群から選択される行為を介して行なうことが含まれる、その場パッケージャーによるコーティングを含むことができる。
実施例Ｅに記載のデバイスは任意的に、回路アセンブリを環境要因から保護する保護コーティングであるコーティング材料を含むことができる。
実施例Ｅに記載のデバイスは任意的に、移送されたデバイスの特性を調整する特性改変コーティングであるコーティング材料を含むことができる。

Claims (106)

  1. キャリア基層上の１または複数の未パッケージ半導体デバイスを得ることと、前記１または複数の未パッケージ半導体デバイスを前記キャリア基層から回路アセンブリへ直接移送することと、前記１または複数の移送されたデバイスをその場パッケージすることと、を含み、前記その場パッケージングを、前記１または複数の移送されたデバイスを前記回路アセンブリの回路基板に取り付けることと、前記１または複数の移送されたデバイスの各半導体デバイスを前記回路アセンブリの伝導性リンクに相互接続することと、前記１または複数の移送されたデバイスにコーティング材料を付与することと、によって行なう方法。
  2. 前記未パッケージ半導体デバイスは単一の個別デバイスである請求項１に記載の方法。
  3. 前記未パッケージ半導体デバイスは、発光ダイオード（ＬＥＤ）、ダイオード、トランジスタ、抵抗器、キャパシタ、及びヒューズからなる群から選択される請求項１に記載の方法。
  4. 前記未パッケージ半導体デバイスは発光ダイオード（ＬＥＤ）である請求項１に記載の方法。
  5. 前記未パッケージ半導体デバイスは直径が１０〜４００ミクロンである請求項１に記載の方法。
  6. 前記未パッケージ半導体デバイスは直径が９０〜２７０ミクロンである請求項１に記載の方法。
  7. 前記キャリア基層は、フレキシブルでエラストマーの平面材料であり、前記キャリア基層は一方の側に接着剤が接着されている請求項１に記載の方法。
  8. 前記キャリア基層は延伸されたときに半透明である請求項１に記載の方法。
  9. 前記キャリア基層は直接移送メカニズムと前記回路アセンブリとの間に置かれている請求項１に記載の方法。
  10. 前記移送することには、各未パッケージ半導体デバイスを前記キャリア基層から前記回路アセンブリへ前記直接移送するための往復一軸運動が含まれる請求項１に記載の方法。
  11. 前記移送することには、前記未パッケージ半導体デバイスを前記回路アセンブリ上に仰向けに配置することが含まれる請求項１に記載の方法。
  12. 前記回路アセンブリの前記回路基板は平坦で、前記移送されたダイをその上に支持するように構成されている請求項１に記載の方法。
  13. 前記回路基板は厚みが０．２ミリメートル以下である請求項１に記載の方法。
  14. 前記回路アセンブリの前記回路基板上に伝導性リンクを配置することをさらに含む請求項１に記載の方法。
  15. 前記配置することを、前記直接移送する前に行なう請求項１３に記載の方法。
  16. 前記伝導性リンクは導電性配線である請求項１３に記載の方法。
  17. 前記取り付けることには、前記１または複数の移送されたデバイスを前記回路基板に取り付けるために接着剤を付与することが含まれる請求項１に記載の方法。
  18. 前記相互接続することには、連続的な伝導性材料を伝導性リンクと移送されたデバイスの電気接点との間に付与することが含まれる請求項１に記載の方法。
  19. 前記付与することには、未硬化の液体またはゲルコーティング材料を回路アセンブリ上及び上方に移送することを、スプレイング、ペインティング、印刷、ブラッシング、堆積、ディスペンシング、パウダーコーティング、コーティング、シーリング、覆うこと、グレージング、ラミネーティング、エナメリング、インクラスティング、プラスタリング、バーニッシング、ディッピング、イマージング、スラザリング、ベイシング、ダウシング、ドレンチング、ダンキング、及びプランジングからなる群から選択される行為を介して行なうことが含まれる請求項１に記載の方法。
  20. 前記コーティング材料は、前記回路アセンブリを環境要因から保護する保護コーティングである請求項１に記載の方法。
  21. 前記コーティング材料は、前記移送されたデバイスの特性を調整する特性改変コーティングである請求項１に記載の方法。
  22. キャリア基層上の１または複数の未パッケージ半導体デバイスを得ることと、前記１または複数の未パッケージ半導体デバイスを前記キャリア基層から回路アセンブリへ直接移送することであって、前記回路アセンブリは、移送されたデバイスとその関連回路を支持するように構成された回路基板を含む、移送することと、を含む方法。
  23. 前記未パッケージ半導体デバイスは、単一の個別デバイス及び集積回路（ＩＣ）からなる群から選択される請求項２２に記載の方法。
  24. 前記未パッケージ半導体デバイスは、発光ダイオード（ＬＥＤ）、ダイオード、トランジスタ、抵抗器、キャパシタ、及びヒューズからなる群から選択される請求項２２に記載の方法。
  25. 前記未パッケージ半導体デバイスは発光ダイオード（ＬＥＤ）である請求項２２に記載の方法。
  26. 前記未パッケージ半導体デバイスは直径が５０〜３００ミクロンである請求項２２に記載の方法。
  27. 前記未パッケージ半導体デバイスは直径が１００〜２５０ミクロンである請求項２２に記載の方法。
  28. 前記キャリア基層は、フレキシブルでエラストマーの平面材料であり、前記キャリア基層は一方の側に接着剤が接着されている請求項２２に記載の方法。
  29. 前記キャリア基層は延伸されたときに半透明である請求項２２に記載の方法。
  30. 前記キャリア基層は直接移送メカニズムと前記回路アセンブリとの間に置かれている請求項２２に記載の方法。
  31. 前記移送することには、各未パッケージ半導体デバイスを前記キャリア基層から前記回路アセンブリへ前記直接移送するための往復一軸運動が含まれる請求項２２に記載の方法。
  32. 移送することには、前記未パッケージ半導体デバイスを前記回路アセンブリ上に仰向けに配置することが含まれる請求項２２に記載の方法。
  33. 前記回路アセンブリの前記回路基板は平坦で、前記移送されたダイをその上に支持するように構成されている請求項２２に記載の方法。
  34. 前記回路基板は厚みが０．２ミリメートル以下である請求項２２に記載の方法。
  35. 前記回路アセンブリの前記回路基板上に伝導性リンクを配置することをさらに含む請求項２２に記載の方法。
  36. 前記配置することを、前記直接移送する前に行なう請求項３５に記載の方法。
  37. 前記伝導性リンクは導電性配線である請求項３５に記載の方法。
  38. 前記１または複数の移送されたデバイスを前記回路アセンブリの回路基板に取り付けることによって前記１または複数の移送されたデバイスをその場パッケージすることをさらに含む請求項２２に記載の方法。
  39. 前記取り付けることには、前記１または複数の移送されたデバイスを前記回路基板に取り付けるために接着剤を付与することが含まれる請求項３８に記載の方法。
  40. 前記１または複数の移送されたデバイスの各半導体デバイスを前記回路アセンブリの伝導性リンクに相互接続することによって前記１または複数の移送されたデバイスをその場パッケージすることをさらに含む請求項２２に記載の方法。
  41. 前記相互接続することには、連続的な伝導性材料を伝導性リンクと移送されたデバイスの電気接点との間に付与することが含まれる請求項４０に記載の方法。
  42. 前記１または複数の移送されたデバイスにコーティング材料を付与することによって前記１または複数の移送されたデバイスをその場パッケージすることをさらに含む請求項２２に記載の方法。
  43. 前記付与することには、未硬化の液体またはゲルコーティング材料を回路アセンブリ上及び上方に移送することを、スプレイング、ペインティング、印刷、ブラッシング、堆積、ディスペンシング、パウダーコーティング、コーティング、シーリング、覆うこと、グレージング、ラミネーティング、エナメリング、インクラスティング、プラスタリング、バーニッシング、ディッピング、イマージング、スラザリング、ベイシング、ダウシング、ドレンチング、ダンキング、及びプランジングからなる群から選択される行為を介して行なうことが含まれる請求項４２に記載の方法。
  44. 前記コーティング材料は、前記回路アセンブリを環境要因から保護する保護コーティングである請求項４２に記載の方法。
  45. 前記コーティング材料は、前記移送されたデバイスの特性を調整する特性改変コーティングである請求項４２に記載の方法。
  46. 前記１または複数の移送されたデバイスをその場パッケージすることを、前記１または複数の移送されたデバイスの各半導体デバイスを前記回路アセンブリの伝導性リンクに相互接続することと、前記１または複数の移送されたデバイスにコーティング材料を付与することと、によって行なうことをさらに含む請求項２２に記載の方法。
  47. 前記１または複数の移送されたデバイスをその場パッケージすることを、前記１または複数の移送されたデバイスの各半導体デバイスを前記回路アセンブリの伝導性リンクに相互接続することであって、連続的な伝導性材料を伝導性リンクと移送されたデバイスの電気接点との間に付与することが含まれる前記相互接続することと、前記１または複数の移送されたデバイスに前記回路アセンブリを環境要因から保護する保護コーティングをコーティングすることと、によって行なうことをさらに含む請求項２２に記載の方法。
  48. 回路アセンブリを得ることであって、前記回路アセンブリには回路基板が含まれ、前記回路基板はその上に１または複数の未パッケージ半導体デバイスとその関連回路とを有する、前記得ることと、前記回路基板上の前記デバイスをその場パッケージすることと、を含む方法。
  49. 前記その場パッケージすることには、前記デバイスを前記回路アセンブリの前記回路基板に取り付けることが含まれる請求項４８に記載の方法。
  50. 前記取り付けることには、前記１または複数の移送されたデバイスを前記回路基板に取り付けるために接着剤を付与することが含まれる請求項４９に記載の方法。
  51. 前記その場パッケージすることには、前記１または複数の移送されたデバイスの各半導体デバイスを前記回路アセンブリの伝導性リンクに相互接続することが含まれる請求項４８に記載の方法。
  52. 前記相互接続することには、連続的な伝導性材料を伝導性リンクと移送されたデバイスの電気接点との間に付与することが含まれる請求項５１に記載の方法。
  53. 前記その場パッケージすることには、前記１または複数の移送されたデバイスにコーティング材料を付与することが含まれる請求項４８に記載の方法。
  54. 前記付与することには、未硬化の液体またはゲルコーティング材料を回路アセンブリ上及び上方に移送することを、スプレイング、ペインティング、印刷、ブラッシング、堆積、ディスペンシング、パウダーコーティング、コーティング、シーリング、覆うこと、グレージング、ラミネーティング、エナメリング、インクラスティング、プラスタリング、バーニッシング、ディッピング、イマージング、スラザリング、ベイシング、ダウシング、ドレンチング、ダンキング、及びプランジングからなる群から選択される行為を介して行なうことが含まれる請求項５３に記載の方法。
  55. 前記コーティング材料は、前記回路アセンブリを環境要因から保護する保護コーティングである請求項５３に記載の方法。
  56. 前記コーティング材料は、前記移送されたデバイスの特性を調整する特性改変コーティングである請求項５３に記載の方法。
  57. 前記１または複数の移送されたデバイスをその場パッケージすることを、前記１または複数の移送されたデバイスの各半導体デバイスを前記回路アセンブリの伝導性リンクに相互接続することと、前記１または複数の移送されたデバイスにコーティング材料を付与することと、によって行なうことがさらに含まれる請求項４８に記載の方法。
  58. 前記１または複数の移送されたデバイスをその場パッケージすることを、前記１または複数の移送されたデバイスの各半導体デバイスを前記回路アセンブリの伝導性リンクに相互接続することであって、連続的な伝導性材料を伝導性リンクと移送されたデバイスの電気接点との間に付与することが含まれる前記相互接続することと、前記１または複数の移送されたデバイスに前記回路アセンブリを環境要因から保護する保護コーティングをコーティングすることと、によって行なうことがさらに含まれる請求項４８に記載の方法。
  59. 前記未パッケージ半導体デバイスは、単一の個別デバイス及び集積回路（ＩＣ）からなる群から選択される請求項４８に記載の方法。
  60. 前記未パッケージ半導体デバイスは、発光ダイオード（ＬＥＤ）、ダイオード、トランジスタ、抵抗器、キャパシタ、及びヒューズからなる群から選択される請求項４８に記載の方法。
  61. 前記未パッケージ半導体デバイスは発光ダイオード（ＬＥＤ）である請求項４８に記載の方法。
  62. 前記未パッケージ半導体デバイスは直径が５０〜３００ミクロンである請求項４８に記載の方法。
  63. 前記未パッケージ半導体デバイスは直径が１００〜２５０ミクロンである請求項４８に記載の方法。
  64. 前記回路アセンブリの前記回路基板は平坦で、前記移送されたダイをその上に支持するように構成されている請求項４８に記載の方法。
  65. 前記回路基板は厚みが０．２ミリメートル以下である請求項４８に記載の方法。
  66. 前記回路アセンブリの前記回路基板上に伝導性リンクを配置することをさらに含む請求項４８に記載の方法。
  67. 未パッケージ半導体デバイスを作製することであって、前記１または複数の未パッケージ半導体デバイスはキャリア基層上にある、前記作製することと、回路アセンブリを組み立てることであって、前記１または複数の未パッケージ半導体デバイスを前記キャリア基層から前記回路アセンブリへ直接移送することが含まれ、前記回路アセンブリは、移送されたデバイスとその関連回路を支持するように構成された回路基板を含む、前記組み立てることと、電子製品を製造することであって、前記組み立てられた回路アセンブリを前記電子製品の動作可能な回路に組み込むことが含まれる、前記製造することと、
    を含む方法。
  68. 前記未パッケージ半導体デバイスは、単一の個別デバイス及び集積回路（ＩＣ）からなる群から選択される請求項６７に記載の方法。
  69. 前記未パッケージ半導体デバイスは、発光ダイオード（ＬＥＤ）、ダイオード、トランジスタ、抵抗器、キャパシタ、及びヒューズからなる群から選択される請求項６７に記載の方法。
  70. 前記未パッケージ半導体デバイスは発光ダイオード（ＬＥＤ）である請求項６７に記載の方法。
  71. 前記未パッケージ半導体デバイスは直径が５０〜３００ミクロンである請求項６７に記載の方法。
  72. 前記未パッケージ半導体デバイスは直径が１００〜２５０ミクロンである請求項６７に記載の方法。
  73. 前記キャリア基層は、フレキシブルでエラストマーの平面材料であり、前記キャリア基層は一方の側に接着剤が接着されている請求項６７に記載の方法。
  74. 前記キャリア基層は直接移送メカニズムと前記回路アセンブリとの間に置かれている請求項６７に記載の方法。
  75. 前記移送することには、各未パッケージ半導体デバイスを前記キャリア基層から前記回路アセンブリへ前記直接移送するための往復一軸運動が含まれる請求項６７に記載の方法。
  76. 移送することには、前記未パッケージ半導体デバイスを前記回路アセンブリ上に仰向けに配置することが含まれる請求項６７に記載の方法。
  77. 前記回路アセンブリの前記回路基板は平坦で、前記移送されたダイをその上に支持するように構成されている請求項６７に記載の方法。
  78. 前記回路基板は厚みが０．２ミリメートル以下である請求項６７に記載の方法。
  79. 前記回路アセンブリの前記回路基板上に伝導性リンクを配置することをさらに含む請求項６７に記載の方法。
  80. 前記１または複数の移送されたデバイスを前記回路アセンブリの回路基板に取り付けることによって前記１または複数の移送されたデバイスをその場パッケージすることをさらに含む請求項６７に記載の方法。
  81. 前記取り付けることには、前記１または複数の移送されたデバイスを前記回路基板に取り付けるために接着剤を付与することが含まれる請求項８０に記載の方法。
  82. 前記１または複数の移送されたデバイスの各半導体デバイスを前記回路アセンブリの伝導性リンクに相互接続することによって前記１または複数の移送されたデバイスをその場パッケージすることをさらに含む請求項６７に記載の方法。
  83. 前記相互接続することには、連続的な伝導性材料を伝導性リンクと移送されたデバイスの電気接点との間に付与することが含まれる請求項８２に記載の方法。
  84. 前記１または複数の移送されたデバイスにコーティング材料を付与することによって前記１または複数の移送されたデバイスをその場パッケージすることをさらに含む請求項６７に記載の方法。
  85. 前記付与することには、未硬化の液体またはゲルコーティング材料を回路アセンブリ上及び上方に移送することを、スプレイング、ペインティング、印刷、ブラッシング、堆積、ディスペンシング、パウダーコーティング、コーティング、シーリング、覆うこと、グレージング、ラミネーティング、エナメリング、インクラスティング、プラスタリング、バーニッシング、ディッピング、イマージング、スラザリング、ベイシング、ダウシング、ドレンチング、ダンキング、及びプランジングからなる群から選択される行為を介して行なうことが含まれる請求項８４に記載の方法。
  86. 前記コーティング材料は、前記回路アセンブリを環境要因から保護する保護コーティングである請求項８４に記載の方法。
  87. 前記コーティング材料は、前記移送されたデバイスの特性を調整する特性改変コーティングである請求項８４に記載の方法。
  88. 前記１または複数の移送されたデバイスをその場パッケージすることを、前記１または複数の移送されたデバイスの各半導体デバイスを前記回路アセンブリの伝導性リンクに相互接続することと、前記１または複数の移送されたデバイスにコーティング材料を付与することと、によって行なうことをさらに含む請求項６７に記載の方法。
  89. 前記１または複数の移送されたデバイスをその場パッケージすることを、前記１または複数の移送されたデバイスの各半導体デバイスを前記回路アセンブリの伝導性リンクに相互接続することであって、連続的な伝導性材料を伝導性リンクと移送されたデバイスの電気接点との間に付与することが含まれる前記相互接続することと、前記１または複数の移送されたデバイスに前記回路アセンブリを環境要因から保護する保護コーティングをコーティングすることと、によって行なうことがさらに含まれる請求項６７に記載の方法。
  90. キャリア回路移送メカニズムであって、キャリア基層上の１または複数の未パッケージ半導体デバイスを得ることと、前記１または複数の未パッケージ半導体デバイスを前記キャリア基層から回路アセンブリへ直接移送することと、を行なうように構成された前記キャリア回路移送メカニズムと、その場パッケージャーであって、前記１または複数の移送されたデバイスをその場パッケージすることを、前記１または複数の移送されたデバイスの各半導体デバイスを前記回路アセンブリの伝導性リンクに相互接続することと、前記１または複数の移送されたデバイスにコーティング材料を付与することと、によって行なうように構成された前記その場パッケージャーと、を含む装置。
  91. 前記未パッケージ半導体デバイスは単一の個別デバイスである請求項９０に記載の装置。
  92. 前記未パッケージ半導体デバイスは、発光ダイオード（ＬＥＤ）、ダイオード、トランジスタ、抵抗器、キャパシタ、及びヒューズからなる群から選択される請求項９０に記載の装置。
  93. 前記未パッケージ半導体デバイスは発光ダイオード（ＬＥＤ）である請求項９０に記載の装置。
  94. 前記未パッケージ半導体デバイスは直径が１０〜３００ミクロンである請求項９０に記載の装置。
  95. 前記未パッケージ半導体デバイスは直径が１００〜２５０ミクロンである請求項９０に記載の装置。
  96. 前記キャリア基層は、フレキシブルでエラストマーの平面材料であり、前記キャリア基層は一方の側に接着剤が接着されている請求項９０に記載の装置。
  97. 前記キャリア基層は延伸されたときに半透明である請求項９０に記載の装置。
  98. 前記キャリア基層は前記キャリア回路移送メカニズムと前記回路アセンブリとの間に置かれている請求項９０に記載の装置。
  99. 前記キャリア回路移送メカニズムには、各未パッケージ半導体デバイスを前記キャリア基層から前記回路アセンブリへ前記直接移送するための往復一軸運動が含まれる請求項９０に記載の装置。
  100. 前記キャリア回路移送メカニズムの前記移送によって、前記未パッケージ半導体デバイスが前記回路アセンブリ上に仰向けに配置される請求項９０に記載の装置。
  101. 前記回路アセンブリの前記回路基板は平坦で、前記移送されたダイをその上に支持するように構成されている請求項９０に記載の装置。
  102. 前記回路基板は厚みが０．２ミリメートル以下である請求項９０に記載の装置。
  103. 前記その場パッケージャーの前記相互接続には、連続的な伝導性材料を伝導性リンクと移送されたデバイスの電気接点との間に付与することが含まれる請求項９０に記載の装置。
  104. 前記その場パッケージャーの前記付与には、未硬化の液体またはゲルコーティング材料を回路アセンブリ上及び上方に移送することを、スプレイング、ペインティング、印刷、ブラッシング、堆積、ディスペンシング、パウダーコーティング、コーティング、シーリング、覆うこと、グレージング、ラミネーティング、エナメリング、インクラスティング、プラスタリング、バーニッシング、ディッピング、イマージング、スラザリング、ベイシング、ダウシング、ドレンチング、ダンキング、及びプランジングからなる群から選択される行為を介して行なうことが含まれる請求項９０に記載の装置。
  105. 前記コーティング材料は、前記回路アセンブリを環境要因から保護する保護コーティングである請求項９０に記載の装置。
  106. 前記コーティング材料は、前記移送されたデバイスの特性を調整する特性改変コーティングである請求項９０に記載の装置。
JP2017516645A 2014-06-06 2015-06-06 未パッケージ半導体デバイスを伴う回路アセンブリの製造 Pending JP2017518650A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201462009094P 2014-06-06 2014-06-06
US62/009,094 2014-06-06
US201562136434P 2015-03-20 2015-03-20
US62/136,434 2015-03-20
US201562146956P 2015-04-13 2015-04-13
US62/146,956 2015-04-13
PCT/US2015/034596 WO2015188172A2 (en) 2014-06-06 2015-06-06 Manufacture of circuit assembly with unpackaged semiconductor devices

Publications (2)

Publication Number Publication Date
JP2017518650A true JP2017518650A (ja) 2017-07-06
JP2017518650A5 JP2017518650A5 (ja) 2018-07-19

Family

ID=54767610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017516645A Pending JP2017518650A (ja) 2014-06-06 2015-06-06 未パッケージ半導体デバイスを伴う回路アセンブリの製造

Country Status (6)

Country Link
US (1) US20170194171A1 (ja)
EP (1) EP3152781A4 (ja)
JP (1) JP2017518650A (ja)
KR (1) KR20170040187A (ja)
CN (1) CN107078066A (ja)
WO (1) WO2015188172A2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502625B2 (en) 2014-06-06 2016-11-22 Rohinni, LLC Electrophotographic deposition of unpackaged semiconductor device
US9633883B2 (en) 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
US10141215B2 (en) 2016-11-03 2018-11-27 Rohinni, LLC Compliant needle for direct transfer of semiconductor devices
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
US10471545B2 (en) 2016-11-23 2019-11-12 Rohinni, LLC Top-side laser for direct transfer of semiconductor devices
WO2018132716A1 (en) 2017-01-12 2018-07-19 Rohinni, LLC Apparatus for high speed printing of semiconductor devices
US10062588B2 (en) 2017-01-18 2018-08-28 Rohinni, LLC Flexible support substrate for transfer of semiconductor devices
US10485108B1 (en) * 2017-03-28 2019-11-19 Northrop Grumman Systems Corporation Method of conformal coating
US10410905B1 (en) * 2018-05-12 2019-09-10 Rohinni, LLC Method and apparatus for direct transfer of multiple semiconductor devices
US11134595B2 (en) 2018-09-05 2021-09-28 Assembleon B.V. Compliant die attach systems having spring-driven bond tools
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
US11407529B1 (en) 2019-10-22 2022-08-09 Northrop Grumman Systems Corporation Aircraft retrofit system
CN115668481A (zh) 2020-03-31 2023-01-31 R·马维利耶夫 用于形成金属互连层的方法和系统
US11745893B2 (en) 2021-04-29 2023-09-05 Northrop Grumman Systems Corporation Magnetic refueling assembly

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204092B1 (en) * 1999-04-13 2001-03-20 Lucent Technologies, Inc. Apparatus and method for transferring semiconductor die to a carrier
US20100075459A1 (en) * 2008-09-24 2010-03-25 Kerr Roger S Thermal barrier layer for integrated circuit manufacture
JP2012015318A (ja) * 2010-06-30 2012-01-19 Sharp Corp 発光装置の製造方法および発光装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111324A (en) * 1998-02-05 2000-08-29 Asat, Limited Integrated carrier ring/stiffener and method for manufacturing a flexible integrated circuit package
US6091332A (en) * 1998-06-09 2000-07-18 Motorola, Inc. Radio frequency identification tag having printed circuit interconnections
JP2001068742A (ja) * 1999-08-25 2001-03-16 Sanyo Electric Co Ltd 混成集積回路装置
US8141240B2 (en) * 1999-08-04 2012-03-27 Super Talent Electronics, Inc. Manufacturing method for micro-SD flash memory card
JP2002050670A (ja) * 2000-08-04 2002-02-15 Toshiba Corp ピックアップ装置及びピックアップ方法
KR100716871B1 (ko) * 2001-04-11 2007-05-09 앰코 테크놀로지 코리아 주식회사 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
DE10349847B3 (de) * 2003-10-25 2005-05-25 Mühlbauer Ag Positionierungsvorrichtung und -Verfahren für die Übertragung elektronischer Bauteile
US20080060750A1 (en) * 2006-08-31 2008-03-13 Avery Dennison Corporation Method and apparatus for creating rfid devices using penetrable carrier
RU2331951C1 (ru) * 2007-07-24 2008-08-20 Закрытое акционерное общество "Светлана-Оптоэлектроника" Светодиод с двухслойной компаундной областью
US9331230B2 (en) * 2012-10-30 2016-05-03 Cbrite Inc. LED die dispersal in displays and light panels with preserving neighboring relationship
US9633883B2 (en) * 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204092B1 (en) * 1999-04-13 2001-03-20 Lucent Technologies, Inc. Apparatus and method for transferring semiconductor die to a carrier
US20100075459A1 (en) * 2008-09-24 2010-03-25 Kerr Roger S Thermal barrier layer for integrated circuit manufacture
JP2012015318A (ja) * 2010-06-30 2012-01-19 Sharp Corp 発光装置の製造方法および発光装置

Also Published As

Publication number Publication date
CN107078066A (zh) 2017-08-18
WO2015188172A2 (en) 2015-12-10
EP3152781A4 (en) 2018-03-14
US20170194171A1 (en) 2017-07-06
EP3152781A2 (en) 2017-04-12
WO2015188172A3 (en) 2016-01-28
KR20170040187A (ko) 2017-04-12

Similar Documents

Publication Publication Date Title
JP2017518650A (ja) 未パッケージ半導体デバイスを伴う回路アセンブリの製造
KR102304497B1 (ko) 지문 센서들에 대한 패키징 및 제조 방법
CN105244330B (zh) 晶片封装体
KR20190006430A (ko) 마이크로 엘이디 디스플레이 및 그 제작 방법
US20150221624A1 (en) Semiconductor device including independent film layer for embedding and/or spacing semiconductor die
CN104979301A (zh) 晶片封装体及其制造方法
EP2758992A2 (en) Vertical switching formations for esd protection
JP4487883B2 (ja) 電子部品内蔵モジュールの製造方法
US10203627B2 (en) Electrophotographic deposition of unpackaged semiconductor device
CN112771598B (zh) 显示装置及其组装方法
KR101784192B1 (ko) 플렉서블 기판 상의 전기 회로
TWI511241B (zh) 半導體儲存裝置
US10117337B2 (en) Electrically isolated assembly and method for the electrical isolation of an assembly
US20080081407A1 (en) Protective coating for mark preservation
US20190059160A1 (en) Electronic Device and Method of Making the Same Using Surface Mount Technology
TWI683405B (zh) 電子裝置及其製造方法
TWI492160B (zh) 導體圖案的連接部及其連接構造
JP7211239B2 (ja) 電子部品の収容方法
CN110077657B (zh) 指纹辨识模块包装方法
JP2010251764A (ja) パッケージ材料と基板との間の接着力を高める封止方法
CN111849368A (zh) 贴膜结构及电子设备
US20120098143A1 (en) Method for packaging a semiconductor chip, and semiconductor package
KR20170092285A (ko) 인쇄회로기판
CN111128764A (zh) 共形屏蔽方法
KR101121422B1 (ko) 휴대용 메모리 디바이스와 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180605

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191029