TWI511241B - 半導體儲存裝置 - Google Patents

半導體儲存裝置 Download PDF

Info

Publication number
TWI511241B
TWI511241B TW101126084A TW101126084A TWI511241B TW I511241 B TWI511241 B TW I511241B TW 101126084 A TW101126084 A TW 101126084A TW 101126084 A TW101126084 A TW 101126084A TW I511241 B TWI511241 B TW I511241B
Authority
TW
Taiwan
Prior art keywords
wire
circuit board
memory
chip
memory chip
Prior art date
Application number
TW101126084A
Other languages
English (en)
Other versions
TW201314847A (zh
Inventor
Hidetoshi Suzuki
Yuichi Hotta
Yuji Shimoda
Yuuji Ogawa
Taku Nishiyama
Tadanobu Okubo
Junichi Onodera
Takeshi Ikuta
Naohisa Okumura
Katsuyoshi Watanabe
Kazuhide Doi
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201314847A publication Critical patent/TW201314847A/zh
Application granted granted Critical
Publication of TWI511241B publication Critical patent/TWI511241B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936—Marks, inscriptions, etc. for information
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Description

半導體儲存裝置
本發明實施例係關於一種半導體儲存裝置。
本申請案係基於並主張2011年7月20日提出申請之第2011-159291號先前日本專利申請案之優先權之權益，該申請案之全部內容以引用的方式併入本文中。
作為一記憶體卡，已知一SD(註冊商標)卡(在下文中稱作一SD卡)。此外，存在一微型SD(註冊商標)卡(在下文中稱作微型SD卡)。微型SD卡就其操作及性質而言類似於SD卡，而另一方面，具有小於SD卡之一大小。類似於SD卡，微型SD卡具有一產品依據為其所設定之其技術規範必須遵守之各種限制條件。此外，同樣地，對於任一類型之產品而言，微型SD卡亦確保產品可靠性，並達成有效率的設計及製造係可取的。
本發明實施例實現一種具有產品可靠性之半導體儲存裝置。
大體上，根據一實施例，一種半導體儲存裝置具備包括一儲存電路之一記憶體晶片、控制一記憶體晶片之一控制器晶片及具有彼此相對之一第一表面及一第二表面之一基板，該控制器晶片安裝於該基板之該第一表面上。此外，該半導體儲存裝置具備形成於該基板之該第二表面上之一外部連接端子，且囊封該記憶體晶片、該控制器晶片及該 基板之樹脂包括彼此相對之一第三表面及一第四表面，且具有僅直接印刷在毗鄰該基板之該第二表面之該第四表面上之一預定標記。
本發明實施例可實現一種具有產品可靠性之半導體儲存裝置。
在下文中，將參照圖式來解釋該等實施例之細節。在提供解釋時，將賦予為所有該等圖式所共有之部分共同之參考符號。組態該等參考符號之數字之後的字母可由包括相同數字之參考符號標記，且用於區別具有類似組態之元件。在其中無需將由包括同一數字之參考符號所指示之元件彼此區分開之情況下，此等元件將由僅包括該數字之一參考符號標記。舉例而言，在其中無需將賦予參考符號1a、1b之元件彼此區分開之一情況下，此等元件將共同地由一參考符號1指代。
該等圖式係示意性的，且應注意，厚度與平面尺寸之一關係、各別層之厚度之比例及諸如此類不同於一實際組態。因此，應根據以下解釋來判定具體厚度及尺寸。此外，不言而喻，該等圖式之中包括具有彼此不同之尺寸關係及比例之部分。
在下文中之實施例中，將藉由將一微型SD視為一實例來解釋一記憶體卡。然而，下文說明中之記憶體卡並不限於微型SD卡。本說明書之說明適用於對其強加強加於微型SD卡之限制條件及問題以及一下述問題之任一記憶體卡。
除主要具有不同大小以外，微型SD卡具有相同於一SD卡之特徵。舉例而言，該兩種類型之卡皆包括一記憶體晶片及控制此記憶體晶片之一控制器晶片。另一方面，由於SD卡具有大於微型SD卡之尺寸，因而在設計方面強加於SD卡之限制條件輕於強加於微型SD卡之限制條件。亦即，微型SD卡比SD卡更難設計。下文將解釋在此一背景環境下所開發出之實施例。
(第一實施例)
在第一實施例中，將解釋一種記憶體卡，該記憶體卡具有一外部連接端子提供至其上且一標誌標記、一原產地標記及一識別碼藉由雷射標記印刷至其上之一端子表面。
<記憶體卡之外觀之結構>
首先，將參照圖1及圖2來解釋第一實施例之記憶體卡之外觀之結構。圖1係示意性地展示第一實施例之一記憶體卡10之一外觀之一具體實例之一圖示。圖2係展示印刷在第一實施例之記憶體卡10上之一雷射標記之一圖示。
如圖1中所示，記憶體卡10包括模製樹脂(樹脂)100。樹脂100囊封稍後將闡述之各別晶片、一電路板、一引線框架及諸如此類。該電路板包括彼此相對之一上表面及一下表面(端子表面)、且複數個外部連接端子20(舉例說明其中八個)沿著平行於記憶體卡10之一y軸方向之一個邊緣配置於該端子表面上。外部連接端子20不由模製樹脂100覆蓋，且在記憶體卡10插入至一主機裝置(外部裝置)中時電連接該主機裝置與記憶體卡10。
此外，如圖1及圖2中所示，一SD標誌(雷射標記)21a、一原產地標記(雷射標記)21b及一識別碼(雷射標記)21c藉由雷射印刷在外部連接端子20形成至其上之端子表面上。
<記憶體卡之內部結構>
將參照圖3來示意性地解釋第一實施例之記憶體卡之一實例之一基本內部結構。圖3係示意性地展示第一實施例之記憶體卡之實例之基本內部結構之一剖面圖。
如圖3中所示，記憶體卡10包括模製樹脂(樹脂)100、一引線框架30、一記憶體晶片31、一電路板40、一控制器晶片32及一被動組件33。
樹脂100係由一絕緣材料形成，且囊封引線框架30及電路板40以便覆蓋引線框架30及電路板40。
引線框架30係(舉例而言)一金屬板。記憶體晶片31經由一黏附層(未展示)安置於引線框架30上。引線框架30經由一黏附層50黏附至電路板40。
一控制器晶片32經由一黏附層(未展示)安置於電路板40之一上表面(黏附層50黏附至其上之一表面)上。此外，被動組件33安置於電路板40之上表面上。此外，外部連接端子20配置於電路板40之一下表面(與黏附層50黏附至其上之表面相對之一表面)上。更特定而言，外部連接端子20係由一導電材料形成，且配置於欲插入至一PC中之記憶體卡之一端部分(沿著該等圖式中之y軸之一端部分)附近。此外，外部連接端子20經由印刷在電路板40上之導電互連線連接至控制器晶片32及諸如此類。
可使用任一期望之記憶體晶片作為記憶體晶片31；更特定而言，例如，可使用任一類型之NAND快閃記憶體晶片。此外，與記憶體晶片31內部之一電路電連接之複數個連接墊提供於記憶體晶片31之一上表面上，且該等連接墊經由導電接合導線(其可簡稱為導線)(未展示)連接至電路板40上之連接墊(導電區段)(未展示)。
控制器晶片32係用於控制記憶體晶片31之操作。特定而言，控制器晶片32根據來自外部之命令執行向記憶體晶片31寫入資料、自記憶體晶片31讀取資料、抹除記憶體晶片31之資料及諸如此類，並管理記憶體晶片31中之資料之儲存狀態。此外，控制器晶片32可包括一主機介面、一MPU(微處理單元)、一ROM(唯讀記憶體)、一RAM(隨機存取記憶體)、一記憶體介面及諸如此類。此外，與控制器晶片32內部之一電路電連接之複數個連接墊(未展示)提供於控制器晶片32之一上表面上，且該等連接墊經由導線(未展示)連接至電路板40上之連接墊(導電區段)(未展示)。
此外，被動組件33係指電路組件之中不提供功率增益，且係(舉例而言)一電阻、一電容器、一電感器及諸如此類之組件。此外，與控制器晶片32內之電路電連接之複數個連接墊(未展示)提供於被動組件33之一上表面上，且該等連接墊經由佈線(未展示)連接至電路板40上之連接墊(導電區段)(未展示)。
<記憶體卡之製造方法>
接下來，將參照圖4來解釋第一實施例之記憶體卡10之 一製造方法1000。圖4係示意性地展示第一實施例之記憶體卡10之一基本製造方法之一流程圖。
[S1001]組裝
舉例而言，在其中記憶體卡10包括基板40及導線框架30之一情況下，將導線框架30連接至基板40，並將控制器晶片32、記憶體晶片31及被動組件33安裝於此等基板40及導線框架30上。此後，將導線框架30安置於一晶粒中，並藉由將樹脂100灌注於該晶粒中，囊封基板40、導線框架30、控制器晶片32、記憶體晶片31、被動組件33及諸如此類。
[S1002]標記
藉由雷射在該端子表面上印刷「SD標誌」、「原產地標記」及「識別碼」。舉例而言，藉由將雷射照射於樹脂100之端子表面上，對曝露于該雷射之樹脂100之表面進行修面(表面剝離)，並形成雷射標記(SD標誌、原產地標記及識別碼)。
[S1003]測試
隨後，實施就在裝運記憶體卡10之前執行之一測試過程。在這個時候，執行對記憶體卡10是否正確地操作之一確認。由於有可能樹脂100上之雷射標記已影響記憶體晶片31，因而較佳在雷射標記之後執行此測試過程。
<第一實施例之記憶體卡之工作及有利效果>
根據上述第一實施例之半導體儲存裝置，其包括包括該儲存電路之記憶體晶片31、控制記憶體晶片31之一控制器 晶片32及具有彼此相對之第一表面及第二表面之基板30、40、60，控制器晶片32安裝於該基板之第一表面上。該半導體儲存裝置包括形成於基板30、40、60之第二表面上之外部連接端子20及囊封記憶體晶片31、控制器晶片32及基板30、40、60且具有彼此相對之第三表面及第四表面之樹脂100，在僅該樹脂之毗鄰基板30、40、60之第二表面之第四表面上，直接印刷預定標記21。
此外，基本上在一SD卡中，存在必須在一SD卡主體(樹脂)上執行印刷以便一使用者可視覺辨識至少該SD標誌之一規則。緣於此，該SD標誌及諸如此類必須印刷在該SD卡之端子表面及非端子表面中之至少一者上。
此外，當該雷射照射於記憶體晶片31附近之樹脂100之表面(非端子表面)上時，記憶體晶片31可因雷射而受損。
然而，在本實施例中，該雷射照射至引線框架30附近之樹脂100之表面(端子表面)。緣於此，記憶體晶片31受引線框架30保護。因此，與將雷射照射於不受引線框架30保護之非端子表面上之情形相比，可抑制對記憶體晶片31之損害。
此外，如上所述，根據本實施例，該SD標誌、該原產地標記及該識別碼僅印刷在樹脂100之端子表面上，且該SD標誌、該原產地標記及該識別碼不僅印刷在該非端子表面上。緣於此，可自由地在該非端子表面上執行插圖印刷及諸如此類。該非端子表面具有因其上不提供有外部連接端子而具有寬於該端子表面之可至其上執行該印刷之一區 域。此外，在本實施例中，由於不使用油墨來執行各別印刷過程，因而可與執行一油墨標記過程相比較省略與印刷有關之過程。
(第一實施例之第一變化形式)
接下來，將解釋第一實施例之第一變化形式之一記憶體卡。在上述第一實施例中，已解釋一記憶體卡10，該記憶體卡包含一電路40及經由一黏附層50黏附至電路板40之一引線框架30且在電路板40及引線框架30上具有一記憶體晶片31、一控制器晶片32及一被動組件33。然而，在第一實施例之第一變化形式中，將解釋具備一引線框架60、一記憶體晶片31、一控制器晶片32及一被動組件33之一記憶體卡10。應注意，一基本組態及一基本操作類似於上述第一實施例。因此，將省略對第一實施例中所解釋之事項及可容易根據上述第一實施例設想出之事項之解釋。
<記憶體卡之內部結構>
將參照圖5來示意性地解釋第一實施例之第一變化形式之記憶體卡之一實例之一基本內部結構。圖5係示意性地展示第一實施例之第一變化形式之記憶體卡之實例之基本內部結構之一剖面圖。如圖5中所示，記憶體卡10包括模製樹脂(樹脂)100、引線框架60、記憶體晶片31、控制器晶片32及被動組件33。
樹脂100囊封引線框架60、記憶體晶片31、控制器晶片32及被動組件33。
引線框架60係(舉例而言)一金屬板。此外，引線框架60 包括其中記憶體晶片31、控制器晶片32及被動組件33安置於其一前表面上之一區60a、其中複數個外部連接端子20安置於其一後表面上之一區60b及電連接區60a與區60b之一區60c。
區60a(舉例而言)定位於一非端子表面與一端子表面之間的一中間部分附近以使得來自外部之靜電不可能進入(舉例而言)安置於區60a上之各別裝置，且區60b更接近於樹脂100之端子表面安置以使得外部連接端子20自樹脂100曝露。
記憶體晶片31、控制器晶片32及被動組件33安置於樹脂60a之表面上。
外部連接端子20係由一導電材料形成。此外，外部連接端子20經由導線框架60及諸如此類連接至控制器晶片32及諸如此類。
此處，將展示記憶體卡10之各別區段之厚度(沿著一z軸方向之長度)之一實例。樹脂100之厚度(參見圖式中之A)為大約0.68mm。此外，自樹脂100之端子表面至引線框架60之區60a之樹脂之厚度(參見圖式中之B)為大約0.25mm。此外，引線框架60之厚度為大約0.13mm。此外，記憶體晶片31及控制器晶片32之膜厚度為大約0.1mm。此外，黏附記憶體晶片31與該引線框架之一黏附層(未展示)之厚度為大約0.02mm。類似地，黏附控制器晶片32與該引線框架之一黏附層(未展示)之膜厚度亦為大約0.02mm。
電連接至記憶體晶片31中之一電路之複數個連接墊(未展示)提供於記憶體晶片31之一上表面上，且經由導電接合佈線(未展示)連接至引線框架60。
電連接至控制器晶片32中之一電路之複數個連接墊(未展示)提供於控制器晶片32之一上表面上，且經由導線(未展示)連接至引線框架60。此外，電連接至控制器晶片32中之該電路之複數個連接墊(未展示)提供於被動組件33之一上表面上，且經由導線(未展示)連接至引線框架60。
與記憶體晶片31及該控制器晶片相比較，被動組件33較厚(具有沿z軸方向之一更長長度)。緣於此，被動層33在樹脂100之非端子表面之一凸出區100a中形成具有自引線框架60a之上表面至樹脂100之表面之最大厚度。
(第一實施例之第二變化形式)
接下來，將解釋第一實施例之第二變化形式之一記憶體卡。在第一實施例中，已給出關於諸如使用雷射之樹脂上之一SD標誌、一原產地標記、一識別碼及諸如此類之印刷標簽之解釋。第一實施例之第二變化形式將解釋在組合雷射印刷與油墨印刷之一情況下在該樹脂上印刷之一方法。應注意，一基本組態及一基本操作類似於上述第一實施例。因此，將省略對第一實施例中所解釋之事項及可容易根據上述第一實施例設想出之事項之解釋。
<記憶體卡之外觀之結構>
圖6係示意性地展示一記憶體卡10之一外觀之一具體實例之一圖示。如圖6中所示，一SD標誌22a、一原產地標記 22b及一識別碼21c印刷在記憶體卡10之一端子表面上。SD標誌22a及原產地標記22b係藉由使用油墨印刷之油墨標記，且識別碼21c係藉由使用雷射印刷之一雷射標記。
<製造記憶體卡之方法>
接下來，將參照圖7來解釋第一實施例之第二變化形式之記憶體卡10之一製造方法1100。圖7係示意性地展示第一實施例之第二變化形式之記憶體卡10之一基本製造方法1100之一流程圖。
[S1101]組裝
舉例而言，在其中記憶體卡10包括一基板及一引線框架之一情況下，將該引線框架連接至該基板，並在該基板及該引線框架上安裝一記憶體晶片及一被動組件。此後，將該引導框架安置於一晶粒中，在該晶粒中灌注樹脂，並囊封該引線框架、該控制器晶片、該記憶體晶片、該被動組件及諸如此類。
[S1102]烘烤
隨後，在藉由使用油墨印刷之前，執行烘烤以烘乾樹脂中之水分。
[S1103]標記(油墨)
然後，藉由油墨在一端子表面上印刷(舉例而言)「SD標誌」及「原產地標記」。
[S1104]烘烤
此後，藉由烘烤來烘乾該等油墨標記(「SD標誌」及「原產地標記」之水分，並將該等油墨標記固定至該端子 表面。
[S1105]標記(雷射)
然後，藉由雷射在該端子表面上印刷「識別碼」。
[S1106]測試
隨後，實施就在裝運記憶體卡10之前執行之一測試過程。在這個時候，執行對記憶體卡10是否正確地操作之一確認。由於有可能樹脂100上之雷射標記已影響該記憶體晶片，因而該測試過程較佳在該雷射標記之後執行。
(第二實施例)
<記憶體卡之外觀之結構>
圖8係示意性地展示一記憶體卡1之一外觀之一具體實例之一圖示。如圖8中所示，記憶體卡1包括模製樹脂(樹脂)100。樹脂100囊封稍後將闡述之各別晶片、一電路板及一引線框架。該電路板包括彼此相對之一上表面及一下表面(端子表面)，且複數個外部連接端子400(舉例說明其中八塊)沿著記憶體卡1之一上邊緣配置於該端子表面上。外部連接端子400係由一導電材料形成，形成於該電路板上，且連接至印刷在該電路板上之導電互連線(其可稱作一圖案)。此外，外部連接端子400不由模製樹脂100覆蓋，且在記憶體卡1插入至一主機裝置中時電連接該主機裝置與記憶體卡1。在遵守至外部連接端子400之信號分配之一標準之一實例中，資料2(DAT2)、資料3(DAT3)、命令(CMD)、VDD、時脈(CLK)、VSS、資料0(DAT0)及資料1(DAT1)分別分配至外部連接端子400。應注意，在本實施 例中，將省略對各別信號之解釋。
<記憶體卡之內部結構>
將參照圖9來示意性地解釋本實施例之記憶體卡之一基本內部結構。圖9係示意性地展示本實施例之記憶體卡之基本內部結構之一圖示。如圖9中所示，記憶體卡1包括模製樹脂(樹脂)100、一引線框架200、一記憶體晶片210、一電路板300及一控制器晶片310。
樹脂100係由一絕緣材料形成且囊封引線框架200及電路板300以便覆蓋引線框架200及電路板300。
引線框架200係(舉例而言)一金屬板，且(舉例而言)分成六塊，亦即，引線框架200a、200b、200c、200c、200e及200f。引線框架200a至200f由作為一絕緣體之樹脂100彼此隔離。儘管本實施例之引線框架200分成六塊，但未對此作任何限制，且可作數目之一增大或一減小。應注意，儘管200a、200b、200c、200d、200e及200f係個別電隔離之引線(導電板)，但在一製造過程中，為了方便起見，將其描述為一引線框架，此乃因其係自原本作為一整體組件之引線框架200劃分而成。
一記憶體晶片210經由一黏附層(未展示)安置於引線框架200a及200b上。引線框架200c及200d經由一黏附層301黏附至電路板300。此外，儘管將不對引線框架200c、200d、200e及200f作詳細解釋，但其(舉例而言)可係用於形成記憶體卡1之虛擬引線框架。
此外，自記憶體卡1向外凸出之凸出部(部分)200a1、 200b1、200c1及200d1(參見虛線圓之內部)沿記憶體卡1插入至一主機裝置(未展示)之一方向(平行於一x軸之方向)形成於引線框架200a、200b、200c、200d之輪廓邊緣上。此等部分200a1、200b1、200c1及200d1中之每一者隨著其自記憶體卡1向外(沿平行於垂直於x軸之一y軸之一方向)延伸而朝向一尖端縮窄。緣於此，甚至在其中自記憶體卡1外部施加一浪湧或ESD(靜電放電)時，亦可減小此後所產生之一浪湧電流。此外，此等尖端部分可定位於相對於該記憶體卡之一外表面之一內側上。緣於此，甚至當一導體與該記憶體卡之外表面接觸時，亦不會在200a及諸如此類中產生電傳導。應注意，該記憶體卡之此等200a、200b、200c、200d、200e、200f與該外表面之間的空間可由樹脂填充，或者可係空心間隙。此外，由於引線框架200a、200b、200c、200d彼此電隔離，因而甚至在(舉例而言)其中部分200a1及200c1與該主機裝置之導電區段接觸之情況下，記憶體卡1亦不會短路。類似地，在(舉例而言)其中部分200b1及200d1與該主機裝置之該等導電區段接觸之情況下，記憶體卡1亦不會短路。
一控制器晶片310安置於電路板300之一上表面上。此外，複數個外部連接端子400(未展示)配置於電路板300之一下表面上。外部連接端子400係由一導電材料形成，且形成於電路板300之下表面上。此外，外部連接端子400經由印刷在電路板300上之導電互連線連接至控制器晶片310。
此外，電路板300之一部分經由黏附層301連接至引線框架200a至200d。此外，如稍後將闡述，互連線(未展示)係藉由使用一導電材料印刷在電路板300上。應注意，根據本實施例，儘管引線框架200之一部分連接至電路板300，但未對此作任何限制。
可使用任一期望之記憶體卡作為記憶體晶片210；更特定而言，舉例而言，可使用任一類型之NAND快閃記憶體卡。此外，與記憶體晶片210內部之一電路電連接之複數個連接墊211提供於記憶體晶片210之一上表面上，且連接墊211經由導電接合導線(其可簡稱為導引)320連接至電路板300上之連接墊(導電區段)325a。
控制器晶片310係用於控制記憶體晶片210之操作。特定而言，控制器晶片310根據來自外部之命令執行向記憶體晶片210寫入資料、自記憶體晶片210讀取資料、抹除記憶體晶片210之資料及諸如此類。此外，控制器晶片310可包括一主機介面、一MPU(微處理單元)、一ROM(唯讀記憶體)、一RAM(隨機存取記憶體)、一記憶體介面及諸如此類。此外，與控制器晶片310內部之一電路電連接之複數個連接墊311提供於控制器晶片310之一上表面上，且連接墊311經由導線340連接至電路板300上之連接墊(導電區段)325c。
<電路板之互連結構>
接下來，將參照圖10來解釋記憶體晶片210與控制器晶片310之一連接。此圖10展示電路板300上之互接線(圖 案)，且該等導電互連線由黑色部分表示。
導線320連接至電路板300上之連接墊(導電區段)325a。連接墊325a連接至電路板300上之導電互連線(導電區段)325b。
導線340連接至電路板300上之連接墊(導電區段)325c。連接墊325c連接至電路板300上之導電互連線325b。
附帶而言，作為一連接墊325a、一互連線325b及一連接墊325c之一集合(下文中亦稱作一導電區段325)，提供其複數個集合以便分別連接記憶體晶片210之連接墊211及控制器晶片310之連接墊311。
電路板300具有其中在自電路板300之上表面穿透至其下表面之通孔(開口區段)中嵌入一導電金屬材料之通孔插栓330。此外，通孔插栓330連接至互連墊325a、325c之間的互連線325b。此外，通孔插栓330經安置以便與外部連接端子400電隔離。
此外，複數個連接墊312提供於控制器晶片310之上表面上，且連接墊312經由導電接合導線(其可簡稱為導線)341連接至電路板300上之連接墊(導電區段)326a。連接墊326a連接至電路板300上之互連線326b。此外，互連線326b電連接至外部連接端子400。
接下來，將參照圖11及圖12來解釋沿著本實施例之記憶體卡1之x方向之一剖面。應注意，此等圖11及圖12展示記憶體晶片210、控制器晶片310及通孔插栓330與所提供之該複數個導電區段325當中的一個導電區段325之一連接關 係。緣於此，示意性地繪示該等各別部分之配置、大小及諸如此類。對於各別部分之一更精確位置關係應參見圖9。
如圖11中所示，具有大約100至150nm之一膜厚度之導線框架200a、200b(為簡便起見在下文中表示為引線框架200)經由黏附層301沿著x軸方向在電路板300之一端部分附近提供於電路板300之上表面上，黏土層301係由一絕緣膠帶材料(舉例而言，LOC(晶片上導線)之一黏附膜或一晶粒接合膜)形成；更特定而言，係由具有(舉例而言)大約幾十奈米之一膜厚度之一熱塑性黏附膜(其大部分係由聚醯亞胺形成)形成。此外，具有(舉例而言)大約80至100nm之一膜厚度之記憶體晶片210經由黏附層205提供於引線框架200上，黏附層205係由具有(舉例而言)大約幾十奈米之一膜厚度之一絕緣材料(晶粒附著膜)形成。此外，具有(舉例而言)大約100至150nm之一膜厚度之控制器晶片310經由黏附層305提供於電路板300上，黏附層305係由具有(舉例而言)大約幾十奈米之一膜厚度之一絕緣材料(晶粒附著膜)形成。
電路板300具有彼此電連接之連接墊325a、325c及互連線325b。此外，在電路板300上形成穿透電路板300之上表面及下表面之一通孔(開口區段)，在該通孔中嵌入一金屬材料，且藉此形成一嵌入區段330a。此外，在電路板300之下表面上及嵌入區段330a下方形成由一金屬材料形成之一下層區段330b。下層區段330b電連接至嵌入區段330a， 且具有由樹脂100覆蓋之其周邊。此嵌入區段330a與下層區段330b之一集合將稱作一通孔插栓330，且如圖10中所示，若存在複數個通孔插栓330，則通孔插栓330中之每一者彼此電隔離以免造成該等各別通孔中之短路。此外，嵌入區段330a之一上表面連接至互連線325b。此外，記憶體晶片210之連接墊211(未展示)與電路板300之連接墊325a由由一Au材料形成之導線320電連接，且控制器晶片310之連接墊311(未展示)及電路板300之連接墊325c由由該Au材料形成之導線340電連接。相應地，記憶體晶片210、導線320、導電區段325、通孔插栓330、導線340與控制器晶片310電連接。
此外，引線框架200、記憶體晶片210、電路板300、該控制器晶片、導線320、340及通孔插栓330由由該絕緣材料形成之樹脂100覆蓋。
此外，外部連接端子400提供於電路板300之下表面上。此等外部連接端子400之下表面自樹脂100曝露。
附帶而言，與沿著導線320之z軸方向之一高度H2相比，沿著與連接控制器晶片310與電路板300之導線340之一x軸及一y軸垂直相交之一z方向之一高度H1較低。這歸因於自電路板300至記憶體晶片210之一上表面沿著z軸方向之一高度高於自電路板300至控制器晶片310之一上表面沿著z軸方向之一高度。在本實施例中，在提供於記憶體卡1內之導電組件之中，舉例而言，沿著導線320之z軸方向之高度H2高於其他組件之高度(舉例而言，導線340之高度 H1)。應注意，儘管未展示於圖11中，但連接外部連接端子400與控制器晶片310之一導線341之一高度相同於導線340之高度H1。
<浪湧侵入時之操作>
接下來，將參照圖12來解釋在其中來自外部之一浪湧(一過渡異常高電壓，ESD)侵入至記憶體卡1中之一情況下之一操作。來自外部之浪湧趨於侵入至具有距樹脂100之一外部之一近距離之一導電材料中。緣於此，舉例而言，該浪湧自導線320侵入至記憶體卡1之內部。由於該浪湧朝向具有一較低電阻之一部分流動，因而其流動至其中優先嵌入金屬之通孔插栓330中(參見該圖式中之一虛線箭頭)。緣於此，可抑制由該浪湧所引起之記憶體晶片210及控制器晶片310上之一劇烈電壓施加。相應地，由於導線341之高度低於導線320之高度，因而不需要在導線341連接至其之導電區段326處提供通孔插栓。
<第二實施例之工作及有利效果>
近年來，用於儲存電影、影像、音樂資料及諸如此類之一記憶體卡正得到廣泛使用。該記憶體卡通常用於儲存用於諸如手機、可攜式數位助理、可攜式音樂播放器、數位相機及諸如此類之主機裝置之資料。為進一步使對可攜式小型主機裝置中之使用變得更方便，需要該記憶體卡為小型的。此外，亦需要對該記憶體卡與該主機裝置之間的資料傳遞速度之改良。此外，不必說，亦需要該記憶體卡之某一可靠性。
根據上述實施例，記憶體卡(半導體儲存裝置)1具備包括儲存電路210之記憶體晶片及控制記憶體晶片210之控制器晶片310。此外，記憶體卡1具備具有彼此相對之第一表面及第二表面之電路板300，控制器晶片310安裝於電路板300之第一表面上，以及形成於電路板300之第一表面上之第一互連線325。此外，記憶體卡1具備其一端連接至該記憶體晶片且另一端連接至第一互連線325之第一導線320及其一端連接至控制器晶片310且另一端連接至第一互連線325之控制導線340。此外，記憶體卡1具備第一互連線325連接至其且穿透電路板300之第一表面及第二表面之導電通孔插栓330。此外，記憶體卡1進一步具備記憶體晶片210安裝至其上且其僅一部分經由黏附層301連接至電路板300之第一表面之金屬板200。
藉由提供其中在該記憶體晶片與該控制器晶片之間嵌入該金屬之通孔插栓，可將已侵入至該導線中之浪湧放電至該通孔插栓。緣於此，可減輕可能損害該記憶體晶片或該控制器晶片之浪湧，且可改良該記憶體卡之耐ESD(靜電放電損害)性。
應注意，根據上述第二實施例，儘管為連接記憶體晶片210與控制器晶片310之所有導電區段325提供通孔插栓330，然而，此未必係強制性的。可藉由在僅期望之導電區段325處提供通孔插栓330來獲得類似于上文所解釋之效果之效果。
此外，如圖9中所示，在已為其提供通孔插栓330之導電 區段325中，可為其提供額外通孔插栓350。當這樣做時，類似于通孔插栓330，通孔插栓350可經安置以便與外部連接端子400電隔離。此外，當考量可進入至連接至控制器晶片310之導線341中之浪湧時，可在導電區段326處提供通孔。在這種情況下，類似于通孔插栓330，上述通孔插栓經安置以便與外部連接端子400電隔離。
(第三實施例)
接下來，將解釋第三實施例。應注意，一基本組態及一基本操作類似於上述第二實施例之基本組態及基本操作。因此，將省略對上述第二實施例中所解釋之事項及可容易根據上述第二實施例設想出之事項之解釋。第三實施例與上述第二實施例的不同之處在於進一步提供連接一引線框架與一電路板之導線，且該等導線連接至上文所解釋之通孔插栓。
<第三實施例之記憶體卡之結構>
如圖13中所示，提供連接一引線框架200與一電路板300之接合導線(其可簡稱為導線)360。特定而言，導線360連接連接墊220與通孔插栓370。此外，如圖14中所示，通孔插栓370與各別互連線電隔離。導線360係(舉例而言)由一Au材料形成。
圖15係展示一記憶體晶片210與一控制器晶片310之一連接關係之一圖示。如圖15中所示，未在連接記憶體晶片210與控制器晶片310之導電區段325處提供通孔插栓。
圖16係展示引線框架200與通孔插栓370之一連接關係之 一圖示。如圖16中所示，穿透一上表面及一下表面之一通孔形成於電路板300中，且由一金屬材料形成之一嵌入區段370b嵌入於此通孔中。此外，由一金屬材料形成之一上層區段(其亦可稱作互連線、圖案或導電區段)370a形成於電路板300之該上表面及嵌入區段370b之一上表面上。此外，由一金屬材料形成之一下層區段370c形成於電路板300之該下表面及嵌入區段370b之一下表面上。下層區段370c電連接至嵌入區段370b，且具有由樹脂100包裹之其周邊。上層區段370a、。嵌入區段370b及下層區段370c之一集合將在本文中稱作一通孔插栓370。
上層區段370a之上表面連接至導線360。亦即，引線框架200之一連接墊220(未展示)與電路板300之通孔插栓370由導線360電連接。
<浪湧侵入時之操作>
接下來，將參照圖17來解釋在其中來自外部之一浪湧侵入至一記憶體卡1中之一情況下之一操作。來自外部之浪湧可(舉例而言)自引線框架200侵入至記憶體卡1之內部。由於該浪湧朝向具有一較低電阻之一部分流動，因而其流動至其中優先嵌入金屬之通孔插栓370中(參見該圖式中之一虛線箭頭)。緣於此，可抑制該浪湧至記憶體晶片210中之侵入。
<第三實施例之工作及有利效果>
根據上述第三實施例，記憶體卡1具備包括一儲存電路之記憶體晶片210及控制記憶體卡晶片210之控制器晶片 310。此外，記憶體卡1具備具有彼此相對之第一表面及第二表面之電路板300，控制器晶片310安裝於該電路板之第一表面上，以及記憶體晶片210安裝於其上且其僅一部分經由黏附層301連接至電路板300之第一表面之金屬板200。此外，記憶體卡1具備穿透電路板300之第一表面及第二表面之導電通孔插栓以及其一端連接至金屬板200且另一端連接至該通孔插栓之第三導線。
藉由提供其中嵌入該金屬之通孔插栓，可將已侵入至該引線框架中之浪湧放電至該等通孔插栓。緣於此，類似於第二實施例，可減輕可能損害該記憶體晶片之浪湧，且可改良該記憶體卡之耐ESD(靜電放電損害)性。
(第三實施例之第一變化形式)
接下來，將解釋第三實施例之第一變化形式。應注意，一基本組態及一基本操作類似於上述第一及第三實施例之基本組態及基本操作。因此，將省略對上述第一及第三實施例中所解釋之事項及可容易根據上述第一及第三實施例設想出之事項之解釋。第一變化形式與上述第三實施例的不同之處在於由一導電材料製成一引線框架與一電路板之間的一黏附層，且在該引線框架與該電路板之連接點處提供上述通孔。
<第三實施例之第一變化形式之記憶體卡之結構>
如圖18中所示，上述通孔插栓370安置於其中黏附一引線框架200及一電路板300之區處。
如圖19中所示，作為引線框架200與電路板300之間的一 黏附層380，使用一導電材料。一上層區段370a之一上表面連接至導電黏附層380。亦即，引線框架200及電路板300之通孔插栓370由黏附層380電連接。舉例而言，黏附層380及一上層區段370a之一膜厚度幾乎相同于上文所解釋之一黏附層301之膜厚度。
<浪湧侵入時之操作>
接下來，將參照圖20來解釋在來自外部之一浪湧侵入至一記憶體卡1中之一情況下之一操作。自引線框架200侵入至記憶體卡1之內部之來自外部之浪湧流動至其中經由黏附層380優先嵌入金屬之通孔插栓370中(參見該圖式中之一虛線箭頭)。緣於此，可抑制該浪湧至一記憶體晶片210中之侵入及諸如此類。
<第三實施例之第一變化形式之工作及有利效果>
根據上述第一變化形式，記憶體卡1具備包括一儲存電路之記憶體晶片210及控制記憶體晶片210之控制器晶片310。此外，記憶體卡1具備具有彼此相對之第一表面及第二表面之電路板300，控制器晶片310安裝於該電路板之第一表面上，以及穿透電路板300之第一表面及第二表面之導電通孔插栓370。此外，記憶體卡1具備記憶體晶片210安裝於其上且經由導電黏附層380電連接至通孔插栓370之金屬板200。緣於此，可獲得類似於上述第三實施例之效果之效果。
(第三實施例之第二變化形式)
接下來，將解釋第三實施例之第二變化形式。應注意， 一基本組態及一基本操作類似於上述第一及第三實施例以及第一變化形式之基本組態及基本操作。因此，將省略對上述第一及第三實施例以及第一變化形式中所解釋之事項及可容易根據上述第一及第三實施例以及第一變化形式設想出之事項之解釋。第二變化形式與上述第三實施例及第一變化形式的不同之處在於由一導電材料製成一引線框架與一電路板之間的一黏附層，在該引線框架與該電路板之連接點處提供上述通孔，且提供連接該引線框架與該等通孔之導線。
<第三實施例之第二變化形式之記憶體卡之結構>
如圖21中所示，在圖19中所解釋之一組態中，由一Au材料形成之一接合導線(其可簡稱為導線)360a連接一引線框架200與一通孔插栓370。特定而言，引線框架200與一上層區段370a之一連接墊220(未展示)由導線360a連接。在這個時候，可使上層區段370a沿一x軸方向擴展以便導線360a可更容易與上層區段370a連接。
<浪湧侵入時之操作>
接下來，將參照圖22來解釋在其中來自外部之一浪湧侵入至一記憶體卡1中之一情況下之一操作。由於該浪湧經由如上述第三實施例及第一變化形式中所解釋之兩個路徑流動至該通孔插栓(參見該圖式中之虛線箭頭)，因而可進一步抑制該浪湧至一記憶體晶片210中之侵入及諸如此類。
(第四實施例)
接下來，將解釋第四實施例。應注意，一基本組態及一基本操作類似於上述第二實施例之基本組態及基板操作。因此，將省略對上述第二實施例中所解釋之事項及可容易根據上述第二實施例設想出之事項之解釋。第四實施例與上述第二實施例的不同之處在於進一步包括橫越連接一記憶體卡與一電路板之導線之避雷針導線。
<第四實施例之記憶體卡之結構>
如圖23中所示，提供連接一引線框架200與一電路板300且沿著一z方向橫越導線320之一接合導線(其可簡稱為一導線)391。特定而言，導線391連接一連接墊230與一通孔插栓(浮動電位)390。此導線391(舉例而言)係由一Au材料形成。此外，連接一記憶體晶片210與一控制器晶片310之導電區段325不具備通孔插栓。
接下來，將參照圖24來解釋導線391與導線320及340之一位置關係。由於圖24係用於解釋該等導線中之每一者之位置關係之一圖示，因而示意性地展示各別部分之配置、大小及諸如此類。對於該等識別部分之更精確配置及諸如此類應參見圖23。
如圖24中所示，自一上表面穿透至一下表面之一通孔形成於電路板300上，且由一金屬材料形成之一嵌入區段390b嵌入于此通孔中。此外，由一金屬材料形成之一上層區段390a形成於電路板300之該上表面及嵌入區段390b之一上表面上。此外，由一金屬材料形成之一下層區段390c形成於電路板300之該下表面及嵌入區段390b之一下表面 上。下層區段390c電連接至嵌入區段390b，且由樹脂100絕緣。上層區段390a、嵌入區段390b及下層區段390c之一集合將在本文中稱作一通孔插栓390。
上層區段390a之一上表面連接至導線391。此外，導線391連接至引線框架200之連接墊230(未展示)。亦即，引線框架200與通孔插栓390由導線391電連接。此外，沿z方向之導線391之一高度H3高於導線340之一高度H1，且進一步地高於導線320之一高度H2。此外，本文中之導線391橫越導線320。
<浪湧侵入時之操作>
如圖25中所示，來自外部之一浪湧趨於侵入至具有距樹脂100之一外部之一近距離之一導電材料中。緣於此，舉例而言，該浪湧自導線320侵入至記憶體卡1之一內部。在這個時候，由於提供欲作為用於誘發該浪湧之避雷針之導線391，因而該浪湧侵入至導線391中。此外，由於提供其中嵌入金屬之通孔插栓390，因而該浪湧優先流動至通孔插栓390中(參見該圖式中之一虛線箭頭)。緣於此，可抑制由該浪湧所引起之記憶體晶片210及控制器晶片310上之一劇烈電壓施加。
<第四實施例之工作及有利效果>
根據上述實施例，記憶體卡1具備包括一儲存單元之記憶體晶片210及控制記憶體晶片210之控制器晶片310。此外，記憶體卡1具備具有彼此相對之第一表面及第二表面之電路板300，控制器晶片310安裝於該電路板之第一表面 上，以及形成於電路板300之第一表面上之一第一互連線325。此外，記憶體卡1具備其一端連接至記憶體卡210且另一端連接至第一互連線325之第一導線320、其一端連接至控制器晶片310且另一端連接至第一互連線325之第二導線340以及高於第一導線320之高度，橫越第一導線320且與該記憶體晶片及該控制器晶片電隔離之第三導線391。此外，記憶體卡1進一步具備記憶體晶片210安裝於其上且其僅一部分經由一黏附層301連接至電路板300之第一表面之金屬板200以及穿透電路板300之第一表面及第二表面之導電通孔插栓390。此外，第三導線391之一端連接至金屬板200，且另一端連接至提供於電路板300上之通孔插栓390。
提供覆蓋該記憶體晶片與該控制器晶片之間的導線之欲作為該避雷針之導線。由於該浪湧趨於流動至欲作為該避雷針之導線，因而可減輕可能損害該記憶體晶片或該控制器晶片之浪湧，且可改良該記憶體卡之耐ESD性。此外，藉由提供其中在欲作為該避雷針之導線之一端處嵌入該金屬之通孔插栓，可將已侵入至該導線中之浪湧放電至該通孔插栓。
(第四實施例之第一變化形式)
接下來，將解釋第四實施例之第一變化形式。應注意，一基本組態及一基本操作類似于上文第四實施例之基本組態及基本操作。因此，將省略對上述第四實施例中所解釋之事項及可容易根據上述第四實施例設想出之事項之解 釋。第一變化形式與上述第四實施例的不同之處在於橫越連接一記憶體晶片與一電路板之導線之一避雷針導線連接至該電路板及該電路板。
<第四實施例之第一變化形式之記憶體卡之結構>
如圖26中所示，一避雷針導線391連接一電路板300之一導電區段392與一導電區段393，且經提供以沿著一z方向橫越導線320。在這種情況下，導電區段392及393中之每一者可係如上文所解釋之一通孔插栓(浮動互連線)，或者可不具有形成於其處之一通孔插栓，且可連接至一參考電位(接地互連線)。
<第四實施例之第一變化形式之工作及效果>
根據第四實施例之上述第一變化形式，在一記憶體卡1中，第四導線391之一端可連接至賦予其一第一電位之電路板300之第一導電區段392且另一端可連接至該電路板之第二導電區段393。
緣於此，可獲得類似於第四實施例中所解釋之效果。
(第四實施例之第二變化形式)
接下來，將解釋第四實施例之第二變化形式。應注意，一基本組態及一基本操作類似於上述第四實施例及第四實施例之第一變化形式。因此，將省略對第四實施例及第四實施例之第一變化形式中所解釋之事項及可容易根據上述第四實施例及第四實施例之第一變化形式設想出之事項之解釋。第四實施例之第二變化形式與上述第四實施例及第四實施例之第一變化形式的不同之處在 於橫越連接一控制器晶片與一電路板之導線之一避雷針導線連接至該電路板及該電路板。
<第四實施例之第二變化形式之記憶體卡之結構>
如圖27中所示，一避雷針導線391連接一電路板300之一導電區段394與一導電區段395，且經提供以沿著一z方向橫越導線340。在這種情況下，導電區段394及395中之每一者可係如上文所述之一通孔插栓，或者可不具有形成於其處之一通孔插栓，且可連接至一參考電位。
應注意，儘管在上述第三實施例、第三實施例之各別變化形式、第四實施例及第四實施例之各別變化形式中未在連接一記憶體晶片210與一控制器晶片310之導電區段325中形成一通孔插栓330，但亦可類似於上述第二實施例提供通孔插栓330。在這種情況下，進一步改良耐ESD性。
此外，儘管在上述第四實施例及第四實施例之各別變化形式中未在連接記憶體晶片210與控制器晶片310之導電區段325中提供通孔插栓330，但亦可類似於上述第二實施例提供通孔插栓330。在這種情況下，進一步改良耐ESD性。
此外，儘管在上述第四實施例及第四實施例之各別變化形式中未在其中一引線框架200與一電路板300電連接之部分中提供通孔插栓370，但亦可類似於上述第三實施例提供通孔插栓370。在這種情況下，進一步改良耐ESD性。
此外，藉由組合上述第四實施例及第四實施例之各別變化形式，進一步改良耐ESD性。
儘管在上述第二實施例及第四實施例中已解釋其中導320具有高於導線340之一高度，但未對此作任何限制，且導線340之一高度可高於導線320。
第四實施例中所解釋之避雷針導線391橫越所有導線320係可取的。此外另外，藉由使導線391橫越所有導線340來進一步改良耐ESD性。
此外，由於第四實施例中所解釋之導線391僅需充當接收該浪湧之一避雷針，因此，若其一端及另一端並非欲安置於該引線框架上，則導線391之一配置位置不受限制。此外，可提供複數個此導線391。在這種情況下，導線391中之每一者之高度可彼此不同。此外，導線391之高度較佳高於其他導線。
應注意，儘管未定義上述各別實施例中之通孔(開口區段)之一形狀及大小，但可適當修改其形狀及大小。
由於上述通孔插栓具有一盡可能低的電阻以便作為該浪湧之一逸出路線係可取的，因而欲在該通孔中嵌入更大量的該金屬材料係更可取的。
此外，儘管該記憶體晶片與該控制器晶片由接合導線連接，但未對此作任何限制，且上述各別實施例及各別變化形式甚至可適用於其中該記憶體晶片與該控制器晶片由一電路內部之互連線連接之一情形。
此外，儘管上述各別實施例及各別變化形式已解釋該記憶體卡，但未對此作任何限制，且上述各別實施例及各別變化形式甚至可適用於任一裝置，只要該裝置中之一問題 屬於耐ESD性。
(第五實施例)
接下來，將解釋第五實施例之一記憶體卡。在第五實施例中，將解釋該記憶體卡之一引線框架形狀。此處，將解釋使用一引線框架之記憶體卡。應注意，一基本組態及一基本操作類似於上述各別實施例。因此，可省略對上述各別實施例中所解釋之事項及可容易根據上述各別實施例設想出之事項之解釋。
<記憶體卡之內部結構>
將參照圖28來示意性地解釋第五實施例之記憶體卡之一實例之一基本內部結構。圖28係示意性地展示第五實施例之記憶體卡之基本內部結構之一平面圖。如圖28中所示，一記憶體卡2包括模製樹脂(樹脂)100、一引線框架500、一記憶體晶片510、一控制器晶片520及一被動組件530。
樹脂100係由一絕緣材料形成，且囊封引線框架500以便覆蓋引線框架500。
引線框架500係(舉例而言)一金屬板，且分成複數個板。複數個引線框架500由作為一絕緣體之樹脂100彼此電隔離。應注意，儘管引線框架500係各別電隔離之引線(導電板)，但在一製造過程中，為了方便起見將其描述為一引線框架，此乃因其係自原本作為一整體組件之一引線框架劃分而成。
記憶體晶片510經由一黏附層(未展示)安置於引線框架500上。此外，控制器晶片520安置於引線框架500上。複 數個外部連接端子600配置於引線框架500之一下表面上。此外，外部連接端子600經由導電接合導線(其可簡稱為導線)540連接至控制器晶片520。
可使用任一類型之記憶體卡作為記憶體晶片510。此外，電連接至記憶體卡510內部之一電路之複數個連接墊提供於記憶體晶片510之一上表面上，且該等連接墊經由導電接合導線(其可簡稱為導線)電連接至控制器晶片520。
控制器晶片520係用於控制記憶體卡510之操作。特定而言，控制器晶片520根據來自外部之命令來執行向記憶體晶片510寫入資料、自記憶體晶片510讀取資料、抹除記憶體晶片510之資料及諸如此類，並管理記憶體晶片510中之資料之儲存狀態。此外，控制器晶片520可包括一主機介面、一MPU、一ROM、一RAM、一記憶體介面及諸如此類。此外，與控制器晶片520內部之一電路電連接之複數個連接墊提供於控制器晶片520之一上表面上，且該等連接墊經由導電接合導線(其可簡稱為導線)電連接至記憶體晶片510。
被動組件530沿與一記憶體卡2之一插入方向相反之一方向安置於一端上。
此外，該複數個引線框架500由膠帶540保持以便其不會在由樹脂100囊封之前解開。
接下來，將參照圖29來示意性地解釋第五實施例之一記憶體卡之引線框架之一基本結構。圖29係示意性地展示第五實施例之記憶體卡之引線框架之基本結構之一平面圖。
如圖29中所示，位於與欲插入於一外部裝置中之一端相對之該一端側上之引線框架之一形狀經安置以免定位於用於模製之一晶粒之一樹脂入口附近。其中欲插入該樹脂之一區處之引線框架較佳具有一與該樹脂入口相比較足夠大的間隙。
接下來，將示意性地解釋注入該樹脂之一方法。
舉例而言，在其中記憶體卡2包括引線框架500之一情況下，將控制器晶片520記憶體晶片510、被動組件530及諸如此類安裝於引線框架500上。此後，將引線框架500安置於該晶粒(未展示)中。然後，將該樹脂入口安置於其中提供該引線框架之外部連接端子及諸如此類且與欲插入於該外部裝置中之該端相對之該一端之側上。然後，經由該樹脂入口自記憶體卡2之一非端子表面側將樹脂100灌注至該晶粒之內部中。緣於此，囊封引線框架500、控制器晶片520、記憶體晶片510、被動組件530及諸如此類。
鑒於此，更容易將該樹脂提供至該引線框架之一端子表面，且改良該樹脂於該模製晶粒內部之一流動平衡。
應注意，在該圖式中之斜線標記區當中，在樹脂100之注入過程之前切去位於外部連接端子600之頂端處之區。在該樹脂注入之後切去其他斜線標記區。相應地，藉由切開該等斜線標記區來將該引線框架分成該複數個引線框架。
應注意，本文中之記憶體卡2預期在一個接一個的基礎上囊封。
<第五實施例之工作效果>
根據上述實施例之半導體儲存裝置，其包括包括一儲存電路之記憶體晶片510、控制記憶體晶片510之控制器晶片520及包括彼此相對之第一表面及第二表面之引線框架500，記憶體晶片510及操作器晶片520安置於該引線框架之第一表面上。此外，該半導體儲存裝置包括形成於引線框架500之第二表面上之外部連接端子600及藉由注入至保持引線框架500之晶粒中來囊封記憶體晶片510、控制器晶片520及引線框架500之樹脂100。引線框架500具有避開其中欲注入樹脂100之區附近之形狀。在該半導體儲存裝置中，注入樹脂100之樹脂入口之一形狀形成於樹脂100之第五表面上。
在其中該引線框架安置於該樹脂入口附近之一情況下，該注入樹脂及與該引線框架彼此幹擾，藉此使該引線框架翹曲，安置該引線框架之一位置且可進行類似操作。更特定而言，在其中該引線框架安置於該樹脂入口附近之情況下，存在其中該引線框架在模製時由該樹脂朝向一樹脂注入方向下推，且由此翹曲之情形。
然而，在本實施例中，由於該引線框架具有提供於該樹脂入口定位於其中之區附近之足夠大的間隙，因而該樹脂注入於該引線框架之該足夠大的間隙中。緣於此，改良該樹脂在模製時之流動平衡。此外，舉例而言，在具有其中該引線框架無法提供於該樹脂定位於其中之區附近之一形狀之一情況下，該樹脂插入至大於該樹脂入口之間隙中。 進一步改良該樹脂在模製時之流動平衡，且可進一步改良該引線框架之位置位移及翹曲。
應注意，可組合上述各別實施例。
此外，儘管第五實施例闡述僅使用該引線框架之一記憶體卡，但未必對其作任何限制，且對包括一電路板之一記憶體卡之應用亦可行。
雖然已闡述了某些實施例，但此等實施例呈現僅為舉例說明，而並非意欲限制本發明之範疇。實際上，本文所闡述之新穎方法及系統可體現為多種其它形式；此外，可在不背離本發明之主旨之情況下對本文所闡述之方法及系統之形式作出各種省略、替代及改變。隨附申請專利範圍及其等效物意欲涵蓋將屬於本發明之範疇及主旨之此等形式或修改。
1‧‧‧記憶體卡
2‧‧‧記憶體卡
10‧‧‧記憶體卡
20‧‧‧外部連接端子
21‧‧‧預定標記
21a‧‧‧SD標誌(雷射標記)
21b‧‧‧原產地標記(雷射標記)
21c‧‧‧識別碼(雷射標記)
22a‧‧‧SD標誌
22b‧‧‧原產地標記(雷射標記)
22c‧‧‧識別碼(雷射標記)
30‧‧‧引線框架
31‧‧‧記憶體晶片
32‧‧‧控制器晶片
33‧‧‧被動組件
40‧‧‧電路板
50‧‧‧黏附層
60‧‧‧基板/引線框架
60a‧‧‧區
60b‧‧‧區
60c‧‧‧區
100‧‧‧模製樹脂(樹脂)
100a‧‧‧凸出區
200‧‧‧引線框架/金屬板
200a‧‧‧引線框架
200a1‧‧‧凸出部(部分)
200b‧‧‧引線框架
200b1‧‧‧凸出部(部分)
200c‧‧‧引線框架
200c1‧‧‧凸出部(部分)
200d‧‧‧引線框架
200d1‧‧‧凸出部(部分)
200e‧‧‧引線框架
200f‧‧‧引線框架
205‧‧‧黏附層
210‧‧‧記憶體晶片
211‧‧‧連接墊
220‧‧‧連接墊
230‧‧‧連接墊
300‧‧‧電路板
301‧‧‧黏附層
305‧‧‧黏附層
310‧‧‧控制器晶片
311‧‧‧連接墊
312‧‧‧連接墊
320‧‧‧導線
325‧‧‧導電區段
325a‧‧‧連接墊
325b‧‧‧互連線
325c‧‧‧連接墊
326a‧‧‧連接墊
326b‧‧‧互連線
330‧‧‧通孔插栓
330a‧‧‧嵌入區段
330b‧‧‧下層區段
340‧‧‧導線
341‧‧‧導線
350‧‧‧通孔插栓
360‧‧‧導線
360a‧‧‧導線
370‧‧‧通孔插栓
370a‧‧‧上層區段
370b‧‧‧嵌入區段
370c‧‧‧下層區段
380‧‧‧導電黏附層
390‧‧‧通孔插栓
390a‧‧‧上層區段
390b‧‧‧嵌入區段
390c‧‧‧下層區段
391‧‧‧導線
392‧‧‧第一導電區段
393‧‧‧第二導電區段
394‧‧‧導電區段
395‧‧‧導電區段
400‧‧‧外部連接端子
500‧‧‧引線框架
510‧‧‧記憶體晶片
520‧‧‧控制器晶片
530‧‧‧被動組件
540‧‧‧膠帶
600‧‧‧外部連接端子
A‧‧‧厚度
B‧‧‧厚度
H1‧‧‧高度
H2‧‧‧高度
H3‧‧‧高度
圖1示意性地展示一第一實施例之一記憶體卡之一外觀之一具體實例；圖2係展示印刷在第一實施例之記憶體卡上之雷射標記之一圖示；圖3係示意性地展示第一實施例之記憶體卡之實例之一基本內部結構之一剖面圖；圖4係示意性地展示第一實施例之記憶體卡之一基本製造方法之一流程圖；圖5係示意性地展示第一實施例之一第一變化形式之一記憶體卡之一實例之一基本內部結構之一剖面圖； 圖6係示意性地展示該記憶體卡之外觀之一具體實例之一圖示；圖7係示意性地展示第一實施例之一第二變化形式之一記憶體卡之一基本製造方法之一流程圖；圖8係示意性地展示一實施例之一記憶體卡之一基本外觀之一圖示；圖9係示意性地展示一第三實施例之一記憶體卡之一基本內部結構之一圖示；圖10係示意性地展示第三實施例之記憶體卡之一基板之一基本互連結構之一圖示；圖11係示意性地展示第三實施例之記憶體卡之一基本結構之一剖面圖；圖12係示意性地展示第三實施例之記憶體卡之基本結構之一剖面圖；圖13係示意性地展示一第四實施例之一記憶體卡之一基本內部結構之一圖示；圖14係示意性地展示第四實施例之記憶體卡之一基板之一基本互連結構之一圖示；圖15係示意性地展示第四實施例之記憶體卡之一基本結構之一剖面圖；圖16係示意性地展示第四實施例之記憶體卡之基本結構之一剖面圖；圖17係示意性地展示第四實施例之記憶體卡之基本結構之一剖面圖； 圖18係示意性地展示第四實施例之一第一變化形式之一記憶體卡之一基板之一基本互連結構之一圖示；圖19係示意性地展示第四實施例之第一變化形式之記憶體卡之一基本結構之一剖面圖；圖20係示意性地展示第四實施例之第一變化形式之記憶體卡之基本結構之一剖面圖；圖21係示意性地展示第四實施例之一第二變化形式之一記憶體卡之一基本結構之一剖面圖；圖22係示意性地展示第四實施例之第二變化形式之記憶體卡之基本結構之一剖面圖；圖23係示意性地展示一第五實施例之一記憶體卡之一基本內部結構之一圖示；圖24係示意性地展示第五實施例之記憶體卡之一基本結構之一剖面圖；圖25係示意性地展示第五實施例之記憶體卡之基本結構之一剖面圖；圖26係示意性地展示第五實施例之一第一變化形式之一記憶體卡之一基本結構之一圖示；圖27係示意性地展示第五實施例之一第二變化形式之一記憶體卡之一基本結構之一圖示；圖28係示意性地展示第五實施例之記憶體卡之一基本內部結構之一平面圖；及圖29係示意性地展示第五實施例之記憶體卡之一引線框架之一基本結構之一平面圖。
20‧‧‧外部連接端子
30‧‧‧引線框架
31‧‧‧記憶體晶片
32‧‧‧控制器晶片
33‧‧‧被動組件
40‧‧‧電路板
50‧‧‧黏附層
100‧‧‧模製樹脂

Claims (6)

  1. 一種半導體儲存裝置，其包含：一記憶體晶片，其包括一儲存電路；一控制器晶片，其控制該記憶體晶片；一電路板，其包括彼此相對之一第一表面及一第二表面，該控制器晶片安裝於該電路板之該第一表面上；一第一互連線，其形成於該電路板之該第一表面上；一第一導線，其一端連接至該記憶體晶片且另一端連接至該第一互連線；一第二導線，其一端連接至該控制器晶片且另一端連接至該第一互連線；一第三導線，其至少一部分係高於該第一導線之任何部分，橫越該第一導線，且與該記憶體晶片、該控制器晶片及該第一互連線電隔離；一金屬板，該記憶體晶片安裝於該金屬板上，且該金屬板之一部分經由一黏附層連接至該電路板之該第一表面；及一導電通孔插栓，其穿透該電路板之該第一表面及該第二表面；其中該第三導線之一端連接至該金屬板且另一端連接至提供於該電路板中之該導電通孔插栓。
  2. 如請求項1之裝置，其進一步包含：一較低金屬區，其位於該電路板之該第二表面，且連接於該導電通孔插栓。
  3. 如請求項1之裝置，其進一步包含：一殼體，其由樹脂形成且囊封該記憶體晶片、該控制器晶片、該電路板及該金屬板。
  4. 如請求項3之裝置，其中該殼體包含彼此相對之一第五表面及一第六表面，且且具有僅直接印刷在毗鄰該金屬板之該第四表面之該第六表面上之一預定標記。
  5. 一種半導體儲存裝置，其包含：一記憶體晶片，其包括一儲存電路；一控制器晶片，其控制該記憶體晶片；一電路板，其包括彼此相對之一第一表面及一第二表面，該控制器晶片安裝於該電路板之該第一表面上；一第一互連線，其形成於該電路板之該第一表面上；一第一導線，其一端連接至該記憶體晶片且另一端連接至該第一互連線；一第二導線，其一端連接至該控制器晶片且另一端連接至該第一互連線；及一第三導線，其至少一部分係高於該第一導線之任何部分，橫越該第一導線，且與該記憶體晶片、該控制器晶片及該第一互連線電隔離；且該第三導線之一端連接至該電路板之賦予其一第一電位之一第一導電區段且另一端連接至該電路板之一第二導電區段。
  6. 一種半導體儲存裝置，其包含： 一記憶體晶片，其包括一儲存電路；一控制器晶片，其控制該記憶體晶片；一電路板，其包括彼此相對之一第一表面及一第二表面，該控制器晶片安裝於該電路板之該第一表面上；一第一互連線，其形成於該電路板之該第一表面上；一第一導線，其一端連接至該記憶體晶片且另一端連接至該第一互連線；一第二導線，其一端連接至該控制器晶片且另一端連接至該第一互連線；一第三導線，其至少一部分係高於該第一導線之任何部分，橫越該第一導線，且與該記憶體晶片、該控制器晶片及該第一互連線電隔離；及一殼體，其由樹脂形成且囊封該記憶體晶片、該控制器晶片及該電路板。
TW101126084A 2011-07-20 2012-07-19 半導體儲存裝置 TWI511241B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011159291A JP2013025540A (ja) 2011-07-20 2011-07-20 半導体記憶装置

Publications (2)

Publication Number Publication Date
TW201314847A TW201314847A (zh) 2013-04-01
TWI511241B true TWI511241B (zh) 2015-12-01

Family

ID=47534590

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101126084A TWI511241B (zh) 2011-07-20 2012-07-19 半導體儲存裝置

Country Status (4)

Country Link
US (1) US9033248B2 (zh)
JP (1) JP2013025540A (zh)
CN (1) CN102891128B (zh)
TW (1) TWI511241B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD707682S1 (en) * 2012-12-05 2014-06-24 Logomotion, S.R.O. Memory card
US9142477B2 (en) * 2013-03-08 2015-09-22 Kabushiki Kaisha Toshiba Semiconductor module
US10121767B2 (en) * 2015-09-10 2018-11-06 Toshiba Memory Corporation Semiconductor storage device and manufacturing method thereof
JP7024269B2 (ja) * 2017-09-12 2022-02-24 富士電機株式会社 半導体装置、半導体装置の積層体、及び、半導体装置の積層体の搬送方法
US11382209B2 (en) * 2018-05-07 2022-07-05 Canon Kabushiki Kaisha Method for manufacturing printed circuit board, printed circuit board, and electronic device
JP2020003875A (ja) * 2018-06-25 2020-01-09 キオクシア株式会社 半導体記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070132111A1 (en) * 2004-10-07 2007-06-14 Optimum Care International Tech. Inc. Fine-sized chip package structure
US20070257346A1 (en) * 2004-10-29 2007-11-08 Yoshiyuki Tanigawa Semiconductor device and method for manufacturing same
US20090004776A1 (en) * 2007-06-28 2009-01-01 Ning Ye Method of fabricating a memory card using sip/smt hybrid technology
US20090153163A1 (en) * 2007-12-12 2009-06-18 Samsung Electronics Co., Ltd. Circuit board having bypass pad

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080191030A1 (en) * 2000-01-06 2008-08-14 Super Talent Electronics, Inc. Single Side Package Memory Card
US7416132B2 (en) * 2003-07-17 2008-08-26 Sandisk Corporation Memory card with and without enclosure
JPWO2005081181A1 (ja) 2004-02-20 2008-01-17 株式会社ルネサステクノロジ Ｉｃカードの製造方法およびｉｃカード
JP2005322109A (ja) * 2004-05-11 2005-11-17 Renesas Technology Corp Ｉｃカードモジュール
JP2005353713A (ja) * 2004-06-09 2005-12-22 Mitsubishi Electric Corp 半導体装置
US7511371B2 (en) * 2005-11-01 2009-03-31 Sandisk Corporation Multiple die integrated circuit package
US7488620B2 (en) * 2005-12-29 2009-02-10 Sandisk Corporation Method of fabricating leadframe based flash memory cards including singulation by straight line cuts
JP4954591B2 (ja) 2006-04-13 2012-06-20 シャープ株式会社 発光装置およびその製造方法
WO2007123143A1 (ja) * 2006-04-21 2007-11-01 Panasonic Corporation メモリカード
TWI301984B (en) 2006-07-04 2008-10-11 Orient Semiconductor Elect Ltd Memory card with electrostatic discharge protection
US7772107B2 (en) * 2006-10-03 2010-08-10 Sandisk Corporation Methods of forming a single layer substrate for high capacity memory cards
JP5137179B2 (ja) * 2007-03-30 2013-02-06 ルネサスエレクトロニクス株式会社 半導体装置
US7939382B2 (en) * 2007-06-28 2011-05-10 Sandisk Corporation Method of fabricating a semiconductor package having through holes for molding back side of package
JP2010021449A (ja) * 2008-07-11 2010-01-28 Toshiba Corp 半導体装置
JP4945682B2 (ja) 2010-02-15 2012-06-06 株式会社東芝 半導体記憶装置およびその製造方法
JP5032623B2 (ja) * 2010-03-26 2012-09-26 株式会社東芝 半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070132111A1 (en) * 2004-10-07 2007-06-14 Optimum Care International Tech. Inc. Fine-sized chip package structure
US20070257346A1 (en) * 2004-10-29 2007-11-08 Yoshiyuki Tanigawa Semiconductor device and method for manufacturing same
US20090004776A1 (en) * 2007-06-28 2009-01-01 Ning Ye Method of fabricating a memory card using sip/smt hybrid technology
US20090153163A1 (en) * 2007-12-12 2009-06-18 Samsung Electronics Co., Ltd. Circuit board having bypass pad

Also Published As

Publication number Publication date
CN102891128B (zh) 2015-10-14
JP2013025540A (ja) 2013-02-04
US20130186960A1 (en) 2013-07-25
TW201314847A (zh) 2013-04-01
US9033248B2 (en) 2015-05-19
CN102891128A (zh) 2013-01-23

Similar Documents

Publication Publication Date Title
TWI511241B (zh) 半導體儲存裝置
US8817511B2 (en) PCB circuit modification from multiple to individual chip enable signals
JP5337110B2 (ja) 半導体記憶装置
US7956453B1 (en) Semiconductor package with patterning layer and method of making same
CN109524368B (zh) 半导体装置
JP2007004775A (ja) 半導体メモリカード
JP2017022241A (ja) 半導体装置及び電子機器
JP2007531920A (ja) 隠されたテストピンを備えた周辺カード
JP2003141485A (ja) 半導体装置、電子カード及びパッド再配置基板
US7709278B2 (en) Method of making PCB circuit modification from multiple to individual chip enable signals
US20080156884A1 (en) Memory card having double contact pads and method for manufacturing the same
JP2006351664A (ja) 半導体装置
CN104769712B (zh) 包括嵌入式控制器裸芯的半导体器件和其制造方法
US8283664B2 (en) Disguising test pads in a semiconductor package
KR20090022481A (ko) 메모리 칩에 대한 테스트 패드가 형성된 회로기판, 이를포함하는 ｃｏｂ 타입 칩 패키지
JP2007173606A (ja) 電子装置及びその製造方法
JP2007005443A (ja) 半導体装置およびその製造方法
KR101468489B1 (ko) 유에스비 드라이브 및 그 제조방법
US20230284382A1 (en) Semiconductor device, electronic device, and method for manufacturing semiconductor device
US20090021921A1 (en) Memory card and its manufacturing method
JP4680259B2 (ja) 半導体装置
KR100609930B1 (ko) 검사용 패턴이 형성된 회로기판 및 이를 이용한 메모리카드 제조 방법
CN112435965A (zh) 存储卡及其封装方法
KR20090022478A (ko) 발광소자가 내장된 메모리 카드용 ｃｏｂ 타입 칩 패키지및 그 제조 방법
US20140374757A1 (en) Semiconductor memory device, and method of manufacturing the same