CN216288417U - 一种半导体封装器件 - Google Patents
一种半导体封装器件 Download PDFInfo
- Publication number
- CN216288417U CN216288417U CN202123204039.XU CN202123204039U CN216288417U CN 216288417 U CN216288417 U CN 216288417U CN 202123204039 U CN202123204039 U CN 202123204039U CN 216288417 U CN216288417 U CN 216288417U
- Authority
- CN
- China
- Prior art keywords
- circuit board
- packaged
- packaging shell
- semiconductor package
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 239000000565 sealant Substances 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 6
- 238000012858 packaging process Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 11
- 238000007789 sealing Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012945 sealing adhesive Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型提供一种半导体封装器件，属于半导体封装技术领域，本发明提供的半导体封装器件，包括电路板和封装壳体，电路板复用为芯片载体，电路板上设置有预设的功能器件、焊盘以及与焊盘电连接的引脚，封装壳体封装在功能器件上。本发明将电路板复用为芯片载体，相对于现有技术中引线框架作为芯片载体，封装过程简单，节约成本；封装壳体封装在电路板上的功能器件上，可以将电路板上的功能器件与外部空气隔离，从而提高产品的可靠性。
Description
技术领域
本实用新型属于半导体封装技术领域，具体涉及一种半导体封装器件。
背景技术
目前，引线框架是集成电路封装中常见的材料，它作为集成电路的芯片载体，起到和外部导通连接的作用。但是采用引线框架作为集成电路的芯片载体封装过程复杂，成本较高。
因此，为了解决上述问题，有必要开发一种设计合理且可以有效改善上述问题的半导体封装器件。
实用新型内容
本实用新型旨在至少解决现有技术中存在的技术问题之一，提供一种半导体封装器件。
本发明提供一种半导体封装器件，包括电路板和封装壳体，所述电路板复用为芯片载体，所述电路板上设置有预设的功能器件、焊盘以及与所述焊盘电连接的引脚，所述封装壳体封装在所述功能器件上。
可选的，所述焊盘和所述引脚均位于所述封装壳体外侧。
可选的，所述电路板包括沿其厚度方向相对设置的第一表面和第二表面，所述第一表面和所述第二表面上均设置有所述功能器件；
所述封装壳体包括第一封装壳体和第二封装壳体，所述第一封装壳体封装在所述第一表面，所述第二封装壳体封装在所述第二表面。
可选的，所述第一封装壳体通过密封胶层封装在所述电路板的第一表面，所述第二封装壳体通过密封胶层封装在所述电路板的第二表面。
可选的，所述第一封装壳体与所述第二封装壳体相对设置。
可选的，所述引脚通过所述焊盘固定在所述电路板第一表面的边缘区域。
可选的，所述引脚通过所述焊盘固定在所述第一封装壳体的外侧。
可选的，所述电路板为单面电路板、双面电路板、多层电路板中的其中一者。
可选的，所述电路板为印制电路板。
可选的，所述引脚为金属端子引脚。
本发明提供的半导体封装器件，包括电路板和封装壳体，电路板复用为芯片载体，电路板上设置有预设的功能器件、焊盘以及与焊盘电连接的引脚，封装壳体封装在功能器件上。本发明将电路板复用为芯片载体，相对于现有技术中引线框架作为芯片载体，封装过程简单，节约成本；封装壳体封装在电路板上的功能器件上，可以将电路板上的功能器件与外部空气隔离，从而提高产品的可靠性。
附图说明
图1为本实用新型一实施例的一种半导体封装器件的主视图；
图2为本实用新型另一实施例的一种半导体封装器件的俯视图；
图3为本实用新型另一实施例的一种半导体封装器件的右视图。
具体实施方式
为使本领域技术人员更好地理解本实用新型的技术方案，下面结合附图和具体实施方式对本实用新型作进一步详细描述。
如图1所示，本发明提供一种半导体封装器件100，包括电路板110和封装壳体120，电路板110复用为芯片载体，电路板110上设置有预设的功能器件(图中未标出)、焊盘130以及与焊盘130电连接的引脚140，封装壳体120封装在功能器件上。
本发明的半导体封装器件通过封装壳体120将电路板110的信号和电气连接部分封装在封装壳体120内，然后通过电路板110表面的焊盘130将信号引出，引脚140与焊盘130进行焊接，将电路板110内部的信号引出给客户端实用。
本发明将电路板复用为芯片载体，相对于现有技术中引线框架作为芯片载体，封装过程简单，节约成本；封装壳体封装在电路板上的功能器件上，可以将电路板上的功能器件与外部空气隔离，从而提高产品的可靠性。
示例性的，如图1和图3所示，电路板110包括沿其厚度方向相对设置的第一表面111和第二表面112，第一表面111和第二表面112上均设置有功能器件；封装壳体120包括第一封装壳体121和第二封装壳体122，第一封装壳体121封装在电路板110的第一表面111，第二封装壳体122封装在电路板110的第二表面112。当然，如果电路板110只有一个表面设置有功能器件，则只在电路板110的一个表面的功能器件上封装相应的封装壳体120，本实施例不做具体限定。封装壳体120将电路板110上的功能器件与外部空气隔离，从而提高产品可靠性。
需要说明的是，电路板110可以为单面电路板、双面电路板、多层电路板中的其中一者，本实施例不做具体限定。在本实施例中，如图所示，电路板110采用双面电路板，也就是说，在电路板110的两个表面都设置有预设功能器件。进一步优选的，在本实施例中，电路板110可以采用PCB印制电路板。
示例性的，第一封装壳体121通过密封胶层(图中未标出)封装在电路板110的第一表面111，第二封装壳体122通过密封胶层封装在电路板110的第二表面112。密封胶层连接封装壳体120和电路板110的接缝处，阻止液体、气体、固体进入封装壳体120，保护产品内部线路。密封胶层一方面起到粘贴固定作用，另一方面起到密封的作用。
示例性的，如图1和图3所示，第一封装壳体121与第二封装壳体122相对设置。也就是说，第一封装壳体121在电路板110第一表面111上的位置与第二封装壳体122在电路板110第二表面112上的位置一一对应。在本实施例中，对第一封装壳体121与第二封装壳体122的位置不做具体限定，可以根据电路板110上预设功能器件的位置来进行设置。
示例性的，如图1、图2和图3所示，焊盘130和引脚140均位于封装壳体120外侧。优选的，引脚140通过焊盘130固定在电路板110第一表面111的边缘区域。进一步优选的，引脚140通过焊盘130固定在第一封装壳体121的外侧。也就是说，引脚140焊接在电路板110第一表面111边缘区域的焊盘130上，通过引脚140将电路板110内部信号引出给客户端使用，便于客户连接，内部信号包括产品的电源线，地线、输出信号等。
需要说明的是，在本实施例中，引脚140可以采用金属端子引脚，根据实际客户需求可实现sop、dip等形式的金属端子引脚。如图2所示，引脚140的种类和形状也可以不同，可以根据实际需要进行选择。
本发明中半导体封装器件的制备方法S100，制备方法S100包括如下步骤：
S110、电路板的制作。
具体地，如图1所示，本实施例中，电路板110采用PCB印制电路板。按需求制作一定尺寸的印制电路板，这里以双层电路板为例。PCB印制电路板的顶层和底层分别绘制线路连接关系，将内部电信号通过焊盘130引出。焊盘130顶层和底层双面导通便于引脚140焊接，引脚140在本实施例中采用金属端子引脚。也可将焊盘130绘制在PCB印制电路板单层上。
S120、贴片焊接。
具体地，将所需的芯片和外围器件焊接在PCB印制电路板上，以实现产品内部电气连接功能。
S130、端子焊接。
具体地，将金属端子引脚焊接在PCB印制电路板上的焊盘130上，将PCB印制电路板的内部信号引出给客户端使用，便于客户连接。
S140、用密封胶固定封装壳体和PCB印制电路板，并在高温下固化密封胶，形成密封胶层。
封装壳体120起到保护内部线路的作用，密封胶层连接封装壳体和PCB之间的接缝处，阻止液体、气体、固体进入封装壳体120，起密封的作用，保护产品内部线路。
本发明采用电路板复用为芯片载体，相对于现有技术中引线框架作为芯片载体，封装过程简单，节约成本。
可以理解的是，以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式，然而本实用新型并不局限于此。对于本领域内的普通技术人员而言，在不脱离本实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本实用新型的保护范围。
Claims (10)
1.一种半导体封装器件，其特征在于，包括电路板和封装壳体，所述电路板复用为芯片载体，所述电路板上设置有预设的功能器件、焊盘以及与所述焊盘电连接的引脚，所述封装壳体封装在所述功能器件上。
2.根据权利要求1所述的半导体封装器件，其特征在于，所述焊盘和所述引脚均位于所述封装壳体外侧。
3.根据权利要求1所述的半导体封装器件，其特征在于，所述电路板包括沿其厚度方向相对设置的第一表面和第二表面，所述第一表面和所述第二表面上均设置有所述功能器件；
所述封装壳体包括第一封装壳体和第二封装壳体，所述第一封装壳体封装在所述第一表面，所述第二封装壳体封装在所述第二表面。
4.根据权利要求3所述的半导体封装器件，其特征在于，所述第一封装壳体通过密封胶层封装在所述电路板的第一表面，所述第二封装壳体通过密封胶层封装在所述电路板的第二表面。
5.根据权利要求4所述的半导体封装器件，其特征在于，所述第一封装壳体与所述第二封装壳体相对设置。
6.根据权利要求1所述的半导体封装器件，其特征在于，所述引脚通过所述焊盘固定在所述电路板第一表面的边缘区域。
7.根据权利要求4所述的半导体封装器件，其特征在于，所述引脚通过所述焊盘固定在所述第一封装壳体的外侧。
8.根据权利要求1至7任一项所述的半导体封装器件，其特征在于，所述电路板为单面电路板、双面电路板、多层电路板中的其中一者。
9.根据权利要求1至7任一项所述的半导体封装器件，其特征在于，所述电路板为印制电路板。
10.根据权利要求1至7任一项所述的半导体封装器件，其特征在于，所述引脚为金属端子引脚。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202123204039.XU CN216288417U (zh) | 2021-12-20 | 2021-12-20 | 一种半导体封装器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202123204039.XU CN216288417U (zh) | 2021-12-20 | 2021-12-20 | 一种半导体封装器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN216288417U true CN216288417U (zh) | 2022-04-12 |
Family
ID=81056303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202123204039.XU Active CN216288417U (zh) | 2021-12-20 | 2021-12-20 | 一种半导体封装器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN216288417U (zh) |
-
2021
- 2021-12-20 CN CN202123204039.XU patent/CN216288417U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07211816A (ja) | パッケージした集積回路及びその製造方法 | |
| KR950004467A (ko) | 반도체장치 및 그 제조방법 | |
| JPH08111497A (ja) | 樹脂封止型半導体装置 | |
| JPH05121644A (ja) | 電子回路デバイス | |
| CN216288417U (zh) | 一种半导体封装器件 | |
| JPH10284873A (ja) | 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム | |
| KR100663549B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| US9704812B1 (en) | Double-sided electronic package | |
| WO2021083032A1 (zh) | 封装结构及其制作方法 | |
| WO2007139132A1 (ja) | 半導体装置 | |
| CN218039190U (zh) | 一种双面封装产品 | |
| JP3024596B2 (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 | |
| CN216012531U (zh) | 一种集成微控制器的Lora测温装置 | |
| KR20020028473A (ko) | 적층 패키지 | |
| JPH04269841A (ja) | 半導体装置 | |
| CN114743950A (zh) | 一种双面封装产品及其加工方法 | |
| KR100385087B1 (ko) | 멀티칩 반도체 모듈 및 그 제조 방법 | |
| CN116190325A (zh) | 电子封装模块及其制造方法 | |
| JP2643898B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH04267361A (ja) | リードレスチップキャリア | |
| CN117293102A (zh) | Ic射频封装结构和ic射频封装结构的制备方法 | |
| JP2004055834A (ja) | 混成集積回路装置 | |
| JPH0376255A (ja) | 半導体装置の実装構造 | |
| JP2599290Y2 (ja) | ハイブリッドｉｃ | |
| JP4117480B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder |
Address after: No. 100-17 Dicui Road, Liyuan Development Zone, Wuxi City, Jiangsu Province, 214072 Patentee after: WUXI SENCOCH SEMICONDUCTOR Co.,Ltd. Address before: 214072 north side of podium building, 3 / F, building A10, No. 777, Jianzhu West Road, Binhu District, Wuxi City, Jiangsu Province Patentee before: WUXI SENCOCH SEMICONDUCTOR Co.,Ltd. |
|
| CP02 | Change in the address of a patent holder |