JPH0376255A - 半導体装置の実装構造 - Google Patents

半導体装置の実装構造

Info

Publication number
JPH0376255A
JPH0376255A JP1213490A JP21349089A JPH0376255A JP H0376255 A JPH0376255 A JP H0376255A JP 1213490 A JP1213490 A JP 1213490A JP 21349089 A JP21349089 A JP 21349089A JP H0376255 A JPH0376255 A JP H0376255A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring board
printed wiring
tape carrier
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1213490A
Other languages
English (en)
Inventor
Yuko Tsujimura
辻村 優子
Kenichiro Tsubone
坪根 健一郎
Hiroyuki Takabayashi
高林 博幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1213490A priority Critical patent/JPH0376255A/ja
Publication of JPH0376255A publication Critical patent/JPH0376255A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体チップをテープキャリアにボンデングし、さらに
テープキャリアをプリント配線板に実装した半導体装置
の実装構造に関し、 半導体チップの発生熱が効率よく外部放出されるととも
に、半導体チップの封止の信頼度が高く、且つ半導体チ
ップの裏面に電源を供給したり、或いは裏面をアース層
とすることが容易な半導体装置を提供することを目的と
し、 半導体チップがフェースアップにボンデングされたテー
プキャリアと、該半導体チップを搭載する凹部を有する
金属皿と、金属ケースに収容されたプリント配線板と、
放熱スタットとを、備えた半導体装置であって、該半導
体チップは、該凹部に充填された封止剤によりコートさ
れたものであり、該テープキャリアは、リードの外側端
部が該プリント配線板の導体パターンに接続されたもの
であり、該受は皿は、該プリント配線板の貫通孔に挿入
され、外周に設けたフランジが該プリント配線板のラン
ドに密着されたものであり、該放熱スタッ、ドは下面が
該金属ケースの底板に、上面が該受は皿の底面に、それ
ぞれ密着されたものである構成とする。
〔産業上の利用分野〕
本発明は、半導体チップをテープキャリアにボンデング
し、さらにテープキャリアをプリント配線板に実装した
半導体装置の実装構造に関する。
近年は、IC特にLSI等の半導体部品の多ビン化に伴
い、半導体チップの電極をテープキャリア、即ちTAB
 (Tape Automated Bonding)
のリードの内側端部にフ主−スアップにボンディングし
て、半導体チップをテープキャリアに組み込み、そのテ
ープキャリアのリードの外側端部をプリント配線板に実
装した半導体装置が広く使用されている。
〔従来の技術〕
第3図はテープキャリアの斜視図であり、第4図は従来
例の断面図である。
詳細を第3図に示すように、テープキャリア2は、搭載
すべき半導体チップ1の平面視形状より所望に大きい角
形のチップ用ホールを、中央部に設けた枠形の樹脂フィ
ルム(例えばポリイミド系樹脂フィルム)3と、樹脂フ
ィルム3の各辺に直交して所望数配列した、細長い銅箔
よりなるり一ド4とで構成されている。
そして、半導体チップlをテープキャリア2の下方から
チップ用ホール内に挿入し、半導体チップ1の電極を対
応するリード4の内側端部に位置合わせし、電極上に設
けたバンブ(例えば金バンブ等)を、それぞれのり−ド
4の内側端部に熱圧着することで、半導体チップlがフ
ェースアップにテープキャリア2にボンディングされて
いる。
第4図において、10は、表面に回路部品8が実装され
、所定の個所にテープキャリア2を実装すべく、貫通孔
13を設けた硝子繊維入りエポキシ樹脂等よりなるプリ
ント配線板である。
半導体チップ1を組み込んだテープキャリア2は、半導
体チップ1が貫通孔13に挿入され、それぞれのリード
4の外側端部が、プリント配線板10の表面に形成され
た導体パターン12の端末に重畳され、熱圧着手段によ
りボンディングされることで、プリント配線板10に実
装されている。
7は、例えばエポキシ系樹脂等よりなる流動性が大きい
、熱硬化性の封止剤であって、半導体チップl上に注入
されて加熱(はぼ150°C)されることで硬化して半
導体チップ1の表面を覆っている。
15は、上部が開口した箱形の、例えば鉄・ニッケル・
コバルト合金(商品名コバール)よりなる金属ケースで
あって、ハーメチックシールされた端子17が底板に植
立している。
5は、熱導電性の良い金属板を側面視台形に折り曲げて
、上面が水平状態で伸縮可能な放熱スタットであって、
下面を半田付は或いは接着剤で接着することで、金属ケ
ース15の底板の所望の位置に固着されている。
金属ケース15に植立したそれぞれの端子17に、間隔
管18を外嵌する。そしてスルーホールを端子17の先
端を挿入し間隔管18の上端面に載せ、端子17とスル
ーホールとを半田付けすることで、上述のようにテープ
キャリア2を実装したプリント配線板10を金属ケース
15に収容・固着している。
なお、予め放熱スタット5の上面に熱伝達率が大きい接
着剤6を塗布しておくことで、半導体チップ1の裏面は
放熱スタット5の上面に接着されている。
また、金属ケース15の開口は、蓋16で塞がれている
したがって、半導体チップ1が発生する熱は、放熱スタ
ット5を介して金属ケース15に伝達され、金属ケース
15の表面から外部に放出される。
〔発明が解決しようとする課題〕
しかしながら、封止剤が流動性が大きく、且つ半導体チ
ップの表面が小さく平坦であるので、封止剤が半導体チ
ップの表面から流出し、封止の信頼度が低いという問題
点があった。
また、半導体チップの裏面が放熱スタットに接着されて
いるために、半導体チップの裏面に電源供給したり、或
いは裏面をアース層とすることが困難であるという問題
点があった。
本発明はこのような点に鑑みて創作されたもので、半導
体チップの発生熱が効率よく外部放出されるとともに、
半導体チップの封止の信頼度が高く、且つ半導体チップ
の裏面に電源を供給したり、或いは裏面をアース層とす
ることが容易な半導体装置の実装構造を提供することを
目的としている。
〔課題を解決するための手段〕
上記の目的を達成するために本発明は、第1図に例示し
たように、半導体チップ1がフェースアップにボンデン
グされたテープキャリア2と、半導体チップ1を搭載す
る凹部を有する金属器20と、金属ケース15に収容さ
れたプリント配線板10と、放熱スタット5とを備えた
構成とする。
半導体チップ1は、裏面が導電性接着剤25を介して凹
部21の底面に密着搭載されるとともに、金属器20の
凹部に充填された封止剤7によりコートされるものとす
る。
テープキャリア2は、リード4の外側端部がプリント配
線板10の導体パターン12に接続されるものとする。
金属器20は、プリント配線板10の貫通孔に挿入され
、外周に設けたフランジがプリント配線板10のランド
11に密着されるものとする。
そして放熱スタット5は、下面が金属ケース15の底板
に、上面が金属器20の底面にそれぞれ導電性接着剤を
介して密着されるものとする。
〔作用〕
上述のように半導体チップ1は金属器20の凹部に搭載
されている。したがって封止剤7を半導体チップ1の表
面に注入すると、封止剤7が凹部21に充満し、外へは
流出しない。よって、半導体チップlの表面が確実に封
止剤7によってコートされるので、湿気、塵埃、その他
の環境条件等から半導体チップが保護される。
また、半導体チップの発生熱は、熱抵抗が小さい金属皿
、放熱スタット、を経て広表面積の金属ケースに伝達さ
れる。したがって、半導体チップの上昇温度が所定温度
以下に・抑制される。
一方、プリント配線板10のランド11を、プリント配
線板10のアースパターンに接続することで、ランド−
金属皿−半導体チツブの裏面というアース回路ができ、
半導体チップの裏面がアース層となる。よって、半導体
チップの信号の高速化が推進される。
また、プリント配線板10のランド11を、プリント配
線板10の電源パターンに接続することで、ランド−金
属皿−半導体チツブの裏面という電源供給回路が構成さ
れる。よって、プリント配線板10から直接半導体チッ
プの裏面に電源を供給することができる。
〔実施例〕
以下図を参照しながら、本発明を具体的に説明する。な
お、全図を通じて同一符号は同一対象物を示す。
第1図は本発明の実施例の断面図、第2図の(a)。
(b)、 (C)は本発明の組立工程を示す図である。
本発明の半導体装置は、第1図に示すように、半導体チ
ップ1がフェースアップにボンデングされたテープキャ
リア2と、半導体チップlを搭載する凹部21を有する
金属器20と、金属ケース15に収容され、テープキャ
リア2が実装されたプリント配線板10と、金属器20
と金属ケース15の底板との間に固着された放熱スタッ
ト5と、半導体チップ1をコートする封止剤7等で構成
されたものである。
半導体チップlは、テープキャリア2の下方から枠形の
樹脂フィルム3のチップ用ホール内に挿入され、その電
極がテープキャリア2の対応するリード4の内側端部に
熱圧着されることで、フェースアップにテープキャリア
2にボンディングされている。
20は、銅系金属或いはアルミニウム等よりなる金属皿
であって、上面には半導体チップlがすっぽりと入り込
む凹部21を有し、外周には、外形寸法がプリント配線
板10に設けた貫通孔13の内形寸法よりも大きいフラ
ンジを有する。
プリント配線板10には、金属皿本体を挿入し得る内寸
法の貫通孔13を有し、プリント配線板100表面で貫
通孔13の周縁には、第2図(C)に図示したように、
銅箔よりなるランド11を設けである。
ランドllは、電源パターンまたはアースパターンに接
続されている。
上部が開口した箱形の金属ケース15の底板には、ハー
メチックシールされた端子17を植立させ、端子17に
の金属ケース側には、間隔管18を外嵌させである。
熱導電性の良い金属板を側面視台形に折り曲げて、上面
が水平状態で伸縮可能な放熱スタット5は、下面を半田
付は或いは接着剤で接着することで、金属ケース15の
底板の所望の位置に固着しである。
一方、テープキャリア2と金属皿20とは、詳細を第2
図(a)に示したようにして組み合わせられている。
即ち、半導体チップIの裏面は、凹部2Iの底面。
に導電性接着剤25によって接着され、樹脂フィルム3
の下面は金属皿20のフランジの上面に接着剤によって
接着されている。
そして、第2図(b)に図示したように、封止剤7を半
導体チップlの表面に注入し、凹部21に充満させるこ
とで、半導体チップ1を封止剤7でコートしている。
詳細を第2図(C)に示したように、テープキャリア2
は、金属皿20が貫通孔13に挿入されフランジがラン
ド11に係止した状態で、ランド11とフランジの下面
が導電性接着剤による接着か、或いは半田付け、または
熱圧着等の手段により密接に固着され、テープキャリア
2のそれぞれのリード4の外側端部は、プリント配線板
10の対応する導体パターン12に熱圧着して接続され
ている。
このようにテープキャリア2を実装したプリント配線板
10は、スルーホールを対応する端子17の先端に挿入
して間隔管18の上端面に載せ、端子17とスルーホー
ルとを半田付けすることで、金属ケース15に収容・固
着されている。
している。
なお、予め放熱スタット5の上面に熱伝達率が大きい接
着剤を塗布しておくことで、金属皿20の裏面が放熱ス
タット5の上面に接着されている。
また、金属ケース15の開口は、蓋16で塞がれている
上述のように、半導体チップlの表面が確実に封止剤7
によってコートされるので、湿気、塵埃。
その他の環境条件等から半導体チップが保護されている
また、半導体チップの発生熱は、熱抵抗が小さい金属皿
20.放熱スタット5を経て床裏面積の金属ケース15
に伝達され、金属ケース15の表面から外部に放出され
る。
一方、プリント配線板10のランド11を、プリント配
線板10のアースパターンに接続することで、ランド1
1−金属皿2〇−半導体チツブ1の裏面というアース回
路ができ、半導体チップの裏面がアース層となる。
また、プリント配線板10のランド11を、プリント配
線板10の電源パターンに接続することで、ランド11
−金属皿2〇−半導体チツブl裏面という電源供給回路
が構成される。
〔発明の効果〕
上述のようにテープキャリアにフェースアップにボンデ
ングした半導体チップは裏面を金属皿に固着して金属皿
に収容し、テープキャリアはプリント配線板に実装する
ようにしたことで、半導体チップの発生熱が効率よく金
属皿、放熱スタットを経て金属ケースに伝達され外部放
出されるとともに、半導体チップの封止の信頼度が向上
するという実用上で優れた効果がある。
また、ランドを電源パターンに接続することで、半導体
チップの裏面に電源を供給することができ、一方、ラン
ドをアースパターンに接続することで、裏面をアース層
とすることができ半導体チップの信号の高速化が推進さ
れる。
【図面の簡単な説明】
第1図は本発明の実施例の断面図、 第2図の(a)、(ハ)、(C)は本発明の組立工程を
示す図、 第3図はテープキャリアの斜視図、 第4図は従来例の断面図である。 図において、 lは半導体チップ、 2はテープキャリア、 3は樹脂フィルム、 4はリード、 5は放熱スタット、 7は封止剤、 10はプリント配線板、 11はランド、 12は導体パターン、 13は貫通孔、 15は金属ケース、 17は端子、 20は金属皿、 21は凹部、 25は導電性接着剤をそれぞれ示す。 デーフ゛hリア テープキャリアのM視図 $3記 (α) (b) 従来例の断面図 第4図

Claims (1)

  1. 【特許請求の範囲】 半導体チップ(1)がフェースアップにボンデングされ
    たテープキャリア(2)と、該半導体チップ(1)を搭
    載する凹部を有する金属皿(20)と、金属ケース(1
    5)に収容されたプリント配線板(10)と、放熱スタ
    ット(5)とを、備えた半導体装置であって、 該半導体チップ(1)は、該凹部(21)に充填された
    封止剤(7)によりコートされたものであり、該テープ
    キャリア(2)は、リード(4)の外側端部が該プリン
    ト配線板(10)の導体パターンに接続されたものであ
    り、 該受け皿(20)は、該プリント配線板(10)の貫通
    孔に挿入され、外周に設けたフランジが該プリント配線
    板(10)のランド(11)に密着されたものであり、 該放熱スタット(5)は下面が該金属ケース(15)の
    底板に、上面が該受け皿(20)の底面に、それぞれ密
    着されたものであることを特徴とする半導体装置の実装
    構造。
JP1213490A 1989-08-18 1989-08-18 半導体装置の実装構造 Pending JPH0376255A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1213490A JPH0376255A (ja) 1989-08-18 1989-08-18 半導体装置の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1213490A JPH0376255A (ja) 1989-08-18 1989-08-18 半導体装置の実装構造

Publications (1)

Publication Number Publication Date
JPH0376255A true JPH0376255A (ja) 1991-04-02

Family

ID=16640062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1213490A Pending JPH0376255A (ja) 1989-08-18 1989-08-18 半導体装置の実装構造

Country Status (1)

Country Link
JP (1) JPH0376255A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0594395A2 (en) * 1992-10-20 1994-04-27 Fujitsu General Limited Semiconductor power module
GB2370919A (en) * 2001-01-05 2002-07-10 Aftab Amir Dhanani Inverse seated CPU computer motherboard
KR20150129773A (ko) * 2013-03-14 2015-11-20 인벤사스 코포레이션 Tsv 없는 저 cte 인터포저 구조물 및 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0594395A2 (en) * 1992-10-20 1994-04-27 Fujitsu General Limited Semiconductor power module
EP0594395A3 (en) * 1992-10-20 1995-01-11 Fujitsu General Ltd Power semiconductor module.
GB2370919A (en) * 2001-01-05 2002-07-10 Aftab Amir Dhanani Inverse seated CPU computer motherboard
KR20150129773A (ko) * 2013-03-14 2015-11-20 인벤사스 코포레이션 Tsv 없는 저 cte 인터포저 구조물 및 방법

Similar Documents

Publication Publication Date Title
US6326687B1 (en) IC package with dual heat spreaders
US4618739A (en) Plastic chip carrier package
US5899705A (en) Stacked leads-over chip multi-chip module
US5811879A (en) Stacked leads-over-chip multi-chip module
JP4805901B2 (ja) 半導体パッケージ
US7196403B2 (en) Semiconductor package with heat spreader
CA1266725A (en) Integrated circuit chips mounting and packaging assembly
JPH0964247A (ja) 金属の回路基板を有するチップスケールのパッケージ
US20060081980A1 (en) Integrated circuit package employing a heat-spreader member
JP4075204B2 (ja) 積層型半導体装置
JP2000082722A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH06506319A (ja) リードレス・パッド・アレイ・チップ・キャリア
JPH0376255A (ja) 半導体装置の実装構造
JPH05198696A (ja) 半導体チップの実装構造
JPH06204385A (ja) 半導体素子搭載ピングリッドアレイパッケージ基板
JPH08274214A (ja) 半導体装置
CN112312678A (zh) 无封装芯片直埋印制电路板的结构和方法、芯片封装结构
KR100565766B1 (ko) 반도체 칩 패키지 및 그 제조방법
CN221327700U (zh) 一种基于SiP封装技术的厚膜塑封芯片封装结构
KR100549299B1 (ko) 반도체패키지 및 그 제조 방법
JP2004119882A (ja) 半導体装置
KR100230919B1 (ko) 반도체 패키지
JP2834017B2 (ja) 半導体装置及びその製造方法
KR100542664B1 (ko) 반도체패키지 및 그 제조 방법
JPS61296743A (ja) チツプキヤリア