DE102018108007A1 - Spacerstruktur mit einer hohen plasmabeständigkeit für halbleitervorrichtungen - Google Patents

Spacerstruktur mit einer hohen plasmabeständigkeit für halbleitervorrichtungen Download PDF

Info

Publication number
DE102018108007A1
DE102018108007A1 DE102018108007.7A DE102018108007A DE102018108007A1 DE 102018108007 A1 DE102018108007 A1 DE 102018108007A1 DE 102018108007 A DE102018108007 A DE 102018108007A DE 102018108007 A1 DE102018108007 A1 DE 102018108007A1
Authority
DE
Germany
Prior art keywords
spacer layer
gate structure
layer
bulk
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018108007.7A
Other languages
English (en)
Inventor
Wan-Yi Kao
Chung-Chi Ko
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018108007A1 publication Critical patent/DE102018108007A1/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halbleitervorrichtungsstrukturen, die ein Spacermerkmal umfassen, das mehrere Spacerschichten aufweist, werden bereitgestellt. In einem Beispiel umfasst eine Halbleitervorrichtung: einen aktiven Bereich auf einem Substrat, wobei der aktive Bereich ein Source-/Draingebiet umfasst, eine Gatestruktur über dem aktiven Bereich, wobei sich das Source-Draingebiet in der Nähe der Gatestruktur befindet, ein Spacermerkmal, das einen ersten Abschnitt entlang einer Seitenwand der Gatestruktur aufweist und einen zweiten Abschnitt entlang des Source-Draingebiets aufweist, wobei der erste Abschnitt des Spacermerkmals eine Bulkspacerschicht entlang der Gatestruktur umfasst, wobei der zweite Abschnitt des Spacermerkmals die Bulkspacerschicht und eine behandelte Dichtungsspacerschicht umfasst, wobei die behandelte Dichtungsspacerschicht entlang des Source-Draingebiets und zwischen der Bulkspacerschicht und dem Source-/Draingebiet angeordnet ist, und eine Kontaktätzstoppschicht auf dem Spacermerkmal.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Serien-Nr. 62/565,848, die am 29. September 2017 (Aktenzeichen des Anwalts Nr. TSMC/P20172922US01) eingereicht wurde und die hier durch Rückbezug in ihrer Gänze aufgenommen ist.
  • STAND DER TECHNIK
  • Da die Halbleiterindustrie zur Erzielung einer höheren Bauelementdichte, einer höheren Leistung und niedrigerer Kosten die Nanometer-Technologieknoten erreichte, führten Herausforderungen sowohl hinsichtlich der Herstellung als auch des Designs zur Entwicklung von dreidimensionalen Ausgestaltungen, wie z.B. Fin-Feldeffekttransistoren (FinFETs). Ein typischer FinFET wird mit einer Finnenstruktur gefertigt, die sich zum Beispiel von einem Substrat erstreckt, indem eine Siliziumschicht des Substrats geätzt wird. Der Kanal des FinFETs wird in der vertikalen Finne ausgebildet. Eine Gatestruktur wird über der Finnenstruktur (z.B. darüberliegend, um diese zu umschließen) bereitgestellt. Es ist vorteilhaft, wenn eine Gatestruktur auf dem Kanal vorhanden ist, die eine Gatesteuerung des Kanals um die Gatestruktur herum erlaubt. FinFET-Vorrichtungen stellen zahlreiche Vorteile bereit, die reduzierte Kurzkanaleffekte und einen erhöhten Stromfluss umfassen.
  • Da die Vorrichtungsabmessungen fortwährend miniaturisiert werden, kann die FinFET-Vorrichtungsleistungsfähigkeit verbessert werden, indem eine Metallgateelektrode anstelle einer typischen Polysiliziumgateelektrode verwendet wird. Ein Prozess zum Ausbilden eines Metallgatestapels besteht darin, einen Ersatzgateprozess (auch als „Gate-Zuletzt“-Prozess bezeichnet) zu bilden, in dem der endgültige Gatestapel „zuletzt“ gefertigt wird. Jedoch bestehen in fortschrittlichen Prozessknoten Herausforderungen hinsichtlich einer Implementierung solcher IC-Fertigungsprozesse. Eine ungenaue und inkorrekte Steuerung des Abscheidungs- und Strukturierungsprozesses während der Gatefertigung kann eine elektrische Leistungsfähigkeit der Vorrichtungsstrukturen nachteilig verschlechtern.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der nachstehenden ausführlichen Beschreibung verstanden, wenn sie zusammen mit den begleitenden Figuren gelesen wird. Es ist zu beachten, dass gemäß dem Standardverfahren in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zur Klarheit der Erörterung beliebig vergrößert oder verkleinert sein.
    • 1 ist ein Ablaufdiagramm eines Beispielprozesses zum Herstellen einer Vorrichtungsstruktur auf einem Substrat gemäß einigen Ausführungsformen;
    • 2 zeigt eine perspektivische Ansicht einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen; und
    • 3A-3B, 4A-4B, 5A-5B, 6A-6B, 7A-7B, 8A-8B, 9A-9B, 10A-10B, 11A-11B, 12A-12B, 13A-13B, 14A-14B, 15A-15B und 16A-16B zeigen Querschnittsansichten der Halbleitervorrichtungsstruktur bei verschiedenen Herstellungsstufen von 1 gemäß einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die nachstehende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale des vorliegenden Gegenstands bereit. Konkrete Beispiele von Komponenten und Anordnungen sind nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich lediglich Beispiele und sind nicht im beschränkenden Sinne gedacht. Zum Beispiel kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der nachstehenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet werden, und kann ebenfalls Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet werden können, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung geschieht zum Zweck der Einfachheit und Klarheit und sie schreibt an sich keine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Ausgestaltungen vor.
  • Außerdem können hierin Begriffe, die sich auf räumliche Relativität beziehen, wie z.B. „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen, zur Erleichterung der Besprechung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder Merkmal (zu anderen Elementen oder Merkmalen), wie in den Figuren dargestellt, zu beschreiben. Die Begriffe, die räumliche Relativität betreffen, sollen verschiedene Ausrichtungen der verwendeten oder betriebenen Vorrichtung zusätzlich zu der in den Figuren dargestellten Ausrichtung umfassen. Die Vorrichtung kann auf eine andere Weise ausgerichtet sein (um 90 Grad gedreht oder anders ausgerichtet) und die hier verwendeten Bezeichnungen, die räumliche Relativität betreffen, können gleichermaßen dementsprechend ausgelegt werden.
  • Die vorliegende Offenbarung betrifft im Allgemeinen Halbleitervorrichtungen und insbesondere Ersatzgates, die in Halbleitervorrichtungen ausgebildet werden. Die vorliegende Offenbarung stellt Verfahren zum Herstellen einer Spacerstruktur mit einer guten Plasmabeständigkeit bereit, so dass die Spacerstruktur intakt mit dem gewünschten Profil aufrechterhalten werden kann, nachdem der Ersatzgate-Herstellungsprozess abgeschlossen wurde. In einem Beispiel kann die Spacerstruktur mehrere Spacerschichten mit verschiedenen Filmeigenschaften umfassen. Implementierungen einiger Aspekte der vorliegenden Offenbarung können in anderen Prozessen, in anderen Vorrichtungen und/oder für andere Schichten verwendet werden. Zum Beispiel können andere Beispielvorrichtungen planare FETs, horizontale Gate-all-Around-FETs (HGAA-FETs), vertikale Gate-all-Around-FETs (VGAA-FETs) und andere Vorrichtungen umfassen. Einige Abwandlungen der Beispielverfahren und Strukturen werden beschrieben. Ein Durchschnittsfachmann wird leicht andere Modifikationen verstehen, die vorgenommen werden können und die innerhalb des Schutzumfangs anderer Ausführungsformen in Betracht gezogen werden. Obwohl Ausführungsformen von Verfahren in einer bestimmten Reihenfolge beschrieben sein können, können verschiedene andere Ausführungsformen von Verfahren in einer beliebigen logischen Reihenfolge durchgeführt werden und können weniger oder mehr Schritte umfassen als hier beschrieben.
  • In einem Ersatzgateprozess zum Ausbilden eines Metallgates für einen Transistor wird ein Dummy-Gatestapel über einem Substrat als ein Platzhalter für einen später darauf ausgebildeten tatsächlichen Gatestapel ausgebildet. Eine Spacerstruktur wird derart ausgebildet, dass sie den Dummy-Gatestapel umgibt. Nachdem Source-/Drainmerkmale ausgebildet wurden, werden eine Kontakt-Ätzstoppschicht (CESL) und eine dielektrische Zwischenschicht (ILD) benachbart zu der Spacerstruktur ausgebildet, der Dummy-Gatestapel wird entfernt, wodurch eine Öffnung verbleibt, die durch die Spacerstruktur, die CESL und die ILD-Schicht umgeben ist. Dann wird ein Metallgate in der durch die Spacerstruktur, die CESL und die ILD definierten Öffnung ausgebildet.
  • Die Metallgatestruktur umfasst eine Gatedielektrikumsschicht, wie z.B. eine High-k-Dielektrikumsschicht, eine fakultative Sperrschicht, eine Austrittsarbeits-Einstellschicht und eine Gatemetallelektrode. Mehrere Abscheidungs- und Strukturierungsprozesse können zum Beispiel verwendet werden, um die Austrittsarbeits-Einstellschicht auszubilden, um eine Schwellenspannung (Vt) des Transistors einzustellen. In einigen Ausführungsformen kann die Austrittsarbeits-Einstellschicht verschiedene Materialien für verschiedene Typen von Transistoren, wie z.B. p-Kanal-FinFET oder n-Kanal-FinFET, verwenden, so dass eine elektrische Leistungsfähigkeit der Vorrichtung nach Bedarf erhöht wird. Die Sperrschicht wird fakultativ verwendet, um die Gatedielektrikumsschicht während der Strukturierungsprozesse zu schützen.
  • 1 zeigt ein Beispielablaufdiagramm eines Prozesses 100, der zum Ausbilden einer Halbleitervorrichtungsstruktur, wie z.B. einer in 2 dargestellten vereinfachten FinFET-Vorrichtungsstruktur 201, durchgeführt wird. Andere Aspekte, die unter Bezugnahme auf 2 nicht dargestellt oder beschrieben werden, können aus den nachfolgenden Figuren und der Beschreibung offensichtlich werden. Die Struktur in 2 kann auf eine Weise elektrisch verbunden oder gekoppelt werden, um zum Beispiel als ein Transistor oder mehrere zu arbeiten. 3A bis 16B sind schematische Querschnittsansichten eines Abschnitts des Substrats, die verschiedenen Stufen des Prozesses 100 gemäß einigen Ausführungsformen entsprechen. Es ist zu beachten, dass der Prozess 100 verwendet werden kann, um beliebige geeignete Strukturen auszubilden, die die in 2 bis 16B dargestellte Halbleitervorrichtungsstruktur 201 oder andere, hier nicht dargestellte Halbleiterstrukturen umfassen.
  • Die in 2 dargestellte, vereinfachte FinFET-Vorrichtungsstruktur 201 wird auf einem Substrat 70 ausgebildet. Das Substrat 70 kann ein Bulk-Halbleitersubstrat, ein SOI-Substrat (Halbleiter auf einem Isolator) oder ein anderes Substrat sein oder umfassen. Das Halbleitermaterial des Substrats 70 kann ein Material umfassen oder sein, das aus mindestens einem von Silizium (z.B. kristallinem Silizium, wie z.B. Si<100> oder Si<111>), Siliziumgermanium, Germanium, Galliumarsenid oder einem anderen Halbleitermaterial ausgewählt wird. Das Halbleitermaterial kann dotiert, wie z.B. mit einem p-Typ- oder einem n-Typ-Dotierstoff, oder nicht dotiert sein. In einigen Ausführungsformen, wobei eine SOI-Struktur für das Substrat 70 verwendet wird, kann das Substrat 70 ein Halbleitermaterial umfassen, das auf einer Isolationsschicht angeordnet ist, das ein vergrabener, in einem Halbleitersubstrat angeordneter Isolator sein kann oder das ein Glas- oder Saphir-Substrat sein kann. In hier dargestellten Ausführungsformen ist das Substrat 70 ein siliziumhaltiges Material, wie z.B. kristallines Siliziumsubstrat. Des Weiteren ist das Substrat 70 nicht auf eine bestimmte Größe, Form oder Materialien beschränkt. Das Substrat 70 kann ein abgerundetes/kreisförmiges Substrat sein, das unter anderem einen Durchmesser von 200 mm, einen Durchmesser von 300 mm oder andere Durchmesser, wie z.B. 450 mm, aufweist. Das Substrat 70 kann auch ein beliebiges vieleckiges, quadratisches, rechteckiges, gekrümmtes oder auf eine andere Weise nicht kreisförmiges Werkstück sein, wie z.B. ein vieleckiges Substrat, wie benötigt.
  • Jede Finnenstruktur 74 stellt ein aktives Gebiet bereit, wo eine oder mehrere Vorrichtungen ausgebildet werden. Die Finnenstrukturen 74 werden unter Verwendung geeigneter Prozesse hergestellt, die Maskieren, Fotolithografie und/oder Ätzprozesse umfassen. In einem Beispiel wird eine Maskenschicht derart ausgebildet, dass sie über dem Substrat 70 liegt. Der fotolithografische Prozess umfasst: Ausbilden einer Fotolackschicht (Resist), die über der Maskenschicht liegt, Belichten der Fotolackschicht mit einer Struktur, Durchführen eines Nachbelichtungsausheizprozesses (Post-Exposure Bake), und Entwickeln der Fotolackschicht, um die Fotolackschicht zu strukturieren. Die Struktur der Fotolackschicht wird unter Verwendung eines geeigneten Ätzprozesses auf die Maskenschicht übertragen, um ein Maskierungselement auszubilden. Das Maskierungselement kann dann verwendet werden, um Gebiete des Substrats 70 zu schützen, während ein Ätzprozess Aussparungen 76 in dem Substrat ausbildet, wodurch eine sich erstreckende Finne, wie z.B. die Finnenstrukturen 74, belassen wird. Die Aussparungen 76 können unter Verwendung eines RIE-Prozesses (reaktives Ionenätzen) oder anderer geeigneter Prozesse geätzt werden. Zahlreiche andere Ausführungsformen von Verfahren zum Ausbilden einer Finnenstruktur auf einem Substrat können verwendet werden.
  • In einer Ausführungsform sind die Finnenstrukturen 74 ungefähr 10 Nanometer (nm) breit und weisen eine Höhe in einem Bereich von ungefähr 10 nm bis 60 nm, wie z.B. ungefähr 50 nm, auf. Jedoch sollte verstanden werden, dass andere Abmessungen für die Finnenstrukturen 74 verwendet werden können. In einem Beispiel umfassen die Finnenstrukturen 74 Siliziummaterialien oder ein anderes Elementhalbleiter, wie z.B. Germanium, oder ein Verbindungshalbleiter, der Siliziumkarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid umfasst. Die Finnenstrukturen 74 können auch ein Legierungshalbleiter sein, der SiGE, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, GaInAsP oder eine Kombination davon umfasst. Außerdem können die Finnenstrukturen 74 unter Verwendung von n-Typ- und/oder p-Typ-Dotierstoffen, wie benötigt, dotiert werden.
  • Wie beschrieben, können in einem Beispiel die mehreren Finnenstrukturen 74 durch Wegätzen eines Abschnitts des Substrats 70, um Aussparungen 76 in dem Substrat 70 auszubilden, gebildet werden. Die Aussparungen 76 können dann mit Isolationsmaterial gefüllt werden, das ausgespart oder zurückgeätzt wird, um Isolationsstrukturen 78 auszubilden. Andere Herstellungstechniken für die Isolationsstrukturen 78 und/oder die Finnenstrukturen 74 sind möglich. Die Isolationsstrukturen 78 können einige Gebiete des Substrats 70, z.B. aktive Bereiche in den Finnenstrukturen 74, isolieren. In einem Beispiel können die Isolationsstrukturen 78 STI-Strukturen (flache Grabenisolation) und/oder andere geeignete Isolationsstrukturen sein. Die STI-Strukturen können aus Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, mit Fluor dotiertem Silikatglas (FSG), einem Low-k-Dielektrikumsmaterial und/oder einem anderen geeigneten isolierenden Material gebildet werden. Die STI-Strukturen können zum Beispiel eine mehrschichtige Struktur umfassen, die eine oder mehrere Liner-Schichten aufweist.
  • Eine Dummy-Gatestruktur 212 wird über den Finnenstrukturen 74 ausgebildet. In dem in 2 dargestellten Beispiel umfasst die Dummy-Gatestruktur 212 eine Gatedielektrikumsschicht 80, eine Gateelektrodenschicht 82 und eine Hartmaske 84. Es ist zu beachten, dass die Dummy-Gatestruktur 212 ferner eine Abdeckschicht und/oder andere geeignete Schichten umfassen kann. Die verschiedenen Schichten in der Dummy-Gatestruktur 212 können durch geeignete Abscheidungstechniken ausgebildet werden und mithilfe geeigneter fotolithografischer und Ätztechniken strukturiert werden. Die Dummy-Gatestruktur 212 steht mit den Finnenstrukturen 74 auf zwei oder drei Seiten der Finnenstruktur 74 im Eingriff. Source-/Draingebiete 52a und 52b sind in gegenüberliegenden Gebieten der Finnenstruktur 74 in Bezug auf die Dummy-Gatestruktur 212 angeordnet. Wie angegeben, können einige Source-/Draingebiete zwischen verschiedenen Transistoren gemeinsam genutzt werden, und andere Source-/Draingebiete, die nicht so dargestellt sind, als würden sie gemeinsam genutzt werden, können zum Beispiel mit benachbarten Transistoren, die nicht dargestellt sind, gemeinsam genutzt werden. In einigen Beispielen können verschiedene der Source-/Draingebiete zusammen verbunden oder gekoppelt werden, so dass FinFETs als zwei Funktionstransistoren implementiert werden. Wenn zum Beispiel benachbarte (z.B. im Gegensatz zu gegenüberliegenden) Source-/Draingebiete 52a, 52b elektrisch verbunden werden, wie z.B. durch Vereinigen der Gebiete mithilfe eines epitaktischen Wachstums (wobei z.B. benachbarte Source-/Draingebiete im Gegensatz zu jenen auf gegenüberliegenden Seiten einer Dummy-Gatestruktur 212 vereinigt werden), können zwei Funktionstransformationen implementiert werden. Andere Ausgestaltungen in anderen Beispielen können andere Anzahlen von Funktionstransistoren implementieren.
  • Der Begriff „Dummy“, wie hier beschrieben, bezieht sich auf eine Opferstruktur, die in einer späteren Stufe entfernt werden wird und durch eine andere Struktur, wie z.B. ein High-k-Dielektrikum und Metallgatestruktur, in einem Ersatzgateprozess ersetzt werden wird. Der Ersatzgateprozess bezieht sich auf ein Herstellen einer Gatestruktur bei einer späteren Stufe des gesamten Gate-Herstellungsprozesses. Die Gatedielektrikumsschicht 80 kann eine dielektrische Oxidschicht sein. Zum Beispiel kann die dielektrische Oxidschicht durch chemische Oxidation, thermische Oxidation, eine Atomlagenabscheidung (ALD), eine chemische Gasphasenabscheidung (CVD) und/oder andere geeignete Verfahren ausgebildet werden. Die Gateelektrodenschicht 82 kann eine Polysiliziumschicht oder andere geeignete Schichten sein. Zum Beispiel kann die Gateelektrodenschicht 82 mithilfe geeigneter Abscheidungsprozesse, wie z.B. einer chemischen Niederdruck-Gasphasenabscheidung (LPCVD) und einer Plasmaunterstützten CVD (PECVD) ausgebildet werden. Die Hartmaske 84 kann ein beliebiges Material sein, dass zum Strukturieren der Gateelektrodenschicht 82 mit gewünschten Merkmalen/Abmessungen auf dem Substrat geeignet ist.
  • In einer Ausführungsform werden die verschiedenen Schichten der Dummy-Gatestruktur 212 zuerst als flächendeckende Schichten abgeschieden. Dann werden die flächendeckenden Schichten mithilfe eines Prozesses strukturiert, der Fotolithografie- und Ätzprozesse umfasst, die Abschnitte der flächendeckenden Schicht entfernt und die verbleibenden Abschnitte über den Isolationsstrukturen 78 und den Finnenstrukturen 74 belässt, um die Dummy-Gatestruktur 212 auszubilden.
  • In einem Beispiel umfasst die Halbleitervorrichtungsstruktur 201 ein p-Typ-Vorrichtungsgebiet 250a und ein n-Typ-Vorrichtungsgebiet 250b. Eine oder mehrere p-Kanal-Vorrichtungen, wie z.B. p-Kanal-FinFETs, können in dem p-typ-Vorrichtungsgebiet 250a ausgebildet werden, und eine oder mehrere n-Typ-Vorrichtungen, wie z.B. n-Kanal-FinFETs, können in dem n-Typ-Vorrichtungsgebiet 250b ausgebildet werden. Die Halbleitervorrichtungsstruktur 201 kann in einer IC, wie z.B. einem Mikroprozessor, einer Speichervorrichtung und/oder einer andern IC, aufgenommen werden.
  • 2 zeigt ferner Referenzquerschnitte, die in späteren Figuren verwendet werden. Der Querschnitt A-A ist eine Ebene z.B. entlang von Kanälen in der Finnenstruktur 74 zwischen gegenüberliegenden Source-/Draingebieten 52a und 52b. Der Querschnitt B-B ist eine Ebene, die zum Querschnitt A-A senkrecht ist und quer durch das Source-/Draingebiet 52a in der Finnenstruktur 74 liegt. Nachfolgende Figuren beziehen sich zur Klarheit auf diese Referenzquerschnitte. Die folgenden Figuren, die mit einer „A“-Kennzeichnungen enden, zeigen Querschnittsansichten bei verschiedenen Stufen einer Verarbeitung, die dem Querschnittsansicht A-A entsprechen, und die nachfolgenden Figuren, die mit einer „B“-Kennzeichnung enden, zeigen Querschnittsansichten bei verschiedenen Stufen einer Verarbeitung, die dem Querschnittsansicht B-B entsprechen. In einigen Figuren können einige Bezugszeichen von Komponenten oder Merkmalen, die darin dargestellt sind, ausgelassen werden, um ein Verschleiern anderer Komponenten oder Merkmale zu vermeiden; dies geschieht zur Erleichterung der Darstellung der Figuren.
  • Unter erneuter Bezugnahme auf den in 1 dargestellten Prozess 100, beginnt der Prozess bei Vorgang 102, indem das Substrat 70, wie in 3A bis 3B dargestellt, bereitgestellt wird, das zum Herstellen einer Halbleitervorrichtung, wie z.B. der auf dem Substrat 70 auszubildenden Halbleitervorrichtung 201, bereit ist.
  • Bei Vorgang 104 wird ein Ätzprozess durchgeführt, um eine Aussparung 76 in dem Substrat 70 auszubilden, die die Finnenstrukturen 74 im Substrat 70 definiert, wie in 4A bis 4B dargestellt. Eine Maske 72 (z.B. eine Hartmaske) wird verwendet, um ein Ausbilden der Finnenstrukturen 74 im Substrat 70 zu erleichtern. Zum Beispiel werden eine oder mehrere Maskenschichten über dem Halbleitersubstrat 70 abgeschieden und die eine oder die mehreren Maskenschichten werden dann zur Maske 72 strukturiert. In einigen Beispielen können die eine oder die mehreren Maskenschichten Siliziumnitrid, Siliziumoxinitrid, Siliziumkarbid, Siliziumkohlenstoffnitrid, dergleichen oder eine Kombination davon umfassen oder sein, und können mithilfe einer chemischen Gasphasenabscheidung (CVD), einer physikalischen Gasphasenabscheidung (PVD), einer Atomlagenabscheidung (ALD) oder einer anderen Abscheidungstechnik abgeschieden werden. Die eine oder die mehreren Maskenschichten können unter Verwendung von Fotolithografie strukturiert werden. Zum Beispiel kann ein Fotolack auf der einen oder den mehreren Maskenschichten ausgebildet werden, wie z.B. unter Verwendung einer Rotationsbeschichtung, und kann durch Belichten des Fotolacks mit Licht unter Verwendung einer geeigneten Fotomaske strukturiert werden. Je nachdem, ob ein positiver oder ein negativer Fotolack verwendet wird, können dann belichtete oder nicht belichtete Abschnitte des Fotolacks entfernt werden. Die Struktur des Fotolacks kann dann auf die eine oder die mehreren Maskenschichten, wie z.B. unter Verwendung eines geeigneten Ätzprozesses, der die Maske 72 bildet, übertragen werden. Der Ätzprozess kann ein reaktives Ionenätzen (RIE), Neutralstrahlätzen (Neutral Beam Etch, NBE), ICP-Ätzen (induktiv gekoppeltes Plasma) dergleichen oder eine Kombination davon umfassen. Das Ätzen kann anisotrop sein. Anschließend wird der Fotolack zum Beispiel in einem Veraschungs- oder Nassstrippprozess entfernt.
  • Bei Vorgang 106 wird eine Isolationsstruktur 78 in der Aussparung 76 ausgebildet, jeweils in einer entsprechenden Aussparung 76, wie in 5A bis 5B dargestellt. Die Isolationsstruktur 78 kann ein Isolationsmaterial, wie z.B. ein Oxid (wie z.B. Siliziumoxid), ein Nitrid, dergleichen oder eine Kombination davon umfassen oder sein, und kann mithilfe einer chemischen Gasphasenabscheidung unter Verwendung von hochdichtem Plasma (HDP-CVD), einer FCVD (Flowable CVD) (z.B. einer CVD-basierten Materialabscheidung in einem Fernplasmasystem und einem anschließenden Härten, um es in ein anderes Material, wie z.B. ein Oxid, umzuwandeln), dergleichen oder einer Kombination davon ausgebildet werden. Andere Isolationsmaterialien, die mithilfe eines beliebigen geeigneten Prozesses ausgebildet werden, können verwendet werden. In der dargestellten Ausführungsform ist die Isolationsstruktur 78 Siliziumoxid, das mithilfe eines FCVD-Prozesses ausgebildet wird. Ein Planarisierungsprozess, wie z.B. ein chemisch-mechanisches Polieren (CMP), kann jegliches überschüssiges Isolationsmaterial und jegliche verbleibende Maske (die z.B. zum Ätzen der Aussparung 76 und Ausbilden der Finnenstrukturen 74 verwendet wird) entfernen, um obere Flächen der Isolationsmaterials und obere Flächen der Finnenstrukturen 74 derart auszubilden, dass sie im Wesentlichen komplanar sind. Das Isolationsmaterial kann dann ausgespart werden, um die Isolationsstruktur 78 auszubilden. Das Isolationsmaterial wird derart ausgespart, dass die Finnenstrukturen 74 aus dem Raum zwischen benachbarten Isolationsstrukturen 78 hervorstehen, die dadurch zumindest teilweise die Finnenstrukturen 74 als aktive Bereiche auf dem Halbleitersubstrat 70 abgrenzen können. Das Isolationsmaterial kann unter Verwendung eines geeigneten Ätzprozesses, wie z.B. eines, der gegenüber dem Material des Isolationsmaterials selektiv ist, ausgespart werden. Zum Beispiel kann eine chemische Oxidentfernung unter Verwendung eines CERTAS®-Ätzens oder eines Applied Materials SICONI-Werkzeugs oder einer verdünnten Flusssäure (dHF) verwendet werden. Außerdem können obere Flächen der Isolationsstrukturen 78 eine flache Fläche, wie dargestellt, eine konvexe Fläche, eine konkave Fläche (wie z.B. eine Wölbung) oder eine Kombination davon aufweisen, die von einem Ätzprozess herrühren können.
  • Bei Vorgang 108 wird eine Dummy-Gatestruktur 212 auf dem Substrat ausgebildet, wie in 6A bis 6B dargestellt. Die Dummy-Gatestruktur 212 befindet sich über den Finnenstrukturen 74 und erstreckt sich seitlich senkrecht zu ihnen. Jede Dummy-Gatestruktur 212 umfasst eine Gatedielektrikumsschicht 80, eine Gateelektrodenschicht 82 und eine Hartmaske 84. In einem Ersatzgateprozess kann die Gatedielektrikumsschicht 80 ein Grenzflächendielektrikum sein. Die Gatedielektrikumsschicht 80, die Gateelektrodenschicht 82 und die Hartmaske 84 für die Dummy-Gatestruktur 212 können ausgebildet werden, indem jeweilige Schichten nacheinander ausgebildet werden und jene Schichten anschließend zu der Dummy-Gatestruktur 212 strukturiert werden. Zum Beispiel kann eine Schicht für die Grenzflächendielektrika Siliziumoxid, Siliziumnitrid, dergleichen oder Mehrfachschichten davon umfassen oder sein und kann thermisch und/oder chemisch auf der Finnenstruktur 74 aufgewachsen oder konform, wie z.B. durch eine PECVD, eine ALD oder eine andere Abscheidungstechnik, abgeschieden werden. Eine Schicht für die Gateelektrodenschicht 82 kann Silizium (z.B. Polysilizium) oder ein anderes Material umfassen oder sein, das mithilfe einer CVD, einer PVD oder einer anderen Abscheidungstechnik abgeschieden wird. Eine Schicht für die Hartmaske 84 kann Siliziumnitrid, Siliziumoxinitrid, Siliziumkarbid, Siliziumkohlenstoffnitrid, dergleichen oder eine Kombination davon umfassen oder sein, das mithilfe einer CVD, einer PVD, einer ALD oder einer anderen Abscheidungstechnik abgeschieden wird. Die Schichten für die Hartmaske 84, die Gateelektrodenschicht 82 und die Gatedielektrikumsschicht 80 können dann zum Beispiel unter Verwendung einer Fotolithografie und eines oder mehrerer Ätzprozesse, wie vorstehend beschriebenen, strukturiert werden, um die Hartmaske 84, die Gateelektrodenschicht 82 und die Gatedielektrikumsschicht 80 für die Dummy-Gatestruktur 212 auszubilden.
  • In einigen Ausführungsformen können nach dem Ausbilden der Dummy-Gatestruktur 212 schwach dotierte Drain-Gebiete (LDD) (nicht spezifisch dargestellt) in den aktiven Gebieten ausgebildet werden. Zum Beispiel können Dotierstoffe in die aktiven Gebiete (z.B. Finnenstrukturen 74) unter Verwendung der Dummy-Gatestrukturen 212 als Masken implantiert werden. Beispiele für Dotierstoffe können zum Beispiel Bor für eine p-Kanal-Vorrichtung und Phosphor oder Arsen für eine n-Kanal-Vorrichtung umfassen oder sein, obwohl andere Dotierstoffe verwendet werden können. Die LDD-Gebiete können eine Dotierstoffkonzentration in einem Bereich von ungefähr 1015 cm-3 bis ungefähr 1017 cm-3 aufweisen.
  • Bei Vorgang 110 wird eine Dichtungsspacerschicht 86 auf Seitenwänden der Dummy-Gatestruktur 212 ausgebildet, wie in 7A bis 7B dargestellt. Die Dichtungsspacerschicht 86 wird konform auf dem Substrat 70 ausgebildet. In einem Beispiel wird der Dichtungsspacer 86 aus einem Material ausgebildet, das eine Dielektrizitätskonstante von weniger als 4 aufweist, wie z.B. einem Low-k-Dielektrikumsmaterial. Zum Beispiel kann die Dichtungsspacerschicht 86 aus einem Material gefertigt werden, das ein Siliziumoxikarbid-Material (SiOC-Material) umfasst. In einem konkreten Beispiel wird die Dichtungsspacerschicht 86 aus einem Stickstoff-freien Siliziumoxikarbid-Material (SiOC-Material) gefertigt.
  • In einem Beispiel kann die Dichtungsspacerschicht 86 mithilfe eines beliebigen geeigneten Abscheidungsprozesses ausgebildet werden. In einem konkreten Beispiel kann die Dichtungsspacerschicht 86 mithilfe eines Atomlagenabscheidungsprozesses (ALD-Prozesses) ausgebildet werden. In einem Beispiel können Prozessgase, die in dem ALD-Prozess verwendet werden, eine Silizium- und Kohlenstoff-haltige Vorstufe, die Silizium (Si) und Kohlenstoff-(C)-Quellen umfasst, und eine Sauerstoff-haltige Vorstufe, die eine Sauerstoffquelle umfasst, umfassen. Die Silizium-(Si)- und Kohlenstoff-(C)-Quellen und die Sauerstoff-haltige Vorstufe können alternativ während des Atomlagenabscheidungsprozesses zugeführt werden. In einem konkreten Beispiel ist die Silizium- und Kohlenstoff-haltige Vorstufe eine Stickstoff-freie Silizium- und Kohlenstoff-haltige Vorstufe. In einigen Beispielen kann die Silizium- und Kohlenstoff-haltige Vorstufe eine dominante lineare Si-C-Si-Bindungsstruktur (Silizium-Kohlenstoff-Silizium) als ihre spezifische chemische/funktionelle Struktur aufweisen. Es wird angenommen, dass die Anzahlen des Kohlenstoffs, der zwischen der Siliziumbindung gebunden ist, die Dichte der resultierenden Filmschicht beeinflussen kann, so dass die Filmdielektrizitätskonstante durch Steuern der Anzahl der zwischen der Siliziumbindung ausgebildeten Kohlenstoffatome angepasst oder verändert werden kann. Es wird angenommen, dass je größer die Anzahl der Kohlenstoffatome, eine umso niedrigere Dielektrizitätskonstante der resultierenden Filmschicht erzielt werden kann.
  • Außerdem wird ebenfalls angenommen, dass die hauptsächlich aus einer linearen Si-C-Si-Bindungsstruktur ausgebildeten Filmschichten eine niedrigere Dichte aufweisen als die Filmschichten, die hauptsächlich aus Si-O-Si, Si-OH oder einer anderen Silizium-haltigen Bindung ausgebildet sind. Daher kann, durch Auswählen von Vorstufen, die eine lineare Si-C-Si-Bindungsstruktur (Silizium-Kohlenstoff-Silizium) als ihre spezifische chemische/funktionelle Struktur aufweisen, eine Dichtungsspacerschicht 86 mit einer verhältnismäßig niedrigen Dielektrizitätskonstante, z.B. weniger als 4, wie z.B. ungefähr 3,0 bis 3,5, erzielt werden kann. Geeignete Beispiele der Silizium- und Kohlenstoff-haltigen Vorstufe umfassen SiCl3-CH2-SiCl3, SiCl2-(CH2)2-SiCl2, SiCl-(CH2)3-SiCl, SiCl2 =C=SiCl2 und dergleichen. Es ist zu beachten, dass die am Ende der Bindungsstruktur angebrachten Chlorelemente als eine Abgangsgruppe betrachtet werden können, die während der chemischen Reaktion einem Pyrolyseverfahren unterzogen wird, so dass sie die dominante Si-C-Si-Bindungsstruktur von der Vorstufe verlässt, um die Reaktion auszulösen. Daher können andere geeignete Abgangsgruppen, die andere Elemente, wie z.B. Br, F oder dergleichen umfassen, ebenfalls nach Bedarf verwendet werden. Geeignete Beispiele der Sauerstoff-haltigen Vorstufe umfassen Wasserdampf (H2O), O2, O3, CO, CO2 und dergleichen.
  • Während des ALD-Abscheidungsprozesses der Dichtungsspacerschicht bei Vorgang 110 können verschiedene Gase, die Silizium- und Kohlenstoffquellen-Vorstufe und eine Sauerstoffhaltige Vorstufe umfassen, abwechselnd für eine Reaktion zugeführt werden. Die Zyklen des ALD-Prozesses umfassen abwechselnde Strömungs- (oder Puls-) und Spülvorgänge, wobei jede Vorstufe mindestens einmal während des Zyklus geströmt (oder gepulst) und anschließend gespült wird. Zum Beispiel wird die Silizium- und Kohlenstoffquellen-Vorstufe in einer ALD-Werkzeugkammer geströmt, in welche das Substrat (auf dem z.B. die Vorrichtungsstruktur ausgebildet ist, wie z.B. in 7A bis 7B dargestellt) transferiert wird, und anschließend wird die Silizium- und Kohlenstoffquellen-Vorstufe aus der ALD-Werkzeugkammer gespült. In einigen Beispielen kann die Silizium- und Kohlenstoffquellen-Vorstufe reagieren, wobei Reaktionsstellen auf dem Substrat zur Verfügung stehen, bevor sie gespült wird. Die Reaktionen können in einigen Beispielen die Reaktionsstellen sättigen, oder die Silizium- und Kohlenstoffquellen-Vorstufe reagiert möglicherweise nicht mit einigen auf dem Substrat verfügbaren Reaktionsstellen. Nachdem die Silizium- und Kohlenstoffquellen-Vorstufe gespült wurde, wird dann die Sauerstoffquellen-Vorstufe in der ALD-Werkzeugkammer gespült und anschließend wird die Sauerstoffquellen-Vorstufe aus der ALD-Werkzeugkammer gespült. Gleichermaßen kann in einigen Beispielen die Sauerstoffquellen-Vorstufe reagieren, wobei Reaktionsstellen auf dem Substrat zur Verfügung stehen, bevor sie gespült wird. Die Reaktionen können in einigen Beispielen die Reaktionsstellen sättigen, oder die Sauerstoffquellen-Vorstufe reagiert möglicherweise nicht mit einigen auf dem Substrat verfügbaren Reaktionsstellen.
  • Die Zyklen der Pulse und der Spülungen zwischen der abwechselnden Silizium- und Kohlenstoffquellen-Vorstufe und der Sauerstoffquellen-Vorstufe können beliebig oft durchgeführt werden, bis eine gewünschte Dicke der Dichtungsspacerschicht 86 ausgebildet wird. Die Gesamtabscheidungszeit kann in einem Bereich von 300 Sekunden bis 900 Sekunden, wie z.B. 600 Sekunden, liegen. Die Gesamtzyklen zwischen der abwechselnden Silizium- und Kohlenstoffquellen-Vorstufe und der Sauerstoffquellen-Vorstufe können in einem Bereich von ungefähr 15 Zyklen bis 20 Zyklen, wie z.B. 18 Zyklen, betragen.
  • In einem Beispiel kann die Dichtungsspacerschicht 86 eine Dielektrizitätskonstante von ungefähr 3,2 bis ungefähr 3,7, wie z.B. ungefähr 3,5, aufweisen.
  • Es ist zu beachten, dass die hier beschriebene Dichtungsspacerschicht 86 als eine Opferschicht und/oder Oberflächenschutzschicht ausgebildet werden kann, um eine Grenzflächenschutzschicht bereitzustellen, die verhindern kann, dass der anschließend darauf ausgebildete Filmstapel in dem nachfolgenden Ätz-/Strukturierungsprozess beschädigt wird. Daher kann die Dicke der Dichtungsspacerschicht 86 in einem Bereich gesteuert werden, der zum Bereitstellen von Grenzflächenschutz hinreichend ist. In einem Beispiel kann die Dichtungsspacerschicht 86 eine Dicke in einem Bereich von 10 Å bis 50 Å, wie z.B. von 20 Å bis 35 Å, aufweisen.
  • Bei Vorgang 112 wird ein Plasmabehandlungsprozess an der Dichtungsspacerschicht 86 durchgeführt, wie in 8A bis 8B dargestellt. Der Plasmabehandlungsprozess behandelt die Dichtungsspacerschicht 86 mit einem Plasma 83, wie in 8A bis 8B angezeigt, um die Substratoberflächeneigenschaften zu ändern, wodurch eine behandelte Dichtungsspacerschicht 87 ausgebildet wird. Der Plasmaoberflächenbehandlungsprozess kann bestimmte Elemente wirksam einbinden, so dass sie mit den ungesättigten Bindungen in der Dichtungsspacerschicht 86 reagieren, um die Bindungsenergie zu verbessern und die Filmstruktur zu verdichten, um die behandelte Dichtungsspacerschicht 87 mit einer verhältnismäßig hohen Filmdichte auszubilden. Die höhere Filmdichte von der behandelten Dichtungsspacerschicht 87 kann während des Dummy-Gate-Entfernungsprozesses Plasmaschäden an der Grenzfläche und dem Filmstapel, die anschließend darauf ausgebildet werden, vermeiden. Außerdem kann der Behandlungsprozess auch durchgeführt werden, um die Morphologie und/oder Oberflächenrauheit der Fläche der Dichtungsspacerschicht 86 zu modifizieren, um die Anhaftung und Robustheit der behandelten Dichtungsspacerschicht 87 zu verbessern. In einer Ausführungsform kann der Oberflächenbehandlungsprozess eine aufgeraute Oberfläche erzeugen, die eine Oberflächenrauheit in einem Bereich von ungefähr 6 Å bis ungefähr 60 Å aufweist.
  • In einer Ausführungsform kann der Oberflächenbehandlungsprozess durchgeführt werden, indem ein Prozessgas, das ein Wasserstoff-haltiges Gas oder ein inertes Gas umfasst, in eine Plasma-Prozesskammer zugeführt wird. Das Wasserstoff-haltige Gas kann aus der Gruppe ausgewählt werden, die aus H2, H2O, H2O2, Kombinationen davon und dergleichen besteht. In einem Beispiel einer Ausführungsform umfasst das Wasserstoff-haltige Gas, das zum Durchführen des Substratbehandlungsprozesses verwendet wird, H2-Gas. Außerdem kann in bestimmten Ausführungsformen das Prozessgas ein inertes Gas umfassen, um den Oberflächenbehandlungsprozess durchzuführen. Beispiele des inerten Gases umfassen Ar, He und dergleichen. Es ist zu beachten, dass die Prozessparameter, die zum Durchführen des Oberflächenbehandlungsprozesses mithilfe des Wasserstoff-haltigen Gases verwendet werden, ähnlich den Prozessparametern zum Verwenden des inerten Gases ausgelegt werden können.
  • In einem Beispiel umfasst der Plasmabehandlungsprozess ein Mikrowellenplasma, das von einem Mikrowellengenerator, der in der Plasmaprozesskammer aufgenommen ist, erzeugt wird. Der Mikrowellengenerator kann eine Mikrowellenleistung in einem Bereich von ungefähr 10 Watt bis ungefähr 3000 Watt bei einer Frequenz in einem Bereich von ungefähr 0,3 GHz bis ungefähr 300 GHz für den Plasmabehandlungsprozess bei Vorgang 112 erzeugen. Die Plasmaprozesszeit kann in einem Bereich von ungefähr 100 Sekunden bis ungefähr 1000 Sekunden, wie z.B. 600 Sekunden, gesteuert werden.
  • Wie vorstehend besprochen, dient die Dichtungsspacerschicht 86, wie sie hier verwendet wird, als eine Grenzflächenschutzschicht sowie als eine Opferschicht, so dass die anschließend darauf ausgebildeten Filmstrukturen vor Schäden in dem nachfolgenden Ätz-/Strukturierungsprozess geschützt werden. Der an der Dichtungsspacerschicht 86 durchgeführte Plasmabehandlungsprozess wandelt die Dichtungsspacerschicht 86 in die behandelte Dichtungsspacerschicht 87 um. Die behandelte Spacerschicht 86 weist eine verdichtete und verbesserte Filmstruktur auf, die einen robusten, gegen Plasma beständigen und starken Grenzflächenschutz für die Vorrichtungsstruktur bereitstellt. Dadurch können die anschließend darauf ausgebildeten Schichten einen guten Plasmaschutz in dem Ätz-/ Strukturierungsprozess erhalten.
  • Nach dem Plasmabehandlungsprozess kann die behandelte Dichtungsspacerschicht 87 aufgrund der höheren Filmdichte eine ein wenig größere Dielektrizitätskonstante aufweisen als die Dichtungsspacerschicht 86. In einem Beispiel weist die behandelte Dichtungsspacerschicht 87 eine Dielektrizitätskonstante in einem Bereich von 3,5 und 3,9, wie z.B. 3,7, auf. Die Filmdichte der behandelten Dichtungsspacerschicht 87 ist aufgrund der Verdichtung durch den Plasmabehandlungsprozess auch größer als die Filmdichte der Dichtungsspacerschicht 86. Dagegen kann die Dicke der behandelten Dichtungsspacerschicht 87 in einem Bereich von ungefähr 10 % bis 20 % der Dicke der Dichtungsspacerschicht 86 geschrumpft sein. In einem Beispiel weist die behandelte Dichtungsspacerschicht 87 eine Dicke in einem Bereich von ungefähr 15 Å bis ungefähr 28 Å auf. Nach der Behandlung ist die Filmdichte der Dichtungsspacerschicht 86 von 1,7 auf 2,5 für die behandelte Dichtungsspacerschicht 87 geändert.
  • Bei Vorgang 114 wird dann eine Bulkspacerschicht 88 auf der behandelten Dichtungsspacerschicht 87 ausgebildet, wie in 9A bis 9B dargestellt. Die Bulkspacerschicht 88 ist im Wesentlichen das gleiche Material wie die Dichtungsspacerschicht 86, wie in 7A bis 7B dargestellt, ohne dass der Plasmabehandlungsprozess daran durchgeführt wird. Die Bulkspacerschicht 88 reagiert als eine Hauptstruktur des Spacermerkmals 89 für die Halbleitervorrichtungen. Daher wird eine hinreichende Dicke der Bulkspacerschicht 88 implementiert, um den Betrieb der Halbleitervorrichtungen zu ermöglichen. Daher ist die Dicke der Bulkspacerschicht 88 größer als die Dicke der behandelten Dichtungsspacerschicht 87. In einem Beispiel kann die Bulkspacerschicht 88 eine Dicke in einem Bereich von ungefähr 50 Å bis ungefähr 200 Å aufweisen.
  • Wie vorstehend besprochen, wird die Bulkspacerschicht 88 ebenfalls aus einem Material ausgebildet, das eine Dielektrizitätskonstante von weniger als 4 aufweist, wie z.B. einem Low-k-Dielektrikumsmaterial. Zum Beispiel kann die Bulkspacerschicht 88 aus einem Material gefertigt werden, das Siliziumoxikarbid (SiOC) umfasst, wie vorstehend besprochen, wobei das gleiche Material zum Ausbilden der Dichtungsspacerschicht 86 verwendet wird. In einem Beispiel wird die Bulkspacerschicht 88 aus einem Stickstoff-freien Siliziumoxikarbid-Material (SiOC-Material) gefertigt.
  • Gleichermaßen kann die Bulkspacerschicht 88 mithilfe eines geeigneten Abscheidungsprozesses, wie z.B. eines ALD-Prozesses, ausgebildet werden. In einem konkreten Beispiel wird die Bulkspacerschicht 88 mithilfe eines Atomlagenabscheidungsprozesses (ALD) ausgebildet, der eine Silizium- und Kohlenstoff-haltige Vorstufe, die Silizium-(Si)- und Kohlenstoff-(C)-Quellen umfasst, und eine Sauerstoff-haltige Vorstufe, die eine Sauerstoffquelle umfasst, verwendet. In einem Beispiel ist die Silizium- und Kohlenstoff-haltige Vorstufe eine Stickstoff-freie Silizium- und Kohlenstoff-haltige Vorstufe. Die Silizium- und Kohlenstoff-haltige Vorstufe kann eine dominante lineare Si-C-Si-Bindungsstruktur (Silizium-Kohlenstoff-Silizium) als ihre spezifische chemische Struktur aufweisen. Geeignete Beispiele der Silizium- und Kohlenstoff-haltigen Vorstufe umfassen SiCl3-CH2-SiCl3, SiCl2-(CH2)2-SiCl2, SiCl-(CH2)3-SiCl, SiCl2 =C=SiCl2 und dergleichen. Geeignete Beispiele der Sauerstoff-haltigen Vorstufe umfassen Wasserdampf (H2O), O2, O3, CO, CO2 und dergleichen.
  • In einem Beispiel kann die Bulkspacerschicht 88 eine Dielektrizitätskonstante von ungefähr 3.2 bis ungefähr 3,7, wie z.B. ungefähr 3,5, aufweisen. Die Filmdichte der Bulkspacerschicht 88 beträgt von ungefähr 1,5 bis ungefähr 2,0, wie z.B. ungefähr 1,7.
  • Wie vorstehend besprochen, versteht es sich, da die Bulkspacerschicht 88 und die Dichtungsspacerschicht 86 aus demselben Material ausgebildet werden, dass die behandelte Dichtungsspacerschicht 87 aufgrund der höheren Filmdichte eine leicht größere Dielektrizitätskonstante aufweisen kann als die Bulkspacerschicht 88. Die Filmdichte der behandelten Dichtungsspacerschicht 87 ist aufgrund der Verdichtung durch den Plasmabehandlungsprozess auch größer als die Filmdichte der Bulkspacerschicht 88.
  • Bei Vorgang 116 werden dann die behandelte Dichtungsspacerschicht 87 und die Bulkspacerschicht 88 strukturiert oder anisotrop geätzt, um ein gewünschtes Profil auszubilden, wodurch ein Spacermerkmal 89 ausgebildet wird, wie in 10A bis 10B dargestellt. Das Spacermerkmal 89 umfasst die behandelte Spacerschicht 87 und die Bulkspacerschicht 88. Es ist zu beachten, dass die behandelte Spacerschicht 87 später geopfert und entfernt werden kann, wodurch lediglich Abschnitte der Bulkspacerschicht 88, wie das Spacermerkmal 89, auf dem Substrat verbleiben. Der Ätzprozess kann ein RIE, NBE oder einen anderen Ätzprozess umfassen. In einer Ausführungsform umfasst das Spacermerkmal 86 ein dielektrisches Material, wie z.B. Siliziumnitrid oder Siliziumoxinitrid.
  • Bei Vorgang 118 werden Aussparungen 90 in dem Substrat 70 für Source-/Draingebiete ausgebildet, wie in 11A bis 11B dargestellt. Wie dargestellt, werden die Aussparungen 90 in der Finnenstruktur 74 auf gegenüberliegenden Seiten der Dummy-Gatestruktur 212 ausgebildet. Das Aussparen kann durch einen Ätzprozess vorgenommen werden. Der Ätzprozess kann isotrop oder anisotrop sein oder kann ferner in Bezug auf eine oder mehrere Kristallebenen des Halbleitersubstrats 70 selektiv sein. Daher können die Aussparungen 90 auf der Grundlage des implementierten Ätzprozesses verschiedene Querschnittsprofile aufweisen. Der Ätzprozess kann ein Trockenätzen, wie z.B. ein RIE, NBE oder dergleichen, oder ein Nassätzen, wie z.B. unter Verwendung von Tetramethylammoniumhydroxid (TMAH), Ammoniakwasser (NH4OH) oder einem anderen Ätzmittel, sein.
  • Es ist zu beachten, dass der Ätzprozess die Finnenstruktur 74 auf dem Substrat 70 mit einem minimalen Schaden an dem Spacermerkmal 89 selektiv ätzt. Wenn daher die Aussparungen 90 in dem Substrat 70 ausgebildet werden, wie in 11A dargestellt, wird mindestens ein Abschnitt der Finnenstruktur 74 zwischen den Isolationsstrukturen 78 entfernt, wie in 11B dargestellt, und das Spacermerkmal 89, wie in 11B dargestellt, kann auf dem Substrat 70 mit einem minimalen Höhen-/Breitenverlust verbleiben.
  • Bei Vorgang 120 kann, nachdem die Aussparungen 90 im Substrat 70 ausgebildet wurden, ein epitaktischer Abscheidungsprozess durchgeführt werden, um Source-/Draingebiete 92 aufzuwachsen, wie in 12A und 12B dargestellt. Die epitaktischen Source-/Draingebiete 92 können Siliziumgermanium (SixGe1-x, wobei x zwischen ungefähr 0 und 100 betragen kann), Siliziumkarbid, Siliziumphosphor, reines oder im Wesentlichen reines Germanium, einen III-V-Verbindungshalbleiter, einen II-VI Verbindungshalbleiter oder dergleichen umfassen oder sein. Zum Beispiel umfassen Materialien zum Ausbilden eines III-V-Verbindungshalbleiters InAs, AlAs, GaAs, InP, GaN, InGaAs, InAlAs, GaSb, AlSb, AlP, GaP und dergleichen. Die epitaktischen Source-/Draingebiete 92 können in den Aussparungen 90 ausgebildet werden, indem ein Material, wie z.B. mithilfe einer metallorganischen CVD (MOCVD), einer Molekularstrahlepitaxie (MBE), einer Flüssigphasenepitaxie (LPE), einer Gasphasenepitaxie (VPE), eines selektiven epitaktischen Wachstums (SEG), dergleichen oder einer Kombination davon, in den Aussparungen 90 epitaktisch aufgewachsen wird. Wie in 12A bis 12B dargestellt, werden aufgrund der Blockierung durch die Isolationsstrukturen 78 und das Spacermerkmal 89 die epitaktischen Source-/Draingebiete 92 zuerst in den Aussparungen 90 aufgewachsen, wobei während dieser Zeit die epitaktischen Source-/Draingebiete 92 nicht horizontal wachsen. Nachdem die Aussparungen 90 vollständig gefüllt und sich vertikal nach außen von dem Spacermerkmal 89 befinden, können die epitaktischen Source-/Draingebiete 92 sowohl vertikal als auch horizontal wachsen, um Facetten zu bilden, die Kristallebenen des Halbleitersubstrats 70 entsprechen können. In einigen Beispielen werden verschiedene Materialien für epitaktische Source-/Draingebiete für p-Kanal-Vorrichtungen und n-Kanal-Vorrichtungen verwendet. Eine geeignete Maskierung während des Aussparens oder epitaktischen Aufwachsens kann es erlauben, dass verschiedene Materialien in verschiedenen Vorrichtungen verwendet werden.
  • Ein Durchschnittsfachmann wird auch leicht verstehen, dass das Aussparen und epitaktisches Aufwachsen von 11A bis 11B und 12a bis 12B ausgelassen werden können, und dass Source-/Draingebiete durch Implantieren von Dotierstoffen in die Finnenstrukturen 74 unter Verwendung der Dummy-Gatestruktur 212 und des Spacermerkmals 89 als Masken ausgebildet werden können. In einigen Beispielen, in denen epitaktische Source-/Draingebiete 92 implementiert werden, können die epitaktischen Source-/Draingebiete 92 auch dotiert werden, wie z.B. mit einer in-Situ-Dotierung während des epitaktischen Aufwachsens und/oder durch Implantieren von Dotierstoffen in die epitaktischen Source-/Draingebiete 92 nach dem epitaktischen Aufwachsen. Beispiele für Dotierstoffe können zum Beispiel Bor für eine p-Kanal-Vorrichtung und Phosphor oder Arsen für eine n-Kanal-Vorrichtung umfassen oder sein, obwohl andere Dotierstoffe verwendet werden können. Die epitaktischen Source-Draingebiete 92 (oder ein anderes Source-Draingebiet) können eine Dotierstoffkonzentration in einem Bereich von ungefähr 1019 cm-3 bis ungefähr 1021 cm-3 aufweisen. Daher kann ein Source-/Draingebiet durch eine Dotierung z.B. durch Implantation und/oder in-situ während des epitaktischen Aufwachsens, falls geeignet) und/oder durch epitaktisches Aufwachsen, falls geeignet, abgegrenzt werden, was den aktiven Bereich, in dem das Source-/Draingebiet abgegrenzt wird, weiter abgrenzen kann.
  • Bei Vorgang 122 wird eine Kontaktätzstoppschicht (CECL) 96 ausgebildet, die die Dummy-Gatestruktur 212 abdeckt, wie in 13A bis 13B dargestellt. Die CECLS 96 kann einen Mechanismus bereitstellen, um einen Ätzprozess, z.B. beim Ausbilden von Kontakten oder Durchkontaktierungen, anzuhalten. Die Kontakt-Ätzstoppschicht 96 kann aus einem dielektrischen Material ausgebildet werden, das eine andere Ätzselektivität aufweist als benachbarte Schichten oder Komponenten. Die CESL 96 wird auf Flächen der epitaktischen Source-/Draingebiete 92, Seitenwänden und oberen Flächen des Spacermerkmals 90, oberen Flächen der Hartmaske 84 und oberen Flächen der Isolationsstrukturen 78 ausgebildet. Die CESL 96 kann ein Stickstoff-haltiges Material, eine Silizium-haltiges Material und/oder ein Kohlenstoff-haltiges Material umfassen oder sein. Außerdem kann die CESL 96 Siliziumnitrid, Siliziumkohlenstoffnitrid, Kohlenstoffnitrid, Siliziumoxinitrid, Siliziumkohlenstoffoxid, dergleichen oder eine Kombination davon umfassen oder sein. Die CESL 96 kann durch einen Abscheidungsprozess, wie z.B. eine Plasma-unterstützte ALD (PEALD), eine CVD oder eine andere Abscheidungstechnik abgeschieden werden.
  • Bei Vorgang 124 wird eine ILD-Schicht 99 über der CESL 96 ausgebildet, wie in 14A bis 14B dargestellt. Die ILD-Schicht 99 kann Materialien umfassen, wie z.B. Tetraethylorthosilikat-(TEOS)-Oxid, nicht dotiertes Silikatglas, dotiertes Siliziumoxid, wie z.B. Borphosphorsilikatglas (BPSG), Quarzglas (FSG), Phosphorsilikatglas (PSG), Bor-dotiertes Siliziumglas (BSG), SiOxCy, Spin-On-Glas, Spin-On-Polymere, Siliziumkohlenstoffmaterial, eine Verbindung davon, eine Zusammensetzung davon und/oder andere geeignete dielektrische Materialien. Die ILD-Schicht 99 kann mithilfe eines Spin-on, einer CVD, einer FCVD, einer PECVD, einer PVD oder einer anderen geeigneten Abscheidungstechnik abgeschieden werden. In einer Ausführungsform wird die ILD-Schicht 99 durch einen fließfähigen CVD-Prozess (FCVD) ausgebildet, um den Raum zwischen benachbarten Dummy-Gatestrukturen 212 zu füllen. Es ist zu beachten, dass nach dem thermischen Ausheilungsprozess die ILD-Schicht 99 wie z:B. mithilfe eines CMP, planarisiert werden kann, um nach Bedarf eine plane Oberfläche bereitzustellen.
  • Bei Vorgang 126 wird anschließend die Dummy-Gatestruktur 212 vom Substrat 70 entfernt, um eine Öffnung 50 in der ILD-Schicht 99 zu definieren, wie in 15A bis 15B dargestellt, was ermöglichen kann, dass später eine Ersatzgatestruktur 56, wie z.B. eine Metallgatestruktur, darin ausgebildet wird, um die Herstellung der Halbleitervorrichtungsstruktur 201, wie in 16A bis 16B gezeigt, fortzusetzen. Unter Bezugnahme auf 15A bis 15B wird während des Entfernungsprozesses der Dummy-Gatestruktur 212 eine Reihe von Plasmaätz-/Strukturierungsprozessen durchgeführt. In einigen Beispielen kann ein Veraschungsprozess und/oder ein Descum-Prozess durchgeführt werden, um Ätzrückstände vom Substrat 70 zu entfernen. Daher können die Strukturen auf dem Substrat 70, die das Spacermerkmal 89, die CESL 96 und die ILD-Schicht 99 umfassen, einen Plasmaangriff während der Plasmaprozesse erfahren, der zu unerwünschten Schäden an der Filmstruktur, insbesondere dem Spacermerkmal 89, der in direktem Kontakt mit der Dummy-Gatestruktur 212 steht, führen kann. Durch verwenden des Spacermerkmals 89, das die behandelte Dichtungsspacerschicht 87 und die Bulkspacerschicht 88, z.B. eine Struktur mit mehreren Spacerschichten, umfasst, dient daher die behandelte Spacerschicht 87 als eine Grenzflächenschutzschicht, die dem Plasma während des Dummy-Gatestruktur-Entfernungsprozesses direkt ausgesetzt wird, wodurch sie verhindert, dass die Bulkspacerschicht 88 dem Plasma ausgesetzt wird. Da die behandelte Dichtungsspacerschicht 87 eine verhältnismäßig dichtere Filmstruktur aufweist und vergleichsweise Plasma-beständig ist, ist außerdem die behandelte Dichtungsspacerschicht 87 in der Lage, die aggressive PlasmaExposition und sogar die Descum-Sauerstoff-Exposition durchzustehen. Die Sauerstoff-Exposition während des Descum-Prozesses wird offen als ein beträchtlicher Faktor angesehen, der die Dielektrizitätskonstante des Spacermerkmals 89 unerwünschterweise beeinflussen kann, da die daraus erzeugten Sauerstoffelemente häufig den Wert der Dielektrizitätskonstante des Spacermerkmals 89 erhöhen. Daher ermöglicht der allmähliche Verbrauch der behandelten Dichtungsspacerschicht 87, dass die Bulkspacerschicht 88 während der Exposition dem aggressiven Plasma und sogar während der Descum-Sauerstoff-Exposition nicht angegriffen wird. Daher wird die Dicke der behandelten Dichtungsspacerschicht 87 gesteuert und bei einem geeigneten Bereich bestimmt, der den allmählichen Verbrauch während der Exposition dem aggressiven Plasma während des Entfernungsprozesses der Dummy-Gatestruktur und der Descum-Sauerstoff-Exposition ohne ein frühzeitiges Aufbrauchen, was die in der Nähe befindliche Bulkspacerschicht 89 unerwünschterweise dem Plasma aussetzen kann, ermöglicht. Daher wird in der in 15A dargestellten Position, in der die behandelte Spacerschicht 87 in direktem Kontakt mit der Dummy-Gatestruktur 212 steht, die behandelte Spacerschicht 87 aufgebraucht und im Wesentlichen vom Substrat 70 entfernt, nachdem die Dummy-Gatestruktur 212 entfernt wird, obwohl in anderen Beispielen mindestens ein Abschnitt der behandelten Spacerschicht 87 entlang der Bulkspacerschicht 89 in der Position verbleiben kann, in der die behandelte Spacerschicht 87 in direktem Kontakt mit der Dummy-Gatestruktur 212 nach dem Entfernen der Dummy-Gatestruktur 212 stand. Dagegen kann in der in 15B dargestellten Position, wobei das Spacermerkmal 89, insbesondere die behandelte Dichtungsspacerschicht 87, unter der CESL 96 und der ILD-Schicht 99 ohne eine PlasmaExposition abgedeckt ist, das Spacermerkmal 89, das sowohl die behandelte Dichtungsspacerschicht 87 als auch die Bulkspacerschicht 88 umfasst, auf dem Substrat 70 verbleiben, wobei es an den Seitenwänden der Source-/Draingebiete 92 anliegt.
  • Bei Vorgang 128 kann dann, nachdem die Dummy-Gatestruktur 212 entfernt wurde, eine Ersatzgatestruktur 56 in die Öffnung 50 eingefüllt und darin ausgebildet werden. Die Ersatzgatestruktur 56 kann eine Metallgatestruktur sein, die eine Grenzflächenschicht (nicht dargestellt), eine dielektrische Schicht 53 mit einer hohen Dielektrizitätskonstante, eine Austrittsarbeits-Einstellschicht 54 und eine Metallelektrodenstruktur 55, die darin zum Ausbilden einer Metallgatestruktur ausgebildet ist, wie in 16A bis 16B dargestellt, umfasst.
  • Obwohl sie nicht beschränkend sein sollen, bieten eine oder mehrere Ausführungsformen der vorliegenden Offenbarung viele Vorteile für eine Halbleitervorrichtung und das Ausbilden von dieser. Zum Beispiel können Ausführungsformen der vorliegenden Offenbarung Verfahren zum Ausbilden eines Spacermerkmals mit mehreren Filmschichten vor dem Ausbilden einer CESL bereitstellen. Das Spacermerkmal kann eine Dichtungsspacerschicht und eine Bulkspacerschicht umfassen. Die Dichtungsspacerschicht wird mit Plasma behandelt, um einen behandelten Dichtungsspacer auszubilden, der Plasma-beständig ist, so dass er eine Plasmaexposition ohne einen frühzeitigen Verbrauch oder eine Erschöpfung in dem nachfolgenden Dummy-Gate-Entfernungsprozess erfährt. Daher kann, nachdem die Dummy-Gatestruktur vom Substrat entfernt wurde, in einigen Positionen der behandelte Dichtungsspacer zusammen mit der Bulkspacerschicht auf dem Substrat verbleiben, während in einigen Positionen lediglich die Bulkspacerschicht verbleibt.
  • In einer Ausführungsform umfasst eine Halbleitervorrichtung: einen aktiven Bereich auf einem Substrat, wobei der aktive Bereich ein Source-/Draingebiet umfasst, eine Gatestruktur über dem aktiven Bereich, wobei sich das Source-Draingebiet in der Nähe der Gatestruktur befindet, ein Spacermerkmal, das einen ersten Abschnitt entlang einer Seitenwand der Gatestruktur aufweist und einen zweiten Abschnitt entlang des Source-Draingebiets aufweist, wobei der erste Abschnitt des Spacermerkmals eine Bulkspacerschicht entlang der Seitenwand der Gatestruktur umfasst, wobei der zweite Abschnitt des Spacermerkmals die Bulkspacerschicht und eine behandelte Dichtungsspacerschicht umfasst, wobei die behandelte Dichtungsspacerschicht entlang des Source-/Draingebiets und zwischen der Bulkspacerschicht und dem Source-/Draingebiet angeordnet ist, und eine Kontaktätzstoppschicht auf dem Spacermerkmal. In einer Ausführungsform befindet sich eine dielektrische Zwischenschicht auf der Kontaktätzstoppschicht. In einer Ausführungsform weist die Bulkspacerschicht eine Dielektrizitätskonstante von weniger als 4 auf. In einer Ausführungsform ist Bulkspacerschicht ein Stickstoff-freies Siliziumoxikarbid-Material. In einer Ausführungsform weist die behandelte Dichtungsspacerschicht eine größere Dielektrizitätskonstante als die Bulkspacerschicht. In einer Ausführungsform weist der behandelte Dichtungsspacer eine größere Filmdichte als die Bulkspacerschicht. In einer Ausführungsform umfasst die Gatestruktur eine Metallgateelektrode, die auf einer Schicht mit einer hohen Dielektrizitätskonstante angeordnet ist. In einer Ausführungsform ist die Kontaktätzstoppschicht ein Siliziumnitrid-haltiges Material. In einer Ausführungsform weist die Bulkspacerschicht eine größere Dicke auf als die behandelte Dichtungsspacerschicht.
  • In einer anderen Ausführungsform umfasst ein Verfahren zum Ausbilden einer Halbleitervorrichtung: Ausbilden einer Dichtungsspacerschicht auf einem Substrat mithilfe eines ersten Atomlagenabscheidungsprozesses, der erste Prozessgase verwendet, Plasma-Behandeln der Dichtungsspacerschicht mit zweiten Prozessgasen, um eine behandelte Dichtungsspacerschicht auszubilden, wobei das erste Prozessgas von dem zweiten Prozessgas verschieden ist, und Ausbilden einer Bulkspacerschicht auf der Dichtungsspacerschicht mit einem zweiten Atomlagenabscheidungsprozess, der die ersten Prozessgase verwendet, und Strukturieren der behandelten Dichtungsspacerschicht und der Bulkspacerschicht zu einem Gatespacermerkmal entlang einer Seitenwand einer Gatestruktur. In einer Ausführungsform umfasst das Plasma-Behandeln der Dichtungsspacerschicht ferner ein Ausbilden eines Plasmas in den zweiten Prozessgasen, indem eine Mikrowellenleistung an eine Plasmaprozesskammer, in der das Substrat angeordnet ist, angewendet wird. In einer Ausführungsform umfasst das erste Prozessgas eine Silizium- und Kohlenstoff-haltige Vorstufe und eine Sauerstoffhaltige Vorstufe. In einer Ausführungsform ist die Silizium- und Kohlenstoff-haltige Vorstufe eine Stickstoff-freie Silizium- und Kohlenstoff-haltige Vorstufe. In einer Ausführungsform umfasst die Sauerstoff-haltige Vorstufe Wasserdampf. In einer Ausführungsform weist die Silizium- und Kohlenstoff-haltige Vorstufe eine lineare Si-C-Si-Bindungsstruktur. In einer Ausführungsform weist die Bulkspacerschicht eine größere Dicke auf als die behandelte Dichtungsspacerschicht. In einer Ausführungsform umfasst das zweite Prozessgas ein Wasserstoff-haltiges Gas, ein inertes Gas oder eine Kombination davon.
  • In einer anderen Ausführungsform umfasst ein Verfahren zum Ausbilden einer Halbleitervorrichtung: Ausbilden eines Spacermerkmals, das eine behandelte Dichtungsspacerschicht und eine Bulkspacerschicht umfasst, entlang einer Seitenwand einer Gatestruktur auf einem Substrat, wobei die Gatestruktur über einem aktiven Bereich, der ein Source-/Draingebiet umfasst, auf dem Substrat ausgebildet wird, wobei sich das Source-/Draingebiet in der Nähe der Gatestruktur befindet, und Entfernen der Gatestruktur und mindestens eines Abschnitts der behandelten Dichtungsspacerschicht von entlang der Seitenwand der Gatestruktur, wobei die Gatestruktur entfernt wird, während die behandelte Dichtungsspacerschicht entlang des Source-/Draingebiets aufrechterhalten bleibt. In einer Ausführungsform umfasst das Entfernen der Gatestruktur und des mindestens einen Abschnitts der behandelten Spacerschicht von entlang der Seitenwand der Gatestruktur ferner ein Aufrechterhalten der Bulkspacerschicht entlang der Seitenwand der Gatestruktur und entlang des Source-/Draingebiets. In einer Ausführungsform ist die Gatestruktur eine Dummy-Gatestruktur.
  • Das Vorstehende skizziert Merkmale mehrerer Ausführungsformen, so dass ein Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Ein Fachmann sollte erkennen, dass er die vorliegende Offenbarung als eine Grundlage zum Entwerfen oder Modifizieren anderer Prozesse und Strukturen leicht verwenden kann, um die gleichen Aufgaben durchzuführen und/oder die gleichen Vorteile der hier vorgestellten Ausführungsformen zu erzielen. Ein Fachmann sollte ebenfalls verstehen, dass derartige äquivalente Ausführungen nicht vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abweichen, und dass er verschiedene Änderungen, Ersetzungen und Modifizierungen hier vornehmen kann, ohne vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Halbleitervorrichtung, umfassend: einen aktiven Bereich auf einem Substrat, wobei der aktive Bereich ein Source-/Draingebiet umfasst, eine Gatestruktur über dem aktiven Bereich, wobei sich das Source-/Draingebiet in der Nähe der Gatestruktur befindet, ein Spacermerkmal, das einen ersten Abschnitt entlang einer Seitenwand der Gatestruktur aufweist und einen zweiten Abschnitt entlang des Source-Draingebiets aufweist, wobei der erste Abschnitt des Spacermerkmals eine Bulkspacerschicht entlang der Seitenwand der Gatestruktur umfasst, wobei der zweite Abschnitt des Spacermerkmals die Bulkspacerschicht und die behandelte Dichtungsspacerschicht umfasst, wobei die behandelte Dichtungsspacerschicht entlang des Source-Draingebiets und zwischen der Bulkspacerschicht und dem Source-/Draingebiet angeordnet ist, und eine Kontaktätzstoppschicht auf dem Spacermerkmal.
  2. Halbleitervorrichtung nach Anspruch 1, ferner umfassend: eine dielektrische Zwischenschicht auf der Kontaktätzstoppschicht.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Bulkspacerschicht eine Dielektrizitätskonstante von weniger als 4 aufweist.
  4. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Bulkspacerschicht ein Stickstoff-freies Siliziumoxikarbid-Material ist.
  5. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die behandelte Dichtungsspacerschicht eine größere Dielektrizitätskonstante aufweist als die Bulkspacerschicht.
  6. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei der behandelte Dichtungsspacer eine größere Filmdichte aufweist als die Bulkspacerschicht.
  7. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Gatestruktur eine Metallgateelektrode umfasst, die auf einer Schicht mit einer hohen Dielektrizitätskonstante angeordnet ist.
  8. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Kontaktätzstoppschicht ein Siliziumnitrid-haltiges Material ist.
  9. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Bulkspacerschicht eine größere Dicke aufweist als die behandelte Dichtungsspacerschicht.
  10. Verfahren zum Ausbilden einer Halbleitervorrichtung, umfassend: Ausbilden einer Dichtungsspacerschicht auf einem Substrat mithilfe eines ersten Atomlagenabscheidungsprozesses, der erste Prozessgase verwendet, Plasma-Behandeln der Dichtungsspacerschicht, um eine behandelte Dichtungsspacerschicht auszubilden, mit zweiten Prozessgasen, wobei das erste Prozessgas von dem zweiten Prozessgas verschieden ist, Ausbilden einer Bulkspacerschicht auf der Dichtungsspacerschicht mithilfe eines zweiten Atomlagenabscheidungsprozesses, der die ersten Prozessgase verwendet, und Strukturieren der behandelten Dichtungsspacerschicht und der Bulkspacerschicht zu einem Gatespacermerkmal entlang einer Seitenwand einer Gatestruktur.
  11. Verfahren nach Anspruch 10, wobei das Plasma-Behandeln der Dichtungsspacerschicht ferner umfasst: Ausbilden eines Plasmas in den zweiten Prozessgasen, indem eine Mikrowellenleistung an eine Plasmaprozesskammer, in der das Substrat angeordnet ist, angewendet wird.
  12. Verfahren nach Anspruch 10 oder 11, wobei das erste Prozessgas eine Silizium- und Kohlenstoff-haltige Vorstufe und eine Sauerstoff-haltige Vorstufe umfasst.
  13. Verfahren nach Anspruch 12, wobei die Silizium- und Kohlenstoff-haltige Vorstufe eine Stickstoff-freie Silizium- und Kohlenstoff-haltige Vorstufe ist.
  14. Verfahren nach Anspruch 12 oder 13, wobei die Sauerstoff-haltige Vorstufe Wasserdampf umfasst.
  15. Verfahren nach einem der vorhergehenden Ansprüche 12 bis 14, wobei die Silizium- und Kohlenstoff-haltige Vorstufe eine lineare Si-C-Si-Bindungsstruktur aufweist.
  16. Verfahren nach einem der vorhergehenden Ansprüche 10 bis 15, wobei die Bulkspacerschicht eine größere Dicke aufweist als die behandelte Dichtungsspacerschicht.
  17. Verfahren nach einem der vorhergehenden Ansprüche 10 bis 16, wobei das zweite Prozessgas ein Wasserstoff-haltiges Gas, ein inertes Gas oder eine Kombination davon umfasst.
  18. Verfahren zum Ausbilden einer Halbleitervorrichtung, umfassend: Ausbilden eines Spacermerkmals, das eine behandelte Dichtungsspacerschicht und eine Bulkspacerschicht umfasst, entlang einer Seitenwand einer Gatestruktur auf einem Substrat, wobei die Gatestruktur über einem aktiven Bereich, der ein Source-/Draingebiet umfasst, auf dem Substrat ausgebildet wird, wobei sich das Source-/Draingebiet in der Nähe der Gatestruktur befindet, und Entfernen der Gatestruktur und mindestens eines Abschnitts der behandelten Dichtungsspacerschicht von entlang der Seitenwand der Gatestruktur, wobei die Gatestruktur entfernt wird, während die behandelte Dichtungsspacerschicht entlang des Source-/Draingebiets aufrechterhalten bleibt.
  19. Verfahren nach Anspruch 18, wobei das Entfernen der Gatestruktur und des mindestens einen Abschnitts der behandelten Dichtungsspacerschicht von entlang der Seitenwand der Gatestruktur ferner umfasst: Aufrechterhalten der Bulkspacerschicht entlang der Seitenwand der Gatestruktur und entlang des Source-/Draingebiets.
  20. Verfahren nach Anspruch 18 oder 19, wobei die Gatestruktur eine Dummy-Gatestruktur ist.
DE102018108007.7A 2017-09-29 2018-04-05 Spacerstruktur mit einer hohen plasmabeständigkeit für halbleitervorrichtungen Granted DE102018108007A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762565848P 2017-09-29 2017-09-29
US62/565,848 2017-09-29
US15/874,278 US10483372B2 (en) 2017-09-29 2018-01-18 Spacer structure with high plasma resistance for semiconductor devices
US15/874,278 2018-01-18

Publications (1)

Publication Number Publication Date
DE102018108007A1 true DE102018108007A1 (de) 2019-04-04

Family

ID=65898200

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018108007.7A Granted DE102018108007A1 (de) 2017-09-29 2018-04-05 Spacerstruktur mit einer hohen plasmabeständigkeit für halbleitervorrichtungen

Country Status (5)

Country Link
US (4) US10483372B2 (de)
KR (1) KR102030083B1 (de)
CN (1) CN109585554B (de)
DE (1) DE102018108007A1 (de)
TW (1) TWI666768B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10483372B2 (en) * 2017-09-29 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Spacer structure with high plasma resistance for semiconductor devices
CN113394100B (zh) * 2021-03-24 2024-04-12 上海华虹宏力半导体制造有限公司 半导体器件及其制造方法
US11967532B2 (en) * 2021-03-31 2024-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Gate spacers and methods of forming the same in semiconductor devices

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329861A (ja) * 2001-05-01 2002-11-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7585716B2 (en) * 2007-06-27 2009-09-08 International Business Machines Corporation High-k/metal gate MOSFET with reduced parasitic capacitance
US7939889B2 (en) * 2007-10-16 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistance in source and drain regions of FinFETs
US7700449B2 (en) * 2008-06-20 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Forming ESD diodes and BJTs using FinFET compatible processes
DE102008059501B4 (de) * 2008-11-28 2012-09-20 Advanced Micro Devices, Inc. Technik zur Verbesserung des Dotierstoffprofils und der Kanalleitfähigkeit durch Millisekunden-Ausheizprozesse
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8637930B2 (en) * 2011-10-13 2014-01-28 International Business Machines Company FinFET parasitic capacitance reduction using air gap
US9466696B2 (en) 2012-01-24 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9064948B2 (en) * 2012-10-22 2015-06-23 Globalfoundries Inc. Methods of forming a semiconductor device with low-k spacers and the resulting device
US9190486B2 (en) * 2012-11-20 2015-11-17 Globalfoundries Inc. Integrated circuits and methods for fabricating integrated circuits with reduced parasitic capacitance
US9159824B2 (en) 2013-02-27 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with strained well regions
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US9443961B2 (en) * 2013-03-12 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor strips with undercuts and methods for forming the same
KR20150000546A (ko) * 2013-06-24 2015-01-05 삼성전자주식회사 반도체 소자 및 이의 제조 방법
FR3011386B1 (fr) * 2013-09-30 2018-04-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Transistor mos a espaceurs d'air
US9252271B2 (en) 2013-11-27 2016-02-02 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of making
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9252233B2 (en) * 2014-03-12 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Air-gap offset spacer in FinFET structure
US9337316B2 (en) 2014-05-05 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for FinFET device
US9608116B2 (en) 2014-06-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. FINFETs with wrap-around silicide and method forming the same
US9536879B2 (en) * 2014-07-09 2017-01-03 International Business Machines Corporation FinFET with constrained source-drain epitaxial region
KR102171023B1 (ko) * 2014-07-21 2020-10-29 삼성전자주식회사 반도체 소자 제조방법
US9484461B2 (en) 2014-09-29 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure with substrate isolation and un-doped channel
US10164108B2 (en) * 2014-10-17 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device and method for forming the same
US9691900B2 (en) * 2014-11-24 2017-06-27 International Business Machines Corporation Dual epitaxy CMOS processing using selective nitride formation for reduced gate pitch
US9443956B2 (en) * 2014-12-08 2016-09-13 Globalfoundries Inc. Method for forming air gap structure using carbon-containing spacer
KR102321390B1 (ko) * 2014-12-18 2021-11-04 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US9337094B1 (en) * 2015-01-05 2016-05-10 International Business Machines Corporation Method of forming contact useful in replacement metal gate processing and related semiconductor structure
CN105826190B (zh) * 2015-01-06 2019-08-27 中芯国际集成电路制造(上海)有限公司 N型鳍式场效应晶体管及其形成方法
US9412659B1 (en) * 2015-01-29 2016-08-09 Globalfoundries Inc. Semiconductor structure having source/drain gouging immunity
CN107406978B (zh) * 2015-02-06 2019-12-03 弗萨姆材料美国有限责任公司 用于碳掺杂含硅膜的组合物以及使用所述组合物的方法
US9418897B1 (en) 2015-06-15 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap around silicide for FinFETs
US9564372B2 (en) * 2015-06-16 2017-02-07 International Business Machines Corporation Dual liner silicide
US9911824B2 (en) 2015-09-18 2018-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with multi spacer
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
KR102526580B1 (ko) * 2016-01-11 2023-04-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10153351B2 (en) * 2016-01-29 2018-12-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
KR102458923B1 (ko) * 2016-02-01 2022-10-25 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10796924B2 (en) * 2016-02-18 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof by forming thin uniform silicide on epitaxial source/drain structure
US9780092B2 (en) * 2016-02-19 2017-10-03 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device having a filling conductor comprising a plug portion and a cap portion and manufacturing method thereof
KR102400361B1 (ko) * 2016-03-18 2022-05-20 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9893171B2 (en) * 2016-06-03 2018-02-13 International Business Machines Corporation Fin field effect transistor fabrication and devices having inverted T-shaped gate
US10734482B2 (en) * 2016-06-08 2020-08-04 Intel Corporation Quantum dot devices
US10164042B2 (en) * 2016-11-29 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9812363B1 (en) 2016-11-29 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same
US10121675B2 (en) * 2016-12-29 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device and a method for fabricating the same
KR102068395B1 (ko) * 2017-03-29 2020-01-21 매그나칩 반도체 유한회사 낮은 소스-드레인 저항을 갖는 반도체 소자 구조 및 그 제조 방법
US10269621B2 (en) * 2017-04-18 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs and methods forming same
TWI716601B (zh) * 2017-06-06 2021-01-21 聯華電子股份有限公司 半導體元件及其製作方法
US10243079B2 (en) * 2017-06-30 2019-03-26 International Business Machines Corporation Utilizing multilayer gate spacer to reduce erosion of semiconductor fin during spacer patterning
US10727226B2 (en) * 2017-07-18 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for forming the same
US10629496B2 (en) * 2017-07-31 2020-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming transistor gates with hafnium oxide layers and lanthanum oxide layers
US10276714B2 (en) * 2017-08-09 2019-04-30 International Business Machines Corporation Twin gate field effect diode
US10692769B2 (en) * 2017-08-29 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd Fin critical dimension loading optimization
US10510860B2 (en) * 2017-08-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same
US10475654B2 (en) * 2017-08-31 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact plug and method manufacturing same
US10170317B1 (en) * 2017-09-28 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Self-protective layer formed on high-k dielectric layer
US10483372B2 (en) * 2017-09-29 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Spacer structure with high plasma resistance for semiconductor devices
US11145747B2 (en) * 2017-10-25 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET structure
US10319833B1 (en) * 2017-12-04 2019-06-11 International Business Machines Corporation Vertical transport field-effect transistor including air-gap top spacer
US10763363B2 (en) * 2018-04-10 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Gradient doped region of recessed fin forming a FinFET device

Also Published As

Publication number Publication date
KR102030083B1 (ko) 2019-10-08
KR20190038274A (ko) 2019-04-08
CN109585554A (zh) 2019-04-05
US10804374B2 (en) 2020-10-13
CN109585554B (zh) 2022-04-19
US20200127112A1 (en) 2020-04-23
TWI666768B (zh) 2019-07-21
US20200013872A1 (en) 2020-01-09
US20210028293A1 (en) 2021-01-28
US20190103475A1 (en) 2019-04-04
US10483372B2 (en) 2019-11-19
US11329141B2 (en) 2022-05-10
TW201916360A (zh) 2019-04-16
US10516036B1 (en) 2019-12-24

Similar Documents

Publication Publication Date Title
DE102017103419B4 (de) Halbleitervorrichtung mit getrennter source-drain-struktur und zugehöriges herstellungsverfahren
DE102015108690B4 (de) Halbleitervorrichtung, die gratstrukturen umfasst, und herstellungsverfahren
DE102018111381A1 (de) Selektive NFET/PFET-Auskehlung von Source/Drain-Bereichen
DE102018107997A1 (de) Selektive abdeckprozesse und dadurch ausgebildete strukturen
DE102018106631A1 (de) Schneideverfahren für Halbleiterstruktur und dadurch gebildete Strukturen
DE102015112267A1 (de) Verfahren und struktur für finfet
DE102017117793B4 (de) Verfahren zur Herstellung von Multi-Gate-Transistoren und resultierende Strukturen
DE102017112753A1 (de) Halbleitervorrichtung und Verfahren
DE102018124673A1 (de) Halbleiterstruktur-Schneideverfahren und damit hergestellte Strukturen
DE102018124741A1 (de) Linerstruktur in dieelektrischer zwischenschichtstruktur für halbleiterbauteile
DE102017128577A1 (de) Ätzprofilsteuerung von polysiliziumstrukturen von halbleitervorrichtungen
DE102017123948B4 (de) Umschlossene epitaxiale struktur und verfahren
DE102018108176A1 (de) Asymmetrische Source- und Drain-Strukturen in Halbleitervorrichtungen
DE102020119320A1 (de) Halbleitervorrichtung und verfahren
DE102019111297B4 (de) Halbleiter-Bauelement und Verfahren
DE102020104621A1 (de) Halbleitervorrichtung mit einem cut-metallgate und ein herstellungsverfahren
DE102017127154B4 (de) Finnenstrukturierung für halbleitervorrichtungen
DE102018108007A1 (de) Spacerstruktur mit einer hohen plasmabeständigkeit für halbleitervorrichtungen
DE102021109107A1 (de) Gatestrukturen und verfahren zu deren ausbildung
DE102018122665A1 (de) Sockelentfernung in metallschnittverfahren
DE102018106191A1 (de) FinFET-Vorrichtung und Verfahren zum Ausbilden von dieser
DE102021116786B4 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102017127658A1 (de) Halbleitervorrichtung und verfahren
DE102020132620A1 (de) Halbleitervorrichtung und Verfahren
DE102018124815B4 (de) FIN-Feldeffekttransistorbauteil und Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027088000

Ipc: H01L0021336000

R016 Response to examination communication
R018 Grant decision by examination section/examining division