DE102014117236A1 - Verfahren für die verarbeitung eines halbleiterwerkstücks - Google Patents

Verfahren für die verarbeitung eines halbleiterwerkstücks Download PDF

Info

Publication number
DE102014117236A1
DE102014117236A1 DE102014117236.1A DE102014117236A DE102014117236A1 DE 102014117236 A1 DE102014117236 A1 DE 102014117236A1 DE 102014117236 A DE102014117236 A DE 102014117236A DE 102014117236 A1 DE102014117236 A1 DE 102014117236A1
Authority
DE
Germany
Prior art keywords
workpiece
kerf regions
semiconductor
layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014117236.1A
Other languages
English (en)
Other versions
DE102014117236B4 (de
Inventor
Bernhard Boche
Manfred Engelhardt
Bernhard Goller
Rainer Leuschner
Karl Mayer
Bernd Noehammer
Michael Rösner
Gudrun Stranzl
Monika Cornelia Voerckel
Hermann Wendt
Martin Zgaga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014117236A1 publication Critical patent/DE102014117236A1/de
Application granted granted Critical
Publication of DE102014117236B4 publication Critical patent/DE102014117236B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Abstract

Verfahren zum Verarbeiten eines Halbleiterwerkstücks können enthalten: das Bereitstellen eines Halbleiterwerkstücks mit einem oder mit mehreren Trennfugengebieten; das Ausbilden eines oder mehrerer Gräben in dem Werkstück durch das Entfernen von Material aus dem einen oder aus den mehreren Trennfugengebieten von einer ersten Seite des Werkstücks aus; das Anbringen des Werkstücks mit der ersten Seite an einem Träger; das Dünnen des Werkstücks von einer zweiten Seite des Werkstücks aus; und das Ausbilden einer Metallisierungsschicht über der zweiten Seite des Werkstücks.

Description

  • Verschiedene Ausführungsformen betreffen Verfahren zum Verarbeiten von Halbleiterwerkstücken.
  • Hergestellte Halbleitervorrichtungen enthalten mehrere integrierte Schaltungen (ICs) und/oder andere Vorrichtungen oder Elemente, die auf einem Halbleiterwafer ausgebildet werden, bevor er in einzelne Chips oder Einzelchips getrennt oder vereinzelt wird. Allgemein sind integrierte Schaltungen innerhalb aktiver Bereiche oder Gebiete des Halbleiterwafers gelegen. Die Wafer können Abstandsbereiche oder Trennfugengebiete enthalten, die einen ausreichenden Abstand zwischen benachbarten aktiven Gebieten oder Vorrichtungsgebieten bereitstellen können. Üblicherweise werden die Halbleiterwafer in diesen Abstandsbereichen oder Trennfugengebieten getrennt oder zerteilt, um einzelne Halbleiterchips oder Halbleitereinzelchips auszubilden.
    Zum Trennen eines Halbleiterwafers oder Halbleiterwerkstücks werden verschiedene Verfahren, einschließlich z. B. mechanischen Sägens, Ätzens, Laser-Dicings, Stealth-Laser-Dicings oder dergleichen, verwendet. Einige Verfahren können eine verhältnismäßig große Dicing-Straße auf einem Halbleiterwafer erfordern und verringern somit die Menge des für aktive Gebiete oder Vorrichtungsgebiete verwendeten Halbleiterwafermaterials. Einige Trenn- oder Vereinzelungsverfahren können außerdem an einem Halbleiterwafer eine Beschädigung wie etwa unter anderem in Form des Abplatzens einer Seitenwand verursachen. Dünne Halbleiterwafer sowie Halbleiterwafer mit einer Rückseitenmetallisierungsschicht können für das Abplatzen der Seitenwand besonders anfällig sein.
  • Ferner können einige Trennverfahren einen Halbleiterwafer auch dadurch beschädigen, dass sie veranlassen, dass sich in einem Halbleiterwafer Furchen ausbilden. Diese Furchen können wiederum während des Aufnehmens des Einzelchips zum Bruch führen. Nochmals weiter können einige Trennverfahren unerwünschte Änderungen an einem Halbleiterwafer verursachen wie etwa in einem Beispiel verursachen, dass sich einkristallines Silicium auf unkontrollierte Weise in einen amorphen Zustand umwandelt. Im Allgemeinen können viele Trenn- oder Zerteilungstechniken in nachfolgend ausgebildeten Halbleiterchips abgeplatzte Kanten erzeugen. Die abgeplatzten Kanten verringern die Bruchfestigkeit der Halbleiterchips.
  • Somit können Wafertrenntechniken erwünscht sein, die die notwendigen Abstandsgebiete verringern oder minimieren, während sie außerdem eine Beschädigung der Wafer vermeiden oder verringern.
  • In einem Vereinzelungsprozess des Zerteilens vor dem Schleifen (DBG-Vereinzelungsprozess) können Wafer in einem vorbereitenden Schritt ihn der Weise verarbeitet werden, dass Material aus Trennfugengebieten, z. B. wenigstens bis in eine Tiefe einer geforderten Chipdicke, von einer Vorderseite entfernt (gesägt, geätzt usw.) wird. Nachfolgend können diese Wafer von der Rückseite mittels eines Schleifprozesses zerteilt werden. Bisher ist eine Metallisierung der Rückseite in DBG-Verfahren nicht möglich, da Wafer und/oder Chips, auf die nach dem Schleifen eine Folie oder dergleichen aufgetragen worden ist, mechanisch nicht stabil genug sind, um sie handhaben zu können. Herkömmliche Trägertechnikverfahren einschließlich der Verwendung eines starren Trägers und flüssigen Klebstoffs sind ungeeignet, da der Klebstoff nachfolgend nicht von den abgeplatzten Seitenwänden entfernt werden kann.
  • Somit können DBG-artige Trenntechniken erwünscht sein, die z. B. eine Metallisierung einer Wafer- und/oder Chiprückseite ermöglichen.
  • In verschiedenen Ausführungsformen kann ein Verfahren zum Verarbeiten eines Halbleiterwerkstücks Folgendes enthalten: das Bereitstellen eines Halbleiterwerkstücks mit einem oder mit mehreren Trennfugengebieten; das Ausbilden eines oder mehrerer Gräben in dem Werkstück durch das Entfernen von Material aus dem einen oder aus den mehreren Trennfugengebieten von einer ersten Seite des Werkstücks aus; das Anbringen des Werkstücks mit der ersten Seite an einem Träger; das Dünnen des Werkstücks von einer zweiten Seite des Werkstücks aus; und das Ausbilden einer Metallisierungsschicht über der zweiten Seite des Werkstücks nach dem Dünnen des Werkstücks.
  • Gemäß beispielhaften Ausführungsformen kann das Ätzen des einen oder der mehreren Trennfugengebiete das Plasmaätzen des einen oder der mehreren Trennfugengebiete enthalten. Gemäß beispielhaften Ausführungsformen kann das Verfahren ferner das Implantieren von Ionen in das Werkstück von der zweiten Seite des Werkstücks aus nach dem Dünnen des Werkstücks und vor dem Ausbilden der Metallisierungsschicht enthalten.
  • Gemäß beispielhaften Ausführungsformen enthält das Ausbilden der Metallisierungsschicht die Zerstäubungsablagerung der Metallisierungsschicht.
  • Gemäß beispielhaften Ausführungsformen enthält das Verfahren ferner das Ausbilden der Metallisierungsschicht wenigstens über einem Teil einer oder mehrerer Seitenwände des einen oder der mehreren Gräben.
  • Gemäß beispielhaften Ausführungsformen enthält das Verfahren ferner das Abnehmen des Trägers von dem Werkstück nach dem Ausbilden der Metallisierungsschicht.
  • Gemäß einer oder mit mehreren beispielhaften Ausführungsformen enthält das Verfahren ferner das Laminieren des Werkstücks mit der Metallisierungsschicht auf ein Band vor dem Abnehmen des Trägers von dem Werkstück.
  • Gemäß beispielhaften Ausführungsformen enthält das Anbringen des Werkstücks mit der ersten Seite an dem Träger das Ablagern eines Haftmittels über der ersten Seite des Werkstücks und das Befestigen des Werkstücks an dem Träger mittels des Haftmittels.
  • Gemäß beispielhaften Ausführungsformen enthält das Verfahren ferner das Anbringen einer Folie an der ersten Seite des Werkstücks vor dem Ablagern des Haftmittels.
  • Gemäß beispielhaften Ausführungsformen ist die Folie so konfiguriert, dass sie Temperaturen bis zu etwa 100 °C, z. B. bis zu etwa 200 °C, z. B. bis zu etwa 300 °C, z. B. bis zu etwa 400 °C, z. B. bis zu etwa 1000 °C, oder noch höhere Temperaturen, z. B. Temperaturen in dem Bereich von etwa –100 °C bis etwa 400 °C, aushält.
  • Gemäß beispielhaften Ausführungsformen liegt die zweite Seite des Werkstücks der ersten Seite des Werkstücks gegenüber.
  • Gemäß beispielhaften Ausführungsformen enthält das Halbleiterwerkstück einen Wafer.
  • Gemäß beispielhaften Ausführungsformen ist die erste Seite eine Vorderseite des Wafers und ist die zweite Seite eine Rückseite des Wafers.
  • Gemäß beispielhaften Ausführungsformen ist der Träger als ein starrer Träger konfiguriert.
  • Gemäß beispielhaften Ausführungsformen enthält der Träger Glas.
  • Gemäß beispielhaften Ausführungsformen enthält der Träger Silicium.
  • Gemäß beispielhaften Ausführungsformen enthält der Träger Acrylglas (Poly(methylmethacrylat) (PMMA)).
  • Gemäß beispielhaften Ausführungsformen enthält das Dünnen des Werkstücks das Schleifen des Werkstücks.
  • Gemäß beispielhaften Ausführungsformen enthält das Verfahren ferner das Polieren des Werkstücks von der zweiten Seite des Werkstücks aus nach dem Dünnen des Werkstücks.
  • In verschiedenen Ausführungsformen kann ein Verfahren zum Verarbeiten eines Halbleiterwerkstücks Folgendes enthalten: das Bereitstellen eines Halbleiterwerkstücks, das ein oder mehrere Trennfugengebiete enthält; das Ausbilden einer ersten Maskenschicht über einer ersten Seite des Werkstücks; das Strukturieren der ersten Maskenschicht, um das eine oder die mehreren Trennfugengebiete freizulegen; das Anbringen des Werkstücks mit der strukturierten ersten Maskenschicht an einem Träger; das Ausbilden einer zweiten Maskenschicht über einer zweiten Seite des Werkstücks; das Strukturieren der zweiten Maskenschicht, um das eine oder die mehreren Trennfugengebiete freizulegen; das Ätzen des einen oder der mehreren Trennfugengebiete von der zweiten Seite des Werkstücks aus, um in dem Werkstück einen oder mehrere Gräben auszubilden, die von der zweiten Seite zu der ersten Seite des Werkstücks verlaufen; und das Ausbilden einer Metallisierungsschicht über der zweiten Seite des Werkstücks nach dem Ätzen des einen oder der mehreren Trennfugengebiete.
  • Gemäß beispielhaften Ausführungsformen enthält das Ätzen des einen oder der mehreren Trennfugengebiete von der zweiten Seite des Werkstücks aus das Plasmaätzen des einen oder der mehreren Trennfugengebiete von der zweiten Seite des Werkstücks aus.
  • Gemäß beispielhaften Ausführungsformen enthält das Verfahren ferner das Dünnen des Werkstücks von der zweiten Seite aus nach dem Anbringen des Werkstücks und vor dem Ätzen des einen oder der mehreren Trennfugengebiete.
  • Gemäß beispielhaften Ausführungsformen enthält das Ausbilden der Metallisierungsschicht die Zerstäubungsablagerung der Metallisierungsschicht.
  • Gemäß beispielhaften Ausführungsformen enthält das Verfahren ferner das Ausbilden der Metallisierungsschicht wenigstens über einem Teil einer oder mehrerer Seitenwände des einen oder der mehreren Gräben.
  • Gemäß beispielhaften Ausführungsformen enthält das Verfahren ferner das Abnehmen des Trägers von dem Werkstück nach dem Ausbilden der Metallisierungsschicht.
  • Gemäß beispielhaften Ausführungsformen enthält das Verfahren ferner das Laminieren des Werkstücks mit der Metallisierungsschicht auf ein Band vor dem Abnehmen des Trägers von dem Werkstück.
  • Gemäß beispielhaften Ausführungsformen liegt die zweite Seite des Werkstücks der ersten Seite des Werkstücks gegenüber.
  • Gemäß beispielhaften Ausführungsformen enthält das Halbleiterwerkstück einen Wafer.
  • Gemäß beispielhaften Ausführungsformen ist die erste Seite eine Vorderseite des Wafers und ist die zweite Seite eine Rückseite des Wafers.
  • Gemäß beispielhaften Ausführungsformen enthält die erste und/oder die zweite Maskenschicht ein Hartmaskenmaterial.
  • Gemäß beispielhaften Ausführungsformen ist die erste und/oder die zweite Maskenschicht eine Oxidschicht.
  • Gemäß beispielhaften Ausführungsformen enthält das Dünnen des Werkstücks das Schleifen des Werkstücks.
  • In verschiedenen Ausführungsformen kann ein Verfahren zum Verarbeiten eines Halbleiterwerkstücks Folgendes enthalten: das Bereitstellen eines Halbleiterwerkstücks, das ein oder mehrere Trennfugengebiete enthält; das Ausbilden einer ersten Maskenschicht über einer ersten Seite des Werkstücks; das Strukturieren der ersten Maskenschicht, um das eine oder die mehreren Trennfugengebiete freizulegen; das Anbringen des Werkstücks mit der strukturierten ersten Maskenschicht an einem Träger; das Ausbilden einer zweiten Maskenschicht über einer zweiten Seite des Werkstücks; das Strukturieren der zweiten Maskenschicht, um eines oder mehrere an das eine oder an die mehreren Trennfugengebiete angrenzende Gebiete des Werkstücks freizulegen; das Ausbilden einer Metallisierungsschicht über der strukturierten zweiten Maskenschicht und über dem einen oder den mehreren an das eine oder an die mehreren Trennfugengebiete angrenzenden freiliegenden Gebieten des Werkstücks; das Anwenden eines Lift-Off-Prozesses zum Entfernen der strukturierten zweiten Maskenschicht und der Metallisierungsschicht von dem einen oder von den mehreren Trennfugengebieten und zum Ausbilden einer strukturierten Metallisierungsschicht; und das Ätzen des einen oder der mehreren Trennfugengebiete von der zweiten Seite des Werkstücks aus, um in dem Werkstück einen oder mehrere Gräben auszubilden, die von der zweiten Seite zu der ersten Seite des Werkstücks verlaufen.
  • Gemäß beispielhaften Ausführungsformen enthält das Ätzen des einen oder der mehreren Trennfugengebiete von der zweiten Seite des Werkstücks aus das Plasmaätzen des einen oder der mehreren Trennfugengebiete von der zweiten Seite des Werkstücks aus.
  • Gemäß beispielhaften Ausführungsformen enthält das Verfahren ferner das Dünnen des Werkstücks von der zweiten Seite aus vor dem Ausbilden der zweiten Maskenschicht.
  • Gemäß beispielhaften Ausführungsformen enthält das Verfahren ferner das Ausbilden einer Schutzschicht über der strukturierten Metallisierungsschicht vor dem Ätzen des einen oder der mehreren Trennfugengebiete.
  • Gemäß beispielhaften Ausführungsformen enthält das Verfahren ferner das Abnehmen des Trägers nach dem Ätzen des einen oder der mehreren Trennfugengebiete.
  • Gemäß beispielhaften Ausführungsformen enthält das Verfahren ferner das Laminieren des Werkstücks mit der Metallisierungsschicht auf ein Band nach dem Ätzen des einen oder der mehreren Trennfugengebiete und vor dem Abnehmen des Trägers von dem Werkstück.
  • Gemäß beispielhaften Ausführungsformen enthält das Ausbilden der Metallisierungsschicht die Zerstäubungsablagerung der Metallisierungsschicht.
  • Gemäß beispielhaften Ausführungsformen enthält das Dünnen des Werkstücks das Schleifen des Werkstücks.
  • In verschiedenen Ausführungsformen kann ein Verfahren zum Verarbeiten eines Halbleiterwerkstücks Folgendes enthalten: das Bereitstellen eines Halbleiterwerkstücks, das ein oder mehrere Trennfugengebiete enthält; das Ausbilden einer Maskenschicht über einer ersten Seite des Werkstücks; das Strukturieren der Maskenschicht, um das eine oder die mehreren Trennfugengebiete freizulegen; das Anbringen des Werkstücks mit der strukturierten Maskenschicht an einem Träger; das Ausbilden einer Metallisierungsschicht über einer zweiten Seite des Werkstücks, die der ersten Seite gegenüberliegt; das Strukturieren der Metallisierungsschicht, um das eine oder die mehreren Trennfugengebiete freizulegen; und das Ätzen des einen oder der mehreren Trennfugengebiete von der zweiten Seite des Werkstücks aus, um in dem Werkstück einen oder mehrere Gräben auszubilden, die von der zweiten Seite zu der ersten Seite des Werkstücks verlaufen.
  • Gemäß beispielhaften Ausführungsformen enthält das Ätzen des einen oder der mehreren Trennfugengebiete von der zweiten Seite des Werkstücks aus das Plasmaätzen des einen oder der mehreren Trennfugengebiete von der zweiten Seite des Werkstücks aus.
  • Gemäß beispielhaften Ausführungsformen enthält das Verfahren ferner das Dünnen des Werkstücks von der zweiten Seite aus vor dem Ausbilden der Metallisierungsschicht über der zweiten Seite.
  • Gemäß beispielhaften Ausführungsformen enthält das Verfahren ferner das Abnehmen des Trägers nach dem Ätzen des einen oder der mehreren Trennfugengebiete.
  • Gemäß beispielhaften Ausführungsformen enthält das Verfahren ferner das Laminieren des Werkstücks mit der strukturierten Metallisierungsschicht auf ein Band nach dem Ätzen des einen oder der mehreren Trennfugengebiete und vor dem Abnehmen des Trägers.
  • Gemäß beispielhaften Ausführungsformen enthält das Ausbilden der Metallisierungsschicht die Zerstäubungsablagerung der Metallisierungsschicht.
  • Gemäß beispielhaften Ausführungsformen enthält die Maskenschicht ein Hartmaskenmaterial.
  • Gemäß beispielhaften Ausführungsformen ist die Maskenschicht eine Oxidschicht.
  • Gemäß beispielhaften Ausführungsformen enthält das Strukturieren der Metallisierungsschicht Folgendes: das Ausbilden einer zweiten Maskenschicht über einer Seite der Metallisierungsschicht, die dem Werkstück abgewandt ist, das Strukturieren der zweiten Maskenschicht, um eines oder mehrere über der einen oder den mehreren Trennfugengebieten angeordnete Gebiete der Metallisierungsschicht freizulegen; und das Ätzen der freiliegenden einen oder mehreren Gebiete der Metallisierungsschicht.
  • Gemäß beispielhaften Ausführungsformen enthält das Ätzen der freiliegenden einen oder mehreren Gebiete der Metallisierungsschicht einen chemischen Nassätzprozess und/oder einen Trockenätzprozess.
  • Gemäß beispielhaften Ausführungsformen ist der Träger als ein starrer Träger konfiguriert.
  • Gemäß beispielhaften Ausführungsformen enthält der Träger Glas.
  • Gemäß beispielhaften Ausführungsformen enthält der Träger Silicium.
  • In verschiedenen Ausführungsformen kann ein Verfahren zum Verarbeiten eines Halbleiterwerkstücks Folgendes enthalten: das Bereitstellen eines Halbleiterwerkstücks, das ein oder mehrere Trennfugengebiete enthält; das Ausbilden einer Ätzsperrschicht über einer ersten Seite des Werkstücks; das Anbringen des Werkstücks mit der befestigten Ätzsperrschicht an einem Träger; das Ätzen des einen oder der mehreren Trennfugengebiete von einer zweiten Seite des Werkstücks aus bis zu der Ätzsperrschicht, um in dem Werkstück einen oder mehrere Gräben auszubilden; und das Entfernen eines oder mehrerer durch den einen oder die mehreren Gräben freigelegter Abschnitte der Ätzsperrschicht, um den einen oder die mehreren Gräben bis zu einer dem Träger zugewandten Oberfläche der Ätzsperrschicht zu verlängern.
  • Gemäß beispielhaften Ausführungsformen enthält das Ätzen des einen oder der mehreren Trennfugengebiete das Plasmaätzen des einen oder der mehreren Trennfugengebiete.
  • Gemäß beispielhaften Ausführungsformen enthält das Verfahren ferner das Dünnen des Werkstücks von der zweiten Seite aus vor dem Ätzen des einen oder der mehreren Trennfugengebiete von der zweiten Seite aus.
  • Gemäß beispielhaften Ausführungsformen enthält das Dünnen des Werkstücks das Schleifen des Werkstücks.
  • Gemäß beispielhaften Ausführungsformen enthält das Dünnen des Werkstücks das chemisch-mechanische Polieren des Werkstücks.
  • Gemäß beispielhaften Ausführungsformen enthält das Verfahren ferner das Ausbilden einer Metallisierungsschicht über der zweiten Seite des Werkstücks nach dem Ätzen des einen oder der mehreren Trennfugengebiete.
  • Gemäß beispielhaften Ausführungsformen enthält das Verfahren ferner das Ausbilden einer Metallisierungsschicht über der zweiten Seite des Werkstücks nach dem Entfernen des einen oder der mehreren Abschnitte der Ätzsperrschicht.
  • Gemäß beispielhaften Ausführungsformen umfasst die Ätzsperrschicht ein dielektrisches Material.
  • Gemäß beispielhaften Ausführungsformen ist die Ätzsperrschicht eine Oxidschicht.
  • Gemäß beispielhaften Ausführungsformen enthält das Entfernen des einen oder der mehreren Abschnitte der Ätzsperrschicht das Ätzen der Ätzsperrschicht.
  • Gemäß beispielhaften Ausführungsformen enthält das Ätzen der Ätzsperrschicht das Trockenätzen der Ätzsperrschicht.
  • Gemäß beispielhaften Ausführungsformen enthält das Halbleiterwerkstück einen Halbleiterwafer.
  • Gemäß beispielhaften Ausführungsformen ist die erste Seite eine Vorderseite des Wafers und ist die zweite Seite eine Rückseite des Wafers.
  • Gemäß beispielhaften Ausführungsformen enthält das Ausbilden der Metallisierungsschicht die Zerstäubungsablagerung der Metallisierungsschicht.
  • Gemäß beispielhaften Ausführungsformen enthält das Verfahren ferner das Ausbilden der Metallisierungsschicht über einer oder mehreren Seitenwänden des einen oder der mehreren Gräben.
  • Gemäß beispielhaften Ausführungsformen enthält das Verfahren ferner das Abnehmen des Trägers nach dem Ausbilden der Metallisierungsschicht.
  • In verschiedenen Ausführungsformen kann ein Verfahren zum Verarbeiten eines Halbleiterwerkstücks Folgendes enthalten: das Bereitstellen eines Halbleiterwerkstücks, das ein oder mehrere Trennfugengebiete enthält; das Entfernen von Material des einen oder der mehreren Trennfugengebiete von einer ersten Seite des Werkstücks aus, um in dem Werkstück einen oder mehrere Gräben auszubilden; das Ausbilden einer Haftmittelstruktur über der ersten Seite des Werkstücks, wobei die Haftmittelstruktur den einen oder die mehreren Gräben höchstens teilweise füllt; das Anbringen des Werkstücks an einem Träger unter Verwendung der Haftmittelstruktur; das Dünnen des Werkstücks von einer zweiten Seite des Werkstücks aus, um den einen oder die mehreren Gräben zu öffnen; und das Ausbilden einer Metallisierungsschicht über der zweiten Seite des Werkstücks nach dem Dünnen des Werkstücks.
  • Gemäß beispielhaften Ausführungsformen enthält das Entfernen von Material des einen oder der mehreren Trennfugengebiete von der ersten Seite des Werkstücks aus das Ätzen des einen oder der mehreren Trennfugengebiete von der ersten Seite des Werkstücks aus.
  • Gemäß beispielhaften Ausführungsformen enthält das Ätzen des einen oder der mehreren Trennfugengebiete das Plasmaätzen des einen oder der mehreren Trennfugengebiete.
  • Gemäß beispielhaften Ausführungsformen enthält das Entfernen von Material des einen oder der mehreren Trennfugengebiete von der ersten Seite des Werkstücks aus das Sägen des einen oder der mehreren Trennfugengebiete von der ersten Seite des Werkstücks aus.
  • Gemäß beispielhaften Ausführungsformen enthält die Haftmittelstruktur eine über der ersten Seite des Werkstücks angeordnete Schutzschicht und eine über der Schutzschicht angeordnete Haftmittelschicht.
  • Gemäß beispielhaften Ausführungsformen ist die Schutzschicht eine Folie.
  • Gemäß beispielhaften Ausführungsformen ist die Folie so konfiguriert, dass sie Temperaturen bis zu etwa 100 °C, z. B. bis zu etwa 200 °C, z. B. bis zu etwa 300 °C, z. B. bis zu etwa 400 °C, z. B. bis zu etwa 1000 °C, oder noch höhere Temperaturen, z. B. Temperaturen in dem Bereich von etwa –100 °C bis etwa 400 °C, aushält.
  • Gemäß beispielhaften Ausführungsformen enthält das Verfahren ferner das Implantieren von Ionen in das Werkstück von der zweiten Seite des Werkstücks aus nach dem Dünnen des Werkstücks und vor dem Ausbilden der Metallisierungsschicht.
  • Gemäß beispielhaften Ausführungsformen enthält das Verfahren ferner das Abnehmen des Trägers von dem Werkstück nach dem Ausbilden der Metallisierungsschicht.
  • Gemäß beispielhaften Ausführungsformen enthält das Verfahren ferner das Laminieren des Werkstücks mit der Metallisierungsschicht auf ein Band vor dem Abnehmen des Trägers von dem Werkstück.
  • Gemäß beispielhaften Ausführungsformen enthält das Ausbilden der Metallisierungsschicht die Zerstäubungsablagerung der Metallisierungsschicht.
  • Gemäß beispielhaften Ausführungsformen enthält das Verfahren ferner das Ausbilden der Metallisierungsschicht wenigstens über einem Teil einer oder mehrerer Seitenwände des einen oder der mehreren Gräben.
  • Gemäß beispielhaften Ausführungsformen enthält das Plasmaätzen das Auftragen eines Plasmaätzmittels, das aus einer gasförmigen halogenhaltigen Verbindung, z. B. wenigstens aus einer Verbindung, die aus der Gruppe ausgewählt ist, die aus Folgendem besteht, hergestellt ist: CF4, SF6, NF3, HCl, HBr, SiF4.
  • Eine oder mehrere beispielhafte Ausführungsformen beziehen sich auf einen Prozess/auf ein Verfahren zum Zerteilen vor dem Schleifen (DBG) mit nachfolgender Rückseitenmetallisierung. Das Verfahren kann wenigstens teilweise durch das Auftragen eines Klebstoffs auf einen mechanisch stabilen Träger (z. B. Glas, Silicium usw.) erzielt werden. Um eine Ritzlinie während des Anbringens an dem Träger vor dem Eindringen des Klebstoffs zu schützen, kann auf den Träger zuvor eine Folie oder dergleichen aufgetragen werden. Im Ergebnis können für die nachfolgende Verarbeitung nach der Chipvereinzelung Vorteile wie etwa mechanische Stabilität und andere Vorzüge von dem DBG-Prozess verwirklicht werden. Ein beispielhaftes Verfahren zum Verarbeiten eines Halbleiterwerkstücks kann das Sägen/Ätzen/usw. einer Seite (z. B. der Vorderseite) eines Wafers; des Auftragens einer Folie auf den Wafer z. B. unter Verwendung einer temperaturbeständigen Folie; das Anbringen des Wafers mit der aufgetragenen Folie an einem Träger (z. B. einem Glasträger); das Schleifen und bei Bedarf das Polieren und/oder das Plasmaschädigungsätzen; das Implementieren eines oder mehrerer Rückseitenprozesse (z. B. Metallisierung); und das Entfernen des Trägersystems auf dem Band und auf dem Rahmen enthalten.
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen überall in den mehreren Ansichten allgemein auf dieselben Teile. Die Zeichnungen sind nicht notwendig maßstabsgerecht, wobei der Schwerpunkt stattdessen allgemein auf der Darstellung der Prinzipien der Erfindung liegt. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung anhand der folgenden Zeichnungen beschrieben, in denen:
  • 1 ein Verfahren zum Verarbeiten eines Halbleiterwerkstücks gemäß verschiedenen Ausführungsformen zeigt;
  • 2A–2H Querschnittsansichten von Halbleiterwerkstücken gemäß verschiedenen Ausführungsformen darstellen;
  • 3 ein Verfahren zum Verarbeiten eines Halbleiterwerkstücks gemäß verschiedenen Ausführungsformen zeigt;
  • 4A–4J Querschnittsansichten von Halbleiterwerkstücken gemäß verschiedenen Ausführungsformen darstellen;
  • 5 ein Verfahren zum Verarbeiten eines Halbleiterwerkstücks gemäß verschiedenen Ausführungsformen zeigt;
  • 6A–6J Querschnittsansichten von Halbleiterwerkstücken gemäß verschiedenen Ausführungsformen darstellen;
  • 7 ein Verfahren zum Verarbeiten eines Halbleiterwerkstücks gemäß verschiedenen Ausführungsformen zeigt;
  • 8A–8G Querschnittsansichten von Halbleiterwerkstücken gemäß verschiedenen Ausführungsformen darstellen;
  • 9 ein Verfahren zum Verarbeiten eines Halbleiterwerkstücks gemäß verschiedenen Ausführungsformen zeigt;
  • 10A–10H Querschnittsansichten von Halbleiterwerkstücken gemäß verschiedenen Ausführungsformen darstellen;
  • 11 ein Verfahren zum Verarbeiten eines Halbleiterwerkstücks gemäß verschiedenen Ausführungsformen zeigt; und
  • 12A–12F Querschnittsansichten von Halbleiterwerkstücken gemäß verschiedenen Ausführungsformen darstellen.
  • Die folgende ausführliche Beschreibung bezieht sich auf die beigefügten Zeichnungen, die beispielhaft spezifische Einzelheiten und Ausführungsformen zeigen, in denen die Erfindung verwirklicht werden kann. Diese Ausführungsformen werden ausreichend detailliert beschrieben, um zu ermöglichen, dass der Fachmann auf dem Gebiet die Erfindung verwirklicht. Es können andere Ausführungsformen genutzt werden und strukturelle, logische und elektrische Änderungen vorgenommen werden, ohne von dem Schutzumfang der Erfindung abzuweichen. Da einige Ausführungsformen mit einer oder mit mehreren anderen Ausführungsformen kombiniert werden können, um neue Ausführungsformen zu bilden, schließen sich die verschiedenen Ausführungsformen nicht notwendig aus.
  • Das Wort "beispielhaft" ist hier in der Bedeutung von "als ein Beispiel, als ein Fall oder als eine Veranschaulichung dienend" verwendet. Irgendeine Ausführungsform oder irgendein Entwurf, die bzw. der hier als "beispielhaft" beschrieben ist, ist nicht notwendig als gegenüber anderen Ausführungsformen oder Entwürfen bevorzugt oder vorteilhaft anzusehen.
  • Die Begriffe "wenigstens eines" und "eines oder mehrere" können so verstanden werden, dass sie irgendeine ganze Zahl größer oder gleich eins, d. h. eins, zwei, drei, vier usw., enthalten.
  • Der Begriff "mehrere" kann so verstanden werden, dass er irgendeine ganze Zahl größer oder gleich zwei, d. h. zwei, drei, vier, fünf usw., enthält.
  • Das Wort "über", das hier zur Beschreibung der Ausbildung eines Merkmals, z. B. einer Schicht, "über" einer Seite oder Oberfläche verwendet ist, kann hier in der Bedeutung verwendet sein, dass ein Merkmal, z. B. die Schicht, "direkt auf", z. B. in direktem Kontakt mit, der relevanten Seite oder Oberfläche ausgebildet sein kann. Das Wort "über", das hier zur Beschreibung der Ausbildung eines Merkmals, z. B. einer Schicht, "über" einer Seite oder Oberfläche verwendet ist, kann in der Bedeutung verwendet sein, dass das Merkmal, z. B. die Schicht, "indirekt auf" der relevanten Seite oder Oberfläche ausgebildet sein kann, wobei zwischen der relevanten Seite oder Oberfläche und der ausgebildeten Schicht eine oder mehrere zusätzliche Schichten angeordnet sein können.
  • Der Begriff "Verbindung" kann sowohl eine indirekte "Verbindung" als auch eine direkte "Verbindung" enthalten.
  • Bei Bezugnahme auf Halbleitervorrichtungen sind Vorrichtungen mit wenigstens zwei Anschlüssen gemeint, wobei ein Beispiel eine Diode ist. Halbleitervorrichtungen können ebenfalls Vorrichtungen mit drei Anschlüssen wie etwa Feldeffekttransistoren (FET), Isolierschicht-Bipolartransistoren (IGBT), Sperrschichtfeldeffekttransistoren (JFET) und Thyristoren sein, um nur einige zu nennen. Außerdem können die Halbleitervorrichtungen mehr als drei Anschlüsse enthalten. Gemäß einer Ausführungsform sind Halbleitervorrichtungen Leistungsvorrichtungen. Integrierte Schaltungen können mehrere integrierte Vorrichtungen enthalten.
  • Spezifische hier beschriebene Ausführungsformen betreffen Verfahren zum Verarbeiten und Zerteilen von Halbleiterwafern, sind darauf aber nicht beschränkt.
  • 1 zeigt ein Verfahren zum Verarbeiten eines Halbleiterwerkstücks gemäß einer beispielhaften Ausführungsform. Gemäß dem Verfahren wird bei 105 ein Halbleiterwerkstück mit einem oder mit mehreren Trennfugengebieten bereitgestellt. Die Ausführungsform aus
  • 2A zeigt eine Querschnittsansicht einer Struktur 200a, die ein Halbleiterwerkstück 205 enthält.
  • In Ausführungsformen kann ein bereitgestelltes Halbleiterwerkstück ein Halbleiterwafer sein, der wenigstens eine Halbleiterschicht enthalten kann. Der Halbleiterwafer kann eine oder mehrere weitere Schichten wie etwa weitere Halbleiterschichten, Isolatoren, Metallschichten usw. enthalten, die direkt oder indirekt auf der Halbleiterschicht befestigt sind.
  • Die Halbleiterschicht(en) oder der Wafer können aus irgendeinem geeigneten Halbleitermaterial hergestellt sein. Beispiele solcher Materialien enthalten, ohne darauf beschränkt zu sein, Elementhalbleitermaterialien wie etwa Silicium (Si), Verbindungshalbleitermaterialien der Gruppe IV wie etwa Siliciumcarbid (SiC) oder Siliciumgermanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien wie etwa Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Galliumnitrid (GaN), Aluminiumgalliumnitrid (AlGaN), Indiumgalliumphosphid (InGaPa) oder Indiumgalliumarsenidphosphid (In-GaAsP) und binäre oder ternäre II-VI-Halbleitermaterialien wie etwa Cadmium-Tellurid (CdTe) und Quecksilber-Cadmium-Tellurid (HgCdTe), um nur einige zu nennen.
  • Gemäß beispielhaften Ausführungsformen kann das Halbleiterwerkstück wenigstens ein Vorrichtungsgebiet oder aktives Gebiet enthalten. Das Vorrichtungsgebiet oder aktive Gebiet kann ein oder mehrere Halbleiterelemente, z. B. eine oder mehrere integrierte Schaltungselemente, z. B. ein oder mehrere aktive und/oder passive Elemente wie etwa z. B. eine oder mehrere Dioden, Transistoren, Thyristoren, Kondensatoren, Induktionsspulen oder dergleichen, enthalten. Gemäß einer oder mit mehreren Ausführungsformen kann das Vorrichtungsgebiet oder aktive Gebiet eine oder mehrere Verdrahtungen, z. B. ein oder mehrere Kontaktlöcher und/oder eine oder mehrere elektrisch leitende Leitungen, enthalten. Das Vorrichtungsgebiet kann über einem Substratgebiet des Werkstücks angeordnet sein. Gemäß beispielhaften Ausführungsformen können ein oder mehrere Vorrichtungsgebiete des Halbleiterwerkstücks zwischen den Trennfugengebieten und/oder angrenzend an sie gelegen sein.
  • Wieder anhand von 1 können bei 110 das eine oder die mehreren Trennfugengebiete des Halbleiterwerkstücks geätzt werden, um einen oder mehrere Gräben auszubilden. Die Gräben können wenigstens teilweise durch das Werkstück verlaufen. In Ausführungsformen können die Gräben durch Ätzen auf einer ersten Seite des Werkstücks ausgebildet werden. Gemäß beispielhaften Ausführungsformen können die Gräben durch irgendeinen geeigneten Ätzprozess, einschließlich in einem Beispiel durch Plasmaätzen, ausgebildet werden. Das Plasmaätzen kann das Anwenden eines Plasmaätzmittels, das z. B. aus irgendeiner geeigneten gasförmigen halogenhaltigen Verbindung, z. B. CF4, SF6, NF3, HCl, HBr, SiF4 und dergleichen, hergestellt ist, enthalten.
  • Wie in 2B gezeigt ist, kann in Ausführungsformen vor dem Ätzen auf der ersten Seite des Werkstücks eine Maskierungsschicht 203 ausgebildet oder auf sie aufgetragen werden. Wie in 2C gezeigt ist, kann die Maskierungsschicht 203, z. B. unter Verwendung von Photolithographietechniken, strukturiert werden, so dass die Trennfugengebiete freigelegt werden. In Ausführungsformen kann die Maskierungsschicht 203 ein hartes Maskierungsmaterial, z. B. ein Oxid, ein Nitrid oder dergleichen, enthalten oder aus ihm hergestellt sein. In einer oder in mehreren Ausführungsformen kann die Maskierungsschicht einen Photoresist enthalten oder aus ihm hergestellt sein.
  • Die Ausführungsform aus 2D zeigt eine Struktur 200d, in der das Halbleiterwerkstück 205 von einer ersten Seite 205a des Werkstücks 205 aus geätzt worden ist, um mehrere Gräben 220 auszubilden. Die Gräben 220 können in den Trennfugengebieten des Werkstücks 205 gelegen sein. Wie in 2D zu sehen ist, beginnen die Gräben von der ersten Seite 205a (z. B. von der Vorderseite) des Werkstücks 205 und verlaufen teilweise, aber nicht vollständig, in Richtung einer zweiten Seite 205b (z. B. der Rückseite) des Werkstücks 205. Das Werkstück 205 kann unter Verwendung der strukturierten Maskierungsschicht 203 als eine Ätzmaske in den freiliegenden Trennfugengebieten geätzt werden. Nachdem das Ätzen abgeschlossen worden ist, kann die Maskierungsschicht 203 in einer oder in mehreren Ausführungsformen (z. B. unter Verwendung eines Resistabtragprozesses im Fall eines Photoresists oder irgendeines anderen geeigneten Prozesses) entfernt werden. Siehe 2E.
  • Wieder anhand von 1 kann das Werkstück nach Ausbilden des einen oder der mehreren Gräben bei 120 mit der ersten Seite an einem Träger angebracht werden. Das Anbringen des Werkstücks kann das Ablagern oder Auftragen eines Klebstoffs über der ersten Seite des Werkstücks und daraufhin das Befestigen des Werkstücks an dem Träger enthalten. Ferner kann in einigen Ausführungsformen vor dem Ablagern des Klebstoffs eine Folie oder irgendeine andere geeignete Schutzschicht, z. B. ein Film, auf die erste Seite des Halbleiterwerkstücks aufgetragen werden. Diesbezüglich kann die Folie beim Befestigen des Werkstücks an einem anderen Element (z. B. an einem Träger) ermöglichen, dass das Werkstück an einem anderen Element befestigt und mit ihm verbunden wird, aber verhindern, dass ein Haftmittel (z. B. Klebstoff oder dergleichen) in die Gräben und/oder in die Seitenwände des Werkstücks eintritt und/oder einsickert.
  • Gemäß beispielhaften Ausführungsformen kann der Träger sowie irgendein anderer hier beschriebener Träger aus irgendeinem geeigneten Material hergestellt sein und als starrer Träger konfiguriert sein. Zum Beispiel kann der Träger aus Materialien einschließlich Glas, Graphit, Acrylglas (Poly(methylmethacrylat) (PMMA)), einem Halbleitermaterial (z. B. Silicium) und Kunststoff, um nur einige zu nennen, hergestellt sein.
  • Nach dem Anbringen kann das Werkstück bei 125 von der zweiten Seite aus gedünnt werden, um den einen oder die mehreren Gräben zu öffnen. Das Werkstück oder ein Abschnitt davon kann unter Verwendung irgendeines geeigneten Verfahrens oder irgendeiner geeigneten Technik wie etwa in einem Beispiel durch Schleifen gedünnt werden. Das Dünnen des Werkstücks von der zweiten Seite kann die Öffnungen durch die Rückseite des Werkstücks öffnen oder verlängern. In einer oder in mehreren Ausführungsformen kann das Werkstück durch das Dünnen in einzelne Vorrichtungen (z. B. Chips) zerteilt, mit anderen Worten, vereinzelt werden. In einigen Ausführungsformen kann nach dem Dünnen die zweite Seite des Werkstücks poliert werden.
  • Die Ausführungsform aus 2F zeigt eine Struktur 200f, die das Werkstück 205 enthält, nachdem es an einem Träger 240 angebracht und gedünnt worden ist. Die Gräben 220 sind von der zweiten Seite 205b aus offen. Ein Haftmittel 245 kann das Werkstück 205 an dem Träger befestigen.
  • In einer oder in mehreren Ausführungsformen kann von der zweiten Seite 205b aus eine Implantation ausgeführt werden. Mit anderen Worten, in das Werkstück 205 können Teilchen, z. B. Ionen (oder Dotierungsmittel), implantiert werden (z. B. Rückseitenimplantation). Alternativ oder zusätzlich kann es einen oder mehrere weitere Prozesse geben, die ausgeführt werden können.
  • In 1 kann bei 130 nach dem Anbringen und Dünnen (und möglicherweise Implantieren) über der zweiten Seite des Werkstücks eine Metallisierungsschicht ausgebildet werden. Die Metallisierungsschicht kann z. B. ebenfalls wenigstens teilweise in den Gräben wie etwa an den Grabenwänden ausgebildet werden.
  • Gemäß beispielhaften Ausführungsformen kann die Metallisierungsschicht unter Verwendung irgendwelcher geeigneter Techniken oder Prozesse ausgebildet werden. Zum Beispiel kann eine Metallisierungsschicht in einer beispielhaften Ausführungsform durch einen Metallzerstäubungs-Ablagerungsprozess ausgebildet werden. Mit anderen Worten, auf der zweiten Seite des Werkstücks kann durch Zerstäuben Metall abgelagert werden, um die Metallisierungsschicht auszubilden. In einigen Ausführungsformen kann das Werkstück oder können Abschnitte davon vor der Metallzerstäubungsablagerung gereinigt werden.
  • Die Ausführungsform aus 2G zeigt eine Struktur 200g, in der das angebrachte Halbleiterwerkstück 205 eine Metallisierungsschicht 250 enthält. Die Metallisierungsschicht 250 verläuft teilweise in den einen oder in die mehreren Gräben 220.
  • In beispielhaften Ausführungsformen kann das Halbleiterwerkstück oder können Abschnitte davon laminiert werden. Zum Beispiel kann das Werkstück auf ein Band laminiert werden. Nach der Laminierung kann der erste Träger von dem Werkstück abgenommen oder entfernt werden. Die Ausführungsform aus 2H zeigt eine Struktur 200h, in der das Werkstück 205 an einem Band 260 angebracht worden ist. Wie gezeigt ist, ist das Band 260 an der Metallisierungsschicht 250 befestigt. Wie in 2H zu sehen ist, sind an dem Band 260 eine Reihe einzelner Vorrichtungen oder vereinzelter integrierter Chips wie etwa ein Chip 275 angebracht.
  • In einer oder in mehreren Ausführungsformen kann das Werkstück oder können die einzelnen Vorrichtungen oder Chips nach dem Ausbilden der Metallisierungsschicht weiterverarbeitet werden. In einer beispielhaften Ausführungsform kann das Werkstück (können z. B. die Vorrichtungen oder Chips) an einem zusätzlichen Träger angebracht werden. Diesbezüglich kann das Werkstück (können z. B. die Vorrichtungen oder Chips) mit der Metallisierungsschicht an dem zusätzlichen Träger angebracht werden. Der zusätzliche Träger kann z. B. ein Leiterrahmen oder irgendein anderer geeigneter Träger sein.
  • Gemäß beispielhaften Ausführungsformen bezieht sich 3 auf ein Verfahren zum Verarbeiten eines Halbleiterwerkstücks. Im Folgenden können anhand von 4A bis 4J Aspekte des Verfahrens aus 3 beschrieben werden.
  • Gemäß beispielhaften Ausführungsformen kann bei 305 aus 3 ein Halbleiterwerkstück mit einem oder mit mehreren Trennfugengebieten bereitgestellt werden. Die Ausführungsform aus 4A zeigt eine Querschnittsansicht einer Struktur 400a, die ein Halbleiterwerkstück 405 mit einer ersten Seite 405a und mit einer zweiten Seite 405b enthält.
  • Das Werkstück kann irgendein hier zuvor beschriebenes Werkstück sein. Diesbezüglich kann das Werkstück ein Halbleiterwafer sein, der wenigstens eine Halbleiterschicht enthalten kann. Der Halbleiterwafer kann eine oder mehrere weitere Halbleiterschichten, Isolatoren, Metallschichten, zusätzliche Elemente usw. enthalten, die direkt oder indirekt an der Halbleiterschicht befestigt sind. Die Halbleiterschicht kann irgendein hier zuvor beschriebenes Halbleitermaterial sein. Ferner kann das Halbleiterwerkstück, wie zuvor beschrieben wurde und gemäß beispielhaften Ausführungsformen, wenigstens ein Vorrichtungsgebiet oder aktives Gebiet enthalten. Das Vorrichtungsgebiet oder aktive Gebiet kann ein oder mehrere Halbleiterelemente, z. B. ein oder mehrere integrierte Schaltungselemente, z. B. ein oder mehrere aktive und/oder passive Elemente wie etwa z. B. eine oder mehrere Dioden, Transistoren, Thyristoren, Kondensatoren, Induktionsspulen oder dergleichen, enthalten. Gemäß einer oder mit mehreren Ausführungsformen kann das Vorrichtungsgebiet oder aktive Gebiet eine oder mehrere Verdrahtungen, z. B. ein oder mehrere Kontaktlöcher und/oder eine oder mehrere elektrisch leitende Leitungen, enthalten. Das Vorrichtungsgebiet kann über einem Substratgebiet des Werkstücks angeordnet sein. Gemäß beispielhaften Ausführungsformen können ein oder mehrere Vorrichtungsgebiete des Halbleiterwerkstücks zwischen den Trennfugengebieten und/oder angrenzend an sie gelegen sein.
  • Wieder anhand von 3 kann bei 310 über einer ersten Seite des Werkstücks eine erste Maskenschicht ausgebildet werden. In Ausführungsformen kann die erste Seite eine Vorderseite des Werkstücks sein. Zum Beispiel enthält eine Struktur 400b in der Ausführungsform aus 4B eine erste Maskenschicht 410, die auf die erste Seite 405a des Werkstücks 405 aufgetragen worden ist. In Ausführungsformen kann die erste Maskenschicht 410 ein hartes Maskierungsmaterial, z. B. ein Oxid, ein Nitrid oder dergleichen, enthalten oder daraus hergestellt sein.
  • Bei 315 in 3 kann die erste Maskenschicht strukturiert werden, um das eine oder die mehreren Trennfugengebiete des Werkstücks freizulegen. Die Maskenschicht kann z. B. unter Verwendung von Photolithographietechniken in der Weise strukturiert werden, dass die Trennfugengebiete freigelegt werden. Zum Beispiel kann ein Photoresist auf die erste Maskenschicht aufgetragen werden und unter Verwendung von Photolithographie strukturiert werden und kann die Maskenschicht unter Verwendung des strukturierten Photoresists, z. B. durch Ätzen, strukturiert werden. Nachdem die Maskenschicht strukturiert worden ist, kann der Photoresist abgetragen (entfernt) werden. Die Ausführungsform aus 4C zeigt eine Struktur 400c, in der die auf der ersten Seite 405a des Halbleiterwerkstücks 405 ausgebildete Maskenschicht 410 strukturiert worden ist, um das eine oder die mehreren Trennfugengebiete freizulegen.
  • In 3 kann das Werkstück bei 320 nach dem Strukturieren der ersten Maskenschicht mit der strukturierten Maskenschicht an einem Träger angebracht werden. Somit kann die zweite Seite des Werkstücks, die der ersten Seite des Werkstücks gegenüberliegen kann, (z. B. eine Rückseite) freigelegt werden. Mit anderen Worten, beim Anbringen kann die erste Seite des Werkstücks einer Montagefläche des Trägers zugewandt sein.
  • Die Ausführungsform aus 4D zeigt eine Struktur 400d mit dem an einem Träger 420 angebrachten Werkstück 405. Die erste Maskenschicht 410 ist an dem oder in Kontakt mit dem Träger 420 angeordnet. Um den Träger 420 und die Maskenschicht 410 zu verbinden, kann ein Haftmittel 415 verwendet werden.
  • In einigen beispielhaften Ausführungsformen kann das Werkstück, nachdem es angebracht worden ist, aber vor einer zusätzlichen Verarbeitung an dem Werkstück, nach dem Anbringen von der zweiten Seite aus gedünnt werden. Gemäß beispielhaften Ausführungsformen kann das Werkstück unter Verwendung irgendeines geeigneten Verfahrens oder irgendeiner geeigneten Technik wie etwa in einem Beispiel durch Schleifen gedünnt werden. Zum Beispiel kann das Werkstück 405 anhand von 4D von der zweiten Seite 405b aus um eine Dicke T gedünnt werden. In einer oder in mehreren Ausführungsformen kann von der zweiten Seite 405b aus eine Implantation ausgeführt werden. Mit anderen Worten, in das Werkstück 405 können Teilchen, z. B. Ionen (oder Dotierungsmittel), implantiert werden (z. B. Rückseitenimplantation). Alternativ oder zusätzlich kann es einen oder mehrere weitere Prozesse geben, die ausgeführt werden können.
  • Anhand von 3 kann bei 325 nach dem Anbringen über der zweiten Seite des Werkstücks eine zweite Maskenschicht ausgebildet werden. Die Ausführungsform aus 4E zeigt eine Struktur 400e, die das Werkstück 405, das angebracht worden ist und mit einer zweiten Maskenschicht 412, die über der zweiten Seite 405b des Werkstücks 405 ausgebildet worden ist, zeigt. Die zweite Maskenschicht 412 kann irgendeine hier beschriebene geeignete Maskenschicht, die z. B. ein Hartmaskenmaterial wie etwa ein Oxid oder dergleichen enthält oder daraus hergestellt ist, sein.
  • In 3 kann die zweite Maskenschicht bei 330 strukturiert werden, um das eine oder die mehreren Trennfugengebiete freizulegen. Die zweite Maskenschicht kann unter Verwendung irgendeiner geeigneten Technik, einschließlich irgendeiner hier beschriebenen Technik (z. B. Photolithographie), strukturiert werden. Die Ausführungsform aus 4F zeigt eine Struktur 400f, in der die zweite Maskenschicht 412 strukturiert worden ist und somit das eine oder die mehreren Trennfugengebiete des Werkstücks 405 freigelegt worden sind.
  • Anhand von 3 können das eine oder die mehreren Trennfugengebiete des Werkstücks bei 335 geätzt werden, um Gräben auszubilden. Das Werkstück kann von der zweiten Seite des Werkstücks aus geätzt werden, um Gräben auszubilden, die von der zweiten Seite zu der ersten Seite des Werkstücks verlaufen. Gemäß beispielhaften Ausführungsformen können die Gräben durch irgendeinen geeigneten Ätzprozess, einschließlich in einem Beispiel durch Plasmaätzen, ausgebildet werden. Das Plasmaätzen kann die Anwendung eines Plasmaätzmittels, das z. B. aus irgendeiner geeigneten gasförmigen halogenhaltigen Verbindung, z. B. CF4, SF6, NF3, HCl, HBr, SiF4 und dergleichen, hergestellt ist, enthalten.
  • Die Ausführungsform aus 4G zeigt eine Struktur 400g, die das Werkstück 405 enthält, das mehrere Gräben 430 aufweist, die von der zweiten Seite 405b zu der ersten Seite 405a durch das Werkstück verlaufen. In einer oder in mehreren Ausführungsformen kann das Werkstück 405 durch das Ätzen zerteilt worden sein.
  • Nachdem das Ätzen abgeschlossen worden ist, kann die zweite Maskenschicht in einer oder in mehreren Ausführungsformen (z. B. unter Verwendung eines Resistabtragprozesses im Fall eines Photoresists oder irgendeines anderen geeigneten Prozesses) entfernt werden. Siehe z. B. 4H, in der die zweite Maskenschicht 412 entfernt worden ist. In einer oder in mehreren Ausführungsformen kann möglicherweise als ein Nebenprodukt während des Plasmaätzens eine Polymerschicht (z. B. in den Gräben) ausgebildet worden sein und ebenfalls entfernt werden. Wieder anhand von 3 kann bei 340 nach dem Ätzen des Werkstücks in dem einen oder in den mehreren Trennfugengebieten über der zweiten Seite des Werkstücks eine Metallisierungsschicht ausgebildet werden. In Ausführungsformen kann die Metallisierungsschicht über der Rückseite des Werkstücks ausgebildet werden und kann sie in der Weise ausgebildet werden, dass sie wenigstens teilweise, wie etwa an den Seitenwänden, in die Gräben verläuft. Zum Beispiel enthält eine Struktur 400i in der Ausführungsform aus 4I eine auf dem Werkstück 405 ausgebildete Metallisierungsschicht 440. Wie gezeigt ist, verläuft die Metallisierungsschicht 440 ebenfalls teilweise an den Grabenseitenwänden des Werkstücks 405. In einer oder in mehreren Ausführungsformen kann die Metallisierungsschicht 440 bis zu der zweiten Seite 405a des Werkstücks 405 verlaufen. In einer oder in mehreren Ausführungsformen kann die Metallisierungsschicht 440 bis zu dem Haftmittel 415 verlaufen. Allerdings braucht die Metallisierungsschicht in Ausführungsformen nicht notwendig in den Gräben oder an den Seitenwänden gelegen zu sein und kann sie nur auf der Rückseite der Struktur gelegen sein. Gemäß beispielhaften Ausführungsformen kann die Metallisierungsschicht durch irgendeine geeignete Technik wie etwa durch Zerstäubungsablagerung eines oder mehrerer Metalle auf dem Werkstück ausgebildet werden. Nach dem Ausbilden der Metallisierungsschicht kann die resultierende Struktur weiterverarbeitet werden. In beispielhaften Ausführungsformen kann das Halbleiterwerkstück mit der Metallisierungsschicht von dem Träger abgenommen werden. Vor dem Abnehmen kann das Werkstück mit der Metallisierungsschicht auf ein Band laminiert werden.
  • Die Ausführungsform aus 4J zeigt eine Struktur 400j, in der das Werkstück 405 an einem Band 460 angebracht worden ist. Wie gezeigt ist, ist das Band 460 an der Metallisierungsschicht 440 befestigt. Wie in 4J zu sehen ist, sind an dem Band 460 eine Reihe einzelner Vorrichtungen oder vereinzelter integrierter Chips angebracht.
  • In einer oder in mehreren Ausführungsformen können das Werkstück oder die einzelnen Vorrichtungen oder Chips nach Ausbilden der Metallisierungsschicht weiterverarbeitet werden. In einer beispielhaften Ausführungsform kann das Werkstück (können z. B. die Vorrichtungen oder Chips) an einem zusätzlichen Träger angebracht werden. Diesbezüglich kann das Werkstück (können z. B. die Vorrichtungen oder Chips) mit der Metallisierungsschicht an dem zusätzlichen Träger angebracht werden. Der zusätzliche Träger kann z. B. ein Leiterrahmen oder irgendein anderer geeigneter Träger sein.
  • In einigen beispielhaften Ausführungsformen kann die erste Maskenschicht von dem Werkstück entfernt werden. Zum Beispiel kann die erste Maskenschicht entfernt werden, bevor und/oder nachdem das Werkstück an einem zusätzlichen Träger angebracht worden ist. Andere implementierbare Prozesse können die Ablagerung oder Hinzufügung anderer Materialien, Schichten, Elemente usw. zu dem Werkstück enthalten.
  • Gemäß beispielhaften Ausführungsformen bezieht sich 5 auf ein Verfahren zum Verarbeiten einer Halbleiterstruktur. Im Folgenden können anhand von 6A bis 6J Aspekte des Verfahrens aus 5 beschrieben werden.
  • Gemäß beispielhaften Ausführungsformen kann bei 505 aus 5 ein Halbleiterwerkstück mit einem oder mit mehreren Trennfugengebieten bereitstellt werden. Die Ausführungsform aus 6A zeigt eine Querschnittsansicht einer Struktur 600a, die ein Halbleiterwerkstück 405 mit einer ersten Seite 605a und mit einer zweiten Seite 605b enthält.
  • Das Werkstück kann irgendein hier zuvor beschriebenes Werkstück sein. Diesbezüglich kann das Werkstück ein Halbleiterwafer sein, der wenigstens eine Halbleiterschicht enthalten kann. Der Halbleiterwafer kann eine oder mehrere weitere Halbleiterschichten, Isolatoren, Metallschichten, zusätzliche Elemente usw. enthalten, die mit der Halbleiterschicht direkt oder indirekt in Kontakt stehen können oder an ihr befestigt sein können.
  • Die Halbleiterschicht kann irgendein hier zuvor beschriebenes Halbleitermaterial sein. Ferner kann das Halbleiterwerkstück, wie zuvor beschrieben wurde und gemäß beispielhaften Ausführungsformen, wenigstens ein Vorrichtungsgebiet oder aktives Gebiet enthalten. Das Vorrichtungsgebiet oder aktive Gebiet kann ein oder mehrere Halbleiterelemente, z. B. ein oder mehrere integrierte Schaltungselemente, z. B. ein oder mehrere aktive und/oder passive Elemente wie etwa z. B. eine oder mehrere Dioden, Transistoren, Thyristoren, Kondensatoren, Induktionsspulen oder dergleichen, enthalten. Gemäß einer oder mit mehreren Ausführungsformen kann das Vorrichtungsgebiet oder aktive Gebiet eine oder mehrere Verdrahtungen, z. B. ein oder mehrere Kontaktlöcher und/oder eine oder mehrere elektrisch leitende Leitungen, enthalten. Das Vorrichtungsgebiet kann über einem Substratgebiet des Werkstücks angeordnet sein. Gemäß beispielhaften Ausführungsformen können ein oder mehrere Vorrichtungsgebiete des Halbleiterwerkstücks zwischen Trennfugengebieten und/oder angrenzend an sie gelegen sein.
  • In 5 kann bei 510 über einer ersten Seite des Werkstücks eine erste Maskenschicht ausgebildet werden. In Ausführungsformen kann die erste Seite eine Vorderseite des Werkstücks sein. Zum Beispiel enthält eine Struktur 600b in der Ausführungsform aus 6B eine erste Maskenschicht 610, die auf die erste Seite 605a des Werkstücks 605 aufgetragen worden ist. In Ausführungsformen kann die erste Maskenschicht 610 ein hartes Maskierungsmaterial, z. B. ein Oxid, ein Nitrid oder dergleichen, enthalten oder daraus hergestellt sein. In einer oder in mehreren Ausführungsformen kann die Maskenschicht einen Photoresist enthalten oder daraus hergestellt sein.
  • Bei 515 in 5 kann die erste Maskenschicht strukturiert werden, um das eine oder die mehreren Trennfugengebiete des Werkstücks freizulegen. Die Maskenschicht kann z. B. unter Verwendung von Photolithographietechniken strukturiert werden, damit die Trennfugengebiete freigelegt werden. Die Ausführungsform aus 6C zeigt eine Struktur 600c, in der die auf dem Halbleiterwerkstück 605 ausgebildete Maskenschicht 610 mit dem einen oder mit den mehreren freiliegenden Trennfugengebieten strukturiert worden ist.
  • In 5 bei 520 kann das Werkstück nach dem Strukturieren der ersten Maskenschicht mit der strukturierten Maskenschicht an einem Träger angebracht werden. Somit kann die zweite Seite des Werkstücks, die der ersten Seite des Werkstücks gegenüberliegen kann, (z. B. eine Rückseite) freigelegt werden. Mit anderen Worten, beim Anbringen kann die erste Seite des Werkstücks einer Montagefläche des Trägers zugewandt sein.
  • Die Ausführungsform aus 6D zeigt eine Struktur 600d mit dem an einem Träger 620 angebrachten Werkstück 605. Die erste Maskenschicht 410 ist auf dem oder in Kontakt mit dem Träger 620 angeordnet. Um den Träger 620 und die Maskenschicht 610 zu verbinden, kann ein Haftmittel 625 verwendet werden.
  • In einigen beispielhaften Ausführungsformen kann das Werkstück nach dem Anbringen, nachdem das Werkstück angebracht worden ist, aber bevor eine zweite Maskenschicht auf das Werkstück aufgetragen worden ist (wie im Folgenden beschrieben ist), von der zweiten Seite aus gedünnt werden. Gemäß beispielhaften Ausführungsformen kann das Werkstück unter Verwendung irgendeines geeigneten Verfahrens oder irgendeiner geeigneten Technik wie etwa in einem Beispiel durch Schleifen gedünnt werden. Zum Beispiel kann das Werkstück 605 anhand von 6D von der zweiten Seite 605b aus gedünnt werden. In einer oder in mehreren Ausführungsformen kann von der zweiten Seite 605b aus eine Implantation ausgeführt werden.
  • Mit anderen Worten, Teilchen, z. B. Ionen (oder Dotierungsmittel), können in das Werkstück 605 implantiert werden (z. B. eine Rückseitenimplantation). In Ausführungsformen kann die Implantation nach dem Dünnen, aber vor dem Auftragen einer zweiten Maskenschicht, ausgeführt werden. Alternativ oder zusätzlich können einer oder mehrere andere Prozesse ausgeführt werden.
  • Anhand von 5 kann nach dem Anbringen bei 525 über der zweiten Seite des Werkstücks eine zweite Maskenschicht ausgebildet werden. Die Ausführungsform aus 6E zeigt eine Struktur 600e, die das Werkstück 605, das angebracht worden ist und mit einer über der zweiten Seite 605b des Werkstücks 605 ausgebildeten zweiten Maskenschicht 615, zeigt. Die zweite Maskenschicht kann irgendeine geeignete hier beschriebene Maskenschicht sein.
  • In 5 kann die zweite Maskenschicht bei 530 strukturiert werden, um ein oder mehrere an das eine oder an die mehreren Trennfugengebiete angrenzende Gebiete des Werkstücks freizulegen. Somit kann die zweite Maskenschicht in einigen Ausführungsformen die Trennfugengebiete wenigstens teilweise bedecken. Zum Beispiel zeigt die Ausführungsform aus 6F eine Struktur 600f, in der die zweite Maskenschicht 615 strukturiert worden ist, um an das eine oder an die mehreren Trennfugengebiete des Werkstücks 605 angrenzende Gebiete freizulegen. Anhand von 5 kann nach dem Strukturieren der zweiten Maskenschicht bei 535 über der strukturierten zweiten Maskenschicht und über dem einen oder den mehreren an das eine oder an die mehreren Trennfugengebiete angrenzenden freiliegenden Gebieten des Werkstücks eine Metallisierungsschicht ausgebildet werden. In beispielhaften Ausführungsformen kann die Metallisierungsschicht durch irgendeine geeignete Technik wie etwa durch Zerstäubungsablagerung eines oder mehrerer Metalle auf dem Werkstück ausgebildet werden.
  • Die Ausführungsform aus 6G zeigt eine Struktur 600g, in der über der strukturierten zweiten Maskenschicht 615 und über der zweiten Seite 605b des Werkstücks 605 eine Metallisierungsschicht 630 ausgebildet worden ist.
  • Wieder anhand von 5 kann die Metallisierungsschicht nach dem Ausbilden der Metallisierungsschicht bei 540 durch Implementieren eines Lift-Off-Prozesses zum Entfernen der zweiten Maskenschicht und zum Entfernen eines Teils der Metallisierungsschicht strukturiert werden. Durch den Lift-Off-Prozess können auf oder über den entfernten Abschnitten der zweiten Maskenschicht gelegene Materialien, z. B. das durch Zerstäubung abgelagerte Metall, entfernt werden.
  • Die Ausführungsform aus 6H zeigt eine Struktur 600h, in der auf das Werkstück 605 ein Lift-Off-Prozess angewendet worden ist, um eine strukturierte Metallisierungsschicht 640 auszubilden. An die Trennfugengebiete angrenzende Abschnitte der Metallisierungsschicht 630 verbleiben, während andere Abschnitte entfernt worden sind, um die in 6H gezeigte strukturierte Metallisierungsschicht 640 auszubilden. Gemäß beispielhaften Ausführungsformen kann sich die ausgebildete strukturierte Metallisierungsschicht 640 mit den Trennfugengebieten des Werkstücks 605 nicht überlappen. Mit anderen Worten, die strukturierte Metallisierungsschicht 640 kann so begrenzt oder gelegen sein, dass sie sich auf oder über den aktiven Gebieten oder Vorrichtungsgebieten des Werkstücks 605 befindet.
  • In 5 können bei 545 das eine oder die mehreren Trennfugengebiete des Werkstücks nach Anwendung eines Lift-Off-Prozesses zum Ausbilden der strukturierten Metallisierungsschicht über dem Werkstück von der zweiten Seite aus geätzt werden, um in dem Werkstück einen oder mehrere Gräben auszubilden, die von der zweiten Seite zu der ersten Seite verlaufen. Gemäß beispielhaften Ausführungsformen können die Gräben durch irgendeinen geeigneten Ätzprozess, einschließlich in einem Beispiel durch Plasmaätzen, ausgebildet werden. Das Plasmaätzen kann die Anwendung eines Plasmaätzmittels, das z. B. aus CF4 und dergleichen hergestellt ist, enthalten.
  • In Ausführungsformen kann vor dem Ätzen eine Schutzschicht auf die strukturierte Metallisierungsschicht aufgetragen werden. Zum Beispiel bedeckt in der Ausführungsform aus 6I eine auf dem Werkstück 605 ausgebildete Schutzschicht 645 die strukturierte Metallisierungsschicht 640. Die Schutzschicht 645, die aufgetragen wird, um die strukturierte Metallisierungsschicht 640 zu bedecken, kann aus irgendeinem geeigneten hier beschriebenen Material wie etwa aus einem Resist, der mit Licht strukturiert worden ist, bestehen oder kann eine Hartmaske usw. sein. Nach dem Ätzen kann die Schutzschicht 645 entfernt werden. Zum Beispiel zeigt die Ausführungsform aus 6J eine Struktur 600j, in der einer oder mehrere Gräben 660 von der zweiten Seite 605b zu der ersten Seite 605a des Werkstücks 605 verlaufen. Gemäß beispielhaften Ausführungsformen kann das resultierende Werkstück nach dem Ätzen einer Weiterverarbeitung ausgesetzt werden. Zum Beispiel können die erste Maskenschicht, Überzugmaterialien oder ein anderer Materialrest (nicht gezeigt) wie etwa Polymere und dergleichen entfernt werden.
  • In einem anderen Beispiel kann das Halbleiterwerkstück mit der Metallisierungsschicht nach dem Ätzen des Werkstücks von dem Träger abgenommen werden. Vor dem Abnehmen kann das Werkstück mit der Metallisierungsschicht auf ein Band laminiert werden.
  • In einer oder in mehreren Ausführungsformen kann das Werkstück oder können die einzelnen Vorrichtungen oder Chips nach dem Ausbilden der Metallisierungsschicht weiterverarbeitet werden. In einer beispielhaften Ausführungsform kann das Werkstück (können z. B. Vorrichtungen oder Chips) auf einem zusätzlichen Träger angebracht werden. Diesbezüglich kann das Werkstück (können z. B. die Vorrichtungen oder Chips) mit der Metallisierungsschicht auf dem zusätzlichen Träger angebracht werden. Der zusätzliche Träger kann z. B. ein Leiterrahmen oder irgendein anderer geeigneter Träger sein.
  • Nochmals weitere Prozesse, die in Bezug auf das Werkstück implementiert werden können, enthalten die Ablagerung oder Hinzufügung anderer Materialien, Schichten, Elemente usw. Gemäß beispielhaften Ausführungsformen bezieht sich 7 auf ein Verfahren zum Verarbeiten von Halbleiterstrukturen. Im Folgenden können Aspekte des Verfahrens aus 7 anhand von 8A bis 8G beschrieben werden.
  • Gemäß beispielhaften Ausführungsformen kann bei 705 aus 7 ein Halbleiterwerkstück mit einem oder mit mehreren Trennfugengebieten bereitgestellt werden. Die Ausführungsform aus 8A zeigt eine Querschnittsansicht einer Struktur 800a, die ein Halbleiterwerkstück 805 mit einer ersten Seite 805a und mit einer zweiten Seite 805b enthält.
  • Das Werkstück kann irgendein hier zuvor beschriebenes Werkstück sein. Diesbezüglich kann das Werkstück ein Halbleiterwafer sein, der wenigstens eine Halbleiterschicht enthalten kann. Der Halbleiterwafer kann eine oder mehrere weitere Halbleiterschichten, Isolatoren, Metallschichten, zusätzliche Elemente usw. enthalten, die mit der Halbleiterschicht direkt oder indirekt in Kontakt stehen oder an ihr befestigt sein können. Die Halbleiterschicht kann irgendein hier zuvor beschriebenes Halbleitermaterial sein. Ferner kann das Halbleiterwerkstück wie zuvor beschrieben und gemäß beispielhaften Ausführungsformen wenigstens ein Vorrichtungsgebiet oder aktives Gebiet enthalten. Das Vorrichtungsgebiet oder aktive Gebiet kann ein oder mehrere Halbleiterelemente, z. B. ein oder mehrere integrierte Schaltungselemente, z. B. ein oder mehrere aktive und/oder passive Elemente wie etwa z. B. eine oder mehrere Dioden, Transistoren, Thyristoren, Kondensatoren, Induktionsspulen oder dergleichen, enthalten. Gemäß einer oder mit mehreren Ausführungsformen kann das Vorrichtungsgebiet oder aktive Gebiet eine oder mehrere Verdrahtungen, z. B. ein oder mehrere Kontaktlöcher und/oder eine oder mehrere elektrisch leitende Leitungen, enthalten. Das Vorrichtungsgebiet kann über einem Substratgebiet des Werkstücks angeordnet sein. Gemäß beispielhaften Ausführungsformen können ein oder mehrere Vorrichtungsgebiete des Halbleiterwerkstücks zwischen den Trennfugengebieten und/oder angrenzend an sie gelegen sein.
  • In 7 kann bei 710 über einer ersten Seite des Werkstücks eine Maskenschicht ausgebildet werden. In Ausführungsformen kann die erste Seite eine Vorderseite des Werkstücks sein. Zum Beispiel enthält eine Struktur 800b in der Ausführungsform aus 8B eine Maskenschicht 810, die auf die erste Seite 805a des Werkstücks 805 aufgetragen worden ist. In Ausführungsformen kann die Maskenschicht 810 ein hartes Maskierungsmaterial, z. B. ein Oxid, ein Nitrid oder dergleichen, enthalten oder daraus hergestellt sein. In einer oder in mehreren Ausführungsformen kann die Maskenschicht einen Photoresist enthalten oder daraus hergestellt sein.
  • Bei 715 in 7 kann die Maskenschicht strukturiert werden, um das eine oder die mehreren Trennfugengebiete des Werkstücks freizulegen. Die Maskenschicht kann z. B. unter Verwendung von Photolithographietechniken strukturiert werden, so dass die Trennfugengebiete freigelegt werden. Die Ausführungsform aus 8C zeigt eine Struktur 800c, in der die auf der ersten Seite 805a des Halbleiterwerkstücks 805 ausgebildete Maskenschicht 810 strukturiert worden ist, um das eine oder die mehreren Trennfugengebiete freizulegen.
  • Daraufhin kann das Werkstück in 7 bei 720 nach dem Strukturieren der Maskenschicht mit der strukturierten Maskenschicht auf einem Träger angebracht werden. Somit kann die zweite Seite des Werkstücks, die der ersten Seite des Werkstücks gegenüberliegen kann, (z. B. eine Rückseite) freigelegt werden. Mit anderen Worten, beim Anbringen kann die erste Seite des Werkstücks einer Montagefläche des Trägers zugewandt sein.
  • Die Ausführungsform aus 8D zeigt eine Struktur 800d, wobei das Werkstück 805 auf einem Träger 820 angebracht ist. Die Maskenschicht 810 ist auf dem Träger 820 oder in Kontakt mit ihm angeordnet. Zum Verbinden des Trägers 820 und der Maskenschicht 810 kann ein Haftmittel 815 verwendet werden.
  • In einigen beispielhaften Ausführungsformen kann das Werkstück nach dem Anbringen, nachdem das Werkstück angebracht worden ist, aber bevor eine Metallisierungsschicht auf das Werkstück aufgetragen worden ist (wie im Folgenden beschrieben wird), von der zweiten Seite aus gedünnt werden. Gemäß beispielhaften Ausführungsformen kann das Werkstück unter Verwendung irgendeines geeigneten Verfahrens oder irgendeiner geeigneten Technik wie etwa in einem Beispiel durch Schleifen gedünnt werden. Zum Beispiel kann das Werkstück 805 anhand von 8D von der zweiten Seite 805b aus gedünnt werden. In einer oder in mehreren Ausführungsformen kann von der zweiten Seite 805b aus eine Implantation ausgeführt werden. Mit anderen Worten, in das Werkstück 805 können Teilchen, z. B. Ionen (oder Dotierungsmittel), implantiert werden (z. B. Rückseitenimplantation). In Ausführungsformen kann die Implantation nach dem Dünnen, aber vor dem Auftragen einer Metallisierungsschicht ausgeführt werden. Alternativ oder zusätzlich können andere Prozesse ausgeführt werden. Anhand von 7 kann nach dem Anbringen bei 725 über der zweiten Seite des Werkstücks eine Metallisierungsschicht ausgebildet werden. Zum Beispiel zeigt die Ausführungsform aus 8E eine Struktur 800e, die ein Halbleiterwerkstück 805 mit einer auf der zweiten Seite 805b des Werkstücks 805 ausgebildeten Metallisierungsschicht 825 enthält. Gemäß beispielhaften Ausführungsformen kann die Metallisierungsschicht 825 unter Verwendung irgendeines geeigneten Verfahrens, einschließlich z. B. durch Zerstäubungsablagerung von Metall auf dem Werkstück 805, ausgebildet werden.
  • Wieder anhand von 7 kann bei 730 die auf der zweiten Seite des Werkstücks ausgebildete Metallisierungsschicht strukturiert werden, um das eine oder die mehreren Trennfugengebiete freizulegen. Die Metallisierungsschicht kann unter Verwendung irgendeines geeigneten Prozesses, einschließlich irgendwelcher hier beschriebener Prozesse, strukturiert werden. In einer beispielhaften Ausführungsform kann die Rückseitenmetallisierungsschicht durch einen Metallätzprozess strukturiert werden. Zum Beispiel sind Beispiele solcher Metallätzprozesse ausführlich in der US-Patentanmeldung 13/903.013 beschrieben, deren Inhalt hier in ihrer Gesamtheit durch Literaturhinweis eingefügt ist. Gemäß beispielhaften Ausführungsformen zeigt 8F eine Struktur 800f, die eine auf der zweiten Seite 805b des Werkstücks 805 ausgebildete strukturierte Metallisierungsschicht 825 enthält. Wie gezeigt ist, liegen die Trennfugengebiete des Werkstücks 805 frei.
  • Gemäß beispielhaften Ausführungsformen kann vor dem Strukturieren der Metallisierungsschicht eine zweite Maskenschicht über der Metallisierungsschicht ausgebildet werden. Die zweite Maskenschicht kann irgendeine geeignete hier beschriebene Maskenschicht sein und kann so strukturiert werden, dass eines oder mehrere Gebiete der Metallisierungsschicht, die über dem einen oder den mehreren Trennfugengebieten angeordnet sind, freigelegt wird. Zum Strukturieren der zweiten Maskenschicht kann irgendeine geeignete Technik einschließlich irgendeiner hier beschriebenen Technik (z. B. Photolithographie) verwendet werden. Daraufhin können das eine oder die mehreren freiliegenden Gebiete der Metallisierungsschicht nach dem Strukturieren der zweiten Maskenschicht geätzt werden.
  • Gemäß beispielhaften Ausführungsformen können das eine oder die mehreren freiliegenden Gebiete der Metallisierungsschicht unter Verwendung eines chemischen Nassätzprozesses und/oder eines Trockenätzprozesses geätzt werden. In einer oder in mehreren Ausführungsformen kann irgendeine zweite Maskenschicht nach dem Strukturieren der Metallisierungsschicht (z. B. unter Verwendung eines Resistabtragprozesses im Fall eines Photoresists oder irgendeines anderen geeigneten Prozesses) entfernt werden.
  • In 7 können nach dem Strukturieren der Metallisierungsschicht bei 735 das eine oder die mehreren Trennfugengebiete des Werkstücks geätzt werden, um Gräben auszubilden. Das Werkstück kann von der zweiten Seite des Werkstücks aus geätzt werden, um Gräben auszubilden, die von der zweiten Seite zu der ersten Seite des Werkstücks verlaufen. Gemäß beispielhaften Ausführungsformen können die Gräben durch irgendeinen geeigneten Ätzprozess, einschließlich in einem Beispiel durch Plasmaätzen, ausgebildet werden. Das Plasmaätzen kann die Anwendung eines Plasmaätzmittels enthalten, das z. B. aus irgendeiner geeigneten gasförmigen halogenhaltigen Verbindung, z. B. CF4, SF6, NF3, HCl, HBr, SiF4 und dergleichen, hergestellt ist. Gemäß beispielhaften Ausführungsformen kann die zweite Maskierungsschicht oder eine andere Maskierungsschicht verwendet werden, um die Nicht-Trennfugen-Gebiete des Werkstücks während des Ätzens des einen oder der mehreren Trennfugengebiete zu bedecken oder zu schützen. Nach dem Ätzen des Werkstücks kann diese Maskierungsschicht unter Verwendung irgendeiner geeigneten Technik entfernt werden.
  • Die Ausführungsform aus 8G zeigt eine Struktur 800g, die das Werkstück 805 enthält, das mehrere Gräben 830 aufweist, die von der zweiten Seite 805b zu der ersten Seite 805a durch das Werkstück verlaufen. In einer oder in mehreren Ausführungsformen kann das Werkstück 805 durch das Ätzen zerteilt worden sein.
  • Gemäß einer oder mit mehreren Ausführungsformen kann die resultierende Struktur nach dem Ätzen des Werkstücks weiterverarbeitet werden. In beispielhaften Ausführungsformen kann das Halbleiterwerkstück von dem Träger abgenommen werden. Vor dem Abnehmen kann das Werkstück mit der Metallisierungsschicht auf ein Band laminiert werden.
  • In einer beispielhaften Ausführungsform kann das Werkstück (können z. B. die Vorrichtungen oder Chips) auf einem zusätzlichen Träger angebracht werden. Diesbezüglich kann das Werkstück (können z. B. die Vorrichtungen oder Chips) mit der Metallisierungsschicht an dem zusätzlichen Träger angebracht werden. Der zusätzliche Träger kann z. B. ein Leiterrahmen oder irgendein anderer geeigneter Träger sein.
  • In einigen beispielhaften Ausführungsformen kann die erste Maskenschicht von dem Werkstück entfernt werden. Zum Beispiel kann die erste Maskenschicht z. B. entfernt werden, bevor und/oder nachdem das Werkstück an einem zusätzlichen Träger angebracht worden ist. Andere implementierbare Prozesse können die Ablagerung oder Hinzufügung anderer Materialien, Schichten, Elemente usw. zu dem Werkstück enthalten.
  • Gemäß beispielhaften Ausführungsformen bezieht sich 9 auf ein Verfahren zum Verarbeiten von Halbleiterwerkstücken. Im Folgenden können Aspekte des Verfahrens aus 9 anhand von 10A bis 10G beschrieben werden.
  • Gemäß beispielhaften Ausführungsformen kann bei 905 aus 9 ein Halbleiterwerkstück mit einer oder mit mehreren Trennfugen bereitgestellt werden. Die Ausführungsform aus 10A zeigt eine Querschnittsansicht einer Struktur 1000a, die ein Halbleiterwerkstück 1005 mit einer ersten Seite 1005a und mit einer zweiten Seite 1005b enthält.
  • Das Werkstück kann irgendein hier zuvor beschriebenes Werkstück sein. Diesbezüglich kann das Werkstück ein Halbleiterwafer sein, der wenigstens eine Halbleiterschicht enthalten kann. Der Halbleiterwafer kann eine oder mehrere weitere Halbleiterschichten, Isolatoren, Metallschichten, zusätzliche Elemente usw. enthalten, die mit der Halbleiterschicht direkt oder indirekt in Kontakt stehen oder an ihr befestigt sein können. Die Halbleiterschicht kann irgendein hier zuvor beschriebenes Halbleitermaterial sein. Ferner kann das Halbleiterwerkstück, wie zuvor beschrieben wurde und gemäß beispielhaften Ausführungsformen, wenigstens ein Vorrichtungsgebiet oder aktives Gebiet enthalten. Das Vorrichtungsgebiet oder aktive Gebiet kann ein oder mehrere Halbleiterelemente, z. B. ein oder mehrere integrierte Schaltungselemente, z. B. ein oder mehrere aktive und/oder passive Elemente wie etwa z. B. eine oder mehrere Dioden, Transistoren, Thyristoren, Kondensatoren, Induktionsspulen oder dergleichen, enthalten. Gemäß einer oder mit mehreren Ausführungsformen kann das Vorrichtungsgebiet oder aktive Gebiet eine oder mehrere Verdrahtungen, z. B. ein oder mehrere Kontaktlöcher und/oder eine oder mehrere elektrisch leitende Leitungen, enthalten. Das Vorrichtungsgebiet kann über einem Substratgebiet des Werkstücks angeordnet sein. Gemäß beispielhaften Ausführungsformen können ein oder mehrere Vorrichtungsgebiete des Halbleiterwerkstücks zwischen den Trennfugengebieten und/oder angrenzend an sie gelegen sein.
  • In 9 kann bei 910 eine Ätzsperrschicht über einer ersten Seite des Werkstücks ausgebildet werden. Zum Beispiel zeigt die Ausführungsform aus 10A eine Struktur 1000a, die eine über einer Vorderseite eines Halbleiterwerkstücks 1005 ausgebildete Ätzsperrschicht 1010 zeigt. Wie zuvor in Bezug auf verschiedene hier beschriebene Ausführungsformen erwähnt worden ist, kann das Halbleiterwerkstück 1005 wenigstens eine Halbleiterschicht oder wenigstens einen Halbleiterwafer enthalten und weitere Elemente oder Schichten (z. B. Metallschichten, einen Isolator, Vorrichtungen usw.) enthalten. Zum Beispiel können in oder auf dem Werkstück 1005 einer oder mehrere Halbleiterchips ausgebildet sein. Das eine oder die mehreren Trennfugengebiete können zwischen aktiven Gebieten oder Vorrichtungsgebieten des Werkstücks 1005 gelegen sein.
  • Gemäß beispielhaften Ausführungsformen kann die Ätzsperrschicht aus irgendeinem geeigneten Material hergestellt sein. In Ausführungsformen kann die erste Seite eine Vorderseite des Werkstücks sein. Zum Beispiel enthält eine Struktur 1000b in der Ausführungsform aus 10B eine Ätzsperrschicht 1010, die auf die erste Seite 1005a des Werkstücks 1005 aufgetragen worden ist. In Ausführungsformen kann die Ätzsperrschicht 1010 eines oder mehrere dielektrische Materialien enthalten oder daraus hergestellt sein. In einem anderen Beispiel kann die Ätzsperrschicht ein hartes Maskierungsmaterial, z. B. ein Oxid, ein Nitrid oder irgendeine Kohlenstoff- und/oder Stickstoff-Wasserstoff-Verbindung (z. B. ein Resist, eine synthetische Folie oder eine Polymerfolie), ein Metall (z. B. Kupfer) oder dergleichen, enthalten oder sein. In einer oder in mehreren Ausführungsformen kann die Ätzsperrschicht 1010 (z. B. eine Oxidschicht) anfangs über der ersten Seite 1005a und über der zweiten Seite 1005b ausgebildet worden sein und nachfolgend von der zweiten Seite 1005b (z. B. von der Rückseite) entfernt worden sein.
  • In einer oder in mehreren Ausführungsformen kann die Ätzsperrschicht eine Dicke in dem Bereich von etwa einer oder mehreren atomaren Monoschichten bis etwa 1 mm oder mehr als 1 mm, z. B. 2 mm, aufweisen, obwohl andere Dicken möglich sein können.
  • Anhand von 9 kann das Werkstück bei 915 mit der befestigten Ätzsperrschicht an einem Träger angebracht werden. Somit kann die zweite Seite des Werkstücks, die der ersten Seite des Werkstücks gegenüberliegen kann, (z. B. eine Rückseite) freigelegt werden. Mit anderen Worten, beim Anbringen kann die erste Seite des Werkstücks einer Montagefläche des Trägers zugewandt sein. Gemäß beispielhaften Ausführungsformen kann auf der ersten Seite des Werkstücks eine Folie oder irgendeine andere geeignete Schutzschicht, z. B. ein Film, aufgetragen oder befestigt werden, bevor das Werkstück an dem Träger befestigt wird.
  • Die Ausführungsform aus 10C zeigt eine Struktur 1000c mit dem an einem Träger 1025 angebrachten Werkstück 1005. Die Ätzsperrschicht 1010 ist an dem oder in Kontakt mit dem Träger 1025 angeordnet. Um den Träger 1025 und die Ätzsperrschicht 1010 zu verbinden, kann ein Haftmittel (mit einer oder ohne eine Folie) 1015 verwendet werden.
  • In einigen beispielhaften Ausführungsformen kann das Werkstück nach dem Anbringen, nachdem das Werkstück angebracht worden ist, aber bevor eine Metallisierungsschicht auf das Werkstück aufgetragen worden ist (wie im Folgenden weiter beschrieben wird), von der zweiten Seite aus gedünnt werden. Gemäß beispielhaften Ausführungsformen kann das Werkstück unter Verwendung irgendeines geeigneten Verfahrens oder irgendeiner geeigneten Technik wie etwa in einem Beispiel durch Schleifen gedünnt werden. Zum Beispiel kann das Werkstück 1005 anhand von 10C von der zweiten Seite 1005b aus gedünnt werden. In einer oder in mehreren Ausführungsformen kann von der zweiten Seite 1005b aus eine Implantation ausgeführt werden. Mit anderen Worten, in das Werkstück 1005 können Teilchen, z. B. Ionen (oder Dotierungsmittel), implantiert werden (z. B. Rückseitenimplantation). Die Implantation kann nach dem Dünnen, aber vor dem Auftragen der Metallisierungsschicht ausgeführt werden.
  • In 9 können bei 920 von der zweiten Seite aus bis zu der Ätzstoppschicht das eine oder die mehreren Trennfugengebiete des Werkstücks geätzt werden, um in dem Werkstück einen oder mehrere Gräben auszubilden. Gemäß beispielhaften Ausführungsformen können die Gräben durch irgendeinen geeigneten Ätzprozess, einschließlich in einem Beispiel durch Plasmaätzen, ausgebildet werden. Das Plasmaätzen kann das Anwenden eines Plasmaätzmittels, das z. B. aus CF4 und dergleichen hergestellt ist, enthalten. Der Ätzprozess, z. B. das Plasmaätzen oder dergleichen, kann bei der Ätzsperrschicht, die als ein Abschlusspunkt für den Ätzprozess dient, anhalten oder abgeschlossen werden.
  • In Ausführungsformen kann vor dem Ätzen über der zweiten Seite des Werkstücks eine strukturierte Maskenschicht ausgebildet werden. Die strukturierte Maskenschicht kann gemäß verschiedenen hier beschriebenen Ausführungsformen ausgebildet werden, um das eine oder die mehreren Trennfugengebiete des Werkstücks freizulegen. Zum Beispiel kann eine Maskenschicht (die irgendein oder mehrere hier beschriebene geeignete Materialien enthält oder daraus hergestellt ist) auf das Werkstück aufgetragen und nachfolgend strukturiert werden. Die Ausführungsform aus 10D zeigt eine Struktur 1000d, die das Werkstück 1005 enthält, das eine auf der zweiten Seite 1005b des Werkstücks ausgebildete strukturierte Maskenschicht 1020 aufweist. Wie gezeigt ist, sind das eine oder die mehreren Trennfugengebiete des Werkstücks 1005 freiliegend oder nicht von der strukturierten Maskenschicht 1020 bedeckt.
  • Die Ausführungsform aus 10E zeigt eine Struktur 1000e, die das Werkstück 1005 enthält, das mehrere Gräben 1030 aufweist, die von der zweiten Seite 1005b zu der Ätzsperrschicht 1010 durchgehen. Wie gezeigt ist, ist die Maskenschicht 1020 von dem Werkstück 1005 entfernt worden.
  • Wieder anhand von 9 können nach der Ausbildung des einen oder der mehreren Gräben bei 925 einer oder mehrere Abschnitte der durch den einen oder die mehreren Gräben freigelegten Ätzsperrschicht entfernt werden, um den einen oder die mehreren Gräben bis zu der Oberfläche der Ätzsperrschicht, die dem Träger zugewandt ist, zu verlängern. Die Ätzsperrschicht kann unter Verwendung irgendwelcher geeigneten oder angemessenen Techniken entfernt werden.
  • Die Abschnitte oder Teile der Ätzsperrschicht können durch verschiedene Ätzprozesse, einschließlich irgendwelcher hier beschriebener Ätzprozesse, entfernt werden.
  • Anhand der Ausführungsform aus 10F enthält eine Struktur 1000f ein Werkstück 1005, in dem die Gräben 1030 durch Entfernen von Abschnitten der Ätzsperrschicht 1010, die zuvor durch die Gräben 1030 freigelegt worden sind, verlängert worden sind. Die Maskenschicht 1020 ist von dem Halbleiterwerkstück 1005 entfernt worden.
  • Gemäß beispielhaften Ausführungsformen kann das Werkstück nach Verlängern der Gräben des Werkstücks weiterverarbeitet werden. Zum Beispiel kann über der zweiten Seite des Werkstücks eine Metallisierungsschicht ausgebildet werden. Eine solche Metallisierungsschicht kann wenigstens teilweise in die Gräben verlaufen. Zum Beispiel zeigt die Ausführungsform aus 10G eine Struktur 1000g, die eine auf der zweiten Seite 1005b des Werkstücks 1005 und an den Seitenwänden ausgebildete Metallisierungsschicht 1050 enthält. In einigen Ausführungsformen kann die Metallisierungsschicht 1050 über die gesamten Grabenseitenwände (z. B. bis zu dem Haftmittel 1015) nach oben verlaufen oder in anderen Fällen in den Gräben oder an den Grabenseitenwänden überhaupt nicht ausgebildet sein.
  • Nach dem Ausbilden der Metallisierungsschicht kann das Werkstück nochmals weiterverarbeitet werden. In beispielhaften Ausführungsformen kann das Halbleiterwerkstück von dem Träger abgenommen werden. Vor dem Abnehmen kann das Werkstück mit der Metallisierungsschicht auf ein Band laminiert werden. Zum Beispiel zeigt die Ausführungsform aus 10H eine Struktur 1000h, in der das Werkstück 1005 an einem Band 1060 angebracht worden ist. Wie gezeigt ist, ist das Band 1060 an der Metallisierungsschicht 1050 befestigt. Wie in 10H zu sehen ist, kann das Werkstück 1005 als eine Reihe einzelner Vorrichtungen oder vereinzelter integrierter Chips, die an dem Band 1060 angebracht sind, angesehen werden.
  • In einer beispielhaften Ausführungsform kann das Werkstück (können z. B. die Vorrichtungen oder Chips) an einem zusätzlichen Träger angebracht werden. Diesbezüglich kann das Werkstück (können z. B. die Vorrichtungen oder Chips) mit der Metallisierungsschicht an dem zusätzlichen Träger angebracht werden. Der zusätzliche Träger kann z. B. ein Leiterrahmen oder irgendein anderer geeigneter Träger sein. Andere implementierbare Prozesse können die Ablagerung oder Hinzufügung anderer Materialien, Schichten, Elemente usw. zu dem Werkstück enthalten. Gemäß beispielhaften Ausführungsformen kann die Weiterverarbeitung das Entfernen der Ätzsperrschicht und/oder das Entfernen anderer Schichten, Materialien, eines Rests usw. enthalten.
  • 11 zeigt ein Verfahren zum Verarbeiten eines Halbleiterwerkstücks gemäß einer beispielhaften Ausführungsform. Gemäß dem Verfahren wird bei 1105 ein Halbleiterwerkstück mit einem oder mit mehreren Trennfugengebieten bereitgestellt. Die Ausführungsform aus
  • 12A zeigt eine Querschnittsansicht einer Struktur 1200a, die ein Halbleiterwerkstück 1205 mit einer ersten Seite 1205a und mit einer zweiten Seite 1205b enthält.
  • Das Werkstück kann irgendein hier zuvor beschriebenes Werkstück sein. Diesbezüglich kann das Werkstück ein Halbleiterwafer sein, der wenigstens eine Halbleiterschicht enthalten kann. Der Halbleiterwafer kann eine oder mehrere weitere Halbleiterschichten, Isolatoren, Metallschichten, zusätzliche Elemente usw. enthalten, die mit der Halbleiterschicht direkt oder indirekt in Kontakt stehen oder daran befestigt sein können. Die Halbleiterschicht kann irgendein hier zuvor beschriebenes Halbleitermaterial sein. Wie zuvor beschrieben worden ist und gemäß beispielhaften Ausführungsformen kann das Halbleiterwerkstück ferner wenigstens ein Vorrichtungsgebiet oder aktives Gebiet enthalten. Das Vorrichtungsgebiet oder aktive Gebiet kann ein oder mehrere Halbleiterelemente, z. B. eine oder mehrere integrierte Schaltungselemente, z. B. ein oder mehrere aktive und/oder passive Elemente wie etwa z. B. eine oder mehrere Dioden, Transistoren, Thyristoren, Kondensatoren, Induktionsspulen oder dergleichen, enthalten. Gemäß einer oder mit mehreren Ausführungsformen kann das Vorrichtungsgebiet oder aktive Gebiet eine oder mehrere Verdrahtungen, z. B. ein oder mehrere Kontaktlöcher und/oder eine oder mehrere elektrisch leitende Leitungen, enthalten. Das Vorrichtungsgebiet kann über einem Substratgebiet des Werkstücks angeordnet sein. Gemäß beispielhaften Ausführungsformen können ein oder mehrere Vorrichtungsgebiete des Halbleiterwerkstücks zwischen den Trennfugengebieten und/oder angrenzend an sie gelegen sein.
  • Wieder anhand von 11 kann bei 1110 Material aus den Trennfugengebieten des Halbleiterwerkstücks entfernt werden, um einen oder mehrere Gräben auszubilden. Die Gräben können wenigstens teilweise durch das Werkstück verlaufen. In Ausführungsformen können die Gräben durch Zerteilen auf einer ersten Seite (z. B. Vorderseite) des Werkstücks in Richtung einer zweiten Seite (z. B. der Rückseite) des Werkstücks ausgebildet werden. Gemäß beispielhaften Ausführungsformen können die Gräben durch Sägen, Ätzen usw. ausgebildet werden. Zum Beispiel kann im Fall des Ätzens ein Plasmaätzmittel wie etwa CF4 oder dergleichen verwendet werden.
  • In Ausführungsformen kann vor dem Entfernen von Material von der ersten Seite des Werkstücks auf der ersten Seite des Werkstücks eine strukturierte Maskenschicht ausgebildet werden, wobei die Trennfugengebiete freigelassen werden. In einigen Ausführungsformen kann die Maskenschicht ein Hartmaskenmaterial oder irgendein anderes geeignetes Maskenmaterial sein. Nach der Entfernung von Material aus den Trennfugengebieten des Werkstücks kann die Maskenschicht entfernt werden.
  • Die Ausführungsform aus 12B zeigt eine Struktur 1200b, in der das Material der Trennfugengebiete des Halbleiterwerkstücks 1205 entfernt worden ist, um mehrere Gräben 1220 auszubilden. Wie in 12B zu sehen ist, werden die Gräben 1220 von der ersten Seite 1205a des Werkstücks 1205 aus ausgebildet und verlaufen in Richtung, aber nicht vollständig bis zu der zweiten Seite 1205b des Werkstücks 1205.
  • Wieder anhand von 11 kann bei 1115 über der ersten Seite des Werkstücks eine Haftmittelstruktur ausgebildet werden, wobei die Haftmittelstruktur den einen oder die mehreren Gräben höchstens teilweise füllt. Gemäß beispielhaften Ausführungsformen kann die Haftmittelstruktur ein Haftmittel enthalten und kann sie ferner ein weiteres Strukturelement wie etwa eine Folie enthalten. Das weitere Strukturelement, z. B. eine Folie, kann als eine Schutzschicht konfiguriert sein oder dienen, um zu verhindern, dass das Haftmittel in den einen oder in die mehreren Gräben eintritt. Die Haftmittelstruktur kann auf einmal auf den Träger aufgetragen werden, z. B. eine Folie mit einem Haftmittel daran, die auf einen Träger aufgetragen wird.
  • In einigen Ausführungsformen kann durch Auftragen der Folie auf eine erste Seite des Werkstücks und durch nachfolgendes Ablagern des Haftmittels auf der oder über der Folie eine beispielhafte Haftmittelstruktur über dem Werkstück ausgebildet werden. In einer oder in mehreren Ausführungsformen kann das Haftmittel durch ein Auftragsgerät aufgetragen werden. In einer oder in mehreren Ausführungsformen kann das Haftmittel ein flüssiges Haftmittel sein. In einer oder in mehreren Ausführungsformen kann das Haftmittel durch einen Schleuderbeschichtungsprozess aufgetragen werden. Das heißt, die Folie kann auf eine Seite oder Oberfläche des Werkstücks aufgetragen oder daran befestigt werden, die nachfolgend an einem weiteren Element, einer weiteren Schicht, einem weiteren Material usw. befestigt, z. B. damit verbunden, werden soll. Die Folie kann ermöglichen, dass das Werkstück an einem anderen Element befestigt und damit verwunden wird, kann aber verhindern, dass Haftmittel (z. B. Klebstoff oder dergleichen) wesentlich in die Gräben und/oder in die Seitenwände des Werkstücks eintritt und/oder einzieht. Das heißt, nur eine kleine oder vernachlässigbare Menge von Haftmittel kann in die Gräben eintreten.
  • Falls die Haftmittelstruktur eine Folie enthält, kann die Folie temperaturbeständig sein. Zum Beispiel kann die Folie in der Lage sein, Temperaturen bis zu etwa 100 °C, z. B. bis zu etwa 200 °C, z. B. bis zu etwa 300 °C, oder noch höhere Temperaturen, z. B. Temperaturen in dem Bereich von etwa –100 °C bis etwa 400 °C, auszuhalten.
  • In einer oder in mehreren Ausführungsformen kann die Folie temperaturstabile organische Polymere wie etwa Polyester, Polyimid, Polyether, Polysilikone und/oder Derivate davon enthalten oder daraus hergestellt sein. Das Haftmittel einer solchen Folie kann temperaturstabile organische Polymere oder Materialien wie etwa Silikone, Acryle und/oder Derivate davon enthalten oder daraus hergestellt sein.
  • In einer oder in mehreren Ausführungsformen kann die Folie eine Dicke in dem Bereich von etwa 1 µm bis etwa 200 µm aufweisen, obwohl andere Dicken ebenfalls möglich sein können. In einigen Ausführungsformen kann die Haftmittelstruktur nur ein Haftmittel enthalten, wobei das Haftmittel so konfiguriert sein kann, dass es nicht oder nur in einem sehr kleinen Grad in die Gräben eintritt. Beispiele solcher Haftmittel können z. B. temperaturstabile organische Polymere und/oder Materialien wie etwa z. B. Silikone, Acryle und/oder Derivate davon enthalten, sind darauf aber nicht beschränkt.
  • Gemäß einer oder mit mehreren Ausführungsformen sind die hier beschriebenen Schutzschichten nicht notwendig auf Foliensysteme beschränkt. Schutzschichten können organische Polymere/Materialien (z. B. Polyvinylalkohole, Imide, Acryle, Teflons und Derivate davon), anorganische Materialien (z. B. Oxide, Nitride usw.) und/oder Kombinationen verschiedener organischer und/oder anorganischer Materialien, die verschiedene "Haftfolien" enthalten können, enthalten oder daraus hergestellt sein. In beispielhaften Ausführungsformen kann eine Schutzschicht durch ein Auftragsgerät und/oder durch einen Schleuderbeschichtungsprozess, gefolgt von einer Aushärtprozedur, auf oder über dem Werkstück ausgebildet werden.
  • In der Ausführungsform aus 12C enthält eine Struktur 1200c eine Haftmittelstruktur 1230, die auf einer ersten Seite 1205a des Werkstücks 1205 ausgebildet ist. In dem in 12C gezeigten Beispiel enthält die Haftmittelstruktur 1230 wenigstens eine Folie 1225 mit einem Haftmittel 1227. In 12C ist das Haftmittel 1227 auf der Folie 1225 gezeigt, wobei die Folie verhindern kann, dass das Haftmittel durch die Folie 1225 einzieht und die erste Seite 1205a des Werkstücks 1205 berühren kann. Wenn überhaupt, kann wegen der Folie 1225 nur ein kleiner Teil des Haftmittels 1227 in die Gräben 1220 des Werkstücks 1205 eintreten. Somit kann die Folie 1225 als ein Beispiel einer Schutzschicht oder eines Schutzfilms angesehen werden, die bzw. der dafür konfiguriert sein kann zu verhindern, dass Haftmittel (z. B. Klebstoff) in die Gräben 1220 eintritt. In wenigstens einer Ausführungsform können die Positionen oder die Orte des Haftmittels 1227 und der Folie 1225 umgekehrt sein. In wenigstens einer Ausführungsform kann auf beiden Seiten der Folie 1225 ein Haftmittel angeordnet sein.
  • Gemäß beispielhaften Ausführungsformen können andere Varianten von Haftmittelstrukturen verwendet werden. Haftmittelstrukturen können eine einzelne Schicht enthalten oder können mehrschichtig sein. In einem Beispiel und wie zuvor erwähnt wurde, kann die Haftmittelstruktur nur ein Haftmittel oder eine Haftmittelschicht oder einen Haftmittelfilm enthalten. In einem weiteren Beispiel kann die Haftmittelstruktur eine Schutzschicht (z. B. einen Film, eine Folie usw.) enthalten, um das Werkstück zu schützen, wobei die Schutzschicht (z. B. der Film, die Folie usw.) keine Hafteigenschaften oder Haftcharakteristiken aufzuweisen braucht und die Haftmittelstruktur außer der Schutzschicht ein Haftmittel (z. B. einen Klebstoff) oder eine Haftmittelschicht oder einen Haftmittelfilm, die bzw. der auf der Schutzschicht angeordnet sein kann und zum Befestigen eines Trägers dienen kann, enthalten kann.
  • Eine Mehrschichthaftmittelstruktur kann eine oder mehrere Schutzschichten und/oder eine oder mehrere Haftmittelschichten enthalten. Zum Beispiel kann eine Haftmittelstruktur ein doppelseitiges Haftmittel oder mit anderen Worten eine Schutzschicht mit wenigstens einem Haftmittel auf oder über einer Vorderseite und wenigstens einem Haftmittel auf oder über einer Rückseite der Schutzschicht, die der Vorderseite gegenüberliegt, enthalten. Natürlich können andere Varianten von Mehrschichthaftmittelstrukturen verwirklicht werden. Außerdem können sich die Schutzschichten und/oder die Haftmittelschichten einer Mehrschichthaftmittelstruktur voneinander unterscheiden. Mit anderen Worten ist es nicht notwendig, dass alle Schutzschichten oder alle Haftmittelschichten der Haftmittelstruktur die gleichen sind.
  • In 11 kann das Werkstück bei 1120 unter Verwendung der Haftmittelstruktur an einem Träger angebracht werden. Zum Beispiel kann das Werkstück mit der Haftmittelstruktur dazwischen an dem Träger befestigt werden. Das Haftmittel der Haftmittelstruktur kann das Werkstück und den Träger miteinander verbinden. In einigen beispielhaften Ausführungsformen kann der Träger (sowie irgendein hier beschriebener Träger) ein Haftmittel enthalten, das z. B. über oder auf der Montagefläche des Trägers gelegen ist. Das Trägerhaftmittel kann z. B. verwendet werden, um irgendein Haftmittel der Haftmittelstruktur für eine ausreichende Haftung des Trägers an dem Werkstück zu ergänzen. Die Ausführungsform aus 12D zeigt eine Struktur 1200d, die das Werkstück 1205 enthält, nachdem es über der Haftmittelstruktur 1230 an einem Träger 1240 angebracht worden ist. Die Folie 1225 der Haftmittelstruktur 1230 kann verhindern, dass das Haftmittel 1227 in die Gräben 1220 des Werkstücks 1205 eintritt oder übermäßig eintritt.
  • In 11 kann das Werkstück bei 1125 nach dem Anbringen von der zweiten Seite aus gedünnt werden, um den einen oder die mehreren Gräben zu öffnen. Das Werkstück oder ein Abschnitt davon kann unter Verwendung irgendeines geeigneten Verfahrens oder irgendeiner geeigneten Technik wie etwa in einem Beispiel durch Schleifen gedünnt werden. Das Dünnen des Werkstücks von der zweiten Seite (z. B. von der Rückseite) kann die Gräben durch das Werkstück von der ersten Seite zu der zweiten Seite öffnen oder verlängern. Die Ausführungsform aus 12E zeigt das Werkstück 1205, nachdem es von der zweiten Seite 1205b gedünnt worden ist und die Gräben 1220 geöffnet worden sind. In einer oder in mehreren Ausführungsformen kann von der zweiten Seite 1205b aus eine Implantation ausgeführt werden. Mit anderen Worten, in das Werkstück 1205 können Teilchen, z. B. Ionen (oder Dotierungsmittel), implantiert werden (z. B. Rückseitenimplantation). In Ausführungsformen kann die Implantation nach dem Dünnen, aber vor dem Auftragen einer Metallisierungsschicht ausgeführt werden. Alternativ oder zusätzlich können einer oder mehrere weitere Prozesse ausgeführt werden.
  • Nach dem Anbringen und Dünnen kann das Halbleiterwerkstück weiterverarbeitet werden. Zum Beispiel kann in 11 bei 1330 nach dem Dünnen über der zweiten Seite des Werkstücks eine Metallisierungsschicht ausgebildet werden. Die Metallisierungsschicht kann ebenfalls wenigstens teilweise in den Gräben wie z. B. an den Grabenseitenwänden ausgebildet werden. Gemäß beispielhaften Ausführungsformen kann die Metallisierungsschicht unter Verwendung irgendwelcher geeigneter Techniken oder Prozesse ausgebildet werden. Zum Beispiel kann eine Metallisierungsschicht in einer beispielhaften Ausführungsform durch einen Metallzerstäubungs-Ablagerungsprozess ausgebildet werden. Mit anderen Worten, Metall kann durch Zerstäuben auf der Rückseite des Werkstücks abgelagert werden, um die Metallisierungsschicht auszubilden. In einigen Ausführungsformen kann das Werkstück oder können Abschnitte davon vor der Metallzerstäubungsablagerung gereinigt werden.
  • Die Ausführungsform aus 12F zeigt eine Struktur 1200f, in der das angebrachte Halbleiterwerkstück 1205 eine auf der zweiten Seite 1205b des Werkstücks 1205 ausgebildete Metallisierungsschicht 1250 enthält. Wie in 12F gezeigt ist, ist die Metallisierungsschicht 1250 an den Seitenwänden des einen oder der mehreren Gräben 1220 teilweise ausgebildet.
  • Nach dem Ausbilden der Metallisierungsschicht kann das Werkstück nochmals weiterverarbeitet werden. In beispielhaften Ausführungsformen kann das Halbleiterwerkstück von dem Träger abgenommen werden. Vor dem Abnehmen kann das Werkstück mit der Metallisierungsschicht auf ein Band laminiert werden.
  • In einer beispielhaften Ausführungsform kann das Werkstück (können z. B. die Vorrichtungen oder Chips) auf einem zusätzlichen Träger angebracht werden. Diesbezüglich kann das Werkstück (können z. B. die Vorrichtungen oder Chips) mit der Metallisierungsschicht auf dem zusätzlichen Träger angebracht werden. Der zusätzliche Träger kann z. B. ein Leiterrahmen oder irgendein anderer geeigneter Träger sein. Andere implementierbare Prozesse können die Ablagerung oder Hinzufügung anderer Materialien, Schichten, Elemente usw. auf das Werkstück enthalten.
  • Gemäß beispielhaften Ausführungsformen kann irgendein Träger, können irgendwelche Trägerschichten, die hier in Bezug auf irgendeine Ausführungsform beschrieben worden sind, aus irgendeinem geeigneten Material hergestellt werden, das z. B. Glas, Graphit, Acrylglas (Poly(methylmethacrylat) (PMMA)), ein Halbleitermaterial (z. B. Silicium) und einen Kunststoff, um nur einige zu nennen, enthält.
  • Gemäß beispielhaften Ausführungsformen kann irgendein hier beschriebenes Werkstück vor dem Dünnen eine Dicke in dem Bereich von etwa 200 µm bis etwa 1000 µm, z. B. in dem Bereich von etwa 400 µm bis etwa 800 µm, und/oder nach dem Dünnen eine Dicke in dem Bereich von etwa 5 µm bis etwa 400 µm, z. B. in dem Bereich von etwa 10 µm bis etwa 50 µm, aufweisen, obwohl andere Dicken ebenfalls möglich sein können.
  • Gemäß beispielhaften Ausführungsformen kann die Metallisierungsschicht eine einzelne Schicht sein. Gemäß beispielhaften Ausführungsformen kann die Metallisierungsschicht ein Schichtstapel sein, der mehrere Teilschichten, z. B. zwei, drei, vier, ... usw. Teilschichten, enthält. Gemäß beispielhaften Ausführungsformen kann wenigstens eine Teilschicht der mehreren Teilschichten ein anderes Material als wenigstens eine andere Teilschicht der mehreren Teilschichten enthalten oder daraus hergestellt werden.
  • Gemäß beispielhaften Ausführungsformen können die Materialien für die Metallisierungsschicht irgendein geeignetes Metall oder irgendeine geeignete Metalllegierung enthalten.
  • Obwohl verschiedene Aspekte dieser Offenbarung besonders in Bezug auf spezifische Ausführungsformen gezeigt und beschrieben worden sind, versteht der Fachmann auf dem Gebiet, dass daran verschiedene Änderungen in Bezug auf die Form und Einzelheit vorgenommen werden können, ohne von dem wie durch die beigefügten Ansprüche definierten Erfindungsgedanken und Schutzumfang der Offenbarung abzuweichen. Somit ist der Schutzumfang dieser Offenbarung durch die beigefügten Ansprüche angegeben und sollen daher alle Änderungen, die innerhalb der Bedeutung und des Bereichs der Entsprechung der Ansprüche liegen, enthalten sein.

Claims (26)

  1. Verfahren zum Verarbeiten eines Halbleiterwerkstücks, wobei das Verfahren Folgendes aufweist: Bereitstellen eines Halbleiterwerkstücks mit einem oder mit mehreren Trennfugengebieten (105); Ätzen des einen oder der mehreren Trennfugengebiete von einer ersten Seite des Werkstücks aus, um in dem Werkstück einen oder mehrere Gräben auszubilden (110); Anbringen des Werkstücks mit der ersten Seite an einem Träger (120); Dünnen des Werkstücks von einer zweiten Seite des Werkstücks aus, um den einen oder die mehreren Gräben zu öffnen (125); und Ausbilden einer Metallisierungsschicht über der zweiten Seite des Werkstücks nach dem Dünnen des Werkstücks (130).
  2. Verfahren nach Anspruch 1, wobei das Ätzen (110) des einen oder der mehreren Trennfugengebiete das Plasmaätzen des einen oder der mehreren Trennfugengebiete aufweist.
  3. Verfahren nach Anspruch 1 oder 2, das ferner das Implantieren von Ionen in das Werkstück von der zweiten Seite des Werkstücks aus nach dem Dünnen des Werkstücks und vor dem Ausbilden der Metallisierungsschicht aufweist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Anbringen (130) des Werkstücks mit der ersten Seite an dem Träger das Ablagern eines Haftmittels über der ersten Seite des Werkstücks und das Befestigen des Werkstücks an dem Träger mittels des Haftmittels aufweist wobei optional das Verfahren ferner das Auftragen einer Folie auf die erste Seite des Werkstücks vor dem Ablagern des Haftmittels aufweist; wobei optional die Folie dafür konfiguriert ist, Temperaturen bis zu etwa 100 °C auszuhalten.
  5. Verfahren zum Verarbeiten eines Halbleiterwerkstücks, wobei das Verfahren Folgendes aufweist: Bereitstellen eines Halbleiterwerkstücks mit einem oder mit mehreren Trennfugengebieten; Ausbilden einer ersten Maskenschicht über einer ersten Seite des Werkstücks; Strukturieren der ersten Maskenschicht, um das eine oder die mehreren Trennfugengebiete freizulegen; Anbringen des Werkstücks mit der strukturierten ersten Maskenschicht an einem Träger; Ausbilden einer zweiten Maskenschicht über einer zweiten Seite des Werkstücks; Strukturieren der zweiten Maskenschicht, um das eine oder die mehreren Trennfugengebiete freizulegen; Ätzen des einen oder der mehreren Trennfugengebiete von der zweiten Seite des Werkstücks aus, um in dem Werkstück einen oder mehrere Gräben auszubilden, die von der zweiten Seite zu der ersten Seite des Werkstücks verlaufen; und Ausbilden einer Metallisierungsschicht über der zweiten Seite des Werkstücks nach dem Ätzen des einen oder der mehreren Trennfugengebiete.
  6. Verfahren nach Anspruch 5, wobei das Ätzen des einen oder der mehreren Trennfugengebiete von der zweiten Seite des Werkstücks aus das Plasmaätzen des einen oder der mehreren Trennfugengebiete von der zweiten Seite des Werkstücks aus aufweist.
  7. Verfahren nach Anspruch 5 oder 6, das ferner das Dünnen des Werkstücks von der zweiten Seite aus nach dem Anbringen des Werkstücks und vor dem Ätzen des einen oder der mehreren Trennfugengebiete aufweist.
  8. Verfahren nach einem der Ansprüche 5 bis 7, wobei die erste und/oder die zweite Maskenschicht ein Hartmaskenmaterial umfassen.
  9. Verfahren zum Verarbeiten eines Halbleiterwerkstücks, wobei das Verfahren Folgendes aufweist: Bereitstellen eines Halbleiterwerkstücks mit einem oder mit mehreren Trennfugengebieten; Ausbilden einer ersten Maskenschicht über einer ersten Seite des Werkstücks; Strukturieren der ersten Maskenschicht, um das eine oder die mehreren Trennfugengebiete freizulegen; Anbringen des Werkstücks mit der strukturierten ersten Maskenschicht an einem Träger; Ausbilden einer zweiten Maskenschicht über einer zweiten Seite des Werkstücks; Strukturieren der zweiten Maskenschicht, um eines oder mehrere an das eine oder an die mehreren Trennfugengebiete angrenzende Gebiete des Werkstücks freizulegen; Ausbilden einer Metallisierungsschicht über der strukturierten zweiten Maskenschicht und über dem einen oder den mehreren an das eine oder an die mehreren Trennfugengebiete angrenzenden freiliegenden Gebieten des Werkstücks; Anwenden eines Lift-Off-Prozesses zum Entfernen der strukturierten zweiten Maskenschicht und der Metallisierungsschicht von dem einen oder von den mehreren Trennfugengebieten und zum Ausbilden einer strukturierten Metallisierungsschicht; und Ätzen des einen oder der mehreren Trennfugengebiete von der zweiten Seite des Werkstücks aus, um in dem Werkstück einen oder mehrere Gräben auszubilden, die von der zweiten Seite zu der ersten Seite des Werkstücks verlaufen.
  10. Verfahren nach Anspruch 9, wobei das Ätzen des einen oder der mehreren Trennfugengebiete von der zweiten Seite des Werkstücks aus das Plasmaätzen des einen oder der mehreren Trennfugengebiete von der zweiten Seite des Werkstücks aus aufweist.
  11. Verfahren nach Anspruch 9 oder 10, das ferner das Dünnen des Werkstücks von der zweiten Seite aus vor dem Ausbilden der zweiten Maskenschicht aufweist.
  12. Verfahren nach einem der Ansprüche 9 bis 11, das ferner das Ausbilden einer Schutzschicht über der strukturierten Metallisierungsschicht vor dem Ätzen des einen oder der mehreren Trennfugengebiete aufweist.
  13. Verfahren zum Verarbeiten eines Halbleiterwerkstücks, wobei das Verfahren Folgendes aufweist: Bereitstellen eines Halbleiterwerkstücks mit einem oder mit mehreren Trennfugengebieten; Ausbilden einer Maskenschicht über einer ersten Seite des Werkstücks; Strukturieren der Maskenschicht, um das eine oder die mehreren Trennfugengebiete freizulegen; Anbringen des Werkstücks mit der strukturierten Maskenschicht an einem Träger; Ausbilden einer Metallisierungsschicht über einer zweiten Seite des Werkstücks, die der ersten Seite gegenüberliegt; Strukturieren der Metallisierungsschicht, um das eine oder die mehreren Trennfugengebiete freizulegen; und Ätzen des einen oder der mehreren Trennfugengebiete von der zweiten Seite des Werkstücks aus, um in dem Werkstück einen oder mehrere Gräben auszubilden, die von der zweiten Seite zu der ersten Seite des Werkstücks verlaufen.
  14. Verfahren nach Anspruch 13, wobei das Ätzen des einen oder der mehreren Trennfugengebiete von der zweiten Seite des Werkstücks aus das Plasmaätzen des einen oder der mehreren Trennfugengebiete von der zweiten Seite des Werkstücks aus aufweist.
  15. Verfahren nach Anspruch 13 oder 14, das ferner das Dünnen des Werkstücks von der zweiten Seite aus vor dem Ausbilden der Metallisierungsschicht über der zweiten Seite aufweist.
  16. Verfahren nach einem der Ansprüche 13 bis 15, wobei die Maskenschicht ein Hartmaskenmaterial aufweist.
  17. Verfahren zum Verarbeiten eines Halbleiterwerkstücks, wobei das Verfahren Folgendes aufweist: Bereitstellen eines Halbleiterwerkstücks mit einem oder mit mehreren Trennfugengebieten; Ausbilden einer Ätzsperrschicht über einer ersten Seite des Werkstücks; Anbringen des Werkstücks mit der befestigten Ätzsperrschicht an einem Träger; Ätzen des einen oder der mehreren Trennfugengebiete von einer zweiten Seite des Werkstücks aus bis zu der Ätzsperrschicht, um in dem Werkstück einen oder mehrere Gräben auszubilden; und Entfernen eines oder mehrerer durch den einen oder die mehreren Gräben freigelegter Abschnitte der Ätzsperrschicht, um den einen oder die mehreren Gräben bis zu einer dem Träger zugewandten Oberfläche der Ätzsperrschicht zu verlängern.
  18. Verfahren nach Anspruch 17, wobei das Ätzen des einen oder der mehreren Trennfugengebiete das Plasmaätzen des einen oder der mehreren Trennfugengebiete aufweist.
  19. Verfahren nach Anspruch 17 oder 18, das ferner das Dünnen des Werkstücks von der zweiten Seite aus vor dem Ätzen des einen oder der mehreren Trennfugengebiete von der zweiten Seite aus aufweist.
  20. Verfahren nach einem der Ansprüche 17 bis 19, das ferner das Ausbilden einer Metallisierungsschicht über der zweiten Seite des Werkstücks nach dem Ätzen des einen oder der mehreren Trennfugengebiete aufweist.
  21. Verfahren nach einem der Ansprüche 17 bis 20, das ferner das Ausbilden einer Metallisierungsschicht über der zweiten Seite des Werkstücks nach dem Entfernen des einen oder der mehreren Abschnitte der Ätzsperrschicht aufweist.
  22. Verfahren zum Verarbeiten eines Halbleiterwerkstücks, wobei das Verfahren Folgendes aufweist: Bereitstellen eines Halbleiterwerkstücks mit einem oder mit mehreren Trennfugengebieten; Entfernen von Material des einen oder der mehreren Trennfugengebiete von einer ersten Seite des Werkstücks aus, um in dem Werkstück einen oder mehrere Gräben auszubilden; Ausbilden einer Haftmittelstruktur über der ersten Seite des Werkstücks, wobei die Haftmittelstruktur den einen oder die mehreren Gräben höchstens teilweise füllt; Anbringen des Werkstücks an einem Träger unter Verwendung der Haftmittelstruktur; Dünnen des Werkstücks von einer zweiten Seite des Werkstücks aus, um den einen oder die mehreren Gräben zu öffnen; und Ausbilden einer Metallisierungsschicht über der zweiten Seite des Werkstücks nach dem Dünnen des Werkstücks.
  23. Verfahren nach Anspruch 22, wobei das Entfernen von Material des einen oder der mehreren Trennfugengebiete von der ersten Seite des Werkstücks aus das Ätzen des einen oder der mehreren Trennfugengebiete von der ersten Seite des Werkstücks aus aufweist.
  24. Verfahren nach Anspruch 22 oder 23, wobei das Ätzen des einen oder der mehreren Trennfugengebiete das Plasmaätzen des einen oder der mehreren Trennfugengebiete aufweist.
  25. Verfahren nach einem der Ansprüche 22 bis 24, wobei das Entfernen von Material des einen oder der mehreren Trennfugengebiete von der ersten Seite des Werkstücks aus das Sägen des einen oder der mehreren Trennfugengebiete von der ersten Seite des Werkstücks aus aufweist.
  26. Verfahren nach einem der Ansprüche 22 bis 25, wobei die Haftmittelstruktur eine über der ersten Seite des Werkstücks angeordnete Schutzschicht und eine über der Schutzschicht angeordnete Haftmittelschicht aufweist; wobei optional die Schutzschicht eine Folie aufweist; wobei optional die Folie so konfiguriert ist, dass sie Temperaturen bis zu etwa 100 °C aushält.
DE102014117236.1A 2013-11-25 2014-11-25 Verfahren für die verarbeitung eines halbleiterwerkstücks Active DE102014117236B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/088,523 US20150147850A1 (en) 2013-11-25 2013-11-25 Methods for processing a semiconductor workpiece
US14/088,523 2013-11-25

Publications (2)

Publication Number Publication Date
DE102014117236A1 true DE102014117236A1 (de) 2015-05-28
DE102014117236B4 DE102014117236B4 (de) 2024-01-25

Family

ID=53045647

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014117236.1A Active DE102014117236B4 (de) 2013-11-25 2014-11-25 Verfahren für die verarbeitung eines halbleiterwerkstücks

Country Status (2)

Country Link
US (2) US20150147850A1 (de)
DE (1) DE102014117236B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
US9455202B2 (en) * 2014-05-29 2016-09-27 United Microelectronics Corp. Mask set and method for fabricating semiconductor device by using the same
EP2955981A1 (de) * 2014-06-13 2015-12-16 Irepa Laser Verfahren zur Herstellung einer selektiven Oberflächenablagerung mittels gepulster Strahlenbehandlung
DE102015100783A1 (de) * 2015-01-20 2016-07-21 Infineon Technologies Ag Verfahren zum Zertrennen eines Wafers und Halbleiterchip
JP6738591B2 (ja) * 2015-03-13 2020-08-12 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
US10032670B2 (en) 2016-06-14 2018-07-24 Infineon Technologies Ag Plasma dicing of silicon carbide
DE102016111629B4 (de) * 2016-06-24 2022-10-27 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung
CN108946656A (zh) * 2017-05-25 2018-12-07 联华电子股份有限公司 半导体制作工艺
US11127634B2 (en) * 2019-01-25 2021-09-21 Semiconductor Components Industries, Llc Backside metal removal die singulation systems and related methods
EP3696851B1 (de) * 2019-02-18 2022-10-12 Infineon Technologies AG Halbleiteranordnung und verfahren zur herstellung davon
DE102020103732B4 (de) * 2020-02-13 2023-02-16 Infineon Technologies Ag Verfahren mit mechanischem Dicing-Prozess zur Herstellung von MEMS-Bauelementen
DE102020109557B3 (de) * 2020-04-06 2021-07-29 Infineon Technologies Ag Verfahren zur herstellung eines halbleitergehäuses, halbleitergehäuse und eingebettetes pcb-modul

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904546A (en) 1996-02-12 1999-05-18 Micron Technology, Inc. Method and apparatus for dicing semiconductor wafers
JP2001035817A (ja) * 1999-07-22 2001-02-09 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
US6309943B1 (en) * 2000-04-25 2001-10-30 Amkor Technology, Inc. Precision marking and singulation method
JP2002100588A (ja) * 2000-09-22 2002-04-05 Shinkawa Ltd 半導体装置の製造方法
DE10121556A1 (de) * 2001-05-03 2002-11-14 Infineon Technologies Ag Verfahren zum Rückseitenschleifen von Wafern
US6794751B2 (en) * 2001-06-29 2004-09-21 Intel Corporation Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies
JP3880397B2 (ja) * 2001-12-27 2007-02-14 日東電工株式会社 保護テープの貼付・剥離方法
JP4579489B2 (ja) * 2002-09-02 2010-11-10 新光電気工業株式会社 半導体チップ製造方法及び半導体チップ
JP4776188B2 (ja) * 2004-08-03 2011-09-21 古河電気工業株式会社 半導体装置製造方法およびウエハ加工用テープ
JP2006140341A (ja) * 2004-11-12 2006-06-01 Disco Abrasive Syst Ltd ウエーハの分割方法
JP4288229B2 (ja) * 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
CN100517645C (zh) * 2005-01-24 2009-07-22 松下电器产业株式会社 半导体芯片的制造方法及半导体芯片
JP4275096B2 (ja) * 2005-04-14 2009-06-10 パナソニック株式会社 半導体チップの製造方法
JP4285455B2 (ja) * 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
TWI300593B (en) * 2006-02-07 2008-09-01 Touch Micro System Tech Method of segmenting wafer
JP5275553B2 (ja) * 2006-06-27 2013-08-28 スリーエム イノベイティブ プロパティズ カンパニー 分割チップの製造方法
JP5408640B2 (ja) * 2006-09-04 2014-02-05 日東電工株式会社 紫外線硬化型粘着剤組成物、紫外線硬化型粘着シート及びその製造方法
JP4544231B2 (ja) * 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP2008135446A (ja) * 2006-11-27 2008-06-12 Philtech Inc Ｒｆパウダーの製造方法
US20080157303A1 (en) * 2006-12-28 2008-07-03 Advanced Chip Engineering Technology Inc. Structure of super thin chip scale package and method of the same
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US8846532B2 (en) * 2007-02-28 2014-09-30 Alpha And Omega Semiconductor Incorporated Method and apparatus for ultra thin wafer backside processing
US7776746B2 (en) 2007-02-28 2010-08-17 Alpha And Omega Semiconductor Incorporated Method and apparatus for ultra thin wafer backside processing
JP4840200B2 (ja) * 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP5238927B2 (ja) * 2007-03-14 2013-07-17 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
WO2009050785A1 (ja) * 2007-10-16 2009-04-23 Denki Kagaku Kogyo Kabushiki Kaisha 粘着剤、粘着シート、多層粘着シート及び電子部品の製造方法
US8053280B2 (en) * 2007-11-02 2011-11-08 Infineon Technologies Ag Method of producing multiple semiconductor devices
KR100963675B1 (ko) * 2008-03-14 2010-06-15 제일모직주식회사 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체소자의 제조방법
KR20090130701A (ko) * 2008-06-16 2009-12-24 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
JP2010007023A (ja) * 2008-06-30 2010-01-14 Three M Innovative Properties Co 硬化性接着シート
US8058150B2 (en) * 2008-07-10 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Particle free wafer separation
JP2010206044A (ja) * 2009-03-05 2010-09-16 Toshiba Corp 半導体装置の製造方法
US8298917B2 (en) * 2009-04-14 2012-10-30 International Business Machines Corporation Process for wet singulation using a dicing singulation structure
US8642448B2 (en) * 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US9570376B2 (en) * 2010-06-29 2017-02-14 General Electric Company Electrical interconnect for an integrated circuit package and method of making same
US8623689B2 (en) * 2010-07-07 2014-01-07 Ineffable Cellular Limited Liability Company Package process of backside illumination image sensor
US9263314B2 (en) * 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
US8637967B2 (en) * 2010-11-15 2014-01-28 Infineon Technologies Ag Method for fabricating a semiconductor chip and semiconductor chip
US8809120B2 (en) * 2011-02-17 2014-08-19 Infineon Technologies Ag Method of dicing a wafer
US8877610B2 (en) 2011-06-20 2014-11-04 Infineon Technologies Ag Method of patterning a substrate
CN103650147B (zh) * 2011-07-05 2016-07-06 三菱电机株式会社 半导体装置
KR20130081949A (ko) * 2012-01-10 2013-07-18 삼성전자주식회사 웨이퍼 다이싱 방법 및 이를 사용하는 발광 소자 칩의 제조 방법
US8723314B2 (en) * 2012-02-29 2014-05-13 Advanced Micro Devices, Inc. Semiconductor workpiece with backside metallization and methods of dicing the same
US8916968B2 (en) * 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
US8772133B2 (en) * 2012-06-11 2014-07-08 Infineon Technologies Ag Utilization of a metallization scheme as an etching mask
US8871613B2 (en) * 2012-06-18 2014-10-28 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8845854B2 (en) * 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US9368404B2 (en) * 2012-09-28 2016-06-14 Plasma-Therm Llc Method for dicing a substrate with back metal
US8896128B2 (en) * 2012-11-16 2014-11-25 Infineon Technologies Ag Integrated circuit, a semiconductor die arrangement and a method for manufacturing an integrated circuit
US9117801B2 (en) * 2013-05-15 2015-08-25 Infineon Technologies Ag Semiconductor devices having a glass substrate, and method for manufacturing thereof
US9318386B2 (en) * 2013-07-17 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment methods in die sawing process
US9219011B2 (en) * 2013-08-29 2015-12-22 Infineon Technologies Ag Separation of chips on a substrate
US9224650B2 (en) * 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US20150079760A1 (en) * 2013-09-19 2015-03-19 Wei-Sheng Lei Alternating masking and laser scribing approach for wafer dicing using laser scribing and plasma etch
US9159861B2 (en) * 2013-10-21 2015-10-13 Oracle International Corporation Method for singulating hybrid integrated photonic chips
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
US9455192B2 (en) * 2014-03-26 2016-09-27 Infineon Technologies Ag Kerf preparation for backside metallization
US9275902B2 (en) * 2014-03-26 2016-03-01 Applied Materials, Inc. Dicing processes for thin wafers with bumps on wafer backside
JP6324805B2 (ja) * 2014-05-19 2018-05-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9093518B1 (en) * 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
JP2016039186A (ja) * 2014-08-05 2016-03-22 株式会社ディスコ ウエーハの加工方法
JP2016076543A (ja) * 2014-10-03 2016-05-12 株式会社東芝 固体撮像装置の製造方法
SG10201508477VA (en) * 2014-10-13 2016-05-30 Utac Headquarters Pte Ltd Methods for singulating semiconductor wafer
US9673096B2 (en) * 2014-11-14 2017-06-06 Infineon Technologies Ag Method for processing a semiconductor substrate and a method for processing a semiconductor wafer
CN104485294A (zh) * 2014-12-12 2015-04-01 浙江中纳晶微电子科技有限公司 一种晶圆临时键合及分离方法
DE102015002542B4 (de) * 2015-02-27 2023-07-20 Disco Corporation Waferteilungsverfahren
US10008325B2 (en) * 2015-06-08 2018-06-26 Apple Inc. Thin magnet fabrication
TWM550466U (zh) * 2015-10-12 2017-10-11 應用材料股份有限公司 用於固持基板之基板載體，及用於將基板接合於基板載體或將基板自基板載體剝離的接合/剝離系統

Also Published As

Publication number Publication date
US20170076970A1 (en) 2017-03-16
US10157765B2 (en) 2018-12-18
US20150147850A1 (en) 2015-05-28
DE102014117236B4 (de) 2024-01-25

Similar Documents

Publication Publication Date Title
DE102014117236B4 (de) Verfahren für die verarbeitung eines halbleiterwerkstücks
DE102011002546B4 (de) Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen
DE102017122650B4 (de) Halbleiterchip einschliesslich einer selbstausgerichteten rückseitigen leitfähigen schicht und verfahren zum herstellen desselben
EP1192657B1 (de) Verfahren zum vereinzeln eines wafers
DE102014107557B4 (de) Verfahren zum Bearbeiten eines Halbleiterwerkstücks
DE102009042920B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Verfahren zur Herstellung mehrerer Halbleiter-Bauelemente
DE102011051823A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat
DE102015102579B4 (de) Halbleitervorrichtungen und Verfahren zur Ausbildung davon
DE102014110266B4 (de) Verfahren zum herstellen von halbleiterbauelementen
DE102011051822A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einer Metallisierungsschicht
DE102015102718B4 (de) Verfahren zum Herstellen von Halbleitervorrichtung mit plattiertem Leiterrahmen
DE102014106823A1 (de) Halbleiterbauelemente mit einem Glassubstrat und Verfahren zu deren Herstellung
DE102014112864A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und eine Halbleitervorrichtung
DE19752404C1 (de) Verfahren zum Herstellen eines Kontaktflächen aufweisenden Trägerelements, das ein Trägersubstrat mit einem Halbleiterchip mit sehr geringer Dicke bildet
DE102014115775A1 (de) Halbleiterbauelemente und Verfahren zu deren Ausbildung
DE102017215354B4 (de) Halbleiter und verfahren zum herstellen von halbleiterbauelementen
DE102015112845A1 (de) Ein Verfahren zur Bearbeitung eines Substrats und ein Verfahren zur Bearbeitung eines Wafers
DE102017103095A1 (de) Handhaben eines dünnen Wafers während der Chipherstellung
DE102014101283A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102015104507B4 (de) Integrierte Fan-Out-Struktur mit Öffnungen in einer Pufferschicht und deren Herstellungsverfahren
DE102015110019B4 (de) Verfahren zur Fertigung einer Halbleiterstruktur
DE102013114059B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102014116834B4 (de) Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer
DE102011018295B4 (de) Verfahren zum Schneiden eines Trägers für elektrische Bauelemente
DE102013113751B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division