DE102014113299A1 - Verfahren zum Durchschalten von geschichteten Halbleiterbauelementen - Google Patents

Verfahren zum Durchschalten von geschichteten Halbleiterbauelementen Download PDF

Info

Publication number
DE102014113299A1
DE102014113299A1 DE102014113299.8A DE102014113299A DE102014113299A1 DE 102014113299 A1 DE102014113299 A1 DE 102014113299A1 DE 102014113299 A DE102014113299 A DE 102014113299A DE 102014113299 A1 DE102014113299 A1 DE 102014113299A1
Authority
DE
Germany
Prior art keywords
dice
die
edges
holes
microplates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014113299.8A
Other languages
English (en)
Other versions
DE102014113299B4 (de
Inventor
Junfeng Zhao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102014113299A1 publication Critical patent/DE102014113299A1/de
Application granted granted Critical
Publication of DE102014113299B4 publication Critical patent/DE102014113299B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Ein Verfahren zur Fertigung eines Halbleiterbauelements beinhaltet das Bilden von Kanten auf den ersten und zweiten Mikroplättchen. Die Kanten dehnen sich seitlich weg von den ersten und zweiten Mikroplättchen aus. Das zweite Mikroplättchen ist über das erste Mikroplättchen geschichtet und eine oder mehrere Bohrungen sind nach dem Schichten durch die Kanten gebohrt. Das Halbleiterbauelement beinhaltet Umverdrahtungsebenen, die sich über mindestens eine der jeweiligen ersten und zweiten Mikroplättchen und die zugehörigen Kanten ausdehnen. Die eine oder mehreren Bohrungen dehnen sich durch die zugehörigen Kanten aus und die eine oder mehreren Bohrungen kommunizieren durch die Kanten mit den ersten und zweiten Mikroplättchen.

Description

  • Technisches Gebiet
  • Die hier beschriebenen Ausführungsformen beziehen sich im Allgemeinen auf die mehrlagige Herstellung und elektrische Durchschaltungen in mikroelektronischen Bauelementen.
  • Hintergrund
  • Mehrschichtige Halbleiterbauelemente enthalten eine Vielzahl von Mikroplättchen, die geschichtet und mit elektrischen Verbindungen gehalten werden, die sich zwischen ersteren erstrecken. In einem Beispiel wird das geschichtete Bauelement durch zwei oder mehr Halbleiterscheiben gebildet (die eine Vielzahl von Würfeln enthalten), die an Schnittstellen zwischen den beiden oder mehreren Halbleiterscheiben miteinander verkoppelt sind. Die verkoppelten Halbleiterscheiben sind zerlegt und drahtgebondet, um die Vielzahl von Bauelementen zu bilden.
  • In einigen Beispielen sind einige der Mikroplättchen (z. B. Chips innerhalb der Mikroplättchen) der Halbleiterscheiben defekt und unbrauchbar. Diese defekten Mikroplättchen werden dennoch durch Verkoppeln der Halbleiterscheiben in die mehrschichtigen Halbleiterbauelemente einfügt und die daraus entstehenden Bauelemente sind ebenso defekt und unbrauchbar, auch wenn viele der anderen Mikroplättchen innerhalb der Bauelemente ansonsten vollständig brauchbar sind. Entsprechend mindert die auf Halbleiterscheiben beruhende Herstellung den Gesamtgewinn der brauchbaren mehrschichtigen Bauelemente.
  • In anderen Beispielen sind die Durchschaltungen zwischen Mikroplättchen innerhalb eines mehrschichtigen Halbleiterbauelements durch Drahtbonden zwischen den verschiedenen Schichten gegeben. So sind zum Beispiel zwei oder mehr Halbleiter-Mikroplättchen auf einem Substrat aufgeschichtete (z. B. geklebt) und elektrische Drähte erstrecken sich über die Drahtbondfelder auf dem Halbleiter-Mikroplättchen bis zum Substrat. Auf dem Substrat werden die elektrischen Durchschaltungen weiter zu den Ball Grid Arrays auf der anderen Seite des Substrats geleitet. Die geschichteten Halbleiter-Mikroplättchen sind geformt, um sowohl die Mikroplättchen als auch die elektrischen Drähte zu schützen. Die elektrischen Drähte bieten indirekt eine Verkopplung zwischen zwei oder mehr Schichten des mehrschichtigen Bauelements. Die indirekte Verkopplung zwischen zwei oder mehr Schichten durch Bonddrähte schränkt die Daten- und Leistungsübertragung ein (z. B. die Geschwindigkeit der Datenübertragung und die entsprechende Leistung). Zudem steigert die Einbringung eines Substrats und Formdeckels über die geschichteten Mikroplättchen die Höhe (z-Höhe) eines mehrschichtigen Bauelements.
  • Verbesserte mehrschichtige Herstellungstechniken und schnellere Durchschaltungstechniken zwischen den Schichten, die diese und weitere technische Probleme lösen, sind wünschenswert.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine Querschnittsansicht eines mehrschichtigen Halbleiterbauelements mit Bohrungen, die durch Kanten ziehen, die sich seitlich von den Mikroplättchen ausdehnen.
  • 2 ist eine detaillierte Querschnittsansicht des Halbleiterbauelements von 1.
  • 3 ist ein Prozessablaufdiagramm, das ein Beispiel eines Verfahrens zur Anfertigung eines mehrschichtigen Halbleiterbauelements zeigt.
  • 4 ist eine Tabelle, die die Höhenunterschiede von Halbleiterbauelementen zeigt.
  • 5 ist ein Ablaufdiagramm, das ein Beispiel eines Verfahrens zur Anfertigung eines mehrschichtigen Halbleiterbauelements zeigt.
  • 6 ist eine Tabelle zum Vergleich der Z-Höhe eines Halbleiterbauelements mit Drahtbonden und einem Halbleiterbauelement mit Bohrungen innerhalb der Seitenkanten.
  • 7 ist ein Blockdiagramm, das ein weiteres Beispiel eines Verfahrens zur Anfertigung eines mehrschichtigen Halbleiterbauelements zeigt.
  • 8 ist ein Blockdiagramm, das noch ein weiteres Beispiel eines Verfahrens zur Anfertigung eines mehrschichtigen Halbleiterbauelements zeigt.
  • 9 ist eine Querschnittansicht eines weiteren Beispiels eines mehrschichtigen Halbleiterbauelements mit Bohrungen, die sich durch eine oder mehrere Seitenkanten erstrecken.
  • 10 ist ein Ablaufdiagramm, das ein weiteres Beispiel eines Verfahrens zur Anfertigung eines mehrschichtigen Halbleiterbauelements zeigt.
  • 11 ist eine Prinzipskizze eines elektronischen Systems in Übereinstimmung mit einigen Ausführungsformen der Veröffentlichung.
  • Beschreibung der Ausführungsformen
  • In der folgenden Beschreibung und den Zeichnungen werden bestimmte Ausführungsformen so erläutert, dass sie von einem Fachmann ausgeführt werden können. Andere Ausführungsformen können strukturelle, logische, elektrische, prozessbezogene und andere Änderungen umfassen. Die Positionen und Funktionen einiger Ausführungsformen können in anderen Ausführungsformen enthalten oder durch die Positionen und Funktionen anderer Ausführungsformen ersetzt worden sein. Die in den Ansprüchen dargelegten Ausführungsformen umfassen alle verfügbaren Äquivalente dieser Ansprüche.
  • 1 zeigt ein Beispiel eines Halbleiterbauelements 100 mit einer Vielzahl von Mikroplättchen 102. Wie zum Beispiel in 1 dargestellt, enthält das Halbleiterbauelement 100 mindestens ein erstes Mikroplättchen und ein zweites Mikroplättchen 104, 106. Wie dargestellt, sind das erste Mikroplättchen und das zweite Mikroplättchen 104, 106 entlang den oberen und unteren Oberflächen der jeweiligen Mikroplättchen verkoppelt. Wie in 1 gezeigt, enthält das Halbleiterbauelement 100 eine oder mehrere Kanten 108, die sich seitlich erstrecken, zum Beispiel auf die Abmessung 110 einer Kantenseitenausdehnung von jedem der Mikroplättchen 102. Wie hinsichtlich des ersten und zweiten Mikroplättchens 104, 106 in einem Beispiel gezeigt dehnen sich die jeweiligen Kanten 108 seitlich weg von den zugehörigen Ecken des ersten und zweiten Mikroplättchens 104, 106 aus.
  • In einem Beispiel sind die Kanten 108 unter anderem mit einem Kunststoff gebaut, wie z. B. eine dielektrische Formmasse, die um das erste und zweite Mikroplättchen 104, 106 geformt wird und die darin enthaltenen Mikroplättchen entsprechend schützt. In einem anderen Beispiel sind das erste und zweite Mikroplättchen 104, 106 unter anderem mit härteren Materialien als die in den Kanten 108 verwendete Formmasse gebaut. So sind zum Beispiel das erste und zweite Mikroplättchen 104, 106 mit Silikon gebaut. In einem weiteren Beispiel sind die Kanten 108 mit einem weicheren Kunststoff gebaut (z. B. ein geringeres Elastizitätsmodul), der das erste und zweite Mikroplättchen 104, 106 des Halbleiterbauelements 100 schützt. Der weichere Kunststoff der Kanten 108 ist, wie hier beschrieben, leichter zu durchschneiden (z. B. Laserbohrung, mechanische Bohrung, ionenstrahlgestützte Abtragung, Abätzen oder ähnliches)
  • Mit erneutem Verweis auf 1, dehnt sich eine Vielzahl von Bohrungen 112 durch ein oder mehrere der Mikroplättchen 102 aus. Wie nachstehend beschrieben ermöglichen die leitfähigen Bohrungen 112 die Kommunikation und die Datenübertragung zwischen jedem der Mikroplättchen 102 sowie den äußeren Schaltkreis mit unter anderem einem Ball Grid Array 114 einem Land Grid Array, einem Pin Grid Array oder ähnlichen, die entlang einer Oberfläche des Halbleiterbauelements 100 positioniert sind. Wie in der Querschnittsansicht von 1 gezeigt, wird, anders als im ersten und zweiten Mikroplättchen 104 und 106 eine Vielzahl von Bohrungen 112 durch die Kanten 108 gebildet. Wie nachstehend beschrieben, werden die Bohrungen 112 in einem Beispiel nach dem Schichten des Mikroplättchens 102 in die in 1 gezeigte Konfiguration gebildet. So werden zum Beispiel die Bohrungen 112 mit einem oder mehreren Verfahren, wie zum Beispiel der mechanischen, chemischen (Lithographie) oder Laserbohrung in die Kanten 108 gebohrt.
  • Wie nachstehend genauer beschrieben enthält das Mikroplättchen 102 in einem Beispiel eine Umverdrahtungsebene, z. B. eine Musterserie Leiterbahnen, die neben jedem der Mikroplättchen 102 vorgegeben sind. Die Umverdrahtungsebene dehnt sich über eine Anschlussfläche des Mikroplättchens 102 und in die Kanten 108 aus. Die an der Umverdrahtungsebene entstandenen Leiterbahnen sind für die Verkopplung mit den Bohrungen 112 ausgelegt. Entsprechend ist jedes der Mikroplättchen 102 des Halbleiterbauelements 100 in der Lage, durch die Bohrungen 112 mit einem oder mehreren der anderen Mikroplättchen 102 und wahlweise mit dem Ball Grid Array 114 zu kommunizieren. Durch die Vorgabe der Kanten 108 für jedes Mikroplättchen 102 und der entsprechenden Bohrungen 112 darin, erfolgt die direkte Verkopplung zwischen einem oder mehreren der Mikroplättchen 102 und dem Ball Grid Array 114 im Gegensatz zu der ansonsten indirekten Verkopplung durch Drahtbonden mit einem oder mehreren in einem Formdeckel enthaltenen Mikroplättchen (die zum Verkapseln von freien Drähten bemessen sind) und einem zugrunde liegenden Substrat mit einem Ball Grid Array. Das bedeutet, dass in einem Beispiel die Kanten 108, die sich aus einer Vielzahl von Mikroplättchen 102 ausdehnen (z. B. entsprechend der Abmessung der Kantenquerausdehnung 110) einen Mechanismus für die kompakte Aufnahme einer Vielzahl von Bohrungen 112 darin ermöglichen, die die direkte Kommunikation zwischen den Mikroplättchen 102 des Halbleiterbauelements 100 ermöglichen, ohne den ansonsten nötigen Formdeckel über den Drahtbonden der Vielzahl von Mikroplättchen 102 und ein entsprechendes Substrat oder ähnliches für eine solche Kommunikation zu erfordern. Entsprechend ist die Höhe des Halbleiterbauelements 100 (z. B. eine Z-Höhe) wesentlich geringer als die Höhe eines Halbleiterbauelements mit einer Vielzahl von Mikroplättchen, die durch Drahtbonden und anschließender Verkapselung in einem Formdeckel und mit einem zugrunde liegenden Substrat beschaltet sind. In einigen Beispielen können die Einsparungen der Z-Höhe für das Halbleiterbauelement 100 mit den Bohrungen 112 in den Kanten 108 0,2 mm im Verhältnis zu einem vergleichbaren drahtgebondeten Bauelement erreichen. Mit erneutem Bezug auf 1, enthält das Halbleiterbauelement 100 in einem Beispiel ein Ball Grid Array 114 mit einer Vielzahl von Lötkugeln 116, die entlang einem oder mehreren Mikroplättchen 102 angebracht sind. In dem in 1 gezeigten Beispiel ist das erste Mikroplättchen 104 (z. B. die Umverdrahtungsebene des ersten hier beschriebenen Mikroplättchens 104) direkt mit den Lötkugeln 116 verkoppelt. Entsprechend wird die Datenübermittlung für jedes der Mikroplättchen 102 durch die Bohrungen 112 an das erste Mikroplättchen 104 und jedes beliebige der anderen Mikroplättchen 102 durch die Bohrungen 112 übertragen. Die in dem Ball Grid Array 114 bereitgestellten Lötkugeln 116 stellen die Eingaben und Ausgaben zu und vom Halbleiterbauelement 100 bereit und machen gleichzeitig das Substrat unter der Vielzahl von Mikroplättchen 102 zum Empfang von Informationen und der Übertragung von Informationen von einem Halbleiterbauelement unnötig machen. Das bedeutet, dass durch die direkte Verkopplung des Ball Grid Arrays 114 mit der Umverdrahtungsebene des ersten Mikroplättchens 104 das ansonsten mit einigen Halbleiterbauelementen verwendete Substrat mit dem in 1 gezeigten Halbleiterbauelement 100 nicht erforderlich ist, wodurch weitere Platzeinsparungen gewonnen und ein kompakteres Bauelement hergestellt wird. Durch die Bereitstellung einer Vielzahl von Bohrungen 112 durch die Kanten 108 zusammen mit einem Ball Grid Array 114, das direkt entlang dem ersten Mikroplättchen 104 verkoppelt ist, wird die Hochgeschwindigkeitsübertragung innerhalb (und zu und von) dem Halbleiterbauelement 100 erleichtert, während die Gesamthöhe des Halbleiterbauelements 100 gleichzeitig reduziert wird.
  • Mit Bezug auf 2, wird eine detailliertere Querschnittsansicht des zuvor in 1 gezeigten Halbleiterbauelements 100 dargestellt. In der detaillierten Ansicht von 2 wird eine Vielzahl von Mikroplättchen 102 wiederum in einer geschichteten Konfiguration gezeigt und jedes der Mikroplättchen 102 enthält eine seitlich ausgedehnte zugehörige Kante 108, zum Beispiel entsprechend einer Kantenquerausdehnung 110 vom Mikroplättchen 102. In einem Beispiel gehört jedes der Mikroplättchen 102 zu einer Baueinheit 201 mit dem jeweiligen Mikroplättchen 102, einer Kante 108 und einer Umverdrahtungsebene 202, wie hier beschrieben (und optional eine Formmasse 200).
  • Wie in 2 gezeigt wird eine Bohrung 112 oder eine Vielzahl von Bohrungen durch die Kanten 108 bereitgestellt, die sich kontinuierlich zwischen den Mikroplättchen 102 ausdehnen. In einem weiteren Beispiel dehnen sich eine oder mehrere der Bohrungen 112 durch eine oder mehrere der Kanten 108 aus, um die Kommunikation zwischen zwei oder mehreren Mikroplättchen 102 des Halbleiterbauelements 100 oder zwischen einem Mikroplättchen 102 und dem Ball Grid Array zu ermöglichen (durch die Umverdrahtungsebene 202). Das bedeutet, dass die in den Kanten 108 vorgegebenen Bohrungen sich teilweise oder vollständig durch die Schicht der Baueinheiten 201 ausdehnen. Andere in den Kanten 108 vorgegebene Bohrungen 112 dehnen sich über zwei oder mehrere Kanten 108 aus, um dann die Kommunikation zwischen zwei oder mehreren Mikroplättchen 102 des geschichteten Halbleiterbauelements 100 bereitzustellen. In einem Beispiel sind die Bohrungen 112 von beiden Seiten der Kanten 108 gebohrt, zum Beispiel durch die obere Fläche 203 und eine untere Fläche 205 des Halbleiterbauelements 100. In einem weiteren Beispiel werden die Vielzahl der Bohrungen 112 von einer oder beiden Seiten des Halbleiterbauelements 203, 205 gebohrt. In einem weiteren Beispiel erfolgen die Bohrungen 112 nach dem Schichten. Entsprechend sind die Bohrungen 112 durch die zuvor geschichteten Mikroplättchen 102 besser ausgerichtet. Die Bohrungen erfolgen in einem effizienten Arbeitsgang, der die Bildung der Bohrungen im Gegensatz zu der Bildung von vielen getrennten Bohrungen und der späteren Schichtung und Ausrichtung der Bohrungen (z. B. in einem Mikroplättchen) in einem einzigen Schritt konsolidiert.
  • Wie oben beschrieben enthält jede der Mikroplättchen-Baueinheiten 201 ein Mikroplättchen 102 sowie eine Umverdrahtungsebene 202, die neben dem Mikroplättchen 102 gebildet wurde. Wie gezeigt dehnt sich die Umverdrahtungsebene 202 über den Grundriss hinaus aus (z. B. seitliche Anschlussfläche des Mikroplättchens 102) und dehnt sich in die Kante 108 aus. So ist in einem Beispiel das Mikroplättchen 102 in einer Formmasse 200 eingekapselt, zum Beispiel in einer wie hier beschriebenen Einfassleiste. Nach der Eingabe in die Einfassleiste wird die Formmasse 200 in die Einfassleiste gegeben und trocknet um jedes der Mikroplättchen 102. Ein Strukturierungsverfahren wird angewendet, um die Leiterbahnen der Umverdrahtungsebene 202 entlang jedem Mikroplättchen 102 vorzugeben. Wie zum Beispiel in 2 gezeigt dehnt sich die Umverdrahtungsebene entsprechend seitlich von der Vielzahl von Mikroplättchen 102 über die Vielzahl von Kanten 108 auf jeder der Mikroplättchenbaueinheiten 201 aus. Die Umverdrahtungsebene 202 bietet somit eine „Auffächerung”, die die verteilte Durchschaltung von jedem der Mikroplättchen 102 mit anderen Mikroplättchen innerhalb des Halbleiterbauelements 100 sowie des Ball Grid Arrays 114 ermöglicht (z. B. durch die Bohrungen 112). Außerdem arbeitet die aufgefächerte Umverdrahtungsebene 202 mit der Vielzahl von Bohrungen 112 zusammen, die durch die Kanten 108 bereitgestellt werden, um dann die Gesamthöhe des Halbleiterbauelements 100 zu reduzieren und bietet gleichzeitig die direkte Verbindung zwischen jedem der Mikroplättchen 102 und der entsprechenden direkten Verbindungen zu dem Ball Grid Array 114, das unter dem ersten Mikroplättchen 104 liegt. Die Umverdrahtungsebene bietet Leiterbahnen, die sich seitlich von den Mikroplättchen ausdehnen, die dann mithilfe der Bohrungen 112 durchgeschaltet sind. Anders ausgedrückt, bieten die Bohrungen 108 und die Umverdrahtungsebenen 202 Durchschaltungen, die innerhalb der Kanten 108 untergebracht sind, ohne einen größeren Formdeckel zu verlangen (der z. B. zum Verkapseln der ansonsten freien Drähte verwendet wird).
  • Wie in 2 weiterhin dargestellt, wird die Formmasse 200 (z. B. ein dielektrischer Harz, der einen entsprechenden Kunststoff bildet) seitlich und über die Vielzahl der Mikroplättchen 102 bereitgestellt, bevor die Mikroplättchen geschichtet werden. In einem weiteren Beispiel wird die Formmasse 200 an den Seiten der Vielzahl von Mikroplättchen 102 bereitgestellt und nicht entlang der oberen Fläche jedes der Mikroplättchen 102. Die Formmasse 200 dehnt sich seitlich aus, um die Kanten 108 mit einer Kantenquerausdehnung 110 in Bezug auf die Mikroplättchen 102 zu bilden. Wie oben beschrieben, wird die Vielzahl von Mikroplättchen 102 nach dem Formen der Vielzahl von Mikroplättchen 102 (wie hier beschrieben in einem flachen Feld mit einer Halbleiterscheibe oder einem Feld) aus einem Feld herausgeschnitten, auf Betriebsfähigkeit geprüft und dann in die in 2 gezeigte Konfiguration geschichtet, zum Beispiel die geschichtete Konfiguration des Halbleiterbauelements 100. In einem anderen Beispiel wird die Vielzahl von Mikroplättchen vor der Vereinzelung aus einer ursprünglichen Silikonhalbleiterscheibe und der Bildung eines rekonstituierten Feldes von Mikroplättchen (hierin beschrieben) getestet.
  • Alle Mikroplättchen 102 werden untereinander mit einer Schicht eines Klebers 204 oder eines sonstigen Bindemittels miteinander verkoppelt, das zwischen jeder der Mikroplättchen-Baueinheiten 201 eingefügt wird. Wie in 2 gezeigt richtet der Kleber 204 jedes der Mikroplättchen 102 aus und hält die Mikroplättchen 102 in einer ausgerichteten Konfiguration. Nach dem Schichten der Mikroplättchen 102 wird die Vielzahl der Bohrungen 112 in einem Beispiel durch das Halbleiterbauelement 100 gebohrt, um somit die Durchschaltungen zwischen jedem der Mikroplättchen 102 durch die Umverdrahtungsebenen 202 jeder der Mikroplättchen-Baueinheiten 201 zu gewährleisten.
  • In einem anderen Beispiel werden die Bohrungen 112 vor dem Schichten der Mikroplättchen-Baueinheiten in der in 2 gezeigten Konfiguration getrennt in jeder der Mikroplättchen-Baueinheiten 201 gebildet. Entsprechend werden die Bohrungen 112 während des Schichtverfahrens ausgerichtet, um dann die Kommunikation zwischen jeder der Mikroplättchen-Baueinheiten 201 (und dem Ball Grid Array 114) sicherzustellen. In einem Beispiel werden die Bohrungen 112 mit einem leitfähigen Material, wie z. B. Kupfer oder ähnlichem gefüllt, das aufgespritzt oder durch Dampf aufgetragen wird, um jedes der Mikroplättchen 102 des Halbleiterbauelements 100 durchzuschalten und die Mikroplättchen 102 mit dem Ball Grid Array 114 zu verbinden.
  • Wie oben beschrieben, wird jede der Bohrungen 112 in 2 innerhalb der Kanten 108 gezeigt und seitlich bezüglich jedes der Mikroplättchen 102 verteilt. Das bedeutet, dass die Mikroplättchen 102 über die Leiterbohrungen 112 durchgeschaltet sind, die durch die seitlich ausgedehnten Kanten 108 vorgegeben werden. Durch Bereitstellung der Durchschaltungen zwischen den Mikroplättchen 102 in den Seitenteilen jeder der Mikroplättchen-Baueinheiten 201 werden die Verbindungen zwischen allen Mikroplättchen 102 und dem Ball Grid Array 114 mit den Bohrungen 112 und den Umverdrahtungsebenen 202, die von jedem der Mikroplättchen 102 ausgefächert sind, konsolidiert (z. B. die Seitenkanten 108). Entsprechend werden Komponenten anderer Halbleiterbauelemente wie z. B. Leitersubstrate, die unter den geschichteten Mikroplättchen vorgegeben sind und ein Formdeckel, der zur Verkapselung und zum Schutz der Mikroplättchen bereitgestellt wird sowie Drahtbonde zwischen jedem der Mikroplättchen und das darunterliegende Substrat umgangen. Anstelle dessen wird jedes Mikroplättchen 102 mit dem Halbleiterbauelement 100 mit der Formmasse geformt, um eine sich seitlich ausdehnende Kante 108 für die Umverdrahtungsebenen 202 sowie Raum für die seitlich positionierten Bohrungen 112 zu bieten. Entsprechend wird die vertikale Höhe oder Z-Höhe des Halbleiterbauelements 100 im Verhältnis zur Z-Höhe anderer Konfigurationen von Halbleiterbauelementen, die Drahtbonds und darunterliegende Substrate (sowie entsprechende Formdeckel über den Drahtbonds) verwenden, minimiert.
  • Zusätzlich werden die Bohrungen 112 einfacher im Halbleiterbauelement 100 geformt, da die Bohrungen 112 durch die Kanten 108 bereitgestellt werden. So werden die Bohrungen zum Beispiel zumindest in einigen Beispielen durch das Silikon der Mikroplättchen 102 bereitgestellt. Silikon ist schwieriger zu durchbohren, da es brüchig und härter ist (hat z. B. ein höheres Elastizitätsmodul). Allerdings bietet der in der Formmasse 200 des Halbleiterbauelements 100 verwendete Kunststoff ein weicheres Material (im Vergleich zu Silikon) für das Bohren jeder der Bohrungen 112. Das weichere Material der Kanten 108 stellt entsprechend sicher, dass die Bohrungen 112 leicht in dem Halbleiterbauelement 100 gebildet werden und entsprechend wird ein leitfähiges Material einfach innerhalb der Bohrungen 112 deponiert, um jede der Umverdrahtungsebenen 202 der entsprechenden Mikroplättchen 102 der Mikroplättchen-Baueinheiten 201 durchzuschalten. Ebenso werden Schäden am Halbleiterelement 100 z. B. vor und nach dem Bilden der geschichteten Konfiguration von Mikroplättchen 102 aufgrund der leicht gebildeten Bohrungen 112 durch die Formmasse der Kanten 108 minimiert. Im Gegensatz ist das Durchbohren des Silikons eines oder mehrere Silikon-Mikroplättchen problematisch, da das Abplatzen oder Beschädigen des Halbleiters innerhalb dem Mikroplättchen ein Risiko ist. Ein Beispiel der Formmasse 200 enthält u. a. Epoxidharz mit einem oder mehreren Zusatzstoffen, die zur Verbesserung der Eigenschaften der Kanten 108 konfiguriert sind (z. B. das Gehäuse des Halbleiterbauelements 100), um den Gehäuseanforderungen zu entsprechen. So enthält zum Beispiel ein Epoxidharz Zusatzstoffe zur Verbesserung eines oder mehrerer Elastizitätsmodule, des Koeffizienten der thermischen Ausdehnung, die Härtungstemperatur und Härtungsdauer, die Glasübergangstemperatur, die thermische Leitfähigkeit und ähnlichem.
  • 3 zeigt ein Prozessablaufdiagramm einer Serie von schematischen Ansichten eines Beispiels eines Prozesses für die Herstellung eines Halbleiterbauelements, wie z. B. das in den 1 und 2 dargestellte Halbleiterbauelement 100. In einem ersten Schritt 301 wird eine Vielzahl von Mikroplättchen 302 in einer monolithischen Halbleiterscheibe 300 gezeigt. Die Vielzahl von Mikroplättchen 302 wird zum Beispiel in einer Silikonhalbleiterscheibe gebildet, wie bereits bekannt ist (durch Abdecken und Ätzen der Halbleiterscheibe). Die Mikroplättchen 302 in der Silikonhalbleiterscheibe 300 werden geprüft, um festzustellen, welche der Mikroplättchen funktionsfähig sind (funktionsfähige Mikroplättchen ohne Herstellerfehler oder Fehlleistungen). Die Halbleiterscheibe 300 wird vereinzelt, um dann jedes der Würfelplättchen 302 zu trennen. Optional werden die Mikroplättchen 302 nach der Vereinzelung geprüft und dann getrennt.
  • Die funktionsfähigen Mikroplättchen 306 werden von den restlichen Mikroplättchen 302 getrennt und in Schritt 303 werden die funktionsfähigen Mikroplättchen 306 in einer Einfassleiste 304 positioniert. Wie in 3 gezeigt, hat die Einfassleiste 304 in einem Beispiel eine im Wesentlichen gleiche Konfiguration wie die in Schritt 301 gezeigte Halbleiterscheibe 300. In einem anderen hier beschriebenen Beispiel hat die Einfassleiste 304 eine andere Form, zum Beispiel ein Quadrat oder ein Rechteck. Die Vielzahl der funktionsfähigen Mikroplättchen 306 werden in die Einfassleiste 304 eingepasst und ein rekonstituiertes Mikroplättchenfeld 308 wird gebildet. So wird zum Beispiel eine Formmasse wie z. B. Harz oder ähnliches, das zu einem dielektrischen Kunststoff verhärtet, in die Einschlussleiste 304 gefüllt. Die Formmasse verhärtet sich um jedes der funktionsfähigen Mikroplättchen 306 herum, um dann entsprechend die getrennten Mikroplättchen-Baueinheiten 201, die in 2 gezeigt sind (einschließlich der Mikroplättchen 102 sowie der entsprechenden Kanten 108) zu bilden. In der in Schritt 303 gezeigten Konfiguration, ist das rekonstituierte Mikroplättchenfeld 308 bereit für die Schichtung, um zum Beispiel ein oder mehrere der oben beschriebenen Halbleiterbauelemente 100 zu bilden.
  • In einem anderen Beispiel werden die Umverdrahtungsebenen 202 für jede der Mikroplättchen 306 nach dem Bilden des rekonstituierten Mikroplättchenfeldes (z. B. nach dem Formen der funktionsfähigen Mikroplättchen 306) gebildet. So werden zum Beispiel die Machart und Lithographie zum Ätzen der Leiterbahnen der Umverdrahtungsebenen 202 auf der Formmasse 200 und den Mikroplättchen 306 verwendet. Wie oben beschriebenen haben die Umverdrahtungsebenen 202 eine ausgefächerte konfigurierte Ausdehnung über die Anschlussfläche der funktionsfähigen Mikroplättchen 306 und die Kanten 108 hinaus (z. B. siehe 2).
  • Mit Verweis auf Schritt 305 werden die rekonstituierten Mikroplättchenfelder 308 in einer explodierten Konfiguration gezeigt, wobei jede Vielzahl der Mikroplättchen 310 geschichtet ist. Wie gezeigt, wird das funktionsfähige Mikroplättchen 306 jeder Vielzahl von rekonstituierten Mikroplättchenfelder 310 in einer im Wesentlichen gleichen Konfiguration dargestellt und sie sind entsprechend zwischen jedem der rekonstituierten Mikroplättchen 310 ausgerichtet. Dies bedeutet, dass die funktionsfähigen Mikroplättchen 306 jedes Mikroplättchenfelds 310 zum Beispiel einschließlich der ersten und zweiten rekonstitutierten Mikroplättchenfelder 312, 314 ausgerichtet sind, um in einem späteren Prozessschritt entsprechend nach der Trennung (Vereinzelung) ein geschichtetes Halbleiterbauelement der geschichteten Mikroplättchen bereitzustellen. Wie zuvor beschrieben wird in einem Beispiel ein Kleber 204 zwischen der Vielzahl der rekonstituierten Mikroplättchenfelder 310 aufgetragen, um sicherzustellen, dass die Verkopplung zwischen der Vielzahl der rekonstituierten Mikroplättchenfelder 310 einschließlich der Ausrichtung der darin enthaltenen Mikroplättchen erhalten bleibt.
  • In Schritt 307 wird die Vielzahl von Bohrungen 112 in der geschichteten Vielzahl von rekonstituierten Mikroplättchenfelder 301 gebildet. Wie in Schritt 307 zum Beispiel gezeigt, enthält die geschichtete Baueinheit aus Feldern 316 die Vielzahl von rekonstituierten Mikroplättchenfelder 310 in einer geschichteten und geklebten Konfiguration. Entsprechend wird die Vielzahl der Mikroplättchen 102 (entsprechend den funktionsfähigen Mikroplättchen 306) der Felder 310 in einer Konfiguration entsprechend der in den 1 und 2 gezeigten Anordnung des Bauelements 100 ausgerichtet. Die Bohrungen 112 werden innerhalb der Kanten 108 (einschließlich der in 2 gezeigten Umverdrahtungsebenen 202) gebildet, die sich seitlich weg von jedem Mikroplättchen 102 (306 in 3) ausdehnen.
  • In einem Beispiel werden die Bohrungen 112 in einem Stapelprozess gebildet, zum Beispiel einschließlich der Durchbohrung der Kanten 108 jedes der jeweiligen Mikroplättchen 102. Das bedeutet, dass die Vielzahl der Bohrungen 112 in der geschichteten Feldbaueinheit 316 (vor der Vereinzelung) durch die geschichtete Feldbaueinheit 316 gebohrt wurde, um dann die schnelle Bildung der Bohrungen 112 in jedem der Halbleiterbauelemente in einem einzigen Fertigungsschritt zu erleichtern. Wiederum in einem anderen Beispiel wird die geschichtete Feldbaueinheit 316 in eine Vielzahl der Halbleiterbauelemente 100 vereinzelt. Die Vielzahl der getrennten Halbleiterbauelemente 100 wird danach getrennt durchbohrt, um die Bohrungen 112 zu bilden, die sich durch die Kanten 108 ausweiten. Nach der Bildung der Kanten 112 wird ein leitfähiges Material, wie z. B. Kupfer in den Kanälen der Bohrungen 112 aufgespritzt oder durch Dampf hinterlegt, um die Mikroplättchen 306 elektrisch zu verkoppeln (z. B. durch die Umverdrahtungsebenen 202 der Kanten 108).
  • Wie in Schritt 309 dargestellt, wird auch das Ball Grid Array 114 (ebenso in den 1 und 2 gezeigt) bereitgestellt. Auf ähnliche Weise wie in Schritt 307 werden in einem Beispiel die Ball Grid Arrays 114 für jedes der Halbleiterbauelemente 100 entlang den Halbleiterbauelementen gebildet, während sie noch in der in Schritt 307 gezeigten geschichteten Feldbaueinheit 316 gehalten werden. Optional werden die Ball Grid Arrays 114 entlang den Halbleiterbauelementen 100 nach der Vereinzelung gebildet, zum Beispiel in dem in Schritt 309 gezeigten Halbleiterbauelement 100.
  • Mit erneutem Verweis auf Schritt 309 wird das fertige Halbleiterbauelement 100 mit den geschichteten Mikroplättchen 102 und den Bohrungen 112 gezeigt, die sich durch die Kanten 108 ausdehne, Das Ball Grid Array 114 wird ebenso auf der unteren Ebene des Halbleiterbauelements 100 gezeigt, zum Beispiel verkoppelt mit der mit dem ersten Mikroplättchen 104 assoziierten Umverdrahtungsebene (wie in 2 gezeigt).
  • Der in 3 dargestellte Ablauf stellt auf schematische Weise eine Vielzahl von Halbleiterbauelementen 100 dar, wie zum Beispiel das in 1 und 2 gezeigte Bauelement. Da jede der Einfassleisten 304 und die entsprechenden rekonstituierten Mikroplättchenfelder 310 nur funktionsfähige Mikroplättchen 306 enthalten, werden die Halbleiterbauelemente 100 mit einem oder mehreren beschädigten oder fehlerhaften Mikroplättchen 102 grundsätzlich ausgeschaltet. Das bedeutet mit erneutem Verweis auf Schritt 305, dass jedes der funktionsfähigen Mikroplättchen 306, das in jede Vielzahl der rekonstituierten Mikroplättchenfelder 310 eingebaut wurde, vorher getestet wurde und als funktionsfähig bekannt ist. Entsprechend sind die aus der geschichteten Feldbaueinheit 316 erzeugten Halbleiterbauelemente 100 funktionsfähig. Der in der Fig. gezeigte Ablauf mindert oder schaltet den Einbau von fehlerhaften oder beschädigten Halbleiter in Bezug auf frühere Fertigungstechniken aus, zum Beispiel die Verwendung einer monolithischen Halbleiterscheibe, die fehlerhafte und beschädigte Halbleiter enthält. In früheren Fertigungstechniken werden die fehlerhaften oder beschädigten Halbleiter in die fertigen Bauelemente eingebaut, was zur Entsorgung des ansonsten brauchbaren Bauelements führt. Anders gesagt werden mit dem hier beschriebenen Ablauf ein oder mehrere (z. B. eine Vielzahl) fehlerhafte oder beschädigte Mikroplättchen 302, die ansonsten in einer oder mehreren Halbleiterscheiben 300 bereitgestellt würden, nicht in den ansonsten voll funktionsfähigen Halbleiterbauelementen 100 verwendet, die wie oben besprochen gefertigt werden.
  • Entsprechend ist die Ausbeute der Halbleiterbauelemente 100 wesentlich höher als die anderer Prozesse, die eine vollständige Halbleiterscheibe 300 mit funktionsfähigen und fehlerhaften oder beschädigten Mikroplättchen verwenden. Zusätzlich zu der höheren Ausbeute bietet die Bereitstellung der Bohrungen 112 durch die Kanten 108 die direkte Durchschaltung zwischen jedem der Mikroplättchen 102 ohne einen größeren Formdeckel oder Substrat zu erfordern, die ansonsten für drahtgebondete Halbleiterbauelemente erforderlich wären. Entsprechend ist das aus dem Ablauf in 3 erzeugte Halbleiterbauelement 100 funktionsmäßig zuverlässiger und hat eine geringere vertikale Höhe Z-Höhe) im Vergleich zu anderen Halbleiterbauelementen, die durch drahtgebondete Durchschaltungen zusammen mit Substraten gebildet wurden.
  • Mit Verweis auf 4 werden die zwei zusätzlichen Schritte 403, 405 als Alternative zu den in 3 gezeigten Schritten 303 und 305 angeboten. So hat zum Beispiel die in 4 gezeigte Einfassleiste 400 eine quadratische oder rechteckige (d. h. nicht kreisförmige) Konfiguration in Bezug auf die Halbleiterscheibenkonfiguration der in Schritt 303 gezeigten Einfassleiste 304. Die Einfassleiste 400 ordnet die funktionsfähigen Mikroplättchen 306 entsprechend in einem gitterartigen Muster mit einer quadratisch-rechteckigen Konfiguration an. Das rekonstitutierte Mikroplättchenfeld 402 aus Schritt 403 wird dann in eine Vielzahl von rekonstituierten Mikroplättchenfelder 404 geschichtet, wie in Schritt 405 in 4 gezeigt. Wie in 4 ferner gezeigt, enthält die Vielzahl der rekonstituierten Mikroplättchenfelder 404 mindestens erste und zweite rekonstituierte Mikroplättchenfelder 406, 408.
  • Der zuvor in 3 beschriebene Ablauf wird dann auf ähnliche Weise mit der Vielzahl der rekonstituierten Mikroplättchen 404, die in einer geschichteten Konfiguration bereitgestellt sind, durchgeführt. Dies bedeutet, dass die Bohrungen 112 in einem Beispiel durch die Vielzahl der Kanten 108 gebildet sind, die sich seitlich weg von jedem der Mikroplättchen 102 ausdehnen. In einem Beispiel werden die Bohrungen 112 in den Kanten 108 gebildet, während die Mikroplättchen 102 in der geschichteten Konfiguration gehalten werden (z. B. vor der Vereinzelung). Auf ähnliche Weise wird auch das Ball Grid Array 114 auf das erste rekonstituierte Mikroplättchenfeld 406 angewandt, während das erste rekonstituierte Mikroplättchenfeld 406 des Halbleiterbauelements 100 in der geschichteten Feldbaueinheit gehalten wird, wie in Schritt 307 in 3 gezeigt. In einem weiteren Beispiel werden die Bohrungen 112 und die Ball Grid Arrays 114 wie oben beschrieben auf den getrennten Halbleiterbauelementen 100 gebildet, zum Beispiel nach Vereinzelung des Halbleiterbauelements 100 von der geschichteten Vielzahl der rekonstituierten Mikroplättchenfelder 404.
  • 5 zeigt eine Querschnittsansicht eines Halbleiterbauelements 500 mit einem zugrunde liegenden Substrat 506 und Drahtbonden zwischen den Mikroplättchen 502 und dem Bauelement 500. Wie in 5 weiter gezeigt ist, ist jedes der Mikroplättchen 502 mit dem Substrat 506 durch einen oder mehrere Drähte 504 verbunden, die mit jedem der Mikroplättchen 502 verbunden sind und sich durch das Halbleiterbauelement 500, zum Beispiel durch einen Formdeckel 510 ausdehnen. Wie gezeigt, bieten mindestens einige der Vielzahl von Drähten 504 die Durchschaltung zwischen jedem der Mikroplättchen 502, indem sie sich erst von dem jeweiligen Mikroplättchen 502 auf das Substrat 506 ausdehnen (wobei das Substrat eine Vielzahl von Leiterbahnen enthält) und dann vom Substrat 506 durch zusätzliche Drähte 504 auf ein oder mehrere der anderen Mikroplättchen 502 ausdehnen. Wie weiterhin in 5 gezeigt wird ein Ball Grid Array 508 entlang der gegenüberliegenden Fläche des Substrats 506 ausgedehnt und mit dem Mikroplättchen durch die Drähte 504 geschaltet, die sich vom Substrat 506 auf das Mikroplättchen 502 ausdehnen.
  • Im Gegensatz zu der in 5 gezeigten Baueinheit, enthält das hier beschriebene Bauelement 100 (1 und 2) eine Vielzahl von Mikroplättchen 102 in einer geschichteten Konfiguration mit einer Vielzahl von sich seitlich ausdehnenden Kanten 108, die sich seitlich (z. B. siehe Querausdehnung 110) von jedem der Mikroplättchen 102 ausdehnen. Die Kanten 108 enthalten eine Formmasse, Harz oder ähnliches, das zum Bohren und der Bildung von Bohrungen 112 darin vorgesehen ist. Wie oben beschrieben wird jede der Baueinheiten 201 mit einer Umverdrahtungsebene 202 gebildet, zum Beispiel, um eine ausgefächerte Konfiguration von Leiterbahnen bereitzustellen, die sich über die horizontale Anschlussfläche jedes Mikroplättchens 102 hinaus ausdehnen. Entsprechend sind aufgrund der sich durch die Umverdrahtungsebenen 202 ausdehnenden Bohrungen 112 elektrische Schaltungen zwischen jedem Mikroplättchen 102 an einem kompakten seitlichen Standort in Bezug auf die Mikroplättchen 102 gegeben (z. B. in den Kanten 108). Die Schaltungen zwischen den Mikroplättchen liegen in den seitlichen Bereichen neben jedem Mikroplättchen 102 ohne einen großen Formdeckel 510 zur Unterbringung der Drähte 504 des Halbleiterbauelements 500 aus 5 zu erfordern. Zusätzlich dehnen sich die Bohrungen 112 zwischen jedem Mikroplättchen 102 aus. So dehnen sich die Bohrungen 112 zum Beispiel zwischen zwei oder mehreren Mikroplättchen 102 aus, um direkte Schaltungen zwischen den Mikroplättchen 102 bereitzustellen und umgehen entsprechend ein unterstützendes Substrat 506, wie in 5 gezeigt.
  • Ferner benötigt das in den 1 und 2 gezeigte Halbleiterbauelement 100 das Substrat 506 für die Eingabe oder Ausgabe zu oder vom Bauelement 100 nicht. Anstelle dessen sind das Bauelement 100 mit den Mikroplättchen 102, die zwischen den Bohrungen 112 und den Umverdrahtungsebenen 202 geschaltet sind, so konfiguriert, dass die Eingabe und Ausgabe durch das Ball Grid Array 114 bereitgestellt werden, das entlang der Umverdrahtungsebene 202 des ersten Mikroplättchens 104 verkoppelt ist. Anders ausgedrückt werden das Substrat 506 und der Formdeckel 510 wie in 5 gezeigt nicht anderweitig in dem in 1 und 2 gezeigten Halbleiterbauelement 100 benötigt. Anstelle dessen bieten die seitlich sich vom Mikroplättchen 102 ausdehnenden Kanten 108 Raum für die Umverdrahtungsebene 202 mit ihren Leiterbahnen und die Bohrungen 112, die durch die Kanten 108 gebohrt sind. Entsprechend werden durch die Verwendung des Halbleiterbauelements 100 vertikal (Z-Höhe) Einsparungen im Verhältnis zu dem in 5 gezeigten Halbleiterbauelement 500 erzielt (dieses erfordert einen größeren Formdeckel 510 sowie das Substrat 506). Zusätzlich enthält das in 1 gezeigte Halbleiterbauelement 100 durch die Bohrungen 112 relativ direkte Verbindungen zwischen den einzelnen Mikroplättchen 102 (ohne ein stützendes Substrat 506). Diese Anordnung sorgt für eine direkte und entsprechend schnellere und zuverlässigere Datenübertragung zwischen den Mikroplättchen 102 und dem Ball Grid Array 114, das mit der Umverdrahtungsebene 202 des ersten Mikroplättchens 104 verbunden ist (siehe 2).
  • Mit Bezug auf die 6 ist eine Vergleichstabelle der Z-Höhe für verschiedene Halbleiterbauelemente mit der hier angegebenen Konfiguration vorgegeben, zum Beispiel die mit dem Bauelement 100 der 1 und 2 gezeigten Konfiguration. Wie hier beschrieben enthalten die Halbleiterbauelemente 100 eine oder mehrere Baueinheiten 201, die jeweils ein Mikroplättchen 102, eine Kante 108 und eine oder mehrere Bohrungen enthalten, die sich durch die Kante 108 auf die Umverdrahtungsebene 202 ausdehnen. Die Z-Höhe 602 für jede Mikroplättchen-Baueinheit und die entsprechende, in den Kanten 108 jeder Mikroplättchen-Baueinheit verwendete Formmasse sind in den Zeilen für das Halbleiterbauelement mit Bohrungen in den Kanten der Tabelle angezeigt. Die gesamten Z-Höhen 602 entsprechen der Anzahl von Mikroplättchen-Baueinheiten 201 (wobei jede eine Höhe von ca. 25 Mikron und 10 Mikron für die Formmasse besitzt), die für eine besondere Gehäuseart geschichtet sind. Die Halbleiterbauelemente 100 sind in absteigender Reihenfolge angeordnet, wobei das erste Bauelement (Ein-Mikroplättchen-Gehäuse oder engl. SDP) eine Ein-Mikroplättchen-Baueinheit, das zweite (Doppel-Mikroplättchen-Gehäuse, engl. DDP) mit zwei Mikroplättchen-Baueinheiten und so weiter enthält (z. B. enthält QDP vier Baueinheiten ODP, acht Baueinheiten und HOP 16 Baueinheiten).
  • Die entsprechenden Z-Höhen 604 der Halbleiterbauelemente einschließlich dem Drahtbonden und einem Substrat (siehe Halbleiterbauelement 500 in 5) sind in der ersten Zeile der Tabelle angegeben. Wie gezeigt entsprechen die Z-Höhen der Baueinheiten für ein drahtgebondetes Bauelement 25 Mikron und der Formdeckel und die lichte Z-Höhen pro Mikroplättchen-Baueinheit variieren entsprechend der Anzahl von Mikroplättchen-Baueinheiten der Bauelemente. Die gesamten Z-Höhe für jedes der Bauelemente ist in der unteren Zeile angegeben und beruht auf der Z-Höhe der Mikroplättchen-Baueinheit und der Höhe des Formdeckels und der lichten Z-Höhe multipliziert mit der Anzahl der Mikroplättchen-Baueinheiten pro Bauelement.
  • Wie in 6 gezeigt, sind die gesamten Z-Höhen 602 jedes der Bauelemente mit einer ausgefächerten Umverdrahtungsebene 202 mit Bohrungen 112 in den Kanten 108 kleiner in Bezug auf die entsprechenden gesamten Z-Höhen der entsprechenden Bauelemente mit den in 5 angezeigten Anordnungen (z. B. einschließlich Drahtbonden, einem Formdeckel und einem Substrat). Die Einsparungen an Z-Höhe für jede der Baueinheiten 201 wird auf die geschichteten Halbleiterbauelemente 100 mit einer oder mehreren Baueinheiten übertragen. Das bedeutet, dass ein Bauelement mit zwei weiteren Mikroplättchen (z. B. Mikroplättchen-Baueinheiten 201) mit der hier beschriebenen Konfiguration die Einsparungen an Z-Höhe für jede der geschichteten Mikroplättchen-Baueinheiten 201 im Vergleich zu dem entsprechenden, in einem Gehäuse mit Drahtbonden, einem Formdeckel und einem Substrat verwendeten Mikroplättchen-Bauelement vervielfacht.
  • 7 zeigt ein Beispiel eines Verfahrens 700 zur Herstellung eines geschichteten Halbleiterbauelements, wie z. B. das hier gezeigte Halbleiterbauelement 100. Bei der Beschreibung des Verfahrens 700 wird auf eine oder mehrere der hier beschriebenen Komponenten, Merkmale, Funktionen und ähnlichem verwiesen. Wo angemessen, wird auf die Komponenten und Merkmale mit Bezugszeichen hingewiesen. Bezugszeichen sind nur Beispiele und nicht exklusiv. So enthalten zum Beispiel die im Verfahren 700 beschriebenen Komponenten, Merkmale, Funktionen und ähnliches unter anderem die entsprechenden nummerierten Elemente, andere entsprechende hier beschriebene Merkmale (sowohl nummeriert als unnummeriert) sowie ihre Entsprechungen.
  • In 702 beinhaltet das Verfahren 700 das Bilden von Kanten 108 auf einem ersten Mikroplättchen 104 und einem zweiten Mikroplättchen 106. Die Kanten 108 dehnen sich seitlich weg von den ersten und zweiten Mikroplättchen 104, 106 aus. Wie in 1 gezeigt dehnt sich zum Beispiel die Vielzahl von Kanten 108 von jedem der entsprechenden Mikroplättchen entsprechend einer Kantenquerausdehnung 110 aus.
  • In 704 ist das zweite Mikroplättchen 106 über das erste Mikroplättchen 104 geschichtet. Wie zum Beispiel in 2 gezeigt, sind die Mikroplättchen-Baueinheiten 201 einschließlich zum Beispiel den jeweiligen Mikroplättchen 102 und den jeweiligen Umverdrahtungsebenen 202 in einer geschichteten Konfiguration zusammenkoppelt. In einem Beispiel beinhaltet das Schichten der Mikroplättchen wie z. B. das zweit Mikroplättchen 106 über das erste Mikroplättchen 104 das Auftragen eines Klebers auf eine Oberfläche zwischen mindestens den ersten und zweiten Mikroplättchen 104, 106, um die Mikroplättchen in der geschichteten Konfiguration entsprechend zusammenzukleben.
  • In 706 sind eine oder mehrere Bohrungen 112 durch die Kanten 108 gebohrt, nachdem die Mikroplättchen-Baueinheiten 201 in der in 2 gezeigten Konfigurationen geschichtet wurden. Die eine oder mehreren Bohrungen 112 dehnen sich über mindestens die ersten und zweiten Mikroplättchen 104, 106 aus. In einem anderen Beispiel beinhaltet das Verfahren 700 vor dem Schichten das Bohren von einer oder mehrerer Bohrungen 112 durch die Kanten 108, zum Beispiel während die Vielzahl von Mikroplättchen 102 in der Einfassleiste gehalten werden, wie bei dem in Schritt 303 in 3 gezeigten Einfassleiste 304. Die Vielzahl von Mikroplättchen 102 wird dann in der geschichteten Konfigurationen mit den entsprechenden Bohrungen 112 angeordnet und entsprechend der Ausrichtung der Vielzahl von Mikroplättchen 102 zueinander ausgerichtet (z. B. Mikroplättchen-Baueinheiten 201). Nach dem Bohrung der einen oder mehreren Bohrungen 112 wird ein leitfähiges Material z. B. durch Aufdampfen, Aufspritzen oder Überzug durch die Bohrungen 112 eingefüllt, um die Mikroplättchen 102 entsprechend durchzuschalten. Zum Beispiel bietet die Vielzahl von Bohrungen 112 Durchschaltungen durch Umverdrahtungsebenen 202, die mit jedem der Mikroplättchen 102 verbunden sind.
  • Zusätzlich bieten die eine oder mehreren Bohrungen 112 in einem anderen Beispiel Durchschaltungen zwischen den Mikroplättchen 102 sowie ein Ball Grid Array 114, das entlang der Umverdrahtungsebene 202 vorgegeben ist, die mit dem ersten Mikroplättchen 104 verbunden ist.
  • In Bezug auf 8 wird nun ein weiteres Beispiel eines Verfahrens 800 zur Fertigung eines geschichteten Halbleiterbauelements 100 angeboten. Bei der Beschreibung des Verfahrens 800 wird auf eine oder mehrere hier beschriebene Komponenten, Merkmale, Funktionen und ähnliches verwiesen. Falls erforderlich, wird mit Bezugszeichen auf die Komponenten verwiesen. Die angegebenen Bezugszeichen dienen nur als Beispiel und sind nicht exklusiv. Zum Beispiel beinhalten die im Verfahren 800 beschriebenen Merkmale, Komponenten, Funktionen und ähnliches unter anderem zugehörige nummerierte Bestandteile und sonstige entsprechende, hier beschriebene Merkmale (beide nummeriert und unnummeriert) sowie deren Entsprechungen.
  • Mit erneutem Bezug auf 8 beinhaltet das Verfahren 800 bei 802 das Einordnen der Mikroplättchen 302 in eine Vielzahl von funktionsfähigen Mikroplättchen, wie zum Beispiel die funktionsfähigen Mikroplättchen 306, die in Schritt 303 in 3 gezeigt sind. Die Vielzahl der funktionsfähigen Mikroplättchen 306 werden geprüft oder getestet, um ihre Funktionsfähigkeit festzustellen. In 804 wird zumindest ein erstes rekonstituiertes Mikroplättchenfeld 308 gebildet.
  • In einem Beispiel beinhaltet das Bilden des ersten rekonstituierten Mikroplättchenfeldes (sowie zusätzlicher Mikroplättchenfelder) die Anordnung einer sortierten Vielzahl funktionsfähiger Mikroplättchen 306 in einer Einfassleiste 304 in 806. In einem weiteren Beispiel sind die sortierten funktionsfähigen Mikroplättchen 306 in einer nicht-kreisförmigen Einfassleiste angeordnet, wie zum Beispiel die in 4 gezeigte Einfassleiste 400. In 808 wird ein Harz um die Vielzahl der funktionsfähigen Mikroplättchen 306 innerhalb der Einfassleiste 304 (oder der Einfassleiste 400) geformt, um das erste rekonstituierte Mikroplättchenfeld 308 zu bilden. Wie hier weiter oben beschrieben, werden die Kanten 108 im Harz gebildet und dehnen sich seitlich von jeder Vielzahl funktionsfähiger Mikroplättchen 306 aus.
  • In einem Beispiel wird der Prozess der Bildung eines rekonstituierten Mikroplättchenfeldes in 804 für weitere Mikroplättchenfelder wiederholt, um dann die Vielzahl der rekonstituierten Mikroplättchenfelder 312 oder 404 zu bilden, die jeweils in den 3 und 4 dargestellt sind. Wie oben beschrieben wird die Vielzahl von rekonstituierten Mikroplättchenfeldern dann in die geschichteten Feldbaueinheiten 316 und die zugehörige quadratische oder nicht-kreisförmige Konfiguration aus 4 geschichtet, um vor der Vereinzelung (siehe Schritt 309 in 3) eine geschichtete Reihe von Mikroplättchen 102 für jedes der daraus entstehenden Halbleiterbauelemente 100 vorzugeben.
  • Eine Vielzahl an Bohrungen 112 wird durch die zugehörigen Kanten 108 jeder der Mikroplättchen-Baueinheiten 201, die in den Halbleiterbauelementen 100 enthalten sind, gebildet, während sie in der Feldbaueinheit 316 geschichtet ist, wie zum Beispiel in Schritt 307 von 3 gezeigt. So wird zum Beispiel die Vielzahl von Bohrungen 112 in einem Stapelprozess gebildet, während sie sich in der geschichteten Feldbaueinheit 316 befindet, um entsprechend die erforderliche Zeit zur Generierung von Bohrungen 112 zu mindern, während das Halbleiterbauelement 100 anderweitig getrennt wird. Nach der Bildung der Bohrungen 112 werden die Halbleiterbauelemente 100 der geschichteten Feldbaueinheit 316 vereinzelt, um die in Schritt 309 in 3 und im Detail in den 1 und 2 gezeigten Halbleiterbauelemente 100 zu bilden.
  • Zusätzlich wird in einem anderen Beispiel ein Ball Grid Array 114 (siehe 1 und 2) für das erste Mikroplättchen 104, das mit jedem der Halbleiterbauelemente 100 verbunden ist, während es immer noch zu der geschichteten Feldbaueinheit 316 gehört, vorgegeben. In einem weiteren Beispiel werden die Bohrungen 112 und die Ball Grid Arrays 114, die mit jedem der Halbleiterbauelemente 100 verbunden sind, nach der Vereinzelung der Halbleiterbauelemente von der geschichteten Feldbaueinheit 316 gebildet.
  • 9 zeigt ein weiteres Beispiel eines Halbleiterbauelements 900 mit einer Vielzahl von Mikroplättchen 102 mit den entsprechenden Kanten 904. Wie in 9 gezeigt werden die Mikroplättchen 102 in einer geschichteten Konfiguration angeboten (z. B. versetzte oder abgestufte Konfiguration). So sind zum Beispiel alle Mikroplättchen-Baueinheiten 902 versetzt angeordnet, um eine gestaffelte Reihe von Mikroplättchen im Halbleiterbauelement 900 zu bilden. Wie in 9 beschrieben sind alle Mikroplättchen 102 gegeneinander versetzt, um mindestens eine Fläche mit einem oder mehreren Bondpads 905 jedes Mikroplättchens 102 freizulegen. In einem Beispiel ist jedes der Mikroplättchen 102 zum Beispiel um einen Mikroplättchenversatz 906 versetzt, der entsprechend das jeweilige Mikroplättchen in Bezug auf ein angrenzendes Mikroplättchen abstuft. In einem anderen Beispiel werden die Mikroplättchen 102 unterschiedlich versetzt (und optional in verschiedene Richtungen), um entsprechend ein oder mehrere Bondpads 905 entsprechend dem Versatz freizulegen. Dies bedeutet, dass ein oder mehrere Mikroplättchen 102 mehr oder weniger oder in unterschiedliche Richtungen entsprechend der Positionen der jeweiligen Bondpads 905 versetzt werden.
  • Wie in 9 gezeigt wird jedes der Mikroplättchen in die gleiche Richtung gestaffelt und ergeben somit eine gestaffelte Form (stufenversetzt), um die entsprechenden Bondpads 905 jedes der Würfelplättchen 102 freizulegen (mit Ausnahme des untersten Mikroplättchens 102 des Halbleiterelements 900). Wie oben beschrieben wird jedes der Mikroplättchen 102 in entsprechende Mikroplättchen-Baueinheiten 902 eingebaut. Wie gezeigt enthält jede der Mikroplättchen-Baueinheiten 902 ebenso ein oder mehrere entsprechende Kanten 904 für jedes der Mikroplättchen 102.
  • Wie weiterhin in 9 gezeigt sind alle Vielzahlen von Mikroplättchen 102 miteinander verbunden, zum Beispiel mit einem Kleber 908, der auf die Oberflächen, die dem angrenzenden Mikroplättchen 102 gegenüber liegen aufgetragen ist. Der Kleber 908 hält jedes der Mikroplättchen 102 in der abgestuften Konfiguration und hält entsprechend den Mikroplättchenversatz 906 wie in 9 gezeigt (ein Beispiel eines Mikroplättchenversatzes), um somit die Bondpads 905 in einer freigelegten Konfiguration für die spätere Durchschaltung zu halten. In einem Beispiel wird die Vielzahl von Mikroplättchen 102 mit dem Kleber 908 vor der Anwendung der Formmasse zusammengehalten, wie z. B. die zuvor in 2 gezeigte Formmasse 200. Wie zuvor beschrieben härtet sich die Formmasse 202 in einen dielektrischen Kunststoffen und stellt entsprechend die Kanten 904 für jede der Mikroplättchen-Baueinheiten 902. Nach dem Kleben jedes der Mikroplättchen 102 wird die Formmasse 202 um die geschichteten Mikroplättchen 102 gegeben, um dann einen Zwischenschritt des Halbleiterbauelements 900 zu bilden.
  • Eine oder mehrere Bohrungen 912 werden durch eine oder mehrere der Kanten 904 gebohrt, um dann entsprechend die Durchschaltung zwischen den Mikroplättchen 102 und eine entsprechende Umverdrahtungsebene 910 zu ergeben, die mit einem oder mehreren der Mikroplättchen 102 (z. B. das in 9 gezeigte unterste Mikroplättchen) neben dem Ball Grid Array 114 verbunden ist. Wie in 9 gezeigt ist jede der Bohrungen 912 mit den entsprechenden Bondpads 905 für die jeweiligen darüberlegenden Mikroplättchen 102 verkoppelt. Die Vielzahl der Bohrungen 912 in Verbindung mit jedem der Mikroplättchen 102 dehnen sich entsprechend von den Bondpads 905 durch eine oder mehrere der Kanten 904 aus, die mit den entsprechenden Mikroplättchen-Baueinheiten 902 verbunden sind. Dies bedeutet, dass das oberste Mikroplättchen 102 des Halbleiterbauelements 900 eine oder mehrere Bohrungen 912 enthält, die sich durch die jeweiligen Kanten der darunterliegenden Mikroplättchen 102 ausdehnen.
  • Nach der Bildung der Bohrungen 912 (z. B. durch mechanische Bohrung, Lithographie, Laserbohren oder ähnlichem) wird eine Umverdrahtungsebene 910 ähnlich der in 2 gezeigte Umverdrahtungsebene 202 für mindestens eines der Mikroplättchen 102 vorgegeben, wie das dem Boden des Halbleiterbauelements 900 neben dem Ball Grid Array 114 entsprechende Mikroplättchen 102. In einem Beispiel bietet die Umverdrahtungsebene 910 eine ausgefächerte Konfiguration von Leiterbahnen, die sich über die Anschlussfläche des Mikroplättchens 102 sowie die entsprechende Gesamtanschlussfläche der geschichteten Mikroplättchen 102 ausdehnen. Dies bedeutet, wie in 9 gezeigt, dass sich die Umverdrahtungsebene 910 unter jedem der Mikroplättchen 102 ausdehnt und Leiterbahnen für die Durchschaltung darstellt, wobei die Bohrungen 912 sich von den jeweiligen Bondpads 905 jedes der Mikroplättchen 102 durch die Kanten 904 ausdehnen. In einem weiteren Beispiel wird das Ball Grid Array 114 nach der Bildung der Umverdrahtungsebene 910 auf das Halbleiterbauelement 900 entlang der Umverdrahtungsebene 910 aufgetragen, um die Eingangs- und Ausgangsverbindungen für das Halbleiterbauelement 900 vorzugeben.
  • Mit Verweis auf 10 wird ein weiteres Beispiel eines Verfahrens zur Bildung eines Halbleiters (z. B. das in 9 gezeigte Halbleiterbauelement 900) angeboten. Wie für das zuvor beschriebene und in 5 dargestellte Verfahren, wird das Verfahren in einer Reihe schematischer Schritte 1001, 1003, 1005 und 1007 gezeigt. Bei 1001 wird eine Vielzahl von Mikroplättchen 102, die von einem oder mehreren monolithischen Halbleiterscheiben vereinzelt wurde, auf ihre Funktionsfähigkeit getestet. Die funktionsfähigen Mikroplättchen 102 (ohne Fehler oder Beschädigungen) werden dann in eine Mikroplättchenschicht 1002 zusammengefügt. So werden zum Beispiel die Mikroplättchen 102 eines oder mehrerer Mikroplättchenschichten 1002 zusammengeklebt. Wie in Schritt 1001 gezeigt, verfügt die Mikroplättchenschicht 1002 über eine abgestufte Konfiguration (schrittweise, versetzt oder ähnliches), die die Bondpads 905 von mindestens einer Fläche jedes Mikroplättchens 102 der Mikroplättchenschicht 1002 freilegt. Wie oben beschrieben, werden die Mikroplättchen 102 entsprechend dem Standort und der Anzahl der jeweiligen Bondpads 905 in einem anderen Beispiel verschieden stark oder in verschiedene Richtung versetzt.
  • Mit Bezug auf Schritt 1003 in 10 wird jede der Mikroplättchenschichten 1002 in eine Einfassleiste 1004 mit einer Reihe von Hohlräumen eingefügt, die so bemessen und geformt sind, dass sie jede der Mikroplättchenschichten 1002 aufnehmen können. Nach dem Einfügen der Mikroplättchenschichten 1002 in die Hohlräume der Einfassleiste 1004 wird eine Formmasse um die Vielzahl von Mikroplättchenschichten 1002 innerhalb der Einfassleiste 1004 gegeben, um die Kanten 904 der in 9 gezeigten Mikroplättchen-Baueinheiten 902 zu bilden. Wie hier beschrieben, besteht die Formmasse 202 in einem Beispiel aus einem Harz, der einen dielektrischen Kunststoff mit einem geringeren Elastizitätsmodul im Vergleich zu dem Material der Mikroplättchen bildet (z. B. Silikon). Die Einfassleiste 1004 in Kombination mit bildet ein rekonstituiertes Mikroplättchenfeld 1006 mit einer Vielzahl der darin enthaltenen geformten Mikroplättchenschichten. Schritt 3 zeigt eine kreisförmige (Halbleiterscheiben-förmige) Einfassleiste 1004. In einem anderen Beispiel hat die Einfassleiste eine andere Form, wie z. B. das in 4 gezeigte Rechteck oder Quadrat.
  • Wie in Schritt 1003 gezeigt, enthalten die durch die Mikroplättchenschicht 1002 gebildeten Mikroplättchen-Bauelemente 902 die Kanten 904, die sich seitlich von dem der Mikroplättchen 102 ausdehnen. Wie in dieser Konfiguration gezeigt, wird die Mikroplättchenschicht 1002 innerhalb der Formmasse 202 gestaffelt. Jede der Kanten 904 für die jeweiligen Mikroplättchen 102 variiert entsprechend in der Querabmessung entsprechend dem versetzten Standort jedes der Mikroplättchen 102 innerhalb der Mikroplättchenschicht 1002. Die durch den Versatz der Mikroplättchen freigelegten Bondpads 905 beschichten die Unterseite (wie in 10 dargestellt) der Mikroplättchenschicht 1002 zu den Kanten 904 der darunterliegenden Mikroplättchen 1002.
  • In Schritt 1005 wird eine Vielzahl von Bohrungen 912 in die Kanten 904 gebohrt, die unter den Bondpads 905 liegen, um jedes der Mikroplättchen 102 mit einer Umverdrahtungsebene 910 zu schalten, die am Mikroplättchen 102 liegt. So wird zum Beispiel in dem in 10 gezeigten Beispiel das unterste Würfelplättchen (in dieser umgekehrten Konfiguration als oberstes Würfelplättchen gezeigt) mit der Umverdrahtungsebene 910 angeboten. Wahlweise wird die Vielzahl von Bohrungen 912 vor der Bildung der Leiterbahnen der Umverdrahtungsebene 910 in die Kanten 904 gebohrt, um entsprechend die Durchgänge zu bilden, die leitfähiges Material zur Durchschaltung mit der später gebildeten Umverdrahtungsebene 910 empfangen. Ein leitfähiges Material wird in die Kanäle der Bohrungen 912 gegeben, um dann die Vielzahl von Mikroplättchen 102 der Mikroplättchenschicht 1002 mit der Umverdrahtungsebene des Halbleiterbauelements 900 zu schalten. In einem anderen Beispiel wird die Umverdrahtungsebene 910 vor dem Bohren der Bohrungen 912 gebildet.
  • In Schritt 1007 wird das Halbleiterbauelement 900 durch Auftragen eines Ball Grid Array 114 auf die zuvor in Schritt 1005 gebildete Umverdrahtungsebene 910 fertiggestellt. Wie in Schritt 1007 gezeigt, wird das Halbleiterbauelement 900 dann von dem rekonstituierten Mikroplättchenfeld 1006 vereinzelt. Eine Vielzahl von Halbleiterbauelementen 900 werden von dem gleichen rekonstituierten Mikroplättchenfeld 1006 vereinzelt.
  • Wie bei dem zuvor beschriebenen Halbleiterbauelement 100, bietet das in den 9 und 10 gezeigte Halbleiterbauelement 900 direkte Verbindungen mit einer Umverdrahtungsebene 910, zum Beispiel eine mit dem untersten Mikroplättchen 102 und der Mikroplättchenschicht 1002 verbundene Umverdrahtungsebene 910. Die Vielzahl von Bohrungen 912 stellt eine direkte Verbindung mit der Umverdrahtungsebene 910 bereit, ohne einen ansonsten größeren Formdeckel zu erfordern, der eine Vielzahl von Drahtbonds enthalten und einkapseln soll, die sich von jedem der Mikroplättchen auf ein Substrat (größer als die Umverdrahtungsebene 910) unter der Mikroplättchenschicht ausdehnen. Die gestaffelte Konfiguration der Mikroplättchenschicht 1002 legt die Bondpads 905 eines oder mehrerer Mikroplättchen 102 frei und ermöglicht somit das Ausdehnen der Bohrungen 912 von dem Bondpads 905 durch die Kanten 904 zur Schaltung jedes der entsprechenden Mikroplättchen 102 mit der Umverdrahtungsebene 910. Die durch die Bohrungen 912 vorgegebenen Direktverbindungen zwischen den Bondpads 905 und der Umverdrahtungsebene ermöglichen eine niedrige Schicht der Formmasse im Vergleich zu dem tieferen (dickeren) Formdeckel, der für die zuverlässige Verkapselung der Drähte erforderlich wäre, wie zum Beispiel in 504 in 5 gezeigt.
  • Zusätzlich und wie zuvor beschrieben, werden die Schäden am Halbleiterbauelement 900 durch die Bohrungen 912 durch die Formmasse 202 (ein dielektrischer Kunststoff) minimiert, da das Bohren durch das Halbleiterbauelement 900 durch das das weichere Material (geringeres Elastizitätsmodul) der Formmasse 202 im Vergleich zu dem härteren Material Silikon der Mikroplättchen 102 erfolgt. Zudem wird der Prozess der Bildung der Umverdrahtungsebene 910 mit dem in 10 gezeigten Verfahren auf eine der Mikroplättchen 102 der Mikroplättchenschicht 1002 schutzgetrennt. Wie hier beschrieben wird die Umverdrahtungsebene 910 auf das unterste Mikroplättchen 102 der Mikroplättchenschicht 1002 aufgetragen. Entsprechend dehnen sich Bohrungen 912 durch die seitlichen Kanten 902 der Mikroplättchen 102 der Mikroplättchenschicht 1002 auf die Umverdrahtungsebene 910 aus, die mit dem untersten Mikroplättchen 102 verbunden ist. Die Umverdrahtungsebene 910 konsolidiert somit die Schaltungen jeder Vielzahl von Umverdrahtungsebenen, die andererseits mit jedem der Mikroplättchen 102 in einer einzigen Umverdrahtungsebene, die auch Schaltungen mit dem Ball Grid Array 114 stellt, verbunden sind. In einem anderen Beispiel enthält das unterste Mikroplättchen 102 eine Vielzahl von Umverdrahtungsebenen (z. B. mehrere nebeneinanderliegende Ebenen 910), die örtlich auf das Mikroplättchen begrenzt sind, während die übrigen Mikroplättchen 102, die über dem untersten Mikroplättchen 102 liegen, mit den Bohrungen 912 geschaltet sind. In wiederum einem anderen Beispiel enthält jedes der Mikroplättchen 102 eine entsprechende Umverdrahtungsebene 910 und die Mikroplättchen 102 sind durch die Umverdrahtungsebenen 910 mit den Bohrungen 912 geschaltet.
  • Ein Beispiel eines elektronischen Bauelements, das Halbleiterbauelemente 100, 900, wie in dieser Veröffentlichung beschriebenen, verwendet, ist hier angegeben, um ein Beispiel einer übergeordneten Geräteanwendung für diese Veröffentlichung zu zeigen. 11 ist ein Blockdiagramm eines elektronischen Bauelements 1100, das mindestens ein Halbleiterbauelement umfasst, das mit den Fertigungsverfahren und einer Struktur gebaut wird, die mit mindestens einer Ausführungsform der Veröffentlichung übereinstimmt. Das elektronische Bauelement 1100 ist nur ein Beispiel für ein elektronisches System, in dem Ausführungsformen dieser Veröffentlichung verwendet werden. Beispiele für elektronische Bauelemente 1100 sind u. a. Personal Computer, Tablets, Mobiltelefone, Spielvorrichtungen, MP3 oder sonstige digitale Musikgeräte usw. In diesem Beispiel enthält das elektronische Bauelement 1100 einen Datenprozessor, der einen Systembus 1102 zur Verkopplung der verschiedenen Bestandteile des Systems beinhaltet. Der Systembus 1102 bietet Kommunikationsverbindungen unter den verschiedenen Bestandteilen des elektronischen Bauelements 1100 und kann als ein einzelner Bus, als eine Kombination aus Bussen oder auf eine anderer geeignete Art eingesetzt werden.
  • Eine elektronische Baugruppe 1110 ist an den Systembus 1102 gekoppelt. Die elektronische Baugruppe 1110 kann eine Schaltung oder eine Kombination aus Schaltungen enthalten. In einer Ausführungsform enthält die elektronische Baugruppe 1110 einen Prozessor 1112 beliebiger Art. Im Sinne dieser Schrift bedeutet der Begriff „Prozessor” jede Art von Computerbeschaltung, wie z. B. ein Mikroprozessor, ein Mikrocontroller, ein Complex Instruction-Set Computing(CISC)-Mikroprozessor, ein Reduced Instruction-Set(RISC)-Mikroprozessor, ein Very Long Instruction Word(VLIW)-Mikroprozessor, ein Grafikprozessor, ein Digital Signal Prozessor (DSP), Mehrkernprozessor oder jede andere Art von Prozessor oder Verarbeitungsschaltung.
  • Andere Arten von Schaltungen, die in der elektronischen Baugruppe 1110 beinhaltet sein können, sind eine kundenspezifische Schaltung oder eine anwendungsspezifische integrierte Schaltung (ASIC) oder ähnliches, wie z. B. eine oder mehrere Schaltungen (wie z. B. eine Kommunikationsschaltung 1114) für die Verwendung in drahtlosen Geräten wie Mobiltelefone, Personal Data Assistants, tragbare Computer, Funksprechgeräte und ähnliche elektronische Systemen. Der IC kann jede Art von Funktion ausüben.
  • Das elektronische Bauelement 1100 (z. B. ein Laufwerk wie z. B. ein Solid State Drive oder Flash-Memory) kann ebenso einen externen Speicher 1120 enthalten, der wiederum ein oder mehrere Speicherelemente enthalten kann, die für die besondere Anwendung geeignet sind, wie z. B. ein Hauptspeicher 1122 in Form von Random Access Memory (RAM), eine oder mehrere Festplatten 1124 oder ein oder mehrere Laufwerke, die Wechseldatenträger wie Compact Disks (CD), Flash-Memory-Cards, Digital Video Disks (DVD) und ähnliches bearbeiten.
  • Das elektronische Bauelement 1100 kann auch ein oder mehrere Anzeigegeräte 1116, einen oder mehrere Lautsprecher 1118, eine Tastatur oder einen Controller 1130 enthalten, der wahlweise eine Maus, einen Trackball, eine Touchscreen, Spracherkennung oder ein anderes Gerät enthalten kann, das es dem Systemanwender ermöglicht, Informationen in das elektronische Bauelement 1100 einzugeben und davon abzurufen.
  • Um das Verfahren und die darin enthaltenen Geräte besser darzustellen, stellen wir eine unvollständige Liste von Ausführungsformen bereit:
  • Beispiel 1 ist ein Gerät für ein Verfahren zur Fertigung eines geschichteten Halbleiterbauelements mit: Bilden von Kanten auf einem ersten Mikroplättchen und einem zweiten Mikroplättchen, die Kanten dehnen sich seitlich vom ersten und zweiten Mikroplättchen aus; Schichten des zweiten Mikroplättchens über das erste Mikroplättchen; und Bohren einer oder mehrerer Bohrungen nach dem Schichten durch die Kanten, wobei sich die eine oder mehreren Bohrungen zwischen den ersten und zweiten Mikroplättchen ausdehnen.
  • In Beispiel 2 kann der behandelte Gegenstand von Beispiel 1 wahlweise das Befüllen einer oder mehrerer Bohrungen mit einem leitfähigen Material beinhalten, um die ersten und zweiten Mikroplättchen elektrisch miteinander zu verbinden.
  • In Beispiel 3 kann der behandelte Gegenstand einer der Beispiele 1–2 wahlweise beinhalten, dass das Bilden von Kanten das Bilden eines dielektrischen Teils über dem ersten Mikroplättchen und dem zweiten Mikroplättchen beinhaltet, wobei die Kanten mit dem dielektrischen Teil gebildet werden.
  • In Beispiel 4 kann der behandelte Gegenstand aus einem der Beispiele 1–3 wahlweise beinhalten, dass das Bilden des dielektrischen Teils das Formen von Harz um das erste Mikroplättchen und das zweite Mikroplättchen beinhaltet, wobei die Kanten mit dem Harz gebildet werden.
  • In Beispiel 5 kann der behandelte Gegenstand einer der Beispiele 1–4 wahlweise das Bilden eines ersten rekonstituierten Mikroplättchenfeldes mit einer ersten Vielzahl von Mikroplättchen, die in einer Einfassleiste geformt sind, beinhalten, wobei die ersten Vielzahl von Mikroplättchen das erste Mikroplättchen enthält, und das Bilden eines zweiten rekonstituierten Mikroplättchenfeldes mit einer zweiten Vielzahl von Mikroplättchen, die in eine anderer Einfassleiste geformt sind, wobei die zweite Vielzahl von Mikroplättchen das zweite Mikroplättchen enthält; und das Bilden von Kanten das Einfassen einer Peripherie der Mikroplättchen in dem ersten und zweiten rekonstituierten Mikroplättchenfeld mit einem dielektrischen Material.
  • In Beispiel 6 kann der behandelte Gegenstand aus einem der Beispiele 1–5 wahlweise das Sortieren der Mikroplättchen in die erste Vielzahl von Mikroplättchen und die zweite Vielzahl von Mikroplättchen beinhaltet, um sicherzustellen, dass nur funktionsfähige Mikroplättchen für die Bildung des ersten und zweiten rekonstituierten Mikroplättchenfeldes verwendet werden.
  • In Beispiel 7 kann der behandelte Gegenstand aus einem der Beispiele 1–6 wahlweise das Trennen einzelner Schichten erster und zweiter geklebter Mikroplättchen von dem ersten und zweiten rekonstituierten Mikroplättchenfeld beinhalten.
  • In Beispiel 8 kann der behandelte Gegenstand aus einem der Beispiele 1–7 wahlweise beinhalten, dass das Bohren der einen oder mehrerer Bohrungen aus einer oder mehreren Laserbohrungen, mechanischem Bohren oder chemischem Ätzen besteht.
  • In Beispiel 9 kann der behandelte Gegenstand einer der Beispiele 1–8 wahlweise beinhalten, dass das Bohren einer oder mehrerer Bohrungen durch die ersten und zweiten Mikroplättchen regelmäßig ist.
  • In Beispiel 10 kann er behandelte Gegenstand einer der Beispiele 1–9 wahlweise das Bilden einer oder mehrerer Umverdrahtungsebenen leitfähiger Leiterspuren über ein oder mehrere der ersten oder zweiten Mikroplättchen oder Kanten, die eine oder mehrere Bohrungen, die mit den Leiterspuren an den Kanten kommunizieren, beinhalten.
  • In Beispiel 11 kann der behandelte Gegenstand aus einem der Beispiele 1–10 optional beinhalten, dass das Schichten des ersten Mikroplättchens über das zweite Mikroplättchen das Staffeln des zweiten Mikroplättchens im Verhältnis zum ersten Mikroplättchen beinhaltet, um zumindest einen Bondpad des zweiten Mikroplättchens freizulegen.
  • In Beispiel 12 kann der behandelte Gegenstand aus einem der Beispiele 1–11 wahlweise beinhalten, dass das Bohren der einen oder mehrerer Bohrungen das Bohren von mindestens einer Bohrung durch die Kante des ersten Mikroplättchens beinhaltet, wobei die mindestens eine Bohrung sich auf zumindest das eine Bondpad des zweiten Mikroplättchens ausdehnt.
  • In Beispiel 13 kann der behandelte Gegenstand aus einem der Beispiele 1–12 wahlweise ein A-Verfahren für die Fertigung eines geschichteten Halbleiterbauelements beinhalten, dass Folgendes umfasst: Sortieren von Mikroplättchen in eine Vielzahl funktionsfähiger Mikroplättchen, die Vielzahl von funktionsfähigen Mikroplättchen wird auf Funktionsfähigkeit getestet; und das Bilden von mindestens einem ersten rekonstituierten Mikroplättchenfeld mit: Anordnen der sortierten Vielzahl von funktionsfähigen Mikroplättchen in einer Einfassleiste und Formen eines Harzes um die Vielzahl von funktionsfähigen Mikroplättchen innerhalb der Einfassleiste, um das erste rekonstituierte Mikroplättchenfeld zu bilden, die aus dem Harz gebildeten Kanten dehnen sich seitlich von jedem der funktionsfähigen Mikroplättchen aus.
  • In Beispiel 14 kann der behandelte Gegenstand aus einem der Beispiele 1–13 wahlweise das Wiederholen des Anordnens und Formens beinhalten, um ein zweites rekonstituiertes Mikroplättchenfeld zu bilden, die Kanten dehnen sich seitlich von jedem Mikroplättchen der Vielzahl funktionsfähiger Mikroplättchen des zweiten rekonstituierten Mikroplättchenfeldes weg aus.
  • In Beispiel 15 kann der behandelte Gegenstand aus einem der Beispiele 1–14 wahlweise das Koppeln des ersten rekonstituierten Mikroplättchenfeldes an das zweite rekonstituierte Mikroplättchenfeld beinhalten; und das Bohren einer oder mehrerer Bohrungen in den verkoppelten ersten und zweiten rekonstituierten Mikroplättchenfeldern, die eine oder mehreren Bohrungen innerhalb der Kanten der Vielzahl funktionsfähiger Mikroplättchen und die eine oder mehreren Bohrungen dehnen sich zwischen den ersten und zweiten rekonstituierten Mikroplättchenfeldern aus.
  • In Beispiel 16 kann der behandelte Gegenstand aus einem der Beispiele 1–15 wahlweise beinhalten, dass das Verkoppeln des ersten rekonstituierten Mikroplättchenfeld mit dem zweiten rekonstituierten Mikroplättchenfeld das Ausrichten der Vielzahlen von funktionsfähigen Mikroplättchen jedes der ersten und zweiten rekonstituierten Mikroplättchenfelder beinhaltet.
  • In Beispiel 17 kann der behandelte Gegenstand aus einem der Beispiele 1–16 wahlweise das Trennen der ersten und zweiten rekonstituierten Mikroplättchenfelder in eine Vielzahl von vielschichtigen Gehäusen beinhalten, wobei jedes der vielschichtigen Gehäuse beinhaltet: mindestens zwei Mikroplättchen der Vielzahl funktionsfähiger Mikroplättchen der ersten und zweiten rekonstituierten Mikroplättchenfelder und mindestens eine Bohrung der einen oder mehreren Bohrungen.
  • In Beispiel 18 kann der behandelte Gegenstand aus einem der Beispiele 1–17 wahlweise beinhalten, dass das Bohren einer oder mehrerer Bohrungen in den verkoppelten ersten und zweiten rekonstituierten Mikroplättchenfeldern das Bohren einer oder mehrerer Bohrungen durch die Kanten der Vielzahl funktionsfähiger Mikroplättchen beinhaltet.
  • In Beispiel 19 kann der behandelte Gegenstand aus einem der Beispiele 1–18 wahlweise das Befüllen der einen oder mehrerer Bohrungen mit einem leitfähigen Material beinhalten, um die ersten und zweiten rekonstituierten Mikroplättchenfelder elektrisch zu verkoppeln.
  • In Beispiel 20 kann der behandelte Gegenstand aus einem der Beispiele 1–19 wahlweise beinhalten, dass das Bilden mindestens des ersten rekonstituierten Mikroplättchenfeldes das Bilden einer oder mehrerer Umverdrahtungsebenen von Leiterbahnen über die Vielzahl der funktionsfähigen Mikroplättchen und die entsprechenden Ränder, die eine oder mehreren mit den Leiterbahnen an den Kanten kommunizierenden Bohrungen.
  • In Beispiel 21 kann der behandelte Gegenstand aus einem der Beispiele 1–20 wahlweise beinhalten, dass das Anordnen der sortierten Vielzahl funktionsfähiger Mikroplättchen innerhalb der Einfassleiste das Anordnen der sortierten Vielzahl funktionsfähiger Mikroplättchen in einer oder mehreren gestaffelten Mikroplättchenschichten innerhalb der Einfassleiste beinhaltet, wobei jede der einen oder mehreren gestaffelten Mikroplättchenschichten zwei oder mehr Mikroplättchen enthält und mindestens eines der zwei oder mehr Mikroplättchen im Verhältnis zu einem angrenzenden Mikroplättchen gestaffelt ist.
  • In Beispiel 22 kann der behandelte Gegenstand aus einem der Beispiele 1–21 wahlweise beinhalten, dass das Formen des Harzes um die Vielzahl von betriebsfähigen Mikroplättchen das Form des Harzes um das eine oder jedes der mehreren gestaffelten Mikroplättchenschichten beinhaltet.
  • In Beispiel 23 kann der behandelte Gegenstand aus einem der Beispiele 1–22 wahlweise ein Halbleiterbauelement beinhaltet, das Folgendes umfasst: ein erstes Mikroplättchen; ein zweites, über das erste Mikroplättchen geschichtete Mikroplättchens; Kanten, die sich seitlich von jedem der ersten und zweiten Mikroplättchen weg ausdehnen, eine erste Umverdrahtungsebene, die sich über das Mikroplättchen und die Kante des ersten Mikroplättchens ausdehnt; und eine oder mehrere Bohrungen, die sich durch mindestens eine der entsprechenden Kanten ausdehnen, die eine oder mehreren Bohrungen, die durch die Kanten mit den ersten und zweiten Mikroplättchen kommunizieren.
  • In Beispiel 24 kann der behandelte Gegenstand aus einem der Beispiele 1–23 wahlweise beinhalten, dass die entsprechenden Kanten geformte Harzkanten sind, die um die entsprechenden ersten und zweiten Mikroplättchen herum geformt sind, die eine oder mehreren Bohrungen dehnen sich durch mindestens eine der geformten Kanten aus.
  • In Beispiel 25 kann der behandelte Gegenstand aus einem der Beispiele 1–24 wahlweise dielektrische Teile beinhalten, die über jedes der ersten und zweiten Mikroplättchen gebildet werden, wobei die dielektrischen Teile die eine oder mehreren Kanten enthalten und die eine oder mehreren Bohrungen dehnen sich durch die dielektrischen Teile aus.
  • In Beispiel 26 kann der behandelte Gegenstand aus einem der Beispiele 1–25 wahlweise beinhalten, dass die eine oder mehreren Bohrungen seitlich von den ersten und zweiten Mikroplättchen beabstandet sind.
  • In Beispiel 27 kann der behandelte Gegenstand aus einem der Beispiele 1–26 wahlweise eine zweite Umverdrahtungsebene beinhalten, die sich über das erste Mikroplättchen und die Kante des zweiten Mikroplättchens ausdehnt.
  • In Beispiel 28 kann der behandelte Gegenstand aus einem der Beispiele 1–27 wahlweise beinhalten, dass die ersten und zweiten Umverdrahtungsebenen eine ausgefächerte Konfiguration der Leiterbahnen bieten, die sich über und über die jeweiligen Anschlussflächen der ersten und zweiten Mikroplättchen hinaus ausdehnen, und die eine oder mehreren Bohrungen kommunizieren mit den ersten und zweiten Umverdrahtungsebenen.
  • In Beispiel 29 kann der behandelte Gegenstand aus einem der Beispiele 1–27 wahlweise beinhalten, dass die Bohrungen gebohrte Bohrungen sind, die zumindest in einer der entsprechenden Kanten nach dem Schichten des zweiten Mikroplättchens über das ersten Mikroplättchen gebildet werden.
  • In Beispiel 30 kann der behandelte Gegenstand aus einem der Beispiele 1–29 wahlweise eine Vielzahl von Mikroplättchen mit den ersten und zweiten Mikroplättchen beinhalten, die Kanten dehnen sich seitlich von jeder Vielzahl von Mikroplättchen aus, die Vielzahl von Mikroplättchen sind befinden sich in einer geschichteten Konfiguration und die eine oder mehreren Bohrungen dehnen sich durch mindestens zwei der entsprechenden Kanten der Vielzahl von Mikroplättchen aus.
  • In Beispiel 31 kann der behandelte Gegenstand aus einem der Beispiele 1–30 optional beinhalten, dass das zweite Mikroplättchen im Verhältnis zum ersten Mikroplättchen gestaffelt ist, wobei das zweite Mikroplättchen mindestens ein freigelegtes Bondpad entsprechend der Staffelung beinhaltet.
  • In Beispiel 32 kann der behandelte Gegenstand aus einem der Beispiele 1–31 wahlweise beinhalten, dass die eine oder mehreren Bohrungen sich durch die Kante des ersten Mikroplättchens auf zumindest ein freigelegtes Bondpad des zweiten Mikroplättchens ausdehnt.
  • Jedes dieser unbegrenzten Beispiele kann für sich selbst stehen oder in verschiedenen Permutationen oder Kombinationen mit einem oder mehreren der anderen Beispiele kombiniert werden.
  • Die vorstehende ausführliche Beschreibung schließt Verweise auf die begleitenden Zeichnungen ein, die einen Teil der ausführlichen Beschreibung bilden. Die Zeichnungen zeigen anhand einer Veranschaulichung spezielle Ausführungsformen, in denen die Erfindung realisiert werden kann. Diese Ausführungsformen werden hier auch als „Beispiele” bezeichnet. Solche Beispiele können Elemente zusätzlich zu denjenigen, die gezeigt oder beschrieben sind, einschließen. Die Erfinder ziehen jedoch auch Beispiele in Betracht, bei denen nur diejenigen Elemente, die gezeigt oder beschrieben sind, bereitgestellt werden. Des Weiteren ziehen die Erfinder auch Beispiele unter Verwendung jeder Kombination oder Permutation von diesen Elementen, die gezeigt oder beschrieben sind (oder ein oder mehrere Aspekte davon) in Betracht, entweder in Bezug auf ein spezielles Beispiel (oder in Bezug auf einen oder mehrere Aspekte davon) oder in Bezug auf andere Beispiele (oder einen oder mehrere Aspekte davon), die hier gezeigt oder beschrieben sind.
  • In diesem Dokument wird der Begriff „ein” verwendet, wie es in Patentschriften üblich ist, um eines oder mehr als eines einzuschließen, unabhängig von anderen Fällen oder Verwendungen von „wenigstens ein” oder „ein oder mehr”. In diesem Dokument wird der Begriff „oder” verwendet, um auf ein nicht exklusives oder zu verweisen, sodass „A oder B” „A, aber nicht B”, „B, aber nicht A” und „A und B” einschließt, sofern es nicht anderweitig angegeben. In diesem Dokument sind die Begriffe „beinhalten” und „bei der/dem” als die eindeutigen Äquivalente der entsprechenden Begriffe „umfassend” bzw. „wobei” verwendet. Außerdem sind in den folgenden Ansprüchen die Begriffe „beinhalten” und „umfassen” offen, d. h., ein System, Bauelement, Artikel, eine Zusammensetzung, Formulierung oder ein Verfahren, das Elemente zusätzlich zu den nach solch einem Begriff in einem Anspruch aufgeführten einschließt, immer noch als in den Umfang dieses Anspruchs fallend angesehen werden. Außerdem werden in den folgenden Ansprüchen die Begriffe „erste”, „zweite” und „dritte” usw. lediglich als Kennzeichen verwendet und sollen ihren Objekten keine numerischen Anforderungen auferlegen.
  • Die vorstehende Beschreibung ist dazu beabsichtigt, veranschaulichend und nicht begrenzend zu wirken. Beispielsweise können die oben beschriebenen Beispiele (oder ein oder mehrere Aspekte davon) in Kombination miteinander verwendet werden. Andere Ausführungsformen, können beispielsweise durch einen Fachmann nach dem Überprüfen der vorstehenden Beschreibung verwendet werden. Die Zusammenfassung wird in Übereinstimmung mit 37 C.F.R. § 1.72(b) bereitgestellt, die es dem Leser ermöglicht, schnell die Natur der technischen Veröffentlichung zu bestimmen. Sie wird eingereicht mit dem Verständnis, dass sie nicht dazu verwendet wird, den Umfang oder die Bedeutung der Ansprüche zu interpretieren oder einzuschränken. Außerdem können in der vorstehenden ausführlichen Beschreibung verschiedene Merkmale gruppiert werden, um die Offenbarung zu straffen. Dies sollte nicht als Absicht interpretiert werden, dass ein nicht beanspruchtes offenbartes Merkmal für irgendeinen Anspruch wesentlich ist. Eher kann der Erfindungsgegenstand in weniger als allen Merkmalen einer speziellen offenbarten Ausführungsform liegen. Deshalb sind die folgenden Ansprüche hiermit in die ausführliche Beschreibung eingebunden, wobei jeder Anspruch selbstständig als eine separate Ausführungsform steht, und es wird in Betracht gezogen, dass diese Ausführungsformen miteinander in verschiedenen Kombinationen oder Permutationen kombiniert werden können. Der Umfang der Erfindung ist mit Verweis auf die angehängten Ansprüche festgelegt, zusammen mit dem vollen Umfang von gleichwertigen Ausführungen, zu denen die Ansprüche berechtigen.

Claims (32)

  1. Ein Verfahren zur Fertigung eines geschichteten Halbleiterbauelements, umfassend: Bilden von Kanten auf einem ersten Mikroplättchen und einem zweiten Mikroplättchen, die Kanten dehnen sich seitlich weg von den ersten und zweiten Mikroplättchen aus; Schichten des zweiten Mikroplättchens über das erste Mikroplättchen; und Bohren von einer oder mehreren Bohrungen durch die Kanten nach dem Schichten, wobei sich die eine oder mehreren Bohrungen zwischen den ersten und zweiten Mikroplättchen ausdehnen.
  2. Das Verfahren nach Anspruch 1, das weiterhin das Befüllen der einen oder mehreren Bohrungen mit einem leitfähigen Material, um die ersten und zweiten Mikroplättchen zu beschalten, umfasst.
  3. Das Verfahren nach Anspruch 1, wobei die Kantenbildung das Bilden eines dielektrischen Teils über dem ersten Mikroplättchen und dem zweiten Mikroplättchen beinhaltet, die Kanten sind mit dem dielektrischen Teil gebildet.
  4. Das Verfahren nach Anspruch 3, wobei die Bildung des dielektrischen Teils das Formen von Harz um das erste Mikroplättchen und das zweite Mikroplättchen und das Bilden der Kanten mit dem Harz beinhaltet
  5. Verfahren nach Anspruch 1, das umfasst: Bilden eines ersten rekonstituierten Mikroplättchenfeldes einschließlich einer ersten Vielzahl von Mikroplättchen, die in einer Einfassleiste geformt sind, wobei die erste Vielzahl von Mikroplättchen das erste Mikroplättchen enthält, und Bilden eines zweiten rekonstituierten Mikroplättchenfeldes einschließlich einer zweiten Vielzahl von Mikroplättchen, die in einer anderen Einfassleiste geformt sind, wobei die zweite Vielzahl von Mikroplättchen das zweite Mikroplättchen enthält, und das Bilden von Kanten beinhaltet das Einfassen einer Peripherie von Mikroplättchen in den ersten und zweiten rekonstituierten Mikroplättchenfeldern mit einem dielektrischen Material.
  6. Verfahren nach Anspruch 5, das das Sortieren der Mikroplättchen in der ersten Vielzahl von Mikroplättchen und der zweiten Vielzahl von Mikroplättchen umfasst, um sicherzustellen, dass nur die funktionsfähigen Mikroplättchen zur Bildung des ersten und zweiten rekonstituierten Mikroplättchenfeldes verwendet werden.
  7. Verfahren nach Anspruch 6, das das Trennen einzelner Schichten von ersten und zweiten geklebten Mikroplättchen aus dem ersten und zweiten rekonstituierten Mikroplättchenfeld umfasst.
  8. Verfahren nach Anspruch 1, wobei das Bohren der einen oder mehreren Bohrungen aus einer der Techniken Laserbohren, mechanisches Bohren oder chemisches Ätzen besteht.
  9. Verfahren nach Anspruch 1, wobei das Bohren der einen oder mehreren Bohrungen durch die ersten und zweiten Mikroplättchen fortlaufend ist.
  10. Verfahren nach Anspruch 1, das das Bilden einer oder mehrerer Umverdrahtungsebenen von Leiterbahnen über eine oder mehrere der ersten oder zweiten Mikroplättchen oder der Kanten umfasst, die eine oder mehreren Bohrungen kommunizieren mit den Leiterbahnen an den Kanten.
  11. Verfahren nach Anspruch 1, wobei das Schichten des ersten Mikroplättchens über das zweite Mikroplättchen das Staffeln des zweiten Mikroplättchens im Verhältnis zum ersten Mikroplättchen beinhaltet, um mindestens ein Bondpad des zweiten Mikroplättchens freizulegen.
  12. Verfahren nach Anspruch 11, wobei das Bohren der einen oder mehreren Bohrungen das Bohren von mindestens einer Bohrung durch die Kanten des ersten Mikroplättchens beinhaltet und die mindestens eine Bohrung sich auf das mindestens eine Bondpad des zweiten Mikroplättchens ausdehnt.
  13. Verfahren zur Fertigung eines geschichteten Halbleiterbauelements, umfassend: Sortieren der Mikroplättchen in eine Vielzahl von funktionsfähigen Mikroplättchen, die Vielzahl der funktionsfähigen Mikroplättchen wird auf Funktionsfähigkeit getestet; und Bilden von mindestens einem ersten rekonstituierten Mikroplättchenfeldes, einschließlich: Anordnen der sortierten Vielzahl von funktionsfähigen Mikroplättchen in einer Einfassleiste, und Formen eines Harzes um die Vielzahl funktionsfähiger Mikroplättchen innerhalb der Einfassleiste, um das erste rekonstituierte Mikroplättchenfeld zu bilden, die mit Harz gebildeten Kanten dehnen sich seitlich von jeder Vielzahl funktionsfähiger Mikroplättchen aus.
  14. Verfahren von Anspruch 13, das das Wiederholen des Anordnens und Formens umfasst, um ein zweites rekonstituiertes Mikroplättchenfeld zu bilden, die Kanten dehnen sich seitlich weg von jedem Mikroplättchen der Vielzahl funktionsfähiger Mikroplättchen des zweiten rekonstituierten Mikroplättchenfeldes aus.
  15. Verfahren nach Anspruch 14, das die Verkopplung des ersten rekonstituierten Mikroplättchenfeldes mit dem zweiten rekonstituierten Mikroplättchenfeld umfasst; und Bohren einer oder mehrerer Bohrungen in den ersten und zweiten rekonstituierten Mikroplättchenfelder, die eine oder mehreren Bohrungen innerhalb der Kanten der Vielzahl funktionsfähiger Mikroplättchen und die eine oder mehreren Bohrungen dehnen sich zwischen dem ersten und zweiten rekonstituierten Mikroplättchenfeld aus.
  16. Verfahren nach Anspruch 15, wobei das Koppeln des ersten rekonstituierten Mikroplättchenfeldes an das zweite rekonstituierte Mikroplättchenfeld das Ausrichten der Vielzahlen funktionsfähiger Mikroplättchen des ersten und zweiten rekonstituierten Mikroplättchenfeldes beinhaltet.
  17. Verfahren nach Anspruch 15, das das Trennen des ersten und zweiten rekonstituierten Mikroplättchenfeldes in eine Vielzahl von mehrschichtigen Gehäusen umfasst, wobei jedes der mehrschichtigen Gehäuse beinhaltet: mindestens zwei Mikroplättchen der Vielzahl funktionsfähiger Mikroplättchen des ersten und zweiten rekonstituierten Mikroplättchenfelds, und mindestens eine Bohrung der einen oder mehreren Bohrungen.
  18. Verfahren nach Anspruch 15, wobei das Bohren einer oder mehrere Bohrungen in dem verkoppelten ersten und zweiten rekonstituierten Mikroplättchenfeld das Bohren einer oder mehrerer Bohrungen durch die Kanten der Vielzahl funktionsfähiger Mikroplättchen beinhaltet.
  19. Verfahren nach Anspruch 15, das das Befüllen der einen oder mehreren Bohrungen mit einem leitfähigen Material umfasst, um das erste und zweite rekonstituierte Mikroplättchenfeld zu verkoppeln.
  20. Verfahren nach Anspruch 13, wobei das Bilden von mindestens des ersten rekonstituierten Mikroplättchenfeldes das Bilden einer oder mehrerer Umverdrahtungsebenen von Leiterbahnen über die Vielzahl funktionsfähiger Mikroplättchen und die entsprechenden Kanten beinhaltet, die eine oder mehreren Bohrungen kommunizieren mit den Leiterbahnen an den Kanten.
  21. Verfahren nach Anspruch 13, wobei das Anordnen der sortierten Vielzahl funktionsfähiger Mikroplättchen innerhalb der Einfassleiste das Anordnen der sortierten Vielzahl funktionsfähiger Mikroplättchen in einer oder mehreren gestaffelten Schichten von Mikroplättchen innerhalb der Einfassleiste beinhaltet, wobei jede der einen oder mehreren gestaffelten Mikroplättchenschichten zwei oder mehr Mikroplättchen beinhaltet und mindestens eines der zwei oder mehreren Mikroplättchen im Verhältnis zu dem angrenzenden Mikroplättchen gestaffelt ist.
  22. Verfahren nach Anspruch 21, wobei das Formen des Harzes um die Vielzahl der funktionsfähigen Mikroplättchen das Formen des Harzes um jede der einen oder mehreren gestaffelten Mikroplättchenschichten beinhaltet.
  23. Halbleiterbauelement umfassend: ein erstes Mikroplättchen; ein zweites, über das erste Mikroplättchen geschichtetes Mikroplättchen: Kanten, die sich seitlich weg von dem ersten und zweiten Mikroplättchen ausdehnen; eine erste Umverdrahtungsebene, die sich über das erste Mikroplättchen und die Kante des ersten Mikroplättchens ausdehnt; und eine oder mehrere Bohrungen, die sich durch mindestens eine der entsprechenden Kanten ausdehnen, die eine oder mehreren Bohrungen kommunizieren durch die Kanten mit dem ersten und zweiten Mikroplättchen.
  24. Geschichtetes Halbleiterbauelement nach Anspruch 23, wobei die entsprechenden Kanten geformte Harzkanten sind, die jeweils um das erste und zweite Mikroplättchen geformt sind, die eine oder mehreren Bohrungen dehnen sich durch mindestens eine der geformten Harzkanten aus.
  25. Geschichtetes Halbleiterbauelement nach Anspruch 23, der dielektrische Teile umfasst, die über jedes der ersten und zweiten Mikroplättchen geformt sind, wobei die dielektrischen Teile die eine oder mehreren Kanten beinhalten und die eine oder mehreren Kanten dehnen sich durch die dielektrischen Teile aus.
  26. Geschichtetes Halbleiterbauelement nach Anspruch 23, wobei die eine oder mehreren Bohrungen seitlich von dem ersten und zweiten Mikroplättchen beabstandet ist.
  27. Halbleiterbauelement nach Anspruch 23, das eine zweite Umverdrahtungsebene umfasst, die sich über das zweite Mikroplättchen und die Kante des zweiten Mikroplättchens ausdehnt.
  28. Geschichtetes Halbleiterbauelement nach Anspruch 27, die erste und zweite Umverdrahtungsebene stellen eine ausgefächerte Konfiguration von Leiterbahnen, die sich über und über die jeweiligen Anschlussflächen des ersten und zweiten Mikroplättchens hinaus ausdehnen, und die eine oder mehreren Bohrungen kommunizieren mit der ersten und zweiten Umverdrahtungsebene.
  29. Geschichtetes Halbleiterbauelement nach Anspruch 23, wobei die Bohrungen gebohrte Bohrungen sind, die nach dem Schichten des zweiten Mikroplättchens über das erste Mikroplättchen in mindestens einer der jeweiligen Kanten gebildet werden.
  30. Geschichtetes Halbleiterbauelement nach Anspruch 23, das eine Vielzahl von Mikroplättchen umfasst, die die ersten und zweiten Mikroplättchen beinhalten, die Kanten dehnen sich seitlich von jeder Vielzahl von Mikroplättchen aus, die Vielzahl von Mikroplättchen befindet sich in einer geschichteten Konfiguration, und die eine oder mehreren Bohrungen dehnen sich durch mindestens zwei der entsprechenden Kanten der Vielzahl von Mikroplättchen aus.
  31. Geschichtetes Halbleiterbauelement nach Anspruch 23, wobei das zweite Mikroplättchen im Verhältnis zum ersten Mikroplättchen gestaffelt ist, das zweite Mikroplättchen beinhaltet mindestens ein freigelegtes Bondpad entsprechend der Staffelung.
  32. Geschichtetes Halbleiterbauelement nach Anspruch 31, wobei die eine oder mehreren Bohrungen sich durch die Kante des ersten Mikroplättchens auf mindestens ein freigelegtes Bondpad des zweiten Mikroplättchens ausdehnt.
DE102014113299.8A 2013-09-27 2014-09-16 Verfahren zum verbinden von gestapelten halbleiterbauelementen und gestapeltes halbleiterbauelement Active DE102014113299B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IBPCT/CN2013/084498 2013-09-27
PCT/CN2013/084498 WO2015042886A1 (en) 2013-09-27 2013-09-27 Method for interconnecting stacked semiconductor devices

Publications (2)

Publication Number Publication Date
DE102014113299A1 true DE102014113299A1 (de) 2015-04-02
DE102014113299B4 DE102014113299B4 (de) 2024-02-22

Family

ID=51901209

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014113299.8A Active DE102014113299B4 (de) 2013-09-27 2014-09-16 Verfahren zum verbinden von gestapelten halbleiterbauelementen und gestapeltes halbleiterbauelement

Country Status (10)

Country Link
US (6) US9627358B2 (de)
EP (1) EP3050101B1 (de)
JP (1) JP2016530720A (de)
KR (2) KR101834096B1 (de)
BR (2) BR122017018407B1 (de)
DE (1) DE102014113299B4 (de)
GB (1) GB2520405B (de)
RU (1) RU2629904C2 (de)
TW (2) TWI573206B (de)
WO (1) WO2015042886A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899354B2 (en) 2013-09-27 2018-02-20 Intel Corporation Method for interconnecting stacked semiconductor devices

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107305861B (zh) * 2016-04-25 2019-09-03 晟碟信息科技（上海）有限公司 半导体装置及其制造方法
US10204884B2 (en) * 2016-06-29 2019-02-12 Intel Corporation Multichip packaging for dice of different sizes
CN107611099B (zh) * 2016-07-12 2020-03-24 晟碟信息科技（上海）有限公司 包括多个半导体裸芯的扇出半导体装置
US20180096946A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Semiconductor packages having a fiducial marker and methods for aligning tools relative to the fiducial marker
KR102569815B1 (ko) * 2016-10-01 2023-08-22 인텔 코포레이션 전자 디바이스 패키지
WO2018112914A1 (en) * 2016-12-23 2018-06-28 Intel Corporation Vertical bond- wire stacked chip-scale package with application-specific integrated circuit die on stack, and methods of making same
US10332899B2 (en) * 2017-09-29 2019-06-25 Intel Corporation 3D package having edge-aligned die stack with direct inter-die wire connections
KR102652872B1 (ko) 2018-09-04 2024-04-02 삼성전자주식회사 반도체 패키지
CN110444534A (zh) * 2019-07-17 2019-11-12 上海先方半导体有限公司 一种多层芯片封装结构及制备方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1417060A (en) 1972-10-19 1975-12-10 Ajinomoto Kk Racemization of optically active n-acyl amino acids
JP3965548B2 (ja) 2001-02-23 2007-08-29 株式会社日立製作所 駆動回路および画像表示装置
JP2003163324A (ja) 2001-11-27 2003-06-06 Nec Corp ユニット半導体装置及びその製造方法並びに３次元積層型半導体装置
US7768795B2 (en) * 2004-09-08 2010-08-03 Panasonic Corporation Electronic circuit device, electronic device using the same, and method for manufacturing the same
US8278751B2 (en) * 2005-02-08 2012-10-02 Micron Technology, Inc. Methods of adhering microfeature workpieces, including a chip, to a support member
KR100914977B1 (ko) * 2007-06-18 2009-09-02 주식회사 하이닉스반도체 스택 패키지의 제조 방법
KR20090007120A (ko) 2007-07-13 2009-01-16 삼성전자주식회사 봉지부를 통하여 재배선을 달성하는 웨이퍼 레벨 적층형패키지 및 그 제조방법
JP2009027068A (ja) 2007-07-23 2009-02-05 Alps Electric Co Ltd 半導体装置
FR2923081B1 (fr) 2007-10-26 2009-12-11 3D Plus Procede d'interconnexion verticale de modules electroniques 3d par des vias.
KR20090055316A (ko) * 2007-11-28 2009-06-02 삼성전자주식회사 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법
KR20090007120U (ko) 2008-01-10 2009-07-15 (주)온다 진공가열실을 형성한 히터실을 구비한 히트파이프
US20100193930A1 (en) 2009-02-02 2010-08-05 Samsung Electronics Co., Ltd. Multi-chip semiconductor devices having conductive vias and methods of forming the same
WO2010111825A1 (en) 2009-03-30 2010-10-07 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Electronic package and method of fabrication thereof
US8194411B2 (en) * 2009-03-31 2012-06-05 Hong Kong Applied Science and Technology Research Institute Co. Ltd Electronic package with stacked modules with channels passing through metal layers of the modules
KR20100114421A (ko) 2009-04-15 2010-10-25 삼성전자주식회사 적층 패키지
CN101866915B (zh) 2009-04-15 2015-08-19 三星电子株式会社 集成电路装置及其操作方法、存储器存储装置及电子系统
KR20110107989A (ko) 2010-03-26 2011-10-05 주식회사 하이닉스반도체 적층 반도체 패키지 형성방법
KR101124568B1 (ko) * 2010-05-31 2012-03-16 주식회사 하이닉스반도체 반도체 칩, 이를 포함하는 적층 칩 구조의 반도체 패키지
US8373280B2 (en) 2010-09-01 2013-02-12 Oracle America, Inc. Manufacturing fixture for a ramp-stack chip package using solder for coupling a ramp component
RU2461911C2 (ru) * 2010-11-30 2012-09-20 Российская Федерация, От Имени Которой Выступает Министерство Промышленности И Торговли Российской Федерации Многокристальный модуль
US9177944B2 (en) 2010-12-03 2015-11-03 Xilinx, Inc. Semiconductor device with stacked power converter
US8389333B2 (en) 2011-05-26 2013-03-05 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB package containing stacked semiconductor die electrically connected through conductive vias formed in encapsulant around die
US20130154106A1 (en) * 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
JP5912616B2 (ja) * 2012-02-08 2016-04-27 株式会社ジェイデバイス 半導体装置及びその製造方法
CN107579011A (zh) 2013-09-27 2018-01-12 英特尔公司 用于互连堆叠的半导体器件的方法
BR122017018407B1 (pt) 2013-09-27 2022-09-20 Intel Corporation Montagem de semicondutor e processo para produzir uma montagem de semicondutor
JP6961885B2 (ja) 2013-09-27 2021-11-05 インテル・コーポレーション 半導体組立体及び半導体組立体の製造方法
DE102014013299A1 (de) 2014-09-05 2016-03-10 Uwe Harenberg Verfahren zur Schaffung einer lokalen Schutzzone in Außenreinigungsmaschinen in Verbingung mit Isolatoren zur aseptischen Herstellung von Arzneimitteln
RU2664894C1 (ru) 2017-08-14 2018-08-23 Интел Корпорейшн Способ соединения многоуровневых полупроводниковых устройств

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899354B2 (en) 2013-09-27 2018-02-20 Intel Corporation Method for interconnecting stacked semiconductor devices
US10643975B2 (en) 2013-09-27 2020-05-05 Intel Corporation Method for interconnecting stacked semiconductor devices
US11024607B2 (en) 2013-09-27 2021-06-01 Intel Corporation Method for interconnecting stacked semiconductor devices
US11676944B2 (en) 2013-09-27 2023-06-13 Intel Corporation Method for interconnecting stacked semiconductor devices

Also Published As

Publication number Publication date
BR112016004369B1 (pt) 2021-02-09
EP3050101B1 (de) 2020-04-22
WO2015042886A1 (en) 2015-04-02
US20230282619A1 (en) 2023-09-07
JP2016530720A (ja) 2016-09-29
RU2629904C2 (ru) 2017-09-04
TWI627688B (zh) 2018-06-21
KR101834096B1 (ko) 2018-03-02
TW201532156A (zh) 2015-08-16
US11024607B2 (en) 2021-06-01
KR102052255B1 (ko) 2019-12-04
EP3050101A4 (de) 2017-05-24
DE102014113299B4 (de) 2024-02-22
US20180145055A1 (en) 2018-05-24
US20210327853A1 (en) 2021-10-21
GB201417060D0 (en) 2014-11-12
BR122017018407B1 (pt) 2022-09-20
GB2520405B (en) 2018-01-17
EP3050101A1 (de) 2016-08-03
US10643975B2 (en) 2020-05-05
TWI573206B (zh) 2017-03-01
GB2520405A (en) 2015-05-20
RU2016106996A (ru) 2017-08-31
US11676944B2 (en) 2023-06-13
US9627358B2 (en) 2017-04-18
KR20170127061A (ko) 2017-11-20
TW201727786A (zh) 2017-08-01
KR20160039248A (ko) 2016-04-08
US20170179082A1 (en) 2017-06-22
US20150325550A1 (en) 2015-11-12
US20210005577A1 (en) 2021-01-07
US9899354B2 (en) 2018-02-20

Similar Documents

Publication Publication Date Title
DE102014113299B4 (de) Verfahren zum verbinden von gestapelten halbleiterbauelementen und gestapeltes halbleiterbauelement
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE102013113469B4 (de) Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren
DE102016101685B4 (de) Verfahren zur herstellung eines integrierten fan-out-packages
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE602004009821T2 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE102009044712B4 (de) Halbleiter-Bauelement
DE102016102108A1 (de) Cowos-dreischichtstruktur
DE112008002480T5 (de) Mikroelektronisches Bauelement und Verfahren zu seiner Bildung
DE112013000494T5 (de) Bumpless Build-Up-Layer-Paket einschliesslich eines integrierten Wärmeverteilers
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE102008050972A1 (de) Halbleiter-Chipbaustein, Halbleiter-Chipbaugruppe und Verfahren zum Herstellen eines Bauelements
DE102005046737B4 (de) Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
DE102008022352A1 (de) Stapelartige Chip-Package-Struktur
DE102014102118A1 (de) Halbleiterbauelement
WO2003075347A2 (de) Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung
DE112011105848B4 (de) Verfahren für das Bumping einer Chip-Rückseite
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102015102682A1 (de) Elektronische baugruppe, die gestapelte elektronische komponenten enthält
DE102019130466A1 (de) Dreidimensionale integration grosser systeme
EP1614158A2 (de) Multichipmodul mit mehreren halbleiterchips sowie leiterplatte mit mehreren komponenten
DE112017004976T5 (de) Elektronisches bauelementgehäuse
DE112019000113T5 (de) Halbleiterbauteil mit einem verteilten speicherchip-modul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: 2SPL PATENTANWAELTE PARTG MBB SCHULER SCHACHT , DE

R130 Divisional application to

Ref document number: 102014020146

Country of ref document: DE

Ref document number: 102014019977

Country of ref document: DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102014020146

Country of ref document: DE

Ref document number: 102014019977

Country of ref document: DE