DE112013000494T5 - Bumpless Build-Up-Layer-Paket einschliesslich eines integrierten Wärmeverteilers - Google Patents

Bumpless Build-Up-Layer-Paket einschliesslich eines integrierten Wärmeverteilers Download PDF

Info

Publication number
DE112013000494T5
DE112013000494T5 DE112013000494.1T DE112013000494T DE112013000494T5 DE 112013000494 T5 DE112013000494 T5 DE 112013000494T5 DE 112013000494 T DE112013000494 T DE 112013000494T DE 112013000494 T5 DE112013000494 T5 DE 112013000494T5
Authority
DE
Germany
Prior art keywords
die
heat spreader
microelectronic
thermal
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112013000494.1T
Other languages
English (en)
Other versions
DE112013000494B4 (de
Inventor
Weng Hong Teh
Deepak Kulkarni
Chia-Pin Chiu
Tannaz Harirchian
John S. Guzek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112013000494T5 publication Critical patent/DE112013000494T5/de
Application granted granted Critical
Publication of DE112013000494B4 publication Critical patent/DE112013000494B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein Beispiel schließt ein Chiplagen-Paket ein, das eine mikroelektronischen Chiplage mit einer unteren Chiplagenoberfläche, einer oberen Chiplagenoberfläche, die zur unteren Chiplagenoberfläche parallel ist, und eine Chiplagenseite einschließt, wobei die mikroelektronische Chiplage eine aktive Zone und eine inaktive Zone einschließt. Das Beispiel schließt optional einen Wärmeverteiler mit einer unteren Wärmeverteileroberfläche, einer oberen Wärmeverteileroberfläche, die zur unteren Wärmeverteileroberfläche parallel ist, und wenigstens eine Wärmeverteilerseite ein, wobei der Wärmeverteiler auf der Oberseite der mikroelektronischen Chiplage in thermischer Kommunikation mit der inaktiven Zone der Chiplage angeordnet ist und von der aktiven Zone galvanisch getrennt ist. Das Beispiel schließt optional ein Verkapselungsmaterial ein, das die Chiplagenseite und die Wärmeverteilerseite und die untere Wärmeverteileroberfläche verkapselt, wobei das Verkapselungsmaterial eine Unterseite im Wesentlichen parallel zur Chiplagen-Unterseite und eine Oberseite im Wesentlichen parallel zur Chiplagen-Oberseite einschließt.

Description

  • Diese Anwendung beansprucht den Vorteil der Priorität gegenüber der US-Patentanmeldung mit der Serien-Nr. 13/631,205, eingereicht am 28. September 2012, die hier durch Bezugnahme vollständig aufgenommen ist.
  • TECHNISCHES GEBIET
  • Beispiele beziehen sich generell auf das Packaging von integrierten Schaltungen und insbesondere auf ein Bumpless Build-Up-Layer-Paket einschließlich eines integrierten Wärmeverteilers.
  • TECHNISCHER HINTERGRUND
  • Prozessoren und andere Chips mit integrierten Schaltungen können signifikante Wärme erzeugen. Während Miniaturisierungsbemühungen werden nicht nur Schaltungen in kleinere Geometrien, sondern auch mehrere Chips in kleinere Pakete hineingepresst.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • In den Zeichnungen, die nicht zwangsläufig maßstäblich gezeichnet sind, können gleiche Bezugsnummern ähnliche Komponenten in unterschiedlichen Ansichten beschreiben. Gleiche Bezugsnummern mit unterschiedlichen Buchstaben-Suffixe können unterschiedliche Instanzen von ähnlichen Komponenten darstellen. Die Zeichnungen veranschaulichen generell beispielhaft, jedoch nicht als Einschränkung, verschiedene im vorliegenden Dokument beschriebene Ausführungsformen.
  • 1 veranschaulicht eine Querschnittansicht einer gepackten Chiplage, die einen integrierten Wärmeverteiler gemäß einem Beispiel einschließt.
  • Die 2A–H veranschaulichen Schritte eines Prozesses für das Erstellen der gepackten Chiplage von 1.
  • 3A veranschaulicht eine Querschnittansicht einer gepackten Chiplage, die einen integrierten Wärmeverteiler mit einer zweiten Chiplage, die auf dem Wärmeverteiler gestapelt ist, gemäß einem Beispiel einschließt.
  • 3B veranschaulicht eine Draufsicht der gepackten Chiplage von 3A.
  • 4A–B veranschaulicht Schritte eines Prozesses für das Erstellen der gepackten Chiplage von 3A.
  • 5A veranschaulicht eine Querschnittansicht einer gepackten Chiplage, die einen integrierten Wärmeverteiler und einen integrierten Wärmeleiter gemäß einem Beispiel einschließt.
  • 5B veranschaulicht eine Schnittansicht der gepackten Chiplage entlang der Linie 5B-5B in 5A.
  • Die 6A–B veranschaulichen Schritte eines Prozesses für das Erstellen der gepackten Chiplage von 5A.
  • 7A veranschaulicht eine Querschnittansicht einer gepackten Chiplage, die einen integrierten Wärmeverteiler und einen integrierten Wärmeleiter gemäß einem Beispiel einschließt.
  • 7B veranschaulicht eine Schnittansicht der gepackten Chiplage entlang der Linie 7B-7B in 7A.
  • 7C veranschaulicht eine Schnittansicht der gepackten Chiplage entlang der Linie 7C-7C in 7A.
  • 8 ist eine Teilschnittansicht, die ein Computersystem 800 gemäß einem Beispiel darstellt.
  • 9 ist ein Schema einer Elektronik 900 gemäß einem Beispiel.
  • 10 ist ein Ablaufdiagramm, das ein Verfahren zur Herstellung einer gepackten Chiplage mit einem integrierten Wärmeverteiler gemäß einem Beispiel zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Beispiele in dieser Offenbarung beziehen sich auf ein Verfahren zur Bildung eines Wärmeverteilers, der in ein Paket integriert ist, das optional Bumpless Build-Up-Layers einschließt. Beispiele beziehen sich auch auf Verfahren zum Zusammenbau eines Bumpless Build-Up-Layer-Pakets, das einen integrierten Wärmeverteiler einschließt.
  • Die folgende Beschreibung schließt Begriffe, wie obere, untere, erste, zweite usw. ein, die nur für beschreibende Zwecke verwendet werden und nicht als einschränkend auszulegen sind. Die Beispiele einer hier beschriebenen Vorrichtung oder eines Artikels können in einer Anzahl von Positionen und Ausrichtungen hergestellt, verwendet oder versendet werden. Die Begriffe „Chiplage” und „Chip” verweisen generell auf das physikalische Objekt, welches das grundlegende Werkstück ist, das durch verschiedene Prozessabläufe in das gewünschte integrierte Schaltungsbauelement transformiert wird. Eine Chiplage wird gewöhnlich von einem Wafer vereinzelt und Wafer können aus halbleitenden, nicht halbleitenden oder aus Kombinationen von halbleitenden und nicht halbleitenden Materialien hergestellt werden. Eine Platine ist normalerweise eine harzgetränkte glasfaserverstärkte Struktur, die als ein Montagesubstrat für die Chiplage agiert. Ein Wärmeverteiler in dieser Offenbarung ist eine dünne Struktur, die einschließlich dadurch integriert ist, dass sie in ein Paket verbaut ist.
  • Es wird nun auf die Zeichnungen Bezug genommen, in denen gleiche Strukturen mit gleichen Referenzsuffixbezeichnungen bereitgestellt werden. Um die Strukturen von verschiedenen Beispielen deutlich zu zeigen, sind die hierin eingeschlossenen Zeichnungen Darstellungen von integrierten Schaltungs-(IC)-Strukturen in Diagrammform. Daher kann die tatsächliche Erscheinungsform der gefertigten Strukturen, z. B. in einer Mikroaufnahme, anders erscheinen, während weiterhin der Gegenstand der veranschaulichten Beispiele erhalten bleibt. Des Weiteren zeigen die Zeichnungen die Strukturen, um beim Verständnis der veranschaulichten Beispiele zu unterstützen.
  • 1 veranschaulicht eine Querschnittansicht einer gepackten Chiplage 102, die einen integrierten Wärmeverteiler 118 gemäß einem Beispiel einschließt. Eine mikroelektronische Chiplage 102 kann jede Art von IC-Chiplage sein. Die mikroelektronische Chiplage 102 kann ein mehrkerniger Mikroprozessor sein. Das Paket kann als ein Bumpless Build-Up-Layer-(BBUL)-Paket konstruiert sein.
  • Die mikroelektronische Chiplage 102 kann eine aktive Zone einschließen, die eine aktive Oberfläche wie die Oberseite 104 einschließen kann. Die aktive Zone kann sich zu mehreren Seiten der Chiplage 102 erstrecken. Die mikroelektronische Chiplage 102 kann eine Oberseite 104 einschließen, welche die elektrischen Verbindungen 131 beinhaltet, um die mikroelektronische Chiplage 102 zu betreiben. Die Materialien 133, wie Aufbaufolien, Lötzinn und dergleichen, können verwendet werden, um die elektrischen Verbindungen 131 mit leitenden Traces 114 wie hier offenbart zu verbinden.
  • Die Chiplage 102 kann eine inaktive Zone einer mikroelektronischen Chiplage einschließen, die eine inaktive Oberfläche wie die Unterseite 106 einschließen kann. Die inaktive Zone kann sich zu mehreren Seiten der Chiplage 102 erstrecken. Eine Unterseite 106 kann parallel zur Oberseite 104 sein. Die Chiplage 102 kann eine Chiplagenseite 108 einschließen. Die Chiplagenseite 108 kann sich zwischen der Oberseite 104 und der Unterseite 106 erstrecken.
  • Das Paket 100 kann das Verkapselungsmaterial 110 einschließen. Das Paket 100 kann die Aufbauschichten 113 einschließen. Das Verkapselungsmaterial 110 kann aus dem gleichen Material wie die Aufbauschichten 113 gebildet sein. Eine oder mehrere der Aufbauschichten oder die Einkapselungsschicht kann so ausgewählt werden, dass sie unterschiedliche Materialien aufweisen, um bei der Herstellung oder der Verwendung auftretende Beanspruchungen ausgleichen zu können.
  • Das Paket 100 kann eine oder mehrere leitende Traces 114 einschließen. Das Paket kann die leitenden Kontakte 116 einschließen. Eine Maske 117 kann die Kontakte definieren. Die Maske 117 kann eine Aufbauschicht umfassen. Das Paket 100 kann eine oder mehrere Kopplungsstrukturen 120 einschließen. Das Verkapselungsmaterial kann wie hierin verwendet eine oder mehrere Aufbauschichten einschließen. Bei einigen Beispielen kann eine dünne Schicht an Verkapselungsmaterial innerhalb einer Aufbauschicht eingebettet sein, um beispielsweise Verzug zu reduzieren oder zu kontrollieren.
  • Ein Wärmeverteiler 118 kann in das Paket 100 integriert sein. Der Wärmeverteiler 118 kann eine untere Wärmeverteileroberfläche 122 einschließen. Eine obere Wärmeverteileroberfläche 124 kann parallel zur unteren Wärmeverteileroberfläche 122 sein. Der Wärmeverteiler kann wenigstens eine Wärmeverteilerseite 126 einschließen. Der Wärmeverteiler 118 kann nahe der Unterseite 106 der mikroelektronischen Chiplage 102 angeordnet sein. Der Wärmeverteiler 118 kann mit der Chiplage 102 in thermischer Kommunikation stehen, indem er eine inaktive Zone der Chiplage kontaktiert oder damit gekoppelt ist. Der Wärmeverteiler 118 kann ein elektrisch leitendes Material umfassen. Der Wärmeverteiler 118 kann von der aktiven Zone der Chiplage 102 galvanisch getrennt sein.
  • Das Verkapselungsmaterial 110 kann einen Hohlraum zwischen dem Wärmeverteiler 118 und der mikroelektronischen Chiplage 102 definieren. Wie veranschaulicht kann der Wärmeverteiler 118 optional eine Wärmeverteileröffnung 132 definieren, wobei die Unterseite der Chiplage durch die Wärmeverteileröffnung freigelegt ist. Die Wärmeverteileröffnung 132 kann zu dem Hohlraum wie beispielsweise ein Hohlraum, der geformt ist, um thermisches Schnittstellenmaterial aufzunehmen, öffnen.
  • Ein thermisches Schnittstellenmaterial 134 kann zwischen und in thermischer Kommunikation mit der oberen Wärmeverteileroberfläche 124 und der unteren Chiplagenoberfläche 106 angeordnet sein. Der Wärmeverteiler 118 kann eine Öffnung 132 definieren, die wenigstens einen Teil des thermischen Schnittstellenmaterials 134 gegenüber einer Unterseite 128 des Paketes 100 freigelegt.
  • Die mikroelektronische Chiplage 102 kann auf wenigstens einer Seite 108 durch das Verkapselungsmaterial 110 gehalten werden. Die Chiplage 102 kann beispielsweise durch Adhäsion z. B. an einer Platte, wie beispielsweise dem Wärmeverteiler 118, der ein Material einsetzt, das Haftfähigkeit wie Chiplagen-Klebefolie („DBF”) 135 aufweist, gekoppelt sein. Die DBF kann ein thermisches Schnittstellenmaterial umfassen. Die DBF kann entlang der Unterseite 106 angeordnet sein. Das Verkapselungsmaterial 110 kann dazu dienen, Paketverzug beispielsweise durch das Auswählen eines Materials zu steuern, das einen Wärmeausdehnungskoeffizienten aufweist, der ausgewählt ist, um die Ausdehnung oder Kontraktion anderer Materialien auszugleichen, die sich wie die Chiplage 102 nahe am Verkapselungsmaterial befinden.
  • Das Verkapselungsmaterial 110 kann eine Unterseite 128 einschließen, die im Wesentlichen parallel zur Chiplagen-Unterseite 106 ist. Das Verkapselungsmaterial 110 kann eine Oberseite 130 einschließen, die im Wesentlichen parallel zur Chiplagen-Oberseite 104 ist. Das Verkapselungsmaterial 110 kann wenigstens eine Oberfläche einschließen, die im Wesentlichen planar zur Oberseite 104 ist. Es kann eine Öffnung im Verkapselungsmaterial 110 vorhanden sein, die sich zu einem Teil der Chiplage wie dem veranschaulichten oberen Teil erstreckt. Das Verkapselungsmaterial 110 kann wenigstens eine obere Verkapselungsmaterial-Oberfläche 129 im Wesentlichen planar zur Unterseite 104 einschließen. Es kann eine Öffnung im Verkapselungsmaterial 110 vorhanden sein, die sich zu einem Teil der Chiplage wie dem veranschaulichten unteren Teil erstreckt. Die Oberseite 104 kann auf einer Halteplatte platziert sein, während das Verkapselungsmaterial 110 um die mikroelektronische Chiplage 102 herum angeordnet ist. Das Verkapselungsmaterial 110 kann die Chiplagenseite 108 und die Wärmeverteilerseite 126 und die obere Wärmeverteileroberfläche 124 verkapseln. Die Aufbauschichten 113 können auf dem Verkapselungsmaterial 110 angeordnet sein. Das Verkapselungsmaterial 110 kann wie die Aufbauschichten 113 aufgebaut werden. Die leitenden Traces 114 können auf den Aufbauschichten 113 angeordnet sein. Die Traces 114 können in elektrischem Kontakt mit der Oberseite 104 stehen. Die leitenden Kontakte 116 koppeln mit den leitenden Traces 114 und ermöglichen, dass das IC-Paket 100 beispielsweise durch eine Sockelverbindung mit einer Platine elektrisch gekoppelt werden kann. Bei einem Beispiel können die leitenden Kontakte 116 Lötkugeln einschließen. Die leitenden Kontakte 116 können Kontaktflecken oder Pins einschließen.
  • Die 2A–H veranschaulichen Schritte eines Prozesses für das Erstellen der gepackten Chiplage von 1. 2A veranschaulicht die explodierten Schichten 200, einen kernloser Träger 202, der als eine Platte bereitgestellt werden kann und mit den Ätzstoppschichten 204 und einem Leiter 206 wie Kupfer kombiniert werden kann, um einen Hohlraum wie einen Hohlraum, in dem thermisches Schnittstellenmaterial angeordnet werden kann, zu bilden. Der kernlose Träger kann eine kurze Opferfolie 201 und eine lange Opferfolie 203 einschließen. Beispiele von Ätzstoppschichten schließen ein, sind aber nicht beschränkt auf, ein Dielektrikum wie ein Material mit einem niedrigen E-Modul, wie ein Ajinomoto-Aufbaufolien-(ABF)Dielektrikum, einschließlich, aber nicht beschränkt auf, GX-92, T-31 und anderen Materialien, die jeweils optional mit einem oder mehreren Füllern kombiniert sind. Ein oder mehrere dieser Materialien werden von Ajinomoto Fine-Techno Co, Inc. hergestellt. 2B zeigt die Elemente von 2A zusammengefügt. 2C zeigt eine Baugruppe, nachdem ein Mustern wie subtraktives Mustern verwendet wurde, um das Kupfer 206 zu ätzen und einen integrierten Wärmeverteiler 208 zu bilden. 2D zeigt einen Wärmeverteiler, der in ähnlicher Weise geätzt wurde, um eine Öffnung 210 zu definieren.
  • 2E veranschaulicht eine Chiplage 212. die auf dem Wärmeverteiler aufgebracht ist. Ein thermisches Schnittstellenmaterial 214 kann verwendet werden, um Wärmeenergie von der Chiplage 212 zum Wärmeverteiler 208 zu wechseln. Eine Chiplagen-Trägerfolie 213 kann optional verwendet werden, um die Chiplage 212 an einem Wärmeverteiler 208 anzuhaften. Die Chiplagen-Trägerfolie 213 kann ein thermisches Schnittstellenmaterial sein, das Wärmeenergie leitet. Das thermische Schnittstellenmaterial kann optional verwendet werden, um auf mechanische Weise die Chiplage 212 am Wärmeverteiler 208 zu befestigen. 2F zeigt eine Vielzahl von BBUL 218, die auf dem Verkapselungsmaterial 216 angeordnet sind. Obwohl 3 Schichten gezeigt sind, sind andere Anzahlen an Schichten möglich. Die leitenden Traces 220 können auf den BBUL-Schichten gebildet werden, wie auch die Kopplungsstrukturen 222. Die Kontakte 224 können in elektrischer Kommunikation mit den leitenden Traces 220 sein. Die Kontakte 224 können eine Kugelgitteranordnung bilden.
  • 2G zeigt ein Paket nach BBUL-Vereinzelung und Routen der kurzen Folie 201 Ein Ätzen kann verwendet werden, um die lange Folie 203 zu entfernen, stoppend an der Ätzstoppschicht, wie veranschaulicht in 2H. Sandstrahlen kann verwendet werden, um das Ätzstoppmaterial 204 zu entfernen, um beispielsweise das in 1 veranschaulichte Bauelement bereitzustellen. Die abgebildet Chiplage zeigt eine Vielzahl von Vias, die sich dort hindurch erstrecken, aber der vorliegende Gegenstand ist in dieser Hinsicht nicht derart eingeschränkt. Diese Vias können die Wärmeleitfähigkeit zu einem aus Wärmeverteiler und leitenden Traces oder zu beiden verbessern, sind aber nicht erforderlich.
  • Die 3A–B veranschaulichen eine Querschnittansicht der gepackten Chiplagen 300, die einen integrierten Wärmeverteiler 306 einschließen, wobei eine zweite Chiplage 304 auf dem Wärmeverteiler gestapelt ist, gemäß einem Beispiel. Wie an anderer Stelle beschrieben, kann die erste Chiplage 302 in einem BBUL-Paket angeordnet sein, das Verkapselungsmaterial 303 einschließt, welches einen integrierten Wärmeverteiler 306 verkapselt. Die zweite Chiplage 304 kann in elektrischer Kommunikation mit der ersten Chiplage 302 gestapelt sein, wie beispielsweise über die Leiter 308, die durch eine Öffnung 310 im Wärmeverteiler 306 und dem thermischen Schnittstellenmaterial 312 hindurchgehen. Daher ist der Wärmeverteiler 306 zwischen den Chiplagen geschichtet. Die Leiter 308 können Lötkontakthügel, verformbare Kopplungsstrukturen und dergleichen umfassen. Die erste Chiplage 302 schließt optional die Vias 314 wie Through Silicon Vias ein. Die Vias 314 können Kontakte 316 in elektrischer Kommunikation mit einem aktiven Teil der zweiten Chiplage platzieren, wie beispielsweise durch das Weitergeben von Signalinformationen oder das Bereitstellen von Strom durch die Vias. Die Pfeile in 3B zeigen Richtungen, in die der Wärmeverteiler 306 optional ausgedehnt werden kann, um mehr Wärme abzuleiten und/oder in thermischer Leitfähigkeit mit einem anderen Wärmeabnahmebauelement zu stehen.
  • Die erste Chiplage und die zweite Chiplage können jeweils Prozessoren wie eine Dual-Core-Prozessor-Lösung mit zwei Prozessoren sein, die von der Intel Corporation, Santa Clara, Kalifornien hergestellt werden. Andere integrierte Schaltungen sind möglich. Die erste Chiplage kann ein Speicher sein und die zweite Chiplage kann ein Prozessor sein und umgekehrt.
  • Die 4A–H veranschaulichen Schritte eines Prozesses für das Erstellen der gepackten Chiplagen von 3A. Ein lokales thermisches Schnittstellenmaterialabtragverfahren 402, wie ein Trocken- (z. B. Plasma) oder Nassätzen kann in-situ ausgeführt werden, gemustert durch den integrierten Wärmeverteiler. Die Kontakte 404 können auf die erste Chiplage gemustert werden, um eine Logik-Speicherschnittstelle oder eine Logik-Logikschnittstelle bereitzustellen.
  • Die 5A–B veranschaulichen Ansichten einer gepackten Chiplage, die einen integrierten Wärmeverteiler und einen integrierten Wärmeleiter gemäß einem Beispiel einschließt. Ein Wärmeverteiler 502 kann sich über die untere Chiplagenoberfläche 506 erstrecken. Das thermische Schnittstellenmaterial 504 kann sich zwischen der unteren Chiplagenoberfläche und der oberen Wärmeverteileroberfläche 508 erstrecken. Wenigstens ein Wärmeleiter 510 kann in thermischer Kommunikation mit der oberen Wärmeverteileroberfläche 508 gekoppelt sein und kann sich durch das Verkapselungsmaterial 512 erstrecken. Der Wärmeleiter 510 kann bei einigen Beispielen ein Via sein. Eine solche Verbindung kann eine Durchkontaktierung darstellen, die durch das Bohren eines Lochs durch das Verkapselungsmaterial gebildet wird, das dann beschichtet und gefüllt werden kann. Der Wärmeleiter kann eine Reihe von gestapelten Microvias einschließen, die innerhalb des Paketkerns als Teil eines Fertigungsverfahrens gebildet werden können.
  • Wenigstens ein Wärmeleiter 510 kann sich entlang einer vertikalen Länge erstrecken, die parallel zur Chiplagen-501-Seite sein kann. Wenigstens ein Wärmeleiter 510 kann in thermischer Kommunikation mit einer leitenden Trace 514 der Vielzahl von leitenden Traces gekoppelt sein. Wenn eine thermisch leitende Trace 514 für die thermische Kommunikation verwendet wird, kann es eine separate Trace (z. B. auf der gleichen Schicht) für das elektrische Leiten geben. Die leitende Trace 514 kann in thermischer Kommunikation mit der Chiplagen-Oberseite 516 gekoppelt sein. Die leitende Trace kann in thermischer Kommunikation mit einer inaktiven Zone der Chiplage 501 sein. Wenigstens ein Wärmeleiter 510 kann eine Schaltung um die Chiplage 501 herum definieren, wie veranschaulicht in 5B. Ein Muster, wie ein Gitter 518 von Wärmeleitern, kann zwischen der leitenden Trace und der Chiplagen-Oberseite angeordnet sein, wobei das Gitter um die Kontakte 516 der Chiplage geflochten ist und in thermischer Kommunikation mit wenigstens einem Wärmeleiter 510 gekoppelt ist.
  • Die 6A–B veranschaulichen Stufen eines Verfahrens für das Erstellen der gepackten Chiplage von 5A. Teile des Prozesses, der in den 2A–E dargestellt ist, können verwendet werden, um das Bauelement von 6A bereitzustellen. Die Wärmeleiter 608, die ein oder mehrere thermische Auslöser-Vias umfassen können, können in einem Array oder einer feinen Zwischenebenen-Leitung verflochten sein, die in einem Netz auf einem aktiven Teil einer Chiplage gemustert ist, wie beispielsweise ein oder mehrere Floating Island-Kontakte der Chiplage 610. Das Array kann von den Floating Island-Kontakten der Chiplage 610 galvanisch getrennt sein. Wie hier beschrieben kann das Array einen thermischen Weg von der Oberseite der Si-Chiplage bereitstellen und ihn nach unten zum Wärmeverteiler routen, sodass Wärme beispielsweise in die Umgebung abgeleitet werden kann. Ein Teil 608a der Verflechtung kann sich zu einer Trace erstrecken, um Wärmeenergie von der Chiplage 610 optional getrennt von einem Wärmeableitungsweg durch das thermische Schnittstellenmaterial 622, den Wärmeverteiler 618, den Leiter 606 und die Trace 620 abzuleiten. Die Wärmeleiter 606 können aufgebaut werden, während das Verkapselungsmaterial 612 um die Chiplage 610 herum gebildet wird. Zusätzliche Schichten können nach der Bildung der Leiter 606, 608 gebildet werden.
  • Das Bauelement 602 kann vereinzelt und geroutet werden, um das Bauelement von 5 bereitzustellen. Der Träger 604 wie ein Kupferträger kann entfernt werden und ein Ätzstopp 616 kann mittels Sandstrahlen entfernt werden.
  • Die 7A–C veranschaulichen Ansichten von gepackten Chiplagen, die einen integrierten Wärmeverteiler 705 und einen integrierten Wärmeleiter 703 gemäß einem Beispiel einschließen. Eine erste Chiplage 706 ist in einem BBUL-Paket mit integriertem Wärmeverteiler 705 angeordnet. Das Verkapselungsmaterial 704 kann eine Öffnung definieren, die einen Teil der Chiplage 706 wie einen aktiven Teil oder ein oder mehrere Vias freigelegt, die sich durch die Chiplage 706 erstrecken. Der freigelegte Teil kann Wärmeenergie zum Wärmeverteiler 705 leiten, wie beispielsweise über das thermische Schnittstellenmaterial 709.
  • Eine zweite Chiplage 702 kann auf der mikroelektronischen Chiplage 706 gestapelt sein, wobei beide über dem Wärmeverteiler 705 angeordnet und im Verkapselungsmaterial 704 zusammen mit dem Wärmeverteiler verkapselt sind. Wenigstens eine elektrische Kopplungsstruktur 714 kann die mikroelektronische Chiplage 706 und die zweite Chiplage 702 in elektrischer Kommunikation miteinander koppeln. Das Verkapselungsmaterial 704 kann eine Öffnung definieren, die einen Teil der Chiplage 702 wie einen aktiven Teil oder ein oder mehrere Vias freigelegt, die sich durch die Chiplage 702 erstrecken.
  • Solch eine Konfiguration kann eine hohe Wärme erzeugen. Dementsprechend kann ein erstes Gitter 708 oder ein verflochtener Wärmeleiter zwischen der zweiten Chiplage 702 und den leitenden Traces 707 wie in den 6A–B angeordnet sein. Das erste Gitter 708 kann Wärme von der zweiten Chiplage 702 zu den leitenden Traces 707 und zu einem Wärmeleiter 703 leiten.
  • Um Wärme vom Paket besser zu entfernen, kann ein zweites Gitter 710 zwischen der mikroelektronischen Chiplage 706 und der zweiten Chiplage 702 angeordnet werden. Das zweite Gitter 710 kann um Kontakte zwischen der mikroelektronischen Chiplage und der zweiten Chiplage verflochten sein und es kann in thermischer Kommunikation mit wenigstens einem Wärmeleiter 703 gekoppelt sein. Wie in 7C veranschaulicht, können Teile des zweiten Gitters größer sein, wenn sich weniger Kontakte zwischen den Chiplagen erstrecken als zwischen der zweiten Chiplage 702 und den leitenden Traces 707. Beispielsweise verwenden Logik-Speicherschnittstellen eine relativ kleinere Anzahl an elektrischen Kontakten, was es ermöglicht, dass das zweite Gitter einen großen Wärmeverteilerkreis umfasst, der die Chiplagen-Kopplungsstrukturen umgibt.
  • Der Wärmeleiter 703 kann eine Via-Verbindung umfassen, die sich durch das Verkapselungsmaterial erstreckt. Der Wärmeleiter 703 kann eine elektrisch leitende Verbindung durch das Verkapselungsmaterial im Wesentlichen parallel zu einer Seite der Chiplage 706 umfassen. Der Wärmeleiter kann eine Reihe von gestapelten Microvias einschließen, die innerhalb des Paketkerns als Teil eines Fertigungsverfahrens gebildet sein können.
  • Die mikroelektronische Chiplage 706 kann ein Speicherbauelement umfassen, und die zweite Chiplage 702 kann einen Prozessor umfassen. Bei einem Beispiel können die erste Chiplage und die zweite Chiplage jeweils Prozessoren wie eine Dual-Core-Prozessor-Lösung mit zwei Prozessoren sein, die von der Intel Corporation, Santa Clara, Kalifornien hergestellt werden.
  • 8 stellt ein Computersystem 800 gemäß einem Beispiel dar. Ein oder mehrere der vorhergehenden Beispiele von integrierten Wärmeverteiler-Baugruppen, wie diejenigen, die gemäß einem vorhergehenden Verfahren hergestellt werden, können in einem Computersystem, wie Computersystem 800 von 8 verwendet werden. Eine integrierte Wärmeverteiler-Baugruppe, die gemäß einer Verfahrensausführungsform allein oder in Kombination mit irgendeiner anderen Ausführungsform hergestellt wird, kann als eine Beispiel(e)-Konfiguration bezeichnet werden.
  • Das Computersystem 800 kann einen Prozessor, der in einem IC-Chip-Paket 810 eingeschlossen ist, einen Speicher 812, ein Eingabegerät wie eine Tastatur 814 und ein Ausgabegerät wie einen Monitor 816 einschließen. Das Computersystem 800 kann einen Prozessor einschließen, der Datensignale verarbeitet, und es kann beispielsweise einen Mikroprozessor einschließen, der von der Intel Corporation erhältlich ist. Zusätzlich zur Tastatur 814 kann das Computersystem 800 ein weiteres Benutzereingabegerät wie eine Maus 818 einschließen.
  • Das Computersystem 800, das Komponenten gemäß dem beanspruchten Gegenstand verkörpert, kann jedes System einschließen, das ein Mikroelektronik-Baustein-System verwendet, das beispielsweise die oben beschriebenen integrierten Wärmeverteiler-Baugruppen einschließen kann, wie diejenigen, die gemäß einem Verfahrensbeispiel hergestellt werden, das mit einem Datenspeicher wie dynamischer Random Access Memory (DRAM), Polymer-Speicher, Flash-Speicher und Phasenwechselspeicher gekoppelt sein kann. Ein bestimmtes Beispiel bzw. Beispiele können mit jeder Kombination davon gekoppelt sein, indem sie mit einem Prozessor gekoppelt sind. Ein Datenspeicher kann einen eingebetteten DRAM-Cache auf einer Chiplage einschließen. Eine mit dem Prozessor gekoppelte Beispiel(e)-Konfiguration kann Teil eines Systems mit einer mit dem Datenspeicher des DRAM-Cache gekoppelten Beispiel(e)-Konfiguration sein. Die Beispiel(e)-Konfiguration kann mit dem Speicher 812 gekoppelt sein.
  • Bei einem Beispiel kann das Computersystem 800 auch eine Chiplage einschließen, die einen Digitalsignal-Prozessor (DSP), einen Mikrocontroller, eine anwendungsspezifische integrierte Schaltung (ASIC) oder einen Mikroprozessor enthält. Eine Beispiel(e)-Konfiguration kann mit jeder Kombination davon gekoppelt sein, indem sie mit einem Prozessor gekoppelt ist. Für ein Beispiel kann ein DSP Teil eines Chipsatzes sein, der einen eigenständigen Prozessor und den DSP als separate Teile des Chipsatzes auf einer Platine 820 einschließen kann. Eine Beispiel(e)-Konfiguration kann mit dem DSP gekoppelt sein, und eine separate Beispiel(e)-Konfiguration kann vorhanden sein, die mit dem Prozessor im IC-Chip-Paket 810 gekoppelt sein kann. Zusätzlich kann bei einem Beispiel eine Beispiel(e)-Konfiguration mit einem DSP gekoppelt sein, der auf der gleichen Platine 820 wie das IC-Chip-Paket 810 angebracht sein kann. Eine Beispiel(e)-Konfiguration, kann, wie in Bezug auf das Computersystem 800 angeführt, in Kombination mit einer Beispiel(e)-Konfiguration, wie durch die verschiedenen Beispiele der integrierten Wärmeverteiler-Baugruppen angeführt, kombiniert werden, die gemäß einem Verfahrensbeispiel innerhalb dieser Offenbarung und dessen Entsprechungen hergestellt sind.
  • In dieser Offenbarung angeführte Beispiele können auf andere Bauelemente und Vorrichtungen als einen traditionellen Computer angewandt werden. Beispielsweise kann eine Chiplage mit einer Beispiel(e)-Konfiguration gepackt und in ein tragbares Gerät wie einen drahtlosen Kommunikator oder ein Handgerät wie ein Smartphone, einen persönlichen digitalen Assistenten und dergleichen platziert werden. Ein weiteres Beispiel kann eine Chiplage sein, die mit einer Beispiel(e)-Konfiguration gepackt und in ein Fahrzeug wie ein Kraftfahrzeug, einen Triebwagen, ein Wasserfahrzeug, ein Flugzeug oder ein Raumfahrzeug platziert werden kann. 9 ist ein Schema einer Elektronik 900 gemäß einem Beispiel. Die Elektronik 900 kann wie dargestellt das Computersystem 800, das in 8 dargestellt ist, verkörpern, wobei die Elektronik schematisch dargestellt sein kann. Die Elektronik 900 bindet die elektronische Baugruppe 910, wie eine vorstehend veranschaulichte IC-Chiplage, ein. Bei einem Beispiel kann die Elektronik 900 ein Computersystem sein, das einen Systembus 920 einschließen kann, um die verschiedenen Komponenten der Elektronik 900 elektrisch zu koppeln. Der Systembus 920 kann ein einzelner Bus oder jede Kombination von Bussen gemäß verschiedenen Beispielen sein. Die Elektronik 900 kann eine Spannungsquelle 930 einschließen, die Strom an die integrierte Schaltung 910 bereitstellt. Bei einigen Beispielen liefert die Spannungsquelle 930 Strom über den Systembus 920 an die integrierte Schaltung 910.
  • Die integrierte Schaltung 910 ist elektrisch mit dem Systembus 920 gekoppelt und schließt gemäß einem Beispiel jegliche Schaltung oder Kombination aus Schaltungen ein. Bei einem Beispiel schließt die integrierte Schaltung 910 einen Prozessor 912 ein, der jede Art von Prozessor sein kann. Wie hierin verwendet, bedeutet der Prozessor 912 jede Art von Schaltung, wie z. B., aber nicht beschränkt auf, ein Mikroprozessor, ein Mikrocontroller, ein Grafikprozessor, ein digitaler Signalprozessor oder ein anderer Prozessor. Dementsprechend kann eine integrierte Wärmeverteiler-Baugruppe Teil der Elektronik sein, die zwei Chiplagen aufnimmt, wie eine erste Prozessor-Chiplage und eine zweite Chiplage, die von einem Prozessor oder einer anderen Chiplage ausgewählt ist, die Teil eines Chipsatzes ist. Andere Arten von Schaltungen, die in der integrierten Schaltung 910 eingeschlossen sein können, sind eine kundenspezifische Schaltung oder eine ASIC, wie z. B. eine Kommunikationsschaltung 914 zur Verwendung in drahtlosen Geräten wie Mobiltelefonen, Pagern, tragbaren Computern, Funksprechgeräte und ähnlichen elektronischen Systemen. Bei einem Beispiel schließt die integrierte Schaltung 910 Speicher auf der Chiplage 916 wie statischer RAM-Speicher (SRAM) ein. Bei einem Beispiel beinhaltet der Prozessor 910 Speicher auf der Chiplage 916 wie eingebetteter dynamischer Direktzugriffspeicher (eDRAM).
  • Bei einem Beispiel schließt das elektronische System 900 ebenfalls einen externen Speicher 940 ein, der wiederum ein oder mehrere Speicherelemente einschließen kann, die für die bestimmte Anwendung geeignet sind, wie z. B. ein Hauptspeicher 942 in Form eines RAM, eine oder mehrere Festplatten 944 und/oder eine oder mehrere Festplatten, die entfernbare Medien 946 handhaben, wie z. B. Disketten, Compact Disks (CDs), Digital Video Disks (DVDs), Flash-Memory-Schlüssel und andere entfernbare Medien, die aus dem Stand der Technik bekannt sind.
  • Bei einem Beispiel schließt die Elektronik 900 ebenfalls ein Display-Gerät 950 und einen Audio-Ausgang 960 ein. Bei einem Beispiel schließt die Elektronik 900 einen Eingang 970, wie eine Tastatur, Maus, ein Trackball, Gamecontroller, Mikrofon, Spracherkennungsgerät oder jedes andere Gerät, das Informationen in die Elektronik 900 eingibt, ein.
  • Wie hier gezeigt kann die integrierte Schaltung 910 in eine Anzahl von unterschiedlichen Beispielen implementiert werden, die eine Elektronikeinheit, eine Elektronik, ein Computersystem, ein oder mehrere Verfahren zur Fertigung von einer integrierten Schaltung und ein oder mehrere Verfahren zur Fertigung von einer elektronischen Baugruppe einschließen, welche die integrierten Wärmeverteiler-Baugruppen wie sie hier beschrieben sind in den verschiedenen Beispielen und deren im Stand der Technik-anerkannten Entsprechungen einschließt. Die Elemente, Materialien, Geometrien, Abmessungen und die Abfolge von Vorgängen können alle variiert werden, sodass sie sich für spezielle Packaging-Anforderungen eignen. 10 ist ein Ablaufdiagramm, das ein Verfahren zur Herstellung einer gepackten Chiplage mit einem integrierten Wärmeverteiler gemäß einem Beispiel zeigt. Das Verfahren kann optional den Aufbau der Vielzahl von Aufbauschichten einschließen, was das Bilden von BBUL in elektrischer Kommunikation mit der Chiplage einschließt. Bei 1002 kann das Verfahren das Stapeln einer unteren Chiplagenoberfläche einer mikroelektronischen Chiplage auf einem Wärmeverteiler in thermischer Kommunikation mit dem Wärmeverteiler einschließen. Bei 1004 kann das Verfahren das Bilden eines Verkapselungsmaterials um eine mikroelektronische Chiplage und den Wärmeverteiler einschließen. Bei 1006 kann das Verfahren den Aufbau einer Vielzahl von Aufbauschichten auf einer oberen Chiplagenoberfläche der mikroelektronischen Chiplage gegenüber der unteren Chiplagenoberfläche einschließen. Bei 1008 kann das Verfahren das Bilden einer Vielzahl von leitenden Traces einschließen, die auf den Aufbauschichten in elektrischer Kommunikation mit einer aktiven Zone der mikroelektronischen Chiplage angeordnet sind.
  • Optional kann das Verfahren das Bilden des Verkapselungsmaterials einschließen, was das Bilden eines Hohlraums zwischen dem Wärmeverteiler und der mikroelektronischen Chiplage einschließt. Optional kann das Verfahren das Anordnen eines thermischen Schnittstellenmaterials zwischen der unteren Chiplagenoberfläche und dem Wärmeverteiler, wie beispielsweise im Hohlraum, einschließen. Optionale Verfahren sind eingeschlossen, bei denen der Wärmeverteiler eine Öffnung definiert, die wenigstens einen Teil des thermischen Schnittstellenmaterials gegenüber einer Unterseite des Paketes freigelegt. Optional kann das Verfahren das Stapeln einer zweiten Chiplage auf dem Wärmeverteiler einschließen, was das elektrische Koppeln der zweiten Chiplage mit der mikroelektronischen Chiplage durch die Öffnung einschließt. Optional kann das Verfahren das Anordnen einer zweiten Chiplage im Hohlraum einschließen. Das Verfahren kann optional das Anordnen eines Arrays von Wärmeleitern zwischen der mikroelektronischen Chiplage und der zweiten Chiplage einschließen. Das Verfahren kann optional das Stapeln eines Wärmeleiters zwischen dem Wärmeverteiler und einer leitenden Trace der Vielzahl von leitenden Traces einschließen.
  • BEISPIELE UND HINWEISE
  • Beispiel 1 kann den Gegenstand (wie ein System, Vorrichtung, Verfahren, körperliches maschinenlesbares Medium usw.) einschließen, das ein Chiplagen-Paket einschließen kann. Das Chiplagen-Paket kann eine mikroelektronische Chiplage mit einer oberen Chiplagenoberfläche, eine zur oberen Chiplagenoberfläche parallele untere Chiplagenoberfläche und eine Chiplagenseite einschließen, wobei die mikroelektronische Chiplage eine aktive Zone und eine inaktive Zone einschließt. Das Beispiel kann einen Wärmeverteiler mit einer oberen Wärmeverteileroberfläche, eine zur oberen Wärmeverteileroberfläche parallele untere Wärmeverteileroberfläche und wenigstens eine Wärmeverteilerseite einschließen, wobei der Wärmeverteiler auf der unteren Fläche der mikroelektronischen Chiplage in thermischer Kommunikation mit der inaktiven Zone der Chiplage angeordnet und von der aktiven Zone der mikroelektronischen Chiplage galvanisch getrennt ist. Das Beispiel kann ein Verkapselungsmaterial einschließen, das die Chiplagenseite und die Wärmeverteilerseite und die obere Wärmeverteileroberfläche verkapselt, wobei das Verkapselungsmaterial eine Oberseite einschließt, die im Wesentlichen parallel zur Chiplagen-Oberseite ist, und eine Unterseite, die im Wesentlichen parallel zur Chiplagen-Unterseite ist. Das Beispiel kann eine Vielzahl von auf der Oberseite des Verkapselungsmaterials angeordneten Aufbauschichten einschließen. Das Beispiel kann eine Vielzahl von leitenden Traces einschließen, die auf den Aufbauschichten angeordnet sind und sich in elektrischer Kommunikation mit der aktiven Zone befinden.
  • Beispiel 2 kann irgendwelche der vorhergehenden Beispiele einschließen, wobei das Verkapselungsmaterial eine untere Verkapselungsmaterialöffnung in der Unterseite definiert und die untere Chiplagenoberfläche durch die untere Verkapselungsmaterialöffnung freigelegt ist.
  • Beispiel 3 kann irgendwelche der vorhergehenden Beispiele einschließen, wobei der Wärmeverteiler eine Wärmeverteileröffnung in der Unterseite definiert und die untere Chiplagenoberfläche durch die Wärmeverteileröffnung freigelegt ist.
  • Beispiel 4 kann irgendwelche der vorhergehenden Beispiele einschließen, wobei ein thermisches Schnittstellenmaterial zwischen und in thermischer Kommunikation mit der oberen Wärmeverteileroberfläche und der unteren Chiplagenoberfläche angeordnet ist.
  • Beispiel 5 kann irgendwelche der vorhergehenden Beispiele einschließen, wobei das untere des Verkapselungsmaterials im Wesentlichen mit einer Unterseite des Wärmeverteilers und einer Unterseite des thermischen Schnittstellenmaterials planar ist.
  • Beispiel 6 kann irgendwelche der vorhergehenden Beispiele einschließen, wobei sich der Wärmeverteiler über die untere Chiplagenoberfläche erstreckt und sich das thermische Schnittstellenmaterial zwischen der unteren Chiplagenoberfläche und der oberen Wärmeverteileroberfläche erstreckt.
  • Beispiel 7 kann irgendwelche der vorhergehenden Beispiele einschließen, wobei wenigstens ein Wärmeleiter in thermischer Kommunikation mit der oberen Wärmeverteileroberfläche gekoppelt ist und sich durch das Verkapselungsmaterial parallel zur Chiplagenseite erstreckt und in thermischer Kommunikation mit einer leitenden Trace der Vielzahl von leitenden Traces gekoppelt ist, wobei die leitende Trace in thermischer Kommunikation mit der Chiplagen-Oberseite gekoppelt ist.
  • Beispiel 8 kann irgendwelche der vorhergehenden Beispiele einschließen, wobei der wenigstens ein Wärmeleiter eine Schaltung um die mikroelektronische Chiplage herum bildet.
  • Beispiel 9 kann irgendwelche der vorhergehenden Beispiele einschließen, wobei ein Gitter von Wärmeleitern zwischen der leitenden Trace und der Chiplagen-Oberseite angeordnet ist, und wobei das Gitter um die Kontakte der Chiplage verflochten ist und in thermischer Kommunikation mit wenigstens einem Wärmeleiter gekoppelt ist.
  • Beispiel 10 kann irgendwelche der vorhergehenden Beispiele einschließen, wobei eine zweite Chiplage zwischen der mikroelektronischen Chiplage und dem Wärmeverteiler angeordnet ist und ein zweites Gitter zwischen der mikroelektronischen Chiplage und der zweiten Chiplage angeordnet ist, und wobei das zweite Gitter um Kontakte zwischen der mikroelektronischen Chiplage und der zweiten Chiplage verflochten ist und in thermischer Kommunikation mit wenigstens einem Wärmeleiter gekoppelt ist.
  • Beispiel 11 kann irgendwelche der vorhergehenden Beispiele einschließen, wobei eine Durchgangsverbindung sich durch die mikroelektronische Chiplage von der Chiplagen-Oberseite zur mikroelektronischen Chiplage erstreckt und elektrisch die Vielzahl von Traces mit der zweiten Chiplage verbindet.
  • Beispiel 12 kann irgendwelche der vorhergehenden Beispiele einschließen, wobei die mikroelektronische Chiplage ein Speichergerät umfasst und die zweite Chiplage einen Prozessor umfasst.
  • Beispiel 13 kann irgendwelche der vorhergehenden Beispiele einschließen, wobei die leitende Trace in thermischer Kommunikation mit einer inaktiven Zone der Chiplage ist.
  • Beispiel 14 kann irgendwelche der vorhergehenden Beispiele einschließen, wobei die untere Chiplagenoberfläche eine inaktive Oberfläche ist.
  • Beispiel 15 kann irgendwelche der vorhergehenden Beispiele einschließen, wobei die obere Chiplagenoberfläche eine aktive Oberfläche ist.
  • Beispiel 16 kann irgendwelche der vorhergehenden Beispiele einschließen, wobei der Wärmeverteiler, das Verkapselungsmaterial, die Vielzahl von Aufbauschichten und die Vielzahl von leitenden Traces ein BBUL-Paket umfassen.
  • Beispiel 17 kann den Gegenstand (wie ein System, Vorrichtung, Verfahren, körperliches maschinenlesbares Medium usw.) einschließen, was das Bilden einer gepackten mikroelektronischen Chiplage einschließen kann. Das Beispiel kann das Stapeln einer unteren Chiplagenoberfläche einer mikroelektronischen Chiplage auf einem Wärmeverteiler in thermischer Kommunikation mit dem Wärmeverteiler einschließen. Das Beispiel kann das Bilden eines Verkapselungsmaterials um eine mikroelektronische Chiplage und den Wärmeverteiler herum einschließen. Das Beispiel kann den Aufbau einer Vielzahl von Aufbauschichten auf einer oberen Chiplagenoberfläche der mikroelektronischen Chiplage gegenüber der unteren Chiplagenoberfläche einschließen. Das Beispiel kann das Bilden einer Vielzahl von leitenden Traces einschließen, die auf den Aufbauschichten in elektrischer Kommunikation mit einer aktiven Zone der mikroelektronischen Chiplage angeordnet sind. Das Beispiel kann das Anordnen eines thermischen Schnittstellenmaterials zwischen der unteren Chiplagenoberfläche und dem Wärmeverteiler einschließen.
  • Beispiel 18 kann irgendwelche der vorhergehenden Beispiele einschließen, wobei der Wärmeverteiler eine Öffnung definiert, die wenigstens einen Teil des thermischen Schnittstellenmaterials gegenüber einer Unterseite des Paketes freigelegt.
  • Beispiel 19 kann irgendwelche der vorhergehenden Beispiele und auch das Stapeln einer zweiten Chiplage auf dem Wärmeverteiler einschließen, was das elektrische Koppeln der zweiten Chiplage mit der mikroelektronischen Chiplage durch die Öffnung einschließt.
  • Beispiel 20 kann irgendwelche der vorhergehenden Beispiele einschließen, wobei der Aufbau der Vielzahl von Aufbauschichten das Bilden von BBUL in elektrischer Kommunikation mit der Chiplage einschließt.
  • Beispiel 21 kann irgendwelche der vorhergehenden Beispiele einschließen, wobei das Bilden des Verkapselungsmaterials das Bilden eines Hohlraums zwischen dem Wärmeverteiler und der mikroelektronischen Chiplage einschließt.
  • Beispiel 22 kann irgendwelche der vorhergehenden Beispiele einschließen und auch das Anordnen von thermischem Schnittstellenmaterial im Hohlraum einschließen.
  • Beispiel 23 kann irgendwelche der vorhergehenden Beispiele einschließen und auch das Anordnen einer zweiten Chiplage im Hohlraum einschließen.
  • Beispiel 24 kann irgendwelche der vorhergehenden Beispiele einschließen und auch das Anordnen eines Arrays von Wärmeleitern zwischen der mikroelektronischen Chiplage und der zweiten Chiplage einschließen.
  • Beispiel 25 kann irgendwelche der vorhergehenden Beispiele einschließen und auch das Stapeln eines Wärmeleiters zwischen dem Wärmeverteiler und einer leitenden Trace der Vielzahl von leitenden Traces einschließen.
  • Beispiel 26 kann irgendwelche der vorhergehenden Beispiele einschließen, wobei das Bilden des Verkapselungsmaterials das Bilden eines Hohlraums zwischen dem Wärmeverteiler und der Anordnung der mikroelektronischen Chiplage einschließt.
  • Beispiel 27 kann den Gegenstand (wie ein System, Vorrichtung, Verfahren, körperliches maschinenlesbares Medium usw.) einschließen, was eine mikroelektronische Chiplage mit einer oberen Chiplagenoberfläche, eine zur oberen Chiplagenoberfläche parallele untere Chiplagenoberfläche und eine Chiplagenseite einschließen kann, wobei die mikroelektronische Chiplage eine aktive Zone und eine inaktive Zone einschließt. Das Beispiel kann einen Wärmeverteiler mit einer oberen Wärmeverteileroberfläche, eine zur oberen Wärmeverteileroberfläche parallele untere Wärmeverteileroberfläche und wenigstens eine Wärmeverteilerseite einschließen, wobei der Wärmeverteiler auf der unteren Fläche der mikroelektronischen Chiplage in thermischer Kommunikation mit der inaktiven Zone der Chiplage angeordnet und von der aktiven Zone der mikroelektronischen Chiplage galvanisch getrennt ist. Das Beispiel kann ein Verkapselungsmaterial einschließen, das die Chiplagenseite und die Wärmeverteilerseite und die obere Wärmeverteileroberfläche verkapselt, wobei das Verkapselungsmaterial eine Oberseite einschließt, die im Wesentlichen parallel zur Chiplagen-Oberseite ist, und eine Unterseite, die im Wesentlichen parallel zur Chiplagen-Unterseite ist. Das Beispiel kann eine Vielzahl von auf der Oberseite des Verkapselungsmaterials angeordneten Aufbauschichten einschließen. Das Beispiel kann eine Vielzahl von leitenden Traces einschließen, die auf den Aufbauschichten angeordnet sind und sich in elektrischer Kommunikation mit der aktiven Zone befinden. Das Beispiel kann mit der mikroelektronischen Chiplage gekoppelten dynamischen RAM einschließen.
  • Beispiel 28 kann irgendwelche der vorhergehenden Beispiele einschließen, wobei das Verkapselungsmaterial eine untere Verkapselungsmaterialöffnung in der Unterseite definiert und die untere Chiplagenoberfläche durch die untere Verkapselungsmaterialöffnung freigelegt ist.
  • Beispiel 29 kann irgendwelche der vorhergehenden Beispiele einschließen, wobei der Wärmeverteiler eine Wärmeverteileröffnung in der Unterseite definiert und die untere Chiplagenoberfläche durch die untere Verkapselungsmaterialöffnung freigelegt ist.
  • Beispiel 30 kann irgendwelche der vorhergehenden Beispiele einschließen, wobei sich wenigstens eine elektrische Kopplungsstruktur durch die Wärmeverteileröffnung erstreckt und mit Through Vias der mikroelektronischen Chiplage entlang der unteren Chiplagenoberfläche gekoppelt ist, wobei die elektrischen Kopplungsstrukturen eine zweite Chiplage mit der mikroelektronischen Chiplage koppeln.
  • Beispiel 31 kann irgendwelche der vorhergehenden Beispiele einschließen, wobei die mikroelektronische Chiplage ein Prozessor ist und wobei die zweite Chiplage aus einem Datenspeichergerät, einem Digitalsignal-Prozessor, einem Mikrocontroller, einer anwendungsspezifischen integrierten Schaltung und einem Prozessor ausgewählt ist.
  • Beispiel 32 kann irgendwelche der vorhergehenden Beispiele einschließen, wobei das Beispiel in einem aus einem Computer, einem drahtlosen Kommunikator, einem Handgerät, einem Kraftfahrzeug, einem Triebwagen, einem Flugzeug, einem Wasserfahrzeug und einem Raumfahrzeug angeordnet ist.
  • Jedes dieser nicht begrenzenden Beispiele kann für sich selbst stehen oder in verschiedenen Permutationen oder Kombinationen mit einem oder mehreren der anderen Beispiele kombiniert werden.
  • Die vorstehende ausführliche Beschreibung schließt Verweise auf die begleitenden Zeichnungen ein, die einen Teil der ausführlichen Beschreibung bilden. Die Zeichnungen zeigen anhand einer Veranschaulichung spezielle Ausführungsformen, in denen die Erfindung realisiert werden kann. Diese Ausführungsformen werden hier auch als „Beispiele” bezeichnet. Solche Beispiele können Elemente zusätzlich zu denjenigen, die gezeigt oder beschrieben sind, einschließen. Die Erfinder ziehen jedoch auch Beispiele in Betracht, bei denen nur diejenigen Elemente, die gezeigt oder beschrieben sind, bereitgestellt werden. Des Weiteren ziehen die Erfinder auch Beispiele unter Verwendung jeder Kombination oder Permutation von diesen Elementen, die gezeigt oder beschrieben sind (oder ein oder mehrere Aspekte davon) in Betracht, entweder in Bezug auf ein spezielles Beispiel (oder in Bezug auf einen oder mehrere Aspekte davon) oder in Bezug auf andere Beispiele (oder einen oder mehrere Aspekte davon), die hier gezeigt oder beschrieben sind. Im Falle inkonsistenter Verwendungen zwischen diesem Dokument und irgendwelchen Dokumenten, die durch Bezugnahme eingebunden sind, ist die Verwendung in diesem Dokument ausschlaggebend.
  • In diesem Dokument wird der Begriff „ein” verwendet, wie es in Patentschriften üblich ist, um eines oder mehr als eines einzuschließen, unabhängig von irgendwelchen anderen Fällen oder Verwendungen von „wenigstens ein” oder „ein oder mehr”. In diesem Dokument wird der Begriff „oder” verwendet, um auf ein nicht exklusives oder zu verweisen, sodass „A oder B” „A, aber nicht B”, „B, aber nicht A” und „A und B” einschließt, sofern es nicht anders angegeben ist. In diesem Dokument sind die Begriffe „einschließlich” und „bei der/dem” als die eindeutigen Äquivalente der entsprechenden Begriffe „umfassend” bzw. „wobei” verwendet. Außerdem sind in den folgenden Ansprüchen die Begriffe „einschließen” und „umfassen” offen, d. h., ein System, Bauelement, Artikel, eine Zusammensetzung, Formulierung oder ein Verfahren, das Elemente zusätzlich zu den nach solch einem Begriff in einem Anspruch aufgeführten einschließt, immer noch als in den Umfang dieses Anspruchs fallend angesehen werden. Außerdem werden in den folgenden Ansprüchen die Begriffe „erste”, „zweite” und „dritte” usw. lediglich als Kennzeichen verwendet und sollen ihren Objekten keine numerischen Anforderungen auferlegen.
  • Die vorstehende Beschreibung ist dazu beabsichtigt, veranschaulichend und nicht begrenzend zu wirken. Beispielsweise können die oben beschriebenen Beispiele (oder ein oder mehrere Aspekte davon) in Kombination miteinander verwendet werden. Andere Ausführungsformen, können beispielsweise durch einen Fachmann nach dem Überprüfen der vorstehenden Beschreibung verwendet werden. Die Zusammenfassung wird in Übereinstimmung mit 37 C. F. R. § 1.72(b) bereitgestellt, die es dem Leser ermöglicht, schnell die Natur der technischen Offenbarung zu bestimmen. Sie wird eingereicht mit dem Verständnis, dass sie nicht dazu verwendet wird, den Umfang oder die Bedeutung der Ansprüche zu interpretieren oder einzuschränken. Außerdem können in der vorstehenden ausführlichen Beschreibung verschiedene Merkmale gruppiert werden, um die Offenbarung zu straffen. Dies sollte nicht als Absicht interpretiert werden, dass ein nicht beanspruchtes offenbartes Merkmal für irgendeinen Anspruch wesentlich ist. Eher kann der Erfindungsgegenstand in weniger als allen Merkmalen einer speziellen offenbarten Ausführungsform liegen. Deshalb sind die folgenden Ansprüche hiermit in die ausführliche Beschreibung als Beispiele oder Ausführungsformen eingebunden, wobei jeder Anspruch selbstständig als eine separate Ausführungsform steht, und es wird in Betracht gezogen, dass diese Ausführungsformen miteinander in verschiedenen Kombinationen oder Permutationen kombiniert werden können. Der Umfang der Erfindung ist mit Verweis auf die angehängten Ansprüche festgelegt, zusammen mit dem vollen Umfang von gleichwertigen Ausführungen, zu denen die Ansprüche berechtigen.

Claims (20)

  1. Halbleiterpaket, umfassend: eine mikroelektronische Chiplage mit einer oberen Chiplagenoberfläche, eine zur oberen Chiplagenoberfläche parallele untere Chiplagenoberfläche und eine Chiplagenseite, wobei die mikroelektronische Chiplage eine aktive Zone und eine inaktive Zone einschließt; ein Wärmeverteiler mit einer oberen Wärmeverteileroberfläche, eine zur oberen Wärmeverteileroberfläche parallele untere Wärmeverteileroberfläche und wenigstens eine Wärmeverteilerseite, wobei der Wärmeverteiler, auf der unteren Fläche der mikroelektronischen Chiplage in thermischer Kommunikation mit der inaktiven Zone der Chiplage angeordnet und von der aktiven Zone der mikroelektronischen Chiplage galvanisch getrennt ist; ein Verkapselungsmaterial, das die Chiplagenseite und die Wärmeverteilerseite und die obere Wärmeverteileroberfläche verkapselt, wobei das Verkapselungsmaterial eine Oberseite im Wesentlichen parallel zur Chiplagen-Oberseite und eine Unterseite im Wesentlichen parallel zur Chiplagen-Unterseite einschließt; eine Vielzahl von Aufbauschichten, die auf der Oberseite des Verkapselungsmaterials angeordnet sind; und eine Vielzahl von leitenden Traces, die auf den Aufbauschichten angeordnet sind und sich in elektrischer Kommunikation mit der aktiven Zone befinden.
  2. Chiplagen-Paket nach Anspruch 1, wobei das Verkapselungsmaterial eine untere Verkapselungsmaterialöffnung in der Unterseite definiert und die untere Chiplagenoberfläche durch die untere Verkapselungsmaterialöffnung freigelegt ist.
  3. Chiplagen-Paket nach Anspruch 2, wobei der Wärmeverteiler eine Wärmeverteileröffnung in der Unterseite definiert und die untere Chiplagenoberfläche durch die Wärmeverteileröffnung freigelegt ist, und wobei ein thermisches Schnittstellenmaterial zwischen der oberen Wärmeverteileroberfläche und der unteren Chiplagenoberfläche angeordnet ist und sich in thermischer Kommunikation damit befindet.
  4. Chiplagen-Paket nach Anspruch 1, wobei sich der Wärmeverteiler über die untere Chiplagenoberfläche erstreckt und sich das thermische Schnittstellenmaterial zwischen der unteren Chiplagenoberfläche und der oberen Wärmeverteileroberfläche erstreckt.
  5. Chiplagen-Paket nach Anspruch 1, wobei wenigstens ein Wärmeleiter in thermischer Kommunikation mit der oberen Wärmeverteileroberfläche gekoppelt ist und sich durch das Verkapselungsmaterial, parallel zur Chiplagenseite erstreckt und in thermischer Kommunikation mit einer leitenden Trace der Vielzahl von leitenden Traces gekoppelt ist, und wobei die leitende Trace in thermischer Kommunikation mit der Chiplagen-Oberseite gekoppelt ist.
  6. Chiplagen-Paket nach Anspruch 5, wobei ein Gitter von Wärmeleitern zwischen der leitenden Trace und der Chiplagen-Oberseite angeordnet ist und das Gitter um Kontakte der Chiplage herum verflochten ist und in thermischer Kommunikation mit wenigstens einem Wärmeleiter gekoppelt ist.
  7. Chiplagen-Paket nach Anspruch 6, wobei eine zweite Chiplage zwischen der mikroelektronischen Chiplage und dem Wärmeverteiler angeordnet ist und ein zweites Gitter zwischen der mikroelektronischen Chiplage und der zweiten Chiplage angeordnet ist, und wobei das zweite Gitter um Kontakte zwischen der mikroelektronischen Chiplage und der zweiten Chiplage herum verflochten ist und in thermischer Kommunikation mit wenigstens einem Wärmeleiter gekoppelt ist.
  8. Chiplagen-Paket nach irgendeinem der Ansprüche 1–7, wobei eine Durchgangsverbindung sich durch die mikroelektronische Chiplage von der Chiplagen-Oberseite zur mikroelektronischen Chiplage erstreckt und elektrisch die Vielzahl von Traces mit der zweiten Chiplage verbindet.
  9. Verfahren zur Bildung eines mikroelektronischen Chiplagen-Pakets, umfassend: das Stapeln einer unteren Chiplagenoberfläche einer mikroelektronischen Chiplage auf einem Wärmeverteiler in thermischer Kommunikation mit dem Wärmeverteiler; das Bilden eines Verkapselungsmaterials um eine mikroelektronische Chiplage und den Wärmeverteiler; das Aufbauen einer Vielzahl von Aufbauschichten auf einer oberen Chiplagenoberfläche der mikroelektronischen Chiplage gegenüber der unteren Chiplagenoberfläche; und das Bilden einer Vielzahl von leitenden Traces, die auf den Aufbauschichten in elektrischer Kommunikation mit einer aktiven Zone der mikroelektronischen Chiplage angeordnet sind.
  10. Verfahren nach Anspruch 9, umfassend das Anordnen eines thermischen Schnittstellenmaterials zwischen der unteren Chiplagenoberfläche und dem Wärmeverteiler.
  11. Verfahren nach Anspruch 10, wobei der Wärmeverteiler eine Öffnung definiert, die wenigstens einen Teil des thermischen Schnittstellenmaterials gegenüber einer Unterseite des Paketes freigelegt, was das Stapeln einer zweiten Chiplage auf dem Wärmeverteiler umfasst, einschließlich des elektrischen Koppelns der zweiten Chiplage mit der mikroelektronischen Chiplage durch die Öffnung.
  12. Verfahren nach Anspruch 9, wobei das Bilden des Verkapselungsmaterials das Bilden eines Hohlraums zwischen dem Wärmeverteiler und der mikroelektronischen Chiplage einschließt.
  13. Verfahren nach Anspruch 12, umfassend das Anordnen von thermischem Schnittstellenmaterial im Hohlraum.
  14. Verfahren nach Anspruch 12, umfassend das Anordnen einer zweiten Chiplage im Hohlraum.
  15. Verfahren nach Anspruch 14, umfassend das Anordnen eines Arrays von Wärmeleitern zwischen der mikroelektronischen Chiplage und der zweiten Chiplage.
  16. Verfahren nach irgendeinem der Ansprüche 9–15, umfassend das Stapeln eines Wärmeleiters zwischen dem Wärmeverteiler und einer leitenden Trace der Vielzahl von leitenden Traces, wobei das Bilden des Verkapselungsmaterials das Bilden eines Hohlraums zwischen dem Wärmeverteiler und der Anordnung der mikroelektronischen Chiplage einschließt.
  17. System, umfassend: eine mikroelektronische Chiplage mit einer oberen Chiplagenoberfläche, eine zur oberen Chiplagenoberfläche parallele untere Chiplagenoberfläche und eine Chiplagenseite, wobei die mikroelektronische Chiplage eine aktive Zone und eine inaktive Zone einschließt; ein Wärmeverteiler mit einer oberen Wärmeverteileroberfläche, eine zur oberen Wärmeverteileroberfläche parallele untere Wärmeverteileroberfläche und wenigstens eine Wärmeverteilerseite, wobei der Wärmeverteiler auf der Unterseite der mikroelektronischen Chiplage in thermischer Kommunikation mit der inaktiven Zone der Chiplage angeordnet ist und von der aktiven Zone galvanisch getrennt ist; ein Verkapselungsmaterial, das die Chiplagenseite und die Wärmeverteilerseite und die obere Wärmeverteileroberfläche verkapselt, wobei das Verkapselungsmaterial eine Oberseite im Wesentlichen parallel zur Chiplagen-Oberseite und eine Unterseite im Wesentlichen parallel zur Chiplagen-Unterseite einschließt; eine Vielzahl von Aufbauschichten, die auf der Oberseite des Verkapselungsmaterials angeordnet sind; und eine Vielzahl von leitenden Traces, die auf den Aufbauschichten angeordnet sind und sich in elektrischer Kommunikation mit der aktiven Zone befinden; und mit der mikroelektronischen Chiplage gekoppelter dynamischer RAM.
  18. System nach Anspruch 17, wobei das Verkapselungsmaterial eine untere Verkapselungsmaterialöffnung in der Unterseite definiert und die untere Verkapselungsmaterialöffnung durch die untere Chiplagenoberfläche freigelegt ist, und wobei der Wärmeverteiler eine Wärmeverteileröffnung in der Unterseite definiert und die untere untere Chiplagenoberfläche durch die Verkapselungsmaterialöffnung freigelegt ist, und wobei sich wenigstens eine elektrische Kopplungsstruktur durch die Wärmeverteileröffnung erstreckt und mit Through Vias der mikroelektronischen Chiplage entlang der unteren Chiplagenoberfläche gekoppelt ist und die elektrischen Kopplungsstrukturen eine zweite Chiplage mit der mikroelektronischen Chiplage koppeln.
  19. System nach irgendeinem der Ansprüche 17–18, wobei die mikroelektronische Chiplage ein Prozessor ist, und wobei die zweite Chiplage aus einem Datenspeichergerät, einem Digitalsignal-Prozessor, einem Mikrocontroller, einer anwendungsspezifischen integrierten Schaltung und einem Prozessor ausgewählt ist.
  20. System nach Anspruch 17, wobei das System in einem aus einem Computer, einem drahtlosen Kommunikator, einem Handgerät, einem Kraftfahrzeug, einem Triebwagen, einem Flugzeug, einem Wasserfahrzeug und einem Raumfahrzeug angeordnet ist.
DE112013000494.1T 2012-09-28 2013-06-04 Bumpless Build-Up-Layer-Paket einschliesslich eines integrierten Wärmeverteilers Active DE112013000494B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/631,205 2012-09-28
US13/631,205 US8912670B2 (en) 2012-09-28 2012-09-28 Bumpless build-up layer package including an integrated heat spreader
PCT/US2013/044001 WO2014051714A1 (en) 2012-09-28 2013-06-04 Bumpless build-up layer package including an integrated heat spreader

Publications (2)

Publication Number Publication Date
DE112013000494T5 true DE112013000494T5 (de) 2014-10-02
DE112013000494B4 DE112013000494B4 (de) 2018-07-19

Family

ID=50384394

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013000494.1T Active DE112013000494B4 (de) 2012-09-28 2013-06-04 Bumpless Build-Up-Layer-Paket einschliesslich eines integrierten Wärmeverteilers

Country Status (5)

Country Link
US (3) US8912670B2 (de)
CN (1) CN104025289B (de)
DE (1) DE112013000494B4 (de)
IN (1) IN2014CN04680A (de)
WO (1) WO2014051714A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153552B2 (en) 2012-09-28 2015-10-06 Intel Corporation Bumpless build-up layer package including an integrated heat spreader
US9159690B2 (en) 2013-09-25 2015-10-13 Intel Corporation Tall solders for through-mold interconnect
US9269701B2 (en) 2012-09-28 2016-02-23 Intel Corporation Localized high density substrate routing
US9349703B2 (en) 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
US9437569B2 (en) 2012-12-06 2016-09-06 Intel Corporation High density substrate routing in BBUL package

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9224674B2 (en) * 2011-12-15 2015-12-29 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (BBUL) packages
JP2016039213A (ja) * 2014-08-06 2016-03-22 ローム株式会社 基板内蔵パッケージ、半導体装置およびモジュール
US9666559B2 (en) 2014-09-05 2017-05-30 Invensas Corporation Multichip modules and methods of fabrication
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
CN205984956U (zh) * 2015-06-26 2017-02-22 Pep创新私人有限公司 半导体封装
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10431563B1 (en) 2018-04-09 2019-10-01 International Business Machines Corporation Carrier and integrated memory
US10515929B2 (en) 2018-04-09 2019-12-24 International Business Machines Corporation Carrier and integrated memory
TWI675441B (zh) * 2018-05-14 2019-10-21 欣興電子股份有限公司 封裝載板結構及其製造方法
US11527483B2 (en) * 2018-06-29 2022-12-13 Intel Corporation Package including fully integrated voltage regulator circuitry within a substrate
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US10504826B1 (en) 2018-10-08 2019-12-10 General Electric Company Device almost last embedded device structure and method of manufacturing thereof
US10692737B2 (en) * 2018-10-08 2020-06-23 General Electric Company Multilayer interconnect structure with buried conductive via connections and method of manufacturing thereof
US11004786B2 (en) * 2019-03-15 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US11652020B2 (en) * 2019-05-29 2023-05-16 Intel Corporation Thermal solutions for multi-package assemblies and methods for fabricating the same
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11972999B2 (en) * 2021-12-07 2024-04-30 Globalfoundries U.S. Inc. Unlanded thermal dissipation pillar adjacent active contact

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5287247A (en) * 1990-09-21 1994-02-15 Lsi Logic Corporation Computer system module assembly
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5102829A (en) * 1991-07-22 1992-04-07 At&T Bell Laboratories Plastic pin grid array package
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US6150716A (en) * 1995-01-25 2000-11-21 International Business Machines Corporation Metal substrate having an IC chip and carrier mounting
JP2636777B2 (ja) * 1995-02-14 1997-07-30 日本電気株式会社 マイクロプロセッサ用半導体モジュール
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
US5567657A (en) * 1995-12-04 1996-10-22 General Electric Company Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers
US6011694A (en) * 1996-08-01 2000-01-04 Fuji Machinery Mfg. & Electronics Co., Ltd. Ball grid array semiconductor package with solder ball openings in an insulative base
KR100543836B1 (ko) * 1997-08-19 2006-01-23 가부시키가이샤 히타치세이사쿠쇼 멀티칩 모듈 구조체 및 그 제작 방법
US5903052A (en) * 1998-05-12 1999-05-11 Industrial Technology Research Institute Structure for semiconductor package for improving the efficiency of spreading heat
US6060777A (en) * 1998-07-21 2000-05-09 Intel Corporation Underside heat slug for ball grid array packages
US6084297A (en) * 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6586836B1 (en) 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
MXPA02009363A (es) * 2000-04-04 2003-02-12 Henkel Kgaa Adhesivo de ensamblado en base a dispersion de polimero acuosa.
EP1354351B1 (de) 2000-08-16 2009-04-15 Intel Corporation Direktaufbauschicht auf einer verkapselten chipverpackung
US20020070443A1 (en) 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
US6506632B1 (en) * 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
TW582100B (en) * 2002-05-30 2004-04-01 Fujitsu Ltd Semiconductor device having a heat spreader exposed from a seal resin
US6987032B1 (en) 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
JP4012496B2 (ja) * 2003-09-19 2007-11-21 カシオ計算機株式会社 半導体装置
JP4361826B2 (ja) 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US7129572B2 (en) * 2004-08-18 2006-10-31 Chung-Cheng Wang Submember mounted on a chip of electrical device for electrical connection
US6969640B1 (en) * 2004-09-02 2005-11-29 Stats Chippac Ltd. Air pocket resistant semiconductor package system
US7786567B2 (en) * 2004-11-10 2010-08-31 Chung-Cheng Wang Substrate for electrical device and methods for making the same
KR100702968B1 (ko) * 2005-11-24 2007-04-03 삼성전자주식회사 플로팅된 히트 싱크를 갖는 반도체 패키지와, 그를 이용한적층 패키지 및 그의 제조 방법
US8067267B2 (en) 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
TWI311789B (en) 2006-06-13 2009-07-01 Siliconware Precision Industries Co Ltd Heat sink package structure and method for fabricating the same
US7723164B2 (en) 2006-09-01 2010-05-25 Intel Corporation Dual heat spreader panel assembly method for bumpless die-attach packages, packages containing same, and systems containing same
US7659143B2 (en) 2006-09-29 2010-02-09 Intel Corporation Dual-chip integrated heat spreader assembly, packages containing same, and systems containing same
US8643172B2 (en) 2007-06-08 2014-02-04 Freescale Semiconductor, Inc. Heat spreader for center gate molding
TW200901409A (en) 2007-06-22 2009-01-01 Nan Ya Printed Circuit Board Corp Packaging substrate with embedded chip and buried heatsink
US8299626B2 (en) 2007-08-16 2012-10-30 Tessera, Inc. Microelectronic package
US7851905B2 (en) 2007-09-26 2010-12-14 Intel Corporation Microelectronic package and method of cooling an interconnect feature in same
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8064224B2 (en) 2008-03-31 2011-11-22 Intel Corporation Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same
US20090294949A1 (en) 2008-05-30 2009-12-03 Infineon Technologies Ag Molded semiconductor device
US8093704B2 (en) 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
KR20100033012A (ko) 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US7851894B1 (en) 2008-12-23 2010-12-14 Amkor Technology, Inc. System and method for shielding of package on package (PoP) assemblies
US8018072B1 (en) * 2008-12-23 2011-09-13 Amkor Technology, Inc. Semiconductor package having a heat spreader with an exposed exterion surface and a top mold gate
US8227904B2 (en) 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8912670B2 (en) 2012-09-28 2014-12-16 Intel Corporation Bumpless build-up layer package including an integrated heat spreader
US9136236B2 (en) 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10366951B2 (en) 2012-09-28 2019-07-30 Intel Corporation Localized high density substrate routing
US11984396B2 (en) 2012-09-28 2024-05-14 Intel Corporation Localized high density substrate routing
US9269701B2 (en) 2012-09-28 2016-02-23 Intel Corporation Localized high density substrate routing
US11515248B2 (en) 2012-09-28 2022-11-29 Intel Corporation Localized high density substrate routing
US10796988B2 (en) 2012-09-28 2020-10-06 Intel Corporation Localized high density substrate routing
US9520376B2 (en) 2012-09-28 2016-12-13 Intel Corporation Bumpless build-up layer package including an integrated heat spreader
US9153552B2 (en) 2012-09-28 2015-10-06 Intel Corporation Bumpless build-up layer package including an integrated heat spreader
US9679843B2 (en) 2012-09-28 2017-06-13 Intel Corporation Localized high density substrate routing
US10438915B2 (en) 2012-12-06 2019-10-08 Intel Corporation High density substrate routing in package
US9929119B2 (en) 2012-12-06 2018-03-27 Intel Corporation High density substrate routing in BBUL package
US10199346B2 (en) 2012-12-06 2019-02-05 Intel Corporation High density substrate routing in package
US9437569B2 (en) 2012-12-06 2016-09-06 Intel Corporation High density substrate routing in BBUL package
US10861815B2 (en) 2012-12-06 2020-12-08 Intel Corporation High density substrate routing in package
US11251150B2 (en) 2012-12-06 2022-02-15 Intel Corporation High density substrate routing in package
US9741664B2 (en) 2013-09-25 2017-08-22 Intel Corporation High density substrate interconnect formed through inkjet printing
US9666549B2 (en) 2013-09-25 2017-05-30 Intel Corporation Methods for solder for through-mold interconnect
US9349703B2 (en) 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
US9159690B2 (en) 2013-09-25 2015-10-13 Intel Corporation Tall solders for through-mold interconnect

Also Published As

Publication number Publication date
CN104025289B (zh) 2017-06-20
WO2014051714A1 (en) 2014-04-03
IN2014CN04680A (de) 2015-09-18
US20140091445A1 (en) 2014-04-03
DE112013000494B4 (de) 2018-07-19
US20150104907A1 (en) 2015-04-16
US8912670B2 (en) 2014-12-16
US9153552B2 (en) 2015-10-06
US9520376B2 (en) 2016-12-13
CN104025289A (zh) 2014-09-03
US20160027757A1 (en) 2016-01-28

Similar Documents

Publication Publication Date Title
DE112013000494B4 (de) Bumpless Build-Up-Layer-Paket einschliesslich eines integrierten Wärmeverteilers
DE112013000419B4 (de) System-In-Package mit eingebetteter RF-Chiplage in kernlosem Substrat
DE102014104989B4 (de) Integrierte Schaltungs-Gehäusebaugruppe, die eine Glaslötstoppmaskenschicht enthält, und Verfahren zu deren Herstellung
DE102014108328A1 (de) Gehäusebaugruppe für eingebettete Chips und zugehörige Techniken und Konfigurationen
DE102014113299B4 (de) Verfahren zum verbinden von gestapelten halbleiterbauelementen und gestapeltes halbleiterbauelement
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE102016101770A1 (de) Struktur und Bildungsverfahren für Chippaket
DE112014003166T5 (de) Gestapelte Halbleitervorrichtungsbaugruppe mit einer verbesserten Verbindungsbandbreite
DE102020132231A1 (de) Mikroelektronisches bauteil, das geformte bereiche mit through-mold-vias aufweist
DE102015113437A1 (de) Halbleitervorrichtung und ihr Herstellungsverfahren
DE102011055013A1 (de) Halbleitergehäuse und Verfahren zum Herstellen derselben
DE102019118492A1 (de) Eingebettete spannungsreglerstruktur undverfahren zum bilden derselben
US10586751B2 (en) Semiconductor package device and method of manufacturing the same
DE112016004298T5 (de) Hybrid-Pitch-Package mit Fähigkeit zur Ultra High Density-Verbindung
DE112012006469T5 (de) Mikroelektronisches Gehäuse mit nicht komplanaren gekapselten mikroelektronischen Bauelementen und einer Aufbauschicht ohne Kontaktierhügel
DE102018203820A1 (de) Substratverbinder mit eingebetteten Brücken und Verfahren zu deren Montage
DE112017006496T5 (de) Skalierbare eingebettete siliziumbrücken-via-säulen in lithographisch definierten vias und verfahren zum herstellen derselben
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102019123780B4 (de) Verfahren zum herstellen eines halbleiter-package und halbleiter-package
DE112021003770T5 (de) Verfahren zur Herstellung eines Verpackungssubstrats
DE102012106892A1 (de) Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionalen integrierten Schaltkreis
DE102013102230A1 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE112012006409T5 (de) Mehrfachstapel-BBUL-Paket
DE102020113774A1 (de) Lithographisch definierter vertikaler verbindungszugang (via) für eine brücken-die-erste-ebene-verbindung (fli)
DE102020117971A1 (de) Ultradünn-brücken- und ultrafein-multi-die-patch-abstandarchtitektur und verfahren zur herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final