DE112021003770T5 - Verfahren zur Herstellung eines Verpackungssubstrats - Google Patents

Verfahren zur Herstellung eines Verpackungssubstrats Download PDF

Info

Publication number
DE112021003770T5
DE112021003770T5 DE112021003770.6T DE112021003770T DE112021003770T5 DE 112021003770 T5 DE112021003770 T5 DE 112021003770T5 DE 112021003770 T DE112021003770 T DE 112021003770T DE 112021003770 T5 DE112021003770 T5 DE 112021003770T5
Authority
DE
Germany
Prior art keywords
conductive layer
layer
metal
packaging substrate
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021003770.6T
Other languages
English (en)
Inventor
Xianming Chen
Frank Burmeister
Lei Feng
Yujun Zhao
Benxia Huang
Jinxin Yi
Jindong FENG
Yuan Li
Lina JIANG
Edward Tena
Wenshi Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Access Semiconductor Co Ltd
Nexperia BV
Original Assignee
Zhuhai Access Semiconductor Co Ltd
Nexperia BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Access Semiconductor Co Ltd, Nexperia BV filed Critical Zhuhai Access Semiconductor Co Ltd
Publication of DE112021003770T5 publication Critical patent/DE112021003770T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Optics & Photonics (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

In der Anmeldung wird ein Verfahren zur Herstellung eines Verpackungssubstrats offenbart, umfassend die folgenden Schritte: Bereitstellen einer Trägerplatte, und Herstellen einer ersten Leitungsschicht auf der Trägerplatte; Herstellen eines Musters eines Hohlraums auf der Oberfläche der ersten Leitungsschicht, Abscheiden und Ätzen eines Metalls unter Ausbildung eines Metallkörper, Lamellieren und Verdünnen einer dielektrischen Schicht auf der Oberfläche des Metallkörpers unter Freisetzung einer oberen Oberfläche des Metallkörpers; Entfernen der Trägerplatte, Abätzen des Metallkörpers unter Freisetzung des Hohlraums, Abscheiden eines Metalls auf der Oberfläche und der Seitenwand des Hohlraums sowie auf der Oberfläche der dielektrischen Schicht, Herstellen und Ätzen eines Musters unter Ausbildung einer zweiten Leitungsschicht; Ausbilden einer ersten Lötstoppmaske bzw. einer zweiten Lötstoppmaske auf der Oberfläche der ersten Leitungsschicht bzw. auf der Oberfläche der zweiten Leitungsschicht, und Herstellen eines Musters der ersten Lötstoppmaske oder der zweiten Lötstoppmaske unter Ausbildung eines Pads; und Schneiden des Hohlraums, der ersten Leitungsschicht, der zweiten Leitungsschicht, der ersten Lötstoppmaske und der zweiten Lötstoppmaske. Bei dem Verfahren zur Herstellung eines Verpackungssubstrats der Anmeldung kann ein Testpunkt für Schweißung eines zu verpackenden Elements an eine Seite des Substrats angeschlossen werden, um dadurch die Schweißung zwischen dem elektronischen Element und der Leiterplatte zu überprüfen.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Anmeldung betrifft das technische Gebiet der Verpackung von Halbleitern, insbesondere ein Verfahren zur Herstellung eines Verpackungssubstrats.
  • STAND DER TECHNIK
  • Mit der kontinuierlichen Entwicklung der mikroelektronischen Technologien werden die Produkte in der elektronischen Industrie immer kompliziert und verkleinert. Immer zunehmende Anzahl an Halbleiterelementen werden insbesondere in mobile Geräten, wie Handy und tragbare Computer, integriert. Die als Kerne der elektronischen Geräte dienenden Chips werden ebenfalls kompliziert und erfordern immer mehr Kontakte für Eingabe und Ausgabe, um mehr Funktionsanforderungen zu erfüllen.
  • Die Verpackungen für Chips können gemäß dem Typ des Stifts in Verpackung mit Stiften und Verpackung ohne Stiften unterteilt werden. Im Vergleich zur Verpackung mit Stiften weist ein ohne Stiften verpacktes Halbleiterelement die Vorteile, wie eine niedrige elektrische Induktion der Leitungen, eine gute Wärmeleitfähigkeit und eine kleinere Verpackungsdicke, auf, so dass die davon belegte Fläche auf einer PCB (Leiterplatte) verringert werden kann.
  • Zu den ohne Stiften verpackten Halbleiterelementen gehören in der Regel auf Leadframe basierend verpacktes QFN (Quad Flat No-leads Package) sowie auf einem organischen Verpackungssubstrat basierend gefertigtes LGA (Land Grid Array) und BGA (Ball Grid Array). Für den vorgenannten Fall kann die Fehlerprüfung nach dem Installation des QFN an der PCB durch ein automatisches optisches Überprüfungssystem durchgeführt werden. Für den letztgenannten Fall besteht jedoch ein Totbereich bei der Fehlerprüfung, da die Stifte von LGA und BGA nicht am Umfang der Verpackung ausgestaltet sind und nicht freigesetzt werden können.
  • OFFENBARUNG DER ANMELDUNG
  • Die Aufgabe der vorliegenden Anmeldung besteht darin, das technische Problem im Stand der Technik zumindest teilweise zu lösen. Daher wird in der Anmeldung ein Verfahren zur Herstellung eines Verpackungssubstrats vorgestellt. Nachfolgend wird der Gegenstand, der weiter unten noch detailliert beschrieben wird, kurzgefasst. Diese Kurzschreibung dient nicht der Einschränkung des Schutzumfangs der Ansprüche. Die technische Lösung ist wie folgt.
  • In einem ersten Aspekt wird in einem Ausführungsbeispiel der Anmeldung ein Verfahren zur Herstellung eines Verpackungssubstrats bereitgestellt, umfassend die folgenden Schritte:
    • Bereitstellen einer Trägerplatte, Herstellen eines Musters einer ersten Leitungsschicht auf der Trägerplatte, und Abscheiden eines Metalls zur Ausbildung der ersten Leitungsschicht;
    • Herstellen eines Musters eines Hohlraums auf der Oberfläche der ersten Leitungsschicht, Abscheiden und Ätzen eines Metalls unter Ausbildung eines Metallkörper, Lamellieren und Verdünnen einer dielektrischen Schicht auf der Oberfläche des Metallkörpers zur Freisetzung einer oberen Oberfläche des Metallkörpers;
    • Entfernen der Trägerplatte, Abätzen des Metallkörpers zur Freisetzung des Hohlraums, Abscheiden eines Metalls auf der Oberfläche und der Seitenwand des Hohlraums sowie auf der Oberfläche der dielektrischen Schicht, Herstellen und Ätzen eines Musters zur Ausbildung einer zweiten Leitungsschicht;
    • Ausbilden einer ersten Lötstoppmaske bzw. einer zweiten Lötstoppmaske auf der Oberfläche der ersten Leitungsschicht bzw. auf der Oberfläche der zweiten Leitungsschicht, und Herstellen eines Musters der ersten Lötstoppmaske oder der zweiten Lötstoppmaske zur Ausbildung eines Pads;
    • und Schneiden des Hohlraums, der ersten Leitungsschicht, der zweiten Leitungsschicht, der ersten Lötstoppmaske und der zweiten Lötstoppmaske.
  • Das Verfahren zur Herstellung eines Verpackungssubstrats gemäß dem Ausführungsbeispiel im ersten Aspekt der Erfindung weist zumindest die folgenden vorteilhaften Wirkungen auf: Erstens können bei dem in der Anmeldung vorgeschlagene Verpackungssubstrat die Schweißpunkte der Stifte eines elektronischen Elements zu einer Seite des Verpackungssubstrats geführt werden, um die optische Überprüfung zur unmittelbaren Bestimmung des Zustands der Schweißung zu begünstigen. Zweitens kann bei der Anmeldung auf dem Verpackungssubstrat eine Neuverteilung mehrerer Leitungsschichten durchgeführt werden, was für das Drahtbonden und Die-Verpackung eines Chips sowie für die integrierte Verpackung mehrerer Chips und mehrerer Elemente geeignet ist und die Vielfältigkeit und den Integrationsgrad der Funktionen des Substrats erhöht. Drittens weist das in der Anmeldung vorgeschlagene Verpackungssubstrat einen einfachen Verpackungsablauf auf, womit die Produktionskosten gespart werden.
  • In einem Ausführungsbeispiel der Anmeldung ist optional vorgesehen, dass das Abscheiden eines Metalls Abscheiden einer metallischen Saatschicht und danach Abscheiden einer Leitungsschicht umfasst.
  • In einem Ausführungsbeispiel der Anmeldung ist optional vorgesehen, dass das Material für die metallische Saatschicht metallisches Titan und metallisches Kupfer umfasst.
  • In einem Ausführungsbeispiel der Anmeldung ist optional vorgesehen, dass Schutzschichten jeweils auf der Oberfläche der Leitungsschichten und auf der Oberfläche des Pads ausgebildet sind.
  • In einem Ausführungsbeispiel der Anmeldung ist optional vorgesehen, dass das Material für die Schutzschicht eine ENEPIG (Electroless Nickel Electroless Palladium Immersion Gold)-Struktur, eine ENIG (Electroless Nickel Immersion Gold)-Struktur, Zinn, Silber, oder einen organischen Oberflächenschutz umfasst.
  • In einem Ausführungsbeispiel der Anmeldung ist optional vorgesehen, dass das Verfahren des Abscheidens des Metalls mindestens eine der folgenden umfasst:
    • Durch physikalisches Sputtern zum Abscheiden;
    • Durch chemische Galvanik zum Abscheiden.
  • In einem zweiten Aspekt wird im Ausführungsbeispiel der Anmeldung ein weiteres Verfahren zur Herstellung eines Verpackungssubstrats bereitgestellt, umfassend die folgenden Schritte:
    • Bereitstellen einer Trägerplatte, Herstellen eines Musters einer ersten Leitungsschicht auf der Trägerplatte, und Abscheiden eines Metalls zur Ausbildung der ersten Leitungsschicht;
    • Lamellieren einer dielektrischen Schicht auf der Oberfläche der ersten Leitungsschicht, und Bohren der dielektrischen Schicht zur Ausbildung eines Hohlraums;
    • Entfernen der Trägerplatte, Abscheiden eines Metalls auf der Oberfläche und der Seitenwand des Hohlraums sowie auf der Oberfläche der dielektrischen Schicht, Herstellen und Ätzen eines Musters unter Ausbildung einer zweiten Leitungsschicht und einer dritten Leitungsschicht; Ausbilden einer ersten Lötstoppmaske bzw. einer zweiten Lötstoppmaske auf der Oberfläche der ersten Leitungsschicht bzw. auf der Oberfläche der zweiten Leitungsschicht, und Herstellen eines Musters der ersten Lötstoppmaske oder der zweiten Lötstoppmaske unter Ausbildung eines Pads; und Schneiden des Hohlraums, der ersten Leitungsschicht, der zweiten Leitungsschicht, der ersten Lötstoppmaske und der zweiten Lötstoppmaske.
  • Das Verfahren zur Herstellung eines Verpackungssubstrats gemäß dem Ausführungsbeispiel im zweiten Aspekt der Erfindung weist zumindest die folgenden vorteilhaften Wirkungen auf: Erstens können bei dem in der Anmeldung vorgeschlagene Verpackungssubstrat die Schweißpunkte der Stifte eines elektronischen Elements zu einer Seite des Verpackungssubstrats geführt werden, um die optische Überprüfung zur unmittelbaren Bestimmung des Zustands der Schweißung zu begünstigen. Zweitens kann bei der Anmeldung auf dem Verpackungssubstrat eine Neuverteilung mehrerer Leitungsschichten durchgeführt werden, was für das Drahtbonden und Die-Verpackung eines Chips sowie für die integrierte Verpackung mehrerer Chips und mehrerer Elemente geeignet ist und die Vielfältigkeit und den Integrationsgrad der Funktionen des Substrats erhöht. Drittens weist das in der Anmeldung vorgeschlagene Verpackungssubstrat einen einfachen Verpackungsablauf auf, womit die Produktionskosten gespart werden.
  • In einem Ausführungsbeispiel der Anmeldung ist optional vorgesehen, dass das Bohren der dielektrischen Schicht durch Laserbohrung erfolgt.
  • In einem Ausführungsbeispiel der Anmeldung ist optional vorgesehen, dass das Material für die dielektrische Schicht Prepreg, membranartiges Harz, oder Polyethylenharz umfasst.
  • In einem Ausführungsbeispiel der Anmeldung ist optional vorgesehen, dass die Dicke der dielektrischen Schicht (100) zwischen 180 µm und 250 µm liegt.
  • Die weiteren Merkmale und Vorteile der Anmeldung werden in der nachfolgenden Beschreibung erläutert und teilweise aus der Beschreibung klar bzw. durch die Ausführung der Anmeldung verständlich. Die Aufgaben und weiteren Vorteile der Anmeldung können durch die in der Beschreibung, in den Ansprüchen sowie in der beigefügten Figuren besonders hervorgehobenen Strukturen erzielt und erhalten werden.
  • Figurenliste
  • Die Zeichnungen dienen der Bereitstellung weiteres Verständnisses der technischen Lösungen der Anmeldung, stellen Teile der Beschreibung dar, und werden im Zusammenhang mit den Ausführungsbeispielen der Anmeldung zur Erklärung der Anmeldung verwendet, ohne Beschränkung darauf.
    • 1 ist eine Schnittansicht eines Verpackungssubstrats gemäß einem Ausführungsbeispiel der Anmeldung;
    • 2 bis 11 sind Schnittansichten, die den Schritten eines Verfahrens zur Herstellung eines Verpackungssubstrats gemäß einem weiteren Ausführungsbeispiel der Anmeldung entsprechen; und
    • 12 bis 16 sind Schnittansichten, die den Schritten eines Verfahrens zur Herstellung eines Verpackungssubstrats gemäß einem weiteren Ausführungsbeispiel der Anmeldung entsprechen.
  • Bezugszeichenliste
    • 100
    dielektrische Schicht
    210
    erste Leitungsschicht
    220
    zweite Leitungsschicht
    310
    erste Lötstoppmaske
    320
    zweite Lötstoppmaske
    330
    Pad
    230
    Metallkörper
    240
    Hohlraum
    400
    Schutzschicht
    500
    Saatschicht
    600
    lichtempfindliche Trockenfolie
    700
    Trägerplatte
  • AUSFÜHRLICHE AUSFÜHRUNGSFORMEN
  • Um die Aufgaben, die technischen Lösungen und die Vorteile der vorliegenden Anmeldung klarer zu machen, wird die vorliegende Anmeldung in Verbindung mit den beigefügten Zeichnungen und Ausführungsbeispielen ausführlicher beschrieben. Es ist zu verstehen, dass die hierin beschriebenen konkreten Ausführungsbeispiele ausschließlich der Erklärung der Anmeldung dienen, ohne die Anmeldung zu beschränken, und deswegen technisch nicht wesentlich sind. Jede strukturelle Modifikation, Änderung in Verhältnis oder Größenveränderung soll noch in dem Umfang, der von dem in der Anmeldung offenbarten technischen Inhalt bedeckt ist, enthalten sein, wenn sie die durch die Anmeldung erzeugten Wirkungen und die durch die Anmeldung zu lösenden Aufgaben nicht beeinflussen.
  • In diesem Teil werden die konkreten Ausführungsbeispiele der vorliegenden Anmeldung näher beschrieben. Die bevorzugten Ausführungsbeispiele der Anmeldung werden in den Figuren dargestellt, die der graphischen Ergänzung der schriftlichen Beschreibung dienen, so dass jedes der technischen Merkmale bzw. jede der gesamten technischen Lösungen der Anmeldung direkt und anschaulich verstanden wird. Es ist jedoch zu verstehen, dass die Figuren nicht als Einschränkung des Schutzumfangs der Anmeldung konstruiert werden.
  • In der Beschreibung der Anmeldung steht der Begriff „einige“ für „eine oder mehrere“ und „mehrere“ für zwei oder mehr betroffene Elemente. Unter den Ausdrücke von „größer als“, „kleiner als“, „über“ und dergleichen ist zu verstehen, dass die Grenze nicht im Bereich enthalten ist, während unter dem Ausdrücke von „oberhalb“, „unterhalb“, „innerhalb“ und dergleichen zu versehen ist, dass die Grenze enthalten ist. Die Ausdrücken von „erste“, „zweite“ usw. dienen nur der Unterscheidung einzelner technischer Merkmale, ohne die relative Wichtigkeit, die Anzahl oder die Reihenfolge der betroffenen technischen Merkmale anzugeben oder hinzuweisen.
  • Bezugnehmend auf 1 ist ein Verpackungssubstrat gemäß einem Ausführungsbeispiel der Anmeldung gezeigt, umfassend: eine dielektrische Schicht 100; Leitungsschichten, einschließlich einer auf der oberen Oberfläche der dielektrischen Schicht 100 vorgesehenen, ersten Leitungsschicht 210 und einer auf der unteren Oberfläche der dielektrischen Schicht vorgesehenen, zweiten Leitungsschicht 220, wobei die erste Leitungsschicht 210 in der Ebene der oberen Oberfläche der dielektrischen Schicht 100 von beiden Enden der dielektrischen Schicht 100 herausragt und sich die zweite Leitungsschicht 220 ausgehend von der unteren Oberfläche der dielektrischen Schicht 100 durch die Seitenwand der dielektrischen Schicht 100 erstreckt, bis sie mit der ersten Leitungsschicht 210 zusammenfällt, um Flanken auszubilden; Lötstoppmasken, einschließlich einer auf der Oberfläche der ersten Leitungsschicht 210 vorgesehenen, ersten Lötstoppmaske 310 und einer auf der Oberfläche der zweiten Leitungsschicht 220 vorgesehenen, zweiten Lötstoppmaske 320, wobei ein Pad 330 an einer von der ersten Lötstoppmaske 310 und der zweiten Lötstoppmaske 320 vorgesehen ist und das Pad 330 mit der Leitungsschicht verbunden ist.
  • In einem Ausführungsbeispiel ist die obere bzw. untere Oberfläche der dielektrischen Schicht 100 mit der ersten Leitungsschicht 210 bzw. der zweiten Leitungsschicht 220 beschichtet, und auf der Oberfläche der ersten Leitungsschicht 210 und der zweiten Leitungsschicht 220 sind die Lötstoppmaske und das Pad 330 angeordnet. Dabei steht das Pad 330 mit der ersten Leitungsschicht 210 in Kommunikation, um mit den Stiften eines auf dem Verpackungssubstrat montierten elektronischen Elements zu verbinden. Die erste Leitungsschicht 210 ragt in der Ebene der oberen Oberfläche der dielektrischen Schicht 100 von beiden Enden der dielektrischen Schicht 100 heraus, und die zweite Leitungsschicht 220 erstreckt sich ausgehend von der unteren Oberfläche der dielektrischen Schicht 100 durch die Seitenwand der dielektrischen Schicht 100, bis sie mit der ersten Leitungsschicht 210 zusammenfällt, um Flanken auszubilden. Die erste Leitungsschicht 210 und die zweite Leitungsschicht 220 umhüllen die dielektrische Schicht 100. Die dielektrische Schicht 100 bildet zusammen mit den Flanken eine Hohlraum 240 mit Gleitnut aus. Bei der Montage eines Halbleiterelements mit Stiften, die nicht von einer Seite freigesetzt sind, wie bei LGA oder BGA, werden die Stifte auf der unteren Oberfläche des Elements mit dem Pad 330 verbunden und das Pad 330 wiederum mit der ersten Leitungsschicht 210 verbunden. Die erste Leitungsschicht 210 wird von den Flanken ausgeleitet, um die elektrischen Eigenschaften des elektronischen Elements zu den Flanken auf zwei Seiten der dielektrischen Schicht 100 auszuleiten. Bei einem PCB-Schweißen soll einfach die Oberfläche der zweiten Leitungsschicht 220 in dem Hohlraum 240 mit einem Lötmaterial, wie z. B. Zinn-Blei-, Silber- oder Kupfer-Lötmaterial, benetzt werden.
  • Bezugnehmend auf 1 wird in einem Ausführungsbeispiel der Anmeldung ein Verpackungssubstrat bereitgestellt, bei dem die erste Leitungsschicht 210 bzw. die zweite Leitungsschicht 220 ein erstes Ende und ein zweites Ende der ersten Leitungsschicht bzw. der zweiten Leitungsschicht, die durch ein Isoliermaterial voneinander beabstandet sind, umfasst.
  • In einem Ausführungsbeispiel umfassen die erste Leitungsschicht 210 und die zweite Leitungsschicht 220 jeweils zwei Teile. Die zwei Teile der ersten Leitungsschicht 210 sind jeweils entsprechend an den unteren Oberflächen der zwei Pads angeordnet. Die zwei Pads sind jeweils mit den Stiften des positiven Pols und negativen Pols des elektronischen Elements verbunden. Durch das erste Ende der ersten Leitungsschicht und das zweite Ende der ersten Leitungsschicht sind der positive Pol und negative Pol des elektronischen Elements zu zwei Seiten des Substrats geführt, um mit dem ersten Ende der zweiten Leitungsschicht und dem zweiten Ende der zweiten Leitungsschicht zu verbinden und einen elektrischen Unterschied zu ermöglichen. Es sollte darauf hingewiesen sein, dass in Anwesenheit von mehreren Pads und mehreren entsprechend damit verbundenen elektronischen Elementen auf dem Substrat die erste Leitungsschicht bzw. die zweite Leitungsschicht aus zwei Teilen, die entsprechend mit dem positiven und negativen Pol desselben elektronischen Elements verbunden sind, bestehen kann. Die erste Leitungsschicht bzw. die zweite Leitungsschicht kann auch als Streifen einstückig aus einer Schicht von Metall ausgebildet sein und mit zwei Pads verbunden sein. Die zwei Pads entsprechen jeweils dem positiven Pol (oder dem negativen Pol) eines elektronischen Elements und dem negativen Pol (oder dem positiven Pol) eines weiteren elektronischen Elements, um eine elektrische Verbindung mehrerer elektronischen Elemente herzustellen.
  • Bezugnehmend auf 1 wird in einem Ausführungsbeispiel der Anmeldung ein Verpackungssubstrat bereitgestellt, das weiterhin Schutzschichten 400 umfasst. Die Schutzschichten 400 sind jeweils auf der Oberfläche der Leitungsschichten und auf der Oberfläche des Pads 330 ausgebildet. In einem Ausführungsbeispiel sind die Oberfläche der zweiten Leitungsschicht 220 und die Oberfläche des Pads 330 mit einer Schutzschicht 400 beschichtet. Durch die Beschichtung mit der Schutzschicht 400 kann die Oxidation der freigesetzten Teile der zweiten Leitungsschicht 220 oder des Pads 330 verhindert werden und damit die Zuverlässigkeit des Substrats verbessert werden.
  • Bezugnehmend auf 1 wird in einem Ausführungsbeispiel der Anmeldung ein Verpackungssubstrat bereitgestellt, bei dem das Material für die Schutzschicht 400 eine ENEPIG (Electroless Nickel Electroless Palladium Immersion Gold)-Struktur, eine ENIG (Electroless Nickel Immersion Gold)-Struktur, Zinn, Silber, oder einen organischen Oberflächenschutz umfasst.
  • Basierend auf dem oben beschriebenen Verpackungssubstrat werden hierunter die Ausführungsbeispiele für das Verfahren zur Herstellung eines Verpackungssubstrats gemäß der Anmeldung erläutert.
  • Bezugnehmend auf 2 und 11 wird in einem anderen Ausführungsbeispiel der Anmeldung weiterhin ein Verfahren zur Herstellung eines Verpackungssubstrats bereitgestellt, umfassend die folgenden Schritte, aber nicht darauf beschränkt:
    • Schritt S101: Bereitstellen einer Trägerplatte 700, Herstellen eines Musters einer ersten Leitungsschicht 210 auf der Trägerplatte 700, und Abscheiden eines Metalls unter Ausbildung der ersten Leitungsschicht 210. Insbesondere wie in 2 gezeigt, wird auf der Oberfläche der Trägerplatte 700 eine lichtempfindliche Trockenfolie 600 aufgebracht, das Muster der ersten Leitungsschicht 210 durch Belichtung und Entwicklung erzeugt, und dann durch Galvanotechnik die erste Leitungsschicht 210 gefertigt. Es sollte darauf hingewiesen sein, dass die beiden Seiten der Trägerplatte 700 mit einer entnehmbaren Doppelschicht von kupferkaschiertem Laminat versehen sind und auf beiden Seiten der Trägerplatte 700 die erste Leitungsschicht 210 ausgebildet sein kann. In einem Ausführungsbeispiel der Anmeldung werden beispielhaft in Bezug auf nur einer der Seiten die Herstellungsschritte vorzugsweise beschrieben.
    • Schritt S102: Herstellen eines Musters eines Hohlraums 240 auf der Oberfläche der ersten Leitungsschicht 210, Abscheiden und Ätzen eines Metalls unter Ausbildung eines Metallkörper 230, Lamellieren und Verdünnen einer dielektrischen Schicht 100 auf der Oberfläche des Metallkörpers 230 unter Freisetzung einer oberen Oberfläche des Metallkörpers 230. Insbesondere wie in 3 gezeigt, wird auf der lichtempfindlichen Trockenfolie 600 noch eine weitere lichtempfindliche Trockenfolie 600 aufgeklebt und das Muster des Hohlraums 240 durch Belichtung und Entwicklung erzeugt. Durch Galvanik oder chemische Galvanik wird die Schutzschicht 400 ausgebildet und dann wird nochmal durch Galvanik der Metallkörper 230 ausgebildet. Mittels eines Folienentferners werden die erste lichtempfindliche Trockenfolie 600 und die zweite lichtempfindliche Trockenfolie 600 unter Freisetzung einer oberen Oberfläche und der Seitenwand des Metallkörpers 230 entfernt. Wie in 4 gezeigt, wird die dielektrische Schicht 100 gestapelt und lamelliert. Wie in 5 gezeigt, wird das dielektrische Material durch Schleifplatte verdünnt und verflacht, bis die obere Oberfläche des streifenförmigen Metallkörpers 230 freiliegt, so dass sich die obere Oberfläche des Metallkörpers 230 und die obere Oberfläche der dielektrischen Schicht 100 in derselben Ebene befinden. Die Trägerplatte 700 wird von der dielektrischen Schicht 100 getrennt, so dass sich die erste Leitungsschicht 210 und die untere Oberfläche der dielektrischen Schicht 100 in derselben Ebene befinden.
  • Es sollte darauf hingewiesen sein, dass es sich beim Material für die Schutzschicht 400 um ein chemisch inaktives Metall, wie Nickel oder Titan, handelt, und dass das Material für die dielektrische Schicht 100 Prepreg (PP), membranartiges Harz (ABF), oder Epoxidharz (PID) umfasst. Prepreg und membranartiges Harz können durch Plasmaätzprozess, Polierprozess mittels Schleifplatte, Laserbohrung, usw. verdünnt werden, während Epoxidharz durch Belichtung und Entwicklung oder dergleichen verdünnt werden kann. In einem Ausführungsbeispiel der Anmeldung wird bevorzugt Prepreg mit einer lamellierten Dicke von 180 - 250 µm als die dielektrische Schicht 100 verwendet. Es handelt sich bei dem Prepreg um ein dünnes Folienmaterial, welches derart hergestellt ist, dass ein verarbeitetes Glasfasergewebe in eine adhäsive Lösung von Harz eingetaucht und thermisch verarbeitet (vorerwärmt) wird, so dass das Harz in einem teilweise gehärteten Zustand wechselt. Es lässt sich bei erhöhter Temperatur und erhöhtem Druck erweichen und nach Abkühlen wegen chemischer Reaktion härten.
  • Schritt S103: Entfernen der Trägerplatte 700, Abätzen des Metallkörpers 230 unter Freisetzung des Hohlraums 240, Abscheiden eines Metalls auf der Oberfläche und der Seitenwand des Hohlraums 240 sowie auf der Oberfläche der dielektrischen Schicht 100, Herstellen und Ätzen eines Musters unter Ausbildung einer zweiten Leitungsschicht 220. Insbesondere wie in 6 gezeigt, wird die eine erste Metallschicht enthaltende untere Oberfläche der dielektrischen Schicht 100 mit der lichtempfindlichen Trockenfolie 600 beschichtet und die lichtempfindliche Trockenfolie 600 durch Lithographie gehärtet. Die lichtempfindliche Trockenfolie 600 wird vollflächig belichtet, um die erste Leitungsschicht 210 zu schützen. Mittels einer metallätzenden Lösung wird der Metallkörper 230 unter Ausbildung des Hohlraums 240 abgeätzt. Die Seitenwand des Hohlraums 240 ist vertikal ausgerichtet und ihre untere Abmessung ist gleich ihrer oberen Abmessung. Der Hohlraum 240 wird von einer metallischen Nickel-Schutzschicht 400 als Boden und einer dielektrischen organischen Harzschicht 100 als Seitenwand eingeschlossen. Wie in 7 gezeigt, wird die metallische Nickel-Schutzschicht 400 mit einer Nickel-ätzenden Lösung unter Freisetzung der oberen Oberfläche der ersten Leitungsschicht 210 entfernt und dann die lichtempfindliche Trockenfolie 600 mit einem Folienentferner unter Freisetzung der unteren Oberfläche der ersten Leitungsschicht 210 entfernt. Wie in 8 gezeigt, wird eine Saatschicht 500 durch Sputtern oder chemische Galvanik auf der oberen Oberfläche der ersten Leitungsschicht 210 und auf der oberen Oberfläche der dielektrischen Schicht 100 ausgebildet. Die Saatschicht 500 umfasst ein Metall, wie Titan, Kupfer, und dergleichen, aber nicht darauf beschränkt. Auf der Seite der unteren Oberfläche der ersten Leitungsschicht 210 wird eine lichtempfindliche Trockenfolie 600 aufgeklebt und dann vollflächig belichtet, um die erste Leitungsschicht 210 zu schützen. Anschließend wird durch vollflächige Galvanik auf einer oberen Oberfläche der Saatschicht 500 eine metallische Kupferschicht niedergeschlagen. Wie in 9 gezeigt, wird auf der Seite der oberen Oberfläche der metallischen Kupferschicht eine lichtempfindliche Trockenfolie 600 aufgeklebt, ein bestimmtes Muster durch Lithographie hergestellt, die metallische Kupferschicht und die Saatschicht 500 durch Atzprozess unter Ausbildung der zweiten Leitungsschicht 220 geätzt, und die lichtempfindliche Trockenfolie 600 der oberen und unteren Oberflächen mit dem Folienentferner entfernt.
  • Es sollte darauf hingewiesen sein, dass die Abscheidung des Metalls physisches Sputtern und chemische Galvanik umfasst, und dass vorzugsweise in einem Ausführungsbeispiel der Anmeldung chemische Galvanik zur Abscheidung der Metallschicht verwendet wird.
  • Schritt S104: Ausbilden einer ersten Lötstoppmaske 310 bzw. einer zweiten Lötstoppmaske 320 auf der Oberfläche der ersten Leitungsschicht 210 bzw. auf der Oberfläche der zweiten Leitungsschicht 220, und Herstellen eines Musters der ersten Lötstoppmaske 310 oder der zweiten Lötstoppmaske 320 unter Ausbildung eines Pads 330. Insbesondere wie in 10 gezeigt, werden auf der Oberflächen der ersten Leitungsschicht 210 und der zweiten Leitungsschicht 220 jeweils die erste Lötstoppmaske 310 und die zweite Lötstoppmaske 320 aufgebracht und in einer bestimmten Position der ersten Lötstoppmaske 310 ein Pad 330 zur Verbindung mit der ersten Leitungsschicht 210 ausgebildet. Darüber hinaus werden die Oberflächen des Pads 330 und der zweiten Leitungsschicht 220 mit Metall verarbeitet, um die Schutzschicht 400 auszubilden. Die Oberflächenverarbeitung kann die Abscheidung eines chemisch stabilen Metalls, wie ENEPIG, ENIG, Zinn, Silber, usw. und die Oberflächenbeschichtung mit einem organischen Oberflächenschutz umfassen.
  • Schritt S105: Schneiden des Hohlraums 240, der ersten Leitungsschicht 210, der zweiten Leitungsschicht 220, der ersten Lötstoppmaske 310 und der zweiten Lötstoppmaske 320. Insbesondere wie in 11 gezeigt, wird das elektronische Element montiert, indem die Stifte des elektronischen Elements an der Position des Pads 330 installiert und mit einem Verpackungskunststoff verpackt werden. Zudem wird es an der Position des Hohlraums 240 unter Ausbildung einer Verpackungseinheit geschnitten, so dass sich die Stifte des elektronischen Elements auf die beiden geschnittenen Enden der ersten Leitungsschicht 210 und der zweiten Leitungsschicht 220 richten.
  • Bezugnehmend auf 2 und 12 bis 16 wird in einem anderen Ausführungsbeispiel der Anmeldung auch ein weiteres Verfahren zur Herstellung eines Verpackungssubstrats bereitgestellt, umfassend die folgenden Schritte, aber nicht darauf beschränkt:
    • Schritt S201: Bereitstellen einer Trägerplatte 700, Herstellen eines Musters einer ersten Leitungsschicht 210 auf der Trägerplatte 700, und Abscheiden eines Metalls unter Ausbildung der ersten Leitungsschicht 210. Insbesondere wie in 2 gezeigt, wird auf der Trägerplatte 700 eine lichtempfindliche Trockenfolie 600 aufgebracht, das Muster der ersten Leitungsschicht 210 durch Belichtung und Entwicklung erzeugt, und dann durch Galvanotechnik die erste Leitungsschicht 210 gefertigt.
    • Schritt S202: Lamellieren einer dielektrischen Schicht 100 auf der Oberfläche der ersten Leitungsschicht 210, und Bohren der dielektrischen Schicht 100 unter Ausbildung eines Hohlraums 240. Insbesondere wie in 12 gezeigt, wird die dielektrische Schicht 100 gestapelt und lamelliert. Die dielektrische Schicht 100 kann nach Bedarf der Ausgestaltung eingestellt werden. In einem Ausführungsbeispiel der Anmeldung ist bevorzugt vorgesehen, dass die Dicke der dielektrischen Schicht 100 zwischen 180 - 250 µm liegt, und dass das Material für die dielektrische Schicht 100 entweder ein duroplastisches organisches Harz wie Prepreg bzw. ein membranartiges Harz oder ein thermoplastisches organisches Harz wie Polyethylen umfasst. In einem Ausführungsbeispiel der Anmeldung ist bevorzugt vorgesehen, dass ein Prepreg für die dielektrische Schicht 100 verwendet wird. Es handelt sich bei dem Prepreg um ein dünnes Folienmaterial, welches derart hergestellt ist, dass ein verarbeitetes Glasfasergewebe in eine adhäsive Lösung von Harz eingetaucht und thermisch verarbeitet (vorerwärmt) wird, so dass das Harz in einem teilweise gehärteten Zustand wechselt. Es lässt sich bei erhöhter Temperatur und erhöhtem Druck erweichen und nach Abkühlen wegen chemischer Reaktion härten. In der dielektrischen Schicht 100 wird durch Laserbohrung ein Hohlraum 240 ausgebildet, und die Unterseite des Hohlraums 240 ist mit der oberen Oberfläche der ersten Leitungsschicht 210 fluchtet. Es sollte darauf hingewiesen sein, dass die Öffnung in der Unterseite des Hohlraums 240 eine Größe kleiner als die Größe der Öffnung in der Oberseite aufweist und damit ein trapezförmiger Hohlraum 240 ausgebildet ist. So kann auch die Stifte des elektronischen Elements ausgeleitet werden.
    • Schritt S203: Entfernen der Trägerplatte 700, Abscheiden eines Metalls auf der Oberfläche und der Seitenwand des Hohlraums 240 sowie auf der Oberfläche der dielektrischen Schicht 100, Herstellen und Ätzen eines Musters unter Ausbildung einer zweiten Leitungsschicht 220. Insbesondere wie in 13 gezeigt, wird die Trägerplatte 700 abgenommen, so dass sich die untere Oberfläche der ersten Leitungsschicht 210 und die untere Oberfläche der dielektrischen Schicht 100 in derselben Ebene befinden. Durch Sputtern oder chemische Galvanik wird in dem Hohlraum 240 und auf der oberen Oberfläche der dielektrischen Schicht 100 eine Saatschicht 500 ausgebildet. Auf der oberen Oberfläche der Saatschicht 500 wird vollflächig eine Metallschicht abgeschieden, wobei die Dicke der Abscheidung je nach praktischer Ausgestaltung eingestellt werden kann. In einem Ausführungsbeispiel der Anmeldung ist bevorzugt vorgesehen, dass die Dicke der Abscheidung zwischen 15 - 30 µm liegt. Wie in 14 gezeigt, werden gleichzeitig auf der oberen Oberfläche der Metallschicht und auf der unteren Oberfläche der dielektrischen Schicht 100 jeweils eine lichtempfindliche Trockenfolie 600 aufgeklebt. Danach wird ein Muster in der lichtempfindlichen Trockenfolie 600 der oberen Oberfläche hergestellt, und die überschüssige Metallschicht und Saatschicht 500 werden durch Ätzen entfernt, um die zweite Leitungsschicht 220 auszubilden. Die lichtempfindlichen Trockenfolien 600 auf der oberen und unteren Oberflächen werden entfernt.
    • Schritt S204: Ausbilden einer ersten Lötstoppmaske 310 bzw. einer zweiten Lötstoppmaske 320 auf der Oberfläche der ersten Leitungsschicht 210 bzw. auf der Oberfläche der zweiten Leitungsschicht 220, und Herstellen eines Musters der ersten Lötstoppmaske 310 oder der zweiten Lötstoppmaske 320 unter Ausbildung eines Pads 330. Insbesondere wie in 15 gezeigt, werden auf der oberen und unteren Oberflächen des Substrats jeweils eine Lötstoppmaske aufgebracht. Durch Lithographie wird ein bestimmtes Pad 330 ausgebildet. Durch Oberflächenverarbeitung werden die Oberfläche der zweiten Leitungsschicht 220 und die Oberfläche des Pads 330 jeweils mit einer Schutzschicht 400 beschichtet.
    • Schritt S205: Schneiden des Hohlraums 240, der ersten Leitungsschicht 210, der zweiten Leitungsschicht 220, der ersten Lötstoppmaske 310 und der zweiten Lötstoppmaske 320. Insbesondere wie in 16 gezeigt, wird das elektronische Element montiert, indem die Stifte des elektronischen Elements an der Position des Pads 330 installiert und mit einem Verpackungskunststoff verpackt werden. Zudem wird es an der Position des Hohlraums 240 unter Ausbildung einer Verpackungseinheit geschnitten, so dass sich die Stifte des elektronischen Elements auf die beiden Enden der ersten Leitungsschicht 210 und der zweiten Leitungsschicht 220 richten.
  • Oben wurden die bevorzugten Ausführungen der vorliegenden Anmeldung näher beschrieben. Die Anmeldung beschränkt sich jedoch nicht auf diese Ausführungsformen. Der Fachmann kann verschiedene äquivalente Veränderungen bzw. Substitutionen vornehmen, ohne von dem Sinn der Anmeldung abzuweichen. Diese äquivalenten Veränderungen bzw. Substitutionen sollen in dem durch die Ansprüche definierten Schutzumfang enthalten sein.

Claims (10)

  1. Verfahren zur Herstellung eines Verpackungssubstrats, dadurch gekennzeichnet, dass das Verfahren die folgenden Schritte umfasst: Bereitstellen einer Trägerplatte (700), Herstellen eines Musters einer ersten Leitungsschicht (210) auf der Trägerplatte (700), und Abscheiden eines Metalls zur Ausbildung der ersten Leitungsschicht (210); Herstellen eines Musters eines Hohlraums (240) auf der Oberfläche der ersten Leitungsschicht (210), Abscheiden und Ätzen eines Metalls unter Ausbildung eines Metallkörper (230), Lamellieren und Verdünnen einer dielektrischen Schicht (100) auf der Oberfläche des Metallkörpers (230) zur Freisetzung einer oberen Oberfläche des Metallkörpers (230); Entfernen der Trägerplatte (700), Abätzen des Metallkörpers (230) zur Freisetzung des Hohlraums (240), Abscheiden eines Metalls auf der Oberfläche und der Seitenwand des Hohlraums (240) sowie auf der Oberfläche der dielektrischen Schicht (100), Herstellen und Ätzen eines Musters zur Ausbildung einer zweiten Leitungsschicht (220); Ausbilden einer ersten Lötstoppmaske (310) bzw. einer zweiten Lötstoppmaske (320) auf der Oberfläche der ersten Leitungsschicht (210) bzw. auf der Oberfläche der zweiten Leitungsschicht (220), und Herstellen eines Musters der ersten Lötstoppmaske (310) oder der zweiten Lötstoppmaske (320) zur Ausbildung eines Pads (330); und Schneiden des Hohlraums (240), der ersten Leitungsschicht (210), der zweiten Leitungsschicht (220), der ersten Lötstoppmaske (310) und der zweiten Lötstoppmaske (320).
  2. Verfahren zur Herstellung eines Verpackungssubstrats nach Anspruch 1, dadurch gekennzeichnet, dass das Abscheiden eines Metalls Abscheiden einer metallischen Saatschicht (500) und danach Abscheiden einer Leitungsschicht umfasst.
  3. Verfahren zur Herstellung eines Verpackungssubstrats nach Anspruch 2, dadurch gekennzeichnet, dass das Material für die metallische Saatschicht (500) metallisches Titan und metallisches Kupfer umfasst.
  4. Verfahren zur Herstellung eines Verpackungssubstrats nach Anspruch 1, dadurch gekennzeichnet, dass Schutzschichten (400) jeweils auf der Oberfläche der Leitungsschichten und auf der Oberfläche des Pads (330) vorgesehen sind.
  5. Verfahren zur Herstellung eines Verpackungssubstrats nach Anspruch 4, das Material für die Schutzschicht (400) eine ENEPIG (Electroless Nickel Electroless Palladium Immersion Gold)-Struktur, eine ENIG (Electroless Nickel Immersion Gold)-Struktur, Zinn, Silber, oder einen organischen Oberflächenschutz umfasst.
  6. Verfahren zur Herstellung eines Verpackungssubstrats nach Anspruch 1, dadurch gekennzeichnet, dass das Verfahren des Abscheidens des Metalls mindestens eine der folgenden umfasst: Durch physikalisches Sputtern zum Abscheiden; Durch chemische Galvanik zum Abscheiden.
  7. Verfahren zur Herstellung eines Verpackungssubstrats, dadurch gekennzeichnet, dass das Verfahren die folgenden Schritte umfasst: Bereitstellen einer Trägerplatte (700), Herstellen eines Musters einer ersten Leitungsschicht (210) auf der Trägerplatte (700), und Abscheiden eines Metalls zur Ausbildung der ersten Leitungsschicht (210); Lamellieren einer dielektrischen Schicht (100) auf der Oberfläche der ersten Leitungsschicht (210), und Bohren der dielektrischen Schicht (100) zur Ausbildung eines Hohlraums (240); Entfernen der Trägerplatte (700), Abscheiden eines Metalls auf der Oberfläche und der Seitenwand des Hohlraums (240) sowie auf der Oberfläche der dielektrischen Schicht (100), Herstellen und Ätzen eines Musters zur Ausbildung einer zweiten Leitungsschicht (220); Ausbilden einer ersten Lötstoppmaske (310) bzw. einer zweiten Lötstoppmaske (320) auf der Oberfläche der ersten Leitungsschicht (210) bzw. auf der Oberfläche der zweiten Leitungsschicht (220), und Herstellen eines Musters der ersten Lötstoppmaske (310) oder der zweiten Lötstoppmaske (320) zur Ausbildung eines Pads (330); und Schneiden des Hohlraums (240), der ersten Leitungsschicht (210), der zweiten Leitungsschicht (220), der ersten Lötstoppmaske (310) und der zweiten Lötstoppmaske (320).
  8. Verfahren zur Herstellung eines Verpackungssubstrats nach Anspruch 7, dadurch gekennzeichnet, dass das Bohren der dielektrischen Schicht (100) durch Laserbohrung erfolgt.
  9. Verfahren zur Herstellung eines Verpackungssubstrats nach Anspruch 7, dadurch gekennzeichnet, dass das Material für die dielektrische Schicht (100) Prepreg, membranartiges Harz, oder Polyethylenharz umfasst.
  10. Verfahren zur Herstellung eines Verpackungssubstrats nach Anspruch 9, dadurch gekennzeichnet, dass die Dicke der dielektrischen Schicht (100) zwischen 180 µm und 250 µm liegt.
DE112021003770.6T 2020-07-15 2021-07-09 Verfahren zur Herstellung eines Verpackungssubstrats Pending DE112021003770T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010679169.XA CN111564374A (zh) 2020-07-15 2020-07-15 封装基板制作方法
CN202010679169.X 2020-07-15
PCT/CN2021/105394 WO2022012422A1 (zh) 2020-07-15 2021-07-09 封装基板制作方法

Publications (1)

Publication Number Publication Date
DE112021003770T5 true DE112021003770T5 (de) 2023-04-27

Family

ID=72075480

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021003770.6T Pending DE112021003770T5 (de) 2020-07-15 2021-07-09 Verfahren zur Herstellung eines Verpackungssubstrats

Country Status (7)

Country Link
US (1) US20230326765A1 (de)
JP (1) JP2023534256A (de)
KR (1) KR20230038559A (de)
CN (2) CN111564374A (de)
DE (1) DE112021003770T5 (de)
GB (1) GB2611941A (de)
WO (1) WO2022012422A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111564374A (zh) * 2020-07-15 2020-08-21 珠海越亚半导体股份有限公司 封装基板制作方法
CN112103194A (zh) * 2020-08-27 2020-12-18 珠海越亚半导体股份有限公司 转接基板及其制作方法、器件封装结构
CN112420524B (zh) * 2020-10-27 2022-03-15 珠海越亚半导体股份有限公司 一种支撑框架及其制造方法
CN113555326A (zh) * 2021-06-03 2021-10-26 珠海越亚半导体股份有限公司 可润湿侧面的封装结构与其制作方法及垂直封装模块
CN114121853B (zh) * 2022-01-27 2022-05-24 深圳中科四合科技有限公司 大尺寸芯片适配小尺寸封装体的封装结构
CN115966514B (zh) * 2023-03-17 2023-06-13 深圳明阳电路科技股份有限公司 一种半导体载板的制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1873935B (zh) * 2005-05-31 2010-06-16 新光电气工业株式会社 配线基板的制造方法及半导体器件的制造方法
US8569894B2 (en) * 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI544592B (zh) * 2010-05-27 2016-08-01 精材科技股份有限公司 封裝結構及其製法
CN102593085B (zh) * 2011-01-10 2014-08-13 原相科技股份有限公司 芯片封装结构以及芯片封装制程
TWI494033B (zh) * 2012-04-03 2015-07-21 矽品精密工業股份有限公司 無核心封裝結構之製法及無核心封裝基板之製法
CN102810549B (zh) * 2012-08-29 2015-04-01 格科微电子（上海）有限公司 图像传感器的晶圆级封装的制作方法
CN102881644B (zh) * 2012-10-12 2014-09-03 江阴长电先进封装有限公司 一种圆片级芯片封装方法
TWI632624B (zh) * 2014-06-17 2018-08-11 矽品精密工業股份有限公司 封裝基板結構及其製法
US9779940B2 (en) * 2015-07-01 2017-10-03 Zhuahai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Chip package
US9911700B2 (en) * 2016-01-26 2018-03-06 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Embedded packages
CN105870026B (zh) * 2016-03-07 2019-03-19 武汉光谷创元电子有限公司 载体、其制造方法及使用载体制造无芯封装基板的方法
CN106206484A (zh) * 2016-08-23 2016-12-07 苏州科阳光电科技有限公司 芯片封装方法及封装结构
CN111564374A (zh) * 2020-07-15 2020-08-21 珠海越亚半导体股份有限公司 封装基板制作方法

Also Published As

Publication number Publication date
CN113555288A (zh) 2021-10-26
CN113555288B (zh) 2022-08-23
KR20230038559A (ko) 2023-03-20
WO2022012422A1 (zh) 2022-01-20
JP2023534256A (ja) 2023-08-08
GB202300796D0 (en) 2023-03-08
CN111564374A (zh) 2020-08-21
US20230326765A1 (en) 2023-10-12
GB2611941A (en) 2023-04-19

Similar Documents

Publication Publication Date Title
DE112021003770T5 (de) Verfahren zur Herstellung eines Verpackungssubstrats
DE112013007312B4 (de) Zuerst eingehauste und später geätzte dreidimensionale flip-chip system-in-package-struktur und verfahren für deren herstellung
DE112014003622B4 (de) Dreidimensionale System-in-Package-Metallleiterplattenstruktur für zuerst eingehauste und später geätzte normale Chips und Verfahren zu deren Verarbeitung
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102005045661B4 (de) Mikroelektronischer Bauelementchip und Herstellungsverfahren, Packung und LCD-Vorrichtung
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102012215705B4 (de) Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe
DE112013007310B4 (de) Eine metallische Platinenstruktur für das Packaging vor dem Ätzen von 3D-System-In-Package Flip-Chips und ein dafür geeignetes Verfahren
DE102006012322A1 (de) Substrat für eine elektronische Einheit und Verfahren zu deren Herstellung, elektronische Einheit und Verfahren zu deren Herstellung
DE102009035920B4 (de) Halbleiterbauelement, Baugruppe und Verfahren zum Herstellen des Halbleiterbauelements
DE102014119217B4 (de) Ausbuchtungs-Bondhügel-Kontaktstellen für Bond-On-Trace-Verarbeitung und zugehörige Herstellungsverfahren
DE112013002672T5 (de) Halbleitergehäuse, Verfahren zum Herstellen desselben und Gehäuse auf Gehäuse
DE102008017569A1 (de) Verfahren zur Herstellung eines organischen Substrats mit eingebetteten Aktivchips
DE102008019336A1 (de) Halbleiterbausteinpackung zur Verbesserung der Funktion von Wärmeableitung und Erdungsabschirmung
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
DE10393164T5 (de) Nicht vergossenes Gehäuse auf einer Substratbasis
DE102014116379B4 (de) Leiterrahmenstreifen und verfahren zum elektrischen isolieren gemeinsam benutzter zuleitungen eines leiterrahmenstreifens
DE102012106892B4 (de) Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionalen integrierten Schaltkreis
DE102018207060A1 (de) Sehr dünnes System-in-Package (SIP) mit Substrat mit eingebetteten Leiterbahnen
DE4403916A1 (de) Verfahren zur Herstellung einer Halbleiterchip-Kontaktstelle
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE112007003208T5 (de) Ein Halbleitergehäuse
DE102018128846A1 (de) Bildung von leitfähigen Verbindungsbahnen im Verpackungsformkörper durch stromlose Plattierung
DE102013109558A1 (de) Integrierte schaltkreise und verfahren zur herstellung eines integrierten schaltkreises
DE102012111520B4 (de) Leiterrahmen-freies und Die-Befestigungsprozess-Material-freies Chipgehäuse und Verfahren zum Bilden eines Leiterrahmen-freien und Die-Befestigungsprozess-Material-freien Chipgehäuses

Legal Events

Date Code Title Description
R012 Request for examination validly filed