CN113555288A - 封装基板制作方法 - Google Patents

封装基板制作方法 Download PDF

Info

Publication number
CN113555288A
CN113555288A CN202110715575.1A CN202110715575A CN113555288A CN 113555288 A CN113555288 A CN 113555288A CN 202110715575 A CN202110715575 A CN 202110715575A CN 113555288 A CN113555288 A CN 113555288A
Authority
CN
China
Prior art keywords
layer
circuit layer
metal
cavity
solder mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110715575.1A
Other languages
English (en)
Other versions
CN113555288B (zh
Inventor
陈先明
法兰克·伯迈斯特
冯磊
赵玉君
黄本霞
易锦馨
冯进东
李源
姜丽娜
爱德华·特纳
王闻师
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co ltd
Nexperia BV
Original Assignee
Zhuhai Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Yueya Semiconductor Co ltd filed Critical Zhuhai Yueya Semiconductor Co ltd
Publication of CN113555288A publication Critical patent/CN113555288A/zh
Application granted granted Critical
Publication of CN113555288B publication Critical patent/CN113555288B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

本申请公开了一种封装基板制作方法，该方法包括步骤：提供承载板，在承载板上制作第一线路层；在第一线路层上表面制作空腔图案，沉积并刻蚀金属形成金属腔体，在金属腔体表面压合介质层并减薄，露出金属腔体上表面；去除承载板，刻蚀掉金属腔体露出空腔，在空腔表面和侧壁以及介质层表面沉积金属并进行图案制作和刻蚀，形成第二线路层；分别在第一线路层和第二线路层表面对应形成第一阻焊层和第二阻焊层并对第一阻焊层或第二阻焊层进行图案制作形成焊盘；切割空腔、第一线路层、第二线路层、第一阻焊层和第二阻焊层。本申请的封装基板制作方法可以将封装器件的焊接测试点连接至基板侧边，通过基板侧边进行电子元器件与PCB的焊接检测。

Description

封装基板制作方法
技术领域
本申请涉及半导体封装技术领域，尤其涉及一种封装基板制作方法。
技术背景
随着微电子技术的不断发展，电子工业日趋复杂化和小型化，尤其是在移动电话和携带型电脑等移动设备中，集成了越来越多的半导体器件。作为电子设备核心的芯片也越来越复杂，需要越来越多的输入输出触点，以支持更多的功能需求。
芯片封装体根据引脚的类型可分成有引脚封装和无引脚封装，相对于有引脚封装，无引脚封装半导体器件具有引线电感低、热传导良好以及封装厚度轻薄的优点，可以降低在PCB(印刷电路板)上的占用面积。
无引线封装半导体器件常见有以Leadframe(引线框架)为基底完成封装的QFN(方形扁平无引线器件)以及以有机封装基板为基底完成的LGA(Land Grid Array，栅格阵列封装)和BGA(Ball Grid Array，球栅阵列封装)，对于前者，在将QFN安装在PCB上后可使用自动光学检查系统对其焊接状况进行缺陷检测；而对于后者，因LGA和BGA的管脚设计避开了封装体边缘无法露出，从而存在检测盲区。
申请内容
本申请旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本申请提出一种封装基板制作方法，以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。所述技术方案如下：
第一方面，本申请实施例提供一种封装基板制作方法，包括以下步骤：
提供承载板，在所述承载板上制作第一线路层的图案，沉积金属，形成第一线路层；
在所述第一线路层上表面制作空腔图案，沉积并刻蚀金属形成金属腔体，在所述金属腔体表面压合介质层并减薄，露出所述金属腔体上表面；
去除所述承载板，刻蚀掉所述金属腔体露出空腔，在所述空腔表面和侧壁以及介质层表面沉积金属并进行图案制作和刻蚀，形成第二线路层；
分别在所述第一线路层和所述第二线路层表面对应形成第一阻焊层和第二阻焊层并对所述第一阻焊层或所述第二阻焊层进行图案制作形成焊盘；
切割所述空腔、所述第一线路层、所述第二线路层、所述第一阻焊层和所述第二阻焊层。
根据本申请第一方面实施例的封装基板制作方法，至少具有以下有益效果：第一方面，本申请提出的封装基板可以把电子元器件的引脚焊点引出到封装基板的侧边，方便光学检测，直接判断焊接状况；第二方面，本申请可在封装基板上完成多层线路的再分布，适用于引线键合和芯片的管芯封装，以及多芯片和多器件的集成封装，提高了基板功能的多元化和集成化；第三方面，本申请提出的封装基板封装流程简单，节省生产成本。
可选地，在本申请的一个实施例中，所述沉积金属包括依次沉积金属种子层和沉积线路层。
可选地，在本申请的一个实施例中，所述金属种子层材料包括金属钛和金属铜。
可选地，在本申请的一个实施例中，还包括形成保护层，所述保护层设置在所述线路层和所述焊盘表面。
可选地，在本申请的一个实施例中，所述保护层材料包括镍钯金、镍金、锡、银、有机保焊膜。
可选地，在本申请的一个实施例中，沉积金属的方式包括以下至少之一：
通过物理溅射进行金属沉积；
通过化学电镀进行金属沉积。
第二方面，本申请实施例提供了另外一种封装基板制作方法，包括以下步骤：
提供承载板，在所述承载板上制作第一线路层的图案，沉积金属，形成第一线路层；
在所述第一线路层上表面层压介质层，对所述介质层进行钻孔，形成空腔；
去除所述承载板，在所述空腔表面和侧壁以及介质层表面沉积金属并进行图案制作和刻蚀，形成第二线路层；
分别在所述第一线路层和所述第二线路层表面对应形成第一阻焊层和第二阻焊层并对所述第一阻焊层或所述第二阻焊层进行图案制作形成焊盘；
切割所述空腔、所述第一线路层、所述第二线路层、所述第一阻焊层和所述第二阻焊层。
根据本申请第二方面实施例的封装基板制作方法，至少具有以下有益效果：第一方面，本申请提出的封装基板可以把电子元器件的引脚焊点引出到封装基板的侧边，方便光学检测，直接判断焊接状况；第二方面，本申请可在封装基板上完成多层线路的再分布，适用于引线键合和芯片的管芯封装，以及多芯片和多器件的集成封装，提高了基板功能的多元化和集成化；第三方面，本申请提出的封装基板封装流程简单，节省生产成本。
可选地，在本申请的一个实施例中，采用激光钻孔的方式对所述介质层进行钻孔。
可选地，在本申请的一个实施例中，所述介质层材料包括半固化片、薄膜型树脂和聚乙烯树脂。
可选地，在本申请的一个实施例中，所述介质层100厚度在180um到250um之间。
本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本申请技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1是本申请一个实施例提供的封装基板的截面图；
图2至图11是本申请另一个实施例提供的封装基板制作方法步骤对应的截面图；
图12至图16是本申请另一个实施例提供的封装基板制作方法步骤对应的截面图。
附图标记：
介质层100、第一线路层210、第二线路层220、第一阻焊层310、第二阻焊层320、焊盘330、金属腔体230、空腔240、保护层400、种子层500、感光干膜600、承载板700。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。
本部分将详细描述本申请的具体实施例，本申请之较佳实施例在附图中示出，附图的作用在于用图形补充说明书文字部分的描述，使人能够直观地、形象地理解本申请的每个技术特征和整体技术方案，但其不能理解为对本申请保护范围的限制。
在申请的描述中，若干的含义是一个或者多个，多个的含义是两个及两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
参照图1，本申请的一个实施例提供的一种封装基板，包括介质层100；线路层，包括分别设置在介质层100的上表面和下表面的第一线路层210和第二线路层220，其中第一线路层210从介质层100上表面水平层延伸出介质层100两端，第二线路层220从介质层100下表面开始延伸经过介质层100侧壁与第一线路层210连接，形成侧翼结构；阻焊层，包括第一阻焊层310和第二阻焊层320，分别设置在第一线路层210和第二线路层220表面，在第一阻焊层310或者第二阻焊层320其中之一设置有焊盘330，焊盘330与线路层连接。
在一实施例中，介质层100的上表面和下表面分别覆盖有第一线路层210和第二线路层220，并且在第一线路层210和第二线路层220表面设置有阻焊层和焊盘330，其中焊盘330与第一线路层210连通，用于与安装在封装基板上的电子元器件的引脚进行连接，第一线路层210从介质层100上表面水平层延伸出介质层100两端，第二线路层220从介质层100下表面开始延伸经过介质层100侧壁与第一线路层210重合，形成侧翼结构，第一线路层210和第二线路层220将介质层100包裹在内部，介质层100与侧翼结构构成滑槽空腔240结构，当安装LGA或者BGA等引脚位置非侧边露出的半导体电子元器件时，位于器件下表面的引脚与焊盘330连接，焊盘330与第一线路层210连接，第一线路层210又由侧翼结构引出，进而将电子元器件的电气特性引出至介质层100两侧边的侧翼结构上，在进行PCB焊接时，只需将空腔240结构中的第二线路层220表面浸润焊接材料即可，焊接材料包括锡铅焊料、银焊料、铜焊料等。
参照图1，本申请的一个实施例提供了一种封装基板，第一线路层210和第二线路层220分别包括由绝缘材料隔开的第一线路层第一端和第一线路层第二端以及第二线路层第一端和第二线路层第二端。
在一实施例中，第一线路层210和第二线路层220分别包括两部分，第一线路层210的两部分分别对应设置在两个焊盘的下表面，两个焊盘分别连接电子元器件的正极和负极引脚上，通过第一线路层第一端和第一线路层第二端将电子元器件的正极和负极引出至基板的两侧边，与第二线路层第一端和第二线路层第二端进行连接，实现电性区分，需要说明的是，当基板上存在多个焊盘及对应连接多个电子元器件时，第一线路层或者第二线路层可以由两部分组成，对应连接同一个电子元器件的正负极，第一线路层或者第二线路层也可以非断开结构，由一层金属形成的条状结构，与两个焊盘连接，两个焊盘分别对应一个电子元器件的正极(负极)和另外一个电子元器件的负极(正极)，进行多个电子元件的电气连接，同理，第二线路层也可以根据需要连接的电子元器进行断开设计和连续性设计。
参照图1，本申请的一个实施例提供了一种封装基板，还包括保护层400，保护层400设置在线路层和焊盘330表面，在一实施例中，在第二线路层220和焊盘330的表面覆盖有一层保护层400，通过覆盖保护层400可以防止裸露在外的第二线路层220或者焊盘330氧化，增强基板的可靠性。
参照图1，本申请的一个实施例提供了一种封装基板，保护层400材料包括镍钯金、镍金、锡、银、有机保焊膜。
基于上述封装基板，提出本申请的封装基板制作方法的各个实施例。
参照图2至图11，本申请的另一个实施例还提供了一种封装基板制作方法，该方法包括但不限于以下步骤：
步骤S101，提供承载板700，在承载板700上制作第一线路层210的图案，沉积金属，形成第一线路层210，具体地，如图2所示，在承载板700上表面施加感光干膜600，通过曝光显影的方式形成第一线路层210图案，然后通过电镀的方式形成第一线路层210，需要说明的是，承载板700两面包含可拆卸的双层覆铜板，在承载板700的两面尽可以形成第一线路层210，在本申请的一个实施例中，优选的，以单面为例来描述制作步骤。
步骤S102，在第一线路层210上表面制作空腔240图案，沉积并刻蚀金属形成金属腔体230，在金属腔体230表面压合介质层100并减薄，露出金属腔体230上表面，具体地，如图3所示，在感光干膜600上继续粘附一层感光干膜600，通过曝光显影的方式进行空腔240图案制作，通过电镀或者化学镀的方式形成保护层400，再电镀形成金属腔体230，利用退膜药水去除第一感光干膜600和第二感光干膜600，暴露金属腔体230上表面和侧壁，如图4所示，堆叠和层压介质层100，如图5所示，通过磨板工艺减薄和平坦化电介质材料，直至露出条形金属腔体230上表面，使金属腔体230上表面与介质层100上表面处于同一平面，将承载板700与介质层100分离，使第一线路层210与介质层100下表面处于同一表面。
需要说明的是，保护层400材料为化学特性不活泼的金属，例如镍、钛等，介质层100材料包括包括半固化片(PP)、薄膜型树脂(ABF)或者环氧树脂(PID)，半固化片和薄膜型树脂可以通过等离子刻蚀、磨板抛光或者激光钻孔等方式进行减薄，环氧树脂可通过曝光显影等方式进行减薄处理，在本申请的一个实施例中，优选的，使用半固化片作为介质层100，层压厚度在180-250um之间，半固化片是经过处理的玻纤布浸渍上树脂胶液，再经热处理(预烘)使树脂进入半固化阶段而制成的薄片材料，其在加热加压下会软化，冷却后会反应固化。
步骤S103，去除承载板700，刻蚀掉金属腔体230露出空腔240，在空腔240表面和侧壁以及介质层100表面沉积金属并进行图案制作和刻蚀，形成第二线路层220，具体地，如图6所示，在包含有第一金属层的介质层100下表面贴覆感光干膜600，通过光刻工艺固化感光干膜600，感光干膜600采用整板曝光目的是为了保护第一线路层210，利用金属蚀刻液蚀刻除金属腔体230，形成空腔240。空腔240的侧壁垂直，底部尺寸和顶部尺寸一致，空腔240由底层镍金属保护层400和侧壁有机树脂介质层100组成，如图7所示，使用镍蚀刻药液去除镍金属保护层400，露出第一线路层210上表，再用退膜药水去除感光干膜600，露出第一线路层210下表面，如图8所示，在第一线路层210上表面和介质层100上表面通过溅射或者化学电镀的方式形成种子层500，种子层500包括钛、铜等金属，但不限于上述金属，在线第一线路层210下表面一侧粘附感光干膜600，整版曝光，保护第一线路层210，再通过整板电镀在种子层500上表面沉淀金属铜层，如图9所示，在金属铜层上表面一侧粘附感光干膜600，光刻形成特定的图案，使用蚀刻工艺蚀刻金属铜层和种子层500，形成第二线路层220，使用退膜药水退除上下表面的感光干膜600。
需要说明的是，沉积金属的方式包括物理溅射和化学电镀，优选的，本申请的一个实施例采用化学电镀进行金属层沉积。
步骤S104，分别在第一线路层210和第二线路层220表面对应形成第一阻焊层310和第二阻焊层320并对第一阻焊层310或第二阻焊层320进行图案制作形成焊盘330，具体地，如图10所示，在第一线路层210和第二线路层220表面分别施加第一阻焊层310和第二阻焊层320并对第一阻焊层310特定位置形成焊盘330用于与第一线路层210连接，进一步对焊盘330表面和第二线路层220表面进行金属表面处理，形成保护层400，表面处理的包括沉积镍钯金、镍金、锡、银等化学稳定的金属，还包括使用有机保焊膜进行表面覆盖。
步骤S105，切割空腔240、第一线路层210、第二线路层220、第一阻焊层310和第二阻焊层320，具体地，如图11所示，进行电子元器件的贴装，将电子元器件的引脚安装在焊盘330位置处并使用塑封材料进行塑封，并对空腔240位置进行切割形成封装单元，将电子元器件的引脚指出至第一线路层210和第二线路层220的切割两端。
参照图2、图12至图16，本申请的另一个实施例还提供了另外一种封装基板制作方法，该方法包括但不限于以下步骤：
步骤S201，提供承载板700，在承载板700上制作第一线路层210的图案，沉积金属，形成第一线路层210，具体地，如图2所示，在承载板700上施加感光干膜600，通过曝光显影的方式形成第一线路层210图案，然后通过电镀的方式形成第一线路层210。
步骤S202，在第一线路层210上表面层压介质层100，对介质层100进行钻孔，形成空腔240，具体地，如图12所示，堆叠和层压介质层100，介质层100根据设计需要进行调整，优选的，在本申请的一个实施例中，介质层100厚度在180-250um之间，介质层100材料包括半固化片或薄膜型树脂等热固性有机树脂或者聚乙烯等热塑性有机树脂，优选的，在本申请的一个实施例中，介质层100采用半固化片，半固化片是经过处理的玻纤布，浸渍上树脂胶液，再经热处理(预烘)使树脂进入半固化阶段而制成的薄片材料称为半固化片，其在加热加压下会软化，冷却后会反应固化，对介质层100通过激光钻孔的方式形成空腔240，空腔240底部与第一线路层210上表面齐平，需要说明的是，空腔240的底部开口尺寸小于顶部开口尺寸形成梯形空腔240结构，同样可以实现电子元器件引脚的引出。
步骤S203，去除承载板700，在空腔240表面和侧壁以及介质层100表面沉积金属并进行图案制作和刻蚀，形成第二线路层220，具体地，如图13所示，将承载板700移除，使第一线路层210下表面和介质层100下表面处于同一平面，通过溅射或者化学镀的方式在空腔240内和介质层100上表面形成种子层500，在种子层500上表面整板电镀沉积金属层，沉积厚度可根据实际设计进行设定，在本申请的一个实施例中，优选的，沉积厚度在15-30um之间，如图14所示，在金属层上表面和介质层100下表面同时粘附感光干膜600，并对上表面感光干膜600进行图案制作，蚀刻去除多余的金属层和种子层500，形成第二线路层220，退膜去除上表面和下表面的感光干膜600。
步骤S204，分别在第一线路层210和第二线路层220表面对应形成第一阻焊层310和第二阻焊层320并对第一阻焊层310或所述第二阻焊层320进行图案制作形成焊盘330，具体地，如图15所示，在基板上下表面施加阻焊层，通过光刻工艺形成特定焊盘330，通过表面处理工艺，在第二线路层220表面和焊盘330表面施加保护层400。
步骤S205，切割空腔240、第一线路层210、第二线路层220、第一阻焊层310和第二阻焊层320，具体地，如图16所示，进行电子元器件的贴装，将电子元器件的引脚安装在焊盘330位置处并使用塑封材料进行塑封，并对空腔240位置进行切割形成封装单元，将电子元器件的引脚指出至第一线路层210和第二线路层220两端。
以上是对本申请的较佳实施进行了具体说明，但本申请并不局限于上述实施方式，熟悉本领域的技术人员在不违背本申请精神的前提下还可作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (10)

1.一种封装基板制作方法，其特征在于，包括以下步骤：
提供承载板，在所述承载板上制作第一线路层的图案，沉积金属，形成第一线路层；
在所述第一线路层上表面制作空腔图案，沉积并刻蚀金属形成金属腔体，在所述金属腔体表面压合介质层并减薄，露出所述金属腔体上表面；
去除所述承载板，刻蚀掉所述金属腔体露出空腔，在所述空腔表面和侧壁以及介质层表面沉积金属并进行图案制作和刻蚀，形成第二线路层；
分别在所述第一线路层和所述第二线路层表面对应形成第一阻焊层和第二阻焊层并对所述第一阻焊层或所述第二阻焊层进行图案制作形成焊盘；
切割所述空腔、所述第一线路层、所述第二线路层、所述第一阻焊层和所述第二阻焊层。
2.根据权利要求1所述的封装基板制作方法，其特征在于，所述沉积金属包括依次沉积金属种子层和沉积线路层。
3.根据权利要求2所述的封装基板制作方法，其特征在于，所述金属种子层材料包括金属钛和金属铜。
4.根据权利要求1所述的封装基板制作方法，其特征在于，还包括形成保护层，所述保护层设置在所述线路层和所述焊盘表面。
5.根据权利要求4所述的封装基板制作方法，其特征在于，所述保护层材料包括镍钯金、镍金、锡、银、有机保焊膜。
6.根据权利要求1所述的封装基板制作方法，其特征在于，沉积金属的方式包括以下至少之一：
通过物理溅射进行金属沉积；
通过化学电镀进行金属沉积。
7.一种封装基板制作方法，其特征在于，包括以下步骤：
提供承载板，在所述承载板上制作第一线路层的图案，沉积金属，形成第一线路层；
在所述第一线路层上表面层压介质层，对所述介质层进行钻孔，形成空腔；
去除所述承载板，在所述空腔表面和侧壁以及介质层表面沉积金属并进行图案制作和刻蚀，形成第二线路层；
分别在所述第一线路层和所述第二线路层表面对应形成第一阻焊层和第二阻焊层并对所述第一阻焊层或所述第二阻焊层进行图案制作形成焊盘；
切割所述空腔、所述第一线路层、所述第二线路层、所述第一阻焊层和所述第二阻焊层。
8.根据权利要求7所述的封装基板制作方法，其特征在于，采用激光钻孔的方式对所述介质层进行钻孔。
9.根据权利要求7所述的封装基板制作方法，其特征在于，所述介质层材料包括半固化片、薄膜型树脂和聚乙烯树脂。
10.根据权利要求9所述的封装基板制作方法，其特征在于，所述介质层厚度在180um到250um之间。
CN202110715575.1A 2020-07-15 2021-06-28 封装基板制作方法 Active CN113555288B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010679169.XA CN111564374A (zh) 2020-07-15 2020-07-15 封装基板制作方法
CN202010679169X 2020-07-15

Publications (2)

Publication Number Publication Date
CN113555288A true CN113555288A (zh) 2021-10-26
CN113555288B CN113555288B (zh) 2022-08-23

Family

ID=72075480

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010679169.XA Withdrawn CN111564374A (zh) 2020-07-15 2020-07-15 封装基板制作方法
CN202110715575.1A Active CN113555288B (zh) 2020-07-15 2021-06-28 封装基板制作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010679169.XA Withdrawn CN111564374A (zh) 2020-07-15 2020-07-15 封装基板制作方法

Country Status (7)

Country Link
US (1) US20230326765A1 (zh)
JP (1) JP7534523B2 (zh)
KR (1) KR20230038559A (zh)
CN (2) CN111564374A (zh)
DE (1) DE112021003770T5 (zh)
GB (1) GB2611941A (zh)
WO (1) WO2022012422A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023143117A1 (zh) * 2022-01-27 2023-08-03 深圳中科四合科技有限公司 大尺寸芯片适配小尺寸封装体的封装结构及其加工方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111564374A (zh) * 2020-07-15 2020-08-21 珠海越亚半导体股份有限公司 封装基板制作方法
CN112103194A (zh) * 2020-08-27 2020-12-18 珠海越亚半导体股份有限公司 转接基板及其制作方法、器件封装结构
CN112420524B (zh) * 2020-10-27 2022-03-15 珠海越亚半导体股份有限公司 一种支撑框架及其制造方法
CN113555326A (zh) * 2021-06-03 2021-10-26 珠海越亚半导体股份有限公司 可润湿侧面的封装结构与其制作方法及垂直封装模块
CN115966514B (zh) * 2023-03-17 2023-06-13 深圳明阳电路科技股份有限公司 一种半导体载板的制备方法
CN116581032A (zh) * 2023-05-30 2023-08-11 江苏普诺威电子股份有限公司 具有中空结构封装载板及其制作工艺

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263076A (zh) * 2010-05-27 2011-11-30 精材科技股份有限公司 封装结构及形成封装结构的方法
CN102810549A (zh) * 2012-08-29 2012-12-05 格科微电子（上海）有限公司 图像传感器的晶圆级封装的制作方法
TW201343018A (zh) * 2012-04-03 2013-10-16 矽品精密工業股份有限公司 無核心封裝結構之製法及無核心封裝基板之製法
TW201601224A (zh) * 2014-06-17 2016-01-01 矽品精密工業股份有限公司 封裝基板結構及其製法
CN106206484A (zh) * 2016-08-23 2016-12-07 苏州科阳光电科技有限公司 芯片封装方法及封装结构
US20170005057A1 (en) * 2015-07-01 2017-01-05 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Chip package
CN106997870A (zh) * 2016-01-26 2017-08-01 珠海越亚封装基板技术股份有限公司 新型嵌入式封装
WO2017152714A1 (zh) * 2016-03-07 2017-09-14 武汉光谷创元电子有限公司 载体、其制造方法及使用载体制造无芯封装基板的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI286372B (en) 2003-08-13 2007-09-01 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same
JP4146864B2 (ja) 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
CN1873935B (zh) * 2005-05-31 2010-06-16 新光电气工业株式会社 配线基板的制造方法及半导体器件的制造方法
US8786062B2 (en) 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US8569894B2 (en) * 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
JP5121875B2 (ja) 2010-04-16 2013-01-16 三洋電機株式会社 回路装置
TWI473540B (zh) 2010-06-10 2015-02-11 Subtron Technology Co Ltd 線路板的製作方法
CN102593085B (zh) * 2011-01-10 2014-08-13 原相科技股份有限公司 芯片封装结构以及芯片封装制程
CN102881644B (zh) * 2012-10-12 2014-09-03 江阴长电先进封装有限公司 一种圆片级芯片封装方法
JP6816486B2 (ja) 2016-12-07 2021-01-20 凸版印刷株式会社 コア基板、多層配線基板、半導体パッケージ、半導体モジュール、銅張基板、及びコア基板の製造方法
CN111564374A (zh) * 2020-07-15 2020-08-21 珠海越亚半导体股份有限公司 封装基板制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263076A (zh) * 2010-05-27 2011-11-30 精材科技股份有限公司 封装结构及形成封装结构的方法
TW201343018A (zh) * 2012-04-03 2013-10-16 矽品精密工業股份有限公司 無核心封裝結構之製法及無核心封裝基板之製法
CN102810549A (zh) * 2012-08-29 2012-12-05 格科微电子（上海）有限公司 图像传感器的晶圆级封装的制作方法
TW201601224A (zh) * 2014-06-17 2016-01-01 矽品精密工業股份有限公司 封裝基板結構及其製法
US20170005057A1 (en) * 2015-07-01 2017-01-05 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Chip package
CN106997870A (zh) * 2016-01-26 2017-08-01 珠海越亚封装基板技术股份有限公司 新型嵌入式封装
WO2017152714A1 (zh) * 2016-03-07 2017-09-14 武汉光谷创元电子有限公司 载体、其制造方法及使用载体制造无芯封装基板的方法
CN106206484A (zh) * 2016-08-23 2016-12-07 苏州科阳光电科技有限公司 芯片封装方法及封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023143117A1 (zh) * 2022-01-27 2023-08-03 深圳中科四合科技有限公司 大尺寸芯片适配小尺寸封装体的封装结构及其加工方法

Also Published As

Publication number Publication date
GB202300796D0 (en) 2023-03-08
WO2022012422A1 (zh) 2022-01-20
DE112021003770T5 (de) 2023-04-27
KR20230038559A (ko) 2023-03-20
CN113555288B (zh) 2022-08-23
JP2023534256A (ja) 2023-08-08
GB2611941A (en) 2023-04-19
CN111564374A (zh) 2020-08-21
US20230326765A1 (en) 2023-10-12
JP7534523B2 (ja) 2024-08-14

Similar Documents

Publication Publication Date Title
CN113555288B (zh) 封装基板制作方法
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
US9484223B2 (en) Coreless packaging substrate and method of fabricating the same
US6667190B2 (en) Method for high layout density integrated circuit package substrate
US8132320B2 (en) Circuit board process
US20130008705A1 (en) Coreless package substrate and fabrication method thereof
US20110042128A1 (en) Coreless packaging substrate and method for fabricating the same
KR20060124576A (ko) 배선 기판의 제조 방법 및 반도체 장치의 제조 방법
US20070216019A1 (en) Laminated ic packaging substrate and inter-connector structure thereof
US8058105B2 (en) Method of fabricating a packaging structure
CN213071119U (zh) 具有贯穿开窗的基板及器件封装结构
US11508673B2 (en) Semiconductor packaging substrate, fabrication method and packaging process thereof
KR101061792B1 (ko) 칩 내장형 인쇄회로기판 및 제조 방법
US8186043B2 (en) Method of manufacturing a circuit board
CN111403355A (zh) 一种完全塑封天线的封装结构及其制备工艺
KR101278426B1 (ko) 반도체 패키지 기판의 제조방법
CN215496701U (zh) 封装基板
CN107946285B (zh) 电子封装件及其制法
KR101197514B1 (ko) 반도체 패키지 및 그 제조방법
CN115706017A (zh) 一种封装机构及其制备方法
CN216288317U (zh) 一种封装机构
US11682648B2 (en) Semiconductor device and method of fabricating the same
KR101776298B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
US20100096750A1 (en) Packaging substrate
KR101578109B1 (ko) 전자소자용 리드 프레임 이를 이용한 전자소자용 패키지 및 이들의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220930

Address after: FPC Workshop, No. 3209, Zhufeng Avenue North, Doumen District, Zhuhai City, Guangdong Province, 519000

Patentee after: Zhuhai Yueya Semiconductor Co.,Ltd.

Patentee after: Anshi Semiconductor Co.,Ltd.

Address before: 519175 FPC Workshop 3209 North Everest Avenue, Doumen District, Zhuhai City, Guangdong Province

Patentee before: Zhuhai Yueya Semiconductor Co.,Ltd.

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: FPC Plant 3209 North Everest Avenue, Doumen District, Zhuhai City, Guangdong Province

Patentee after: Zhuhai Yueya Semiconductor Co.,Ltd.

Patentee after: NEXPERIA B.V.

Address before: FPC Workshop, No. 3209, Zhufeng Avenue North, Doumen District, Zhuhai City, Guangdong Province, 519000

Patentee before: Zhuhai Yueya Semiconductor Co.,Ltd.

Patentee before: Anshi Semiconductor Co.,Ltd.