DE112008002480T5 - Mikroelektronisches Bauelement und Verfahren zu seiner Bildung - Google Patents

Mikroelektronisches Bauelement und Verfahren zu seiner Bildung Download PDF

Info

Publication number
DE112008002480T5
DE112008002480T5 DE112008002480T DE112008002480T DE112008002480T5 DE 112008002480 T5 DE112008002480 T5 DE 112008002480T5 DE 112008002480 T DE112008002480 T DE 112008002480T DE 112008002480 T DE112008002480 T DE 112008002480T DE 112008002480 T5 DE112008002480 T5 DE 112008002480T5
Authority
DE
Germany
Prior art keywords
chip
carrier
microelectronic device
heat spreader
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112008002480T
Other languages
English (en)
Inventor
John S. Guzek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112008002480T5 publication Critical patent/DE112008002480T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

Ein mikroelektronisches Bauelement umfasst einen Träger (110, 210, 410, 1110) mit einer ersten Fläche (111, 211, 411, 1111) und einer entgegengesetzten zweiten Fläche (112, 212, 412, 1112), eine Klebeschicht (120, 220, 221, 520, 1220, 1221) an der ersten Fläche: des Trägers, einen Chip (130, 230, 231, 530, 531, 1230, 1231), der durch die Klebeschicht an der ersten Fläche des Trägers angebracht ist, ein Einkapselungsmaterial (140, 240, 640, 1340) an der ersten Fläche des Trägers, das den Chip und die Klebeschicht zumindest teilweise umgibt, und eine Aufbauschicht (150, 250, 750, 1450) neben, dem Einkapselungsmaterial, wobei der Chip und die Aufbauschicht in einem direkten physischen Kontakt miteinander stehen. In einer Ausführungsform ist der Träger ein Hitzeverteiler mit einer ersten Fläche und einer zweiten Fläche, wobei die zweite Fläche eine obere. Fläche des mikroelektronischen Bauelements ist.

Description

  • GEBIET DER ERFINDUNG
  • Die offenbarten Ausführungsformen der Erfindung betreffen im Allgemeinen Bauelemente für mikroelektronische Vorrichtungen, und betreffen genauer Bauelemente mit „bondhügelloser Aufbauschicht” (Bumpless Build-Up Layer, BBUL) für mikroelektronische Vorrichtungen.
  • ALLGEMEINER STAND DER TECHNIK
  • Die Technologie zur mikroelektronischen Verkapselung, einschließlich Verfahren zum mechanischen und elektrischen Anbringen eines Siliziumchips an einem Substrat oder einem anderen Träger, wird fortdauernd mit der Zeit verfeinert und verbessert. Eine Verkapselungstechnologie, die gegenwärtig verbreitet in Verwendung steht, ist als Flip-Chip(oder C4 – controlled collapse chip connect)-Technologie bekannt, bei der ein Chip unter Verwendung eines Satzes von C4-Lötkontakthügeln mit seinem Bauelement verbunden ist. Die Flip-Chip-Technologie ist jedoch durch eine Anzahl von Problemen, die Unannehmlichkeiten bereiten, gekennzeichnet, von denen viele mit der fortgesetzten Größenveränderung der Vorrichtungen zunehmend problematischer werden.
  • Die Bumpless-Build-Up-Laser(BBUL)-Technologie ist ein Ansatz zu einer Verkapselungsarchitektur, die sich mit mehreren dieser Probleme befasst. Neben anderen Vorteilen beseitigt die BBUL die Notwendigkeit zum Zusammenbau, beseitigt die Flip-Chip-Zwischenverbindung (was zu einer höheren Leistung und einer höheren Verlässlichkeit führt), verringert die Beanspruchung der dielektrischen Zwischenschicht (inter-layer dielectric, ILD) mit niedriger Dielektrizitätszahl durch die Unausgeglichenheit des Wärmedehnungskoeffizienten (coefficent of thermal expansion, CTE) vom Chip zum Substrat, und verringert die Bauelement induktivität dramatisch (durch eine Beseitigung der Zwischenverbindung zwischen dem Kern und dem Flip-Chip) für eine verbesserte Eingangs/Ausgangs(E/A)- und Stromzufuhrleistung.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die offenbarten Ausführungsformen werden durch das Lesen der folgenden ausführlichen Beschreibung, die in Verbindung mit den beiliegenden Figuren in den Zeichnungen vorgenommen wird, besser verstanden werden, wobei
  • 1 eine Querschnittansicht eines mikroelektronischen Bauelements nach einer Ausführungsform der Erfindung ist;
  • 2 eine Querschnittansicht eines mikroelektronischen Bauelements nach einer anderen Ausführungsform der Erfindung ist;
  • 3 ein Ablaufdiagramm ist, das ein Verfahren zur Bildung eines mikroelektronischen Bauelements nach einer Ausführungsform der Erfindung veranschaulicht
  • 4 bis 9 Querschnittansichten eines mikroelektronischen Bauelements an verschiedenen bestimmten Punkten in einem Herstellungsprozess nach einer Ausführungsform der Erfindung sind;
  • 10 ein Ablaufdiagramm ist, das ein Verfahren zur Bildung eines mikroelektronischen Bauelements nach einer Ausführungsform der Erfindung veranschaulicht; und.
  • 11 bis 15 Querschnittansichten eines mikroelektronischen Bauelements an verschiedenen bestimmten Punkten in einem Herstellungsprozess nach einer Ausführungsform der Erfindung sind.
  • Zur Einfachheit und Klarheit der Darstellung veranschaulichen die Zeichnungsfiguren die allgemeine Bauweise und können Beschreibungen und Einzelheiten von wohlbekannten Merkmalen und Techniken weggelassen sein, um zu vermeiden, dass die Besprechung der beschriebenen Ausführungsformen der Erfindung unnötig unklar gemacht wird. Zusätzlich sind Elemente in den Zeichnungsfiguren nicht notwendigerweise maßstabgetreu gezeichnet. Zum Beispiel können die Abmessungen einiger der Elemente in den Figuren in Bezug auf andere Elemente übertrieben sein, um dabei zu helfen, Ausführungsformen der vorliegenden Erfindung besser zu verstehen. Die gleichen Bezugszeichen in verschiedenen Figuren bezeichnen die gleichen Elemente.
  • Die Ausdrücke „erst”, „zweit”, „dritt”, „viert” und dergleichen in den Beschreibungen und in den Ansprüchen werden, falls vorhanden, zur Unterscheidung zwischen ähnlichen Elementen und nicht notwendigerweise zur Beschreibung einer bestimmten sequenziellen oder chronologischen Reihenfolge verwendet. Es versteht sich, dass die so verwendeten Ausdrücke unter passenden Umständen derart austauschbar sind, dass die hierin beschriebenen Ausführungsformen der Erfindung zum Beispiel zum Betrieb in anderen Abfolgen als den hierin veranschaulichten oder anderweitig beschriebenen fähig sind. Ebenso ist dann, wenn ein Verfahren hierin als eine Reihe von Schritten umfassend beschrieben ist, die wie hierin gezeigte Reihenfolge der Schritte nicht notwendigerweise die einzige Reihenfolge, in der diese Schritte durchgeführt werden können, und bestimmte der angegebenen Schritte können möglicherweise weggelassen werden und/oder bestimmte andere Schritte, die hierin nicht beschrieben sind, können möglicherweise dem Verfahren hinzugefügt werden. Darüber hinaus sollen die Ausdrücke „umfassen”, „enthalten”, „aufweisen” und jegliche Abwandlungen davon einen nicht ausschließlichen Einschluss abdecken, so dass ein Prozess, ein Verfahren, ein Gegenstand oder eine Vorrichtung, der bzw. die eine Liste von Elementen umfasst, nicht notwendigerweise auf diese Elemente beschränkt ist, sondern andere Elemente enthalten kann, die nicht ausdrücklich aufgezählt sind oder für einen solchen Prozess, ein solches Verfahren, einen solchen Gegenstand oder eine solche Vorrichtung wesenhaft sind.
  • Die Ausdrücke „links”, „rechts”, „vorne”, „hinten”, „oben”, „unten”, „über”, „unter” und dergleichen in der Beschreibung und in den Ansprüchen werden, falls vorhanden, zu Beschreibungszwecken und nicht notwendigerweise zur Beschreibung dauerhafter relativer Positionen verwendet. Es versteht sich, dass die so verwendeten Ausdrücke unter passenden Umständen derart austauschbar sind, dass die hierin beschriebenen Ausführungsformen der Erfindung zum Beispiel zum Betrieb in anderen Ausrichtungen als den hierin veranschaulichten oder anderweitig beschriebenen fähig sind. Der Ausdruck „gekoppelt”, soweit er hierin Verwendung findet, ist als direkt oder indirekt in einer elektrischen oder nichtelektrischen Weise verbunden definiert. Gegenstände, die hierin als „nebeneinander” beschrieben sind, können wie für den Kontext, in dem die Phrase verwendet wird, passend in einem physischen Kontakt miteinander stehen, sich in enger Nähe zueinander befinden, oder sich miteinander im gleichen allgemeinen Gebiet oder Bereich befinden. Das Auftreten der Phrase „in einer Ausführungsform” bezieht sich nicht notwendigerweise immer auf die gleiche Ausführungsform.
  • AUSFÜRHLICHE BESCHREIBUNG DER ZEICHNUNGEN
  • In einer Ausführungsform der Erfindung umfasst ein mikroelektronisches Bauelement einen Träger mit einer ersten Fläche und einer entgegengesetzten zweiten Fläche, eine Klebeschicht an der ersten Fläche des Trägers, einen Chip, der durch die Klebeschicht an der ersten Fläche des Trägers angebracht ist, ein Einkapselungsmaterial an der ersten Fläche des Trägers, das den Chip und die Klebeschicht zumindest teilweise umgibt, und eine Aufbauschicht neben dem Einkapselungsmaterial, wobei der Chip und die Aufbauschicht in einem direkten physischen Kontakt miteinander stehen.
  • In der gleichen oder einer anderen Ausführungsform umfasst ein mikroelektronisches Bauelement einen Hitzeverteiler mit einer ersten Fläche und einer zweiten Fläche (wobei die zweite Fläche eine obere Fläche des mikroelektronischen Bauelements ist), einen Chip, der an der ersten Fläche des Hitzeverteilers angebracht ist, ein Einkapselungsmaterial an der ersten Fläche des Hitzeverteilers, wobei das Einkapselungsmaterial den Chip zumindest teilweise umgibt, und eine Aufbauschicht, die physisch mit dem Einkapselungsmaterial in Kontakt steht und physisch und elektrisch mit dem Chip in Kontakt steht.
  • Ausführungsformen der Erfindung können bestimmte gegenwärtige und erwartete zukünftige Probleme hinsichtlich der gesamten Skalierbarkeit der Flip-Chip-Verkapselung ansprechen, um zukünftige Anforderungen an die Leistung und die Kosten der ZVE und des Chipsatzes zu erfüllen. Ausführungsformen der Erfindung können die BBUL-Technologie auf vielerlei Weisen verbessern, einschließlich, zum Beispiel, durch Verbesserung des thermischen Leistungsverhaltens durch das Hinzufügen eines integrierten Hitzeverteilers (integrated heat spreader, IHS) und/oder der Technologie, die einen Dünnchip und ein dünnes wärmeleitendes Verbindungsmaterial (thermal interface material, TIM) verwendet (häufig als TDTT (thin-die thin-thermal interface material) abgekürzt); durch Verbesserung des elektrischen Leistungsverhaltens durch die Integration passiver Bestandteile (z. B. Kondensatoren, Widerstände und dergleichen); durch Verbessern des Herstellungsausstoßes durch die Verwendung eines spritzgegossenen Einkapselungsmaterials; und durch Verbessern der Skalierbarkeit der Gestaltung durch die Integration mehrerer Chip- und Musterungstechnologien, die feinere Schaltungsbildungsentwurfsregeln bereitstellen.
  • Unter nun erfolgender Bezugnahme auf die Zeichnungen ist 1 eine Querschnittansicht eines mikroelektronischen Bauelements 100 nach einer Ausführungsform der Erfindung. Wie in 1 veranschaulicht umfasst ein mikroelektronisches Bauelement 100 einen Träger 110 mit einer Fläche 111 und einer entgegengesetzten Fläche 112, eine Klebeschicht 120 an der Fläche 111 des Trägers 110, und einen Chip 130, der durch die Klebeschicht 120 an der Fläche 111 des Trägers 110 angebracht ist. In zumindest einer Ausführungsform ist die Fläche 112 eine obere Fläche des mikroelektronischen Bauelements 100. Als ein Beispiel kann der Chip 130 ein Siliziumchip oder dergleichen mit einer Dicke von ungefähr 400 Mikrometer sein. Als anderes Beispiel kann der Chip 130 ein Siliziumchip oder dergleichen sein, der auf eine Dicke von ungefähr 150 Mikrometer oder sogar auf ungefähr 75 Mikrometer verdünnt wurde. Andere Dicken sind selbstverständlich möglich.
  • Das mikroelektronische Bauelement 100 umfasst ferner ein Einkapselungsmaterial 140 an der Fläche 111 des Trägers 110, das den Chip 130 und die Klebeschicht 120 zumindest teilweise umgibt, und umfasst ferner zumindest eine Aufbauschicht 150 neben dem Einkapselungsmaterial 140. Wie es bei allen BBUL-Bauelementen der Fall ist, stehen der Chip 130 und die Aufbauschicht 150 in einem direkten physischen Kontakt miteinander. In zumindest einer Ausführungsform umfasst das mikroelektronische Bauelement 100 mehrere Aufbauschichten 150 einschließlich Metall- und dielektrischer Schichten (die mit Durchkontaktierungen oder dergleichen verbunden sind), die dem Chip Anschlussfähigkeit (Strom, Erde, Eingang/Ausgang (E/A) usw.) bereitstellen.
  • In einer Ausführungsform umfasst der Träger 110 ein wärmeleitfähiges Material und/oder ein elektrisch leitendes Material. In einer bestimmten Ausführungsform umfasst der Träger 110) ein aus Kupfer bestehendes Blech, das sowohl wärme- als auch elektrisch leitfähig ist, und das als Träger zum Aufbauen des mikroelektronischen Bauelements 100 dient. In der gleichen oder einer anderen Ausführungsform ist der Träger 110 auch ein Hitzeverteiler für das mikroelektronische Bauelement 100.
  • In einer Ausführungsform umfasst die Klebeschicht 120 ein wärmeleitendes Verbindungsmaterial (TIM) wie etwa eine Wärmeleitpaste, ein Elastomer-Pad, ein Phasenübergangsmaterial, ein Polymergel, ein Lötmaterial und dergleichen. In einer anderen Ausführungsform umfasst die Klebeschicht 120 einen entfernbaren Klebefilm. Als ein Beispiel kann der Klebefilm 120 in dieser Ausführungsform ein aus einem biaxial orientierten Polyethylenterephthalat(boPET)-Polyesterfilm (zum Beispiel unter den Namen Melinex® und Mylar® von DuPont Teijin Films im Handel erhältlich) oder dergleichen bestehender Film sein, der als Reaktion auf bestimmte Reize zerfällt oder sein Klebevermögen verliert, wie nachstehend näher erklärt werden wird. Ein derartiger Film könnte so aufgebracht sein, dass er die gesamte (oder im Wesentlichen die gesamte) Fläche 111 des Trägers 110 oder nur einen Teil davon bedeckt. Es sollte sich verstehen, dass die Klebeschicht 120 in der letzteren Ausführungsform nach einem bestimmten Punkt in einem Herstellungsprozess möglicherweise nicht im mikroelektronischen Bauelement 100 vorhanden sein kann (trotz seines Vorhandenseins in 1). Derartige Herstellungseinzelheiten mit ihren sich ergebenden strukturellen Auswirkungen werden nachstehend ausführlicher besprochen werden.
  • In einer Ausführungsform sind in einem mikroelektronischen Bauelement mehrere Chips vorhanden. In der gleichen oder einer anderen Ausführungsform sind in einem mikroelektronischen Bauelement ein oder mehrere passive Bestandteile vorhanden. 2 ist eine Schnittansicht eines mikroelektronischen Bauelements 200 nach dieser Ausführungsform der Erfindung. Wie in 2 veranschaulicht umfasst das mikroelektronische Bauelement 200 einen Träger 210 mit einer Fläche 211 und einer entgegengesetzten Fläche 212, Klebeschichten 220 und 221 an der Fläche 211, Chips 230 und 231, die jeweils durch die Klebeschicht 220 bzw. 221 an der Fläche 211 angebracht sind, ein Einkapselungsmaterial 240 an der Fläche 211, das die Chips 230 und 231 und die Klebeschichten 220 und 221 zumindest teilweise umgibt, und zumindest eine Aufbauschicht 250 neben dem Einkapselungsmaterial 240. Als ein Beispiel können der Träger 210, die Fläche 211, die Fläche 212, die Klebeschichten 220 und 221, die Chips 230 und 231, das Einkapselungsmaterial 240 und die Aufbauschicht 250 jeweils dem Träger 110, der Fläche 111, der Fläche 112, der Klebeschicht 120, dem Chip 130, dem Einkapselungsmaterial 140 und der Aufbauschicht 150 ähnlich sein.
  • Obwohl 2 nur zwei Chips (den Chip 230 und den Chip 231) darstellt, könnte das mikroelektronische Bauelement 200 (oder ein anderes mikroelektronisches Bauelement) in anderen Ausführungsformen mehr als zwei Chips enthalten. Das mikroelektronische Bauelement 200 umfasst ferner zumindest einen passiven Bestandteil 260, wie ebenfalls in 2 veranschaulicht ist. Wie veranschaulicht kann der passive Bestandteil 260, der ein Kondensator, ein Widerstand, ein Induktor oder dergleichen sein kann, an der Fläche 211 angebracht sein und zumindest teilweise durch das Einkapselungsmaterial 240 umgeben sein. Zusätzlich zum passiven Bestandteil 260, oder anstelle dessen, kann das mikroelektronische Bauelement 200 (oder ein anderes mikroelektronisches Bauelement) zum Beispiel einen integrierten Dünnfilmkondensator oder dergleichen (nicht gezeigt) in der Aufbauschicht 250 umfassen.
  • 3 ist ein Ablaufdiagramm, das ein Verfahren 300 zur Bildung eines mikroelektronischen Bauelements nach einer Ausführungsform der Erfindung veranschaulicht. Ein Schritt 310 des Verfahrens 300 ist das Bereitstellen eines Trägers. Als ein Beispiel kann der Träger dem Träger 110, der in 1 gezeigt ist, ähnlich sein. Als anderes Beispiel kann der Träger einem Träger 410 ähnlich sein, der zuerst in 4, die eine Querschnittansicht eines mikroelektronischen Bauelements 400 an einem bestimmten Punkt in einem Herstellungsprozess nach einer Ausführungsform der Erfindung ist, gezeigt ist. In einer Ausführungsform stellt 4 das mikroelektronische Bauelement 400 dar, wie es im Anschluss an die Durchführung von Schritt 310 aussehen kann. Wie in 4 veranschaulicht weist der Träger 410 eine Fläche 411 und eine entgegengesetzte Fläche 412 auf.
  • Ein Schritt 320 des Verfahrens 300 ist das Anbringen eines Chips am Träger. Als ein Beispiel kann der Chip dem Chip 130, der in 1 gezeigt ist, ähnlich sein. Als anderes Beispiel kann der Chip einem Chip 530 ähnlich sein, der zuerst in 5, die eine Querschnittansicht eines mikroelektronischen Bauelements 400 an einem bestimmten Punkt in einem Herstellungsprozess nach einer Ausführungsform der Erfindung ist, gezeigt ist. In einer Ausführungsform stellt 5 das mikroelektronische Bauelement 400 dar, wie es im Anschluss an die Durchführung von Schritt 320 aussehen kann.
  • In einer Ausführungsform umfasst Schritt 320 das Aufbringen eines Klebefilms entweder auf den Chip oder auf den Träger (oder sowohl auf den Chip als auch auf den Träger) und dann das derartige Bringen des Chips und des Trägers in einen physischen Kontakt miteinander, dass zwischen dem Chip und dem Träger eine Klebeverbindung gebildet wird. Als ein Beispiel kann der Klebefilm ein Film sein, der zerfällt oder auf eine andere Weise ausreichend geschwächt werden kann, dass er vom Chip und/oder vom Träger, woran er angebracht war, abfällt oder davon gelöst wird. Wie in 5 veranschaulicht wurde der Chip 530 mit einem Klebefilm 520 am Träger 410 angebracht, der dem oben in Verbindung mit Schritt 320 erwähnten Klebefilm ähnlich sein kann. 5 stellt auch einen Chip 531 dar, der dem Chip 530 ähnlich sein kann, und veranschaulicht somit, dass zwei (oder mehr als zwei) Chips gleichzeitig in einem einzelnen Bauelement verarbeitet werden können. Sie können später vereinzelt werden, um den Herstellungsausstoß zu erhöhen. In einer anderen Ausführungsform können Chips sequentiell verarbeitet werden.
  • Ein Schritt 330 des Verfahrens 300 ist das Einkapseln zumindest eines Teils des Chips mit einem Einkapselungsmaterial. Als ein Beispiel kann das Einkapselungsmaterial dem Einkapselungsmaterial 140, das in 1 gezeigt ist, ähnlich sein. Als anderes Beispiel kann das Einkapselungsmaterial einem Einkapselungsmaterial 640 ähnlich sein, das zuerst in 6, die eine Querschnittansicht eines mikroelektronischen Bauelements 400 an einem bestimmten Punkt in einem Herstellungsprozess nach einer Ausführungsform der Erfindung ist, gezeigt ist. In einer Ausführungsform stellt 6 das mikroelektronische Bauelement 400 dar, wie es im Anschluss an die Durchführung von Schritt 330 aussehen kann.
  • Ein Schritt 340 des Verfahrens 300 ist das Bilden zumindest einer Aufbauschicht neben dem Einkapselungsmaterial. Als ein Beispiel kann die Aufbauschicht der Aufbauschicht 150, die in 1 gezeigt ist, ähnlich sein. Als anderes Beispiel kann die Aufbauschicht einer Aufbauschicht 750 ähnlich sein, die zuerst in 7, die eine Querschnittansicht eines mikroelektronischen Bauelements 400 an einem bestimmten Punkt in einem Herstellungsprozess nach einer Ausführungsform der Erfindung ist, gezeigt ist. In einer Ausführungsform stellt 7 das mikroelektronische Bauelement 400 dar, wie es im Anschluss an die Durchführung von Schritt 340 aussehen kann. In einer Ausführungsform umfasst der Schritt 340 das Bilden eines integrierten Dünnfilmkondensators (nicht gezeigt) in der Aufbauschicht als Teil des Aufbauprozesses.
  • Ein Schritt 350 des Verfahrens 300 ist das Entfernen des Trägers, wodurch ein Bauelement mit freiliegendem Chip gebildet wird. Demgemäß kann das Verfahren 300 in Ausführungsformen verwendet werden, bei denen das Endprodukt keinen Hitzeverteiler benötigt. Alternativ könnte dieser Prozessablauf zusammen mit einer IHS-Anbringung nach der Vereinzelung verwendet werden, falls eine Herstellung des Produkts auf diese Weise mit Vorteilen verbunden ist.
  • In einer Ausführungsform umfasst Schritt 350 das Beseitigen der Klebebindung zwischen dem Chip und dem Träger. Als ein Beispiel kann das Beseitigen der Klebebindung das Anwenden von Wärmestrahlung, Ultraviolettstrahlung oder dergleichen auf die Klebebindung, bis die Klebebindung gelöst ist, umfassen. 8, die ein Querschnitt eines mikroelektronischen Bauelements 400 an einem bestimmten Punkt in einem Herstellungsprozess nach einer Ausführungsform der Erfindung ist, stellt das mikroelektronische Bauelement 400 dar, wie es im Anschluss an die Durchführung von Schritt 350 aussehen kann. Es sollte sich verstehen, dass der Klebefilm, der die Klebebindung erzeugt, in Bezug auf den Chip sehr dünn sein würde, so dass der tatsächliche Spalt zwischen der Hinterseite und dem Einkapselungsmaterial klein sein würde. Dieser Spalt sollte leicht durch die nächste Ebene des wärmeleitenden Verbindungsmaterials gefüllt werden. Man könnte jedoch einen optionalen Einebnungsschritt in den Prozessablauf aufnehmen, um die Ebenheit der beiden Flächen sicherzustellen.
  • Ein Schritt 360 des Verfahrens 300 ist das Anbringen eines Hitzeverteilers an einer Fläche des Chips, wenn ein Hitzeverteiler nötig oder gewünscht ist. In einer Ausführungsform würde der Hitzeverteiler unter Verwendung eines TIM (Lötmetal, Polymer usw.) an der Hinterseite des Chips und unter Verwendung eines nichtleitenden Klebstoffs zwischen der Oberseite des Einkapselungsmaterials und dem Hitzeverteiler im Bereich außerhalb des Chips angebracht werden. Als ein Beispiel kann der Hitzeverteiler einem Hitzeverteiler 970 ähnlich sein, der zuerst in 9, die eine Querschnittansicht eines mikroelektronischen Bauelements 400 an einem bestimmten Punkt in einem Herstellungsprozess nach einer Ausführungsform der Erfindung ist, gezeigt ist. In einer Ausführungsform kann für Anwendungen, in denen kein Hitzeverteiler nötig oder erwünscht ist, auf Schritt 360 verzichtet werden, so dass das mikroelektronische Bauelement 400 keinen Hitzeverteiler aufweist.
  • Ein Schritt 370 des Verfahrens 300 ist das derartige Anbringen eines passiven Bestandteils am Träger, dass der passive Bestandteil zumindest teilweise zusammen mit dem Chip durch das Einkapselungsmaterial eingekapselt ist. Als ein Beispiel kann der passive Bestandteil dem passiven Bestandteil 260, der in 2 gezeigt ist, ähnlich sein. Als anderes Beispiel kann der passive Bestandteil einem passiven Bestandteil 960 ähnlich sein, der zuerst in 9 gezeigt ist. In einer Ausführungsform stellt 9 das mikroelektronische Bauelement 400 dar, wie es im Anschluss an die Durchführung von Schritt 370 aussehen kann. Als ein Beispiel kann der passive Bestandteil 960 mit einem Klebstoff (nicht gezeigt), der dem Klebstoff in der Klebeschicht 120 ähnlich sein kann, am Hitzeverteiler 970 angebracht werden.
  • Wenn, wie in der veranschaulichten Ausführungsform, mehrere Chips gleichzeitig verarbeitet wurden, kann auf Schritt 370 ein Prozess folgen, der diese Mehrchipplatten zu einzelnen Einheiten vereinzelt. Die Teile können dann durch die passenden Backend-Verarbeitungsschritte verlaufen, um sie entweder zu Kugelgitteranordnungs(ball grid array, BGA)-, zu Kontaktflächengitteranordnungs(land grid array, LGA)oder zu Kontaktstiftgitteranordnungs(pin grid-array, PGA)-Komponenten zu machen.
  • 10 ist ein Ablaufdiagramm, das ein Verfahren 1000 zur Bildung eines mikroelektronischen Bauelements nach einer Ausführungsform der Erfindung veranschaulicht. Ein Schritt 1010 des Verfahrens 1000 ist das Bereitstellen eines Hitzeverteilers. Als ein Beispiel kann der Hitzeverteiler einem Hitzeverteiler 1110 ähnlich sein, der zuerst in 11, die eine Querschnittansicht eines mikroelektronischen Bauelements 1100 an einem bestimmten Punkt in einem Herstellungsprozess nach einer Ausführungsform der Erfindung ist, gezeigt ist. In einer Ausführungsform stellt 11 das mikroelektronische Bauelement 1100 dar, wie es im Anschluss an die Durchführung von Schritt 1010 aussehen kann. Wie in 11 veranschaulicht weist der Hitzeverteiler eine Fläche 1111 und eine entgegengesetzte Fläche 1112 auf.
  • Ein Schritt 1020 des Verfahrens 1000 ist das Anbringen eines Chips am Hitzeverteiler. Als ein Beispiel kann der Chip dem Chip 130, der in 1 gezeigt ist, ähnlich sein. Als anderes Beispiel kann der Chip einem Chip 1230 ähnlich sein, der zuerst in 12, die eine Querschnittansicht eines mikroelektronischen Bauelements 1100 an einem bestimmten Punkt in einem Herstellungsprozess nach einer Ausführungsform der Erfindung ist, gezeigt ist. In einer Ausführungsform stellt 12 das mikroelektronische Bauelement 1100 dar, wie es im Anschluss an die Durchführung von Schritt 1020 aussehen kann. 12 stellt auch einen Chip 1231 dar, der dem Chip 1230 ähnlich sein kann, und veranschaulicht somit, dass zwei (oder mehr als zwei) Chips gleichzeitig in einem einzelnen Bauelement verarbeitet werden können. Sie können später vereinzelt werden, um den Herstellungsausstoß zu erhöhen. In einer anderen Ausführungsform können Chips sequentiell verarbeitet werden.
  • In einer Ausführungsform umfasst Schritt 1020 das Aufbringen eines TIM auf zumindest eines aus dem Chip und dem Hitzeverteiler und dann das derartige Bringen des Chips und des Hitzeverteilers in einen physischen Kontakt miteinander, dass zwischen dem Chip und dem Hitzeverteiler eine Klebeverbindung gebildet wird. In anderen Ausführungsformen wird Schritt 1020 auf irgendeine andere Weise bewerkstelligt, wie etwa durch Verwenden eines hitzegehärteten Klebstoffs, eines Lötmaterials oder dergleichen. Als ein Beispiel kann das TIM einem TIM 1220 ähnlich sein, das in 12 derart gezeigt ist, dass es sich zwischen dem Hitzeverteiler 1110 und dem Chip 1230 befindet und dazwischen eine Klebeverbindung erzeugt.
  • In einer bestimmten Ausführungsform ist das TIM 1220 eine TIM-Vorform. In der gleichen oder in einer anderen Ausführungsform ist das TIM 1220 ein dünnes TIM, das dann, wenn es mit einem verdünnten Chip der oben erwähnten Art kombiniert wird, einen Teil einer Dünnfilm/Dünn-TIM(TDTT)-Bauelementumgebung bildet. Wie in 12 veranschaulicht umfasst das mikroelektronische Bauelement 1100 ferner ein TIM 1221, das sich ähnlich wie das TIM 1220 zwischen dem Hitzeverteiler 1110 und dem Chip 1231 befinden kann und dazwischen eine Klebebindung erzeugt.
  • Ein Schritt 1030 des Verfahrens 1000 ist das Einkapseln zumindest eines Teils des Chips mit einem Einkapselungsmaterial. Als ein Beispiel kann das Einkapselungsmaterial dem Einkapselungsmaterial 140, das in 1 gezeigt ist, ähnlich sein. Als anderes Beispiel kann das Einkapselungsmaterial einem Einkapselungsmaterial 1340 ähnlich sein, das zuerst in 13, die eine Querschnittansicht eines mikroelektronischen Bauelements 1100 an einem bestimmten Punkt in einem Herstellungsprozess nach einer Ausführungsform der Erfindung ist, gezeigt ist. In einer Ausführungsform stellt 13 das mikroelektronische Bauelement 1100 dar, wie es im Anschluss an die Durchführung von Schritt 1030 aussehen kann. In einer Ausführungsform umfasst Schritt 1030 das Aufbringen des Einkapselungsmaterials unter Verwendung eines aus einem Transferpressprozess, einem Formpressprozess, einem Spritzgussprozess und dergleichen. Einer oder mehrere dieser und anderer Formprozesse können zu verringerten Kosten und einem erhöhten Ausstoß für das mikroelektronische Bauelement 1100 (wie auch für andere mikroelektronische Bauelemente nach der Erfindung) beitragen.
  • Ein Schritt 1040 des Verfahrens 1000 ist das Formen zumindest einer Aufbauschicht neben dem Einkapselungsmaterial. Als ein Beispiel kann die Aufbauschicht der Aufbauschicht 150, die in 1 gezeigt ist, ähnlich sein. Als anderes Beispiel kann die Aufbauschicht einer Aufbauschicht 1450 ähnlich sein, die zuerst in 14, die eine Querschnittansicht eines mikroelektronischen Bauelements 1100 an einem bestimmten Punkt in einem Herstellungsprozess nach einer Ausführungsform der Erfindung ist, gezeigt ist. In einer Ausführungsform stellt 14 das mikroelektronische Bauelement 1100 dar, wie es im Anschluss an die Durchführung von Schritt 1040 aussehen kann.
  • In einer Ausführungsform umfasst Schritt 1040 das Mustern der Aufbauschicht unter Verwendung eines Semi-Additiv-Musterungsprozesses, eines Laserprojektionsmusterungsprozesses (laser projection patterning, LPP), eines Plasmaätzprozesses, eines Flüssigresistprozesses, eines Sputterprozesses oder einer anderen hochentwickelten Technik zur Musterung in feinen Linien. Falls gewünscht, kann mehr als ein derartiger Prozess verwendet werden. In der gleichen oder in einer anderen Ausführungsform umfasst Schritt 1040 das Einbetten eines integrierten Dünnfilmkondensators in das mikroelektronische Bauelement.
  • Ein Schritt 1050 des Verfahrens 1000 ist das derartige Anbringen eines passiven Bestandteils am Hitzeverteiler, dass der passive Bestandteil zusammen mit dem Chip zumindest teilweise durch das Einkapselungsmaterial eingekapselt ist. Als ein Beispiel kann der passive Bestandteil dem passiven Bestandteil 260, der in 2 gezeigt ist, ähnlich sein. Als anderes Beispiel kann der passive Bestandteil einem passiven Bestandteil 1560 ähnlich sein, der zuerst in 15, die eine Querschnittansicht eines mikroelektronischen Bauelements 1100 an einem bestimmten Punkt in einem Herstellungsprozess nach einer Ausführungsform der Erfindung ist, gezeigt ist. In einer Ausführungsform stellt 15 das mikroelektronische Bauelement 1100 dar, wie es im Anschluss an die Durchführung von Schritt 1050 aussehen kann. Als ein Beispiel kann der passive Bestandteil 1560 mit einem Klebstoff (nicht gezeigt), der dem Klebstoff in der Klebeschicht 120 ähnlich sein kann, am Hitzeverteiler 1110 angebracht werden.
  • Wenn, wie in der veranschaulichten Ausführungsform, mehrere Chips gleichzeitig verarbeitet wurden, kann auf Schritt 1050 ein Prozess folgen, der diese Mehrchipplatten zu einzelnen Einheiten vereinzelt. Die Teile können dann durch die passenden Backend-Verarbeitungsschritte verlaufen, um sie entweder zu Kugelgitteranordnungs(ball grid array, BGA)-, zu Kontaktflächengitteranordnungs(land grid array, LGA)- oder zu Kontaktstiftgitteranordnungs(pin grid-array, PGA)-Komponenten zu machen.
  • Obwohl die Erfindung unter Bezugnahme auf bestimmte Ausführungsformen beschrieben wurde, werden Fachleute verstehen, dass verschiedenste Veränderungen vorgenommen werden können, ohne vom Geist oder Umfang der Erfindung abzuweichen. Demgemäß soll die Offenbarung von Ausführungsformen der Erfindung den Umfang der Erfindung erläutern, und soll sie nicht beschränkend sein. Es ist beabsichtigt, dass der Umfang der Erfindung nur auf das Ausmaß beschränkt wird, das durch die beiliegenden Ansprüche benötigt wird. Zum Beispiel wird einem Durchschnittsfachmann leicht ersichtlich sein, dass das mikroelektronische Bauelement und damit zusammenhängende Verfahren, die hierin besprochen sind, in einer Vielfalt von Ausführungsformen ausgeführt werden können, und dass die vorangehende Besprechung von bestimmten dieser Ausführungsformen nicht nicht notwendigerweise eine vollständige Beschreibung aller möglichen Ausführungsformen darstellt.
  • Zusätzlich wurden Vorteile, andere Vorzüge und Lösungen für Probleme unter Bezugnahme auf bestimmte. Ausführungsformen beschrieben. Die Vorteile, Vorzüge, Lösungen für Probleme, und jedes beliebige Element oder alle beliebigen Elemente, das verursachen kann oder die verursachen können, dass jeglicher Vorteil, jeglicher Vorzug oder jegliche Lösung auftritt oder deutlicher hervortritt, sollen jedoch nicht als kritische, erforderliche oder wesentliche Merkmale oder Elemente einiger oder aller Ansprüche ausgelegt werden Überdies sind die hierin offenbarten Ausführungsformen und Beschränkungen unter der Doktrin des Verzichts zugunsten der Allgemeinheit nicht für die Öffentlichkeit bestimmt, falls die Ausführungsformen und/oder Beschränkungen (1) nicht ausdrücklich in den Ansprüchen beansprucht sind, und (2) unter der Doktrin der Entsprechungen Entsprechungen oder möglicherweise Entsprechungen von ausdrücklichen Elementen und/oder Beschränkungen in den Ansprüchen sind.

Claims (24)

  1. Mikroelektronisches Bauelement, umfassend einen Träger mit einer ersten Fläche und einer entgegengesetzten zweiten Fläche; eine Klebeschicht an der ersten Fläche des Trägers; einen Chip, der durch die Klebeschicht an der ersten Fläche des Trägers angebracht ist; ein Einkapselungsmaterial an der ersten Fläche des Trägers, das den Chip und die Klebeschicht zumindest teilweise umgibt; und eine Aufbauschicht neben dem Einkapselungsmaterial, wobei der Chip und die Aufbauschicht in einem direkten physischen Kontakt miteinander stehen.
  2. Mikroelektronisches Bauelement nach Anspruch 1, wobei der Träger ein wärmeleitfähiges Material umfasst.
  3. Mikroelektronisches Bauelement nach Anspruch 2, wobei der Träger ein elektrisch leitfähiges Material umfasst.
  4. Mikroelektronisches Bauelement nach Anspruch 1, wobei die Klebeschicht ein wärmeleitendes Verbindungsmaterial umfasst.
  5. Mikroelektronisches Bauelement nach Anspruch 4, wobei das wärmeleitende Verbindungsmaterial eines aus einer Wärmeleitpaste, einem Elastomer-Pad, einem Phasenübergangsmaterial, einem Polymergel und einem Lötmaterial umfasst.
  6. Mikroelektronisches Bauelement nach Anspruch 1, wobei die Klebeschicht einen entfernbaren Klebefilm umfasst, der im Wesentlichen die gesamte erste Fläche des Trägers bedeckt.
  7. Mikroelektronisches Bauelement nach Anspruch 1, ferner umfassend: einen passiven Bestandteil, der an der ersten Fläche des Trägers angebracht ist und zumindest teilweise durch das Einkapselungsmaterial umgeben ist.
  8. Mikroelektronisches Bauelement nach Anspruch 1, ferner umfassend: einen integrierten Dünnfilmkondensator in der Aufbauschicht.
  9. Mikroelektronisches Bauelement, umfassend: einen Hitzeverteiler mit einer ersten Fläche und einer zweiten Fläche, wobei die zweite Fläche eine obere Fläche des mikroelektronischen Bauelements ist; einen Chip, der an der ersten Fläche des Hitzeverteilers angebracht ist; ein Einkapselungsmaterial an er ersten Fläche des Hitzeverteilers, wobei das Einkapselungsmaterial den Chip zumindest teilweise umgibt; und eine Aufbauschicht, die physisch mit dem Einkapselungsmaterial in Kontakt steht und physisch und elektrisch mit dem Chip in Kontakt steht.
  10. Mikroelektronisches Bauelement nach Anspruch 9, ferner umfassend: ein wärmeleitendes Verbindungsmaterial zwischen dem Chip und der ersten Fläche des Hitzeverteilers.
  11. Mikroelektronisches Bauelement nach Anspruch 10, ferner umfassend: einen passiven Bestandteil, der am Hitzeverteiler angebracht ist und zumindest teilweise durch das Einkapselungsmaterial eingekapselt ist.
  12. Mikroelektronisches Bauelement nach Anspruch 11, ferner umfassend: einen integrierten Dünnfilmkondensator in der Aufbauschicht.
  13. Verfahren zur Bildung eines mikroelektronischen Bauelements, wobei das Verfahren Folgendes umfasst: Bereitstellen eines Trägers; Anbringen eines Chips am Träger; Einkapseln zumindest eines Teils des Chips mit einem Einkapselungsmaterial; Bilden einer Aufbauschicht neben dem Einkapselungsmaterial; und Entfernen des Trägers.
  14. Verfahren nach Anspruch 13, wobei das Anbringen des Chips am Träger Folgendes umfasst: Aufbringen eines Klebefilms auf zumindest eines aus dem Chip und dem Träger; und derartiges Bringen des Chips und des Trägers in einen physischen Kontakt miteinander, dass zwischen dem Chip und dem Träger eine Klebebindung gebildet wird.
  15. Verfahren nach Anspruch 14, wobei das Entfernen des Trägers das Beseitigen der Klebebindung zwischen dem Chip und dem Träger umfasst.
  16. Verfahren nach Anspruch 15, wobei das Beseitigen der Klebebindung das Anwenden eines aus Wärmestrahlung und Ultraviolettstrahlung auf die Klebebindung umfasst.
  17. Verfahren nach Anspruch 13, ferner umfassend: Anbringen eines Hitzeverteilers an einer Fläche des Chips.
  18. Verfahren nach Anspruch 13, ferner umfassend: derartiges Anbringen eines passiven Bestandteils am Träger, dass der passive Bestandteil zusammen mit dem Chip zumindest teilweise durch das Einkapselungsmaterial eingekapselt ist.
  19. Verfahren nach Anspruch 13, wobei das Bilden einer Aufbauschicht das Bilden eines integrierten Dünnfilmkondensators in der Aufbauschicht umfasst.
  20. Verfahren zur Bildung eines mikroelektronischen Bauelements, wobei das Verfahren Folgendes umfasst: Bereitstellen eines Hitzeverteilers; Anbringen eines Chips am Hitzeverteiler; Einkapseln zumindest eines Teils des. Chips mit einem Einkapselungsmaterial; und Formen einer Aufbauschicht heben dem Einkapselungsmaterial.
  21. Verfahren nach Anspruch 20, wobei das Anbringen des Chips am Hitzeverteiler das Aufbringen eines wärmeleitenden Verbindungsmaterials auf zumindest eines aus dem Chip und dem Hitzeverteiler; und das derartige Bringen den Chips und des Hitzeverteilers in einen physischen Kontakt miteinander, dass zwischen dem Chip und dem Hitzeverteiler eine Klebebindung gebildet wird, umfasst.
  22. Verfahren nach Anspruch 21, ferner umfassend: derartiges Anbringen eines passiven Bestandteils am Hitzeverteiler, dass der passive Bestandteil zusammen mit dem Chip zumindest teilweise durch das Einkapselungsmaterial eingekapselt ist.
  23. Verfahren nach Anspruch 20, wobei das Einkapseln zumindest eines Teils des Chips das Aufbringen des Einkapselungsmaterials unter Verwendung eines aus einem Transferpressprozess, einem Formpressprozess und einem Spritzgussprozess umfasst.
  24. Verfahren nach Anspruch 20, wobei das Bilden einer Aufbauschicht das Mustern der Aufbauschicht unter Verwendung zumindest eines aus einem Semi-Additiv-Musterungsprozess, einem Laserprojektionsmusterungsprozess, einem Plasmaätzprozess, einem Flüssigresistprozess und einem Sputterprozess umfasst.
DE112008002480T 2007-09-18 2008-09-04 Mikroelektronisches Bauelement und Verfahren zu seiner Bildung Withdrawn DE112008002480T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/857,418 2007-09-18
US11/857,418 US20090072382A1 (en) 2007-09-18 2007-09-18 Microelectronic package and method of forming same
PCT/US2008/075289 WO2009038984A2 (en) 2007-09-18 2008-09-04 Microelectronic package and method of forming same

Publications (1)

Publication Number Publication Date
DE112008002480T5 true DE112008002480T5 (de) 2012-02-16

Family

ID=40453566

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112008002480T Withdrawn DE112008002480T5 (de) 2007-09-18 2008-09-04 Mikroelektronisches Bauelement und Verfahren zu seiner Bildung

Country Status (5)

Country Link
US (1) US20090072382A1 (de)
CN (1) CN101785098A (de)
DE (1) DE112008002480T5 (de)
TW (1) TW200921768A (de)
WO (1) WO2009038984A2 (de)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090079064A1 (en) * 2007-09-25 2009-03-26 Jiamiao Tang Methods of forming a thin tim coreless high density bump-less package and structures formed thereby
US9941245B2 (en) * 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
US8035216B2 (en) * 2008-02-22 2011-10-11 Intel Corporation Integrated circuit package and method of manufacturing same
US8093704B2 (en) 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
US8269341B2 (en) * 2008-11-21 2012-09-18 Infineon Technologies Ag Cooling structures and methods
US20110108999A1 (en) * 2009-11-06 2011-05-12 Nalla Ravi K Microelectronic package and method of manufacturing same
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8431438B2 (en) 2010-04-06 2013-04-30 Intel Corporation Forming in-situ micro-feature structures with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
US8754516B2 (en) 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
KR101390628B1 (ko) * 2010-11-15 2014-04-29 유나이티드 테스트 엔드 어셈블리 센터 엘티디 반도체 패키지 및 반도체 소자 패키징 방법
US8860079B2 (en) 2010-11-15 2014-10-14 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
KR101632249B1 (ko) 2011-10-31 2016-07-01 인텔 코포레이션 멀티 다이 패키지 구조들
SG190487A1 (en) * 2011-11-14 2013-06-28 United Test & Assembly Ct Lt Semiconductor packages and methods of packaging semiconductor devices
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US8646505B2 (en) 2011-11-18 2014-02-11 LuxVue Technology Corporation Micro device transfer head
US8426227B1 (en) 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
KR20130089473A (ko) * 2012-02-02 2013-08-12 삼성전자주식회사 반도체 패키지
US9773750B2 (en) 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
CN102623472B (zh) * 2012-03-27 2015-07-22 格科微电子（上海）有限公司 去除csp封装型图像传感器芯片表面透光板的方法
US9548332B2 (en) 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
CN104321864B (zh) 2012-06-08 2017-06-20 英特尔公司 具有非共面的、包封的微电子器件和无焊内建层的微电子封装
US9162880B2 (en) 2012-09-07 2015-10-20 LuxVue Technology Corporation Mass transfer tool
US9496211B2 (en) 2012-11-21 2016-11-15 Intel Corporation Logic die and other components embedded in build-up layers
KR20140115668A (ko) 2013-03-21 2014-10-01 삼성전자주식회사 방열판과 수동 소자를 갖는 반도체 패키지
CN104216488A (zh) * 2013-06-03 2014-12-17 辉达公司 微处理器及具有该微处理器的处理设备
JP6854643B2 (ja) 2013-06-12 2021-04-07 ロヒンニ リミテッド ライアビリティ カンパニー 付着された光発生源を用いたキーボードバックライティング
WO2014204864A1 (en) * 2013-06-21 2014-12-24 Lockheed Martin Corporation Conformable and adhesive solid compositions formed from metal nanopparticles and methods for their production and use
US9685414B2 (en) 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations
US9296111B2 (en) 2013-07-22 2016-03-29 LuxVue Technology Corporation Micro pick up array alignment encoder
US9087764B2 (en) 2013-07-26 2015-07-21 LuxVue Technology Corporation Adhesive wafer bonding with controlled thickness variation
US9153548B2 (en) 2013-09-16 2015-10-06 Lux Vue Technology Corporation Adhesive wafer bonding with sacrificial spacers for controlled thickness variation
US9735082B2 (en) * 2013-12-04 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packaging with hot spot thermal management features
US9367094B2 (en) 2013-12-17 2016-06-14 Apple Inc. Display module and system applications
US9768345B2 (en) 2013-12-20 2017-09-19 Apple Inc. LED with current injection confinement trench
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
US9583466B2 (en) 2013-12-27 2017-02-28 Apple Inc. Etch removal of current distribution layer for LED current confinement
US20150287697A1 (en) 2014-04-02 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
US9406650B2 (en) 2014-01-31 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and packaged semiconductor devices
US9542638B2 (en) 2014-02-18 2017-01-10 Apple Inc. RFID tag and micro chip integration design
US9583533B2 (en) 2014-03-13 2017-02-28 Apple Inc. LED device with embedded nanowire LEDs
US9522468B2 (en) 2014-05-08 2016-12-20 Apple Inc. Mass transfer tool manipulator assembly with remote center of compliance
US9318475B2 (en) 2014-05-15 2016-04-19 LuxVue Technology Corporation Flexible display and method of formation with sacrificial release layer
US9741286B2 (en) 2014-06-03 2017-08-22 Apple Inc. Interactive display panel with emitting and sensing diodes
US9624100B2 (en) 2014-06-12 2017-04-18 Apple Inc. Micro pick up array pivot mount with integrated strain sensing elements
US9425151B2 (en) 2014-06-17 2016-08-23 Apple Inc. Compliant electrostatic transfer head with spring support layer
US9570002B2 (en) 2014-06-17 2017-02-14 Apple Inc. Interactive display panel with IR diodes
US9828244B2 (en) 2014-09-30 2017-11-28 Apple Inc. Compliant electrostatic transfer head with defined cavity
US9705432B2 (en) 2014-09-30 2017-07-11 Apple Inc. Micro pick up array pivot mount design for strain amplification
US9478583B2 (en) 2014-12-08 2016-10-25 Apple Inc. Wearable display having an array of LEDs on a conformable silicon substrate
US10410948B2 (en) * 2015-01-30 2019-09-10 Netgear, Inc. Integrated heat sink and electromagnetic interference (EMI) shield assembly
US10629393B2 (en) 2016-01-15 2020-04-21 Rohinni, LLC Apparatus and method of backlighting through a cover on the apparatus
US20190295968A1 (en) * 2018-03-23 2019-09-26 Analog Devices Global Unlimited Company Semiconductor packages
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
CN113632209A (zh) 2019-01-23 2021-11-09 Qorvo美国公司 Rf半导体装置和其制造方法
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6586836B1 (en) * 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
US6734534B1 (en) * 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US6586822B1 (en) * 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
US6713859B1 (en) * 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
US6489185B1 (en) * 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
US6617682B1 (en) * 2000-09-28 2003-09-09 Intel Corporation Structure for reducing die corner and edge stresses in microelectronic packages
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US20020070443A1 (en) * 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6777819B2 (en) * 2000-12-20 2004-08-17 Siliconware Precision Industries Co., Ltd. Semiconductor package with flash-proof device
US6706553B2 (en) * 2001-03-26 2004-03-16 Intel Corporation Dispensing process for fabrication of microelectronic packages
US6894399B2 (en) * 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US6888240B2 (en) * 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US7071024B2 (en) * 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
US6586276B2 (en) * 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
KR100446290B1 (ko) * 2001-11-03 2004-09-01 삼성전자주식회사 댐을 포함하는 반도체 패키지 및 그 제조방법
US6841413B2 (en) * 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
US6680529B2 (en) * 2002-02-15 2004-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor build-up package
TWI244707B (en) * 2004-06-24 2005-12-01 Siliconware Precision Industries Co Ltd Method for fabricating semiconductor package
US9572258B2 (en) * 2004-12-30 2017-02-14 Intel Corporation Method of forming a substrate core with embedded capacitor and structures formed thereby

Also Published As

Publication number Publication date
WO2009038984A3 (en) 2009-05-07
WO2009038984A2 (en) 2009-03-26
TW200921768A (en) 2009-05-16
US20090072382A1 (en) 2009-03-19
CN101785098A (zh) 2010-07-21

Similar Documents

Publication Publication Date Title
DE112008002480T5 (de) Mikroelektronisches Bauelement und Verfahren zu seiner Bildung
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE102008025223B4 (de) Elektronikbaugruppe mit eingebettetem Chipbaustein und Verfahren zu ihrer Herstellung
DE102008045744B4 (de) Halbleiterbaustein mit einer an eine Rückseite eines Chips gekoppelten Elektronikkomponente und Verfahren zur Herstellung
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE112009000383B4 (de) Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE102012215438B4 (de) System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist
DE102008049726B4 (de) Gestapelte Chipkonfiguration mit stromgespeistem Wärmeübertragungssystem und Verfahren zum Steuern der Temperatur in einem Halbleiterbauelement
DE102010036915B4 (de) Elektronikbauelement mit eingebetteter Halbleiterkomponente und Verfahren zur Herstellung desselben
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE102012104731B4 (de) Halbleitervorrichtungsbaugruppe und Verfahren zum Ausbilden dieser
DE102008019336A1 (de) Halbleiterbausteinpackung zur Verbesserung der Funktion von Wärmeableitung und Erdungsabschirmung
DE112006002686T5 (de) Integrierte Mikrokanäle für 3D Through-Silicon-Architekturen
DE102009007708B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102014103050B4 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102014113299B4 (de) Verfahren zum verbinden von gestapelten halbleiterbauelementen und gestapeltes halbleiterbauelement
DE102008044986A1 (de) Ein 3-D-integriertes Schaltungsbauelement mit einer internen Wärmeverteilungsfunktion
DE112012004185T5 (de) Leistungsmanagements-Anwendungen von Zwischenverbindungssubstraten
DE102008017569A1 (de) Verfahren zur Herstellung eines organischen Substrats mit eingebetteten Aktivchips
DE102015109154B4 (de) Hochdichte chip-chip-verbindung und verfahren zu deren herstellung
DE112011105848B4 (de) Verfahren für das Bumping einer Chip-Rückseite
DE102012103784A1 (de) Chipgehäusemodul für einen Chip und Verfahren zum Bilden eines Chipgehäusemoduls
DE112015007233T5 (de) Mikroprozessorgehäuse mit masseisolationsgewebestruktur mit kontakthöckern auf erster ebene
DE112015005031T5 (de) Substrate und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120403