CN110444534A - 一种多层芯片封装结构及制备方法 - Google Patents
一种多层芯片封装结构及制备方法 Download PDFInfo
- Publication number
- CN110444534A CN110444534A CN201910645124.8A CN201910645124A CN110444534A CN 110444534 A CN110444534 A CN 110444534A CN 201910645124 A CN201910645124 A CN 201910645124A CN 110444534 A CN110444534 A CN 110444534A
- Authority
- CN
- China
- Prior art keywords
- chip
- multilayer chiop
- encapsulating structure
- multilayer
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 24
- 230000006798 recombination Effects 0.000 claims description 16
- 238000005215 recombination Methods 0.000 claims description 16
- 238000000465 moulding Methods 0.000 claims description 12
- 238000004806 packaging method and process Methods 0.000 claims description 8
- 239000004033 plastic Substances 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 3
- 238000000608 laser ablation Methods 0.000 claims description 3
- 238000010329 laser etching Methods 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 abstract description 12
- 230000008054 signal transmission Effects 0.000 abstract description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000012778 molding material Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000000206 moulding compound Substances 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 229920001568 phenolic resin Polymers 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000011863 silicon-based powder Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004513 sizing Methods 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000012752 auxiliary agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明公开了一种多层芯片封装结构及制备方法，其中，多层芯片封装结构，包括：多个芯片互联单元，所述多个芯片互联单元均由两个倒焊互连的芯片组成；键合层，所述多个芯片互联单元之间通过键合层键合，组成多层芯片组装单元。本发明实施例提供的多层芯片封装结构及制备方法，可实现多层芯片堆叠，封装体积小，信号传输距离更短，既可以适用于同功能芯片，也可以适用于异同功能芯片，在封装结构的正反两面均可以有芯片的功能信号引出，可实现SiP及3D封装。
Description
技术领域
本发明涉及半导体封装技术领域，具体涉及一种多层芯片封装结构及制备方法。
背景技术
近几年来，集成电路芯片制造技术已进入纳米范围，并正在向物理“极限”挑战。集成电路的集成度越来越高。功能越来越强，所需引线脚数越来越多。集成电路的这种快步发展使得集成电路芯片封装基板面临着巨大的挑战。
在3D芯片封装或晶圆级封装时，采用的工艺一般为将多层芯片正装堆叠封装，芯片之间通过硅通孔或者通过侧边引线进行互联，其封装工艺复杂，封装的结构体积较大，不能满足集成度较高需求的集成电路芯片。
发明内容
因此，本发明实施例提供一种多层芯片封装结构及制备方法，克服现有技术中多层芯片堆叠封装体积较大的缺陷。
第一方面，本发明实施例提供的一种多层芯片封装结构，包括：
多个芯片互联单元，所述多个芯片互联单元均由两个倒焊互连的芯片组成；
键合层，所述多个芯片互联单元之间通过键合层键合，组成多层芯片组装单元。
在一实施例中，所述的多层芯片封装结构，还包括：
模封层，包覆所述多层芯片组装单元；
导电通孔，形成于所述模封层，与所述多层芯片组装单元的引出端子电连接。
在一实施例中，所述的多层芯片封装结构，还包括：凹槽，形成于塑封层，位于所述多层芯片组装单元一侧。
在一实施例中，所述的多层芯片封装结构，还包括：重布线层，形成于模封层表面，通过导电通孔与所述多层芯片组装单元电连接。
在一实施例中，所述芯片互联单元中的两个倒焊互连的芯片为同功能芯片或异功能芯片。
在一实施例中，所述键合层为有机粘合剂或无机粘合剂。
第二方面，本发明实施例提供一种多层芯片封装结构的制备方法，，包括如下步骤：
在芯片上进行重布线及焊盘制备；
将完成重布线的及焊盘制备的芯片两两进行倒焊互连，形成预设数量的芯片互连单元；
将预设数量的芯片互连单元进行键合组装，形成多层芯片组装单元。
在一实施例中，所述将预设数量的芯片互连单元进行键合组装，形成多层芯片组装单元的步骤之后，还包括：
将多层芯片组装单元进行封装，形成重组晶圆；
在重组晶圆中多层芯片组装单元的引出端子的对应位置形成通孔；
在通孔内填充导电介质，并在重组晶圆表面将导体介质进行电镀互连，形成重布线层。
在一实施例中，在所述将多层芯片组装单元进行封装，形成重组晶圆的步骤之后，所述在重组晶圆中多层芯片组装单元的引出端子的对应位置形成通孔的步骤之前，还包括：
在重组晶圆的表面形成凹槽，所述凹槽位于多层芯片组装单元一侧。
在一实施例中，所述的多层芯片封装结构的制备方法，其特征在于，
通过激光烧蚀或刻蚀形成通孔。
本发明实施例提供的技术方案，具有如下优点：
本发明实施例提供的多层芯片封装结构及制备方法，其中，多层芯片封装结构，包括：多个芯片互联单元，所述多个芯片互联单元均由两个倒焊互连的芯片组成；键合层，所述多个芯片互联单元之间通过键合层键合，组成多层芯片组装单元，本发明实施例提供的封装结构及制备方法可实现多层芯片堆叠，封装体积小，信号传输距离短，既可以适用于同功能芯片，也可以适用于异同功能芯片，在封装结构的正反两面均可以有芯片的功能信号引出，可实现SiP(System In Package系统级封装)及3D封装。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中提供的芯片互联单元的示意图；
图2为本发明实施例中提供的多层芯片组装单元的示意图；
图3为本发明实施例中提供的模封层的示意图；
图4为本发明实施例中提供的凹槽的示意图；
图5为本发明实施例中提供的重布线层的示意图；
图6为本发明实施例中提供的另一种重布线层的示意图；
图7为本发明实施例中提供的另一种重布线层的示意图；
图8为本发明实施例中提供的多层芯片封装结构的制备方法的一个具体示例的流程图；
图9为本发明实施例中提供的对芯片进行重布线及焊盘制备的示意图；
图10为本发明实施例中提供的多层芯片封装结构的制备方法的另一个具体示例的流程图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本发明实施例提供一种多层芯片封装结构，包括：多个芯片互联单元1，所述多个芯片互联单元均由两个倒焊互连的芯片组成；键合层，所述多个芯片互联单元之间通过键合层键合，组成多层芯片组装单元2。
在本发明实施例中，如图1所示的为芯片互联单元1，其包括两个倒焊互连的芯片，是以其中一个芯片为基板芯片，另一个芯片通过倒焊的方式与基板芯片通过焊接进行电连接，芯片互联单元中的两个倒焊互连的芯片既可以为同功能芯片，也可以为异功能芯片，根据其实际需求进行选择。
在本发明实施例中，如图2所示的为多层芯片组装单元2，是将芯片互联单元1之间通过键合层键合组装形成的，进行键合组装的芯片互联单元1的数量根据实际的需求确定。键合层为超薄型薄膜黏合剂，键合材料可以为有机粘合剂，例如有机胶；也可以为无机粘合剂，例如玻璃粘料。
本发明实施例的多层芯片封装结构，如图3所示，还包括：模封层3，包覆所述多层芯片组装单元2；导电通孔4，形成于所述模封层3，与所述多层芯片组装单元2的引出端子电连接。通过模封层3将多层芯片组装单元2塑封为独立的封装体，通过导电通孔4将多层芯片组装单元2中各个芯片的功能信号引出。
本发明实施例模封材料是环氧树脂模塑料，是由环氧树脂为基体树脂，以高性能酚醛树脂为固化剂，加入硅微粉等为填料，以及添加多种助剂混配而成的粉状模塑料。塑封过程是用传递成型法将环氧树脂模塑料挤压入模腔并将其中的半导体芯片包埋，同时交联固化成型，成为具有一定结构外型的半导体器件。导电通孔内填充的导电介质可以为导电胶或导电金属，其中导电胶的导电填料可以是银、铜、铝、锌、铁、镍的粉末和石墨及一些导电化合物，导电金属为铜、铝、锌、铁、镍或合金，以上仅以此举例，不以此为限。
在一实施例中，上述的多层芯片封装结构，如图4所示，还包括：凹槽5，形成于塑封层3，位于所述多层芯片组装单元2一侧。本实施例设置凹槽5一方面可以使进行封装的不同材质的应力匹配度更好，即使应力分布更均匀，减小芯片内应力及损伤；另一方面，可以减小芯片功能信号传输距离，电镀效果更好。
在一实施例中，上述的多层芯片封装结构，还包括：重布线层6，形成于模封层3表面，通过导电通孔4与所述多层芯片组装单元2电连接。通过重布线层6可以将封装体中的各个芯片功能引出，方便其他元器件与之进行电连接。重布线层6形成的结构如图5所示或如图6所示，可以在封装结构的一侧引出芯片功能信号，也可以如图7所示，在封装结构的两侧引出芯片功能信号，有凹槽结构的多层芯片封装结构同理也可以在在封装结构的两侧引出芯片功能信号，在此不再赘述。
本发明实施例提供的多层芯片封装结构，包括：多个芯片互联单元，所述多个芯片互联单元均由两个倒焊互连的芯片组成；键合层，所述多个芯片互联单元之间通过键合层键合，组成多层芯片组装单元，本发明实施例提供多层芯片封装结构，可实现多层芯片堆叠，封装体积小，信号传输距离短，既可以适用于同功能芯片，也可以适用于异同功能芯片，在封装结构的正反两面均可以有芯片的功能信号引出，可实现SiP及3D封装。
实施例2
本发明实施例提供一种多层芯片封装结构的制备方法，如图8所示，包括如下步骤：
步骤S10：在芯片上进行重布线及焊盘制备，如图9所示，通过重布线及焊盘可以与其他芯片进行互连。
步骤S20：将完成重布线的及焊盘制备的芯片两两进行倒焊互连，形成预设数量的芯片互连单元。本发明实施例，在焊接互连过程中，是以其中一个芯片为基板芯片，另一个芯片通过倒焊的方式与基板芯片电连接，形成如图1所示的芯片互连单元。芯片互联单元中的两个倒焊互连的芯片既可以为同功能芯片，也可以为异功能芯片。
步骤S30：将预设数量的芯片互连单元进行键合组装，形成多层芯片组装单元。形成多层芯片组装单元如图2所示，其中，键合材料为超薄型薄膜黏合剂，可以为有机粘合剂，例如有机胶；也可以为无机粘合剂，例如玻璃粘料。
步骤S40：将多层芯片组装单元进行封装，形成重组晶圆；本发明实施例通过塑封材料将将多层芯片组装单元进行封装，形成重组晶圆。模封材料是环氧树脂模塑料，是由环氧树脂为基体树脂，以高性能酚醛树脂为固化剂，加入硅微粉等为填料，以及添加多种助剂混配而成的粉状模塑料。塑封过程是用传递成型法将环氧树脂模塑料挤压入模腔并将其中的半导体芯片包埋，同时交联固化成型，成为具有一定结构外型的半导体器件。
步骤S50：在重组晶圆中多层芯片组装单元的引出端子的对应位置形成通孔；本发明实施例可以通过激光烧蚀或刻蚀形成通孔，多层芯片组装单元上具备多个焊盘；刻蚀出的通孔与芯片的多个焊盘分别一一对应，根据实际功能需要将对应芯片的功能引出。
步骤S60：在通孔内填充导电介质，并在重组晶圆表面将导体介质进行电镀互连，形成重布线层。导电通孔内填充的导电介质可以为导电胶或导电金属，其中导电胶的导电填料可以是银、铜、铝、锌、铁、镍的粉末和石墨及一些导电化合物，导电金属为铜、铝、锌、铁、镍或合金，以上仅以此举例，不以此为限。
在一实施例中，在执行步骤S40之后，及执行步骤S50之前，如图10所示，还包括：
步骤S41：在重组晶圆的表面形成凹槽，所述凹槽位于多层芯片组装单元一侧。在刻蚀凹槽时可以采用存在各向异性的湿法腐蚀。形成的凹槽一方面可以使得进行封装的不同材质的应力匹配度更好，即使应力分布更均匀，减小芯片内应力及损伤；另一方面，可以减小信号传输距离，电镀效果更好。
本发明实施例提供的多层芯片封装结构的制备方法，在芯片上进行重布线及焊盘制备；将完成重布线的及焊盘制备的芯片两两进行倒焊互连，形成预设数量的芯片互连单元；将预设数量的芯片互连单元进行键合组装，形成多层芯片组装单元。可实现多层芯片堆叠，封装体积小，信号传输距离短，既可以适用于同功能芯片，也可以适用于异同功能芯片，在封装结构的正反两面均可以有芯片的功能信号引出，可实现SiP(System In Package系统级封装)及3D封装。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (10)
1.一种多层芯片封装结构，其特征在于，包括：
多个芯片互联单元，所述多个芯片互联单元均由两个倒焊互连的芯片组成；
键合层，所述多个芯片互联单元之间通过键合层键合，组成多层芯片组装单元。
2.根据权利要求1所述的多层芯片封装结构，其特征在于，还包括：
模封层，包覆所述多层芯片组装单元；
导电通孔，形成于所述模封层，与所述多层芯片组装单元的引出端子电连接。
3.根据权利要求2所述的多层芯片封装结构，其特征在于，还包括：
凹槽，形成于塑封层，位于所述多层芯片组装单元一侧。
4.根据权利要求2或3所述的多层芯片封装结构，其特征在于，还包括：
重布线层，形成于模封层表面，通过导电通孔与所述多层芯片组装单元电连接。
5.根据权利要求1所述的多层芯片封装结构，其特征在于，所述芯片互联单元中的两个倒焊互连的芯片为同功能芯片或异功能芯片。
6.根据权利要求1所述的多层芯片封装结构，其特征在于，所述键合层为有机粘合剂或无机粘合剂。
7.一种多层芯片封装结构的制备方法，其特征在于，包括如下步骤：
在芯片上进行重布线及焊盘制备；
将完成重布线的及焊盘制备的芯片两两进行倒焊互连，形成预设数量的芯片互连单元；
将预设数量的芯片互连单元进行键合组装，形成多层芯片组装单元。
8.根据权利要求7所述的多层芯片封装结构的制备方法，其特征在于，所述将预设数量的芯片互连单元进行键合组装，形成多层芯片组装单元的步骤之后，还包括：
将多层芯片组装单元进行封装，形成重组晶圆；
在重组晶圆中多层芯片组装单元的引出端子的对应位置形成通孔；
在通孔内填充导电介质，并在重组晶圆表面将导体介质进行电镀互连，形成重布线层。
9.根据权利要求8所述的多层芯片封装结构的制备方法，其特征在于，在所述将多层芯片组装单元进行封装，形成重组晶圆的步骤之后，所述在重组晶圆中多层芯片组装单元的引出端子的对应位置形成通孔的步骤之前，还包括：
在重组晶圆的表面形成凹槽，所述凹槽位于多层芯片组装单元一侧。
10.根据权利要求8所述的多层芯片封装结构的制备方法，其特征在于，通过激光烧蚀或刻蚀形成通孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910645124.8A CN110444534A (zh) | 2019-07-17 | 2019-07-17 | 一种多层芯片封装结构及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910645124.8A CN110444534A (zh) | 2019-07-17 | 2019-07-17 | 一种多层芯片封装结构及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110444534A true CN110444534A (zh) | 2019-11-12 |
Family
ID=68430622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910645124.8A Pending CN110444534A (zh) | 2019-07-17 | 2019-07-17 | 一种多层芯片封装结构及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110444534A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030006493A1 (en) * | 2001-07-04 | 2003-01-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR20150067574A (ko) * | 2013-12-10 | 2015-06-18 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지 |
| US20150325550A1 (en) * | 2013-09-27 | 2015-11-12 | Junfeng Zhao | Method for interconnecting stacked semiconductor devices |
| TW201705386A (zh) * | 2015-07-29 | 2017-02-01 | 力成科技股份有限公司 | 以封膠體取代基板核心之多晶片封裝構造 |
| CN210136871U (zh) * | 2019-07-17 | 2020-03-10 | 上海先方半导体有限公司 | 一种多层芯片封装结构 |
-
2019
- 2019-07-17 CN CN201910645124.8A patent/CN110444534A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030006493A1 (en) * | 2001-07-04 | 2003-01-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US20150325550A1 (en) * | 2013-09-27 | 2015-11-12 | Junfeng Zhao | Method for interconnecting stacked semiconductor devices |
| KR20150067574A (ko) * | 2013-12-10 | 2015-06-18 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지 |
| TW201705386A (zh) * | 2015-07-29 | 2017-02-01 | 力成科技股份有限公司 | 以封膠體取代基板核心之多晶片封裝構造 |
| CN210136871U (zh) * | 2019-07-17 | 2020-03-10 | 上海先方半导体有限公司 | 一种多层芯片封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10784234B2 (en) | Die encapsulation in oxide bonded wafer stack | |
| CN110197793A (zh) | 一种芯片及封装方法 | |
| CN105225965B (zh) | 一种扇出型封装结构及其制作方法 | |
| CN103219309B (zh) | 多芯片扇出型封装及其形成方法 | |
| CN103515326B (zh) | 具有用于翘曲控制的基于聚合物的材料的堆叠式封装结构 | |
| CN104377171B (zh) | 具有中介层的封装件及其形成方法 | |
| CN105070671B (zh) | 一种芯片封装方法 | |
| JP4390775B2 (ja) | 半導体パッケージの製造方法 | |
| US20160190107A1 (en) | Chip package-in-package | |
| CN102241388B (zh) | Mems圆片级三维混合集成封装结构及方法 | |
| CN106169459A (zh) | 半导体封装组件及其形成方法 | |
| CN108389823A (zh) | 用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺 | |
| CN102148220A (zh) | 半导体装置 | |
| CN107507821A (zh) | 集成图像传感器芯片及逻辑芯片的封装结构及封装方法 | |
| CN108028233A (zh) | 用于实现多芯片倒装芯片封装的衬底、组件和技术 | |
| CN105977220A (zh) | 半导体封装组件 | |
| CN103915405A (zh) | 半导体器件和制造半导体器件的方法 | |
| CN107579009A (zh) | 一种多芯片叠层封装结构及其制作方法 | |
| CN108140632A (zh) | 一种芯片 | |
| CN110349933A (zh) | 一种晶圆键合堆叠芯片的封装结构及制备方法 | |
| CN104576417B (zh) | 封装结构和封装方法 | |
| CN105990326B (zh) | 半导体封装、半导体封装结构及制造半导体封装的方法 | |
| CN208655635U (zh) | 堆叠嵌入式封装结构 | |
| CN109801883A (zh) | 一种扇出型堆叠封装方法及结构 | |
| CN110010589A (zh) | 堆叠型半导体封装方法及封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |