CN210136871U - 一种多层芯片封装结构 - Google Patents
一种多层芯片封装结构 Download PDFInfo
- Publication number
- CN210136871U CN210136871U CN201921125238.1U CN201921125238U CN210136871U CN 210136871 U CN210136871 U CN 210136871U CN 201921125238 U CN201921125238 U CN 201921125238U CN 210136871 U CN210136871 U CN 210136871U
- Authority
- CN
- China
- Prior art keywords
- chip
- multilayer chip
- multilayer
- layer
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种多层芯片封装结构,包括:多个芯片互联单元,所述多个芯片互联单元均由两个倒焊互连的芯片组成;键合层,所述多个芯片互联单元之间通过键合层键合,组成多层芯片组装单元。本实用新型实施例提供的多层芯片封装结构,可实现多层芯片堆叠,封装体积小,信号传输距离更短,既可以适用于同功能芯片,也可以适用于异同功能芯片,在封装结构的正反两面均可以有芯片的功能信号引出,可实现SiP及3D封装。
Description
技术领域
本实用新型涉及半导体封装技术领域,具体涉及一种多层芯片封装结构。
背景技术
近几年来,集成电路芯片制造技术已进入纳米范围,并正在向物理“极限”挑战。集成电路的集成度越来越高。功能越来越强,所需引线脚数越来越多。集成电路的这种快步发展使得集成电路芯片封装基板面临着巨大的挑战。
在3D芯片封装或晶圆级封装时,采用的工艺一般为将多层芯片正装堆叠封装,芯片之间通过硅通孔或者通过侧边引线进行互联,其封装工艺复杂,封装的结构体积较大,不能满足集成度较高需求的集成电路芯片。
实用新型内容
因此,本实用新型实施例提供一种多层芯片封装结构,克服现有技术中多层芯片堆叠封装体积较大的缺陷。
本实用新型实施例提供的一种多层芯片封装结构,包括:
多个芯片互联单元,所述多个芯片互联单元均由两个倒焊互连的芯片组成;
键合层,所述多个芯片互联单元之间通过键合层键合,组成多层芯片组装单元。
在一实施例中,所述的多层芯片封装结构,还包括:
模封层,包覆所述多层芯片组装单元;
导电通孔,形成于所述模封层,与所述多层芯片组装单元的引出端子电连接。
在一实施例中,所述的多层芯片封装结构,还包括:凹槽,形成于塑封层,位于所述多层芯片组装单元一侧。
在一实施例中,所述的多层芯片封装结构,还包括:重布线层,形成于模封层表面,通过导电通孔与所述多层芯片组装单元电连接。
在一实施例中,所述芯片互联单元中的两个倒焊互连的芯片为同功能芯片或异功能芯片。
在一实施例中,所述键合层为有机粘合剂或无机粘合剂。
本实用新型实施例提供的技术方案,具有如下优点:
本实用新型实施例提供的多层芯片封装结构,其中,多层芯片封装结构,包括:多个芯片互联单元,所述多个芯片互联单元均由两个倒焊互连的芯片组成;键合层,所述多个芯片互联单元之间通过键合层键合,组成多层芯片组装单元,本实用新型实施例提供的多层芯片封装结构,可实现多层芯片堆叠,封装体积小,信号传输距离短,既可以适用于同功能芯片,也可以适用于异同功能芯片,在封装结构的正反两面均可以有芯片的功能信号引出,可实现SiP(System In Package系统级封装)及3D封装。
附图说明
为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本实用新型的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型实施例中提供的芯片互联单元的示意图;
图2为本实用新型实施例中提供的多层芯片组装单元的示意图;
图3为本实用新型实施例中提供的模封层的示意图;
图4为本实用新型实施例中提供的凹槽的示意图;
图5为本实用新型实施例中提供的重布线层的示意图;
图6为本实用新型实施例中提供的另一种重布线层的示意图;
图7为本实用新型实施例中提供的另一种重布线层的示意图。
具体实施方式
下面将结合附图对本实用新型的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
在本实用新型的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,还可以是两个元件内部的连通,可以是无线连接,也可以是有线连接。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
此外,下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本实用新型实施例提供一种多层芯片封装结构,包括:多个芯片互联单元1,所述多个芯片互联单元均由两个倒焊互连的芯片组成;键合层,所述多个芯片互联单元之间通过键合层键合,组成多层芯片组装单元2。
在本实用新型实施例中,如图1所示的为芯片互联单元1,其包括两个倒焊互连的芯片,是以其中一个芯片为基板芯片,另一个芯片通过倒焊的方式与基板芯片通过焊接进行电连接,芯片互联单元中的两个倒焊互连的芯片既可以为同功能芯片,也可以为异功能芯片,根据其实际需求进行选择。
在本实用新型实施例中,如图2所示的为多层芯片组装单元2,是将芯片互联单元1之间通过键合层键合组装形成的,进行键合组装的芯片互联单元1的数量根据实际的需求确定。键合层为超薄型薄膜黏合剂,键合材料可以为有机粘合剂,例如有机胶;也可以为无机粘合剂,例如玻璃粘料。
本实用新型实施例的多层芯片封装结构,如图3所示,还包括:模封层3,包覆所述多层芯片组装单元2;导电通孔4,形成于所述模封层3,与所述多层芯片组装单元2的引出端子电连接。通过模封层3将多层芯片组装单元2塑封为独立的封装体,通过导电通孔4将多层芯片组装单元2 中各个芯片的功能信号引出。
本实用新型实施例模封材料是环氧树脂模塑料,是由环氧树脂为基体树脂,以高性能酚醛树脂为固化剂,加入硅微粉等为填料,以及添加多种助剂混配而成的粉状模塑料。塑封过程是用传递成型法将环氧树脂模塑料挤压入模腔并将其中的半导体芯片包埋,同时交联固化成型,成为具有一定结构外型的半导体器件。导电通孔内填充的导电介质可以为导电胶或导电金属,其中导电胶的导电填料可以是银、铜、铝、锌、铁、镍的粉末和石墨及一些导电化合物,导电金属为铜、铝、锌、铁、镍或合金,以上仅以此举例,不以此为限。
在一实施例中,上述的多层芯片封装结构,如图4所示,还包括:凹槽5,形成于模封层3,位于所述多层芯片组装单元2一侧。本实施例设置凹槽5一方面可以使进行封装的不同材质的应力匹配度更好,即使应力分布更均匀,减小芯片内应力及损伤;另一方面,可以减小芯片功能信号传输距离,电镀效果更好。
在一实施例中,上述的多层芯片封装结构,还包括:重布线层6,形成于模封层3表面,通过导电通孔4与所述多层芯片组装单元2电连接。通过重布线层6可以将封装体中的各个芯片功能引出,方便其他元器件与之进行电连接。重布线层6形成的结构如图5所示或如图6所示,可以在封装结构的一侧引出芯片功能信号,也可以如图7所示,在封装结构的两侧引出芯片功能信号,有凹槽结构的多层芯片封装结构同理也可以在在封装结构的两侧引出芯片功能信号,在此不再赘述。
本实用新型实施例提供的多层芯片封装结构,包括:多个芯片互联单元,所述多个芯片互联单元均由两个倒焊互连的芯片组成;键合层,所述多个芯片互联单元之间通过键合层键合,组成多层芯片组装单元,本实用新型实施例提供多层芯片封装结构,可实现多层芯片堆叠,封装体积小,信号传输距离短,既可以适用于同功能芯片,也可以适用于异同功能芯片,在封装结构的正反两面均可以有芯片的功能信号引出,可实现SiP及3D封装。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本实用新型创造的保护范围之中。
Claims (6)
1.一种多层芯片封装结构,其特征在于,包括:
多个芯片互联单元,所述多个芯片互联单元均由两个倒焊互连的芯片组成;
键合层,所述多个芯片互联单元之间通过键合层键合,组成多层芯片组装单元。
2.根据权利要求1所述的多层芯片封装结构,其特征在于,还包括:
模封层,包覆所述多层芯片组装单元;
导电通孔,形成于所述模封层,与所述多层芯片组装单元的引出端子电连接。
3.根据权利要求2所述的多层芯片封装结构,其特征在于,还包括:
凹槽,形成于塑封层,位于所述多层芯片组装单元一侧。
4.根据权利要求2或3所述的多层芯片封装结构,其特征在于,还包括:
重布线层,形成于模封层表面,通过导电通孔与所述多层芯片组装单元电连接。
5.根据权利要求1所述的多层芯片封装结构,其特征在于,所述芯片互联单元中的两个倒焊互连的芯片为同功能芯片或异功能芯片。
6.根据权利要求1所述的多层芯片封装结构,其特征在于,所述键合层为有机粘合剂或无机粘合剂。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921125238.1U CN210136871U (zh) | 2019-07-17 | 2019-07-17 | 一种多层芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921125238.1U CN210136871U (zh) | 2019-07-17 | 2019-07-17 | 一种多层芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210136871U true CN210136871U (zh) | 2020-03-10 |
Family
ID=69708599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921125238.1U Active CN210136871U (zh) | 2019-07-17 | 2019-07-17 | 一种多层芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210136871U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110444534A (zh) * | 2019-07-17 | 2019-11-12 | 上海先方半导体有限公司 | 一种多层芯片封装结构及制备方法 |
-
2019
- 2019-07-17 CN CN201921125238.1U patent/CN210136871U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110444534A (zh) * | 2019-07-17 | 2019-11-12 | 上海先方半导体有限公司 | 一种多层芯片封装结构及制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5042623B2 (ja) | 半導体デバイス | |
US7635914B2 (en) | Multi layer low cost cavity substrate fabrication for pop packages | |
US6865089B2 (en) | Module board having embedded chips and components and method of forming the same | |
KR101683688B1 (ko) | 집적 회로 패키지 및 집적 회로 패키지 제조 방법 | |
US7566591B2 (en) | Method and system for secure heat sink attachment on semiconductor devices with macroscopic uneven surface features | |
CN102709260B (zh) | 半导体封装构造 | |
US8587123B2 (en) | Multi-chip and multi-substrate reconstitution based packaging | |
US6177723B1 (en) | Integrated circuit package and flat plate molding process for integrated circuit package | |
US10014286B2 (en) | Stackable electronics package and method of fabricating same | |
US9024447B2 (en) | Stackable electronic package and method of making same | |
KR101190920B1 (ko) | 적층 반도체 패키지 및 그 제조 방법 | |
CN104051395A (zh) | 芯片堆叠封装及其方法 | |
CN103311222B (zh) | 半导体封装件及其形成方法 | |
US8927417B2 (en) | Semiconductor package signal routing using conductive vias | |
US8963318B2 (en) | Packaged semiconductor device | |
CN111106078A (zh) | 一种多芯片集成封装结构 | |
CN210136871U (zh) | 一种多层芯片封装结构 | |
US7498666B2 (en) | Stacked integrated circuit | |
US7999197B1 (en) | Dual sided electronic module | |
CN108630626A (zh) | 无基板封装结构 | |
CN210136868U (zh) | 一种晶圆键合堆叠芯片的封装结构 | |
CN103824820A (zh) | 引线框区域阵列封装技术 | |
CN110299328A (zh) | 一种堆叠封装器件及其封装方法 | |
CN111217318A (zh) | 传感器及其封装组件 | |
CN215988737U (zh) | 一种基于2.5d结构多层互联的pop封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |