TWI627688B - 堆疊的半導體裝置和用於將堆疊的半導體裝置互連的方法 - Google Patents

堆疊的半導體裝置和用於將堆疊的半導體裝置互連的方法 Download PDF

Info

Publication number
TWI627688B
TWI627688B TW105140663A TW105140663A TWI627688B TW I627688 B TWI627688 B TW I627688B TW 105140663 A TW105140663 A TW 105140663A TW 105140663 A TW105140663 A TW 105140663A TW I627688 B TWI627688 B TW I627688B
Authority
TW
Taiwan
Prior art keywords
die
semiconductor device
dies
holes
grains
Prior art date
Application number
TW105140663A
Other languages
English (en)
Other versions
TW201727786A (zh
Inventor
趙俊峰
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201727786A publication Critical patent/TW201727786A/zh
Application granted granted Critical
Publication of TWI627688B publication Critical patent/TWI627688B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

用於作成半導體裝置的方法包括在第一及第二晶粒上形成邊緣。該等邊緣橫側地延伸遠離該第一及第二晶粒。該第二晶粒被堆疊在該第一晶粒之上，且一或多個通孔在堆疊之後被鑽穿經過該等邊緣。該半導體裝置包括延伸在該個別第一及第二晶粒的至少一個及該等對應邊緣之上的再分配層。該一或多個通孔延伸經過該等對應邊緣，且該一或多個通孔係經過該等邊緣與該第一及第二晶粒相通。

Description

堆疊的半導體裝置和用於將堆疊的半導體裝置互連的方法
在此中所敘述之具體態樣大致上有關多層製造及微電子裝置中的電互連。
多層半導體裝置包括複數個被堆疊及以延伸在其間之電連接附接的晶粒。於一範例中，該堆疊的裝置係由二或更多晶圓(包括複數個在其中之晶粒)所形成，該等晶圓係於該二或更多晶圓間之介面耦接在一起。該等耦接的晶圓被切成小方塊及線接合，以形成複數個裝置。
於一些範例中，該晶圓之部分晶粒(例如在該晶粒內之晶片)係有缺陷及不堪用的。這些有缺陷之晶粒仍然由於該等晶圓間之耦接而被併入該多層式半導體裝置，且該等結果的裝置係亦有缺陷及不堪用的，甚至在此於該等裝置內之許多其他晶粒在其它方面係完全可使用的。據此，以晶圓為基礎之製造減少可用的多層裝置之總產出。
於其他範例中，在多層式半導體裝置內的晶粒間之互連經過該等各種層間之線接合被提供。例如，二或更多半導體晶粒被堆疊(例如附著)在基板上，且電線沿著該半導體晶粒的線接合墊片延伸至該基板。在該基板上，該等電互連被進一步敷設至該基板之另一側面上的球閘陣列。該堆疊的半導體晶粒被模製，以保護該等晶粒及該等電線兩者。該等電線提供該多層式裝置的二或更多層間之間接耦接。具有接合線的二或更多層間之間接耦接限制資料及功率傳輸(例如資料傳輸之速率及對應的性能)。另外，在該堆疊的晶粒之上的基板及模套之導入增加多層式裝置的高度(z高度)。
改善之多層製造技術及層間之更快的互連技術係想要的，其處理這些及其他技術挑戰。
100‧‧‧半導體裝置
102‧‧‧晶粒
104‧‧‧第一晶粒
106‧‧‧第二晶粒
108‧‧‧邊緣
110‧‧‧橫側延伸部
112‧‧‧通孔
114‧‧‧球閘陣列
116‧‧‧焊球
200‧‧‧模製化合物
201‧‧‧晶粒組件
202‧‧‧再分配層
203‧‧‧上表面
204‧‧‧黏接劑
205‧‧‧底部表面
300‧‧‧半導體晶圓
302‧‧‧晶粒
304‧‧‧面板框架
306‧‧‧作業晶粒
308‧‧‧晶粒面板
310‧‧‧晶粒面板
312‧‧‧晶粒面板
314‧‧‧晶粒面板
316‧‧‧面板組件
400‧‧‧面板框架
402‧‧‧晶粒面板
404‧‧‧晶粒面板
406‧‧‧晶粒面板
408‧‧‧晶粒面板
500‧‧‧半導體裝置
502‧‧‧晶粒
504‧‧‧電線
506‧‧‧基板
510‧‧‧模套
602‧‧‧Z高度
900‧‧‧半導體裝置
902‧‧‧晶粒組件
904‧‧‧邊緣
905‧‧‧接合墊
906‧‧‧晶粒移位
908‧‧‧黏接劑
910‧‧‧再分配層
912‧‧‧通孔
1002‧‧‧晶粒堆疊
1004‧‧‧面板框架
1006‧‧‧晶粒面板
1100‧‧‧電子裝置
1102‧‧‧系統匯流排
1110‧‧‧電子組件
1112‧‧‧處理器
1114‧‧‧通訊電路
1116‧‧‧顯示裝置
1118‧‧‧喇叭
1120‧‧‧外部記憶體
1122‧‧‧主記憶體
1124‧‧‧硬碟
1126‧‧‧可移除媒體
1130‧‧‧控制器
圖1係包括延伸經過邊緣之通孔的多層式半導體裝置之截面視圖，該等邊緣由該晶粒橫側地延伸。
圖2係圖1之多層式半導體裝置的詳細截面視圖。
圖3係工藝流程圖解，顯示用於作成多層式半導體裝置之方法的一範例。
圖4係表格，顯示半導體裝置的高度中之差異。
圖5係流程圖，顯示用於作成多層式半導體裝置之方法的一範例。
圖6係表格，比較包括線接合的半導體裝置之Z高度 及包括在橫側邊緣內的通孔之半導體裝置。
圖7係方塊圖，顯示用於作成多層式半導體裝置的方法之另一範例。
圖8係方塊圖，顯示用於作成多層式半導體裝置的方法之又另一範例。
圖9係包括延伸經過一或多個橫側邊緣之通孔的多層式半導體裝置之另一範例的截面視圖。
圖10係流程圖，顯示用於作成多層式半導體裝置的方法之另一範例。
圖11係按照該揭示內容的一些具體態樣之電子系統的概要圖。
【發明內容及實施方式】
該以下敘述及該等圖面充分說明特定具體態樣，以能夠使那些熟諳此技術領域者實踐它們。其他具體態樣可併入結構、邏輯、電、製程、及其他變化。一些具體態樣之部分及特色可被包括於其他具體態樣的特色、或替代那些特色。在該等申請專利範圍中所提出之具體態樣涵括那些申請專利範圍的所有可用之同等項。
圖1顯示包括複數個晶粒102的半導體裝置100之一範例。例如在圖1中所顯示，該半導體裝置100包括至少一個第一晶粒及第二晶粒104、106。如所示，該第一及第二晶粒104、106沿著該個別晶粒的上及下表面被耦接。如在圖1中進一步顯示，該半導體裝置100包括一或 多個橫側地延伸之邊緣108，例如根據來自該等晶粒102之每一個的邊緣橫側延伸部110尺寸。於一範例中，如相對於該第一及第二晶粒104、106所示，該個別邊緣108橫側地延伸遠離該第一及第二晶粒104、106之對應邊緣。
於一範例中，該等邊緣108係以聚合物材料製成、但不限於聚合物材料、諸如被建構來模製環繞該第一及第二晶粒104、106且據此保護在其中的晶粒之介電模製化合物。於另一範例中，該第一及第二晶粒104、106係以比該等邊緣108中所使用之模製化合物更堅硬的材料所製成、但不限於此材料。例如，該第一及第二晶粒104、106係以矽所製成，於另一範例中，該等邊緣108係以更柔軟之聚合物(例如較低彈性模數)所製成，其被建構來保護該半導體裝置100的第一及第二晶粒104、106。該邊緣108之更柔軟聚合物係更易於如在此中所敘述地切穿(例如雷射鑽孔、機械鑽孔、FIB移除、蝕刻等)。
再次參考圖1，如所示，複數個通孔112延伸經過該晶粒102的一或多個。如將在此中被敘述，該導電通孔112允許用於該晶粒102的每一個以及外部電路系統間之通訊及資料傳送，該外部電路系統包括、但不限於沿著該半導體裝置100的表面定位之球閘陣列114、地閘陣列、針柵陣列等。如在圖1的截面視圖中所顯示，複數個通孔112係如與該第一及第二晶粒104、106相反地形成經過該等邊緣108。如將在此中被敘述，於一範例中，該等通 孔112係在將該晶粒102堆疊成圖1所示組構之後形成。例如，該等通孔112被鑽入該等邊緣108，例如以一或多個機械、化學(微影蝕刻)、或雷射鑽孔方法。
如將被進一步在此中敘述，於一範例中，該晶粒102之每一個包括再分配層、例如被提供毗連該晶粒102的每一個之導電跡線的佈圖系列。該再分配層延伸在該晶粒102的覆蓋區之上，且進入該等邊緣108。沿著該再分配層所形成的導電跡線被建構用於與該等通孔112耦接。據此，該半導體裝置100之晶粒102的每一個係能夠經過該等通孔112與該其他晶粒102之一或多個及選擇性地與該球閘陣列114通訊。藉由對於該晶粒102之每一個及在其中的對應通孔112提供邊緣108，對比於以別的方式藉由與該模套(其尺寸被設計來封裝自由的電線)中所覆蓋之一或多個晶粒、及具有球閘陣列的在下方之基板的線接合所提供之間接耦接，該晶粒102的一或多個及該球閘陣列114間之直接耦接被完成。那就是說，於一範例中，由該複數個晶粒102(例如根據該邊緣橫側延伸部110的尺寸)延伸之邊緣108提供一機構，用於在其中緊密地接收複數個通孔112，其允許用於該半導體裝置100的晶粒102間之直接通訊，而不會以別的方式要求模製套蓋重疊該複數個晶粒102與基板等之線接合，以提供此通訊。據此，該半導體裝置100的高度(例如Z高度)係大體上少於包括複數個晶粒之半導體裝置的高度，該複數個晶粒以線接合互連，且接著被封裝在模套內及具有在下方之基 板。例如，相對一可比較的線接合裝置，於一些範例中，用於具有該等邊緣108中所提供的通孔112之半導體裝置100的Z高度節省可接近0.2毫米。
再次參考圖1，如進一步被顯示，於一範例中，該半導體裝置100包括球閘陣列114，其包括沿著該晶粒102的一或多個所提供之複數個焊球116。於圖1所示範例中，該第一晶粒104(例如在此中所敘述的第一晶粒104之再分配層)係與該等焊球116直接地耦接。據此，用於該晶粒102的每一個經過該等通孔112之資料傳送係經過該等通孔112對應地傳輸至該第一晶粒104及該其他晶粒102的任何一者。該球閘陣列114中所提供之焊球116對該半導體裝置100提供輸入及由該半導體裝置100提供輸出，而同時避免在該複數個晶粒102下方的基板之需要，以用別的方式由半導體裝置接收資訊及傳輸資訊。那就是說，藉由將該球閘陣列114直接地耦接至該第一晶粒104之再分配層，以別的方式與一些半導體裝置一起使用之基板不需要具有圖1所示的半導體裝置100，藉此實現額外之空間節省及提供更緊密的裝置。藉由隨著沿著該第一晶粒104直接地耦接之球閘陣列114，經過該等邊緣108提供複數個通孔112，在該半導體裝置100內的高速傳輸(及至該半導體裝置與由該半導體裝置)被促進，而同時該半導體裝置100之整個高度被減至最小。
現在參考圖2，先前於圖1中所顯示的半導體裝置100之更詳細的截面視圖被提供。於圖2之詳細視圖中， 該複數個晶粒102被再次以該堆疊組構顯示，且該晶粒102的每一個包括橫側地延伸之對應邊緣108、例如根據來自該晶粒102的邊緣橫側延伸部110。於一範例中，該晶粒102之每一個係包括如在此中所敘述的個別晶粒102、邊緣108、及再分配層202之晶粒組件201的一部分(且視需要包括模製化合物200)。
如在圖2中所顯示，通孔112或複數個通孔經過該等邊緣108被提供，且連續地延伸於該晶粒102之間。於另一範例中，該等通孔112的一或多個延伸經過該等邊緣108之一或多個，以(經過該再分配層202)於該半導體裝置100的二或更多晶粒102之間或於晶粒102及該球閘陣列之間提供通訊。那就是說，該等邊緣108中所提供的通孔112局部地或完全地延伸經過該堆疊之晶粒組件201。經過該邊緣108所提供的其他通孔112延伸經過該等邊緣108之二或更多個，以據此於該堆疊的半導體裝置100之晶粒102的二或更多個之間提供通訊。於一範例中，該等通孔112係由該等邊緣108的兩側面、例如該半導體裝置100的上表面203及底部表面205鑽穿。於另一範例中，該複數個通孔112被由該半導體裝置203、205之一或兩側面鑽穿。於另一範例中，該等通孔112在堆疊之後被鑽穿。據此，該等通孔112係更易於經過該先前堆疊的晶粒102對齊。鑽穿係在單一有效率之操作中進行，該操作鞏固該等通孔於單一步驟中的形成，如與多數分開通孔之形成及稍後堆疊及對齊該等通孔(例如該晶粒)相 反。
如上面所述，該等晶粒組件201的每一個包括晶粒102以及毗連該晶粒102所形成之再分配層202。如所示，該再分配層202延伸超出該覆蓋區(例如該晶粒102的橫側覆蓋區)及延伸進入該邊緣108。例如，於一範例中，該晶粒102被封裝於模製化合物200中、例如於在此中所敘述的面板框架中。一旦被接收在該面板框架內，該模製化合物200被導入至該面板框架，且環繞該晶粒102之每一個硬化。佈圖技術被使用於沿著該晶粒102的每一個提供該再分配層202之導電跡線。例如在圖2中所顯示，該再分配層202據此由該複數個晶粒102橫側地延伸在該等晶粒組件201之每一個的複數個邊緣108之上方及越過該等邊緣108。該再分配層202藉此提供“散開”的組構，其允許用於該晶粒102之每一個與該半導體裝置100以及該球閘陣列114內的其他晶粒之分散式互連(例如經由該等通孔112)。另外，該散開式再分配層202與經過該等邊緣108所提供的複數個通孔112配合，以據此使該半導體裝置100之整個高度減至最小，而同時提供直接連接該晶粒102的每一個間之直接連接，及至在該第一晶粒104下方的球閘陣列114之對應的直接連接。該再分配層提供由該晶粒橫側地延伸之導電跡線，其接著經由該等通孔112互連。以另一方式陳述之，該等通孔108及該再分配層202提供被安置在該等邊緣108內的互連，而不需要較大的模套(例如被使用於以別的方式封裝自由之電 線)。
如在圖2中所進一步顯示，於該晶粒的堆疊之前，該模製化合物200(例如形成對應聚合物的介電樹脂)被橫側地提供及在該複數個晶粒102的頂部之上。於另一範例中，該模製化合物200如與沿著該晶粒102之每一個的上表面相反地被提供在該複數個晶粒102之側面上。該模製化合物200橫側地延伸，以相對該晶粒102形成具有邊緣橫側延伸部110的邊緣108。如先前所述，在模製該複數個晶粒102之後(如在此中所敘述，於平坦面板中具有晶圓或面板組構)，該複數個晶粒102由該面板切開、對其操作性做測試、及接著被堆疊成圖2所示組構、例如該半導體裝置100之堆疊組構。於另一範例中，該複數個晶粒於由原來的矽晶圓切單顆及再構成晶粒面板的形成之前被測試(在此中所敘述)。
該晶粒102的每一個係與該等晶粒組件201的每一個之間所提供的黏接劑204或其他接合物質之層彼此耦接。如在圖2中所示，該黏接劑204對齊該等晶粒102的每一個，並將該晶粒102維持於對齊組構中。在堆疊該晶粒102之後，於一範例中，該複數個通孔112被鑽穿經過該半導體裝置100，以藉此經由該等晶粒組件201的每一個之再分配層202提供該晶粒102的每一個間之互連。
於另一範例中，在圖2所示組構中堆疊該等晶粒組件之前，該等通孔112被分開地形成在該等晶粒組件201的每一個中。據此，該等通孔112於該堆疊程序期間被對 齊，以據此確保該等晶粒組件201的每一個(與該球閘陣列114)間之通訊。於一範例中，該等通孔112被以諸如銅等導電材料填充，該導電材料藉由沈積至互連該半導體裝置100的晶粒102之每一個以及連接該晶粒102與該球閘陣列114的蒸氣所濺射或提供。
再次參考圖2，如先前在此中所敘述，該等通孔112之每一個被顯示在該等邊緣108內，且相對該晶粒102的每一個橫側地隔開。那就是說，該晶粒102係經由經過該橫側地延伸邊緣108所提供之導電通孔112互連。藉由在該等晶粒組件201之每一個的橫側部分中提供該晶粒102間之互連，該晶粒102的每一個以及該球閘陣列114間之連接被鞏固至該等通孔112以及由該晶粒102的每一個(例如該橫側邊緣108)散開之再分配層202。據此，其他半導體裝置的零組件、諸如在該堆疊的晶粒下邊所提供之導電基板及被提供至封裝與保護該晶粒以及該晶粒之每一個及該在下方的基板間之線接合的模套據此被避免。替代之，以該半導體裝置100，該晶粒102的每一個係以該模製化合物模製，以提供用於該等再分配層202之橫側延伸邊緣108以及用於該橫側定位通孔112的空間。據此，使用線接合及在下方之基板(以及在該線接合的頂部之上的對應模套)，該半導體裝置100之直立高度或Z高度係相對半導體裝置的其他組構之Z高度減至最小。
另外，因為該等通孔112被提供經過該等邊緣108，該等通孔112係更易於形成在該半導體裝置100內。例 如，於至少一些範例中，通孔被提供經過該晶粒102的矽。矽係更難以鑽穿，因為其係具脆性及更硬(例如具有較高之彈性模數)。然而，被使用於該半導體裝置100的模製化合物200中之聚合物提供更柔軟的材料(相對矽)，用於通孔112之每一個的容易鑽穿。據此，該等邊緣108之更柔軟的材料確保該等通孔112係易於形成在該半導體裝置100中，且據此導電材料據係輕易地沈積在該等通孔112內，以互連該等晶粒組件201之對應晶粒102的再分配層202之每一個。類似地，在例如形成晶粒102的堆疊組構之前或之後，因為該等通孔112被輕易地形成經過該等邊緣108的模製化合物，對該半導體裝置100的損壞係藉此減至最小。於對比下，鑽穿經過矽晶粒之一或多個的矽係有問題的，因在該晶粒內對該半導體之碎屑或損壞係一風險。該模製化合物200的一範例包括、但不被限制於環氧基樹脂，包括被建構來調整該等邊緣108之性質(例如該半導體裝置100的封裝)之一或多個添加劑，以滿足封裝需求。例如，環氧基樹脂包括添加劑，以調整彈性模數、該熱膨脹係數、固化溫度、固化時間、玻璃轉移溫度、熱導率與類似者等的一或多個。
圖3顯示用於製造半導體裝置、諸如圖1及2中所示半導體裝置100之製程的一範例之一系列概要視圖的製程流程圖。於第一階段301中，複數個晶粒302被以整塊半導體晶圓300所顯示。例如，該複數個晶粒302被形成在矽晶圓中，如先前所習知(經由該晶圓之遮罩與蝕刻)。 該矽晶圓300中的晶粒302被探測，以決定該等晶粒之哪一者係可操作的(作業晶粒無製造或性能誤差)。該半導體晶圓300被單一化，以據此分開該等晶粒302之每一個。選擇性地，該晶粒302在切單顆之後被探測及接著被分開。
該作業晶粒306係與該晶粒302之剩餘者分開，且於階段303中，該作業晶粒306被定位在面板框架304內。如圖3中所示，該面板框架304於一範例中具有與階段301中所顯示的半導體晶圓300大體上類似之組構。於另一範例中，如在此中所敘述，該面板框架304具有另一形狀、例如正方形或長方形。該複數個作業晶粒306被裝入該面板框架304，且再構成的晶粒面板308被形成。例如，硬化成介電聚合物之模製化合物、諸如樹脂等被提供至該面板框架304。該模製化合物環繞著該作業晶粒306之每一個硬化，以據此形成圖2中所示的分開之晶粒組件201(包括該晶粒102以及該等對應的邊緣108)。在階段303中所示組構中，該再構成的晶粒面板308係例如預備好用於堆疊，以形成先前在此中敘述之半導體裝置100的一或多個。
於另一範例中，在形成該再構成的晶粒面板之後(例如在該作業晶粒306的模製之後)，用於該晶粒306的每一個之再分配層202被形成。例如，製作及微影術被使用於在該模製化合物200及該晶粒306上蝕刻該再分配層202的導電跡線。如先前所述，該再分配層202具有散開 式組構，延伸在該作業晶粒306之覆蓋區以及該等邊緣108之上(例如看圖2)。
現在參考階段305，該再構成的晶粒面板308被以堆疊的複數個晶粒面板310之每一個顯示於分解組構中。如所示，該複數個再構成的晶粒面板310之每一個的作業晶粒306被顯示在大體上類似之組構中，且據此於該再構成的晶粒面板310的每一個之間被對齊。那就是說，該晶粒面板310之每一個的作業晶粒306例如包括第一及第二再構成的晶粒面板312、314，被對齊以據此在該製程之稍後步驟中的堆疊式晶粒之分離(切單顆)時提供堆疊的半導體裝置。如先前所述，於一範例中，黏接劑204被施加於該複數個再構成之晶粒面板310的每一個之間，以確保該複數個再構成的晶粒面板310間之耦接，而包括被保留在其中的晶粒之對齊。
在階段307，該複數個通孔112被形成在該堆疊的複數個再構成之晶粒面板310中。例如，如所顯示，在階段307，該堆疊的面板組件316包括呈堆疊及附著組構之複數個再構成的晶粒面板310。據此，該面板310之複數個晶粒102(對應於該作業晶粒306)係在對應於圖1及2中所示裝置100的配置之組構中對齊。該等通孔112被形成在該等邊緣108(包括圖2中所示的再分配層202)內，其橫側地延伸遠離該晶粒102之每一個(圖3中所顯示之306)。
於一範例中，該等通孔112被以批次製程形成，例如 包括鑽穿該個別晶粒102的每一個之邊緣108。那就是說，於該堆疊的面板組件316中(在切單顆之前)，該複數個通孔112被鑽穿經過該堆疊的面板組件316，以據此在單一製造階段促進該半導體裝置之每一個中的通孔112之快速形成。於又另一範例中，該堆疊的面板組件316係單一化成複數個半導體裝置100。該複數個分開之半導體裝置100此後被分開地鑽穿，以形成延伸經過該等邊緣108的通孔112。在形成該等通孔112之後，諸如銅的導電材料被濺射或蒸氣被沈積在該等通孔112之通道內，以電耦接該晶粒306(例如經過該等邊緣108的再分配層202)。
如在階段309所顯示，該球閘陣列114(亦被顯示在圖1及2中)亦被提供。以類似於階段307之方式，於一範例中，用於該半導體裝置100的每一個之球閘陣列114係沿著該半導體裝置所形成，而仍然被保留在階段307所示該堆疊的面板組件316內。在切單顆之後，該球閘陣列114選擇性地係沿著該半導體裝置100所形成，例如形成為階段309中所顯示的半導體裝置100。
再次參考階段309，該完成之半導體裝置100被以該堆疊的晶粒102及延伸經過該等邊緣108的通孔112所顯示。該球閘陣列114亦被顯示在該半導體裝置100的底層上、例如與和該第一晶粒104有關聯之再分配層耦接(如在圖2中所顯示)。
圖3中所顯示的製程概要地提供複數個半導體裝置 100、諸如圖1及2所顯示之裝置。因為面板框架304及包括僅只作業晶粒306之對應的再構成之晶粒面板310的每一個，包括一或多個損壞或不良晶粒102之半導體裝置100大體上被避免。那就是說，再次參考該階段305，被併入該複數個再構成的晶粒面板310之每一個的作業晶粒306之每一個係事先測試及已知為可操作的。據此，由該堆疊的面板組件316所產生之半導體裝置100據此係可操作的。相對先前之製造技術，在圖面中所顯示之製程使不良或損壞的半導體之併入減至最小或避免該不良或損壞的半導體之併入，例如使用在其中具有可操作、不良及損壞的半導體之整塊半導體晶圓。於先前的製造技術中，該不良或損壞之半導體被併入該完成的裝置，導致該整個以別的方式有用的裝置之報廢。以另一方式陳述之，用在此中所敘述的製程，以別的方式被提供於該半導體晶圓300之一或多個中的一或多個(例如複數個)不良或損壞之晶粒302不會進入該以別的方式完全可操作的半導體裝置100，如上面所討論地製成者。
據此，該半導體裝置100之生產率係實質上高於使用包括可操作及不良或損壞晶粒的一整個半導體晶圓300之其他製程。除了該較高產出以外，例如經過該等邊緣108的通孔112之製備提供該晶粒102的每一個間之直接互連，而不需要以別的方式用於線接合之半導體裝置所需要的較大之模套及基板。據此，由圖3所示製程所產生的半導體裝置100具有更可靠之可操作特徵、以及相對經由線 接合互連隨同基板所形成的其他半導體裝置減至最小的直立高度(Z高度)。
現在參考圖4，二額外階段403、405被提供當作對圖3所示階段303及305之另一選擇。例如，圖4所示面板框架400相對階段303中所示面板框架304的晶圓組構具有正方或長方形(例如非圓形)之組構。該面板框架400據此將該作業晶粒306配置於具有正方形或長方形組構之像柵格的圖案中。在階段403中所顯示之再構成的晶粒面板402接著被堆疊成複數個再構成之晶粒面板404，如在圖4中之階段405所顯示。如在圖4中進一步顯示，該複數個再構成的晶粒面板404包括至少第一及第二再構成之晶粒面板406、408。
先前在圖3中所敘述的製程接著被以大體上類似之方式進行，使該複數個再構成之晶粒面板404被以堆疊的組構提供。那就是說，於一範例中，該等通孔112被形成經過橫側地延伸遠離該晶粒102之每一個的複數個邊緣108。於一範例中，該等通孔112被形成在該等邊緣108中，而該晶粒102被保留於該堆疊之組構中(例如於切單顆之前)。以類似的方式，該球閘陣列114亦被施加至該第一再構成的晶粒面板406，而該半導體裝置100之第一再構成的晶粒面板406係在階段307被保留在如圖3中所示之堆疊的晶粒組件中。於另一範例中，如先前在此中所敘述，該等通孔112及該球閘陣列114被形成在該分開的半導體裝置100上，例如在來自該堆疊之複數個再構成的 晶粒面板404之半導體裝置100的切單顆之後。
圖5顯示包括在下方的基板506及該裝置500的晶粒502間之線接合的半導體裝置500之一截面視圖。如進一步在圖5中所顯示，該晶粒502的每一個係經由一或多個電線504與該基板506連接，該電線被接合至該晶粒502之每一個，且例如經過模套510延伸經過該半導體裝置500。如所示，藉由首先由該個別晶粒502延伸至該基板506(該基板包括複數個導電跡線)，且接著經由額外的電線504從該基板506延伸至其它晶粒502的一或多個，至少部分該複數個電線504提供該晶粒502的每一個間之互連。如在圖5中所進一步顯示，球閘陣列508係沿著該基板506的相反表面被提供，並經由從該基板506延伸至該晶粒502之電線504與該晶粒互連。
對比於圖5中所示之組件，在此中所敘述的半導體裝置100(圖1及2)包括呈堆疊之組構的複數個晶粒102，而包括由該晶粒102之每一個橫側地延伸(例如看該橫側延伸部110)的複數個橫側延伸邊緣108。該等邊緣108提供被建構用於在此中鑽穿及形成通孔112之模製化合物、樹脂等。如先前在此中所敘述，該晶粒組件201的每一個係與再分配層202一起形成，例如提供延伸超出該晶粒102之每一個的水平覆蓋區之導電跡線的散開組構。據此，以延伸經過該再分配層202之通孔112，該晶粒102的每一個間之電互連係相對該晶粒102設在一小巧的橫側位置(例如於該等邊緣108中)。該等晶粒間之互 連被提供於毗連該晶粒102的每一個之橫側空間中，而不會以別的方式需要大模套510以收納圖5中所示半導體裝置500之複數個電線504。另外，該等通孔112延伸於該晶粒102的每一個之間。例如，該等通孔112延伸於該晶粒102的二或更多個之間，以提供該等晶粒102間之直接連接，並據此避免如圖5中所示的介入基板506。
再者，圖1及2中所示之半導體裝置100不需要用於輸入至該裝置100或由該裝置100輸出的基板506。替代之，包括與該等通孔112及該再分配層202互連的晶粒102之裝置100被建構來經過沿著該第一晶粒104的再分配層202耦接之球閘陣列114提供輸入及輸出。以另一方式陳述之，在圖1及2中所示之半導體裝置100中，如圖5中所示的基板506及模套510不是以別的方式需要。替代之，由該晶粒102橫側地延伸的邊緣108提供用於包括其導電跡線之再分配層202以及鑽穿經過該等邊緣108的通孔112兩者之空間。據此，藉由使用該半導體裝置100，直立地(Z高度)相對圖5中所示的半導體裝置500(需要該較大之模套510以及該基板506)，空間節省被實現。另外，圖1中所示的半導體裝置100包括經由該晶粒102的每一個間之通孔112的相對引導之連接(沒有介入基板506)。此配置提供用於該晶粒102及該球閘陣列114間之直接及對應地更快及更可靠的資料傳輸，該球閘陣列114與該第一晶粒104之再分配層202有關聯(看圖2)。
現在參考圖6，Z高度比較表被提供用於具有在此中所提供之組構的各種半導體裝置，例如具有圖1及2之裝置100所顯示的組構。如在此中敘述，該半導體裝置100包括一或多個晶粒組件201，每一個晶粒組件具有晶粒102、邊緣108、及一或多個延伸經過該邊緣108至再分配層202之通孔。用於每一個晶粒組件及被使用於每一個晶粒組件的邊緣108中之對應模製化合物的Z高度602，被顯示在該表格之用於具有邊緣中的通孔之半導體裝置的各列中。該總Z高度602對應於被堆疊用於特別封裝型式之晶粒組件201的數目(每一者具有大約25微米的高度及用於該模製化合物為10微米)。該半導體裝置100被以上昇之順序配置有包括單一晶粒組件的第一裝置(單層晶粒封裝或SDP)、具有二個晶粒組件之第二裝置(雙層晶粒封裝，DDP)等(例如QDP包括四個組件，ODP包括八個組件及HDP包括16個組件)。
包括線接合及基板的半導體裝置之對應的Z高度604(看圖5中所示之半導體裝置500)被提供於該表格的第一列中。如所示，用於線接合裝置之晶粒組件Z高度係25微米，且該模套及每個晶粒組件的間隙Z高度根據該裝置之晶粒組件的數目而變動。用於該等裝置之每一個的總Z高度被沿著該底部列顯示，且基於該晶粒組件Z高度及該模套與間隙Z高度乘以用於該裝置之晶粒組件的數目。
如在圖6中所顯示，於該等邊緣108中具有通孔112 而具有散開式再分配層202之裝置的每一個之總Z高度602，相對具有圖5中所示配置的對應裝置(例如包括線接合、模套及基板)之對應總Z高度係較小的。用於該個別晶粒組件201之每一個的Z高度中之節省被帶入至具有二或更多個晶粒組件的堆疊之半導體裝置100。那就是說，晶粒具有在此中所敘述之組構，用於該堆疊的晶粒組件201之每一個，相對使用線接合、模套及基板而被使用於一封裝的對應晶粒組件，具有二更多晶粒的裝置(例如晶粒組件201)倍增該Z高度節省。
圖7顯示用於作成先前在此中所示之堆疊的半導體裝置、諸如該半導體裝置100之方法700的一範例。在敘述該方法700中，參考在此中所敘述之一或多個零組件、特色、功能與類似者等。在方便之處，以參考數字參考該零組件及特色。參考數字係示範及非專有的。例如，在該方法700中所敘述之零組件、特色、功能與類似者等包括、但不被限制於該對應編號元件、在此中所敘述之其他對應特色(有編號與未編號兩者)、以及其同等項。
在702，該方法700包括在第一晶粒104及第二晶粒106上形成邊緣108。該等邊緣108橫側地延伸遠離該第一及第二晶粒104、106。例如，如在圖1中所顯示，該複數個邊緣108根據邊緣橫側延伸部110由該個別晶粒的每一個延伸。
在704，該第二晶粒106被堆疊在該第一晶粒104之上。例如，如在圖2中所顯示，包括例如該個別晶粒102 及該個別再分配層202的晶粒組件201於堆疊的組構中被耦接在一起。於一範例中，在該第一晶粒104之上堆疊該晶粒、諸如該第二晶粒106包括施加黏接劑到至少該第一及第二晶粒104、106間之表面，以於該堆疊的組構中對應地將該晶粒附著在一起。
在706，於圖2中所示組構中，一或多個通孔112在堆疊該等晶粒組件201之後被鑽穿經過該等邊緣108。該一或多個通孔112延伸於至少該第一及第二晶粒104、106之間。於另一範例中，該方法700包括於堆疊之前經過該等邊緣108鑽穿該一或多個通孔112，而該複數個晶粒102例如被保留在面板框架內、諸如在圖3中的階段303所示之面板框架304。該複數個晶粒102接著被配置於該堆疊的組構中，使該對應通孔112根據該複數個晶粒102(例如晶粒組件201)相對彼此之對齊而對齊。在鑽穿該一或多個通孔112之後，導電材料例如藉由蒸氣沈積、濺鍍或電鍍被施加經過該等通孔112，以對應地互連該晶粒102。例如，該複數個通孔112經過與該晶粒102的每一個有關聯之再分配層202提供互連。
另外，於另一範例中，該一或多個通孔112提供該晶粒102間之互連、以及沿著與該第一晶粒104有關聯的再分配層202所提供之球閘陣列114。
現在參考圖8，用於作成堆疊的半導體裝置100之方法800的另一範例被提供。於敘述該方法800中，參考在此中所敘述之一或多個零組件、特色、功能與類似者等。 在方便之處，以參考數字參考該等零組件。所提供之參考數字係示範及非專有的。例如，在該方法800中所敘述之零組件、特色、功能與類似者等包括、但不被限制於對應的編號元件、在此中所敘述之其他對應特色(有編號與未編號兩者)、以及其同等項。
再次參考圖8，在802，該方法800包括將晶粒302分類成複數個作業晶粒、諸如於圖3中的階段303所顯示之作業晶粒306。該複數個作業晶粒306被探測或測試，以決定其操作性。在804，至少一個第一再構成的晶粒面板308被形成。
於一範例中，在806，形成該第一再構成的晶粒面板(以及額外之晶粒面板)包括將被分類的複數個作業晶粒306配置在面板框架304內。於另一範例中，該被分類之作業晶粒306被配置在非圓形的面板框架內、諸如圖4所示之面板框架400。在808，樹脂在該面板框架304(或該面板框架400)內被模製環繞該複數個作業晶粒306，以形成該第一再構成的晶粒面板308。如先前在此中所敘述，邊緣108被形成在該樹脂內及由該複數個作業晶粒306之每一個橫側地延伸。
於一範例中，在804，用於形成再構成的晶粒面板之製程被重複用於額外的晶粒面板，以據此產生分別在圖3及4中所示之該複數個再構成的晶粒面板312或404。如先前在此中所敘述，該複數個再構成的晶粒面板接著被堆疊成該堆疊之面板組件316及圖4所示的對應之正方或非 圓形組構，以在切單顆之前對於該結果的半導體裝置100之每一個提供一系列堆疊的晶粒102(於圖3中的階段309所顯示)。
當於該堆疊之面板組件316中時，例如在圖3的階段307所顯示，複數個通孔112被形成經過該半導體裝置100中所包括之晶粒組件201的每一個之相關邊緣108。例如，當在307所示該堆疊的面板組件316中時，該複數個通孔112係於批次製程中形成，以據此使用於產生通孔112所需要的時間減至最小，而該半導體裝置100被以別的方式分開。在形成該等通孔112之後，該半導體裝置100係由該堆疊的面板組件316分割，以形成於圖3中的階段309所顯示之半導體裝置100，且進一步詳細地顯示在圖1及2中。
另外，於另一範例中，球閘陣列114(被顯示在圖1及2中)被提供至與該等半導體裝置100的每一個有關聯之第一晶粒104，而仍然為該堆疊的面板組件316之部分。於又另一範例中，該等通孔112以及與該半導體裝置100的每一個有關聯之球閘陣列114兩者係在半導體裝置由該堆疊之面板組件316的切單顆之後形成。
圖9顯示包括具有對應邊緣904的複數個晶粒102之半導體裝置900的另一範例。如在圖9中所顯示，該晶粒102被以錯開組構(例如移位或階梯狀組構)提供。例如，該等晶粒組件902之每一個係相對彼此移位，以於該半導體裝置900中形成錯開的晶粒系列。如在圖9中所顯 示，該晶粒102之每一個係相對彼此移位，以暴露包括該晶粒102的每一個之一或多個接合墊905的至少一面。於一範例中，該晶粒102之每一個例如根據晶粒移位906而被移位，該晶粒移位據此相對鄰接晶粒錯開該個別晶粒。於另一範例中，該晶粒102被變動度數地移位(及選擇性地於不同方向中)，以據此根據該移位暴露一或多個接合墊905。那就是說，該晶粒102的一或多個係根據該個別接合墊905之位置移位較大或較少程度的一或多個或於不同方向中移位。
如在圖9中所顯示，該晶粒之每一個係於提供錯開組構的同一方向中錯開(階梯狀)，以據此暴露該晶粒102之每一個的對應接合墊905(除了該半導體裝置900之最底部晶粒102以外)。如先前在此中所敘述，該晶粒102的每一個被併入個別之晶粒組件902。如所示，該晶粒組件902的每一個包括晶粒102以及用於該晶粒102之每一個的一或多個對應邊緣904。
如在圖9中所進一步顯示，該複數個晶粒102之每一個係例如以設在面朝該鄰接晶粒102的表面上之黏接劑908彼此接合。該黏接劑908將該晶粒102的每一個保留於該錯開之組構中，且據此如圖9所示地保留該晶粒移位906(晶粒移位的一範例)，以藉此將該接合墊905維持在用於最後互連之暴露組構中。於一範例中，在施加模製化合物、諸如先前在圖2中所顯示的模製化合物200之前，該複數個晶粒102以該黏接劑908被接合在一起。如 先前所敘述，該模製化合物202固化成介電聚合物，並對應地提供用於該晶粒組件902的每一個之邊緣904。在該晶粒102之每一個的黏著之後，該模製化合物202被施加環繞著該堆疊的晶粒102，以據此形成該半導體裝置900之中介階段。
一或多個通孔912被鑽穿經過該等邊緣904的一或多個，以據此提供該晶粒102及對應再分配層910間之互連，該對應再分配層910與毗連該球閘陣列114的晶粒102之一或多個(例如圖9中所顯示的最底部晶粒)有關聯。如在圖9中所顯示，該等通孔912之每一個與用於該個別在下方的晶粒102之對應接合墊905耦接。與該晶粒102的每一個有關聯之複數個通孔912由該接合墊905對應地延伸經過與該對應晶粒組件902有關聯的邊緣904之一或多個。那就是說，該半導體裝置900的最頂部晶粒102包括延伸經過該在下方之晶粒102的個別邊緣之一或多個通孔912。
在形成該等通孔912之後(例如藉由機械鑽孔、微影術、雷射鑽孔等)，類似於圖2所示的再分配層202之再分配層910被提供用於該晶粒102的至少一者、諸如對應於毗連該球閘陣列114之半導體裝置900的底部之晶粒102。於一範例中，該再分配層910提供導電跡線的散開式組構，該導電跡線延伸在該晶粒102之覆蓋區以及該堆疊的晶粒102之對應的整個覆蓋區之上。那就是說，如在圖9中所顯示，該再分配層910延伸在該晶粒102的每一 個下方，且提供用於與該等通孔912互連之導電跡線，該等通孔由該晶粒102的每一個之個別接合墊905延伸經過該等邊緣904。於另一範例中，在形成該再分配層910之後，該球閘陣列114被沿著該再分配層910施加至該半導體裝置900，以提供用於該半導體裝置900的輸入及輸出連接。
現在參考圖10，用於形成半導體(例如圖9中所顯示之半導體裝置900)的方法之另一範例被提供。如以先前所敘述及圖5中所顯示的方法，該方法被顯示在一系列概要階段1001、1003、1005、1007中。在1001，由一或多個整塊半導體晶圓所切割之複數個晶粒102為了操作性被測試。該作業晶粒102(無不良或損壞)接著被組裝成晶粒堆疊1002。例如，一或多個晶粒堆疊1002的晶粒102被黏著。如在階段1001所顯示，該晶粒堆疊1002具有錯開組構(階梯狀、移位的等)，其對應地暴露該晶粒堆疊1002之每一晶粒102的至少一表面之接合墊905。如上述，於另一範例中，該晶粒102係根據該個別接合墊905的位置與數目移位變動度數或方向之一或多個。
現在參考圖10中之階段1003，該晶粒堆疊1002的每一個被定位在包括一系列孔腔之面板框架1004內，該孔腔的尺寸與形狀被設計為可承接該晶粒堆疊1002之每一個。在將該晶粒堆疊1002定位於該面板框架1004的孔腔內之後，模製化合物被施加環繞著該面板框架1004內的複數個晶粒堆疊1002，以形成先前在圖9中所顯示之 晶粒組件902的邊緣904。如在此中所敘述，於一範例中，該模製化合物202係樹脂，其形成比起該晶粒之材料(例如矽)具有較低彈性模數的介電聚合物。該面板框架1004組合地形成再構成的晶粒面板1006，在其中包括複數個模製之晶粒堆疊。階段3顯示圓形(晶圓形)面板框架1004。於另一範例中，該面板框架具有不同的形狀、諸如圖4中所顯示之矩形或正方形。
如在階段1003中所顯示，藉由該晶粒堆疊1002所形成的晶粒組件902包括由該晶粒102之每一個橫側地延伸的邊緣904。如在此組構中所顯示，該晶粒堆疊1002係在該模製化合物202內錯開。根據該晶粒102之每一個在該晶粒堆疊1002內的移位位置，用於該個別晶粒102之邊緣904的每一個在該橫側尺寸中對應地變動。經過該晶粒之移位而暴露的接合墊905面向該晶粒堆疊1002之底部(如在圖10中所呈現)朝該在下方晶粒1002之邊緣904。
在階段1005，複數個通孔912在該接合墊905下方被鑽穿進入該等邊緣904，以互連該晶粒102的每一個與沿著該晶粒102之其中一者所提供的再分配層910。例如，於圖10所示範例中，該最底部晶粒(如在此倒轉組構中之最頂部晶粒所示)係設有該再分配層910。選擇性地，於形成該再分配層910的導電跡線之前，該複數個通孔912被鑽穿進入該等邊緣904，以據此形成將承接導電材料的通道，以與該稍後形成之再分配層910互連。導電 材料被施加至該等通孔912的通道，以最後互連該晶粒堆疊1002之複數個晶粒102與該半導體裝置900的再分配層。於另一範例中，該再分配層910於鑽穿該等通孔912之前被形成。
在階段1007，該半導體裝置900係藉由將球閘陣列114施加至先前在階段1005所形成的再分配層910所完成。如在階段1007所顯示，該半導體裝置900接著被由該再構成的晶粒面板1006單一化。複數個半導體裝置900被由該相同之再構成的晶粒面板1006單一化。
如以該先前所敘述之半導體裝置100，圖9及10中所顯示的半導體裝置900提供與再分配層910、例如與該最底部晶粒102及該晶粒堆疊1002有關聯之再分配層910直接連接。該複數個通孔912提供與該再分配層910直接連接，而不需要以別的方式較大之模套，以據此含有及封裝複數個線接合，其由該晶粒的每一個延伸至在該晶粒堆疊下方之基板(大於該再分配層910)。該晶粒堆疊1002的錯開組構暴露該晶粒102之一或多個的接合墊905，且藉此允許用於由該接合墊905延伸經過該等邊緣904之通孔912，以互連該個別晶粒102的每一個與該再分配層910。比較於以別的方式可靠地封裝電線所需要之較深(較厚)的模套，藉由該接合墊905及該再分配層間之通孔912所提供的直接連接允許用於淺層之模製化合物，諸如圖5中所顯示的504。
額外地及如先前所敘述，藉由經過該模製化合物202 (介電聚合物)提供該等通孔912，當鑽穿經過該半導體裝置900係經過該模製化合物202的較軟材料(較低彈性模數)進行時，對該半導體裝置900之損壞被減至最小，該較軟材料係與該晶粒102的矽之較硬的材料比較。另外，以圖10中所顯示之方法，形成該再分配層910的製程係與該晶粒堆疊1002之晶粒102的其中一者隔絕。例如，如在此中所敘述，該再分配層910被提供至該晶粒堆疊1002之最底部晶粒102。據此，該等通孔912延伸經過該晶粒堆疊1002的晶粒102之橫側邊緣904至與該最底部晶粒102有關聯的再分配層910。該再分配層910藉此鞏固以別的方式與該晶粒102之每一個有關聯的複數個再分配層之每一個的互連成單一再分配層，其亦提供與該球閘陣列114互連。於另一範例中，該最底部晶粒102包括複數個再分配層(例如多數個鄰接層910)，其被局部化至該晶粒，而該晶粒102在該最底部晶粒102下方之其餘部分係與該等通孔912互連。於又另一範例中，該晶粒102的每一個包括個別之再分配層910，且該晶粒102係經過該再分配層910與該等通孔912互連。
使用如在本揭示內容中所敘述之半導體裝置100、900的電子裝置之範例被包括，以顯示用於本揭示內容的較高水準裝置應用之範例。圖11係併入至少一個半導體裝置的電子裝置1100之方塊圖，其係以按照該揭示內容的至少一具體態樣之製造方法及結構所製成。該電子裝置1100僅只係電子系統的一範例，其中本揭示內容之具體 態樣被使用。電子裝置1100的範例包括、但不被限制於個人電腦、平板電腦、行動電話、遊戲裝置、MP3或其他數位音樂播放器等。於此範例中，該電子裝置1100包含資料處理系統，其包括系統匯流排1102，以耦接該系統之各種零組件。系統匯流排1102在該電子裝置1100的各種零組件之中提供通訊連結，並可被實施當作單一匯流排、當作匯流排的組合、或以任何另一合適之方式。
電子組件1110被耦接至系統匯流排1102。該電子組件1110能包括任何電路或電路的組合。於一具體態樣中，該電子組件1110包括可為任何型式之處理器1112。如在此中所使用，“處理器”意指任何型式的計算電路、諸如、但不限於微處理器、微控制器、複雜指令集計算(CISC)微處理器、精簡指令集計算(RISC)微處理器、超長指令字(VLIW)微處理器、繪圖處理器、數位信號處理器(DSP)、多核心處理器、或任何另一型式之處理器或處理電路。
可被包括在該電子組件1110中之其他型式的電路係譬如習用電路、特定應用積體電路(ASIC)等、諸如供使用於無線裝置之一或多個電路(諸如通訊電路1114)、像行動電話、個人資料助理器、手提電腦、雙向無線電、及類似電子系統。該IC能施行任何其他型式的功能。
該電子裝置1100(例如驅動器、諸如固態驅動器或快閃記憶體)亦可包括外部記憶體1120，其依序能包括 適合於該特別應用之一或多個記憶體元件、諸如呈隨機存取記憶體(RAM)的形式之主記憶體1122、一或多個硬碟1124、或處理可移除媒體1126的一或多個驅動器，諸如光碟(CD)、快閃記憶卡、數位視頻磁碟(DVD)、與類似者等。
該電子裝置1100亦可包括一或多個顯示裝置1116、一或多個喇叭1118、鍵盤或控制器1130，其可選擇性地包括滑鼠、軌跡球、觸控螢幕、聲音辨識裝置、或允許系統使用者將資訊輸入該電子裝置1100及由該電子裝置1100接收資訊之任何另一裝置。
為較佳說明在此中所揭示的方法及設備，具體態樣之非限制清單被設在此：
範例1係一設備，用於作成堆疊的半導體裝置之方法，包含：在第一晶粒及第二晶粒上形成邊緣，該等邊緣橫側地延伸遠離該第一及第二晶粒；在該第一晶粒之上堆疊該第二晶粒；及在堆疊之後鑽穿一或多個通孔經過該邊緣，該一或多個通孔延伸於該第一及第二晶粒之間。
於範例2中，範例1的主題可選擇性地包括以導電材料填充該一或多個通孔，以電互連該第一及第二晶粒。
於範例3中，範例1-2之任何一者的主題可選擇性地包括：其中形成邊緣包括在該第一晶粒及該第二晶粒之上形成介電部分，該等邊緣以該介電部分形成。
於範例4中，範例1-3之任何一者的主題可選擇性地包括：其中形成該介電部分包括環繞該第一晶粒及該第二 晶粒模製樹脂，該等邊緣以該樹脂形成。
於範例5中，範例1-4之任何一者的主題可選擇性地包括：形成第一再構成的晶粒面板，包括在面板框架中所模製之第一複數個晶粒，該第一複數個晶粒包括該第一晶粒，及形成第二再構成的晶粒面板，包括在另一面板框架中所模製之第二複數個晶粒，該第二複數個晶粒包括該第二晶粒；及形成邊緣包括以介電材料包圍該第一及第二再構成的晶粒面板中之晶粒的周邊。
於範例6中，範例1-5之任何一者的主題可選擇性地包括：分類該第一複數個晶粒及第二複數個晶粒中的晶粒，以確保僅只作業晶粒被使用於形成該第一及第二再構成的晶粒面板。
於範例7中，範例1-6之任何一者的主題可選擇性地包括：分開第一及第二附著晶粒的個別堆疊與該第一及第二再構成的晶粒面板。
於範例8中，範例1-7之任何一者的主題可選擇性地包括：其中鑽穿該一或多個通孔由雷射鑽孔、機械鑽孔或化學蝕刻的一或多個所組成。
於範例9中，範例1-8之任何一者的主題可選擇性地包括：其中鑽穿該一或多個通孔係連續地經過該第一及第二晶粒。
於範例10中，範例1-9之任何一者的主題可選擇性地包括：在該第一或第二晶粒或該等邊緣的一或多個之上形成導電跡線的一或多個再分配層，該一或多個通孔在該 等邊緣與該等導電跡線相通。
於範例11中，範例1-10之任何一者的主題可選擇性地包括：其中在該第二晶粒之上堆疊該第一晶粒包括相對該第一晶粒錯開該第二晶粒，以暴露該第二晶粒的至少一接合墊。
於範例12中，範例1-11之任何一者的主題可選擇性地包括：其中鑽穿該一或多個通孔包括經過該第一晶粒的邊緣鑽穿至少一通孔，該至少一通孔延伸至該第二晶粒之至少一接合墊。
於範例13中，範例1-12之任何一者的主題可選擇性地包括：用於作成堆疊的半導體裝置之方法，包含：將晶粒分類成複數個作業晶粒，為操作性測試該複數個作業晶粒；及形成至少一個第一再構成的晶粒面板，包括：在面板框架內配置該被分類的複數個作業晶粒，及在該面板框架內環繞該複數個作業晶粒模製樹脂，以形成該第一再構成的晶粒面板，以該樹脂所形成之邊緣由該複數個作業晶粒的每一個橫側地延伸。
於範例14中，範例1-13之任何一者的主題可選擇性地包括：重複配置及模製，以形成第二再構成的晶粒面板，邊緣橫側地延伸遠離該第二再構成的晶粒面板之該複數個作業晶粒的每一晶粒。
於範例15中，範例1-14之任何一者的主題可選擇性地包括：將該第一再構成的晶粒面板耦接至該第二再構成的晶粒面板；及於該被耦接之第一及第二再構成的晶粒面 板中鑽穿一或多個通孔，該一或多個通孔在該複數個作業晶粒之邊緣內，且該一或多個通孔延伸於該第一及第二再構成的晶粒面板之間。
於範例16中，範例1-15之任何一者的主題可選擇性地包括：其中將該第一再構成的晶粒面板耦接至該第二再構成的晶粒面板包括對齊該第一及第二再構成的晶粒面板之每一個的該複數個作業晶粒。
於範例17中，範例1-16之任何一者的主題可選擇性地包括：將該第一及第二再構成的晶粒面板分成複數個多層封裝，該等多層封裝之每一個包括：該第一及第二再構成的晶粒面板之該複數個作業晶粒的至少二晶粒，及該一或多個通孔之至少一通孔。
於範例18中，範例1-17之任何一者的主題可選擇性地包括：其中於該被耦接之第一及第二再構成的晶粒面板中鑽穿一或多個通孔包括經過該複數個作業晶粒之邊緣鑽穿一或多個通孔。
於範例19中，範例1-18之任何一者的主題可選擇性地包括：以導電材料填充該一或多個通孔，以電耦接該第一及第二再構成的晶粒面板。
於範例20中，範例1-19之任何一者的主題可選擇性地包括：其中形成至少該第一再構成的晶粒面板包括在該複數個作業晶粒及該等個別邊緣之上形成導電跡線的一或多個再分配層，該一或多個通孔在該等邊緣與該等導電跡線相通。
於範例21中，範例1-20之任何一者的主題可選擇性地包括：其中在該面板框架內配置該被分類的複數個作業晶粒包括在該面板框架內將該被分類之複數個作業晶粒配置成一或多個錯開的晶粒堆疊，該一或多個錯開的晶粒堆疊之每一個包括二或更多晶粒，且該二或更多晶粒之至少一個係相對鄰接晶粒錯開的。
於範例22中，範例1-21之任何一者的主題可選擇性地包括：其中環繞該複數個操作晶粒模製該樹脂包括環繞該一或多個錯開的晶粒堆疊之每一個模製該樹脂。
於範例23中，範例1-22之任何一者的主題可選擇性地包括：半導體裝置，包含：第一晶粒；第二晶粒，被堆疊在該第一晶粒之上；邊緣，橫側地延伸遠離該第一及第二晶粒的每一個；第一再分配層，延伸在該第一晶粒及該第一晶粒的邊緣之上；及一或多個通孔，延伸經過該等個別邊緣之至少一個，該一或多個通孔經過該等邊緣與該第一及第二晶粒相通。
於範例24中，範例1-23之任何一者的主題可選擇性地包括：其中該等個別邊緣係模製的樹脂邊緣，其被模製環繞該個別之第一及第二晶粒，該一或多個通孔延伸經過該等被模製的樹脂邊緣之至少一個。
於範例25中，範例1-24之任何一者的主題可選擇性地包括：形成在該第一及第二晶粒的每一個之上的介電部分，該等介電部分包括該一或多個邊緣，且該一或多個通孔延伸經過該等介電部分。
於範例26中，範例1-25之任何一者的主題可選擇性地包括：其中該一或多個通孔係與該第一及第二晶粒橫側地隔開。
於範例27中，範例1-26之任何一者的主題可選擇性地包括：延伸在該第二晶粒及該第二晶粒的邊緣之上的第二再分配層。
於範例28中，範例1-27之任何一者的主題可選擇性地包括：該第一及第二再分配層提供散開組構之導電跡線，其延伸在該第一及第二晶粒的個別覆蓋區之上並超出該第一及第二晶粒的個別覆蓋區，且該一或多個通孔係與該第一及第二再分配層相通。
於範例29中，範例1-27之任何一者的主題可選擇性地包括：其中該等通孔係被鑽穿的通孔，而在該第二晶粒於該第一晶粒之上的堆疊之後被形成在該等個別邊緣的至少一個中。
於範例30中，範例1-29之任何一者的主題可選擇性地包括：複數個晶粒，該複數個晶粒包括該第一及第二晶粒，邊緣由該複數個晶粒之每一個橫側地延伸，該複數個晶粒係呈堆疊的組構，且該一或多個通孔延伸經過該複數個晶粒之個別邊緣的至少二個。
於範例31中，範例1-30之任何一者的主題可選擇性地包括：其中該第二晶粒係相對該第一晶粒錯開的，該第二晶粒根據該錯開包括至少一暴露之接合墊。
於範例32中，範例1-31之任何一者的主題可選擇性 地包括：其中該一或多個通孔延伸經過該第一晶粒之邊緣至該第二晶粒的至少一暴露之接合墊。
該等非限制性範例的每一個可自立，或能以任何置換或組合與該其他範例之任何一或多個組合。
上面的詳細敘述包括參考所附圖面，其形成該詳細敘述之一部分。該等圖面經由說明顯示該揭示內容能被實踐的特定具體態樣。這些具體態樣在此中亦被稱為“範例”。此等範例能包括除了那些被顯示或敘述者以外之元件。然而，本發明家亦考慮諸範例，其中僅只那些被顯示或敘述的元件被提供。再者，本發明家亦考慮使用所顯示或敘述之那些元件的任何組合或置換之範例(或其一或多個態樣)，相對於在此中所顯示或所敘述的特別範例(或其一或多個態樣)或相對於其他範例(或其一或多個態樣)之任一者。
於此文件中，該“一(a)”或“一(an)”等詞被使用，如係於專利文件中常見者，以包括超過一個的一或多個，而與“至少一個”或“一或多個”之任何其他情況或用法無關。於此文件中，該“或”一詞被使用於意指非獨佔性，或使得該“A或B”包括“A但不是B”、“B但不是A”及“A與B”，除非以別的方式指示，於此文件中，該“包括”及“其中”等詞被用作該個別名詞“包含”及“其中”之白話英語同等字。於以下申請專利範圍中，該“包括”及“包含”等詞亦係開放型，亦即，除了那些在此一名詞之後於申請專利範圍中被列出者以外，包括元件的系統、裝置、物件、成 份、配方、或製程仍然被視為落在該申請專利之範圍內。再者，於以下的申請專利範圍中，該“第一”、“第二”、及“第三”等詞僅只被使用當作標籤，且係不意欲在其物件上強加數字需求。
該上面的敘述係意欲為說明性、且不限制之。譬如，該上述範例(或其一或多個態樣)可彼此組合地被使用。其他具體態樣能諸如藉由一般熟諳該技術領域者於回顧該上面敘述時所使用。該發明摘要被提供以遵從37 C.F.R.§1.72(b)，以允許該讀者迅速地確定該技術揭示內容的本質。其係該揭示內容將不被使用於解釋或限制該申請專利之範圍或意義的理解被提出。亦，於該上面之實施方式中，各種特色可被組織在一起，以合理化該揭示內容。這將不被解釋為意欲使未主張的揭示特色係對任何申請專利範圍為必要的。反之，本發明之主題可在於比特別揭示具體態樣的所有特色較少。如此，以下申請專利範圍據此被併入該實施方式，使每一申請專利範圍自立地當作當作分開之具體態樣，且其被考慮此等具體態樣可在各種組合或置換中被彼此組合。該揭示內容的範圍應參考所附申請專利範圍隨同此等申請專利範圍所給與權利之同等項的完整範圍被決定。

Claims (23)

  1. 一種半導體組件，包含：第一晶粒組件，包括第一晶粒，具有第一晶粒上表面和第一晶粒下表面，以及第一邊緣，從該第一晶粒橫側地延伸，其中該第一邊緣包括鄰近該第一晶粒上表面的第一上邊緣面和鄰近該第一晶粒下表面的第一下邊緣面，該第一晶粒下表面和該第一下邊緣面鄰近用於該半導體組件的輸入及輸出陣列；在該第一晶粒組件之上的第二晶粒組件，該第二晶粒組件包括：第二晶粒，具有第二晶粒上表面和第二晶粒下表面，第二邊緣，橫側地延伸遠離該第二晶粒，其中該第二邊緣包括鄰近該第二晶粒上表面的第二上邊緣面和鄰近該第二晶粒下表面的第二下邊緣面，以及複數個導電跡線，向外延伸超出該第二晶粒而朝向該第二下邊緣面；其中至少該第一上邊緣面為該第一晶粒組件之最上層表面且該第二下邊緣面為該第二晶粒組件之最底層表面，並且該複數個導電跡線插入在該第一上邊緣面與該第二下邊緣面之間；以及一或多個通孔延伸通過該第一及第二邊緣之至少一者，該一或多個通孔透過該複數個導電跡線和該第一或第二邊緣之至少一者來與該第一及第二晶粒通訊。
  2. 如申請專利範圍第1項的半導體組件，其中該第一及第二邊緣為被模製環繞該分別的第一及第二晶粒的模製樹脂。
  3. 如申請專利範圍第1項的半導體組件，包含形成在該第一及第二晶粒之各者之上的介電部分，該介電部分包括該一或多個邊緣，並且該一或多個通孔延伸通過該介電部分。
  4. 如申請專利範圍第1項的半導體組件，其中該一或多個通孔係與該第一及第二晶粒橫側地隔開。
  5. 如申請專利範圍第1項的半導體組件，該複數個導電跡線提供導電跡線延伸超出該第二晶粒之覆蓋區的扇出組構。
  6. 如申請專利範圍第1項的半導體組件，其中該通孔係為在將該第二晶粒堆疊在該第一晶粒之上之後在該分別的邊緣之至少一者中形成的鑽孔。
  7. 如申請專利範圍第1項的半導體組件，包含包括該第一及第二晶粒的複數個晶粒，邊緣從該複數個晶粒之各者橫側地延伸，該複數個晶粒係在堆疊的組構中，並且該一或多個通孔延伸通過該複數個晶粒之分別的邊緣中之至少兩者。
  8. 如申請專利範圍第1項的半導體組件，其中該第二晶粒相對於該第一晶粒錯開，依據該錯開該第二晶粒包括至少一暴露的接合墊。
  9. 如申請專利範圍第8項的半導體組件，其中該一或多個通孔延伸通過該第一晶粒之該邊緣而到該第二晶粒之該至少一暴露的接合墊。
  10. 如申請專利範圍第1項的半導體組件，其中該第一晶粒組件包括另一複數個導電跡線，其向外延伸超出該第一晶粒且朝向該第一邊緣。
  11. 如申請專利範圍第1項的半導體組件，其中該第二下邊緣面與該第二晶粒之該第二晶粒下表面為齊平的。
  12. 如申請專利範圍第1項的半導體組件，其中該第二上邊緣面係在該第二晶粒之該第二晶粒上表面的上面。
  13. 如申請專利範圍第2項的半導體組件，其中該模製樹脂在該第一或第二晶粒之一或多者之上延伸。
  14. 如申請專利範圍第1項的半導體組件，其中該複數個導電跡線之至少第一部分位在該第二晶粒下方，並且該複數個導電跡線之第二部分位在該第二邊緣下方。
  15. 一種用於製作半導體組件的方法，包含：形成第一晶粒組件，包括：在第一晶粒上形成第一邊緣，該第一邊緣從該第一晶粒橫側地延伸，並且該第一邊緣包括鄰近該第一晶粒之第一晶粒上表面的暴露的上邊緣面；形成第二晶粒組件，包括：在第二晶粒上形成第二邊緣，該第二邊緣從該第二晶粒橫側地延伸，並且該第二邊緣包括鄰近該第二晶粒之第二晶粒下表面的暴露的下邊緣面，以及形成複數個導電跡線，其延伸超出該第二晶粒而到該暴露的下邊緣面；在該第一晶粒組件之該暴露的上邊緣面之上將該第二晶粒組件之該暴露的下邊緣面分層，該複數個導電跡線插入在該暴露的上邊緣面與該暴露的下邊緣面之間；以及形成一或多個通孔延伸通過該第一及第二邊緣之至少一者，該一或多個通孔與該第一及第二晶粒通訊。
  16. 如申請專利範圍第15項的方法，其中形成第一及第二邊緣的步驟包括在該第一晶粒和該第二晶粒之上模製介電部分，該第一及第二邊緣形成有該介電部分。
  17. 如申請專利範圍第15項的方法，包含：形成第一再構成晶粒面板，其包括在面板框架中模製的第一複數個晶粒，該第一複數個晶粒包括該第一晶粒，及形成第二再構成晶粒面板，其包括在另一面板框架中模製的第二複數個晶粒，該第二複數個晶粒包括該第二晶粒；以及形成該第一及第二邊緣的步驟包括以介電材料在該第一及第二再構成晶粒面板中包圍該晶粒的周邊。
  18. 如申請專利範圍第17項的方法，包含在該第一複數個晶粒及第二複數個晶粒中分類該晶粒，用以確保僅使用操作晶粒來形成該第一及第二再構成晶粒面板。
  19. 如申請專利範圍第17項的方法，包含將該第一及第二晶粒之個別組件與該第一及第二再構成晶粒面板分開。
  20. 如申請專利範圍第15項的方法，其中形成該一或多個通孔的步驟由雷射鑽孔、機械鑽孔或化學蝕刻之一或多者組成。
  21. 如申請專利範圍第15項的方法，其中形成該一或多個通孔的步驟包括形成通過該第一及第二邊緣之各者的一或多個連續通孔。
  22. 如申請專利範圍第15項的方法，包含形成另一複數個導電跡線延伸超出該第一晶粒到該第一邊緣，該一或多個通孔與該第一及第二晶粒組件之該複數個導電跡線通訊。
  23. 如申請專利範圍第15項的方法，其中在該第二晶粒組件之該暴露的上邊緣面之上將該第二晶粒組件之該暴露的下邊緣面分層的步驟包括相對於該第一晶粒錯開該第二晶粒用以暴露該第二晶粒之至少一接合墊。
TW105140663A 2013-09-27 2014-09-25 堆疊的半導體裝置和用於將堆疊的半導體裝置互連的方法 TWI627688B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??PCT/CN2013/084498 2013-09-27
PCT/CN2013/084498 WO2015042886A1 (en) 2013-09-27 2013-09-27 Method for interconnecting stacked semiconductor devices

Publications (2)

Publication Number Publication Date
TW201727786A TW201727786A (zh) 2017-08-01
TWI627688B true TWI627688B (zh) 2018-06-21

Family

ID=51901209

Family Applications (2)

Application Number Title Priority Date Filing Date
TW103133278A TWI573206B (zh) 2013-09-27 2014-09-25 堆疊的半導體裝置和用於將堆疊的半導體裝置互連的方法
TW105140663A TWI627688B (zh) 2013-09-27 2014-09-25 堆疊的半導體裝置和用於將堆疊的半導體裝置互連的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW103133278A TWI573206B (zh) 2013-09-27 2014-09-25 堆疊的半導體裝置和用於將堆疊的半導體裝置互連的方法

Country Status (10)

Country Link
US (6) US9627358B2 (zh)
EP (1) EP3050101B1 (zh)
JP (1) JP2016530720A (zh)
KR (2) KR101834096B1 (zh)
BR (2) BR122017018407B1 (zh)
DE (1) DE102014113299B4 (zh)
GB (1) GB2520405B (zh)
RU (1) RU2629904C2 (zh)
TW (2) TWI573206B (zh)
WO (1) WO2015042886A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR122017018407B1 (pt) 2013-09-27 2022-09-20 Intel Corporation Montagem de semicondutor e processo para produzir uma montagem de semicondutor
CN107305861B (zh) * 2016-04-25 2019-09-03 晟碟信息科技（上海）有限公司 半导体装置及其制造方法
US10204884B2 (en) * 2016-06-29 2019-02-12 Intel Corporation Multichip packaging for dice of different sizes
CN107611099B (zh) * 2016-07-12 2020-03-24 晟碟信息科技（上海）有限公司 包括多个半导体裸芯的扇出半导体装置
US20180096946A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Semiconductor packages having a fiducial marker and methods for aligning tools relative to the fiducial marker
KR102569815B1 (ko) * 2016-10-01 2023-08-22 인텔 코포레이션 전자 디바이스 패키지
WO2018112914A1 (en) * 2016-12-23 2018-06-28 Intel Corporation Vertical bond- wire stacked chip-scale package with application-specific integrated circuit die on stack, and methods of making same
US10332899B2 (en) * 2017-09-29 2019-06-25 Intel Corporation 3D package having edge-aligned die stack with direct inter-die wire connections
KR102652872B1 (ko) 2018-09-04 2024-04-02 삼성전자주식회사 반도체 패키지
CN110444534A (zh) * 2019-07-17 2019-11-12 上海先方半导体有限公司 一种多层芯片封装结构及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100246141A1 (en) * 2009-03-31 2010-09-30 Hong Kong Applied Science and Technology Research Institute Co. Ltd. (ASTRI) Electronic package and method of fabrication thereof
JP2013162071A (ja) * 2012-02-08 2013-08-19 J Devices:Kk 半導体装置及びその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1417060A (en) 1972-10-19 1975-12-10 Ajinomoto Kk Racemization of optically active n-acyl amino acids
JP3965548B2 (ja) 2001-02-23 2007-08-29 株式会社日立製作所 駆動回路および画像表示装置
JP2003163324A (ja) 2001-11-27 2003-06-06 Nec Corp ユニット半導体装置及びその製造方法並びに３次元積層型半導体装置
US7768795B2 (en) * 2004-09-08 2010-08-03 Panasonic Corporation Electronic circuit device, electronic device using the same, and method for manufacturing the same
US8278751B2 (en) * 2005-02-08 2012-10-02 Micron Technology, Inc. Methods of adhering microfeature workpieces, including a chip, to a support member
KR100914977B1 (ko) * 2007-06-18 2009-09-02 주식회사 하이닉스반도체 스택 패키지의 제조 방법
KR20090007120A (ko) 2007-07-13 2009-01-16 삼성전자주식회사 봉지부를 통하여 재배선을 달성하는 웨이퍼 레벨 적층형패키지 및 그 제조방법
JP2009027068A (ja) 2007-07-23 2009-02-05 Alps Electric Co Ltd 半導体装置
FR2923081B1 (fr) 2007-10-26 2009-12-11 3D Plus Procede d'interconnexion verticale de modules electroniques 3d par des vias.
KR20090055316A (ko) * 2007-11-28 2009-06-02 삼성전자주식회사 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법
KR20090007120U (ko) 2008-01-10 2009-07-15 (주)온다 진공가열실을 형성한 히터실을 구비한 히트파이프
US20100193930A1 (en) 2009-02-02 2010-08-05 Samsung Electronics Co., Ltd. Multi-chip semiconductor devices having conductive vias and methods of forming the same
WO2010111825A1 (en) 2009-03-30 2010-10-07 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Electronic package and method of fabrication thereof
KR20100114421A (ko) 2009-04-15 2010-10-25 삼성전자주식회사 적층 패키지
CN101866915B (zh) 2009-04-15 2015-08-19 三星电子株式会社 集成电路装置及其操作方法、存储器存储装置及电子系统
KR20110107989A (ko) 2010-03-26 2011-10-05 주식회사 하이닉스반도체 적층 반도체 패키지 형성방법
KR101124568B1 (ko) * 2010-05-31 2012-03-16 주식회사 하이닉스반도체 반도체 칩, 이를 포함하는 적층 칩 구조의 반도체 패키지
US8373280B2 (en) 2010-09-01 2013-02-12 Oracle America, Inc. Manufacturing fixture for a ramp-stack chip package using solder for coupling a ramp component
RU2461911C2 (ru) * 2010-11-30 2012-09-20 Российская Федерация, От Имени Которой Выступает Министерство Промышленности И Торговли Российской Федерации Многокристальный модуль
US9177944B2 (en) 2010-12-03 2015-11-03 Xilinx, Inc. Semiconductor device with stacked power converter
US8389333B2 (en) 2011-05-26 2013-03-05 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB package containing stacked semiconductor die electrically connected through conductive vias formed in encapsulant around die
US20130154106A1 (en) * 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
CN107579011A (zh) 2013-09-27 2018-01-12 英特尔公司 用于互连堆叠的半导体器件的方法
BR122017018407B1 (pt) 2013-09-27 2022-09-20 Intel Corporation Montagem de semicondutor e processo para produzir uma montagem de semicondutor
JP6961885B2 (ja) 2013-09-27 2021-11-05 インテル・コーポレーション 半導体組立体及び半導体組立体の製造方法
DE102014013299A1 (de) 2014-09-05 2016-03-10 Uwe Harenberg Verfahren zur Schaffung einer lokalen Schutzzone in Außenreinigungsmaschinen in Verbingung mit Isolatoren zur aseptischen Herstellung von Arzneimitteln
RU2664894C1 (ru) 2017-08-14 2018-08-23 Интел Корпорейшн Способ соединения многоуровневых полупроводниковых устройств

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100246141A1 (en) * 2009-03-31 2010-09-30 Hong Kong Applied Science and Technology Research Institute Co. Ltd. (ASTRI) Electronic package and method of fabrication thereof
JP2013162071A (ja) * 2012-02-08 2013-08-19 J Devices:Kk 半導体装置及びその製造方法

Also Published As

Publication number Publication date
BR112016004369B1 (pt) 2021-02-09
EP3050101B1 (en) 2020-04-22
WO2015042886A1 (en) 2015-04-02
US20230282619A1 (en) 2023-09-07
JP2016530720A (ja) 2016-09-29
RU2629904C2 (ru) 2017-09-04
DE102014113299A1 (de) 2015-04-02
KR101834096B1 (ko) 2018-03-02
TW201532156A (zh) 2015-08-16
US11024607B2 (en) 2021-06-01
KR102052255B1 (ko) 2019-12-04
EP3050101A4 (en) 2017-05-24
DE102014113299B4 (de) 2024-02-22
US20180145055A1 (en) 2018-05-24
US20210327853A1 (en) 2021-10-21
GB201417060D0 (en) 2014-11-12
BR122017018407B1 (pt) 2022-09-20
GB2520405B (en) 2018-01-17
EP3050101A1 (en) 2016-08-03
US10643975B2 (en) 2020-05-05
TWI573206B (zh) 2017-03-01
GB2520405A (en) 2015-05-20
RU2016106996A (ru) 2017-08-31
US11676944B2 (en) 2023-06-13
US9627358B2 (en) 2017-04-18
KR20170127061A (ko) 2017-11-20
TW201727786A (zh) 2017-08-01
KR20160039248A (ko) 2016-04-08
US20170179082A1 (en) 2017-06-22
US20150325550A1 (en) 2015-11-12
US20210005577A1 (en) 2021-01-07
US9899354B2 (en) 2018-02-20

Similar Documents

Publication Publication Date Title
TWI627688B (zh) 堆疊的半導體裝置和用於將堆疊的半導體裝置互連的方法
US10636769B2 (en) Semiconductor package having spacer layer
TWI482257B (zh) 具有垂直地嵌入之多數晶粒之基板的多晶片封裝體，以及其形成方法
US8455301B2 (en) Method of fabricating stacked chips in a semiconductor package
TWI633628B (zh) 包括堆疊電子組件的電子總成
CN103119711A (zh) 形成完全嵌入式非凹凸内建层封装件的方法和由此形成的结构
JP2016535462A (ja) ワイヤボンディングされたマルチダイスタックを有する集積回路パッケージ
JP2011097009A (ja) 複合型積層チップパッケージおよびその製造方法
TWI559481B (zh) 用於無核心基體之原處建置接腳柵格陣列及其製造方法
JP6961885B2 (ja) 半導体組立体及び半導体組立体の製造方法
CN104517934B (zh) 用于互连堆叠的半导体器件的方法
RU2664894C1 (ru) Способ соединения многоуровневых полупроводниковых устройств
TW201735318A (zh) 用於系統級封裝(sip)裝置的類似覆晶之整合式被動預封裝體
Huang et al. 3D multi-chip integration and packaging technology for NAND flash memories
TWI835996B (zh) 基板補片重構選項
TW202101702A (zh) 基板補片重構選項