DE102013103207A1

DE102013103207A1 - Halbleiterbauelement-Kanalsystem und Verfahren

Info

Publication number: DE102013103207A1
Application number: DE102013103207A
Authority: DE
Inventors: Gerben Doornbos; Krishna Kumar Bhuwalka; Matthias Passlack
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2012-04-11
Filing date: 2013-03-28
Publication date: 2013-10-17
Anticipated expiration: 2033-03-29
Also published as: CN103378157A; US20130270607A1; KR101456773B1; TW201537753A; US20170365668A1; US9735239B2; CN103378157B; DE102013103207B4; TW201342619A; TWI517397B; KR20130115112A; TWI540733B; US10050111B2

Abstract

Ein System und Verfahren für einen Kanalbereich werden offenbart. Eine Ausführungsform umfasst einen Kanalbereich mit mehreren Doppelschichten, die abwechselnd komplementäre Materialien enthalten, wie etwa Schichten aus InAs und Schichten aus GaSb. Die wechselnden Schichten aus komplementären Materialien liefern erwünschte Bandlückencharakteristiken für den gesamten Kanalbereich, die mit einzelnen Materialschichten nicht möglich sind.

Description

HINTERGRUND
Allgemein können Halbleiterbauelemente, wie etwa Transistoren, aus Halbleitermaterialien der Gruppe IV des Periodensystems, wie etwa Silizium, Germanium, etc., ausgebildet werden, die mit verschiedenen Dotiermitteln, wie etwa p-leitenden Dotiermitteln und n-leitenden Dotiermitteln, dotiert wurden. Diese Halbleitermaterialien können eine Energielücke zwischen einem Valenzband und einem Leitungsband, die als Bandlücke bekannt ist, aufweisen, die größer ist als ein Leiter (bei dem das Valenzband und das Leitungsband überlappen können) und kleiner ist als ein Isolator (bei dem das Valenzband und das Leitungsband so weit voneinander entfernt sind, dass elektrisches Leiten effektiv verhindert wird). Diese Halbleitermaterialien können gemeinsam mit unterschiedlichen Typen von Dotiermitteln gemeinsam mit einem Gate-Dielektrikum und einer Gate-Elektrode verwendet werden, um einen Kanalbereich zu definieren, wobei der Stromfluss durch selektives Anlegen von Spannung an die Gate-Elektrode gesteuert werden kann.
In letzter Zeit wurde viel an der Verwendung von Materialien geforscht, die andere Materialien betreffen als die Halbleitermaterialien der Gruppe IV des Periodensystems. Materialien, die erforscht werden, schließen eine Kombination von Elementen der Gruppe III und der Gruppe V des Periodensystems ein, die als III–V-Materialien bekannt sind.
Diese III–V-Materialien können eine Bandlücke aufweisen, die ihre Verwendung als Halbleitermaterialien erlaubt.
Während jedoch die III–V-Materialien als Ersatz für die Halbleitermaterialien der Gruppe IV verwendet werden können, lassen die Materialien selbst viel zu wünschen übrig, wenn es darum geht, diese Materialien in der Massenproduktion von Bauelementen zur Verwendung durch Verbraucher zu verwenden. Als lediglich ein Beispiel können Leitungsband- und Valenzbandenergien von vielen der III–V-Materialien für die eigentliche Verwendung ungeeignet sein, auch wenn sie noch funktionieren. Zusätzlich kann die Haftstellendichte an der Grenzfläche zwischen vielen der III–V-Materialien und des Gate-Dielektrikums im Vergleich zu Materialien aus Gruppe IV des Periodensystems übermäßig hoch sein.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Zum besseren Verständnis der vorliegenden Ausführungsformen und der Vorteile derselben wird im Folgenden Bezug auf die folgenden Beschreibungen in Verbindung mit den beigefügten Zeichnungen genommen, in denen:
1 ein Halbleitersubstrat mit einem Isolierungsbereich und einem Graben gemäß einer Ausführungsform zeigt;
2 ein Ausbilden einer Schablonenschicht (template layer) und einer Isolierungsschicht gemäß einer Ausführungsform zeigt;
3A–3B ein Ausbilden einer ersten Schicht in einem Kanalbereich gemäß einer Ausführungsform zeigen;
4A–4B ein Ausbilden einer zweiten Schicht in einem Kanalbereich gemäß einer Ausführungsform zeigen;
5 eine Modulation einer Bandlücke für den Kanalbereich gemäß einer Ausführungsform zeigt;
6 das Ausbilden weiterer Schichten in dem Kanalbereich gemäß einer Ausführungsform zeigt;
7A–7C eine Modulation von Eigenschaften des Kanalbereichs durch Anpassen der Dicke von Schichten innerhalb des Kanalbereichs gemäß einer Ausführungsform zeigen;
8A–8B ein Ausbilden eines Gate-Stapels über dem Kanalbereich gemäß einer Ausführungsform zeigen; und
9A–9B eine Modulation des Kanalbereichs für einen pFET-Typ eines Transistors gemäß einer Ausführungsform zeigen.
Einander entsprechende Bezugszeichen und Symbole in den verschiedenen Figuren beziehen sich allgemein auf entsprechende Teile, wenn nicht anders angegeben. Die Figuren wurden gezeichnet, um die relevanten Aspekte der Ausführungsformen klar zu illustrieren und sind nicht notwendigerweise maßstabsgerecht gezeichnet.
AUSFÜHRLICHE BESCHREIBUNG BEISPIELHAFTER AUSFÜHRUNGSFORMEN
Das Herstellen und Verwenden der vorliegenden Ausführungsformen wird unten ausführlich diskutiert. Es ist jedoch einzusehen, dass die vorliegende Offenbarung viele anwendbare erfinderische Konzepte liefert, die in einer breiten Vielzahl spezifischer Kontexte umgesetzt werden können. Die spezifischen diskutierten Ausführungsformen sind vielmehr beispielhaft für spezifische Wege zum Herstellen und Verwenden des offenbarten Gegenstands und beschränken den Schutzbereich der unterschiedlichen Ausführungsformen nicht.
Ausführungsformen werden unter Bezug auf einen spezifischen Kontext, nämlich einen FinFET-Transistor, beschrieben. Andere Ausführungsformen können jedoch auch auf andere Halbleiterbauelemente, wie etwa planare Transistoren oder andere Halbleiterbauelemente, angewendet werden.
Unter Bezugnahme auf 1 ist ein vereinfachter Abschnitt eines Substrats 101 mit einem Isolierungsbereich 103, der darin ausgebildet ist, gezeigt. Das Substrat 101 kann ein Halbleitermaterial, wie etwa Silizium, Germanium, Diamant oder ähnliches, mit einer Kristallorientierung von (001) sein. Alternativ können Verbundmaterialien, wie etwa Siliziumgermanium, Siliziumkarbid, Galliumarsenid, Indiumarsenid, Aluminiumarsenid, Galliumantimonid, Indiumantimonid, Aluminiumantimonid, Indiumphosphid, Kombinationen derselben und ähnliche mit anderen Kristallorientierungen verwendet werden. Zusätzlich kann das Substrat 101 ein Silizium-auf-Isolator (Silicon-On-Insulator(SOI))-Substrat umfassen. Allgemein umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, wie etwa Epitaxiesilizium, Germanium, Siliziumgermanium, SOI, Siliziumgermanium auf Isolator (Silicon Germanium an Insulator (SGOI)) oder Kombinationen derselben umfassen. Das Substrat 101 kann mit einem n-leitenden Datiermittel, wie etwa phosphorischem, arsenischem oder ähnlichem, dotiert sein, wie im Stand der Technik bekannt ist, obwohl das Substrat alternativ mit einem p-leitenden Datiermittel dotiert sein kann, wie etwa Bor, Indium, Aluminium, Gallium, oder ähnlichem.
In dem Substrat 101 ist der Isolierungsbereich 103 mit einem Graben 105 darin ausgebildet. Der Isolierungsbereich 103 kann beispielsweise eine Isolation aus flachen Gräben (shallow trench isolation) sein, die allgemein durch Ätzen des Substrats 101, um einen Graben auszubilden, und Füllen des Grabens mit dielektrischem Material ausgebildet ist, wie es im Stand der Technik bekannt ist. Der Isolierungsbereich 103 kann mit einem dielektrischen Material gefüllt oder überfüllt sein, wie etwa einem Oxidmaterial, einem hochdichten Plasma(HDP)-Oxid oder ähnlichem, und kann durch Verfahren, die im Stand der Technik bekannt sind, ausgebildet sein. Sobald es gefüllt oder überfüllt wurde, kann das dielektrische Material durch einen Prozess, wie etwa beispielsweise chemisch-mechanisches Polieren (CMP), planarisiert werden. Der Isolierungsbereich 103 kann eine Tiefe von zwischen etwa 100 nm und etwa 400 nm, wie etwa 250 nm, aufweisen.
Sobald der Isolierungsbereich 103 ausgebildet wurde, kann der Graben 105 durch Entfernen des Substrats 101 aus dem Isolierungsbereich 103 ausgebildet werden. In einer Ausführungsform kann der Graben 105 durch Ätzen des Substrats 101 ausgebildet werden, das nicht durch den Isolierungsbereich 103 geschützt ist, wobei beispielsweise ein anisotroper oder isotroper Ätzprozess verwendet werden kann, bis das Substrat 101 entfernt wurde, um den Graben 105 auszubilden. Jedoch kann alternativ jeder geeignete alternative Prozess, wie etwa Ausbilden des Isolierungsbereichs 103 und anschließendes Entfernen eines Teils des Isolierungsbereichs 103 verwendet werden, um den Graben 105 auszubilden.
2 zeigt das Ausbilden einer Schablonenschicht 203 (template layer) und einer Isolatorschicht 203 innerhalb des Grabens 105. In einer Ausführungsform kann die Schablonenschicht 201 verwendet werden, um Gitterfehlanpassungen zu begegnen, die zwischen dem Substrat 101 (beispielsweise Silizium) und der Isolatorschicht 203 auftreten können, und um außerdem als eine Keimstelle für die Isolatorschicht 203 zu dienen. Somit kann die Schablonenschicht 201, während das genaue Material der Schablonenschicht 201 wenigstens teilweise von den für das Substrat 101 und die Isolatorschicht 203 gewählten Materialien abhängen kann, in einer Ausführungsform, in der das Substrat 101 aus Silizium und die Isolatorschicht 203 aus AlAsSb besteht, aus Indiumarsenid (InAs) bestehen, obwohl alternativ jedes andere geeignete Material verwendet werden kann.
Die Schablonenschicht 201 kann unter Verwendung eines Epitaxie-Wachstumsprozesses ausgebildet werden, wie etwa Molekularstrahlepitaxie (Molecular Beam Epitaxy (MBE)), metallorganische chemische Gasphasenabscheidung (Metal Organic Chemical Vapor Deposition (MOCVD)), MOVPE, Kombinationen derselben oder ähnlichen, um die Schablonenschicht 201 auf dem darunterliegenden Substrat 101 zu züchten. In einer Ausführungsform kann die Schablonenschicht 201 ausgebildet sein, um eine Dicke innerhalb des Grabens 105 von zwischen etwa 50 nm und etwa 150 nm, wie etwa 100 nm, aufzuweisen. Jedoch können irgendwelche anderen geeigneten Prozesse und Dicken verwendet werden, um der Gitterfehlanpassung zwischen dem Substrat 101 und der Isolationsschicht 203 zu begegnen.
Sobald die Schablonenschicht 201 auf dem Substrat 101 innerhalb des Grabens ausgebildet wurde, kann die Isolatorschicht 203 auf der Schablonenschicht 201 unter Verwendung der Schablonenschicht 201 als einer Keimbildungsschicht gezüchtet werden. In einer Ausführungsform kann die Isolatorschicht 203 ein Material mit breiten Bandlücken sein, das verwendet wird, um den Kanalbereich 301 von der Schablonenschicht 201 elektrisch zu isolieren (nicht in 2 gezeigt, jedoch weiter unten unter Bezugnahme auf 3 gezeigt und diskutiert). Somit kann die Isolatorschicht 203 aus einem Material wie etwa AlAs_xSb_1-x bestehen, obwohl andere geeignete Materialien, wie etwa AlAsSb, AlSb, InP oder Al_0,52Ga_0,48As, Kombinationen derselben oder ähnliche alternativ verwendet werden können. In bestimmten Ausführungsformen, in denen gewünscht wird, dass die Isolatorschicht 203 eine ähnliche Gitterkonstante wie der Kanalbereich 301 aufweist (nicht in 2 gezeigt, jedoch unten unter Bezugnahme auf 3 illustriert und diskutiert), kann die Isolatorschicht 203 aus einem Material, wie etwa beispielsweise AlAs_0,16Sb_0,84, bestehen.
Zusätzlich können andere Ausführungsformen Ausbilden der Isolatorschicht 203 einschließen, um eine Spannung für den Kanalbereich 301 zu liefern. Beispielsweise können, während das Material AlAs_0,16Sb_0,84 verwendet wurde, um die oben erwähnte Isolatorschicht 203 zu beschreiben, wenn eine Gitterübereinstimmung gewünscht wird, andere Zusammensetzungen aus AlAsSb verwendet werden, um unterschiedliche Spannungen innerhalb des Kanalbereichs 301 zu liefern. In einer Ausführungsform, in der Zugspannung innerhalb des Kanalbereichs 301 gewünscht wird, eine größere Menge von Sb, wie etwa 100%, enthalten sein, während eine geringere Menge von As, wie etwa 0%, verwendet werden kann. Alternativ kann, falls eine Druckspannung innerhalb des Kanalbereichs 301 gewünscht wird, kann eine größere Menge von As, wie etwa 70%, verwendet werden, während eine kleinere Menge von Sb, wie etwa 30%, verwendet werden kann. Diese und andere Zusammensetzungen, die verwendet werden, um Spannung innerhalb des Kanalbereichs 301 zu erzeugen, können verwendet werden und sollen vollständig in den Schutzbereich der Ausführungsformen fallen.
Die Isolatorschicht 203 kann unter Verwendung eines Epitaxie-Wachstumsprozesses, wie etwa MBE, MOCVD, MOVPE, Kombinationen derselben oder ähnlichen ausgebildet werden, um die Isolatorschicht 203 über der Schablonenschicht 201 zu züchten. Die Isolatorschicht 203 kann ausgebildet werden, um den verbleibenden Teil des Grabens 105, der nicht durch die Schablonenschicht 203 gefüllt ist, teilweise zu füllen, vollständig zu füllen oder zu überfüllen. Sobald die Isolatorschicht 203 und der Isolationsbereich 103 ausgebildet sind, um den Graben 105 zu füllen oder zu überfüllen, können sie unter Verwendung eines Planarisierungsprozesses planarisiert werden, wie etwa chemisch-mechanischem Polieren (CMP). Optional kann die Isolatorschicht 203, nachdem die Isolatorschicht 203 und der Isolierungsbereich 103 planarisiert wurden, vertieft oder zurückgeätzt werden, so dass nachfolgende Schichten (weiter unten unter Bezugnahme auf 3A beschrieben) innerhalb des Grabens 105 gezüchtet werden können.
3A–3B zeigen einen Anfangsschritt bei einem Ausbilden eines Kanalbereichs 301 auf der Isolatorschicht 203. Als erstes 3A betrachtend, kann der Kanalbereich 301 durch Ausbilden einer ersten Schicht 303 aus einem Material initiiert werden, das Eigenschaften aufweist, die für einen Kanal sowohl erwünscht als auch weniger erwünscht für einen Kanal sein können. In einer Ausführungsform kann die erste Schicht 303 eine Schicht aus Indiumarsenid (InAs) umfassen, obwohl andere geeignete III–V-Materialien, wie etwa InAsSb, InGaAs, GaAsSb, Kombinationen derselben oder ähnliche alternativ verwendet werden können.
3B zeigt einige der Eigenschaften von InAs, die es sowohl wünschenswert als auch weniger wünschenswert als ein Material für den Kanalbereich 301 machen. Insbesondere zeigt 3B einen Plot der Energien von InAs, der gegen die Grenzflächenhaftstellendichte (D_it) auf jedem Energieniveau gezeichnet ist, wobei die Bandlücke 305 von InAs (die Lücke zwischen dem Leitungsbandenergieniveau E_c von InAs und dem Valenzbandenergieniveau E_v von InAs) ebenfalls gezeigt ist. Wie zu sehen ist, wächst die Grenzflächenhaftstellendichte, während die Bandlücke 305 niedrig und für eine nFET-Operation attraktiv ist, auf ein hohes Niveau innerhalb der Bandlücke 305 im Vergleich zu der relativ geringen Anzahl für die Grenzflächenhaftstellendichte, die auf den Energieniveaus gleich außerhalb der Bandlücke (beispielsweise auf einem Niveau oberhalb des Leitungsbandenergieniveaus E_c) zu sehen ist. Diese erwünschten und weniger erwünschten Eigenschaften der ersten Schicht 303 (beispielsweise InAs) vorausgesetzt, können die Eigenschaften der ersten Schicht 303 für den gesamten Kanalbereich 301 mit der zweiten Schicht 401 (nicht in 3A–3B gezeigt, jedoch unten unter Bezugnahme auf 4A–4B gezeigt und beschrieben) moduliert werden.
Die erste Schicht 303 kann unter Verwendung eines geeigneten Epitaxie-Wachstumsprozesses ausgebildet werden, wie etwa MBE, MOCVD, MOVPE, Kombinationen derselben oder ähnlichen, um die erste Schicht 303 auf der Isolatorschicht 203 zu züchten. Um ein Modulieren der Eigenschaften der ersten Schicht 303 mit den Eigenschaften der zweiten Schicht 401 zu unterstützen, kann die erste Schicht 303 so ausgebildet werden, dass sie eine Dicke zwischen etwa 0,6 nm und etwa 5 nm, wie etwa 4 Monoschichten, aufweist, wobei jede Monoschicht etwa 0,3 nm an Dicke aufweist.
4A–4B zeigen das Ausbilden einer zweiten Schicht 401 über der ersten Schicht 303, um eine Doppelschicht in dem Kanalbereich 301 auszubilden, nachdem die erste Schicht 303 gezüchtet wurde. Die zweite Schicht 401 kann aus einem anderen Material bestehen, das Eigenschaften aufweisen kann, die sowohl erwünscht als auch weniger erwünscht sind, und die außerdem die Eigenschaften der ersten Schicht 303 ergänzen können, um die Eigenschaften der ersten Schicht 303 in dem Kanalbereich 301 zu modulieren. Als solche kann die zweite Schicht 401, während das genaue Material, das für die zweite Schicht 401 gewählt wurde, wenigstens teilweise von den gewünschten Eigenschaften des Kanalbereichs 301 und dem für die erste Schicht 303 gewählten Material abhängen kann, in einer Ausführungsform, in der für die erste Schicht 303 InAs gewählt wurde, beispielsweise aus einem Material wie etwa Galliumantimonid (GaSb) bestehen. Jedoch können andere geeignete Materialien, wie etwa In_yGa_1-ySb, InP, Kombinationen derselben oder ähnliche alternativ verwendet werden.
4B zeigt einen Plot von GaSb-Energien, der gegen die Grenzflächenhaftstellendichte (D_it) auf jedem Energieniveau von GaSb selbst (und nicht wenn dieses mit InAs paarweise verbunden ist) gezeichnet ist, wobei die GaSb-Bandlücke 403 (die Lücke zwischen dem Leitungsbandenergieniveau E_c und dem GaSb-x Valenzbandenergieniveau E_v) ebenfalls gezeigt ist. Wie zu sehen, erstreckt sich, während die GaSb-Bandlücke 403 sich über einen Bereich geringer Grenzflächenhaftstellendichte erstreckt, die Bandlücke 403 von GaSb ebenfalls über einen Bereich hoher Grenzflächenhaftstellendichte. Als solche kann die GaSb-Bandlücke 403, während die Grenzflächenhaftstellendichte von GaSb niedrig gehalten werden kann, auch in einen Bereich eintreten, in dem die Grenzflächenhaftstellendichte nicht niedrig gehalten wird.
Unter Hinwendung zu 4A kann die zweite Schicht 401, ähnlich wie die erste Schicht 303, unter Verwendung eines Epitaxie-Wachstumsprozesses ausgebildet werden, wie etwa MBE, MOCVD, MOVPE, Kombinationen derselben oder ähnlichen.
Die zweite Schicht 401 kann so ausgebildet sein, dass sie eine Dicke von zwischen etwa 0,6 nm und etwa 5 nm, wie etwa 4 Monoschichten, aufweist. Jedoch können, innerhalb des Schutzbereichs der Ausführungsformen verbleibend, alternativ andere Prozesse, Materialien und Dicken verwendet werden.
Jedoch können die Eigenschaften des gesamten Kanalbereichs 301, der sowohl die erste Schicht 303 als auch die zweite Schicht 401 einschließt, entweder aus den Eigenschaften entweder der ersten Schicht 303 oder der zweiten Schicht 401 individuell moduliert werden, nachdem die zweite Schicht 401 auf der ersten Schicht 303 wie beschrieben ausgebildet wurde. Mit anderen Worten können die Eigenschaften der zweiten Schicht 401 durch Ausbilden sowohl der ersten Schicht 303 als auch der zweiten Schicht 401 verwendet werden, um die Eigenschaften der ersten Schicht 303 und die Eigenschaften der ersten Schicht 303 zu modulieren und abzustimmen. Beispielsweise kann der gesamte Kanalbereich 301, während jede einzelne der ersten Schicht 303 und der zweiten Schicht 401 Eigenschaften aufweisen kann, die nicht ideal sind, Eigenschaften aufweisen, die insgesamt zu einem wünschenswerteren Bereich moduliert wurden.
5 zeigt die Eigenschaften eines solchen zusammengesetzten Kanalbereichs 301 unter Verwendung von InAs als der ersten Schicht 303 und GaSb als der zweiten Schicht 401, wobei die quantenmechanische Beschränkung in der ersten Schicht 303 und der zweiten Schicht 401 verwendet werden kann, um die effektive Bandlücke (dargestellt in 5 durch die Lücke 509) des Kanalbereichs 301 zu ändern. Insbesondere kann durch Verwendung der zweiten Schicht 401 (beispielsweise GaSb) zum Modulieren der Eigenschaften der ersten Schicht 303 (beispielsweise InAs), die ursprüngliche InAs-Valenzbandenergie (dargestellt in 5 durch Linie 501) durch ein moduliertes Valenzbandenergieviveau (dargestellt in 5 durch Linie 503) angehoben werden. Zusätzlich kann auch das ursprüngliche InAs-Leitungsbandenergieniveau (dargestellt in 5 durch Linie 505) auf ein moduliertes Leitungsbandenergieniveau (dargestellt in 5 durch Linie 507) angehoben werden.
Zusätzlich kann die modulierte Bandlücke 509 des zusammengesetzten Kanalbereichs 301 durch Anheben des Valenzbandenergieniveaus und des Leitungsbandenergieniveaus ebenfalls angehoben werden (bezüglich des Diagramms in 3B), und die modulierte Bandlücke 509 deckt außerdem ein Energieniveau ab, auf dem die Grenzflächenhaftstellendefekte auf einem geringen Niveau gehalten werden können, anstatt in einem Bereich hoher Grenzflächenhaftstellendichte (wie in 3B) gehalten zu werden. Als solche kann eine kleine Bandlücke erzielt werden, ohne die Grenzflächenhaftstellendichte opfern zu müssen, und eine geringe Grenzflächenhaftstellendichte kann erzielt werden, während gleichzeitig eine kleine Bandlücke erhalten wird. Bei einer geringeren Grenzflächenhaftstellendichte existiert eine verringerte oder eliminierte Herabsetzung des Ansteuerstroms (I_on) und/oder des Ausschaltstroms I_off, so dass eine idealere Schalteigenschaft des Bauelements erzielt wird.
6 zeigt ein Wiederholen des Ausbildens der ersten Schicht 303 und der zweiten Schicht 401, um eine zweite Doppelschicht mit einer dritten Schicht 601 bzw. einer vierten Schicht 603 in dem Kanalbereich 301 auszubilden. Durch Wiederholen dieser Schritte kann die Gesamtdicke des Kanalbereichs 301 durch Aufbauen aufeinanderfolgender Schichten erhöht werden. In einer Ausführungsform kann die dritte Schicht 601 ähnlich wie die erste Schicht 303 (beispielsweise InAs) sein und kann auf der zweiten Schicht 401 gezüchtet werden, und die vierte Schicht 603 kann ähnlich wie die zweite Schicht 401 (beispielsweise GaSb) sein und kann auf der dritten Schicht 601 gezüchtet werden. Die Prozesse und Materialien, die für die dritte Schicht 601 und die vierte Schicht 603 verwendet werden, können ähnlich wie die Prozesse und Materialien sein, die oben für die erste Schicht 303 bzw. die zweite Schicht 401 beschrieben wurden.
Zusätzlich kann diese Wiederholung, während die Wiederholung des Ausbildens der ersten Schicht 303 und der zweiten Schicht 401 mit einer Wiederholung in 6 gezeigt ist (um die dritte Schicht 601 und die vierte Schicht 603 auszubilden), fortfahren, um aufeinanderfolgende Schichten über der vierten Schicht 603 zu züchten, bis der Kanalbereich 603 eine gewünschte Dicke aufweist. In einer Ausführungsform kann die gewünschte Dicke zwischen etwa 5 Schichten aus InAs oder zwischen etwa 5 nm und etwa 10 nm liegen. Jedoch kann, innerhalb des Schutzbereichs der Ausführungsformen bleibend, irgendeine andere geeignete Dicke alternativ verwendet werden.
In einer weiteren Ausführungsform kann das gleiche Material für die erste Schicht 303 und die letzte Schicht verwendet werden, die in dem Kanalbereich 301 ausgebildet werden.
Beispielsweise kann in einer Ausführungsform, bei der InAs für die erste Schicht 303 verwendet wird, die letzte Schicht, die in dem Kanalbereich ausgebildet wird, ebenfalls nach einer der Iterationen mit GaSb aus InAs ausgebildet werden. Jede geeignete Kombination der ersten Schicht 303 und der zweiten Schicht 401 kann alternativ verwendet werden, um den Kanalbereich 301 auszubilden.
Alternativ sollen die Ausführungsformen, während die erste Schicht 303 und die zweite Schicht 401 oben als ähnliche Dicken aufweisend beschrieben wurden (wie etwa die erste Schicht 303 und die dritte Schicht 601, die eine Dicke von vier Monoschichten aufweisen, während die zweite Schicht 401 und die vierte Schicht 603 eine Dicke von etwa vier Monoschichten aufweisen), nicht darauf beschränkt sein. Vielmehr können die Eigenschaften des Kanalbereichs 301 (beispielsweise die Bandlücke) weiter abgestimmt werden, indem die Anzahl einzelner Schichten und die Dicke jeder Schicht relativ zueinander moduliert werden. Beispielsweise können in einer weiteren Ausführungsform die zweite Schicht 401 und die vierte Schicht 603 eine andere Dicke als die erste Schicht 303 und die dritte Schicht 601 aufweisen. Beispielsweise können die zweite Schicht 401 und die vierte Schicht 603 eine größere Dicke als die erste Schicht 303 und die dritte Schicht 601 aufweisen, wie etwa eine Dicke von etwa acht Monoschichten, während die zweite Schicht 401 und die vierte Schicht 603 eine Dicke von etwa vier Monoschichten aufweisen.
7A und 7B zeigen Simulationen, die dieses Konzept des Abstimmens des Kanalbereichs 303 durch Variieren der Dicke der einzelnen Schichten relativ zueinander illustrieren. 7A zeigt die Leitungsband(ConductorBandEnergy)- und Valenzband(ValenceBandEnergy)bewegungen für den Kanalbereich 301, der die erste Schicht 303, die zweite Schicht 401, die dritte Schicht 601 und die vierte Schicht 603 wie oben beschrieben umfasst (wobei die erste Schicht 303 und die dritte Schicht vier Monoschichten dick und die zweite Schicht 401 und vierte Schicht 603 ebenfalls vier Monoschichten dick sind). Jedoch zeigt 7B eine ähnliche Struktur, wobei jedoch die zweite Schicht 401 und die vierte Schicht 603 eine doppelt so große Dicke wie die erste Schicht 303 bzw. die dritte Schicht 601 aufweisen, wie etwa eine Dicke von acht Monoschichten.
Wie zu sehen ist, kann das endgültige Niveau des modulierten Leitungsbandenergieniveaus und des modulierten Valenzbandenergieniveaus für den Kanalbereich 301 durch Verändern der relativen Dicken der unterschiedlichen Schichten verändert werden. Beispielsweise ist das modulierte Leitungsbandenergieniveau 701 in 7B (mit unterschiedlichen Dicken) durch Erhöhen der Dicke der zweiten Schicht 401 und der vierten Schicht 603 relativ zu der ersten Schicht 303 und zur dritten Schicht 601 geringer als in 7A (wo sämtliche Schichten gleiche Dicken aufweisen). In ähnlicher Weise ist das modulierte Valenzbandenergieniveau 703 in 7B höher als in 7A. Somit ist die modulierte Bandlücke 705 in 7B kleiner als die modulierte Bandlücke 705 in 7A, und die Bandlücke 705 kann abgestimmt werden durch Anpassen der Dicken der einzelnen Schichten relativ zueinander.
Zusätzlich zeigt 7C ein Elektronendichte(eDensity)diagramm derjenigen Ausführungsform, bei der die zweite Schicht 401 und die vierte Schicht 603 eine größere Dicke als die erste Schicht 303 und die dritte Schicht 601 aufweisen. Wie zu sehen ist, kann die höchste Elektronendichte in der ersten Schicht 303 und der dritten Schicht 601 (beispielsweise InAs) vorgefunden werden, während die Elektronendichte in der zweiten Schicht 401 und vierten Schicht 603 (beispielsweise GaSb) relativ gering ist. Auf diese Weise erhält der Kanalbereich 301 seine insgesamt hohe Elektronenmobilität μ_e, da InAs bei weitem die höchste Elektronenmobilität aufweist.
8A–8B zeigen ein Gebilde eines Gate-Stapels 800 mit einer optionalen ersten Passivierungsschicht 801, einer optionalen zweiten Passivierungsschicht 803, einem Gate-Dielektrikum 805 und einer Gate-Elektrode 807, wobei 8B eine Querschnittsansicht der 8A entlang einer Linie B-B' zeigt. In einer Ausführungsform kann die erste Passivierungsschicht 801 auf der vierten Schicht 603 ausgebildet sein und kann beispielsweise aus GaSb bestehen, obwohl andere geeignete Materialien verwendet werden können. Die erste Passivierungsschicht 801 kann unter Verwendung eines Epitaxie-Prozesses, wie etwa MBE, MOCVD, MOVPE, Kombinationen derselben oder ähnlichen ausgebildet sein, und kann so ausgebildet sein, dass sie eine Dicke von zwischen 0,3 nm und etwa 2 nm, wie etwa 0,6 nm aufweist.
Die zweite Passivierungsschicht 803 kann über der ersten Passivierungsschicht 801 ausgebildet sein. Die zweite Passivierungsschicht 803 kann eine Grenzschicht sein und kann aus einem Material, wie etwa Ga₂O₃, ausgebildet sein, obwohl andere geeignete Materialien, wie etwa Al₂O₃, TaSiO_x, Kombinationen derselben oder ähnliche alternativ verwendet werden können. Die zweite Passivierungsschicht 803 kann unter Verwendung eines Abscheidungsprozesses, wie etwa ALD, MBD, Kombinationen derselben oder ähnlichen ausgebildet sein und kann so ausgebildet werden, dass sie eine Dicke von zwischen etwa 0,4 nm und etwa 2 nm, wie etwa 1 nm, aufweist.
Das Gate-Dielektrikum 805 kann über der zweiten Passivierungsschicht 803 ausgebildet sein und kann ein Material, wie etwa ein Material mit hoher Dielektrizitätszahl (High-k) umfassen (beispielsweise mit einer relativen Dielektrizitätszahl, die größer als etwa 3,9 ist), wie etwa Lanthanoxid (La₂O₃), Aluminiumoxid (Al₂O₃), Hafniumoxid (HfO₂), Hafniumoxynitrid (HfON) oder Zirkoniumoxid (ZrO₂), Tantalsiliziumoxid (TaSiO_x) oder Kombinationen derselben, mit einer äquivalenten Oxiddicke von etwa 0,5 Angstrom bis etwa 100 Angstrom, wie etwa 30 Angstrom oder weniger. Das Gate-Dielektrikum 805 kann alternativ aus Siliziumdioxid oder Siliziumoxynitrid mit einer Dicke ausgebildet sein, die von etwa 3 Angstrom bis etwa 100 Angstrom, wie etwa 30 Angstrom, reicht. Zusätzlich kann irgendeine Kombination aus Siliziumdioxid, Siliziumoxynitrid und/oder Materialien mit hohem k für das Gate-Dielektrikum 805 verwendet werden.
Das Gate-Dielektrikum kann unter Verwendung von ALD, MBD, chemischer Gasphasenabscheidung, Sputtern, thermaler Oxidation oder irgendwelchen anderen Verfahren ausgebildet werden, die im Stand der Technik bekannt sind und verwendet werden, um ein Gate-Dielektrikum auszubilden. Abhängig von der Technik des Ausbildens eines Gate-Dielektrikums kann die Dicke des Gate-Dielektrikums 805 auf dem Kanalbereich 301 sich von der Dicke des Gate-Dielektrikums auf der Seitenwand des Kanalbereichs 301 unterscheiden.
Die Gate-Elektrode 807 kann ein leitfähiges Material umfassen und kann aus einer Gruppe ausgewählt sein, die polykristallines Silizium (Poly-Si), polykristallines Siliziumgermanium (Poly-SiGe), metallische Nitride, metallische Silizide, metallische Oxide, Metalle, Kombinationen derselben oder ähnliche umfasst. Beispiele metallischer Nitride schließen Wolframnitrid, Molybdännitrid, Titannitrid und Tantalnitrid oder deren Kombinationen ein. Beispiele für metallische Silizide schließen Wolframsilizid, Titansilizid, Kobaltsilizid, Nickelsilizid, Platinsilizid, Erbiumsilizid oder deren Kombinationen ein. Beispiele für Metalloxide schließen Rutheniumoxid, Indiumzinnoxid oder deren Kombinationen ein. Beispiele für Metall schließen Wolfram, Titan, Aluminium, Kupfer, Molybdän, Nickel, Platin, Legierungen derselben, Kombinationen derselben oder ähnliche ein.
Die Gate-Elektrode 807 kann durch chemische Gasphasenabscheidung (Chemical Vapor Deposition (CVD)), Sputter-Abscheidung oder andere Techniken abgeschieden werden, die im Stand der Technik bekannt sind und verwendet werden, um leitfähige Materialien abzuscheiden. Die Dicke der Gate-Elektrode 807 kann in einem Bereich von etwa 200 Angstrom bis etwa 4000 Angstrom liegen. Die Oberseite der Gate-Elektrode 807 kann eine nichtplanare Oberseite aufweisen und kann vor einem Strukturieren der Gate-Elektrode 807 oder Gate-Ätzen planarisiert werden. Ionen können an diesem Punkt in die Gate-Elektrode 807 eingeführt werden oder auch nicht. Ionen können beispielsweise durch Ionenimplantationstechniken eingeführt werden.
Sobald sie ausgebildet sind, können die erste Passivierungsschicht 801, die zweite Passivierungsschicht 803, das Gate-Dielektrikum 805 und die Gate-Elektrode 807 strukturiert werden, um den Gate-Stapel 800 über dem Kanalbereich 301 auszubilden. Der Gate-Stapel 800 definiert mehrere Kanäle, die in dem Kanalbereich 301 unterhalb des Gate-Dielektrikums 805 angeordnet sind. Der Gate-Stapel 800 kann durch Abscheiden und Strukturieren einer Gate-Maske (nicht gezeigt) auf der Gate-Elektrode 807 unter Verwendung beispielsweise von Abscheide- und Fotolithographientechniken, die im Stand der Technik bekannt sind, ausgebildet sein. Die Gate-Maske kann gewöhnliche Maskiermaterialien enthalten, wie etwa Fotolackmaterial, Siliziumoxid, Siliziumoxynitrid und/oder Siliziumnitrid (ohne auf diese beschränkt zu sein). Die Gate-Elektrode 807, das Gate-Dielektrikum 805, die zweite Passivierungsschicht 803 und die erste Passivierungsschicht 801 können unter Verwendung eines Trockenätzprozesses geätzt werden, um den strukturierten Gate-Stapel 800 auszubilden.
Jedoch sollen diese Ausführungsformen, während die obige Beschreibung spezifische Ausführungsformen mit spezifischen Materialien und Prozessen zeigt, keine Beschränkung auf diese Ausführungsformen darstellen. Beispielsweise kann die Isolatorschicht 203 in einer anderen Ausführungsform AlAsSb oder AlSb umfassen, während die erste Schicht 303 InAs_1-xSb_x umfassen kann, die zweite Schicht 403 In_yGa_1-ySb umfassen kann, die zweite Passivierungsschicht 803 Ga₂O₃ enthalten kann und das Gate-Dielektrikum 805 Al₂O₃ oder HfO₂ enthalten kann. In einer weiteren Ausführungsform kann die Isolatorschicht 203 InP oder Al_0,52Ga_0,48As enthalten, während die erste Schicht 303 InGaAs enthalten kann, die zweite Schicht 403 InP enthalten kann, die zweite Passivierungsschicht 803 TaSiO_x enthalten kann und das Gate-Dielektrikum Al₂O₃ oder HfO₂ oder TaSiO_x enthalten kann. Sämtliche dieser Kombinationen und alle anderen geeigneten Kombinationen sollen vollständig in den Schutzbereich der Ausführungsformen fallen.
9A–9B zeigen das Abstimmen des Kanalbereichs 301, wie er sich bei einem pFET darstellen würde. Insbesondere könnten die Ausführungsformen, während die oben beschriebenen Ausführungsformen so beschrieben wurden, dass sie die Leitungsbänder und Valenzbänder des Materials in der ersten Schicht 303 (beispielsweise InAs) anheben, um für einen nFET verwendet zu werden, genauso einfach so beschrieben werden, dass sie die Leitungsbänder und Valenzbänder des Materials in der zweiten Schicht 401 (beispielsweise GaSb) verschieben. Wie in 9A zu sehen ist, werden das Leitungsband 901 und das Valenzband 903 des Kanalbereichs 301 von dem GaSb-Leitungsband 905 und dem GaSb-Valenzband 907 jeweils abgesenkt. Ferner verbleibt die Bandlücke des gesamten Kanalbereichs 301, wie in 9B gezeigt ist, wenn dieses Absenken gegen die Grenzflächenhaftstellendichte gezeichnet wird, innerhalb eines Bereichs geringer Grenzflächenhaftstellendichte, was zu einem störungsfreien Betrieb des pFET führt.
Gemäß einer Ausführungsform wird ein Halbleiterbauelement bereitgestellt, das einen Kanalbereich auf einem Substrat umfasst. Der Kanalbereich enthält eine erste Schicht auf dem Substrat, wobei die erste Schicht ein erstes III–V-Material enthält, wobei das erste III–V-Material eine erste Bandlücke aufweist, sowie eine zweite Schicht auf der ersten Schicht, wobei die zweite Schicht ein zweites III–V-Material enthält, wobei das zweite III–V-Material eine zweite Bandlücke aufweist, die sich von der ersten Bandlücke unterscheidet, eine dritte Schicht auf der zweiten Schicht, wobei die dritte Schicht das erste III–V-Material enthält, und eine vierte Schicht auf der dritten Schicht aufweist, wobei die vierte Schicht das zweite III–V-Material enthält. Ein Gate-Stapel befindet sich über dem Kanalbereich.
Gemäß einer weiteren Ausführungsform wird ein Halbleiterbauelement bereitgestellt, das eine erste Doppelschicht auf einem Substrat enthält. Die erste Doppelschicht enthält eine erste Schicht, die Indium enthält, und eine zweite Schicht, die Gallium enthält. Eine zweite Doppelschicht befindet sich auf der ersten Doppelschicht, wobei die zweite Doppelschicht eine dritte Schicht enthält, die Indium über der ersten Doppelschicht enthält, und eine vierte Schicht enthält, die Gallium über der dritten Schicht enthält. Ein Gate-Dielektrikum befindet sich auf der zweiten Doppelschicht, und die Gate-Elektrode befindet sich auf dem Gate-Dielektrikum.
Gemäß einer weiteren Ausführungsform wird ein Verfahren zum Herstellen eines Halbleiterbauelements bereitgestellt, das Züchten einer ersten Schicht über einem Substrat, wobei die erste Schicht ein erstes III–V-Material enthält, und Züchten einer zweiten Schicht auf der ersten Schicht umfasst, wobei die zweite Schicht ein zweites III–V-Material enthält, das sich von dem ersten III–V-Material unterscheidet. Das Züchten der ersten Schicht und das Züchten der zweiten Schicht werden ein oder mehrere Male wiederholt, um einen Kanalbereich auszubilden, und ein Gate-Stapel wird über dem Kanalbereich ausgebildet, wobei der Gate-Stapel ein Gate-Dielektrikum und eine Gate-Elektrode enthält.
Obwohl die vorliegenden Ausführungsformen und deren Vorteile ausführlich beschrieben wurden, versteht sich, dass verschiedene Änderungen, Ersetzungen und Abweichungen daran vorgenommen werden können, ohne aus dem Geist und Schutzbereich der Offenbarung zu gelangen, der durch die beigefügten Ansprüche definiert wird. Beispielsweise können die genauen Materialien, die in der Isolatorschicht, der ersten Schicht, der zweiten Schicht verwendet werden, geändert werden, und die genauen Ausbildungsverfahren können ebenfalls verändert werden, während sie immer noch innerhalb des Schutzbereiches der Ausführungsformen verbleiben.
Darüber hinaus soll der Schutzbereich der vorliegenden Anmeldung nicht auf die genauen Ausführungsformen des Prozesses, der Maschine, der Herstellung, der Zusammensetzung von Material, mittels der Verfahren und Schritte, die in der Beschreibung beschrieben sind, beschränkt sein. Wie der Durchschnittsfachmann sofort der Offenbarung entnimmt, können Prozesse, Maschinen, Herstellungen, Materialzusammensetzungen, Mittel, Verfahren oder Schritte, die gegenwärtig existieren oder später entwickelt werden, die im Wesentlichen die gleiche Funktion erfüllen oder im Wesentlichen das gleiche Ergebnis wie die entsprechenden Ausführungsformen, die hier beschrieben sind, erreichen, gemäß der vorliegenden Offenbarung verwendet werden. Somit sollen die beigefügten Ansprüche solche Prozesse, Maschinen, Herstellungen, Materialzusammensetzungen, Mittel, Verfahren oder Schritte in ihren Schutzbereich einschließen.

Claims

Halbleiterbauelement, umfassend: einen Kanalbereich auf einem Substrat, wobei der Kanalbereich umfasst: eine erste Schicht auf dem Substrat, wobei die erste Schicht ein erstes III–V-Material enthält, wobei das erste III–V-Material eine erste Bandlücke aufweist; und eine zweite Schicht auf der ersten Schicht, wobei die zweite Schicht ein zweites III–V-Material enthält, wobei das zweite III–V-Material eine zweite Bandlücke aufweist, die sich von der ersten Bandlücke unterscheidet; eine dritte Schicht auf der zweiten Schicht, wobei die dritte Schicht das erste III–V-Material enthält; eine vierte Schicht auf der dritten Schicht, wobei die vierte Schicht das zweite III–V-Material enthält; und einen Gate-Stapel über dem Kanalbereich.
Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass der Kanalbereich Teil eines finFET ist.
Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass der Kanalbereich Teil eines Planartransistors ist.
Halbleiterbauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine Kombination des ersten III–V-Materials und des zweiten III–V-Materials aus einer Gruppe ausgewählt ist, bestehend aus: einer Kombination, bei der das erste III–V-Material InAs und das zweite III–V-Material GaSb ist; einer Kombination, bei der das erste III–V-Material InAs_1-xSb_x und das zweite III–V-Material In_vGa_1-ySb ist; und einer Kombination, bei der das erste III–V-Material InGaAs und das zweite III–V-Material InP oder InAlAs ist.
Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die erste Schicht vier Monoschichten aufweist.
Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die erste Schicht eine erste Dicke und die zweite Schicht eine zweite Dicke aufweist, die sich von der ersten Dicke unterscheidet.
Halbleiterbauelement, umfassend: eine erste Doppelschicht auf einem Substrat, wobei die erste Doppelschicht enthält: eine erste Schicht, die Indium enthält; und eine zweite Schicht, die Gallium enthält, über der ersten Schicht; eine zweite Doppelschicht auf der ersten Doppelschicht, wobei die zweite Doppelschicht enthält: eine dritte Schicht, die Indium enthält, über der ersten Doppelschicht; und eine vierte Schicht, die Gallium enthält, über der dritten Schicht; ein Gate-Dielektrikum auf der zweiten Doppelschicht; und eine Gate-Elektrode auf dem Gate-Dielektrikum.
Halbleiterbauelement nach Anspruch 7, ferner umfassend eine Isolatorschicht zwischen der ersten Doppelschicht und dem Substrat.
Halbleiterbauelement nach Ansprüchen 7 oder 8, dadurch gekennzeichnet, dass die erste Schicht InAs und die zweite Schicht GaSb ist.
Halbleiterbauelement nach einem der Ansprüche 7 bis 9, ferner umfassend: eine dritte Doppelschicht auf der zweiten Doppelschicht; eine vierte Doppelschicht auf der dritten Doppelschicht; und eine fünfte Doppelschicht auf der vierten Doppelschicht.
Halbleiterbauelement nach einem der Ansprüche 7 bis 10, ferner umfassend eine erste Passivierungsschicht zwischen der zweiten Doppelschicht und dem Gate-Dielektrikum, wobei die erste Passivierungsschicht aus GaSb besteht.
Halbleiterbauelement nach Anspruch 1, ferner umfassend eine zweite Passivierungsschicht zwischen der ersten Passivierungsschicht und der zweiten Doppelschicht.
Halbleiterbauelement nach Anspruch 12, dadurch gekennzeichnet, dass die zweite Passivierungsschicht aus Ga₂O₃ besteht.
Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren umfasst: Züchten einer ersten Schicht über einem Substrat, wobei die erste Schicht ein erstes III–V-Material enthält; Züchten einer zweiten Schicht auf der ersten Schicht, wobei die zweite Schicht ein zweites III–V-Material enthält, das sich von dem ersten III–V-Material unterscheidet; Wiederholen des Züchtens der ersten Schicht und des Züchtens der zweiten Schicht ein oder mehrere Male, um einen Kanalbereich auszubilden; und Ausbilden eines Gate-Stapels über dem Kanalbereich, wobei der Gate-Stapel ein Gate-Dielektrikum und eine Gate-Elektrode enthält.
Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass das erste III–V-Material InAs ist.
Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass das zweite III–V-Material GaSb ist.
Verfahren nach einem der Ansprüche 14 bis 16, dadurch gekennzeichnet, dass das Wiederholen des Züchtens der ersten Schicht und das Wiederholen des Züchtens der ersten Schicht vier Mal wiederholt werden.
Verfahren nach einem der Ansprüche 14 bis 17, ferner umfassend: Züchten einer Schablonenschicht auf dem Substrat; und Züchten einer Isolatorschicht auf der Schablonenschicht vor dem Züchten der ersten Schicht, wobei das Züchten der ersten Schicht die erste Schicht auf der Isolatorschicht züchtet.