CN107452793B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN107452793B
CN107452793B CN201610379438.4A CN201610379438A CN107452793B CN 107452793 B CN107452793 B CN 107452793B CN 201610379438 A CN201610379438 A CN 201610379438A CN 107452793 B CN107452793 B CN 107452793B
Authority
CN
China
Prior art keywords
semiconductor layer
semiconductor
layer
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610379438.4A
Other languages
English (en)
Other versions
CN107452793A (zh
Inventor
张海洋
王彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610379438.4A priority Critical patent/CN107452793B/zh
Priority to US15/473,164 priority patent/US10374065B2/en
Priority to EP17173727.3A priority patent/EP3252826A1/en
Publication of CN107452793A publication Critical patent/CN107452793A/zh
Priority to US16/447,818 priority patent/US10937896B2/en
Application granted granted Critical
Publication of CN107452793B publication Critical patent/CN107452793B/zh
Priority to US17/164,253 priority patent/US11710780B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET

Abstract

本发明公开了半导体装置及其制造方法。该半导体装置包括：衬底和位于衬底上的鳍片结构，该鳍片结构包括：在衬底上的第一半导体层和在第一半导体层上的堆叠的一个或多个半导体层结构，该半导体层结构包括：第一绝缘物层和在第一绝缘物层上的第二半导体层；该第一半导体层的材料的构成元素与该第二半导体层的材料的构成元素相同。相比现有技术的鳍片结构，在本发明的鳍片结构中插入了一个或多个绝缘物层，可以使得利用本发明的鳍片结构制造形成的半导体器件得到更高的导通电流与关断电流比，从而提供器件性能。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体领域，特别涉及半导体装置及其制造方法。
背景技术
FINFET(Fin Field Effect Transistor，鳍片式场效应晶体管)器件对沟道电荷显示出比较好的栅极控制能力，从而可以进一步缩小CMOS(Complementary Metal-Oxide-Semiconductor Transistor，互补金属氧化物半导体)器件的尺寸。目前，带有FIN结构的逻辑器件得到了广泛的应用。但是要提高现有的FINFET器件的电学性能却越来越困难。
发明内容
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
本发明的目的之一是：提供一种半导体装置的制造方法。本发明的目的之一是：提供一种半导体装置。本发明可以提高半导体器件的电学性能。
根据本发明的第一方面，提供了一种半导体装置的制造方法，包括以下步骤：
在衬底上形成第一半导体层；
在所述第一半导体层上形成堆叠的一个或多个半导体层结构，所述半导体层结构包括：第一绝缘物层和在所述第一绝缘物层上的第二半导体层；所述第一半导体层的材料的构成元素与所述第二半导体层的材料的构成元素相同；以及
至少蚀刻所述一个或多个半导体层结构和所述第一半导体层以形成鳍片结构。
在一个实施例中，所述半导体层结构还包括第三半导体层，在该半导体层结构中，所述第一绝缘物层夹在所述第三半导体层和所述第二半导体层之间，其中所述第三半导体层和所述第二半导体层的材料包含至少一种共同的构成元素。
在一个实施例中，所述第三半导体层和所述第二半导体层的材料分别包括Ⅲ-Ⅴ族化合物。
在一个实施例中，所述第三半导体层的材料包含两种构成元素，所述第二半导体层的材料包含三种构成元素。
在一个实施例中，所述衬底还包括第四半导体层，所述第一半导体层生长在所述第四半导体层上。
在一个实施例中，所述衬底还包括高k电介质层，所述第一半导体层形成在所述高k电介质层上。
在一个实施例中，所述衬底的材料包括硅；所述第一半导体层的材料包括InGaAs；所述第二半导体层的材料包括InGaAs；所述第一绝缘物层的材料包括高介电常数材料。
在一个实施例中，所述第三半导体层的材料包括InP。
在一个实施例中，所述第四半导体层的材料包括InAlAs。
在一个实施例中，所述高介电常数材料包括HfO2。
在一个实施例中，所述蚀刻使得所述鳍片结构两侧形成沟槽，所述制造方法还包括：在所述沟槽中部分地填充第二绝缘物层。
根据本发明的第二方面，提供了一种半导体装置的制造方法，包括：
在衬底上形成第一半导体层；
在所述第一半导体层上形成堆叠的一个或多个半导体层结构，所述半导体层结构包括第二半导体层和位于所述第二半导体层上的第三半导体层，其中所述第二半导体层和所述第三半导体层的材料包含至少一种共同的构成元素，所述第一半导体层的材料的构成元素与所述第三半导体层的材料的构成元素相同；
至少蚀刻所述一个或多个半导体层结构和所述第一半导体层以形成鳍片结构；
选择性地去除所述鳍片结构中的第二半导体层，以在所述鳍片结构的第一半导体层与第三半导体层之间以及各个第三半导体层之间形成空隙；以及
形成绝缘物层以填充所述空隙。
在一个实施例中，在蚀刻形成鳍片结构之前，所述方法还包括在所述一个或多个半导体层结构上形成第二半导体层；所述蚀刻步骤还包括蚀刻所述一个或多个半导体层结构上的所述第二半导体层；所述选择性地去除步骤还包括去除了所述一个或多个半导体层结构上的所述第二半导体层。
在一个实施例中，所述衬底还包括第四半导体层，所述第一半导体层生长在所述第四半导体层上。
在一个实施例中，所述衬底的材料包括硅；所述第一半导体层的材料包括锗锡；所述第二半导体层的材料包括锗；所述第三半导体层的材料包括锗锡；所述绝缘物层的材料包括二氧化硅。
根据本发明的第三方面，提供了一种半导体装置，包括：
衬底；以及
位于所述衬底上的鳍片结构，所述鳍片结构包括：
在所述衬底上的第一半导体层；以及
在所述第一半导体层上的堆叠的一个或多个半导体层结构，所述半导体层结构包括：第一绝缘物层和在所述第一绝缘物层上的第二半导体层；所述第一半导体层的材料的构成元素与所述第二半导体层的材料的构成元素相同。
在一个实施例中，所述半导体层结构还包括第三半导体层，在该半导体层结构中，所述第一绝缘物层夹在所述第三半导体层和所述第二半导体层之间，其中所述第三半导体层和所述第二半导体层的材料包含至少一种共同的构成元素。
在一个实施例中，所述第三半导体层和所述第二半导体层的材料分别包括Ⅲ-Ⅴ族化合物。
在一个实施例中，所述第三半导体层的材料包含两种构成元素，所述第二半导体层的材料包含三种构成元素。
在一个实施例中，所述衬底还包括第四半导体层，所述第一半导体层生长在所述第四半导体层上。
在一个实施例中，所述衬底还包括高k电介质层，所述第一半导体层形成在所述高k电介质层上。
在一个实施例中，所述衬底的材料包括硅；所述第一半导体层的材料包括InGaAs；所述第二半导体层的材料包括InGaAs；所述第一绝缘物层的材料包括高介电常数材料。
在一个实施例中，所述第三半导体层的材料包括InP。
在一个实施例中，所述第四半导体层的材料包括InAlAs。
在一个实施例中，所述高介电常数材料包括HfO2。
根据本发明的第四方面，提供了一种半导体装置，包括：
衬底；以及
位于所述衬底上的鳍片结构，所述鳍片结构包括：
在所述衬底上的第一半导体层；以及
在所述第一半导体层上的堆叠的一个或多个半导体层结构，所述半导体层结构包括绝缘物层和位于所述绝缘物层上的第三半导体层；所述第一半导体层的材料的构成元素与所述第三半导体层的材料的构成元素相同。
在一个实施例中，所述衬底还包括第四半导体层，所述第一半导体层位于所述第四半导体层上。
在一个实施例中，所述衬底的材料包括硅；所述第一半导体层的材料包括锗锡；所述第三半导体层的材料包括锗锡；所述绝缘物层的材料包括二氧化硅。
本发明中，相比现有技术的在其中没有插入绝缘物层的鳍片结构，在本发明的鳍片结构中插入一个或多个绝缘物层，可以使得利用本发明的鳍片结构形成的半导体器件得到更高的导通电流与关断电流比，从而提供器件性能。
进一步地，鳍片结构中的半导体层结构中采用Ⅲ-Ⅴ族化合物，可以减小鳍片结构顶部的应力作用，而且Ⅲ-Ⅴ族化合物具有较高的迁移率，从而可以提高器件的电学性能。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示出根据本发明一个实施例的半导体装置的制造方法的流程图。
图2A是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图2B是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图2C是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图2D是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图3A是示意性地示出根据本发明另一实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图3B是示意性地示出根据本发明另一实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图3C是示意性地示出根据本发明另一实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图3D是示意性地示出根据本发明另一实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图4是示出根据本发明另一实施例的半导体装置的制造方法的流程图。
图5A是示意性地示出根据本发明另一实施例的半导体装置的制造过程中一个阶段的结构沿着纵向方向截取的横截面示意图。
图5B是示意性地示出图5A中的结构沿着线A-A’截取的横截面示意图。
图6A是示意性地示出根据本发明另一实施例的半导体装置的制造过程中一个阶段的结构沿着纵向方向截取的横截面示意图。
图6B是示意性地示出图6A中的结构沿着线B-B’截取的横截面示意图。
图7A是示意性地示出根据本发明另一实施例的半导体装置的制造过程中一个阶段的结构沿着纵向方向截取的横截面示意图。
图7B是示意性地示出图7A中的结构沿着线C-C’截取的横截面示意图。
图8A是示意性地示出根据本发明另一实施例的半导体装置的制造过程中一个阶段的结构沿着纵向方向截取的横截面示意图。
图8B是示意性地示出图8A中的结构沿着线D-D’截取的横截面示意图。
图9A是示意性地示出根据本发明另一实施例的半导体装置的制造过程中一个阶段的结构沿着纵向方向截取的横截面示意图。
图9B是示意性地示出图9A中的结构沿着线E-E’截取的横截面示意图。
图10A是示意性地示出根据本发明另一实施例的半导体装置的制造过程中一个阶段的结构沿着纵向方向截取的横截面示意图。
图10B是示意性地示出图10A中的结构沿着线F-F’截取的横截面示意图。
图11A是示意性地示出根据本发明另一实施例的半导体装置的制造过程中一个阶段的结构沿着纵向方向截取的横截面示意图。
图11B是示意性地示出图11A中的结构沿着线G-G’截取的横截面示意图。
图12A是示意性地示出根据本发明另一实施例的半导体装置的制造过程中一个阶段的结构沿着纵向方向截取的横截面示意图。
图12B是示意性地示出图12A中的结构沿着线H-H’截取的横截面示意图。
图13A是示意性地示出根据本发明另一实施例的半导体装置的制造过程中一个阶段的结构沿着纵向方向截取的横截面示意图。
图13B是示意性地示出图13A中的结构沿着线I-I’截取的横截面示意图。
图14A是示意性地示出根据本发明另一实施例的半导体装置的制造过程中一个阶段的结构沿着纵向方向截取的横截面示意图。
图14B是示意性地示出图14A中的结构沿着线J-J’截取的横截面示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1是示出根据本发明一个实施例的半导体装置的制造方法的流程图。图2A至图2D是示意性地示出根据本发明一个实施例的半导体装置的制造过程中若干阶段的结构的横截面示意图。下面结合图1以及图2A至图2D详细描述根据本发明一个实施例的半导体装置的制造过程。
如图1所示，在步骤S101，在衬底上形成第一半导体层。
图2A是示意性地示出根据本发明一个实施例的半导体装置的制造过程中在步骤S101的结构的横截面示意图。如图2A所示，例如可以采用沉积或溅射等工艺在衬底(例如该衬底还可以包括半导体衬底20)上形成第一半导体层21。例如，衬底的材料可以包括硅。在一个实施例中，该第一半导体层21的材料可以包括InGaAs(铟镓砷化合物)。在一个实施例中，该第一半导体层21的厚度可以为
Figure BDA0001006241700000081
Figure BDA0001006241700000082
至
Figure BDA0001006241700000083
例如
Figure BDA0001006241700000084
或
Figure BDA0001006241700000085
等。
在一个实施例中，所述衬底还可以包括第四半导体层(例如该第四半导体层形成在半导体衬底20上)，其中第一半导体层生长在该第四半导体层上。
在一个实施例中，所述衬底还可以包括高k电介质层(图中未示出，例如该高k电介质层形成在半导体衬底20上)，其中该第一半导体层形成在该高k电介质层上。
回到图1，在步骤S102，在第一半导体层上形成堆叠的一个或多个半导体层结构。
图2B是示意性地示出根据本发明一个实施例的半导体装置的制造过程中在步骤S102的结构的横截面示意图。如图2所示，在第一半导体层21上形成堆叠的一个或多个半导体层结构30。该半导体层结构30可以包括：第一绝缘物层31和在第一绝缘物层31上的第二半导体层22。该第一半导体层21的材料的构成元素与该第二半导体层22的材料的构成元素相同。
需要注意的是，本发明所提及的“构成元素”包括构成半导体层的主要元素，可以不包括影响半导体层导电类型的杂质元素。
在一个实施例中，第二半导体层22的材料可以包括Ⅲ-Ⅴ族化合物。在一个实施例中，第二半导体层22的材料可以包含三种构成元素。例如，第二半导体层22的材料可以包括InGaAs。在一个实施例中，第二半导体层22的厚度可以为
Figure BDA0001006241700000091
至
Figure BDA0001006241700000092
例如
Figure BDA0001006241700000093
Figure BDA0001006241700000094
或
Figure BDA0001006241700000095
等。
在一个实施例中，第一绝缘物层31的材料可以包括高介电常数(k)材料。例如，该高介电常数材料可以包括HfO2(二氧化铪)。又例如，该高介电常数材料也可以包括：二氧化锆或二氧化钛等。在一个实施例中，第一绝缘物层31的厚度可以为
Figure BDA0001006241700000096
至
Figure BDA0001006241700000097
例如
Figure BDA0001006241700000098
或
Figure BDA0001006241700000099
等。
需要注意的是，虽然图2B中示出了两个半导体层结构30，但是本领域技术人员应该明白，在第一半导体层21上可以形成多于或者少于两个的半导体层结构30，因此本发明的范围并不仅限于此。
在一个实施例中，可以采用沉积工艺在第一半导体层21上形成第一绝缘物层31。在一个实施例中，可以采用沉积或者溅射工艺在第一绝缘物层31上形成第二半导体层22。在一个实施例中，可以采用沉积工艺在第二半导体层22上形成第一绝缘物层31。然后可以依次交替形成第二半导体层22和第一绝缘物层31。
回到图1，在步骤S103，至少蚀刻所述一个或多个半导体层结构和第一半导体层以形成鳍片结构。
图2C是示意性地示出根据本发明一个实施例的半导体装置的制造过程中在步骤S103的结构的横截面示意图。如图2C所示，至少蚀刻所述一个或多个半导体层结构30和第一半导体层21以形成鳍片结构。例如，如图2C中，该蚀刻操作还蚀刻了衬底(例如半导体衬底20)。
在一个实施例中，该蚀刻步骤可以包括：可以在图2B所示的结构上形成图案化的第一掩模层(例如光致抗蚀剂，图中未示出)。可选地，该蚀刻步骤还可以包括：利用该第一掩模层对图2B所示的结构进行蚀刻，从而形成鳍片结构。可选地，该蚀刻步骤还可以包括：在形成鳍片结构后，去除该第一掩模层。
至此，提供了根据本发明一个实施例的半导体装置的制造方法。
在一个实施例中，例如如图2C所示，上述蚀刻使得鳍片结构两侧形成沟槽26。在一个实施例中，该制造方法还可以包括：如图2D所示，在沟槽26中部分地填充第二绝缘物层32。例如该第二绝缘物层32的材料可以包括二氧化硅。
在一个实施例中，在沟槽中部分地填充第二绝缘物层的步骤可以包括：可以沉积第二绝缘物层以完全填充沟槽26，然后对该第二绝缘物层32执行蚀刻以使得该第二绝缘物层32部分地填充沟槽26。
在另一个实施例中，关于形成鳍片结构以及第二绝缘物层的步骤可以包括：可以在图2B所示的结构上形成图案化的硬掩模层(例如氮化硅)。可选地，该步骤还可以包括：利用该硬掩模层作为掩模对半导体层结构和第一半导体层执行蚀刻以获得鳍片结构，该鳍片结构两侧形成有沟槽。可选地，该步骤还可以包括：利用沉积工艺形成第二绝缘物层以填充沟槽，该第二绝缘物层覆盖硬掩模层。可选地，该步骤还可以包括：对第二绝缘物层执行平坦化(例如化学机械平坦化)以露出硬掩模层，可选地，该步骤还可以包括：(例如利用热磷酸)通过湿法蚀刻工艺去除硬掩模层。可选地，该步骤还可以包括：对第二绝缘物层执行蚀刻以使得该第二绝缘物层部分地填充沟槽。
由上述制造方法，本发明还提供了一种半导体装置，例如图2D所示，该半导体装置可以包括衬底(例如半导体衬底20)和位于衬底上的鳍片结构。例如，衬底的材料可以包括硅。
在一个实施例中，所述鳍片结构可以包括：在衬底上的第一半导体层21，以及在第一半导体层21上的堆叠的一个或多个半导体层结构30。该半导体层结构可以包括：第一绝缘物层31和在第一绝缘物层31上的第二半导体层22。其中，第一半导体层21的材料的构成元素与第二半导体层22的材料的构成元素相同。
在一个实施例中，第一半导体层21的材料可以包括InGaAs。在一个实施例中，该第一半导体层21的厚度可以为
Figure BDA0001006241700000111
至
Figure BDA0001006241700000112
例如
Figure BDA0001006241700000113
或
Figure BDA0001006241700000114
等。
在一个实施例中，第二半导体层22的材料可以包括Ⅲ-Ⅴ族化合物。在一个实施例中，第二半导体层22的材料可以包含三种构成元素。例如，第二半导体层22的材料可以包括InGaAs。在一个实施例中，第二半导体层22的厚度可以为
Figure BDA0001006241700000115
至
Figure BDA0001006241700000116
例如
Figure BDA0001006241700000117
或
Figure BDA0001006241700000118
等。
在一个实施例中，第一绝缘物层31的材料可以包括高介电常数材料。例如，该高介电常数材料可以包括HfO2。在一个实施例中，第一绝缘物层31的厚度可以为
Figure BDA0001006241700000119
至
Figure BDA00010062417000001110
例如
Figure BDA00010062417000001111
或
Figure BDA00010062417000001112
等。
在一个实施例中，所述衬底还可以包括第四半导体层，第一半导体层生长在第四半导体层上。
在一个实施例中，所述衬底还可以包括高k电介质层，第一半导体层形成在高k电介质层上。
在一个实施例中，如图2D所示，鳍片结构两侧形成有沟槽26。该半导体装置还可以包括部分地填充沟槽26的第二绝缘物层32。例如该第二绝缘物层32的材料可以包括二氧化硅。
在本发明一些实施例的半导体装置中，可以在第二半导体层(例如InGaAs)22中形成源极和漏极，并且还可以在本发明的鳍片结构上形成栅极，从而可以形成NMOS或者PMOS器件，其中第二半导体层的一部分可以作为沟道区。相比现有技术的没有插入绝缘物层的鳍片结构，在本发明的鳍片结构中插入一个或多个绝缘物层(例如第一绝缘物层31)，可以使得利用本发明的鳍片结构形成的半导体器件得到更高的导通电流与关断电流比，从而提供器件性能。
图3A至图3D是示意性地示出根据本发明另一实施例的半导体装置的制造过程中若干阶段的结构的横截面示意图。下面结合图3A至图3D详细描述根据本发明另一实施例的半导体装置的制造过程。
首先，如图3A所示，在衬底上形成第一半导体层(例如InGaAs)21。在该实施例中，衬底可以包括半导体衬底(例如硅衬底)20和位于半导体衬底20上的第四半导体层(例如InAlAs)24。例如，该第四半导体层24的材料可以包括InAlAs(铟铝砷化合物)。在一个实施例中，第四半导体层24的厚度可以为
Figure BDA0001006241700000121
至
Figure BDA0001006241700000122
例如
Figure BDA0001006241700000123
Figure BDA0001006241700000124
或
Figure BDA0001006241700000125
等。
接下来，如图3B所示，在第一半导体层21上形成堆叠的一个或多个半导体层结构34。该半导体层结构34可以包括：第一绝缘物层(例如高介电常数材料层)31和在第一绝缘物层31上的第二半导体层(例如InGaAs)22。该第一半导体层21的材料的构成元素与该第二半导体层22的材料的构成元素相同。
在一个实施例中，该半导体层结构34还可以包括第三半导体层23，如图3B所示。在该半导体层结构34中，第一绝缘物层31夹在第三半导体层23和第二半导体层22之间。其中第三半导体层23和第二半导体层22的材料包含至少一种共同的构成元素。在一个实施例中，第三半导体层23的材料可以包括Ⅲ-Ⅴ族化合物。在一个实施例中，第三半导体层23的材料可以包含两种构成元素。例如，第三半导体层23的材料可以包括InP(磷化铟)。在一个实施例中，第三半导体层23的厚度可以为
Figure BDA0001006241700000126
至
Figure BDA0001006241700000127
例如
Figure BDA0001006241700000128
或
Figure BDA0001006241700000129
等。
在一个实施例中，可以采用分子束外延(Molecular Beam Epitaxy，简称为MBE)或者MOCVD(Metal Organic Chemical Vapor Deposition，金属有机化合物化学气相沉积)等工艺在第一半导体层21上形成第三半导体层23。在一个实施例中，可以采用沉积工艺在第三半导体层23上形成第一绝缘物层31。在一个实施例中，可以采用沉积或者溅射工艺在第一绝缘物层31上形成第二半导体层22。在一个实施例中，可以采用MBE或者MOCVD等工艺在第二半导体层22上形成下一个半导体层结构34的第三半导体层23。
接下来，如图3C所示，至少蚀刻所述一个或多个半导体层结构34、第一半导体层21和第四半导体层24以形成鳍片结构。在该步骤中，该蚀刻使得鳍片结构两侧形成沟槽26。在一个实施例中，该蚀刻还可以蚀刻半导体衬底20的一部分，如图3C所示。
接下来，如图3D所示，在沟槽26中部分地填充第二绝缘物层32。
至此，提供了根据本发明另一实施例的半导体装置的制造方法。
由此，本发明还提供了另一实施例的半导体装置。如图3D所示，该半导体装置包括：衬底和位于衬底上的鳍片结构。
在一个实施例中，如图3D所示，衬底可以包括半导体衬底(例如硅衬底)20和位于半导体衬底20上的第四半导体层(例如InAlAs)24。例如，第四半导体层24的材料可以包括InAlAs。在一个实施例中，第四半导体层24的厚度可以为
Figure BDA0001006241700000131
至
Figure BDA0001006241700000132
例如
Figure BDA0001006241700000133
或
Figure BDA0001006241700000134
等。
在一个实施例中，如图3D所示，鳍片结构可以包括：在衬底上的第一半导体层(例如InGaAs)21，以及在第一半导体层21上的堆叠的一个或多个半导体层结构34。该半导体层结构34可以包括：第一绝缘物层(例如高介电常数材料层)31和在第一绝缘物层31上的第二半导体层(例如InGaAs)22。其中，第一半导体层21的材料的构成元素与第二半导体层22的材料的构成元素相同。在一个实施例中，该半导体层结构34还可以包括第三半导体层23。在该半导体层结构34中，第一绝缘物层31夹在第三半导体层23和第二半导体层22之间。其中第三半导体层23和第二半导体层22的材料包含至少一种共同的构成元素。
在一个实施例中，第三半导体层23的材料可以包括Ⅲ-Ⅴ族化合物。在一个实施例中，第三半导体层23的材料可以包含两种构成元素。例如，第三半导体层23的材料可以包括InP。在一个实施例中，第三半导体层23的厚度可以为
Figure BDA0001006241700000135
至
Figure BDA0001006241700000136
例如
Figure BDA0001006241700000137
或
Figure BDA0001006241700000138
等。
在一个实施例中，如图3D所示，鳍片结构两侧形成有沟槽26。该半导体装置还可以包括部分地填充沟槽26的第二绝缘物层32。
在本发明另一些实施例的半导体装置中，可以在第二半导体层(例如InGaAs)22中形成源极和漏极，并且还可以在本发明的鳍片结构上形成栅极，从而可以形成NMOS或者PMOS器件，其中第二半导体层22的一部分可以作为沟道区。相比现有技术的没有插入绝缘物层的鳍片结构，在本发明的鳍片结构中插入一个或多个绝缘物层(例如第一绝缘物层31)，可以使得利用本发明的鳍片结构形成的半导体器件得到更高的导通电流与关断电流比，从而提供器件性能。
在本发明的一个实施例中，鳍片结构中的半导体层结构的第二半导体层和第三半导体层的材料采用Ⅲ-Ⅴ族化合物。例如第二半导体层的材料采用InGaAs，第三半导体层的材料采用InP。这可以减小鳍片结构顶部的应力作用，而且Ⅲ-Ⅴ族化合物具有较高的迁移率，从而可以提高器件的电学性能。
图4是示出根据本发明另一实施例的半导体装置的制造方法的流程图。图5A、图5B、图6A、图6B、图7A、图7B、图8A、图8B、图9A和图9B分别是示意性地示出根据本发明另一实施例的半导体装置的制造过程中若干阶段的结构的横截面示意图。下面结合图4、图5A、图5B、图6A、图6B、图7A、图7B、图8A、图8B、图9A和图9B详细描述根据本发明另一实施例的半导体装置的制造过程。
如图4所示，在步骤S401，在衬底上形成第一半导体层。
图5A是示意性地示出根据本发明另一实施例的半导体装置的制造过程中步骤S401的结构沿着纵向方向截取的横截面示意图。图5B是示意性地示出图5A中的结构沿着线A-A’截取的横截面示意图。如图5A和图5B所示，例如可以利用溅射工艺在衬底上形成第一半导体层41。该衬底例如可以包括半导体衬底40。该衬底的材料例如可以包括硅，例如可以为掺杂硼的硅或者未掺杂的硅。例如，掺杂硼的硅可以具有较好的蚀刻选择比，例如相对未掺杂的硅，掺杂硼的硅可以具有较慢的蚀刻速度。在一个实施例中，第一半导体层41的材料可以包括锗锡(Ge1-xSnx)。在一个实施例中，该第一半导体层41的厚度可以为5nm至50nm，例如10nm、30nm等。
在一个实施例中，所述衬底还可以包括第四半导体层(例如该第四半导体层形成在半导体衬底40上，图5A和图5B中未示出)，第一半导体层41生长在第四半导体层上。
回到图4，在步骤S402，在第一半导体层上形成堆叠的一个或多个半导体层结构。
图6A是示意性地示出根据本发明另一实施例的半导体装置的制造过程中步骤S402的结构沿着纵向方向截取的横截面示意图。图6B是示意性地示出图6A中的结构沿着线B-B’截取的横截面示意图。如图6A和图6B所示，在第一半导体层41上形成堆叠的一个或多个半导体层结构50。该半导体层结构50可以包括第二半导体层42和位于第二半导体层42上的第三半导体层43。其中第二半导体层42和第三半导体层43的材料包含至少一种共同的构成元素。第一半导体层41的材料的构成元素与第三半导体层43的材料的构成元素相同。
在一个实施例中，第二半导体层42的材料可以包括锗(Ge)。在一个实施例中，该第二半导体层42的厚度可以为5nm至50nm，例如10nm、30nm等。
在一个实施例中，第三半导体层43的材料可以包括锗锡。在一个实施例中，该第三半导体层43的厚度可以为5nm至50nm，例如10nm、30nm等。
需要注意的是，虽然图6A和图6B中示出了两个半导体层结构50，但是本领域技术人员应该明白，在第一半导体层41上可以形成多于或少于两个的半导体层结构50，因此本发明的范围并不仅限于此。
在一个实施例中，可以通过例如外延工艺在第一半导体层41上形成第二半导体层42。在一个实施例中，可以通过例如外延工艺在第二半导体层42上形成第三半导体层43。在一个实施例中，可以通过例如外延工艺在第三半导体层43上形成下一个半导体层结构50的第二半导体层42。
回到图4，在步骤S403，至少蚀刻所述一个或多个半导体层结构和第一半导体层以形成鳍片结构。
图7A是示意性地示出根据本发明另一实施例的半导体装置的制造过程中步骤S403的结构沿着纵向方向截取的横截面示意图。图7B是示意性地示出图7A中的结构沿着线C-C’截取的横截面示意图。如图7A和图7B所示，至少蚀刻所述一个或多个半导体层结构50和第一半导体层41以形成鳍片结构。
在一个实施例中，如图7A和图7B所示，该鳍片结构可以包括在纵向方向上位于鳍片结构中部的第一部分61和分别与第一部分61两侧邻接的第二部分62和第三部分63。在一个实施例中，如图7B所示，第一部分61的横向尺寸小于第二部分62的横向尺寸，并且小于第三部分63的横向尺寸。
在一个实施例中，该蚀刻以形成鳍片结构的步骤可以包括：在所述一个或多个半导体层结构50上形成图案化的第二掩模层(例如光致抗蚀剂，图中未示出)，可选地，该蚀刻步骤还可以包括：利用该第二掩模层至少蚀刻所述一个或多个半导体层结构50和第一半导体层41以形成鳍片结构。例如可以采用基于氯气(Cl2)的IEP(Interferometer endpoint，干涉法蚀刻终点)或者ICP(Inductively coupled plasma，电感耦合等离子体)工艺实施这里的蚀刻步骤。可选地，该蚀刻步骤还可以包括：去除该第二掩模层。
回到图4，在步骤S404，选择性地去除鳍片结构中的第二半导体层，以在该鳍片结构的第一半导体层与第三半导体层之间以及各个第三半导体层之间形成空隙。
图8A是示意性地示出根据本发明另一实施例的半导体装置的制造过程中步骤S404的结构沿着纵向方向截取的横截面示意图。图8B是示意性地示出图8A中的结构沿着线D-D’截取的横截面示意图。如图8A和图8B所示，选择性地去除鳍片结构中的第二半导体层42，以在该鳍片结构的第一半导体层41与第三半导体层43之间以及各个第三半导体层43之间形成空隙70。
在一个实施例中，该选择性地去除步骤可以包括：可以在蚀刻形成的上述鳍片结构上例如通过涂覆工艺形成图案化的第三掩模层(例如光致抗蚀剂)，以将第二部分62和第三部分63覆盖。可选地，该选择性地去除步骤还可以包括：可以采用例如基于CF4(四氟化碳)的微波蚀刻工艺去除第一部分61中的第二半导体层42。可选地，该选择性地去除步骤还可以包括：去除该第三掩模层。
回到图5，在步骤S405，形成绝缘物层以填充空隙。
图9A是示意性地示出根据本发明另一实施例的半导体装置的制造过程中步骤S405的结构沿着纵向方向截取的横截面示意图。图9B是示意性地示出图9A中的结构沿着线E-E’截取的横截面示意图。如图9A和图9B所示，形成绝缘物层71以填充空隙70。例如，该绝缘物层的材料可以包括二氧化硅。
在一个实施例中，形成该绝缘物层的步骤可以包括：例如可以采用FCVD(FlowableChemical Vapor Deposition，可流动化学气相沉积)工艺沉积绝缘物层以覆盖选择性去除步骤后的鳍片结构(例如图8A所示的结构)。可选地，形成该绝缘物层的步骤还可以包括：(例如采用回蚀工艺)选择性地去除绝缘物层的一部分，保留填充在空隙中的绝缘物层。
至此，提供了根据本发明另一实施例的半导体装置的制造方法。
由此，本发明还提供了另一种半导体装置，例如如图9A和图9B所示，该半导体装置可以包括：衬底和位于衬底上的鳍片结构。在一个实施例中，该衬底可以包括半导体衬底40。例如，该衬底的材料可以包括硅(例如可以为掺杂硼的硅或者未掺杂的硅)。
在一个实施例中，该鳍片结构可以包括：在衬底上的第一半导体层41，以及在第一半导体层41上的堆叠的一个或多个半导体层结构51。该半导体层结构51可以包括绝缘物层71和位于绝缘物层71上的第三半导体层43。第一半导体层41的材料的构成元素与第三半导体层43的材料的构成元素相同。
在一个实施例中，第一半导体层41的材料可以包括锗锡。在一个实施例中，第一半导体层41的厚度可以为5nm至50nm，例如10nm、30nm等。
在一个实施例中，第三半导体层43的材料可以包括锗锡。在一个实施例中，第三半导体层43的厚度可以为5nm至50nm，例如10nm、30nm等。
在一个实施例中，绝缘物层71的材料可以包括二氧化硅。
在一个实施例中，如图9A所示，该鳍片结构可以包括在纵向方向上位于鳍片结构中部的第一部分61和分别与第一部分61两侧邻接的第二部分62和第三部分63。其中第二部分62和第三部分63分别可以包括位于第一半导体层41与第三半导体层43之间的第二半导体层42和位于各个第三半导体层43之间的第二半导体层42。在一个实施例中，如图9B所示，第一部分61的横向尺寸小于第二部分62的横向尺寸，并且小于第三部分63的横向尺寸。
在本发明一个实施例的半导体装置中，可以在第三半导体层(例如锗锡)43中形成源极和漏极，并且可以在本发明的鳍片结构上形成栅极，从而可以形成NMOS或者PMOS器件，其中第三半导体层可以作为沟道区。相比现有技术的没有插入绝缘物层的鳍片结构，在本发明的鳍片结构中插入一个或多个绝缘物层(例如绝缘物层71)，可以使得利用本发明的鳍片结构形成的半导体器件得到更高的导通电流与关断电流比，从而提供器件性能。
在一个实施例中，在蚀刻形成鳍片结构之前，半导体装置的制造方法还可以包括在所述一个或多个半导体层结构上形成第二半导体层。在一个实施例中，所述蚀刻步骤还包括蚀刻所述一个或多个半导体层结构上的第二半导体层。在一个实施例中，所述选择性地去除步骤还包括去除了所述一个或多个半导体层结构上的第二半导体层。
图10A、图10B、图11A、图11B、图12A、图12B、图13A、图13B、图14A和图14B分别是示意性地示出根据本发明另一实施例的半导体装置的制造过程中若干阶段的结构的横截面示意图。下面结合图10A、图10B、图11A、图11B、图12A、图12B、图13A、图13B、图14A和图14B详细描述根据本发明另一实施例的半导体装置的制造过程。
首先，如图10A和图10B所示，在衬底上形成第一半导体层41。在该实施例中，该衬底可以包括半导体衬底(例如硅衬底)40和形成在半导体衬底40上的第四半导体层(例如锗硅)44，其中，第一半导体层(例如锗锡)41生长在第四半导体层44上。在一个实施例中，该第四半导体层44的材料可以包括锗硅(SiGe)。在一个实施例中，该第四半导体层44的厚度可以为5nm至50nm，例如10nm、30nm等。
在一个实施例中，可以通过外延工艺在半导体衬底40上形成第四半导体层44。在一个实施例中，可以通过外延工艺在第四半导体层44上形成第一半导体层41。
接下来，如图11A和图11B所示，在第一半导体层41上形成堆叠的一个或多个半导体层结构50。该半导体层结构50可以包括第二半导体层(例如锗)42和位于第二半导体层42上的第三半导体层(例如锗锡)43。其中第二半导体层42和第三半导体层43的材料包含至少一种共同的构成元素。第一半导体层41的材料的构成元素与第三半导体层43的材料的构成元素相同。
接下来，如图11A和图11B所示，例如通过外延工艺在所述一个或多个半导体层结构50上形成第二半导体层(例如锗)42。
接下来，如图12A和图12B所示，蚀刻所述一个或多个半导体结构50上的第二半导体层42、所述一个或多个半导体层结构50、第一半导体层41和第四半导体层44以形成鳍片结构。该鳍片结构可以包括在纵向方向上位于鳍片结构中部的第一部分61和分别与第一部分61两侧邻接的第二部分62和第三部分63。
接下来，如图13A和图13B所示，选择性地去除鳍片结构中的第二半导体层42，以在该鳍片结构的第一半导体层41与第三半导体层43之间以及各个第三半导体层43之间形成空隙70。
在一个实施例中，该选择性去除步骤还去除了第四半导体层44的一部分(例如该第四半导体层44的位于第一部分61中的部分)，以在半导体衬底40与第一半导体层41之间形成空隙70。
在一个实施例中，所述选择性地去除步骤还包括去除了所述一个或多个半导体层结构50上的第二半导体层42。
接下来，如图14A和图14B所示，形成绝缘物层71以填充空隙70。
至此，提供了根据本发明另一实施例的半导体装置的制造方法。
由此，本发明还提供了另一实施例的半导体装置，如图14A和图14B所示，该半导体装置可以包括衬底和位于衬底上的鳍片结构。在一个实施例中，该衬底可以包括半导体衬底40。在一个实施例中，该衬底还可以包括第四半导体层44，该第四半导体层44形成在半导体衬底40上。在一个实施例中，该第四半导体层44的材料可以包括SiGe。在一个实施例中，该第四半导体层44的厚度可以为5nm至50nm，例如10nm、30nm等。
在一个实施例中，该鳍片结构可以包括：在衬底上的第一半导体层41(例如如图14A所示，该第一半导体层41位于第四半导体层44上)，以及在第一半导体层41上的堆叠的一个或多个半导体层结构51。该半导体层结构51可以包括绝缘物层71和位于绝缘物层71上的第三半导体层43。第一半导体层41的材料的构成元素与第三半导体层43的材料的构成元素相同。在一个实施例中，如图14A所示，绝缘物层71还可以形成在半导体衬底40与第一半导体层41之间。
在本发明另一实施例的半导体装置中，可以在第三半导体层(例如锗锡)43中形成源极和漏极，并且可以在本发明的鳍片结构上形成栅极，从而可以形成NMOS或者PMOS器件，其中第三半导体层的一部分可以作为沟道区。相比现有技术的没有插入绝缘物层的鳍片结构，在本发明的鳍片结构中插入一个或多个绝缘物层(例如绝缘物层71)，可以使得利用本发明的鳍片结构形成的半导体器件得到更高的导通电流与关断电流比，从而提供器件性能。
至此，已经详细描述了根据本发明的制造半导体装置的方法和所形成的半导体装置。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (22)

1.一种半导体装置的制造方法，其特征在于，包括以下步骤：
在衬底上形成第一半导体层；
在所述第一半导体层上形成堆叠的一个或多个半导体层结构，所述半导体层结构包括：第一绝缘物层和在所述第一绝缘物层上的第二半导体层；所述第一半导体层的材料的构成元素与所述第二半导体层的材料的构成元素相同；以及
至少蚀刻所述一个或多个半导体层结构和所述第一半导体层以形成鳍片结构；
所述半导体层结构还包括第三半导体层，在该半导体层结构中，所述第一绝缘物层夹在所述第三半导体层和所述第二半导体层之间，其中所述第三半导体层和所述第二半导体层的材料不完全相同且包含至少一种共同的构成元素。
2.根据权利要求1所述半导体装置的制造方法，其特征在于，
所述第三半导体层和所述第二半导体层的材料分别包括Ⅲ-Ⅴ族化合物。
3.根据权利要求1所述半导体装置的制造方法，其特征在于，
所述第三半导体层的材料包含两种构成元素，
所述第二半导体层的材料包含三种构成元素。
4.根据权利要求1所述半导体装置的制造方法，其特征在于，
所述衬底还包括第四半导体层，所述第一半导体层生长在所述第四半导体层上。
5.根据权利要求1所述半导体装置的制造方法，其特征在于，
所述衬底还包括高k电介质层，所述第一半导体层形成在所述高k电介质层上。
6.根据权利要求1所述半导体装置的制造方法，其特征在于，
所述衬底的材料包括硅；
所述第一半导体层的材料包括InGaAs；
所述第二半导体层的材料包括InGaAs；
所述第一绝缘物层的材料包括高介电常数材料。
7.根据权利要求1所述半导体装置的制造方法，其特征在于，
所述第三半导体层的材料包括InP。
8.根据权利要求4所述半导体装置的制造方法，其特征在于，
所述第四半导体层的材料包括InAlAs。
9.根据权利要求6所述半导体装置的制造方法，其特征在于，
所述高介电常数材料包括HfO2。
10.根据权利要求1所述半导体装置的制造方法，其特征在于，
所述蚀刻使得所述鳍片结构两侧形成沟槽，
所述制造方法还包括：在所述沟槽中部分地填充第二绝缘物层。
11.一种半导体装置的制造方法，其特征在于，包括：
在衬底上形成第一半导体层；
在所述第一半导体层上形成堆叠的一个或多个半导体层结构，所述半导体层结构包括第二半导体层和位于所述第二半导体层上的第三半导体层，其中所述第二半导体层和所述第三半导体层的材料包含至少一种共同的构成元素，所述第一半导体层的材料的构成元素与所述第三半导体层的材料的构成元素相同；
至少蚀刻所述一个或多个半导体层结构和所述第一半导体层以形成鳍片结构；
选择性地去除所述鳍片结构中的第二半导体层，以在所述鳍片结构的第一半导体层与第三半导体层之间以及各个第三半导体层之间形成空隙；以及
形成绝缘物层以填充所述空隙；
其中，在蚀刻形成鳍片结构之前，所述方法还包括在所述一个或多个半导体层结构上形成第二半导体层；
所述蚀刻步骤还包括蚀刻所述一个或多个半导体层结构上的所述第二半导体层；
所述选择性地去除步骤还包括完全去除所述一个或多个半导体层结构上的所述第二半导体层。
12.根据权利要求11所述半导体装置的制造方法，其特征在于，
所述衬底还包括第四半导体层，所述第一半导体层生长在所述第四半导体层上。
13.根据权利要求11所述半导体装置的制造方法，其特征在于，
所述衬底的材料包括硅；
所述第一半导体层的材料包括锗锡；
所述第二半导体层的材料包括锗；
所述第三半导体层的材料包括锗锡；
所述绝缘物层的材料包括二氧化硅。
14.一种半导体装置，其特征在于，包括：
衬底；以及
位于所述衬底上的鳍片结构，所述鳍片结构包括：
在所述衬底上的第一半导体层；以及
在所述第一半导体层上的堆叠的一个或多个半导体层结构，所述半导体层结构包括：第一绝缘物层和在所述第一绝缘物层上的第二半导体层；所述第一半导体层的材料的构成元素与所述第二半导体层的材料的构成元素相同；
所述半导体层结构还包括第三半导体层，在该半导体层结构中，所述第一绝缘物层夹在所述第三半导体层和所述第二半导体层之间，其中所述第三半导体层和所述第二半导体层的材料不完全相同且包含至少一种共同的构成元素。
15.根据权利要求14所述半导体装置，其特征在于，
所述第三半导体层和所述第二半导体层的材料分别包括Ⅲ-Ⅴ族化合物。
16.根据权利要求14所述半导体装置，其特征在于，
所述第三半导体层的材料包含两种构成元素，
所述第二半导体层的材料包含三种构成元素。
17.根据权利要求14所述半导体装置，其特征在于，
所述衬底还包括第四半导体层，所述第一半导体层生长在所述第四半导体层上。
18.根据权利要求14所述半导体装置，其特征在于，
所述衬底还包括高k电介质层，所述第一半导体层形成在所述高k电介质层上。
19.根据权利要求14所述半导体装置，其特征在于，
所述衬底的材料包括硅；
所述第一半导体层的材料包括InGaAs；
所述第二半导体层的材料包括InGaAs；
所述第一绝缘物层的材料包括高介电常数材料。
20.根据权利要求14所述半导体装置，其特征在于，
所述第三半导体层的材料包括InP。
21.根据权利要求17所述半导体装置，其特征在于，
所述第四半导体层的材料包括InAlAs。
22.根据权利要求19所述半导体装置，其特征在于，
所述高介电常数材料包括HfO2。
CN201610379438.4A 2016-06-01 2016-06-01 半导体装置及其制造方法 Active CN107452793B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201610379438.4A CN107452793B (zh) 2016-06-01 2016-06-01 半导体装置及其制造方法
US15/473,164 US10374065B2 (en) 2016-06-01 2017-03-29 Method and device for compound semiconductor fin structure
EP17173727.3A EP3252826A1 (en) 2016-06-01 2017-05-31 Method and device for compound semiconductor fin structure
US16/447,818 US10937896B2 (en) 2016-06-01 2019-06-20 Device for compound semiconductor Fin structure
US17/164,253 US11710780B2 (en) 2016-06-01 2021-02-01 Semiconductor device fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610379438.4A CN107452793B (zh) 2016-06-01 2016-06-01 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN107452793A CN107452793A (zh) 2017-12-08
CN107452793B true CN107452793B (zh) 2020-07-28

Family

ID=58994868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610379438.4A Active CN107452793B (zh) 2016-06-01 2016-06-01 半导体装置及其制造方法

Country Status (3)

Country Link
US (3) US10374065B2 (zh)
EP (1) EP3252826A1 (zh)
CN (1) CN107452793B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107452793B (zh) 2016-06-01 2020-07-28 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101375399A (zh) * 2006-01-30 2009-02-25 Nxp股份有限公司 Mos器件和制造mos器件的方法
CN103378157A (zh) * 2012-04-11 2013-10-30 台湾积体电路制造股份有限公司 半导体器件沟道系统及方法
CN104916587A (zh) * 2015-05-06 2015-09-16 深圳市海泰康微电子有限公司 用于高密度集成电路设计的半导体器件及其制备方法
CN105336587A (zh) * 2014-06-17 2016-02-17 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2795555B1 (fr) * 1999-06-28 2002-12-13 France Telecom Procede de fabrication d'un dispositif semi-conducteur comprenant un empilement forme alternativement de couches de silicium et de couches de materiau dielectrique
US6894337B1 (en) * 2004-02-02 2005-05-17 Advanced Micro Devices, Inc. System and method for forming stacked fin structure using metal-induced-crystallization
KR100612415B1 (ko) * 2004-04-09 2006-08-16 삼성전자주식회사 올 어라운드된 채널 영역을 갖는 트랜지스터 및 그 제조방법
JP2005354023A (ja) * 2004-05-14 2005-12-22 Seiko Epson Corp 半導体装置および半導体装置の製造方法
KR100702011B1 (ko) * 2005-03-16 2007-03-30 삼성전자주식회사 다중 게이트 트랜지스터들을 채택하는 씨모스 에스램 셀들및 그 제조방법들
US8779495B2 (en) * 2007-04-19 2014-07-15 Qimonda Ag Stacked SONOS memory
US7485520B2 (en) * 2007-07-05 2009-02-03 International Business Machines Corporation Method of manufacturing a body-contacted finfet
US7943530B2 (en) * 2009-04-03 2011-05-17 International Business Machines Corporation Semiconductor nanowires having mobility-optimized orientations
JP5073014B2 (ja) * 2010-06-11 2012-11-14 株式会社東芝 半導体装置およびその製造方法
JP2013069885A (ja) * 2011-09-22 2013-04-18 Toshiba Corp 半導体装置およびその製造方法
US9159824B2 (en) * 2013-02-27 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with strained well regions
US8872161B1 (en) * 2013-08-26 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrate circuit with nanowires
US9570609B2 (en) * 2013-11-01 2017-02-14 Samsung Electronics Co., Ltd. Crystalline multiple-nanosheet strained channel FETs and methods of fabricating the same
US9355920B2 (en) * 2014-03-10 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming semiconductor devices and FinFET devices, and FinFET devices
US9601576B2 (en) * 2014-04-18 2017-03-21 International Business Machines Corporation Nanowire FET with tensile channel stressor
US9647098B2 (en) * 2014-07-21 2017-05-09 Samsung Electronics Co., Ltd. Thermionically-overdriven tunnel FETs and methods of fabricating the same
US9673277B2 (en) * 2014-10-20 2017-06-06 Applied Materials, Inc. Methods and apparatus for forming horizontal gate all around device structures
US9929154B2 (en) * 2014-11-13 2018-03-27 United Microelectronics Corp. Fin shape structure
US9780166B2 (en) * 2015-03-30 2017-10-03 International Business Machines Corporation Forming multi-stack nanowires using a common release material
US9818872B2 (en) * 2015-06-30 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
US9583399B1 (en) * 2015-11-30 2017-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9929266B2 (en) * 2016-01-25 2018-03-27 International Business Machines Corporation Method and structure for incorporating strain in nanosheet devices
US9755017B1 (en) * 2016-03-01 2017-09-05 International Business Machines Corporation Co-integration of silicon and silicon-germanium channels for nanosheet devices
CN107452793B (zh) 2016-06-01 2020-07-28 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
KR102429611B1 (ko) * 2016-06-10 2022-08-04 삼성전자주식회사 반도체 장치 제조 방법
US9847391B1 (en) * 2017-04-05 2017-12-19 Globalfoundries Inc. Stacked nanosheet field-effect transistor with diode isolation
US10283414B2 (en) * 2017-06-20 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation manufacturing method for semiconductor structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101375399A (zh) * 2006-01-30 2009-02-25 Nxp股份有限公司 Mos器件和制造mos器件的方法
CN103378157A (zh) * 2012-04-11 2013-10-30 台湾积体电路制造股份有限公司 半导体器件沟道系统及方法
CN105336587A (zh) * 2014-06-17 2016-02-17 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN104916587A (zh) * 2015-05-06 2015-09-16 深圳市海泰康微电子有限公司 用于高密度集成电路设计的半导体器件及其制备方法

Also Published As

Publication number Publication date
US10937896B2 (en) 2021-03-02
US10374065B2 (en) 2019-08-06
US11710780B2 (en) 2023-07-25
EP3252826A1 (en) 2017-12-06
US20170352739A1 (en) 2017-12-07
US20210167186A1 (en) 2021-06-03
CN107452793A (zh) 2017-12-08
US20190305108A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
US20210313429A1 (en) Multi-gate device and method of fabrication thereof
US11637207B2 (en) Gate-all-around structure and methods of forming the same
US10872893B2 (en) Dual nitride stressor for semiconductor device and method of manufacturing
US9246004B2 (en) Strained structures of semiconductor devices
US20160365414A1 (en) FINFET Structures and Methods of Forming the Same
CN106463410B (zh) 形成iii-v族通道的方法
US11018224B2 (en) Semiconductor device with epitaxial source/drain
US11152488B2 (en) Gate-all-around structure with dummy pattern top in channel region and methods of forming the same
US9954104B2 (en) Multiwidth finFET with channel cladding
CN107452679B (zh) 半导体装置及其制造方法
TW201318070A (zh) 半導體裝置及其形成方法
US10062688B2 (en) Semiconductor device with epitaxial source/drain
US11145765B2 (en) Gate-all-around structure with self substrate isolation and methods of forming the same
US11362199B2 (en) Semiconductor device and method
US11749742B2 (en) Self-aligned inner spacer on gate-all-around structure and methods of forming the same
US20140264493A1 (en) Semiconductor Device and Fabricating the Same
CN107452793B (zh) 半导体装置及其制造方法
CN112018113A (zh) 半导体装置及其形成方法
US20240055502A1 (en) Semiconductor device and formation method thereof
US20150380552A1 (en) Transistor structure and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant