DE102011079307A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102011079307A1
DE102011079307A1 DE102011079307A DE102011079307A DE102011079307A1 DE 102011079307 A1 DE102011079307 A1 DE 102011079307A1 DE 102011079307 A DE102011079307 A DE 102011079307A DE 102011079307 A DE102011079307 A DE 102011079307A DE 102011079307 A1 DE102011079307 A1 DE 102011079307A1
Authority
DE
Germany
Prior art keywords
region
impurity
semiconductor
impurity region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102011079307A
Other languages
English (en)
Other versions
DE102011079307B4 (de
Inventor
Tomohide Terashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102011079307A1 publication Critical patent/DE102011079307A1/de
Application granted granted Critical
Publication of DE102011079307B4 publication Critical patent/DE102011079307B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Auf einer Hauptoberfläche eines Halbleitersubstrats (1) ist eine N–-Halbleiterschicht (2) mit einem dielektrischen Abschnitt (3), der einen verhältnismäßig dünnen und einen verhältnismäßig dicken Abschnitt (3a, 3b) enthält, die dazwischen liegen, ausgebildet. In einem vorgegebenen Gebiet der N–-Halbleiterschicht (2) sind ein N-Störstellengebiet (5) und ein P-Störstellengebiet (4) ausgebildet. Auf einer Oberfläche eines Abschnitts des P-Störstellengebiets (4) zwischen dem N-Störstellengebiet (5) und der N–-Halbleiterschicht (2) ist eine Gate-Elektrode (9) ausgebildet. In einem vorgegebenen Gebiet der N–-Halbleiterschichiet (4) ist ein weiteres P-Störstellengebiet (6) ausgebildet. Als ein Verarmungsschicht-Sperrabschnitt ist von der Oberfläche der N–-Halbleiterschicht (2) bis zu dem dielektrischen Abschnitt (3) ein weiteres N-Störstellengebiet (13) mit einer höheren Störstellenkonzentration als die N–-Halbleiterschicht (2) ausgebildet.

Description

  • Die Erfindung betrifft das Gebiet der Halbleitervorrichtungen und insbesondere eine Halbleitervorrichtung, die auf eine Wechselrichterschaltung oder dergleichen angewendet wird.
  • Eine Wechselrichterschaltung, die eine Gleichspannung in eine Wechselspannung umsetzt, wird für den Betrieb einer Last wie etwa eines Induktionsmotors verwendet. Für die Wechselrichterschaltung wird ein Isolierschicht-Bipolartransistor (IGBT) als eine Schaltvorrichtung angewendet.
  • Für eine Halbleitervorrichtung dieses Typs wird ein SOI-Substrat (Silicium-auf-Isolator-Substrat) verwendet. In dem SOI-Substrat ist auf einer Hauptoberfläche eines Halbleitersubstrats eine N–-Halbleiterschicht ausgebildet, wobei zwischen der Hauptoberfläche und der N–-Halbleiterschicht eine Isolierlage liegt. In der N–-Halbleiterschicht ist von der Oberfläche der N–-Halbleiterschicht bis in eine vorgegebene Tiefe ein erstes N-Störstellengebiet ausgebildet. Es ist ein P-Störstellengebiet ausgebildet, das das erste N-Störstellengebiet seitlich und von unten umgibt. Auf einer Oberfläche eines Abschnitts des ersten P-Störstellengebiets zwischen dem ersten N-Störstellengebiet und der N–-Halbleiterschicht ist eine Gate-Elektrode ausgebildet, wobei zwischen der Oberfläche und der Gate-Elektrode eine Gate-Isolierlage liegt. Ferner ist eine Emitterelektrode ausgebildet, die mit den jeweiligen Oberflächen des ersten P-Störstellengebiets und des ersten N-Störstellengebiets in Kontakt steht.
  • In einem vorgegebenen Gebiet der N–-Halbleiterschicht ist in einer Entfernung von dem ersten P-Störstellengebiet von der Oberfläche der N–-Halbleiterschicht bis in eine vorgegebene Tiefe ein zweites P-Störstellengebiet ausgebildet. Es ist eine Kollektorelektrode ausgebildet, die mit der Oberfläche des zweiten P-Störstellengebiets in Kontakt steht. In einem weiteren vorgegebenen Gebiet der N–-Halbleiterschicht ist in einer vorgegebenen Entfernung auf einer Seite des zweiten P-Störstellengebiets, auf der sich das erste P-Störstellengebiet befindet, von der Oberfläche der N–-Halbleiterschicht bis in eine vorgegebene Tiefe ein zweites N-Störstellengebiet ausgebildet, das als eine Sperre gegen eine Verarmungsschicht dient. Die Emitterelektrode, die Kollektorelektrode und die Gate-Elektrode bilden die entsprechenden Elektroden des IGBT.
  • Während die Halbleitervorrichtung in einem Sperrzustand ist, dehnt sich eine Verarmungsschicht hauptsächlich von der Grenzfläche zwischen dem ersten P-Störstellengebiet und der N–-Halbleiterschicht in Richtung der N–-Halbleiterschicht aus. Zu dieser Zeit können die Störstellenkonzentration und die Dicke der N–-Halbleiterschicht so eingestellt werden, dass die gesamte N–-Halbleiterschicht in eine Verarmungsschicht umgewandelt wird. Unter der Bedingung, dass das elektrische Feld in dem Oberflächengebiet der N–-Halbleiterschicht im Wesentlichen gleichförmig ist, wird eine maximale Durchbruchspannung erhalten.
  • Falls unter dieser Bedingung die Entfernung (der Zwischenraum) zwischen dem Emitter (der Elektrode) und dem Kollektor (der Elektrode) erhöht wird, wird schließlich wegen einer Konzentration des elektrischen Felds in einem Abschnitt der N–-Halbleiterschicht direkt unter dem Kollektor (der Kollektorelektrode) die Durchbruchspannung insgesamt beschränkt. Im Fall des oben beschriebenen IGBT ist die Durchbruchspannung durch die Durchgreiferscheinung, bei der ein Ende der Verarmungsschicht mit dem zweiten P-Störstellengebiet in Kontakt gelangt, oder durch einen Leckstrom eines parasitären PNP-Transistors, der aus dem zweiten P-Störstellengebiet, aus der N–-Halbleiterschicht und aus dem ersten P-Störstellengebiet ausgebildet wird, bestimmt.
  • Um die Durchbruchspannung einer Halbleitervorrichtung zu erhöhen, wird allgemein eine Technik des Bereitstellens des zweiten N-Störstellengebiets, das als Sperre gegen die wie oben beschriebene Verarmungsschicht dient, genutzt. Eine Technik zum Erweitern der Kollektorelektrode in Richtung der Emitterseite wird ebenfalls genutzt.
  • Der Erfinder hat in JP06-188438 eine Halbleitervorrichtung vorgeschlagen, die einen dielektrischen Abschnitt mit einer vorgegebenen Dicke enthält, der zwischen einem Halbleitersubstrat und einer N–-Halbleiterschicht vorgesehen ist. In dieser Halbleitervorrichtung ist die Dicke eines Teils des dielektrischen Abschnitts direkt unter einer Kollektorelektrode größer als die Dicke des verbleibenden Teils des dielektrischen Abschnitts hergestellt. In der Struktur des Halbleitersubstrats, des dielektrischen Abschnitts und der N–-Halbleiterschicht (Schichtstruktur) sind die Stärke des elektrischen Felds des Halbleitersubstrats, des dielektrischen Abschnitts und der N–-Halbleiterschicht invers zum Verhältnis zwischen ihren jeweiligen Dielektrizitätskonstanten. Somit kann ein dielektrischer Abschnitt mit einer größeren Dicke bereitgestellt werden, um einen Spannungsabfall in dem dielektrischen Abstand weiter zu erhöhen und dementsprechend einen Spannungsabfall in einem Abschnitt der N–-Halbleiterschicht direkt unter dem Kollektor (der Kollektorelektrode), in den sich die Verarmungsschicht ausdehnen soll, zu verringern. Folglich wird der Spielraum für die Durchbruchspannung der gesamten Halbleitervorrichtung erhöht und kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung verbessert werden.
  • Wie aus dem Obigen ersichtlich ist, gibt es verschiedene Vorschläge, um die Durchbruchspannungscharakteristik von Halbleitervorrichtungen zu verbessern. Die Verbesserung der Durchbruchspannung für Halbleitervorrichtungen wird nicht nur für IGBT, sondern auch für einen p-Kanal-MOS-Transistor (p-Kanal-Metalloxid-Halbleitertransistor) (PMOS) gefordert, der als eine Vorrichtung zum Erzeugen eines Signals, das veranlasst, dass der IGBT eine Schaltoperation ausführt, angewendet wird.
  • Die Halbleitervorrichtung der Erfindung ist in der oben beschriebenen Entwicklung erdacht worden. Der Erfindung liegt daher die Aufgabe zugrunde, eine Halbleitervorrichtung mit weiter verbesserter Durchbruchspannungscharakteristik zu schaffen.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch eine Halbleitervorrichtung nach Anspruch 1 bzw. nach Anspruch 16. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Eine Halbleitervorrichtung der Erfindung enthält ein Halbleitersubstrat mit einer Hauptoberfläche, einen dielektrischen Abschnitt, ein Halbleitergebiet eines ersten Leitungstyps mit einer ersten Störstellenkonzentration, ein erstes Störstellengebiet des ersten Leitungstyps, ein zweites Störstellengebiet eines zweiten Leitungstyps, einen Gate-Elektrodenabschnitt, ein drittes Störstellengebiet des zweiten Leitungstyps mit einer zweiten Störstellenkonzentration und einen Verarmungsschicht-Sperrabschnitt, der ein leitendes Gebiet enthält. Der dielektrische Abschnitt ist so ausgebildet, dass er mit der Hauptoberfläche des Halbleitersubstrats in Kontakt steht und eine erste Dicke und eine zweite Dicke, die größer als die erste Dicke ist, aufweist. Das Halbleitergebiet des ersten Leitungstyps mit der ersten Störstellenkonzentration ist in Kontakt mit dem dielektrischen Abschnitt ausgebildet. Das erste Störstellengebiet des ersten Leitungstyps ist in einem ersten Gebiet des Halbleitergebiets direkt über einem Abschnitt, der ein Teil des dielektrischen Abschnitts ist, von einer Oberfläche des Halbleitergebiets bis in eine erste Tiefe ausgebildet und weist die erste Dicke auf. Das zweite Störstellengebiet des zweiten Leitungstyps ist in dem ersten Gebiet von der Oberfläche des Halbleitergebiets bis in eine zweite Tiefe ausgebildet, die größer als die erste Tiefe ist, wobei es das erste Störstellengebiet seitlich und von unten umgibt. Der Gate-Elektrodenabschnitt ist auf einer Oberfläche eines Abschnitts des zweiten Störstellengebiets zwischen dem ersten Störstellengebiet und dem Halbleitergebiet ausgebildet, wobei zwischen dem Gate-Elektrodenabschnitt und der Oberfläche des Abschnitts des zweiten Störstellengebiets eine Gate-Isolierlage liegt. Das dritte Störstellengebiet des zweiten Leitungstyps mit der zweiten Störstellenkonzentration ist in einem zweiten Gebiet des Halbleitergebiets in einer Entfernung von dem zweiten Störstellengebiet und direkt über einem Abschnitt, der ein Teil des dielektrischen Abschnitts ist, von der Oberfläche des Halbleitergebiets bis in eine dritte Tiefe ausgebildet und weist eine zweite Dicke auf. Der Verarmungsschicht-Sperrabschnitt, der ein leitendes Gebiet enthält, ist an einer vorgegebenen Stelle in dem zweiten Gebiet in der Weise ausgebildet, dass er von der Oberfläche des Halbleitergebiets ausgeht und den dielektrischen Abschnitt erreicht.
  • Eine weitere Halbleitervorrichtung der Erfindung enthält ein Halbleitersubstrat mit einer Hauptoberfläche, einen dielektrischen Abschnitt, ein Halbleitergebiet eines ersten Leitungstyps mit einer ersten Störstellenkonzentration, ein erstes Störstellengebiet eines zweiten Leitungstyps mit einer zweiten Störstellenkonzentration, ein zweites Störstellengebiet des zweiten Leitungstyps mit einer dritten Störstellenkonzentration, ein drittes Störstellengebiet des zweiten Leitungstyps, eine Gate-Elektrode und einen Verarmungsschicht-Sperrabschnitt, der ein leitendes Gebiet enthält. Der dielektrische Abschnitt ist so ausgebildet, dass er mit der Hauptoberfläche des Halbleitersubstrats in Kontakt steht und eine erste Dicke und eine zweite Dicke, die größer als die erste Dicke ist, aufweist. Das Halbleitergebiet des ersten Leitungstyps mit der ersten Störstellenkonzentration ist in Kontakt mit dem dielektrischen Abschnitt ausgebildet. Das erste Störstellengebiet des zweiten Leitungstyps mit der zweiten Störstellenkonzentration ist in einem ersten Gebiet des Halbleitergebiets direkt über einem Abschnitt, der ein Teil des dielektrischen Abschnitts ist, von einer Oberfläche des Halbleitergebiets bis in eine Tiefe ausgebildet, und weist die erste Dicke auf. Das zweite Störstellengebiet des zweiten Leitungstyps mit der dritten Störstellenkonzentration ist von dem ersten Störstellengebiet in Richtung eines zweiten Gebiets des Halbleitergebiets verlaufend direkt über einem Abschnitt, der ein Teil des dielektrischen Abschnitts ist, von der Oberfläche des Halbleitergebiets bis in eine vorgegebene Tiefe ausgebildet und weist die zweite Dicke auf. Das dritte Störstellengebiet des zweiten Leitungstyps ist in einer Entfernung von dem zweiten Störstellengebiet in dem zweiten Gebiet von der Oberfläche des Halbleitergebiets bis in eine vorgegebene Tiefe ausgebildet. Die Gate-Elektrode ist auf einer Oberfläche eines Abschnitts des Halbleitergebiets zwischen dem zweiten Störstellengebiet und dem dritten Störstellengebiet ausgebildet, wobei zwischen dem Gate-Elektrodenabschnitt und der Oberfläche des Abschnitts des Halbleitergebiets eine Gate-Isolierlage liegt. Der Verarmungsschicht-Sperrabschnitt, der ein leitendes Gebiet enthält, ist an einer vorgegebenen Stelle in dem zweiten Gebiet in der Weise ausgebildet, dass er von der Oberfläche des Halbleitergebiets ausgeht und den dielektrischen Abschnitt erreicht.
  • In der Halbleitervorrichtung der Erfindung ist an einer vorgegebenen Stelle in dem zweiten Gebiet ein Verarmungsschicht-Sperrabschnitt, der ein elektrisch leitendes Gebiet enthält, in der Weise ausgebildet, dass er von der Oberfläche des Halbleitergebiets bis zu dem dielektrischen Abschnitt verläuft. Dementsprechend kann in einem Sperrzustand sicher versperrt werden, dass sich eine Verarmungsschicht, die sich von der Grenzfläche zwischen dem zweiten Störstellengebiet und dem Halbleitergebiet in Richtung des Halbleitergebiets ausdehnt, weiter in das dritte Störstellengebiet ausdehnt, ohne die Durchbruchspannung zu verringern. Auf diese Weise wird der Spielraum der Durchbruchspannung erhöht und kann die Durchbruchspanungscharakteristik der Halbleitervorrichtung weiter verbessert werden.
  • In der weiteren Halbleitervorrichtung der Erfindung ist an einer vorgegebenen Stelle in dem zweiten Gebiet ein Verarmungsschicht-Sperrabschnitt, der ein elektrisch leitendes Gebiet enthält, in der Weise ausgebildet, dass er von der Oberfläche des Halbleitergebiets bis zu dem dielektrischen Abschnitt verläuft. Dementsprechend kann in einem Sperrzustand sicher versperrt werden, dass sich eine Verarmungsschicht, die sich von der Grenzfläche zwischen dem ersten Störstellengebiet und dem Halbleitergebiet in Richtung des Halbleitergebiets ausdehnt, weiter in das dritte Störstellengebiet ausdehnt, ohne die Durchbruchspannung zu verringern.
  • Auf diese Weise wird der Spielraum der Durchbruchspannung erhöht und kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung weiter verbessert werden.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
  • 1 ein Diagramm einer Wechselrichterschaltung, auf die eine Halbleitervorrichtung jeder Ausführungsform der Erfindung angewendet werden kann;
  • 2 eine Teildraufsicht einer Halbleitervorrichtung einer ersten Ausführungsform der Erfindung;
  • 3 einen Querschnitt entlang einer in 2 gezeigten Linie III-III in der ersten Ausführungsform;
  • 4 einen Querschnitt zur Darstellung eines Durchlassbetriebs der Halbleitervorrichtung in der ersten Ausführungsform;
  • 5 einen Querschnitt zur Darstellung, wie sich eine Verarmungsschicht ausdehnt, während die Halbleitervorrichtung in einem Sperrzustand ist, in der ersten Ausführungsform;
  • 6 einen Teilquerschnitt einer Halbleitervorrichtung eines Vergleichsbeispiels;
  • 7 einen Teilquerschnitt zur Darstellung, wie sich eine Verarmungsschicht ausdehnt, während die Halbleitervorrichtung des Vergleichsbeispiels in einem Sperrzustand ist;
  • 8 eine graphische Darstellung einer Beziehung zwischen der Stärke eines elektrischen Felds und einer Tiefe von einer Oberfläche einer N–-Halbleiterschicht zur Darstellung der Durchbruchspannung in der ersten Ausführungsform;
  • 9 eine Teildraufsicht einer Halbleitervorrichtung einer Änderung der ersten Ausführungsform;
  • 10 einen Teilquerschnitt einer Halbleitervorrichtung einer zweiten Ausführungsform;
  • 11 einen Querschnitt zur Darstellung, wie sich eine Verarmungsschicht ausdehnt, während die Halbleitervorrichtung in einem Sperrzustand ist, in der zweiten Ausführungsform;
  • 12 einen Teilquerschnitt einer Halbleitervorrichtung einer dritten Ausführungsform;
  • 13 einen Querschnitt zur Darstellung, wie sich eine Verarmungsschicht ausdehnt, während die Halbleitervorrichtung in einem Sperrzustand ist, in der dritten Ausführungsform;
  • 14 einen Teilquerschnitt einer Halbleitervorrichtung einer vierten Ausführungsform;
  • 15 einen Querschnitt zur Darstellung, wie sich eine Verarmungsschicht ausdehnt, während die Halbleitervorrichtung in einem Sperrzustand ist, in der vierten Ausführungsform;
  • 16 einen Teilquerschnitt einer Halbleitervorrichtung einer fünften Ausführungsform;
  • 17 einen Querschnitt zur Darstellung, wie sich eine Verarmungsschicht ausdehnt, während die Halbleitervorrichtung in einem Sperrzustand ist, in der fünften Ausführungsform;
  • 18 einen Teilquerschnitt einer Halbleitervorrichtung einer ersten Änderung in der fünften Ausführungsform;
  • 19 einen Querschnitt zur Darstellung, wie sich eine Verarmungsschicht ausdehnt, während die Halbeitervorrichtung der ersten Abwandlung in einem Sperrzustand ist, in der fünften Ausführungsform;
  • 20 eine Teildraufsicht einer Halbleitervorrichtung einer zweiten Abwandlung der fünften Ausführungsform;
  • 21 einen Querschnitt entlang einer in 20 gezeigten Linie XXI-XXI in der fünften Ausführungsform;
  • 22 einen Querschnitt entlang einer in 20 gezeigten Linie XXII-XXII in der fünften Ausführungsform;
  • 23, 24 einen ersten bzw. einen zweiten Querschnitt zur Darstellung, wie sich eine Verarmungsschicht ausdehnt, während die Halbleitervorrichtung der zweiten Abwandlung in einem Sperrzustand ist, in der fünften Ausführungsform;
  • 25 einen Teilquerschnitt einer Halbleitervorrichtung einer sechsten Ausführungsform;
  • 26 einen Querschnitt zur Darstellung, wie sich eine Verarmungsschicht ausdehnt, während die Halbleitervorrichtung in einem Sperrzustand ist, in der sechsten Ausführungsform;
  • 27 einen Teilquerschnitt einer Halbleitervorrichtung einer ersten Abwandlung der sechsten Ausführungsform;
  • 28 einen Querschnitt zur Darstellung, wie sich eine Verarmungsschicht ausdehnt, während die Halbleitervorrichtung der ersten Abwandlung in einem Sperrzustand ist, in der sechsten Ausführungsform;
  • 29 einen Teilquerschnitt einer Halbleitervorrichtung einer zweiten Abwandlung in der sechsten Ausführungsform;
  • 30 einen Querschnitt zur Darstellung, wie sich eine Verarmungsschicht ausdehnt, während die Halbleitervorrichtung der zweiten Abwandlung in einem Sperrzustand ist, in der sechsten Ausführungsform;
  • 31 eine Teildraufsicht einer Halbleitervorrichtung einer dritten Abwandlung in der sechsten Ausführungsform;
  • 32 eine vergrößerte Teildraufsicht einer Halbleitervorrichtung der dritten Abwandlung in der sechsten Ausführungsform;
  • 33 einen Teilquerschnitt entlang einer in 32 gezeigten Linie XXXIII-XXXIII in der sechsten Ausführungsform;
  • 34 einen Teilquerschnitt entlang einer in 32 gezeigten Linie XXXIV-XXXIV in der sechsten Ausführungsform;
  • 35, 36 einen ersten bzw. einen zweiten Querschnitt zur Darstellung, wie sich eine Verarmungsschicht ausdehnt, während die Halbleitervorrichtung der dritten Abwandlung in einem Sperrzustand ist, in der sechsten Ausführungsform;
  • 37 eine Teildraufsicht einer Halbleitervorrichtung einer siebenten Ausführungsform;
  • 38 einen Querschnitt entlang einer in 37 gezeigten Linie XXXVIII-XXXVIII in der siebenten Ausführungsform;
  • 39 einen Querschnitt zur Darstellung, wie sich eine Verarmungsschicht ausdehnt, während die Halbleitervorrichtung in einem Sperrzustand ist, in der siebenten Ausführungsform;
  • 40 einen Teilquerschnitt zur Darstellung, wie sich eine Verarmungsschicht ausdehnt, während eine Halbleitervorrichtung eines Vergleichsbeispiels in einem Sperrzustand ist;
  • 41 einen Teilquerschnitt einer Halbleitervorrichtung einer ersten Abwandlung in der siebenten Ausführungsform;
  • 42 einen Querschnitt zur Darstellung, wie sich eine Verarmungsschicht ausdehnt, während die Halbleitervorrichtung der ersten Abwandlung in einem Sperrzustand ist, in der siebenten Ausführungsform;
  • 43 einen Teilquerschnitt einer Halbleitervorrichtung einer zweiten Abwandlung in der siebenten Ausführungsform;
  • 44 einen Querschnitt zur Darstellung, wie sich eine Verarmungsschicht ausdehnt, während die Halbleitervorrichtung der zweiten Abwandlung in einem Sperrzustand ist, in der siebenten Ausführungsform;
  • 45 eine Teildraufsicht einer Halbleitervorrichtung einer achten Ausführungsform;
  • 46 eine vergrößerte Teildraufsicht der Halbleitervorrichtung in der achten Ausführungsform;
  • 47 einen Teilquerschnitt entlang einer in 46 gezeigten Linie XLVII-XLVII in der achten Ausführungsform;
  • 48 einen Teilquerschnitt entlang einer in 46 gezeigten Linie XLVIII-XLVIII in der achten Ausführungsform;
  • 49, 50 einen ersten bzw. einen zweiten Querschnitt zur Darstellung, wie sich eine Verarmungsschicht ausdehnt, während die Halbleitervorrichtung in einem Sperrzustand ist, in der achten Ausführungsform;
  • 51 eine vergrößerte Teildraufsicht einer Halbleitervorrichtung einer ersten Abwandlung in der achten Ausführungsform;
  • 52 einen Teilquerschnitt entlang einer in 51 gezeigten Linie LII-LII in der achten Ausführungsform;
  • 53 einen Teilquerschnitt entlang einer in 51 gezeigten Linie LIII-LIII in der achten Ausführungsform;
  • 54, 55 einen ersten bzw. einen zweiten Querschnitt zur Darstellung, wie sich eine Verarmungsschicht ausdehnt, während die Halbleitervorrichtung der ersten Abwandlung in einem Sperrzustand ist, in der achten Ausführungsform;
  • 56 eine vergrößerte Teildraufsicht einer Halbleitervorrichtung einer zweiten Abwandlung in der achten Ausführungsform;
  • 57 einen Teilquerschnitt entlang einer in 56 gezeigten Linie LVII-LVII in der achten Ausführungsform;
  • 58 einen Teilquerschnitt entlang einer in 56 gezeigten Linie LVIII-LVIII in der achten Ausführungsform;
  • 59, 60 einen ersten bzw. einen zweiten Querschnitt zur Darstellung, wie sich eine Verarmungsschicht ausdehnt, während die Halbleitervorrichtung der zweiten Abwandlung in einem Sperrzustand ist, in der achten Ausführungsform;
  • 61 eine vergrößerte Teildraufsicht einer Halbleitervorrichtung einer neunten Ausführungsform;
  • 62 einen Teilquerschnitt entlang einer in 61 gezeigten Linie LXII-LXII in der neunten Ausführungsform;
  • 63 einen Teilquerschnitt entlang einer in 61 gezeigten Linie LXIII-LXIII in der neunten Ausführungsform;
  • 64, 65 einen ersten bzw. einen zweiten Querschnitt zur Darstellung, wie sich eine Verarmungsschicht ausdehnt, während die Halbleitervorrichtung in einem Sperrzustand ist, in der neunten Ausführungsform;
  • 66 eine vergrößerte Draufsicht einer Halbleitervorrichtung einer zehnten Ausführungsform;
  • 67 einen Teilquerschnitt entlang einer in 66 gezeigten Linie LXVII-LXVII in der zehnten Ausführungsform;
  • 68 einen Teilquerschnitt entlang einer in 66 gezeigten Linie LXVIII-LXVIII in der zehnten Ausführungsform;
  • 69, 70 einen ersten bzw. einen zweiten Querschnitt zur Darstellung, wie sich eine Verarmungsschicht ausdehnt, während die Halbleitervorrichtung in einem Sperrzustand ist, in der zehnten Ausführungsform;
  • 71 eine vergrößerte Draufsicht einer Halbleitervorrichtung einer ersten Abwandlung in der zehnten Ausführungsform;
  • 72 einen Teilquerschnitt entlang einer in 71 gezeigten Linie LXXII-LXXII in der zehnten Ausführungsform;
  • 73 einen Teilquerschnitt entlang einer in 71 gezeigten Linie LXXIII-LXXIII in der zehnten Ausführungsform;
  • 74, 75 einen ersten bzw. einen zweiten Querschnitt zur Darstellung, wie sich eine Verarmungsschicht ausdehnt, während die Halbleitervorrichtung der ersten Abwandlung in einem Sperrzustand ist, in der zehnten Ausführungsform;
  • 76 eine vergrößerte Teildraufsicht einer Halbleitervorrichtung einer zweiten Abwandlung in der zehnten Ausführungsform;
  • 77 einen Teilquerschnitt entlang einer in 76 gezeigten Linie LXXVII-LXXVII in der zehnten Ausführungsform;
  • 78 einen Teilquerschnitt entlang einer in 76 gezeigten Linie LXXVIII-LXXVIII in der zehnten Ausführungsform; und
  • 79, 80 einen ersten bzw. einen zweiten Querschnitt zur Darstellung, wie sich eine Verarmungsschicht ausdehnt, während die Halbleitervorrichtung der zweiten Abwandlung in einem Sperrzustand ist, in der zehnten Ausführungsform.
  • Zunächst wird eine kurze Beschreibung einer Wechselrichterschaltung zum Ansteuern eines Induktionsmotors 54 als ein Beispiel für Schaltungen gegeben, auf die die vorliegende Halbleitervorrichtung angewendet werden kann. Wie in 1 gezeigt ist, ist für eine erste Treiberschaltung 51 der Wechselrichterschaltung 50 ein erster IGBT (BT1) als eine Schaltvorrichtung zum Ausführen eines Betriebs des Zuführens von elektrischem Strom zum Induktionsmotor 54 vorgesehen (Operation A). Für eine zweite Treiberschaltung 52 ist ein zweiter IGBT (BT2) als eine Schaltvorrichtung zum Ausführen eines Betriebs zum Entnehmen von elektrischem Strom vom Induktionsmotor 54 (Operation B) vorgesehen.
  • Der erste IGBT (BT1) und der zweite IGBT (BT2) sind in Reihe geschaltet und der Induktionsmotor 54 ist mit ihrem Verbindungspunkt 53 verbunden. Das Gate des ersten IGBT (BT1) ist mit der ersten Treiberschaltung 51 verbunden und das Gate des zweiten IGBT (BT2) ist mit der zweiten Treiberschaltung 52 verbunden. Die erste Treiberschaltung 51 und die zweite Treiberschaltung 52 werden dazu verwendet, den ersten IGBT (BT1) und den zweiten IGBT (BT2) abwechselnd ein- oder auszuschalten und dadurch abwechselnd die Operation A und die Operation B auszuführen.
  • Zu dieser Zeit ändert sich das Potential beim Verbindungspunkt 53 zwischen einer Stromversorgungsspannung und einem Massepotential. Um ein Potential mit konstanten Impulsen (Signal) zu erzeugen, das veranlasst, dass das Gate des ersten IGBT (BT1) in Reaktion auf eine Änderung des Potentials ein- oder ausgeschaltet wird, ist die erste Treiberschaltung 51 mit einer Schaltung versehen, die einen p-Kanal-MOS-Transistor (PMOS) PT enthält. In dieser Schaltung wird eine Charakteristik, dass der Drain-Strom in Reaktion auf eine Änderung der Drain-Spannung des MOS-Transistors im Wesentlichen denselben Wert hat (Sättigungsgebiet), verwendet, um ein Potential mit konstanten Impulsen zu erzeugen.
  • In Verbindung mit den folgenden Ausführungsformen werden spezifisch ein IGBT und ein p-Kanal-MOS-Transistor beschrieben, die auf die oben beschriebene Wechselrichterschaltung angewendet werden.
  • Erste Ausführungsform
  • Es wird hier ein erstes Beispiel des IGBT beschrieben. Wie in 2 und 3 gezeigt ist, ist ein dielektrischer Abschnitt 3 in Kontakt mit einer Hauptoberfläche eines Halbleitersubstrats 1 ausgebildet. Der dielektrische Abschnitt 3 enthält einen verhältnismäßig dünnen Abschnitt 3a und einen verhältnismäßig dicken Abschnitt 3b. Im verhältnismäßig dicken Abschnitt 3b ist eine dielektrische Lage 12 ausgebildet. In Kontakt mit einer Oberfläche des dielektrischen Abschnitts 3 ist eine N–-Halbleiterschicht 2 mit einer vorgegebenen Dicke ausgebildet. Die N–-Halbleiterschicht 2 weist eine Störstellenkonzentration z. B. von näherungsweise 5·1014 cm–3 bis 5·1015 cm–3 auf. In einem Gebiet (Gebiet A) der N–-Halbleiterschicht 2 direkt über dem verhältnismäßig dünnen Abschnitt 3a des dielektrischen Abschnitts 3 ist von einer Oberfläche der N–-Halbleiterschicht 2 bis in eine vorgegebene Tiefe ein N-Störstellengebiet 5 ausgebildet. Von der Oberfläche der N–-Halbleiterschicht 2 ist ein P-Störstellengebiet 4 ausgebildet, das in ein tieferes Gebiet als das N-Störstellengebiet 5 verläuft und das N-Störstellengebiet 5 seitlich und von unten umgibt. Auf einer Oberfläche eines Abschnitts des P-Störstellengebiets 4 zwischen dem N-Störstellengebiet 5 und der N–-Halbleiterschicht 2 ist eine Gate-Elektrode 9 ausgebildet, wobei zwischen der Gate-Elektrode und der Oberfläche eine Gate-Isolierlage 8 liegt. Ferner ist eine Emitterelektrode 10 in Kontakt mit dem P-Störstellengebiet 4 und mit dem N-Störstellengebiet 5 ausgebildet.
  • In einem Gebiet (dem Gebiet B) der N–-Halbleiterschicht 2 ist in einer Entfernung vom P-Störstellengebiet 4 und direkt über dem verhältnismäßig dicken Abschnitt 3b des dielektrischen Abschnitts 3 von einer Oberfläche der N–-Halbleiterschicht 2 bis in eine vorgegebene Tiefe ein P-Störstellengebiet 6 ausgebildet. In Kontakt mit dem P-Störstellengebiet 6 ist eine Kollektorelektrode 11 ausgebildet. Ferner ist in einem Abschnitt der N–-Halbleiterschicht 2 zwischen dem P-Störstellengebiet 4 und dem P-Störstellengebiet 6 von einer Oberfläche der N–-Halbleiterschicht 2 bis in eine vorgegebene Tiefe ein N-Störstellengebiet 7 ausgebildet, das als eine Sperre gegen eine Verarmungsschicht dient. Darüber hinaus ist in einem Gebiet B ein N-Störstellengebiet 13 mit einer höheren Störstellenkonzentration als die N–-Halbleiterschicht 2 als ein Verarmungsschicht-Sperrabschnitt ausgebildet, der von der Oberfläche der N–-Halbleiterschicht 2 ausgeht und den dielektrischen Abschnitt 3 erreicht. Das N-Störstellengebiet 13 weist z. B. eine Störstellenkonzentration von näherungsweise 1·1016 cm–3 bis 1·1019 cm–3 auf. Falls Störstellenionen von der Oberfläche der N–-Halbleiterschicht 2 eingeführt werden, um ein N-Störstellengebiet 13 auszubilden, ist die oben angegebene Störstellenkonzentration die Störstellenkonzentration in der Nähe der Oberfläche der N–-Halbleiterschicht 2.
  • Wie in 2 gezeigt ist, ist ein N-Störstellengebiet 13 ausgebildet, das entlang einer Richtung verläuft. Das P-Störstellengebiet 6 und das N-Störstellengebiet 7 sind so angeordnet, dass sie das N-Störstellengebiet 13 umlaufend umgeben. Ferner sind das P-Störstellengebiet 4, das N-Störstellengebiet 5, die Gate-Elektrode 9 und die Emitterelektrode 10 in der Weise angeordnet, dass sie das Gebiet, das das N-Störstellengebiet 7 enthält, umlaufend umgeben.
  • Nachfolgend wird ein Betrieb der oben beschriebenen Halbleitervorrichtung (IGBT) beschrieben. Wie in 4 gezeigt ist, wird zunächst an die Gate-Elektrode 9 eine höhere Spannung als eine vorgegebene Schwellenspannung angelegt, um zu veranlassen, dass in einem Abschnitt des P-Störstellengebiets 4 direkt unter der Gate-Elektrode 9 ein Kanal ausgebildet wird. Wenn dieser Kanal ausgebildet worden ist, werden von der Emitterelektrode 10 durch das N-Störstellengebiet 5 und durch den Kanal Elektronen e in die N–-Halbleiterschicht 2 injiziert, während von der Kollektorelektrode 11 durch das P-Störstellengebiet 6 Löcher h in die N–-Halbleiterschicht 2 injiziert werden. Dementsprechend nimmt der Widerstandswert der N–-Halbleiterschicht 2 wegen der Leitfähigkeitsmodulation ab, was einen Zustand veranlasst, in dem von der Kollektorseite in Richtung der Emitterseite ein elektrischer Strom fließt (Durchlasszustand).
  • Wenn dagegen an die Gate-Elektrode 9 eine niedrigere Spannung als die Schwellenspannung angelegt wird, verschwindet der im P-Störstellengebiet 4 ausgebildete Kanal. Während der Kanal verschwunden ist, hört die Injektion von Elektronen in die N–-Halbleiterschicht 2 auf, wobei die Elektronen und die Löcher, die sich in der N–-Halbleiterschicht 2 angesammelt haben, rekombinieren und dadurch verschwinden oder zur Emitterelektrode 10 oder zur Kollektorelektrode 11 entladen werden und dadurch verschwinden, was zu einem Zustand führt, in dem der Strom unterbrochen ist (Sperrzustand). Obgleich das Potential der Emitterelektrode 10 zu diesem Zeitpunkt im Wesentlichen ein Massepotential ist, wird an die Kollektorelektrode 11 z. B. eine Spannung von näherungsweise 500 bis 600 V angelegt.
  • Wie in 5 gezeigt ist, wird folglich eine Sperrspannung angelegt, wobei sich von der Grenzfläche zwischen dem P-Störstellengebiet 4 und der N–-Halbleiterschicht 2 eine Verarmungsschicht 31 ausdehnt. Das Ende der Verarmungsschicht 31, das sich in Richtung der N–-Halbleiterschicht 2 ausdehnt, ist als ein Ende 31a der Verarmungsschicht bezeichnet, und das Ende der Verarmungsschicht 31, das sich in Richtung des P-Störstellengebiets 4 ausdehnt, ist als ein Ende 31b der Verarmungsschicht bezeichnet. Wie in 5 gezeigt ist, dehnt sich die Verarmungsschicht 31 kurz in Richtung der N–-Halbleiterschicht 2 mit einer verhältnismäßig niedrigen Störstellenkonzentration aus und verläuft das Verarmungsschicht 31a in der Weise, dass es die Nähe des Gebiets erreicht, wo sich das N-Störstellengebiet 7 befindet, das als eine Sperre gegen die Verarmungsschicht dient. Insbesondere ist in der oben beschriebenen Halbleitervorrichtung ein N-Störstellengebiet 13 ausgebildet, das von der Oberfläche der N–-Halbleiterschicht 2 in der Weise ausgeht, dass es den dielektrischen Abschnitt 3 erreicht, um sicherzustellen, dass versperrt wird, dass sich die Verarmungsschicht 31 zum P-Störstellengebiet 6 ausdehnt, und um eine Verbesserung der Durchbruchspannungscharakteristik zu ermöglichen. Dies wird anhand eines Vergleichsbeispiels weiter beschrieben.
  • Abgesehen davon, dass das N-Störstellengebiet 13, das von der Oberfläche der N–-Halbleiterschicht 2 ausgeht, um den dielektrischen Abschnitt 3 zu erreichen, nicht ausgebildet ist, ist eine Halbleitervorrichtung des Vergleichsbeispiels ähnlich wie die beispielhaft in 3 gezeigte Halbleitervorrichtung konfiguriert. Wie in 6 gezeigt ist, ist in Kontakt mit einer Hauptoberfläche eines Halbleitersubstrats 101 ein dielektrischer Abschnitt 103, der einen verhältnismäßig dünnen Abschnitt 103a und einen verhältnismäßig dicken Abschnitt 103b enthält, ausgebildet. In Kontakt mit einer Oberfläche des dielektrischen Abschnitts 103 ist eine N–-Halbleiterschicht 102 mit einer vorgegebenen Dicke ausgebildet. In einem vorgegebenen Gebiet der N–-Halbleiterschicht 102 ist von einer Oberfläche der N–-Halbleiterschicht 102 bis in eine vorgegebene Tiefe ein N-Störstellengebiet 105 ausgebildet.
  • Von der Oberfläche der N–-Halbleiterschicht 102 ist ein P-Störstellengebiet 104 in der Weise ausgebildet, dass es in ein tieferes Gebiet als das N-Störstellengebiet 105 verläuft und das N-Störstellengebiet 105 seitlich und von unten umgibt. Auf einer Oberfläche eines Abschnitts des P-Störstellengebiets 104 ist zwischen dem N-Störstellengebiet 105 und der N–-Halbleiterschicht 102 eine Gate-Elektrode 109 ausgebildet, wobei eine Gate-Isolierlage 108 dazwischen liegt. In Kontakt mit dem P-Störstellengebiet 104 und dem N-Störstellengebiet 105 ist eine Emitterelektrode 110 ausgebildet.
  • In einem vorgegebenen Gebiet der N–-Halbleiterschicht 102 in einer Entfernung vom P-Störstellengebiet 104 ist von der Oberfläche der N–-Halbleiterschicht 102 bis in eine vorgegebene Tiefe ein P-Störstellengebiet 106 ausgebildet. In Kontakt mit dem P-Störstellengebiet 106 ist eine Kollektorelektrode 111 ausgebildet. In einem Abschnitt der N–-Halbleiterschicht 102 zwischen dem P-Störstellengebiet 104 und dem P-Störstellengebiet 106 ist von der Oberfläche bis in eine vorgegebene Tiefe ein N-Störstellengebiet 107 ausgebildet, das als eine Sperre gegen eine Verarmungsschicht dient.
  • In der Halbleitervorrichtung des Vergleichsbeispiels wird an die Gate-Elektrode 109 eine höhere Spannung als eine vorgegebene Schwellenspannung angelegt, um dadurch zu veranlassen, dass Elektronen e und Löcher h in die N–-Halbleiterschicht 102 injiziert werden, was veranlasst, dass der Widerstandswert der N–-Halbleiterschicht 102 wegen der Leitfähigkeitsmodulation abnimmt und dadurch einen elektrischen Strom von der Kollektorseite in Richtung der Emitterseite veranlasst (Durchlasszustand).
  • Im Gegensatz dazu veranlasst die Tatsache, dass an die Gate-Elektrode 109 eine niedrigere Spannung als die Schwellenspannung angelegt wird, dass die Injektion von Elektronen in die N–-Halbleiterschicht 102 aufhört, wobei Elektronen und Löcher, die sich in der N–-Halbleiterschicht 102 angesammelt haben, rekombinieren und dadurch verschwinden oder zur Emitterelektrode 110 oder zur Kollektorelektrode 111 entladen werden und dadurch verschwinden, was zu einem Zustand führt, in dem der Strom unterbrochen ist (Sperrzustand). In dem Sperrzustand wird eine Sperrspannung angelegt und dehnt sich eine Verarmungsschicht von der Grenzfläche zwischen dem P-Störstellengebiet 104 und der N–-Halbleiterschicht 102 hauptsächlich zur N–-Halbleiterschicht 102 mit verhältnismäßig niedriger Störstellenkonzentration aus.
  • Wie in 7 gezeigt ist, wird zu diesem Zeitpunkt in der Oberfläche und ihrem nahegelegenen Gebiet der N–-Halbleiterschicht 102 die Verarmungsschicht, die sich in Richtung der N–-Halbleiterschicht 102 ausdehnt, durch das N-Störstellengebiet 107, das als eine Sperre dient, daran gehindert sich auszudehnen. Im Gegensatz dazu erreicht in einem Gebiet der N–-Halbleiterschicht 102 unter dem P-Störstellengebiet 106 ein Ende 131 der Verarmungsschicht die Nähe des P-Störstellengebiets 106. Dementsprechend ist die Durchbruchspannung der Halbleitervorrichtung des Vergleichsbeispiels durch die Durchgreiferscheinung bestimmt, in der das Ende 131a der Verarmungsschicht mit dem P-Störstellengebiet 106 in Kontakt gelangt, oder durch einen Leckstrom eines parasitären PNP-Transistors bestimmt, der aus dem P-Störstellengebiet 106, aus der N–-Halbleiterschicht 102 und aus dem P-Störstellengebiet 104 ausgebildet ist. Somit hat eine weitere Verbesserung der Durchbruchspannungscharakteristik ihre Grenze.
  • Im Gegensatz dazu weist die oben beschriebene Halbleitervorrichtung eine wesentlichen Struktur auf, in der das P-Störstellengebiet 6, an das eine hohe Spannung angelegt wird, in einem Gebiet der N–-Halbleiterschicht 2 direkt über dem verhältnismäßig dicken Abschnitt 3b des dielektrischen Abschnitts 3 ausgebildet ist. In der Schichtstruktur des dielektrischen Abschnitts 3 und der N–-Halbleiterschicht 2 ist die Stärke des elektrischen Felds des dielektrischen Abschnitts und der N–-Halbleiterschicht jeweils invers zum Verhältnis zwischen ihren jeweiligen Dielektrizitätskonstanten. Die Dielektrizitätskonstante des dielektrischen Abschnitts 3 (etwa 3,7) ist niedriger als die Dielektrizitätskonstante der N–-Halbleiterschicht 2 (etwa 11,7), und der dielektrische Abschnitt 3 ist mit einer großen Dicke ausgebildet.
  • 8 ist eine graphische Darstellung einer Beziehung zwischen der Stärke des elektrischen Felds und der Tiefe von der Oberfläche der N–-Halbleiterschicht. Die Durchbruchspannung der Halbleitervorrichtung entspricht in der graphischen Darstellung der Fläche des schraffierten Gebiets. In dem Gebiet, das die Durchbruchspannung darstellt, entspricht ein Spannungsabfall in der N–-Halbleiterschicht 2 einer Fläche SE1 und entspricht ein Spannungsabfalls in dem dielektrischen Abschnitt einer Fläche SE2. In dem Gebiet, in dem sich die Kollektorelektrode 11 befindet, kann der dielektrische Abschnitt (Abschnitt 3b) verhältnismäßig dicker hergestellt werden, sodass der Spannungsabfall in dem dielektrischen Abschnitt (3b) größer ist, wodurch der Spannungsabfall in dem Abschnitt der N–-Halbleiterschicht 2 in diesem Gebiet verringert wird. Obgleich die Ausdehnung der Verarmungsschicht in Richtung des mit der Kollektorelektrode 11 verbundenen P-Störstellengebiets 6 unterdrückt wird, kann auf diese Weise die Verringerung der Durchbruchspannung der Halbleitervorrichtung weiter unterdrückt werden.
  • Wie in 5 gezeigt ist, enthält die oben beschriebene Halbleitervorrichtung ein N-Störstellengebiet 13 als einen Verarmungsschicht-Sperrabschnitt, der die Ausdehnung der Verarmungsschicht unterdrückt. Das N-Störstellengebiet 13 weist eine höhere Störstellenkonzentration als die N–-Halbleiterschicht 2 auf und ist so ausgebildet, dass es von der Oberfläche der N–-Halbleiterschicht 2 ausgeht und den dielektrischen Abschnitt 3 (Abschnitt 3b) erreicht. Dementsprechend kann die Ausdehnung der Verarmungsschicht in Richtung des P-Störstellengebiets 6 von dem Abschnitt der N–-Halbleiterschicht 2 unter dem P-Störstellengebiet 6 sicher versperrt werden, ohne die Durchbruchspannung der Halbleitervorrichtung zu verringern. Folglich wird der Durchbruchspannungs-Spielraum erhöht und kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung weiter verbessert werden.
  • In Übereinstimmung mit der vorstehenden Beschreibung der Halbleitervorrichtung ist im verhältnismäßig dicken Abschnitt 3b des dielektrischen Abschnitts 3 die dielektrische Lage 12 ausgebildet. Stattdessen kann im verhältnismäßig dicken Abschnitt 3b anstelle der dielektrischen Lage 12 ein hohler Abschnitt ausgebildet sein. Der hohle Abschnitt weist eine kleinere Dielektrizitätskonstante (etwa 1,0) als die dielektrische Lage auf. Somit ist ein höherer Spannungsabfall in dem dielektrischen Abschnitt (Abschnitt 3b) von einem kleineren Spannungsabfall in dem Abschnitt der N–-Halbleiterschicht 2 begleitet. Folglich wird der Durchbruchspannungs-Spielraum weiter erhöht und kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung sicher verbessert werden.
  • Abwandlung
  • In der vorstehenden Beschreibung der Halbleitervorrichtung ist ein Beispiel der in 2 in einer Draufsicht gezeigten Struktur beschrieben, in der das P-Störstellengebiet 6 so ausgebildet ist, dass es das N-Störstellengebiet 13 umgibt. Die Draufsichtstruktur des P-Störstellengebiets 6 kann ebenfalls die in 9 gezeigte sein, in der das P-Störstellengebiet 6 auf einer Seite und das P-Störstellengebiet 6 auf der anderen Seite des verlaufenden N-Störstellengebiets 13 so angeordnet sind, dass sie in der Richtung quer zu der Richtung, in der das N-Störstellengebiet 13 verläuft, voneinander beabstandet sind. Die Halbleitervorrichtung mit dieser Anordnung kann die Ausdehnung der Verarmungsschicht 31 in Richtung des P-Störstellengebiets 6 ebenfalls sicher sperren, ohne die Durchbruchspannung zu verringern. Folglich wird der Durchbruchspannungs-Spielraum erhöht und kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung weiter verbessert werden.
  • Zweite Ausführungsform
  • Es wird hier ein zweites Beispiel des IGBT beschrieben. Wie in 10 gezeigt ist, sind in einem Gebiet (Gebiet B) der N–-Halbleiterschicht 2 direkt über dem verhältnismäßig dicken Abschnitt 3b des dielektrischen Abschnitts 3 eine Isolierlage 14 und ein elektrisch leitender Abschnitt 15 als ein Verarmungsschicht-Sperrabschnitt ausgebildet, der von der Oberfläche der N–-Halbleiterschicht 2 ausgeht und den dielektrischen Abschnitt 3 erreicht. Der leitende Abschnitt 15 ist z. B. aus einer Polysiliciumlage oder dergleichen ausgebildet, die durch eine Isolierlage 14 von der N–-Halbleiterschicht 2 elektrisch isoliert ist und mit der Kollektorelektrode 11 elektrisch verbunden ist. Bis auf das Obige ist die Struktur der Halbleitervorrichtung ähnlich der der in 3 gezeigten Halbleitervorrichtung, sodass dieselben Komponenten mit denselben Bezugszeichen bezeichnet sind und ihre Beschreibungen nicht wiederholt sind.
  • In der oben beschriebenen Halbleitervorrichtung (IGBT) veranlasst die Tatsache, dass an die Gate-Elektrode 9 eine höhere Spannung als eine vorgegebene Schwellenspannung angelegt wird, dass Elektronen und Löcher in die N–-Halbleiterschicht 2 injiziert werden, sodass der Widerstandswert der N–-Halbleiterschicht 2 wegen der Leitfähigkeitsmodulation abnimmt, was einen Zustand (Durchlasszustand) veranlasst, in dem elektrischer Strom von der Kollektorseite in Richtung der Emitterseite fließt.
  • Im Gegensatz dazu veranlasst die Tatsache, dass an die Gate-Elektrode 9 eine niedrigere Spannung als die Schwellenspannung angelegt wird, dass die Injektion von Elektronen in die N–-Halbleiterschicht 2 aufhört, sodass Elektronen und Löcher, die sich in der N–-Halbleiterschicht 2 angesammelt haben, rekombinieren und dadurch verschwinden oder zur Emitterelektrode 10 oder zur Kollektorelektrode 11 entladen werden und dadurch verschwinden, was schließlich einen Zustand (Sperrzustand) veranlasst, in dem der elektrische Strom unterbrochen ist. In dem Sperrzustand wird eine Sperrspannung angelegt und dehnt sich eine Verarmungsschicht von der Grenzfläche zwischen dem P-Störstellengebiet 4 und der N–-Halbleiterschicht 2 hauptsächlich in Richtung der N–-Halbleiterschicht 2 aus.
  • Wie in 11 gezeigt ist, werden zu dieser Zeit im Gebiet B die Isolierlage 14 und der leitende Abschnitt 15 als ein Verarmungsschicht-Sperrabschnitt ausgebildet, der von der Oberfläche der N–-Halbleiterschicht 2 ausgeht und den dielektrischen Abschnitt 3 erreicht. Wie oben beschrieben wurde, kann auf diese Weise sicher versperrt werden, dass sich die Verarmungsschicht 31 von dem Abschnitt der N–-Halbleiterschicht 2 unter dem P-Störstellengebiet 6 in Richtung des P-Störstellengebiets 6 ausdehnt, ohne die Durchbruchspannung der Halbleitervorrichtung zu verringern. Folglich wird der Durchbruchspannungs-Spielraum erhöht und kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung weiter verbessert werden.
  • Währenddessen ist die Schichtstruktur, die das Halbleitersubstrat 1, den dielektrischen Abschnitt 3 und die N–-Halbleiterschicht 2 enthält, als ein SOI-Substrat vorgesehen. Falls bei der N–-Halbleiterschicht 2 des SOI-Substrats verschiedene Vorrichtungen ausgebildet werden sollen, müssen die Vorrichtungen elektrisch voneinander isoliert werden. Zu diesem Zweck wird eine Grabenisolationsstruktur genutzt. In der Grabenisolationsstruktur ist ein Graben ausgebildet, der durch die N–-Halbleiterschicht 2 verläuft und den dielektrischen Abschnitt 3 erreicht, wobei in dem Graben eine Polysiliciumlage oder dergleichen mit einer Isolierlage dazwischen ausgebildet ist.
  • Wenn in der oben beschriebenen Halbleitervorrichtung eine Grabenisolationsstruktur für die elektrische Isolation ausgebildet wird, wird eine Grabenisolationsstruktur gleichzeitig in der Nähe des P-Störstellengebiets 6 ausgebildet, sodass die Grabenisolationsstruktur ohne zusätzliche Prozesse als ein Verarmungsschicht-Sperrabschnitt verwendet werden kann, der die Isolierlage 14 und den leitenden Abschnitt 15 enthält.
  • Dritte Ausführungsform
  • Es wird hier ein drittes Beispiel des IGBT beschrieben. Wie in 12 gezeigt ist, sind in einem Gebiet (Gebiet B) der N–-Halbleiterschicht 2 direkt über dem verhältnismäßig dicken Abschnitt 3b des dielektrischen Abschnitts ein N-Störstellengebiet 13 und eine Isolierlage 14 als ein Verarmungsschicht-Sperrabschnitt ausgebildet, der von der Oberfläche der N–-Halbleiterschicht 2 ausgeht und den dielektrischen Abschnitt 3 erreicht. Bis auf das Obige ist die Struktur dieser Halbleitervorrichtung ähnlich der der in 3 gezeigten Halbleitervorrichtung, sodass dieselben Komponenten mit denselben Bezugszeichen bezeichnet sind und ihre Beschreibung nicht wiederholt wird.
  • In der oben beschriebenen Halbleitervorrichtung (IGBT) veranlasst die Tatsache, dass an die Gate-Elektrode 9 eine höhere Spannung als eine vorgegebene Schwellenspannung angelegt wird, dass Elektronen und Löcher in die N–-Halbleiterschicht 2 injiziert werden, sodass der Widerstandswert der N–-Halbleiterschicht 2 wegen der Leitfähigkeitsmodulation verringert wird, was einen Zustand (Durchlasszustand) veranlasst, in dem elektrischer Strom von der Kollektorseite in Richtung der Emitterseite fließt.
  • Im Gegensatz dazu veranlasst die Tatsache, dass an die Gate-Elektrode 9 eine niedrigere Spannung als die Schwellenspannung angelegt wird, dass die Injektion von Elektronen in die N–-Halbleiterschicht 2 angehalten wird, sodass Elektronen und Löcher, die sich in der N–-Halbleiterschicht 2 angesammelt haben, rekombinieren und dadurch verschwinden oder zur Emitterelektrode 10 oder Kollektorelektrode 11 entladen werden und dadurch verschwinden, um schließlich einen Zustand (Sperrzustand) zu veranlassen, in dem der elektrische Strom unterbrochen ist. In dem Sperrzustand wird eine Sperrspannung angelegt und dehnt sich eine Verarmungsschicht von der Grenzfläche zwischen dem P-Störstellengebiet 4 und der N–-Halbleiterschicht 2 hauptsächlich in Richtung der N–-Halbleiterschicht 2 aus.
  • Wie in 13 gezeigt ist, sind zu dieser Zeit im Gebiet B ein N-Störstellengebiet 13 und eine Isolierlage 14 als ein Verarmungsschicht-Sperrabschnitt ausgebildet, der von der Oberfläche der N–-Halbleiterschicht 2 ausgeht und den dielektrischen Abschnitt 3 erreicht. Wie oben beschrieben wurde, kann auf diese Weise sicher versperrt werden, dass sich die Verarmungsschicht 31 von dem Abschnitt der N–-Halbleiterschicht 2 unter dem P-Störstellengebiet 6 in Richtung des P-Störstellengebiets 6 ausdehnt, ohne die Durchbruchspannung der Halbleitervorrichtung zu verringern. Folglich wird der Durchbruchspannungs-Spielraum erhöht und kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung weiter verbessert werden.
  • Wie oben beschrieben wurde, ist ferner ein Graben ausgebildet, um die auf der N–-Halbleiterschicht 2 ausgebildeten Vorrichtungen elektrisch zu isolieren. In der oben beschriebenen Halbleitervorrichtung wird gleichzeitig mit der Ausbildung eines solchen Grabens in der N–-Halbleiterschicht 2 auch ein Graben in der Nähe des P-Störstellengebiets 6 ausgebildet und werden N-Störstellenionen in die Seitenwand des Grabens injiziert, sodass das N-Störstellengebiet 13 ausgebildet werden kann. Auf diese Weise kann im Vergleich zu dem Fall, in dem das N-Störstellengebiet durch Diffusion von N-Störstellen von der Oberfläche der N–-Halbleiterschicht 2 ausgebildet wird, die seitliche Diffusion der N-Störstellen unterdrückt werden, was zur weiteren Verringerung der Vorrichtungsfläche beitragen kann.
  • Vierte Ausführungsform
  • Es wird hier ein viertes Beispiel des IGBT beschrieben. Diese Halbleitervorrichtung entspricht der in 3 gezeigten Halbleitervorrichtung, in der das N-Störstellengebiet 7 durch ein N-Störstellengebiet ersetzt ist, das das P-Störstellengebiet 6 umgibt. Wie in 14 gezeigt ist, ist dieses N-Störstellengebiet 7b so ausgebildet, dass es das P-Störstellengebiet 6 seitlich und von unten umgibt. Bis auf das Obige ist die Struktur dieser Halbleitervorrichtung ähnlich der der in 3 gezeigten Halbleitervorrichtung, sodass dieselben Komponenten mit denselben Bezugszeichen bezeichnet sind und ihre Beschreibung nicht wiederholt wird.
  • In der oben beschriebenen Halbleitervorrichtung (IGBT) veranlasst die Tatsache, dass an die Gate-Elektrode 9 eine höhere Spannung als eine vorgegebene Schwellenspannung angelegt wird, dass Elektronen und Löcher in die N–-Halbleiterschicht 2 injiziert werden, sodass der Widerstandswert der N–-Halbleiterschicht 2 wegen der Leitfähigkeitsmodulation abnimmt, was einen Zustand (Durchlasszustand) veranlasst, in dem ein elektrischer Strom von der Kollektorseite in Richtung der Emitterseite fließt.
  • Im Gegensatz dazu veranlasst die Tatsache, dass an die Gate-Elektrode 9 eine niedrigere Spannung als die Schwellenspannung angelegt wird, dass die Injektion von Elektronen in die N–-Halbleiterschicht 2 aufhört, sodass Elektronen und Löcher, die sich in der N–-Halbleiterschicht 2 angesammelt haben, rekombinieren und dadurch verschwinden oder zur Emitterelektrode 10 oder zur Kollektorelektrode 11 entladen werden und dadurch verschwinden, um schließlich einen Zustand (Sperrzustand) zu veranlassen, in dem der elektrische Strom unterbrachen ist. Wie in 15 gezeigt ist, wird in dem Sperrzustand eine Sperrspannung angelegt und dehnt sich eine Verarmungsschicht von der Grenzfläche zwischen dem P-Störstellengebiet 4 und der N–-Halbleiterschicht 2 hauptsächlich in Richtung der N–-Halbleiterschicht 2 aus.
  • Da im Fall der oben beschriebenen Halbleitervorrichtung (IGBT) das N-Störstellengebiet 7b so ausgebildet ist, dass es das P-Störstellengebiet 6 umgibt, ist die Wirksamkeit der Injektion von Löchern in die N–-Halbleiterschicht 2 beim Veranlassen des Durchlasszustands etwas niedriger. Im Sperrzustand kann aber durch die Anwesenheit des N-Störstellengebiets 7b, das so ausgebildet ist, dass es das P-Störstellengebiet 6 umgibt, und des N-Störstellengebiets 13, das so ausgebildet ist, dass es von der Oberfläche der N–-Halbleiterschicht 2 ausgeht und den dielektrischen Abschnitt 3 erreicht, sicher versperrt werden, dass sich die Verarmungsschicht in Richtung des P-Störstellengebiets 6 ausdehnt, ohne die Durchbruchspannung der Halbleitervorrichtung zu verringern. Folglich wird der Durchbruchspannungs-Spielraum erhöht und kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung weiter verbessert werden.
  • In Verbindung mit der oben beschriebenen Halbleitervorrichtung ist beschrieben worden, dass das N-Störstellengebiet 13 wie in 3 gezeigt auf den Verarmungsschicht-Sperrabschnitt angewendet ist. Alternativ zu dem Verarmungsschicht-Sperrabschnitt kann außerdem die wie in 10 gezeigte Struktur angewendet werden, in der die Isolierlage 14 und der leitende Abschnitt 15 in dem Graben ausgebildet sind, um die Ausdehnung der Verarmungsschicht sicher zu unterdrücken, ohne die Durchbruchspannung zu verringern, und um die Durchbruchspannungscharakteristik der Halbleitervorrichtung zu verbessern. Ferner kann ebenfalls die wie in 12 gezeigte Struktur angewendet werden, in der das N-Störstellengebiet 13 entlang der Seitenwand des Grabens ausgebildet ist und die Isolierlage 14 in dem Graben ausgebildet ist, um die Ausdehnung der Sperrschicht sicher zu unterdrücken, ohne die Durchbruchspannung zu verringern, und um die Durchbruchspannungscharakteristik der Halbleitervorrichtung zu verbessern.
  • Fünfte Ausführungsform
  • Es wird hier ein fünftes Beispiel des IGBT beschrieben. Diese Halbleitervorrichtung entspricht der in 3 gezeigten Halbleitervorrichtung, in der das N-Störstellengebiet 7 mit der Kollektorelektrode verbunden ist. Wie in 16 gezeigt ist, ist von der Oberfläche der N–-Halbleiterschicht 2 bis in eine vorgegebene Tiefe ein N-Störstellengebiet 16 in der Weise ausgebildet, dass das N-Störstellengebiet 16 mit der Kollektorelektrode 11 elektrisch verbunden ist.
  • In der oben beschriebenen Halbleitervorrichtung veranlasst die Tatsache, dass an die Gate-Elektrode 9 eine höhere Spannung als eine vorgegebene Schwellenspannung angelegt wird, dass Elektronen von dem N-Störstellengebiet 5 in die N–-Halbleiterschicht 2 injiziert werden. Da zu dieser Zeit ein mit der Kollektorelektrode 11 verbundenes N-Störstellengebiet 16 ausgebildet wird, fließt ein Teil der injizierten Elektronen zum N-Störstellengebiet 16, d. h., die Halbleitervorrichtung arbeitet als ein MOSFET. Währenddessen wird die Injektion von Löchern unterdrückt. Während die Menge der in die N–-Halbleiterschicht 2 injizierten Elektronen allmählich zunimmt, werden ebenfalls Löcher von dem P-Störstellengebiet 6 in die N–-Halbleiterschicht 2 injiziert, sodass die Halbleitervorrichtung als ein IGBT arbeitet.
  • Im Gegensatz dazu veranlasst die Tatsache, dass an die Gate-Elektrode 9 eine niedrigere Spannung als die Schwellenspannung angelegt wird, dass die Injektion von Elektronen in die N–-Halbleiterschicht 2 aufhört, sodass Elektronen und Löcher, die sich in der N–-Halbleiterschicht 2 angesammelt haben, rekombinieren und dadurch verschwinden oder zur Emitterelektrode 10 oder zur Kollektorelektrode 11 entladen werden und dadurch verschwinden, um schließlich einen Zustand (Sperrzustand) zu veranlassen, in dem der elektrische Strom unterbrochen ist. Da zu dieser Zeit die Menge der in die N–-Halbleiterschicht 2 injizierten Löcher verhältnismäßig verringert wird, wird der Sperrzustand verhältnismäßig früher veranlasst, sodass die Betriebsgeschwindigkeit der Halbleitervorrichtung erhöht werden kann.
  • In dem Sperrzustand wird eine Sperrspannung angelegt, wobei sich eine Verarmungsschicht von der Grenzfläche zwischen dem P-Störstellengebiet 4 und der N–-Halbleiterschicht 2 hauptsächlich in Richtung der N–-Halbleiterschicht 2 ausdehnt. Zu dieser Zeit wird in dem in 17 gezeigten Gebiet B ein N-Störstellengebiet 13 als ein Verarmungsschicht-Sperrabschnitt von der Oberfläche der N–-Halbleiterschicht 2 bis zu dem dielektrischen Abschnitt 3 ausgebildet. Wie oben beschrieben wurde, kann auf diese Weise sicher versperrt werden, dass sich die Verarmungsschicht 31 von dem Abschnitt der N–-Halbleiterschicht 2 unter dem P-Störstellengebiet 6 in Richtung des P-Störstellengebiets 6 ausdehnt, ohne die Durchbruchspannung der Halbleitervorrichtung zu verringern. Folglich wird der Durchbruchspannungs-Spielraum erhöht und kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung weiter verbessert werden.
  • Für diese Halbleitervorrichtung ist wichtig, dass die Kollektorelektrode mit der N–-Halbleiterschicht 2 elektrisch verbunden ist, sodass in die N–-Halbleiterschicht 2 injizierte Elektronen direkt in die Kollektorelektrode fließen, um zu ermöglichen, dass die Halbleitervorrichtung in der Art und Weise zwischen einem MOSFET und einem IGBT arbeitet. Somit wird dieselbe Wirkung auch dann erzielt, wenn das N-Störstellengebiet 16 nicht vorgesehen ist. In diesem Fall muss das N-Störstellengebiet 7 (siehe 3) als eine Sperre gegen eine Verarmungsschicht vorgesehen werden.
  • Erste Abwandlung
  • Hinsichtlich der obigen Halbleitervorrichtung ist beschrieben worden, dass das N-Störstellengebiet 16 auf der Seite des P-Störstellengebiets 6 angeordnet ist, auf der sich das P-Störstellengebiet 4 befindet (Anordnung A). Alternativ kann das Anordnungsmuster des N-Störstellengebiets 16 das wie in 18 gezeigte sein, in dem das N-Störstellengebiet 16 auf der Seite des P-Störstellengebiets 6 angeordnet ist, die der Seite, auf der sich das P-Störstellengebiet 4 befindet, gegenüberliegt (Anordnung B). In diesem Fall ist der Weg, den entlang in die N–-Halbleiterschicht 2 injizierte Elektronen im Durchlassbetrieb zum N-Störstellengebiet 16 laufen, etwas länger als in der Anordnung A, sodass die Zeit, die die Halbleitervorrichtung als MOSFET arbeitet, verhältnismäßig kürzer ist, und dementsprechend die Zeit, die die Halbleitervorrichtung als ein IGBT arbeitet, verhältnismäßig länger ist.
  • Wie in 19 gezeigt ist, kann im Fall der Anordnung B die Ausdehnung einer Verarmungsschicht in Richtung des P-Störstellengebiets 6 in einem Sperrzustand durch das N-Störstellengebiet 13, das als ein Verarmungsschicht-Sperrabschnitt so ausgebildet ist, dass es von der Oberfläche der N–-Halbleiterschicht 2 bis zu dem dielektrischen Abschnitt 3 verläuft, ebenfalls sicher versperrt werden, ohne die Durchbruchspannung zu verringern. Folglich wird der Durchbruchspannungs-Spielraum erhöht und kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung weiter verbessert werden.
  • Zweite Abwandlung
  • Ein weiteres Anordnungsmuster des N-Störstellengebiets 16 kann das wie in 20, 21 und 22 gezeigte sein, in dem das N-Störstellengebiet 16 und das P-Störstellengebiet 6 entlang der Richtung, in der das N-Störstellengebiet 13 verläuft, abwechselnd angeordnet sind (Anordnung C). Wie in 23 und 24 gezeigt ist, kann im Fall der Anordnung C die Ausdehnung der Verarmungsschicht in Richtung des P-Störstellengebiets 6 in einem Sperrzustand durch das N-Störstellengebiet 13, das als ein Verarmungsschicht-Sperrabschnitt so ausgebildet ist, dass es von der Oberfläche der N–-Halbleiterschicht 2 bis zu dem dielektrischen Abschnitt 3 verläuft, ebenfalls sicher verperrt werden, ohne die Durchbruchspannung zu verringern. Folglich wird der Durchbruchspannungs-Spielraum erhöht und kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung weiter verbessert werden.
  • In der Halbleitervorrichtung der fünften Ausführungsform können das Anordnungsmuster, die Größe oder dergleichen des N-Störstellengebiets 16 und des P-Störstellengebiets 6 geändert werden, um das Verhältnis zwischen dem IGBT-Betrieb und dem MOSFET-Betrieb so zu ändern, das eine für eine beabsichtigte Anwendung geeignete Halbleitervorrichtung geschaffen wird.
  • Hinsichtlich der obigen Halbleitervorrichtung ist beschrieben worden, dass das in 3 gezeigte N-Störstellengebiet 13 als ein Verarmungsschicht-Sperrabschnitt genutzt wird. Alternativ kann als ein Verarmungsschicht-Sperrabschnitt eine wie in 10 gezeigte Struktur genutzt werden, in der die Isolierlage 14 und der leitende Abschnitt 15 in einem Graben ausgebildet sind, sodass die Ausdehnung einer Verarmungsschicht sicher unterdrückt werden kann, ohne die Durchbruchspannung zu verringern, und die Durchbruchspannungscharakteristik der Halbleitervorrichtung verbessert werden kann. Ferner kann das wie in 12 gezeigte N-Störstellengebiet 13 entlang der Seitenwand eines Grabens ausgebildet werden und der Graben mit einer darin ausgebildeten Isolierlage 14 gefüllt werden, um die Ausdehnung einer Verarmungsschicht sicher zu unterdrücken, ohne die Durchbruchspannung zu verringern, und die Verbesserung der Durchbruchspannungscharakteristik der Halbleitervorrichtung zu ermöglichen.
  • Sechste Ausführungsform
  • Es wird hier ein sechstes Beispiel des IGBT beschrieben. Diese Halbleitervorrichtung entspricht der in 16 gezeigten Halbleitervorrichtung, in der ein P–-Störstellengebiet ausgebildet ist, das das N-Störstellengebiet 16 und das P-Störstellengebiet 6 seitlich und von unten umgibt. Wie in 25 gezeigt ist, ist genauer von der Oberfläche der N–-Halbleiterschicht 2 bis in eine vorgegebene Tiefe ein P–-Störstellengebiet 17 in der Weise ausgebildet, dass es das N-Störstellengebiet 16 und das P-Störstellengebiet 6 seitlich und von unten umgibt. Die Störstellenkonzentration des P–-Störstellengebiets 17 ist niedriger als die des P-Störstellengebiets 6.
  • In der oben beschriebenen Halbleitervorrichtung veranlasst die Tatsache, dass an die Gate-Elektrode 9 eine höhere Spannung als eine vorgegebene Schwellenspannung angelegt wird, dass Elektronen von dem N-Störstellengebiet 5 in die N–-Halbleiterschicht 2 injiziert werden. Da das mit der Kollektorelektrode 11 verbundene N-Störstellengebiet 16 von dem P–-Störstellengebiet 17 mit einer niedrigeren Störstellenkonzentration umgeben ist, fließt zu dieser Zeit ein Teil der injizierten Elektronen durch das P–-Störstellengebiet 17 in das N-Störstellengebiet 16. Während die Injektion von Löchern von dem P-Störstellengebiet 6 in die N–-Halbleiterschicht 2 unterdrückt wird, ist im Gegensatz zu der in 5 gezeigten Halbleitervorrichtung das P–-Störstellengebiet 17 so ausgebildet, dass die Injektion von Löchern in gewissem Umfang sichergestellt werden kann. Mit anderen Worten, während die in 5 gezeigte Halbleitervorrichtung in einer Anfangszeitdauer eines Durchlassbetriebs einen MOSFET-Betrieb ausführt, führt die vorliegende Halbleitervorrichtung von Beginn an einen IGBT-Betrieb aus.
  • Im Gegensatz dazu veranlasst die Tatsache, dass an die Gate-Elektrode 9 eine niedrigere Spannung als die Schwellenspannung angelegt wird, dass die Injektion von Elektronen in die N–-Halbleiterschicht 2 aufhört, sodass Elektronen und Löcher, die sich in der N–-Halbleiterschicht 2 angesammelt haben, rekombinieren und dadurch verschwinden oder zur Emitterelektrode 10 oder zur Kollektorelektrode 11 entladen werden und dadurch verschwinden, um schließlich einen Zustand (Sperrzustand) zu veranlassen, in dem der elektrische Strom unterbrochen ist. Da zu dieser Zeit die Menge der in die N–-Halbleiterschicht 2 injizierten Löcher verhältnismäßig verringert wird, wird der Sperrzustand verhältnismäßig früher verursacht, sodass die Betriebsgeschwindigkeit der Halbleitervorrichtung erhöht werden kann.
  • In dem Sperrzustand wird eine Sperrspannung angelegt und dehnt sich eine Verarmungsschicht von der Grenzfläche zwischen dem P-Störstellengebiet 4 und der N–-Halbleiterschicht 2 hauptsächlich in Richtung der N–-Halbleiterschicht 2 aus. Zu dieser Zeit wird in dem wie in 26 gezeigten Gebiet B das N-Störstellengebiet 13 als ein Verarmungsschicht-Sperrabschnitt von der Oberfläche der N–-Halbleiterschicht 2 bis zu dem dielektrischen Abschnitt 3 ausgebildet. Wie oben beschrieben kann auf diese Weise sicher versperrt werden, dass sich die Verarmungsschicht 31 von dem Abschnitt der N–-Halbleiterschicht 2 unter dem P-Störstellengebiet 6 in Richtung des P-Störstellengebiets 6 ausdehnt, ohne die Durchbruchspannung der Halbleitervorrichtung zu verringern. Folglich wird der Durchbruchspannungs-Spielraum erhöht und kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung weiter verbessert werden.
  • Da es für diese Halbleitervorrichtung wichtig ist, dass in die N–-Halbleiterschicht 2 injizierte Elektronen direkt in die Kollektorelektrode 11 fließen, kann eine ähnliche Wirkung sogar dann erzielt werden, wenn das N-Störstellengebiet 16 nicht vorgesehen ist.
  • Erste Abwandlung
  • Hinsichtlich der obigen Halbleitervorrichtung ist beschrieben worden, dass das N-Störstellengebiet 16 auf der Seite des P-Störstellengebiets 6 angeordnet ist, auf der sich das P-Störstellengebiet 4 befindet (Anordnung A). Alternativ kann das Anordnungsmuster des N-Störstellengebiets 16 das in 27 gezeigte sein, in dem das N-Störstellengebiet 16 auf der Seite des P-Störstellengebiets 6 angeordnet ist, die der Seite, auf der sich das P-Störstellengebiet 4 befindet, gegenüberliegt (Anordnung B).
  • Wie in 28 gezeigt ist, kann im Fall der Anordnung B ebenfalls durch das N-Störstellengebiet 13, das als ein Verarmungsschicht-Sperrabschnitt ausgebildet ist, der von der Oberfläche der N–-Halbleiterschicht 2 bis zu dem dielektrischen Abschnitt 3 verläuft, die Ausdehnung einer Verarmungsschicht in Richtung des P-Störstellengebiets 6 in einem Sperrzustand sicher versperrt werden, ohne die Sperrspannung zu verringern. Folglich wird der Durchbruchspannungs-Spielraum erhöht und kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung weiter verbessert werden.
  • Zweite Abwandlung
  • Ferner kann wie in 29 gezeigt ebenfalls ein N-Störstellengebiet 22 von der Oberfläche der N–-Halbleiterschicht 2 bis in eine vorgegebene Tiefe so ausgebildet sein, dass das N-Störstellengebiet 22 das P–-Störstellengebiet 17 seitlich und von unten umgibt.
  • Wie in 30 gezeigt ist, kann in diesem Fall durch das N-Störstellengebiet 22, das so ausgebildet ist, dass es das P–-Störstellengebiet 17 umgibt, und durch das N-Störstellengebiet 13, das als ein Verarmungsschicht-Sperrabschnitt ausgebildet ist, der von der Oberfläche der N–-Halbleiterschicht 2 bis zu dem dielektrischen Abschnitt 3 verläuft, die Ausdehnung einer Verarmungsschicht in Richtung des P-Störstellengebiets 6 in einem Sperrzustand sicher versperrt werden, ohne die Durchbruchspannung zu verringern. Folglich wird der Durchbruchspannungs-Spielraum erhöht und kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung weiter verbessert werden. Es wird angemerkt, dass in der in 29 gezeigten Struktur der Ort des N-Störstellengebiets 16 und der Ort des P-Störstellengebiets 6 wie in 27 gezeigt durcheinander ersetzt werden können. Auch in diesem Fall kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung verbessert werden.
  • Dritte Abwandlung
  • Ein weiteres Anordnungsmuster des N-Störstellengebiets 16 und des P-Störstellengebiets 6 kann das in 31, 32, 33 und 34 gezeigte sein, in dem das N-Störstellengebiet 16 und das P-Störstellengebiet 6 entlang der Richtung, in der das N-Störstellengebiet 13 verläuft, abwechselnd angeordnet sind (Anordnung C). Wie in 35 und 36 gezeigt ist, kann im Fall der Anordnung C durch das N-Störstellengebiet 13, das als ein Verarmungsschicht-Sperrabschnitt ausgebildet ist, der von der Oberfläche der N–-Halbleiterschicht 2 bis zu dem dielektrischen Abschnitt 3 verläuft, eine Ausdehnung einer Verarmungsschicht in Richtung des P-Störstellengebiets 6 in einem Sperrzustand ebenfalls sicher versperrt werden, ohne die Durchbruchspannung zu verringern. Folglich wird der Durchbruchspannungs-Spielraum erhöht und kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung weiter verbessert werden.
  • Hinsichtlich der obigen Halbleitervorrichtung ist beschrieben worden, dass das in 3 gezeigte N-Störstellengebiet 13 als ein Verarmungsschicht-Sperrabschnitt genutzt wird. Alternativ kann eine wie in 10 gezeigte Struktur als ein Verarmungsschicht-Sperrabschnitt genutzt werden, in der die Isolierlage 14 und die Isolierlage 15 in einem Graben ausgebildet sind. In diesem Fall kann die Ausdehnung einer Verarmungsschicht ebenfalls sicher unterdrückt werden, ohne die Durchbruchspannung zu verringern, und kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung verbessert werden. Ferner kann wie in 12 gezeigt das N-Störstellengebiet 13 entlang der Seitenwand eines Grabens ausgebildet sein und der Graben mit der Isolierlage 14 gefüllt sein. In diesem Fall kann die Ausdehnung einer Verarmungsschicht ebenfalls sicher unterdrückt werden, ohne die Durchbruchspannung zu verringern, und kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung verbessert werden.
  • Siebente Ausführungsform
  • Es wird hier ein erstes Beispiel eines p-Kanal-MOS-Transistors (PMOS) beschrieben, der auf eine Wechselrichterschaltung angewendet wird. Wie in 37 und 38 gezeigt ist, ist ein dielektrischer Abschnitt 3 in Kontakt mit einer Hauptoberfläche eines Halbleitersubstrats 1 ausgebildet. Der dielektrische Abschnitt 3 enthält einen verhältnismäßig dünnen Abschnitt 3a und einen verhältnismäßig dicken Abschnitt 3b. Eine N–-Halbleiterschicht 2 mit einer vorgegebenen Dicke ist in Kontakt mit einer Oberfläche des dielektrischen Abschnitts 3 ausgebildet. Die N–-Halbleiterschicht 2 weist z. B. eine Störstellenkonzentration von näherungsweise 5·1014 cm–3 bis 5·1015 cm–3 auf. In einem Gebiet (Gebiet A) der N–-Halbleiterschicht 2 direkt über dem verhältnismäßig dünnen Abschnitt 3a des dielektrischen Abschnitts 3 ist von einer Oberfläche der N–-Halbleiterschicht 2 bis in eine vorgegebene Tiefe ein P-Störstellengebiet 4 ausgebildet. Das P-Störstellengebiet 4 weist z. B. eine Störstellenkonzentration von näherungsweise 1·1016 cm–3 bis 1·1019 cm–3 auf. In Kontakt mit dem P-Störstellengebiet 4 ist eine Drain-Elektrode 19 ausgebildet. Ferner ist von der Oberfläche der N–-Halbleiterschicht 2 bis in eine vorgegebene Tiefe ein P–-Störstellengebiet 18 ausgebildet, das an dem P-Störstellengebiet 4 anliegt und eine höhere Störstellenkonzentration als das P-Störstellengebiet 4 aufweist. Das P–-Störstellengebiet 18 weist z. B. eine Störstellenkonzentration von näherungsweise 2·1015 cm–3 bis 2·1016 cm–3 auf.
  • In einem Gebiet (Gebiet B) der N–-Halbleiterschicht 2 in einer Entfernung vom P–-Halbleitergebiet 18 und direkt über dem verhältnismäßig dicken Abschnitt 3b des dielektrischen Abschnitts 3 ist von der Oberfläche der N–-Halbleiterschicht 2 bis in eine vorgegebene Tiefe ein P-Störstellengebiet 6 ausgebildet. In Kontakt mit dem P-Störstellengebiet 6 ist eine Source-Elektrode 20 ausgebildet. Ferner ist auf einer Oberfläche eines Abschnitts der N–-Halbleiterschicht 2 zwischen dem P–-Störstellengebiet 18 und dem P-Störstellengebiet 6 eine Gate-Elektrode 9 ausgebildet, wobei zwischen der Oberfläche und der Gate-Elektrode eine Gate-Isolierlage 8 liegt. Darüber hinaus ist im Gebiet B ein N-Störstellengebiet 13 mit einer höheren Störstellenkonzentration als die N–-Halbleiterschicht 2 als ein Verarmungsschicht-Sperrabschnitt ausgebildet, der von der Oberfläche der N–-Halbleiterschicht 2 ausgeht und den dielektrischen Abschnitt 3 erreicht.
  • Wie in 37 gezeigt ist, ist das N-Störstellengebiet 13 entlang einer Richtung verlaufend ausgebildet. Das P-Störstellengebiet 6 ist entlang des N-Störstellengebiets 13 angeordnet. Wie in einer Draufsicht zu sehen ist, ist die Gate-Elektrode 9 so ausgebildet, dass sie das P-Störstellengebiet 6 umlaufend umgibt.
  • Nachfolgend wird ein Betrieb der oben beschriebenen Halbleitervorrichtung (PMOS) beschrieben. Eine an die Gate-Elektrode 9 angelegte Spannung, die um ein vorgegebenes Potential niedriger als ein Source-Potential ist, veranlasst, dass in einem Abschnitt der N–-Halbleiterschicht 2 direkt unter der Gate-Elektrode 9 ein Kanal ausgebildet wird. Mit dem somit ausgebildeten Kanal wird ein Zustand veranlasst, in dem von der Source-Elektrode 20 zur Drain-Elektrode 19 ein elektrischer Strom fließt (Durchlasszustand).
  • Im Gegensatz dazu veranlasst ein an die Gate-Elektrode 9 angelegtes erhöhtes Potential, dass der in der N–-Halbleiterschicht 2 ausgebildete Kanal verschwindet, und veranlasst es dadurch einen Sperrzustand. Zu dieser Zeit, während das Potential der Drain-Elektrode 19 im Wesentlichen gleich einem Massepotential ist, wird an die Source-Elektrode 20 eine Spannung von z. B. 500 bis 600 V angelegt.
  • Folglich wird wie in 39 gezeigt eine Sperrspannung angelegt, bei der sich eine Verarmungsschicht 31 von der Grenzfläche zwischen dem P-Störstellengebiet 4, dem P–-Störstellengebiet 18 und der N–-Halbleiterschicht 2 ausdehnt. Wie in 39 gezeigt ist, dehnt sich die Verarmungsschicht 31 kurz in Richtung der N–-Halbleiterschicht 2 mit einer verhältnismäßig niedrigen Störstellenkonzentration aus und verläuft ein Ende 31a der Verarmungsschicht in der Weise, dass es die Nähe des Gebiets erreicht, wo sich das N-Störstellengebiet 7 befindet, das als eine Sperre gegen die Verarmungsschicht dient. Insbesondere wird in der oben beschriebenen Halbleitervorrichtung ein N-Störstellengebiet 13 ausgebildet, das von der Oberfläche der N–-Halbleiterschicht 2 ausgeht und den dielektrischen Abschnitt 3 erreicht, um sicher zu versperren, dass sich die Verarmungsschicht 31 bis zum P-Störstellengebiet 6 ausdehnt, ohne die Durchbruchspannung zu verringern, und um eine Verbesserung der Durchbruchspannungscharakteristik der Halbleitervorrichtung zu ermöglichen. Dies wird anhand eines Vergleichsbeispiels weiter beschrieben.
  • Abgesehen davon, dass das N-Störstellengebiet 13, das von der Oberfläche der N–-Halbleiterschicht 2 ausgeht und den dielektrischen Abschnitt 3 erreicht, nicht ausgebildet ist, ist eine Halbleitervorrichtung des Vergleichsbeispiels ähnlich wie die beispielhaft in 38 gezeigte Halbleitervorrichtung konfiguriert. Wie in 40 gezeigt ist, ist ein dielektrischer Abschnitt 103, der einen verhältnismäßig dünnen Abschnitt 103a und einen verhältnismäßig dicken Abschnitt 103b enthält, in Kontakt mit einer Hauptoberfläche eines Halbleitersubstrats 101 ausgebildet. In Kontakt mit einer Oberfläche des dielektrischen Abschnitts 103 ist eine N–-Halbleiterschicht 102 mit einer vorgegebenen Dicke ausgebildet.
  • In einem vorgegebenen Gebiet der N–-Halbleiterschicht 102 ist von einer Oberfläche der N–-Halbleiterschicht 102 bis in eine vorgegebene Tiefe ein P-Störstellengebiet 104 ausgebildet. In Kontakt mit dem P-Störstellengebiet 104 ist eine Drain-Elektrode 119 ausgebildet. Ferner ist in Kontakt mit dem P-Störstellengebiet 104 von der Oberfläche der N–-Halbleiterschicht 102 bis in eine vorgegebene Tiefe ein P–-Störstellengebiet 118 mit einer niedrigeren Störstellenkonzentration als das P-Störstellengebiet 104 ausgebildet.
  • In einem vorgegebenen Gebiet der N–-Halbleiterschicht 102 in einer Entfernung von dem P–-Störstellengebiet 118 ist von der Oberfläche der N–-Halbleiterschicht 102 bis in eine vorgegebene Tiefe ein P-Störstellengebiet 106 ausgebildet. Auf einer Oberfläche eines Abschnitts der N–-Halbleiterschicht 102 zwischen dem P–-Störstellengebiet 118 und dem P-Störstellengebiet 106 ist eine Gate-Elektrode 109 ausgebildet, wobei zwischen der Oberfläche und der Gate-Elektrode eine Gate-Isolierlage 108 liegt. In Kontakt mit dem P-Störstellengebiet 106 ist eine Source-Elektrode 120 ausgebildet.
  • In der Halbleitervorrichtung des Vergleichsbeispiels veranlasst eine an die Gate-Elektrode 109 angelegte Spannung, die um ein vorgegebenes Potential niedriger als ein Source-Potential ist, einen Durchlasszustand. Im Gegensatz dazu verursacht ein an die Gate-Elektrode 109 angelegtes erhöhtes Potential einen Sperrzustand. Wie in 40 gezeigt ist, wird zu dieser Zeit eine Sperrspannung angelegt, wobei sich von der Grenzfläche zwischen dem P-Störstellengebiet 104, dem P–-Störstellengebiet 118 und der N–-Halbleiterschicht 102 eine Verarmungsschicht 131 ausdehnt. Das Ende 131a der Verarmungsschicht erreicht die Nähe des P-Störstellengebiets 106 in einem Gebiet der N–-Halbleiterschicht 102 unter dem P-Störstellengebiet 106.
  • Somit ist die Durchbruchspannung der Halbleitervorrichtung in diesem Vergleichsbeispiel durch die Durchgreiferscheinung oder dergleichen bestimmt, in der das Ende 131a der Verarmungsschicht mit dem P-Störstellengebiet 106 in Kontakt gelangt, oder durch einen Leckstrom eines parasitären PNP-Transistors bestimmt, der aus dem P-Störstellengebiet 104, aus der N–-Halbleiterschicht 102 und aus dem P-Störstellengebiet 106 ausgebildet ist. Üblicherweise ist ein N-Störstellengebiet ausgebildet, das das P-Störstellengebiet 6 umgibt, um diese Störung zu beheben. Allerdings könnte das so ausgebildete N-Störstellengebiet die Störstellenkonzentration in der Oberfläche der N–-Halbleiterschicht 102 erhöhen und eine Schwellenspannung Vth erhöhen. Somit hat eine weitere Verbesserung der Durchbruchspannungscharakteristik ihre Grenze.
  • Im Gegensatz dazu hat die oben beschriebene Halbleitervorrichtung ein wesentliches Merkmal, dass ähnlich der in 3 gezeigten Halbleitervorrichtung in dem Gebiet der N–-Halbleiterschicht 2 direkt über dem verhältnismäßig dicken Abschnitt 3b des dielektrischen Abschnitts 3 das P-Störstellengebiet 6 ausgebildet ist, an das eine hohe Spannung angelegt wird. Dementsprechend kann ein Spannungsabfall in dem dielektrischen Abschnitt (Abschnitt 3b) weiter erhöht werden und kann ein Spannungsabfall in dem Abschnitt der N–-Halbleiterschicht 2 in diesem Gebiet weiter verringert werden. während die Ausdehnung einer Verarmungsschicht in Richtung des mit der Source-Elektrode 20 verbundenen P-Störstellengebiets 6 unterdrückt wird, kann eine Verringerung der Durchbruchspannung der Halbleitervorrichtung weiter unterdrückt werden. Ferner tritt keine Erhöhung der Schwellenspannung Vth auf.
  • Die oben beschriebene Halbleitervorrichtung enthält das N-Störstellengebiet 13 als einen Verarmungsschicht-Sperrabschnitt, der die Ausdehnung einer solchen Verarmungsschicht unterdrückt. Das N-Störstellengebiet 13 weist eine höhere Störstellenkonzentration als die N–-Halbleiterschicht 2 auf und ist so ausgebildet, dass es von der Oberfläche der N–-Halbleiterschicht 2 bis zu dem dielektrischen Abschnitt 3 (Abschnitt 3b) verläuft. Somit kann die Ausdehnung der Verarmungsschicht 31 von einem Abschnitt der N–-Halbleiterschicht 2 unter dem P-Störstellengebiet 6 in Richtung des P-Störstellengebiets 6 ohne Verringerung der Durchbruchspannung der Halbleitervorrichtung sicher versperrt werden. Folglich wird der Durchbruchspannungs-Spielraum erhöht und kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung weiter verbessert werden.
  • Erste Abwandlung
  • Hinsichtlich der obigen Halbleitervorrichtung ist beschrieben worden, dass das N-Störstellengebiet 13, das von der Oberfläche der N–-Halbleiterschicht 2 ausgeht und den dielektrischen Abschnitt 3 erreicht, als ein Beispiel des Verarmungsschicht-Sperrabschnitts genutzt wird. Alternativ kann als der Verarmungsschicht-Sperrabschnitt auch eine wie in 10 gezeigte Struktur genutzt werden, in der die Isolierlage 14 und der leitende Abschnitt 15 in einem Graben ausgebildet sind. Wie in 41 gezeigt ist, ist in diesem Fall von der Oberfläche der N–-Halbleiterschicht 2 bis in eine vorgegebene Tiefe ein N-Störstellengebiet 21 ausgebildet. Ferner ist in Kontakt mit diesem N-Störstellengebiet und mit diesem P-Störstellengebiet 6 eine Source-Elektrode 20 ausgebildet. Der leitende Abschnitt 15, der mit der dazwischenliegenden Isolierlage 14 in dem Graben ausgebildet ist, und die Source-Elektrode 20 sind elektrisch verbunden.
  • Wie in 42 gezeigt ist, kann in dieser Halbleitervorrichtung ebenfalls die Ausdehnung der Verarmungsschicht 31 in einem Sperrzustand von dem Abschnitt der N–-Halbleiterschicht 2 unter dem P-Störstellengebiet 6 in Richtung des P-Störstellengebiets 6 versperrt werden, ohne die Durchbruchspannung zu verringern. Folglich wird der Durchbruchspannungs-Spielraum erhöht und kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung weiter verbessert werden.
  • Zweite Abwandlung
  • Als der Verarmungsschicht-Sperrabschnitt kann außerdem eine wie in 12 gezeigte Struktur genutzt werden, in der das N-Störstellengebiet 13 entlang der Seitenwand eines Grabens ausgebildet ist und der Graben mit einer darin ausgebildeten Isolierlage 14 gefüllt ist. Wie in 43 gezeigt ist, ist in diesem Fall die Source-Elektrode 20 in Kontakt mit dem entlang der Seitenwand des Grabens ausgebildeten N-Störstellengebiet 13 und mit dem P-Störstellengebiet 6 ausgebildet.
  • Wie in 44 gezeigt ist, kann in dieser Halbleitervorrichtung ebenfalls die Ausdehnung der Verarmungsschicht 31 in einem Sperrzustand von dem Abschnitt der N–-Halbleiterschicht 2 unter dem P-Störstellengebiet 6 in Richtung des P-Störstellengebiets 6 versperrt werden, ohne die Durchbruchspannung zu verringern. Folglich wird der Durchbruchspannungs-Spielraum erhöht und kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung weiter verbessert werden.
  • Achte Ausführungsform
  • Es wird hier eine Änderung der wie in einer Draufsicht der in 3 gezeigten Halbleitervorrichtung dargestellten zweidimensionalen Struktur beschrieben. Wie in 45 gezeigt ist, sind das P-Störstellengebiet 6, mit dem die Kollektorelektrode verbunden ist, und das N-Störstellengebiet 13, das als ein Verarmungsschicht-Sperrabschnitt dient, entlang einer Richtung abwechselnd angeordnet. Wie in 46 und 47 gezeigt ist, ist von der Oberfläche der N–-Halbleiterschicht 2 bis in eine vorgegebene Tiefe ein P-Störstellengebiet 6 ausgebildet. Wie in 46 und 48 gezeigt ist, ist ferner von der Oberfläche der N–-Halbleiterschicht 2 ein N-Störstellengebiet 13 ausgebildet, das den dielektrischen Abschnitt 3 erreicht. Bis auf das Obige ist die Struktur dieser Halbleitervorrichtung ähnlich der der in 3 beispielhaft gezeigten Halbleitervorrichtung, sodass dieselben Komponenten mit denselben Bezugszeichen bezeichnet sind und ihre Beschreibung nicht wiederholt wird.
  • In der oben beschriebenen Halbleitervorrichtung veranlasst die Tatsache, dass an die Gate-Elektrode 9 eine höhere Spannung als eine vorgegebene Schwellenspannung angelegt wird, dass Elektronen und Löcher in die N–-Halbleiterschicht 2 injiziert werden, sodass der Widerstandswert der N–-Halbleiterschicht 2 wegen der Leitfähigkeitsmodulation abnimmt, was einen Zustand (Durchlasszustand) veranlasst, in dem ein elektrischer Strom von der Kollektorseite in Richtung der Emitterseite fließt.
  • Im Gegensatz dazu veranlasst die Tatsache, dass an die Gate-Elektrode 9 eine niedrigere Spannung als die Schwellenspannung angelegt wird, dass die Injektion von Elektronen in die N–-Halbleiterschicht 2 aufhört, sodass Elektronen und Löcher, die sich in der N–-Halbleiterschicht 2 angesammelt haben, rekombinieren und dadurch verschwinden oder zur Emitterelektrode 10 oder zur Kollektorelektrode 11 entladen werden und dadurch verschwinden, um schließlich einen Zustand (Sperrzustand) zu veranlassen, in dem der elektrische Strom unterbrochen ist. In dem Sperrzustand wird eine Sperrspannung angelegt und dehnt sich eine Verarmungsschicht von der Grenzfläche zwischen dem P-Störstellengebiet 4 und der N–-Halbleiterschicht 2 hauptsächlich in Richtung der N–-Halbleiterschicht 2 aus.
  • Wie in 49 gezeigt ist, kann zu dieser Zeit in einem Abschnitt, in dem das N-Störstellengebiet 13 angeordnet ist, die Ausdehnung einer Verarmungsschicht durch das N-Störstellengebiet 13 versperrt werden (Ende 31a der Verarmungsschicht), ohne die Durchbruchspannung zu verringern. Wie in 50 gezeigt ist, kann dementsprechend in einem Abschnitt, in dem das P-Störstellengebiet 6 zwischen den N-Störstellengebieten 13 angeordnet ist, im Gegensatz zu dem Fall, in dem ein solches N-Störstellengebiet nicht angeordnet ist, die Ausdehnung der Verarmungsschicht in Richtung des P-Störstellengebiets 6 versperrt werden (Ende 31a der Verarmungsschicht), ohne die Durchbruchspannung zu verringern. Folglich wird der Durchbruchspannungs-Spielraum erhöht und kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung weiter verbessert werden.
  • Erste Abwandlung
  • Als eine Änderung der zweidimensionalen Struktur ist beispielhaft die Änderung der zweidimensionalen Struktur der in 3 gezeigten Halbleitervorrichtung beschrieben worden. Eine weitere Änderung davon kann eine Änderung der zweidimensionalen Struktur der in 10 gezeigten Halbleitervorrichtung sein. Wie in 51 gezeigt ist, sind in diesem Fall das P-Störstellengebiet 6, mit dem die Kollektorelektrode verbunden ist, und die Isolierlage 14 und der leitende Abschnitt 15, die als ein Verarmungsschicht-Sperrabschnitt dienen, entlang einer Richtung abwechselnd angeordnet. Wie in 51 und 52 gezeigt ist, ist von der Oberfläche der N–-Halbleiterschicht 2 bis in eine vorgegebene Tiefe ein P-Störstellengebiet 6 ausgebildet. Wie in 51 und 53 gezeigt ist, sind ferner von der Oberfläche der N–-Halbleiterschicht 2 eine Isolierlage 14 und ein leitender Abschnitt 15 ausgebildet, die den dielektrischen Abschnitt 3 erreichen.
  • Wie in 54 gezeigt ist, kann auch in dieser Halbleitervorrichtung in einem Abschnitt, in dem die Isolierlage 14 und der leitende Abschnitt 15 angeordnet sind, die Ausdehnung einer Verarmungsschicht in einem Sperrzustand durch die Isolierlage 14 und durch den leitenden Abschnitt 15 versperrt werden (Ende 31a der Verarmungsschicht), ohne eine Durchbruchspannung zu verringern. Wie in 55 gezeigt ist, kann dementsprechend in einem Abschnitt, in dem das P-Störstellengebiet 6 zwischen den Isolierlagen 14 und den leitenden Abschnitten 15 angeordnet ist, im Gegensatz zu dem Fall, in dem diese Isolierlagen 14 und diese leitenden Abschnitte 15 nicht vorgesehen sind, die Ausdehnung der Verarmungsschicht in Richtung des P-Störstellengebiets 6 versperrt werden (Ende 31a der Verarmungsschicht), ohne die Durchbruchspannung zu verringern. Folglich kann der Durchbruchspannungs-Spielraum erhöht werden und kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung sicher verbessert werden.
  • Zweite Abwandlung
  • Eine nochmals weitere Änderung der zweidimensionalen Struktur kann eine Änderung der zweidimensionalen Struktur der in 12 gezeigten Halbleitervorrichtung sein. Wie in 56 gezeigt ist, sind in diesem Fall das P-Störstellengebiet 6, mit dem die Kollektorelektrode verbunden ist, und das N-Störstellengebiet 13 und die Isolierlage 14, die als ein Verarmungsschicht-Sperrabschnitt dienen, entlang einer Richtung abwechselnd angeordnet. Wie in 56 und 57 gezeigt ist, ist das P-Störstellengebiet 6 von der Oberfläche der N–-Halbleiterschicht 2 bis in eine vorgegebene Tiefe ausgebildet. Wie in 56 und 58 gezeigt ist, sind ferner das N-Störstellengebiet 13 und die Isolierlage 14 von der Oberfläche der N–-Halbleiterschicht 2 so ausgebildet, dass sie den dielektrischen Abschnitt 3 erreichen.
  • Wie in 59 gezeigt ist, kann auch in dieser Halbleitervorrichtung in einem Abschnitt, in dem das N-Störstellengebiet 13 und die Isolierlage 14 angeordnet sind, die Ausdehnung einer Verarmungsschicht in einem Sperrzustand durch das N-Störstellengebiet 13 und durch die Isolierlage 14 versperrt werden (Ende 31a der Verarmungsschicht), ohne die Durchbruchspannung zu verringern. Wie in 60 gezeigt ist, kann dementsprechend in einem Abschnitt, in dem das P-Störstellengebiet 6 zwischen den N-Störstellengebieten 13 und den Isolierlagen 14 angeordnet ist, im Gegensatz zu dem Fall, in dem diese N-Störstellengebiete 13 und Isolierlagen 14 nicht vorgesehen sind, die Ausdehnung der Verarmungsschicht in Richtung des P-Störstellengebiets 6 (Ende 31a der Verarmungsschicht) versperrt werden, ohne die Durchbruchspannung zu verringern. Folglich wird der Durchbruchspannungs-Spielraum erhöht und kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung sicher verbessert werden.
  • Neunte Ausführungsform
  • Hier wird eine Änderung der zweidimensionalen Struktur der in 25 gezeigten Halbleitervorrichtung beschrieben. Wie in 61 gezeigt ist, sind ein Gebiet, das ein P-Störstellengebiet 6 enthält, mit dem die Kollektorelektrode verbunden ist, und die Isolierlage 14 und der leitende Abschnitt 15, die als ein Verarmungsschicht-Sperrabschnitt dienen, entlang einer Richtung abwechselnd angeordnet. Wie in 61 und 62 gezeigt ist, ist das P-Störstellengebiet 6 von der Oberfläche der N–-Halbleiterschicht 2 bis in eine vorgegebene Tiefe ausgebildet. Wie in 61 und 63 gezeigt ist, sind ferner die Isolierlage 14 und der leitende Abschnitt 15 von der Oberfläche der N–-Halbleiterschicht 2 in der Weise ausgebildet, dass sie den dielektrischen Abschnitt 3 erreichen. Bis auf das Obige ist die Struktur der Halbleitervorrichtung ähnlich der der in 24 gezeigten Halbleitervorrichtung, sodass dieselben Komponenten mit denselben Bezugszeichen bezeichnet sind und ihre Beschreibung nicht wiederholt wird.
  • In der oben beschriebenen Halbleitervorrichtung veranlasst die Tatsache, dass an die Gate-Elektrode 9 eine höhere Spannung als eine vorgegebene Schwellenspannung angelegt wird, dass in die N–-Halbleiterschicht 2 Elektronen und Löcher injiziert werden, sodass der Widerstandswert der N–-Halbleiterschicht 2 wegen der Leitfähigkeitsmodulation abnimmt, was einen Zustand (Durchgangszustand) veranlasst, in dem elektrischer Strom von der Kollektorseite in Richtung der Emitterseite fließt.
  • Im Gegensatz dazu veranlasst die Tatsache, dass an die Gate-Elektrode 9 eine niedrigere Spannung als die Schwellenspannung angelegt wird, dass die Injektion von Elektronen in die N–-Halbleiterschicht 2 aufhört, sodass Elektronen und Löcher, die sich in der N–-Halbleiterschicht 2 angesammelt haben, rekombinieren und dadurch verschwinden oder zur Emitterelektrode 10 oder Kollektorelektrode 11 entladen werden und dadurch verschwinden, was schließlich einen Zustand (Sperrzustand) verursacht, in dem der elektrische Strom unterbrochen ist. In dem Sperrzustand wird eine Sperrspannung angelegt und dehnt sich eine Verarmungsschicht von der Grenzfläche zwischen dem P-Störstellengebiet 4 und der N–-Halbleiterschicht 2 hauptsächlich in Richtung der N–-Halbleiterschicht 2 aus.
  • Wie in 64 gezeigt ist, kann zu dieser Zeit in einem Abschnitt, in dem die Isolierlage 14 und der leitende Abschnitt 15 angeordnet sind, die Ausdehnung einer Verarmungsschicht durch die Isolierlage 14 und durch den leitenden Abschnitt 15 versperrt werden (Ende 31a der Verarmungsschicht), ohne die Durchbruchspannung zu verringern. Wie in 65 gezeigt ist, kann dementsprechend in einem Abschnitt, in dem das P-Störstellengebiet 6 zwischen den Isolierlagen 14 und den leitenden Abschnitten 15 angeordnet ist, im Gegensatz zu dem Fall, in dem die Isolierlagen 14 und die leitenden Abschnitte 15 nicht vorgesehen sind, die Ausdehnung der Verarmungsschicht in Richtung des P-Störstellengebiets 6 versperrt werden (Ende 31a der Verarmungsschicht), ohne die Durchbruchspannung zu verringern. Folglich wird der Durchbruchspannungs-Spielraum weiter erhöht und kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung sicher verbessert werden. Ferner kann in einer Struktur, in der die jeweiligen Orte des N-Störstellengebiets 16 und des P-Störstellengebiets 6, die in 61 und 62 gezeigt sind, durcheinander ersetzt sind, sodass das N-Störstellengebiet 16 zwischen den P-Störstellengebieten 6 liegt, die Durchbruchspannungscharakteristik der Halbleitervorrichtung ebenfalls verbessert werden.
  • Hinsichtlich der obigen Halbleitervorrichtung ist die beispielhafte Struktur beschrieben worden, in der die Isolierlage 14 und der leitende Abschnitt 15 in einem Graben ausgebildet sind, der als ein Verarmungsschicht-Sperrabschnitt dient. Alternativ kann als der Verarmungsschicht-Sperrabschnitt auch die wie in 3 gezeigte Struktur genutzt werden, in der das N-Störstellengebiet 13 ausgebildet ist. Auch in diesem Fall kann die Ausdehnung einer Verarmungsschicht sicher versperrt werden, ohne die Durchbruchspannung zu verringern, um die Durchbruchspannungscharakteristik der Halbleitervorrichtung zu verbessern. Ferner kann wie in 12 auch die Struktur genutzt werden, in der das N-Störstellengebiet 13 entlang der Seitenwand eines Grabens ausgebildet ist und der Graben mit einer darin ausgebildeten Isolierlage 14 gefüllt ist. Auch in diesem Fall kann die Ausdehnung der Verarmungsschicht sicher versperrt werden, ohne die Durchbruchspannung zu verringern, um die Durchbruchspannungscharakteristik der Halbleitervorrichtung zu verbessern.
  • Zehnte Ausführungsform
  • Es wird hier eine Änderung der zweidimensionalen Struktur der in 38 gezeigten Halbleitervorrichtung beschrieben. Wie in 66 gezeigt ist, sind das P-Störstellengebiet 6, mit dem die Source-Elektrode verbunden ist, und das N-Störstellengebiet 13, das als ein Verarmungsschicht-Sperrabschnitt dient, entlang einer Richtung abwechselnd angeordnet. Wie in 66 und 67 gezeigt ist, ist das P-Störstellengebiet 6 von der Oberfläche der N–-Halbleiterschicht 2 bis in eine vorgegebene Tiefe ausgebildet. Wie in 66 und 68 gezeigt ist, ist ferner das N-Störstellengebiet 13 von der Oberfläche der N–-Halbleiterschicht 2 in der Weise ausgebildet, dass es den dielektrischen Abschnitt 3 erreicht. Bis auf das Obige ist die Struktur dieser Halbleitervorrichtung ähnlich der der in 38 gezeigten Halbleitervorrichtung, sodass dieselben Komponenten mit denselben Bezugszeichen bezeichnet sind und ihre Beschreibung nicht wiederholt wird.
  • In der oben beschriebenen Halbleitervorrichtung veranlasst die Tatsache, dass an die Gate-Elektrode 9 eine um ein vorgegebenes Potential niedrigere Spannung als ein Source-Potential angelegt wird, dass in einem Abschnitt der N–-Halbleiterschicht 2 direkt unter der Gate-Elektrode 9 ein Kanal ausgebildet wird. Mit dem somit ausgebildeten Kanal wird ein Zustand veranlasst, in dem ein elektrischer Strom von der Source-Elektrode 20 zur Drain-Elektrode 19 fließt (Durchlasszustand).
  • Im Gegensatz dazu veranlasst die Tatsache, dass an die Gate-Elektrode 9 ein erhöhtes Potential angelegt wird, dass der in der N–-Halbleiterschicht 2 ausgebildete Kanal verschwindet, was zu einem Sperrzustand führt. In dem Sperrzustand wird eine Sperrspannung angelegt und dehnt sich die Verarmungsschicht 31 von der Grenzfläche zwischen dem P-Störstellengebiet 4, dem P–-Störstellengebiet 18 und der N–-Halbleiterschicht 2 aus.
  • Wie in 69 gezeigt ist, kann zu dieser Zeit in einem Abschnitt, in dem das N-Störstellengebiet 13 angeordnet ist, eine Ausdehnung der Verarmungsschicht durch das N-Störstellengebiet 13 versperrt werden (Ende 31a der Verarmungsschicht), ohne die Durchbruchspannung zu verringern. Wie in 70 gezeigt ist, ist dementsprechend in einem Abschnitt, in dem das P-Störstellengebiet 6 zwischen den N-Störstellengebieten 13 angeordnet ist, im Gegensatz zu dem Fall, in dem diese N-Störstellengebiete 13 nicht angeordnet sind, eine Ausdehnung der Verarmungsschicht in Richtung des P-Störstellengebiets 6 versperrt (Ende 31a der Verarmungsschicht), ohne die Durchbruchspannung zu verringern. Folglich ist der Durchbruchspannungs-Spielraum weiter erhöht und kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung sicher verbessert werden.
  • Erste Abwandlung
  • Als eine Änderung der zweidimensionalen Struktur ist beispielhaft die Änderung der zweidimensionalen Struktur der in 38 gezeigten Halbleitervorrichtung beschrieben worden. Eine weitere Änderung davon kann eine Änderung der zweidimensionalen Struktur der in 41 gezeigten Halbleitervorrichtung sein. Wie in 71 gezeigt ist, sind in diesem Fall ein P-Störstellengebiet 6, mit dem eine Source-Elektrode 20a verbunden ist, und eine Isolierlage 14 und ein leitender Abschnitt 15, die als ein Verarmungsschicht-Sperrabschnitt dienen, entlang einer Richtung abwechselnd angeordnet. Wie in 71 und 72 gezeigt ist, ist von der Oberfläche der N–-Halbleiterschicht 2 bis in eine vorgegebene Tiefe ein P-Störstellengebiet 6 ausgebildet. Wie in 71 und 73 gezeigt ist, sind ferner von der Oberfläche der N–-Halbleiterschicht 2 eine Isolierlage 14 und ein leitender Abschnitt 15 in der Weise ausgebildet, dass sie den dielektrischen Abschnitt 3 erreichen. Das P-Störstellengebiet 6 und der leitende Abschnitt 15 sind über die Source-Elektrode 20a und eine Elektrode 20b elektrisch verbunden.
  • Wie in 74 gezeigt ist, kann auch in dieser Halbleitervorrichtung in einem Abschnitt, in dem die Isolierlage 14 und der leitende Abschnitt 15 angeordnet sind, eine Ausdehnung einer Sperrschicht in einem Sperrzustand durch die Isolierlage 14 und durch den leitenden Abschnitt 15 versperrt werden (Ende 31a der Verarmungsschicht), ohne die Durchbruchspannung zu verringern. Wie in 75 gezeigt ist, wird dementsprechend in einem Abschnitt, in dem das P-Störstellengebiet 6 zwischen den Isolierlagen 14 und den leitenden Abschnitten 15 angeordnet ist, die Ausdehnung einer Verarmungsschicht in Richtung des P-Störstellengebiets 6 im Gegensatz zu dem Fall, in dem diese Isolierlagen 14 und diese leitenden Abschnitte nicht vorgesehen sind, versperrt (Ende 31a der Verarmungsschicht), ohne die Durchbruchspannung zu verringern. Folglich wird der Durchbruchspannungs-Spielraum weiter erhöht und kann die Durchbruchspannungseigenschaft der Halbleitervorrichtung sicher verbessert werden.
  • Zweite Abwandlung
  • Eine weitere Änderung der zweidimensionalen Struktur kann eine Änderung der zweidimensionalen Struktur der in 43 gezeigten Halbleitervorrichtung sein. Wie in 76 gezeigt ist, sind in diesem Fall ein P-Störstellengebiet 6, mit dem die Source-Elektrode 20 verbunden ist, und ein N-Störstellengebiet 13 und eine Isolierlage 14, die als ein Verarmungsschicht-Sperrabschnitt dienen, entlang einer Richtung abwechselnd angeordnet. Wie in 76 und 77 gezeigt ist, ist von der Oberfläche der N–-Halbleiterschicht 2 bis in eine vorgegebene Tiefe ein P-Störstellengebiet 6 ausgebildet. Wie in 76 und 78 gezeigt ist, sind ferner von der Oberfläche der N–-Halbleiterschicht 2 ein N-Störstellengebiet 13 und eine Isolierlage 14 in der Weise ausgebildet, dass sie den dielektrischen Abschnitt 3 erreichen. Das N-Störstellengebiet 13 und das P-Störstellengebiet 6 sind durch die Source-Elektrode 20 elektrisch verbunden.
  • Wie in 79 gezeigt ist, kann auch in dieser Halbleitervorrichtung in einem Abschnitt, in dem das N-Störstellengebiet 13 und die Isolierlage 14 angeordnet sind, die Ausdehnung einer Verarmungsschicht in einem Sperrzustand durch das N-Störstellengebiet 13 und durch die Isolierlage 14 versperrt werden (Ende 31a der Verarmungsschicht), ohne die Durchbruchspannung zu verringern. Wie in 80 gezeigt ist, wird dementsprechend in einem Abschnitt, in dem das P-Störstellengebiet 6 zwischen den N-Störstellengebieten 13 und den Isolierlagen 14 angeordnet ist, die Ausdehnung der Verarmungsschicht in Richtung des P-Störstellengebiets 6 im Gegensatz zu dem Fall, in dem diese N-Störstellengebiete 13 und Isolierlagen 14 nicht angeordnet sind, versperrt (Ende 31a der Verarmungsschicht), ohne die Durchbruchspannung zu verringern. Folglich wird der Durchbruchspannungsgrenzwert weiter erhöht und kann die Durchbruchspannungscharakteristik der Halbleitervorrichtung sicher verbessert werden.
  • Obgleich die oben beschriebenen Halbleitervorrichtungen jeweils beispielhaft auf eine Wechselrichterschaltung angewendet werden, sind sie nicht nur auf diese, sondern auf ein Leistungshalbleiterelement, für das eine hohe Durchbruchspannung erforderlich ist, anwendbar.
  • Die Erfindung wird wirksam als eine Halbleitervorrichtung verwendet, die auf eine Wechselrichterschaltung oder dergleichen angewendet wird.
  • Obgleich die Erfindung ausführlich beschrieben und gezeigt wurde, soll dies selbstverständlich lediglich zur Erläuterung und als Beispiel dienen und nicht als Beschränkung verstanden werden, wobei der Erfindungsgedanke und der Umfang der Erfindung lediglich durch die beigefügten Ansprüche beschränkt sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 06-188438 [0008]

Claims (20)

  1. Halbleitervorrichtung, die umfasst: ein Halbleitersubstrat (1) mit einer Hauptoberfläche; einen dielektrischen Abschnitt (3), der in Kontakt mit der Hauptoberfläche des Halbleitersubstrats (1) ausgebildet ist und eine erste Dicke und eine zweite Dicke, die größer als die erste Dicke ist, aufweist; ein Halbleitergebiet (2) eines ersten Leitungstyps, das in Kontakt mit dem dielektrischen Abschnitt (3) ausgebildet ist und eine erste Störstellenkonzentration aufweist; ein erstes Störstellengebiet (5) des ersten Leitungstyps, das in einem ersten Gebiet des Halbleitergebiets (2) direkt über einem Abschnitt, der ein Teil des dielektrischen Abschnitts (3) ist, von einer Oberfläche des Halbleitergebiets (2) bis in eine erste Tiefe ausgebildet ist, und die erste Dicke aufweist; ein zweites Störstellengebiet (4) eines zweiten Leitungstyps, das in dem ersten Gebiet von der Oberfläche des Halbleitergebiets (2) bis in eine zweite Tiefe, die größer als die erste Tiefe ist, in der Weise ausgebildet ist, dass es das erste Störstellengebiet (5) seitlich und von unten umgibt; einen Gate-Elektrodenabschnitt (9), der auf einer Oberfläche eines Abschnitts des zweiten Störstellengebiets (4) zwischen dem ersten Störstellengebiet (5) und dem Halbleitergebiet (2) ausgebildet ist, wobei zwischen dem Gate-Elektrodenabschnitt (9) und der Oberfläche des Abschnitts des zweiten Störstellengebiets eine Gate-Isolierlage liegt; ein drittes Störstellengebiet (6) des zweiten Leitungstyps mit einer zweiten Störstellenkonzentration, das in einem zweiten Gebiet des Halbleitergebiets (2) in einer Entfernung von dem zweiten Störstellengebiet (4) und direkt über einem Abschnitt, der ein Teil des dielektrischen Abschnitts (3) ist, von der Oberfläche des Halbleitergebiets (2) bis in eine dritte Tiefe ausgebildet ist, und die zweite Dicke aufweist; und einen Verarmungsschicht-Sperrabschnitt (13, 14, 15), der ein leitendes Gebiet enthält und an einer vorgegebenen Stelle in dem zweiten Gebiet in der Weise ausgebildet ist, dass er von der Oberfläche des Halbleitergebiets (2) ausgeht und den dielektrischen Abschnitt (3) erreicht.
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der Verarmungsschicht-Sperrabschnitt (13, 14, 15) so ausgebildet ist, dass er in einer ersten Anordnung, in der der Verarmungsschicht-Sperrabschnitt (13, 14, 15) auf einer Seite des dritten Störstellengebiet (6), die einer Seite, auf der sich das zweite Störstellengebiet (4) befindet, gegenüberliegt, angeordnet ist, oder in einer zweiten Anordnung, in der in einer Richtung quer zu jener, entlang der das zweite Störstellengebiet (4) und das dritte Störstellengebiet (6) angeordnet sind, das dritte Störstellengebiet (6) von beiden Seiten zwischen dem Verarmungsschicht-Sperrabschnitt (13, 14, 15) angeordnet ist, angeordnet ist.
  3. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass der Verarmungsschicht-Sperrabschnitt (13, 14, 15) aus einem vierten Störstellengebiet (13) des ersten Leitungstyps mit einer dritten Störstellenkonzentration, die höher als die erste Störstellenkonzentration ist, ausgebildet ist.
  4. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass der Verarmungsschicht-Sperrabschnitt (13, 14, 15) aus einem leitenden Abschnitt (15) ausgebildet ist, der von dem Halbleitergebiet (2) elektrisch isoliert ist und mit dem dritten Störstellengebiet (6) elektrisch verbunden ist.
  5. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass der Verarmungsschicht-Sperrabschnitt (13, 14, 15) ausgebildet ist aus: einem Isolierabschnitt (14), der durch das Halbleitergebiet (2) in der Weise ausgebildet ist, dass er von der Oberfläche des Halbleitergebiets (2) ausgeht und den dielektrischen Abschnitt (3) erreicht; und einem vierten Störstellengebiet (13) des ersten Leitungstyps mit einer dritten Störstellenkonzentration, die höher als die erste Störstellenkonzentration ist, das in einem Abschnitt des Halbleitergebiets (2) ausgebildet ist, der den Isolierabschnitt (14) umgibt.
  6. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass der Verarmungsschicht-Sperrabschnitt (13, 14, 15) in der ersten Anordnung ausgebildet ist, und die Halbleitervorrichtung ein fünftes Störstellengebiet (7b) des ersten Leitungstyps umfasst, das von der Oberfläche des Halbleitergebiets (2) bis in eine vierte Tiefe, die größer als die dritte Tiefe ist, in der Weise ausgebildet ist, dass es das dritte Störstellengebiet (6) seitlich und von unten umgibt.
  7. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass der Verarmungsschicht-Sperrabschnitt (13, 14, 15) in der ersten Anordnung ausgebildet ist, und die Halbleitervorrichtung ein sechstes Störstellengebiet (16) des ersten Leitungstyps umfasst, das in dem zweiten Gebiet auf einer Seite des dritten Störstellengebiets (6), auf der sich das zweite Störstellengebiet (4) befindet, von der Oberfläche des Halbleitergebiets (2) bis in eine vorgegebene Tiefe ausgebildet ist, das mit dem dritten Störstellengebiet (6) elektrisch verbunden ist und das eine vierte Störstellenkonzentration aufweist, die höher als die erste Störstellenkonzentration ist.
  8. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass der Verarmungsschicht-Sperrabschnitt (13, 14, 15) in der ersten Anordnung ausgebildet ist, und die Halbleitervorrichtung ein sechstes Störstellengebiet (16) des ersten Leitungstyps umfasst, das in dem zweiten Gebiet auf einer Seite des dritten Störstellengebiets (6), die einer Seite, auf der sich das zweite Störstellengebiet (4) befindet, gegenüberliegt, von der Oberfläche des Halbleitergebiets (2) bis in eine vorgegebene Tiefe ausgebildet ist, das mit dem dritten Störstellengebiet (6) elektrisch verbunden ist und das eine vierte Störstellenkonzentration aufweist, die höher als die erste Störstellenkonzentration ist.
  9. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass der Verarmungsschicht-Sperrabschnitt (13, 14, 15) in der ersten Anordnung ausgebildet ist, die Halbleitervorrichtung mehrere sechste Störstellengebiete (16) des ersten Leitungstyps, die in dem zweiten Gebiet von der Oberfläche des Halbleitergebiets (2) bis in eine vorgegebene Tiefe ausgebildet sind, die mit dem dritten Störstellengebiet (6) elektrisch verbunden sind und die eine dritte Störstellenkonzentration aufweisen, die höher als die erste Störstellenkonzentration ist, umfasst und mehrere dritte Störstellengebiete (6) umfasst, und mehrere der dritten Störstellengebiete (6) und mehrere der sechsten Störstellengebiete (16) entlang einer Richtung quer zu der Richtung, entlang der das zweite Störstellengebiet (4) und das dritte Störstellengebiet (6) angeordnet sind, abwechselnd angeordnet sind.
  10. Halbleitervorrichtung nach Anspruch 7, gekennzeichnet durch ein siebentes Störstellengebiet (17) des zweiten Leitungstyps, das in dem zweiten Gebiet in der Weise ausgebildet ist, dass es das dritte Störstellengebiet (6) und das sechste Störstellengebiet (16) seitlich und von unten umgibt, und das eine fünfte Störstellenkonzentration aufweist, die niedriger als die zweite Störstellenkonzentration ist.
  11. Halbleitervorrichtung nach Anspruch 8, gekennzeichnet durch ein siebentes Störstellengebiet (17) des zweiten Leitungstyps, das in dem zweiten Gebiet in der Weise ausgebildet ist, dass es das dritte Störstellengebiet (6) und das sechste Störstellengebiet (16) seitlich und von unten umgibt, und das eine fünfte Störstellenkonzentration aufweist, die niedriger als die zweite Störstellenkonzentration ist.
  12. Halbleitervorrichtung nach Anspruch 9, gekennzeichnet durch ein siebentes Störstellengebiet (17) des zweiten Leitungstyps, das in dem zweiten Gebiet in der Weise ausgebildet ist, dass es das dritte Störstellengebiet (6) und das sechste Störstellengebiet (16) seitlich und von unten umgibt, und das eine fünfte Störstellenkonzentration aufweist, die niedriger als die zweite Störstellenkonzentration ist.
  13. Halbleitervorrichtung nach Anspruch 10, gekennzeichnet durch ein achtes Störstellengebiet (22) des ersten Leitungstyps, das in dem zweiten Gebiet in der Weise ausgebildet ist, dass es das siebente Störstellengebiet (17) seitlich und von unten umgibt.
  14. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass der Verarmungsschicht-Sperrabschnitt (13, 14, 15) in der zweiten Anordnung ausgebildet ist, und die Halbleitervorrichtung umfasst: ein sechstes Störstellengebiet (16) des ersten Leitungstyps, das in dem zweiten Gebiet auf einer Seite des dritten Störstellengebiet (6), auf der sich das zweite Störstellengebiet (4) befindet, von der Oberfläche des Halbleitergebiets (2) bis in eine vorgegebene Tiefe ausgebildet ist, das mit dem dritten Störstellengebiet (6) elektrisch verbunden ist und das eine vierte Störstellenkonzentration aufweist, die höher als die erste Störstellenkonzentration ist; und ein siebentes Störstellengebiet (17) des zweiten Leitungstyps, das in dem zweiten Gebiet in der Weise ausgebildet ist, dass es das dritte Störstellengebiet (6) und das sechste Störstellengebiet (16) seitlich und von unten umgibt, und das eine fünfte Störstellenkonzentration aufweist, die niedriger als die zweite Störstellenkonzentration ist.
  15. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass der Verarmungsschicht-Sperrabschnitt (13, 14, 15) in der zweiten Anordnung ausgebildet ist, und die Halbleitervorrichtung umfasst: ein sechstes Störstellengebiet (16) des ersten Leitungstyps, das in dem zweiten Gebiet auf einer Seite des dritten Störstellengebiets (6), die einer Seite des zweiten Störstellengebiets (4) gegenüberliegt, von der Oberfläche des Halbleitergebiets (2) bis in eine vorgegebene Tiefe ausgebildet ist, das mit dem dritten Störstellengebiet (6) elektrisch verbunden ist und das eine vierte Störstellenkonzentration aufweist, die höher als die erste Störstellenkonzentration ist; und ein siebentes Störstellengebiet (17) des zweiten Leitungstyps, das in dem zweiten Gebiet in der Weise ausgebildet ist, dass es das dritte Störstellengebiet (6) und das sechste Störstellengebiet (16) seitlich und von unten umgibt, und das eine fünfte Störstellenkonzentration aufweist, die niedriger als die zweite Störstellenkonzentration ist.
  16. Halbleitervorrichtung, die umfasst: ein Halbleitersubstrat (1) mit einer Hauptoberfläche; einen dielektrischen Abschnitt (3), der in Kontakt mit der Hauptoberfläche des Halbleitersubstrats (1) ausgebildet ist und der eine erste Dicke und eine zweite Dicke, die größer als die erste Dicke ist, aufweist; ein Halbleitergebiet (2) eines ersten Leitungstyps, das in Kontakt mit dem dielektrischen Abschnitt (3) ausgebildet ist und eine erste Störstellenkonzentration aufweist; ein erstes Störstellengebiet (4) eines zweiten Leitungstyps mit einer zweiten Störstellenkonzentration, das in einem ersten Gebiet des Halbleitergebiets (2) direkt über einem Abschnitt, der ein Teil des dielektrischen Abschnitts (3) ist, von einer Oberfläche des Halbleitergebiets (2) bis in eine erste Tiefe ausgebildet ist, und das die erste Dicke aufweist; ein zweites Störstellengebiet (18) des zweiten Leitungstyps mit einer dritten Störstellenkonzentration, die niedriger als die zweite Störstellenkonzentration ist, das von dem ersten Störstellengebiet (4) in Richtung eines zweiten Gebiets des Halbleitergebiets (2) verlaufend direkt über einem Abschnitt, der ein Teil des dielektrischen Abschnitts (3) ist, von der Oberfläche des Halbleitergebiets (2) bis in eine vorgegebene Tiefe ausgebildet ist, und das die zweite Dicke aufweist; ein drittes Störstellengebiet (6) des zweiten Leitungstyps, das in dem zweiten Gebiet in einer Entfernung von dem zweiten Störstellengebiet (18) von der Oberfläche des Halbleitergebiets (2) bis in eine vorgegebene Tiefe ausgebildet ist; einen Gate-Elektrodenabschnitt (9), der auf einer Oberfläche eines Abschnitts des Halbleitergebiets (2) zwischen dem zweiten Störstellengebiet (18) und dem dritten Störstellengebiet (6) ausgebildet ist, wobei zwischen dem Gate-Elektrodenabschnitt und der Oberfläche des Abschnitts des Halbleitergebiets eine Gate-Isolierlage liegt; und einen Verarmungsschicht-Sperrabschnitt (13, 14, 15), der ein leitendes Gebiet enthält und der an einer vorgegebenen Stelle in dem zweiten Gebiet in der Weise ausgebildet ist, dass er von der Oberfläche des Halbleitergebiets (2) ausgeht und den dielektrischen Abschnitt (3) erreicht.
  17. Halbleitervorrichtung nach Anspruch 16, dadurch gekennzeichnet, dass der Verarmungsschicht-Sperrabschnitt (13, 14, 15) so ausgebildet ist, dass er in einer ersten Anordnung, in der der Verarmungsschicht-Sperrabschnitt (13, 14, 15) auf einer Seite des dritten Störstellengebiet (6), die einer Seite, auf der sich das zweite Störstellengebiet (18) befindet, gegenüberliegt, angeordnet ist, oder in einer zweiten Anordnung, in der in einer Richtung quer zu der, entlang der das zweite Störstellengebiet (18) und das dritte Störstellengebiet (6) angeordnet sind, das dritte Störstellengebiet (6) von beiden Seiten zwischen dem Verarmungsschicht-Sperrabschnitt (13, 14, 15) angeordnet ist, angeordnet ist.
  18. Halbleitervorrichtung nach Anspruch 17, dadurch gekennzeichnet, dass der Verarmungsschicht-Sperrabschnitt (13, 14, 15) aus einem vierten Störstellengebiet (13) des ersten Leitungstyps mit einer vierten Störstellenkonzentration, die höher als die erste Störstellenkonzentration ist, ausgebildet ist.
  19. Halbleitervorrichtung nach Anspruch 17, dadurch gekennzeichnet, dass der Verarmungsschicht-Sperrabschnitt (13, 14, 15) aus einem leitenden Abschnitt (15) ausgebildet ist, der von dem Halbleitergebiet (2) elektrisch isoliert ist und mit dem dritten Störstellengebiet (6) elektrisch verbunden ist.
  20. Halbleitervorrichtung nach Anspruch 17, dadurch gekennzeichnet, dass der Verarmungsschicht-Sperrabschnitt (13, 14, 15) ausgebildet ist aus: einem Isolierabschnitt (14), der durch das Halbleitergebiet (2) in der Weise ausgebildet ist, dass er von der Oberfläche des Halbleitergebiets (2) ausgeht und den dielektrischen Abschnitt (3) erreicht; und einem vierten Störstellengebiet (13) des ersten Leitungstyps, das in einem Abschnitt des Halbleitergebiets (2) ausgebildet ist, der den Isolierabschnitt (14) umgibt, wobei das vierte Störstellengebiet (13) eine vierte Störstellenkonzentration aufweist, die höher als die erste Störstellenkonzentration ist.
DE102011079307.0A 2010-08-30 2011-07-18 Halbleitervorrichtung Active DE102011079307B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-191998 2010-08-30
JP2010191998A JP5610930B2 (ja) 2010-08-30 2010-08-30 半導体装置

Publications (2)

Publication Number Publication Date
DE102011079307A1 true DE102011079307A1 (de) 2012-03-01
DE102011079307B4 DE102011079307B4 (de) 2015-08-13

Family

ID=45566353

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011079307.0A Active DE102011079307B4 (de) 2010-08-30 2011-07-18 Halbleitervorrichtung

Country Status (5)

Country Link
US (2) US8466515B2 (de)
JP (1) JP5610930B2 (de)
KR (1) KR101209564B1 (de)
CN (1) CN102386231B (de)
DE (1) DE102011079307B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013207698B4 (de) * 2012-05-01 2016-09-22 Mitsubishi Electric Corp. Halbleitervorrichtung

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238771A (ja) * 2010-05-11 2011-11-24 Hitachi Ltd 半導体装置
CN104717555B (zh) * 2013-12-11 2018-01-02 华为技术有限公司 视频码流的获取方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188438A (ja) 1992-10-21 1994-07-08 Mitsubishi Electric Corp 誘電体分離半導体装置及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3059442B2 (ja) * 1988-11-09 2000-07-04 株式会社日立製作所 半導体記憶装置
JPH04259259A (ja) * 1991-02-14 1992-09-14 Nippondenso Co Ltd 薄膜ｓｏｉ構造のｍｉｓトランジスタ
JP3588882B2 (ja) * 1995-12-08 2004-11-17 富士電機デバイステクノロジー株式会社 誘電体分離基板の製造方法
US7098506B2 (en) * 2000-06-28 2006-08-29 Renesas Technology Corp. Semiconductor device and method for fabricating the same
JP2001025235A (ja) 1999-07-07 2001-01-26 Mitsubishi Electric Corp 駆動装置および電力変換装置
JP2001094094A (ja) * 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
JP4058232B2 (ja) * 2000-11-29 2008-03-05 株式会社ルネサステクノロジ 半導体装置及びｉｃカード
JP4477886B2 (ja) * 2003-04-28 2010-06-09 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4889072B2 (ja) * 2003-12-19 2012-02-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP4618629B2 (ja) 2004-04-21 2011-01-26 三菱電機株式会社 誘電体分離型半導体装置
JP4629490B2 (ja) 2005-05-09 2011-02-09 三菱電機株式会社 誘電体分離型半導体装置
JP4984579B2 (ja) * 2006-03-10 2012-07-25 株式会社日立製作所 高耐圧半導体集積回路装置
EP1863081A3 (de) 2006-03-10 2008-03-05 Hitachi, Ltd. Halbleiterschaltvorrichtung mit hoher Durchbruchspannung aus dielektrisch getrenntem Material und Verfahren zu ihrer Herstellung
JP2008311300A (ja) * 2007-06-12 2008-12-25 Toyota Motor Corp パワー半導体装置、パワー半導体装置の製造方法、およびモータ駆動装置
JP5105060B2 (ja) 2007-11-16 2012-12-19 三菱電機株式会社 半導体装置およびその製造方法
JP2009238980A (ja) * 2008-03-27 2009-10-15 Hitachi Ltd 半導体装置及びその製造方法
JP4797203B2 (ja) * 2008-12-17 2011-10-19 三菱電機株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188438A (ja) 1992-10-21 1994-07-08 Mitsubishi Electric Corp 誘電体分離半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013207698B4 (de) * 2012-05-01 2016-09-22 Mitsubishi Electric Corp. Halbleitervorrichtung

Also Published As

Publication number Publication date
KR20120022056A (ko) 2012-03-09
JP2012049428A (ja) 2012-03-08
CN102386231A (zh) 2012-03-21
US20120049240A1 (en) 2012-03-01
US8466515B2 (en) 2013-06-18
US20140015004A1 (en) 2014-01-16
US8878239B2 (en) 2014-11-04
CN102386231B (zh) 2014-06-18
KR101209564B1 (ko) 2012-12-07
DE102011079307B4 (de) 2015-08-13
JP5610930B2 (ja) 2014-10-22

Similar Documents

Publication Publication Date Title
DE69616013T2 (de) Halbleiteranordnung vom hochspannungs-ldmos-typ
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102013205153B4 (de) Halbleiteranordnung mit einem leistungstransistor und einem hochspannungsbauelement, die in einem gemeinsamen halbleiterkörper integriert sind
DE102010000531B4 (de) Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE112013000677B4 (de) Halbleitervorrichtung
DE102006053145B4 (de) Halbleitervorrichtung mit Trennungsbereich
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE102009042391B4 (de) Halbleitervorrichtung
EP1175700B1 (de) Halbleiter-bauelement
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102015104504B4 (de) Grabentransistorbauelement
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE112012004579T5 (de) Halbleitervorrichtung
DE112018000209B4 (de) Grabenleistungstransistor
DE102019104070A1 (de) Multi-Transistor-Vorrichtungen
DE102017221950B4 (de) Halbleitervorrichtung
DE102008055819A1 (de) Halbleiterbauelement mit Gates eines vertikalen und eines horizontalen Typs und Verfahren zu seiner Herstellung
DE102005011348B4 (de) Halbleitervorrichtung
DE102015107103A1 (de) Bipolar-Transistor mit isolierter Gate-Elektrode
DE10127391B4 (de) Halbleiter-Vorrichtung
DE102006062077B4 (de) Halbleitervorrichtung
DE102014113746A1 (de) Transistorbauelement mit einer feldelektrode
DE102021108386A1 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final