DE112018000209B4 - Grabenleistungstransistor - Google Patents

Grabenleistungstransistor Download PDF

Info

Publication number
DE112018000209B4
DE112018000209B4 DE112018000209.8T DE112018000209T DE112018000209B4 DE 112018000209 B4 DE112018000209 B4 DE 112018000209B4 DE 112018000209 T DE112018000209 T DE 112018000209T DE 112018000209 B4 DE112018000209 B4 DE 112018000209B4
Authority
DE
Germany
Prior art keywords
region
gate
trench
source
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112018000209.8T
Other languages
English (en)
Other versions
DE112018000209T5 (de
Inventor
Zhendong Mao
Yuanlin Yuan
Lei Liu
Wei Liu
Rui Wang
Yi Gong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Oriental Semiconductor Co Ltd
Original Assignee
Suzhou Oriental Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201711058205.5A external-priority patent/CN109755289B/zh
Priority claimed from CN201711058085.9A external-priority patent/CN109755311B/zh
Priority claimed from CN201711058078.9A external-priority patent/CN109755310B/zh
Application filed by Suzhou Oriental Semiconductor Co Ltd filed Critical Suzhou Oriental Semiconductor Co Ltd
Publication of DE112018000209T5 publication Critical patent/DE112018000209T5/de
Application granted granted Critical
Publication of DE112018000209B4 publication Critical patent/DE112018000209B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/862—Point contact diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Graben-Leistungstransistor, umfassendeinen n-Drainbereich (31) und einen n-Driftbereich (30), der sich auf dem n-Drainbereich (31) befindet, wobei der n-Driftbereich (30) mit mindestens zwei p-Körperbereichen (33) versehen ist, wobei jeder p-Körperbereich (33) mit einem p-Körperbereich-Kontaktbereich (38), einem ersten n-Quellbereich (34a) und einem zweiten n-Quellbereich (34b) versehen ist;eine leitende Schicht (37), die sich auf dem p-Körperbereich-Kontaktbereich (38) befindet, wobei die leitende Schicht (37) und der p-Körperbereich-Kontaktbereich (38) eine Körperbereichskontaktdiodenstruktur bilden, wobei die leitende Schicht (37) eine Kathode der Körperbereichskontaktdiodenstruktur ist und der p-Körperbereich-Kontaktbereich (38) eine Anode der Körperbereichskontaktdiodenstruktur ist;einen Gate-Graben, der zwischen zwei benachbarten p-Körperbereichen (33) angeordnet und in den n-Driftbereich (30) vertieft ist, wobei der Gate-Graben mit einer dielektrischen Gate-Schicht (35), einem ersten Gate (36a) und einem zweiten Gate (36b) versehen ist;einen ersten Stromkanal, der in dem p-Körperbereich (33) und zwischen dem ersten n-Quellbereich (34a) und dem n-Driftbereich (30) angeordnet ist, wobei das erste Gate (36a) das Ein- und Ausschalten des ersten Stromkanals durch eine Gatespannung steuert; undeinen zweiten Stromkanal, der sich in dem p-Körperbereich (33) und zwischen dem zweiten n-Quellbereich (34b) und dem n-Driftbereich (30) befindet, wobei das zweite Gate (36b), der erste n-Quellbereich (34a), der zweite n-Quellbereich (34b) und die leitende Schicht (37) elektrisch verbunden sind und alle mit einer Quellspannung verbunden sind, das zweite Gate (36b) das Ein- und Ausschalten des zweiten Stromkanals durch die Quellspannung steuert.

Description

  • TECHNISCHER BEREICH
  • Die vorliegende Erfindung bezieht sich auf das technische Gebiet der Halbleiter-Leistungsbauelemente und beispielsweise auf einen Leistungstransistor vom Grabentyp.
  • HINTERGRUND
  • Ein herkömmlicher Graben-Leistungstransistor weist eine Querschnittsstruktur auf, wie in 1 dargestellt, und beinhaltet: einen n-artigen Drainbereich 31 und einen n-artigen Driftbereich 30, die sich auf dem n-artigen Drainbereich 31 befinden; mehrere p-artige Körperbereiche 33, die in dem n-artigen Driftbereich 30 ausgebildet sind; und einen Gate-Graben, der sich zwischen zwei benachbarten p-artigen Körperbereichen 33 befindet und in dem n-artigen Driftbereich 30 vertieft ist. Der n-Drainbereich 31 ist über eine Drain-Metallkontaktschicht 70 mit einer Drainspannung verbunden. Zwischen jedem p-artigen Körperbereich 33 und dem n-artigen Driftbereich 30 im grabenförmigen Leistungstransistor wird eine parasitäre Körperdiodenstruktur gebildet. In jedem p-Typ-Körperbereich 33 ist ein p-Typ-Körperbereichskontaktbereich 38 ausgebildet. Eine Dotierungskonzentration des p-Körperbereichs-Kontaktbereichs 38 ist größer als ein Maximalwert einer Dotierungskonzentration des p-Körperbereichs 33, so dass der p-Körperbereichs-Kontaktbereich 38 und eine Quellmetall-Kontaktschicht 47 eine ohmsche Kontaktstruktur bilden. In der p-artigen Körperregion 33 bildet jede Seite der p-artigen Körperregion Kontaktregion 38 eine n-artige Quellregion 34. Im Gategraben sind eine dielektrische Gateschicht 35 und ein Gate 36 bildet. Das Gate 36 steuert das Ein- und Ausschalten eines Stromgrabens durch eine Gate-Spannung. Eine Isoliermediumschicht 50 ist eine Zwischenschichtisolierschicht, die zur Isolierung von Metallschichten verwendet wird.
  • 2 ist ein schematisches Diagramm einer Ersatzschaltung des in 1 dargestellten Grabenleistungstransistors. Die Ersatzschaltung beinhaltet einen Drain 101, eine Quelle 102, ein Gate 103 (Gate) und eine Körperdiode 104. Die Körperdiode 104 weist eine intrinsische parasitäre Struktur im Leistungstransistor auf. Das Funktionsprinzip des Grabenleistungstransistors wird im Folgenden veranschaulicht. (1) Wenn eine Gate-Source-Spannung Vgs kleiner als eine Schwellenspannung Vth des Grabenleistungstransistors ist und eine Drain-Source-Spannung Vds größer als 0V ist, befindet sich der Grabenleistungstransistor in einem Ausschaltzustand. (2) Wenn die Gate-Source-Spannung Vgs größer als die Schwellenspannung Vth des Grabenleistungstransistors und die Drain-Source-Spannung Vds größer als 0V ist, wird der Grabenleistungstransistor vorwärts eingeschaltet und ein Strom fließt von der Drain zur Quelle durch den vom Gate gesteuerten Stromkanal. In einem Fall, in dem der Grabenleistungstransistor in der entsprechenden Kunst ausgeschaltet ist, wenn die Drain-Source-Spannung Vds kleiner als 0V ist, befindet sich die parasitäre Körperdiode im herkömmlichen Grabenleistungstransistor in einem Vorwärtsvorspannungszustand, ein umgekehrter Strom fließt von der Quelle zum Drain durch die Körperdiode. In diesem Fall injiziert der Strom in der Körperdiode Minoritätsladungsträger, und diese Minoritätsladungsträger bewirken eine Rückwärtswiederherstellung, wenn die Körperdiode in einen Reverse-Bias-Zustand übergeht, was zu einem großen Rückwärtswiederherstellungsstrom und einer langen Rückwärtswiederherstellungszeit führt. Der von den Minoritätsladungsträgern erzeugte Rückgewinnungsstrom führt zu einer Erhöhung des Verlusts des Leistungstransistors vom Grabentyp und zu einer Verringerung des Systemeffizienz. Gleichzeitig kann der Rückwärts-Rückgewinnungsstrom leicht zu einer direkten Verbindung zwischen stromaufwärts und stromabwärts liegenden Transistoren führen, die das Gerät ausbrennen und die Sicherheit des Leistungstransistors beeinflussen.
  • Die Patentschrift US 6 621 107 B2 offenbart eine zusammengesetzte Vorrichtung, welche mehrere MOSFET-Zellen und mehrere Schottky-Gleichrichterzellen umfasst.
  • ZUSAMMENFASSUNG
  • Die vorliegende Erfindung sieht einen Leistungstransistor vom Grabentyp mit einer schnellen Rückwärtswiederherstellungsfunktion vor, um das Problem der langen Rückwärtswiederherstellungszeit zu lösen, die durch die Injektion von Minoritätsladungsträgern des herkömmlichen Leistungstransistors vom Grabentyp
  • Ein Graben-Leistungstransistor bzw. Trench-Leistungstransistor umfasst: einen n-Drainbereich und einen n-Driftbereich, der sich auf dem n-Drainbereich befindet, wobei der n-Driftbereich mit mindestens zwei p-Körperbereichen versehen ist, wobei jeder p-Körperbereich mit einem p-Körperbereich-Kontaktbereich, einem ersten n-Quellbereich und einem zweiten n-Quellbereich versehen ist; eine leitende Schicht, die sich auf dem p-Typ-Körperbereichskontaktbereich befindet, wobei die leitende Schicht und der p-Typ-Körperbereichskontaktbereich eine Körperbereichskontaktdiodenstruktur bilden, wobei die leitende Schicht eine Kathode der Körperbereichskontaktdiodenstruktur ist und der p-Typ-Körperbereichskontaktbereich eine Anode der Körperbereichskontaktdiodenstruktur ist; einen Gate-Graben, der zwischen zwei benachbarten p-artigen Körperbereichen angeordnet und in dem n-artigen Driftbereich versenkt ist, wobei der Gate-Graben mit einer dielektrischen Gate-Schicht, einem ersten Gate und einem zweiten Gate versehen ist; einen ersten Stromkanal, der sich im p-artigen Körperbereich und zwischen dem ersten n-artigen Source-Bereich und dem n-artigen Drift-Bereich befindet, wobei das erste Gate das Ein- und Ausschalten des ersten Stromkanals durch eine Gatespannung steuert; und einen zweiten Stromkanal, der in dem p-artigen Körperbereich und zwischen dem zweiten n-artigen Quellbereich und dem n-artigen Driftbereich angeordnet ist, wobei das zweite Gate, der erste n-artige Quellbereich, der zweite n-artige Quellbereich und die leitfähige Schicht elektrisch verbunden sind und alle mit einer Quellspannung verbunden sind, wobei das zweite Gate das Ein- und Ausschalten des zweiten Stromkanals durch die Quellspannung steuert.
  • In einer Ausführungsform ist eine Einschaltspannung des ersten Stromkanals größer als eine Einschaltspannung des zweiten Stromkanals.
  • In einer Ausführungsform ist die leitende Schicht eine Quellmetall-Kontaktschicht, die sich auf jedem der p-Körperbereiche befindet, eine Dotierungskonzentration des p-Körperkontaktbereichs ist kleiner als ein Maximalwert einer Dotierungskonzentration des p-Körperbereichs, und der p-Körperbereich-Kontaktbereich und die Quellmetall-Kontaktschicht FIGen eine Schottky-Barrierediodenstruktur.
  • In einer Ausführungsform sind das zweite Gate, der erste n-artige Quellbereich und der zweite n-artige Quellbereich durch die Quellmetall-Kontaktschicht verbunden, die Quellmetall-Kontaktschicht ist extern mit der Quellspannung verbunden.
  • In einer Ausführungsform ist die leitende Schicht eine Polysiliziumschicht vom n-Typ, die sich auf dem p-Typ-Körperbereich befindet, wobei die Polysiliziumschicht vom n-Typ und der p-Typ-Körperbereichskontaktbereich eine Kontaktdiodenstruktur auf Siliziumbasis bilden. Eine n-Typ-Polysiliziumschicht ist eine Kathode und der p-Typ-Körperbereich-Kontaktbereich ist eine Anode.
  • In einer Ausführungsform sind die n-artige Polysiliziumschicht, das zweite Gate, der erste n-artige Quellbereich und der zweite n-artige Quellbereich verbunden, die n-artige Polysiliziumschicht ist extern über die Quellmetall-Kontaktschicht mit der Quellspannung verbunden.
  • In einer Ausführungsform sind die Polysiliziumschicht vom n-Typ, der erste Quellbereich vom n-Typ und der zweite Quellbereich vom n-Typ verbunden. Ein zweites Gate ist über die Quellmetall-Kontaktschicht mit der Polysiliziumschicht vom n-Typ verbunden, die Quellmetall-Kontaktschicht ist extern mit der Quellspannung verbunden.
  • In einer Ausführungsform ist die leitfähige Schicht ein n-dotierter Bereich, der sich im p-artigen Körperbereich befindet, der n-dotierte Bereich befindet sich zwischen dem ersten n-artigen Quellbereich und dem zweiten n-artigen Quellbereich, der n-artige dotierte Bereich und der p-artige Körperbereichskontaktbereich bilden eine siliziumbasierte Körperbereichskontaktdiodenstruktur. Der n-dotierte Bereich ist eine Kathode und der p-dotierte Kontaktbereich des Körperbereichs ist eine Anode.
  • In einer Ausführungsform ist das zweite Gate mit dem ersten n-artigen Quellbereich, dem zweiten n-artigen Quellbereich und dem n-artigen dotierten Bereich durch die Quellmetall-Kontaktschicht verbunden, die Quellmetall-Kontaktschicht ist extern mit der Quellspannung verbunden.
  • In einer Ausführungsform sind das erste Gate und das zweite Gate auf gegenüberliegenden Seiten innerhalb des Gate-Grabens angeordnet, das erste Gate und das zweite Gate sind durch eine isolierende Medienschicht im Gate-Graben isoliert.
  • In einer Ausführungsform beinhaltet der Gate-Graben einen ersten Gate-Graben und einen zweiten Gate-Graben, der erste Gate-Graben ist mit einer dielektrischen Gate-Schicht und einem ersten Gate versehen, der zweite Gate-Graben ist mit einer dielektrischen Gate-Schicht und einem zweiten Gate versehen, der erste Gate-Graben und der zweite Gate-Graben sind durch den n-artigen Driftbereich isoliert.
  • In einer Ausführungsform beinhaltet der Leistungstransistor vom Grabentyp ferner einen abgeschirmten Gate-Graben, der in den n-artigen Driftbereich vertieft ist, wobei sich eine Öffnung des abgeschirmten Gate-Grabens an einem Boden des Gate-Grabens befindet, der abgeschirmte Gate-Graben mit einem dritten Gate versehen ist, das dritte Gate von dem n-artigen Driftbereich, dem ersten Gate und dem zweiten Gate durch eine isolierende Medienschicht isoliert ist; das dritte Gate, der erste n-artige Quellbereich, der zweite n-artige Quellbereich, der zweite n-artige Quellbereich, das zweite Gate und die leitende Schicht sind elektrisch verbunden und alle mit einer Emitterspannung verbunden.
  • In einer Ausführungsform erstreckt sich das dritte Gate im Gate-Graben nach oben.
  • In einer Ausführungsform beinhaltet der Graben-Leistungstransistor ferner einen p-artigen säulenförmigen epitaxial dotierten Bereich, der sich unterhalb des p-artigen Körperbereichs befindet, ein Dotierungsmittel in dem p-artigen säulenförmigen epitaxial dotierten Bereich und ein Dotierungsmittel des n-artigen Dotierbereichs, das an den p-artigen säulenförmigen epitaxial dotierten Bereich angrenzt, um einen Ladungsausgleich zu erreichen und eine Superübergangsstruktur bzw. Superjunction-Struktur zu bilden.
  • Wenn der von der vorliegenden Erfindung bereitgestellte Leistungstransistor vom Grabentyp ausgeschaltet wird, wenn die Quellspannung größer als die Drainspannung ist, befindet sich die Kontaktdiode im Körperbereich in einem Umkehrvorspannungszustand. Daher kann ein umgekehrter Strom, der durch eine Körperdiode fließt, stark reduziert werden, wodurch Minoritätsladungsträger in der Körperdiode stark reduziert werden und somit die Rückwärts-Rückgewinnungsladung und die Rückwärts-Rückgewinnungszeit reduziert werden, so dass der Leistungstransistor eine schnelle Rückwärts-Rückgewinnungsfunktion implementieren kann. Gleichzeitig, wenn die Source-Drain-Spannung die Einschaltspannung des zweiten Stromkanals erreicht, wird der zweite vom zweiten Gate gesteuerte Stromkanal eingeschaltet. In diesem Fall fließt der umgekehrte Strom durch den zweiten Stromkanal, der durch das zweite Gate von der Quelle zum Drain gesteuert wird.
  • Figurenliste
  • Um die technischen Lösungen der Ausführungsformen der vorliegenden Erfindung zu veranschaulichen, werden im Folgenden die bei der Beschreibung der Ausführungsformen verwendeten Begleitzeichnungen beschrieben.
    • 1 ist eine Querschnittsansicht einer Struktur eines Grabenleistungstransistors in der entsprechenden Art;
    • 2 ist ein schematisches Diagramm einer Ersatzschaltung des in 1 dargestellten Leistungstransistors vom Grabentyp;
    • 3 ist eine Querschnittsansicht einer Struktur eines Leistungstransistors vom Grabentyp gemäß einer Ausführungsform;
    • 4 ist eine Draufsicht auf eine Struktur eines Leistungstransistors vom Grabentyp gemäß einer Ausführungsform;
    • 5 ist eine Querschnittsansicht entlang einer Linie A-A einer Struktur des in 4 dargestellten Leistungstransistors vom Grabentyp;
    • 6 ist eine Querschnittsansicht einer Struktur eines anderen Leistungstransistors vom Grabentyp gemäß einer Ausführungsform;
    • 7 ist eine Querschnittsansicht einer Struktur eines anderen Leistungstransistors vom Grabentyp gemäß einer Ausführungsform;
    • 8 ist eine Querschnittsansicht einer Struktur eines anderen Leistungstransistors vom Grabentyp gemäß einer Ausführungsform;
    • 9 ist ein schematisches Diagramm einer Ersatzschaltung eines Leistungstransistors vom Grabentyp gemäß einer Ausführungsform; und
    • 10 ist eine Querschnittsansicht einer Struktur eines anderen Leistungstransistors vom Grabentyp gemäß einer Ausführungsform.
  • DETAILLIERTE BESCHREIBUNG
  • Die Lösungen der vorliegenden Erfindung werden im Folgenden durch spezifische Ausführungsformen in Verbindung mit den Zeichnungen beschrieben.
  • Die in der vorliegenden Erfindung verwendeten Begriffe wie „haben“, „umfassen“ und „einschließen“ schließen das Vorhandensein oder Hinzufügen einer oder mehrerer anderer Komponenten oder anderer Kombinationen nicht aus. Um die Ausführungsformen der vorliegenden Erfindung zu veranschaulichen, übertreiben Diagramme in den Zeichnungen die Dicke der Schichten und Bereiche der vorliegenden Erfindung, und die Größe der aufgeführten Diagramme stellt nicht die tatsächliche Größe dar. Die hierin beschriebenen Zeichnungen dienen der Veranschaulichung. Die in der Beschreibung aufgeführten Ausführungsformen haben nicht die Absicht, bestimmte Formen der in den Zeichnungen dargestellten Bereiche einzuschränken, sondern beinhalten die erhaltenen Formen, z.B. fertigungsbedingte Abweichungen.
  • Ein Leistungstransistor beinhaltet einen Zellbereich und einen Anschlussbereich. Der Zellbereich wird verwendet, um einen niedrigen On-Widerstand zu erhalten, und der Endbereich wird verwendet, um die Stehspannung von Zellen am Rand des Zellbereichs zu erhöhen. Der Klemmenbereich ist eine universelle Struktur für die Leistungstransistoren und weist aufgrund der unterschiedlichen Produktanforderungen unterschiedliche Designstrukturen auf. Daher wird die Struktur des Anschlussbereichs im Grabenleistungstransistor in dieser Ausführungsform nicht dargestellt und veranschaulicht. Der in dieser Ausführungsform beschriebene Leistungstransistor vom Grabentyp bezieht sich auf die Struktur des Zellbereichs im Leistungstransistor.
  • 3 ist eine Querschnittsansicht einer Struktur eines Leistungstransistors vom Grabentyp gemäß einer Ausführungsform. Wie in 3 dargestellt, beinhaltet der von dieser Ausführungsform bereitgestellte Leistungstransistor vom Grabentyp einen Drain-Bereich 31 vom n-Typ und einen Driftbereich 30 vom n-Typ, der sich auf dem Drain-Bereich 31 vom n-Typ befindet. Der n-Kanalbereich 31 ist über eine Drain-Metallkontaktschicht 70 mit einer Drainspannung verbunden. In dem n-Typ Driftbereich 30 sind mindestens zwei p-Typ-Körperbereiche 33 ausgebildet. Jeder p-artige Körperbereich 33 ist mit einem p-artigen Körperbereichskontaktbereich 38, einem ersten n-artigen Quellbereich 34a und einem zweiten n-artigen Quellbereich 34b versehen. Normalerweise befindet sich der p-artige Körperbereichskontaktbereich 38 zwischen dem ersten n-artigen Quellbereich 34a und dem zweiten n-artigen Quellbereich 34b.
  • In dieser Ausführungsform ist eine Struktur mit nur drei p-artigen Körperregionen 33 exemplarisch dargestellt.
  • Der von dieser Ausführungsform bereitgestellte Leistungstransistor vom Grabentyp beinhaltet ferner eine leitende Schicht 37, die sich auf dem Kontaktbereich 38 des p-Typ-Körperbereichs befindet. Die leitfähige Schicht 37 und der p-artige Körperbereichskontaktbereich 38 bilden eine Körperbereichskontaktdiodenstruktur. Die leitfähige Schicht 37 ist eine Kathode der Körperbereich-Kontaktdiodenstruktur und der p-Typ-Körperbereich-Kontaktbereich 38 ist eine Anode der Körperbereich-Kontaktdiodenstruktur. In einer Ausführungsform kann die leitfähige Schicht 37 eine n-Polysiliziumschicht oder eine Metallschicht sein, und die Körperbereichskontaktdiode kann eine siliziumbasierte Körperbereichskontaktdiode oder eine Schottky-Barrierediode sein.
  • Eine parasitäre Körperdiode in dem Graben-Leistungstransistor ist zwischen dem p-Körperbereich 33 und dem n-Typ Driftbereich 30 ausgebildet. Der p-artige Körperbereich 33 ist eine Anode der Körperdiode und der n-artige Driftbereich 30 ist eine Kathode der Körperdiode. Daher ist die Anode der Körperbereichskontaktdiode mit der Anode der Körperdiode verbunden.
  • Der von dieser Ausführungsform bereitgestellte Leistungstransistor vom Grabentyp beinhaltet ferner einen Gate-Graben, der zwischen zwei benachbarten p-artigen Körperbereichen 33 angeordnet und in dem n-artigen Driftbereich 30 versenkt ist. Der Boden des Gate-Grabens kann höher als der Boden des p-Körperbereichs 33 sein, oder niedriger als der Boden des p-Körperbereichs 33 oder in einer gleichen Tiefenposition wie der Boden des p-Körperbereichs 33. 3 veranschaulicht nur, dass der Boden des Gate-Grabens niedriger ist als der Boden des p-förmigen Körperbereichs 33. Der Gate-Graben ist mit einer dielektrischen Gate-Schicht 35, einem ersten Gate 36a und einem zweiten Gate 36b versehen. Das erste Gate 36a und das zweite Gate 36b sind auf gegenüberliegenden Seiten innerhalb des Gate-Grabens angeordnet. Das erste Gate 36a ist extern an eine Gatespannung angeschlossen. Das zweite Gate 36b, der erste n-artige Quellbereich 34a, der zweite n-artige Quellbereich 34b und die Leitschicht 37 sind elektrisch verbunden und alle mit einer Quellspannung verbunden. In dieser Ausführungsform sind die leitfähige Schicht 37, der erste n-artige Quellbereich 34a und der zweite n-artige Quellbereich 34b in direkter Kontaktverbindung. Daher muss die leitfähige Schicht 37 elektrisch mit dem zweiten Gate 36b verbunden sein. Das erste Gate 36a und das zweite Gate 36b sind durch eine isolierende Medienschicht 80 im Gategraben isoliert. Die Isoliermediumschicht 80 ist in der Regel Siliziumoxid.
  • Der von dieser Ausführungsform bereitgestellte Leistungstransistor vom Grabentyp beinhaltet ferner einen ersten Stromkanal, der sich im p-Körperbereich 33 und zwischen dem ersten n-Quellbereich 34a und dem n-Driftbereich 30 befindet. Das erste Gate 36a steuert das Ein- und Ausschalten des ersten Stromkanals durch eine Gate-Spannung.
  • Der von dieser Ausführungsform bereitgestellte Leistungstransistor vom Grabentyp beinhaltet ferner einen zweiten Stromkanal, der sich im p-Typ-Körperbereich 33 und zwischen dem zweiten n-Typ-Quellbereich 34b und dem n-Typ-Driftbereich 30 befindet. Das zweite Gate 36b steuert das Ein- und Ausschalten des zweiten Stromkanals über die Quellspannung. In einer Ausführungsform ist eine Einschaltspannung des ersten durch das erste Gate 36a gesteuerten Stromkanals größer als eine Einschaltspannung des zweiten durch das zweite Gate 36b gesteuerten Stromkanals.
  • Der Stromkanal beinhaltet eine Akkumulationsschicht und eine Inversionsschicht, die in der Oberfläche eines Halbleiters beim Anlegen von Spannung an das Gate im Leistungstransistor gebildet werden. In den Zeichnungen dieser Ausführungsform sind der erste Stromkanal und der zweite Stromkanal des grabenförmigen Leistungstransistors nicht dargestellt.
  • 4 ist eine Draufsicht auf eine Struktur eines Leistungstransistors vom Grabentyp gemäß einer Ausführungsform. 4 ist keine echte Draufsicht, sondern zeigt eine von oben gesehene Positionsbeziehung mit Teilstruktur in dem von dieser Ausführungsform vorgesehenen Leistungstransistor vom Grabentyp. 4 zeigt exemplarisch eine Position einer Quellmetall-Kontaktschicht in einem Quellmetall-Kontaktloch. 5 ist eine Querschnittsansicht entlang einer Linie A-A einer Struktur eines Grabenleistungstransistors, wie in 4 dargestellt. 5 zeigt nur exemplarisch eine Struktur mit drei p-artigen Körperregionen 33. Die 4 und 5 entsprechen einer Ausführungsform eines Leistungstransistors vom Grabentyp, bei dem eine Kontaktdiodenstruktur im Körperbereich eine von der vorliegenden Erfindung bereitgestellte Schottky-Sperrdiodenstruktur auf der Grundlage des in 3 dargestellten Leistungstransistors vom Grabentyp übernimmt. Wie in 4 und 5 dargestellt, wird eine Quellmetall-Kontaktschicht 47 direkt auf dem p-Typ-Körperbereich 33 gebildet. Die Quellmetall-Kontaktschicht 47 ist eine leitfähige Schicht, die sich auf dem p-Typ-Körperbereich-Kontaktbereich 38 befindet. In diesem Fall ist eine Dotierungskonzentration des p-Typ-Körperbereichs-Kontaktbereichs 38 kleiner als ein Maximalwert einer Dotierungskonzentration des p-Typ-Körperbereichs 33, so dass der p-Typ-Körperbereichs-Kontaktbereich 38 und die Quellmetall-Kontaktschicht 47 eine Schottky-Barrierediodenstruktur bilden. Die Quellmetall-Kontaktschicht 47 ist eine Kathode der Schottky-Barrierediode und der p-artige Körperbereichskontaktbereich 38 ist eine Anode der Schottky-Barrierediode. Die Quellmetall-Kontaktschicht 47 ist direkt mit dem zweiten Gate 36b, dem ersten n-artigen Source-Bereich 34a und dem zweiten n-artigen Drift-Bereich 34b verbunden. Die Quellmetall-Kontaktschicht 47 ist extern mit einer Quellspannung verbunden, so dass das zweite Gate 36b das Ein- und Ausschalten des zweiten Stromkanals angrenzend an eine Seite des zweiten n-artigen Quellbereichs 34b durch die Quellspannung steuert. Das erste Gate 36a ist über eine Gate-Metallkontaktschicht 74 mit einer Gatespannung verbunden, so dass das erste Gate 36a das Ein- und Ausschalten des ersten Stromkanals angrenzend an eine Seite des ersten n-artigen Sourcebereichs 34a über die Gatespannung steuert. Die Quellmetall-Kontaktschicht 47 und die Gate-Metall-Kontaktschicht 74 sind durch eine Zwischenschichtisolierschicht 50 voneinander isoliert. Die Zwischenschicht 50 besteht in der Regel aus Materialien wie Quarzglas, Borphosphosilikatglas oder Phosphosilikatglas.
  • In dem in 4 und 5 dargestellten Leistungstransistor vom Grabentyp, wenn die Kontaktbarriere der Schottky-Barrierediode extrem niedrig ist, kann die Schottky-Barrierediodenstruktur einer ohmschen Kontaktstruktur gleichwertig sein, die in der Lage ist, einen durch eine Körperdiode fließenden Umkehrstrom bis zu einem gewissen Grad zu reduzieren, wodurch Minoritätsladungsträger in der Körperdiode reduziert werden, und Rückwärts-Rückgewinnungsladungen und Rückwärts-Rückgewinnungszeiten reduziert werden, so dass der Leistungstransistor in der Lage ist, eine schnelle Rückwärts-Rückgewinnungsfunktion zu realisieren. Die Rückgewinnungszeit des Leistungstransistors ist zu diesem Zeitpunkt länger als die der Schottky-Barrierediode mit hoher Kontaktbarriere, aber kürzer als die eines herkömmlichen Leistungstransistors ohne Körperbereichskontaktdiodenstruktur.
  • 6 ist eine Querschnittsansicht einer Struktur eines anderen Leistungstransistors vom Grabentyp gemäß einer Ausführungsform. 6 entspricht einer Ausführungsform eines Leistungstransistors vom Grabentyp, bei dem eine Körperbereichskontaktdiodenstruktur eine von der vorliegenden Erfindung bereitgestellte Körperbereichskontaktdiodenstruktur auf Siliziumbasis auf der Grundlage des in 3 dargestellten Leistungstransistors vom Grabentyp übernimmt. Wie in 6 dargestellt, wird auf dem p-artigen Körperbereich 33 eine n-artige Polysiliziumschicht 57 gebildet. Die n-Typ-Polysiliziumschicht 57 ist eine leitfähige Schicht, die sich auf einem p-Typ-Körperbereichskontaktbereich 38 befindet, so dass der p-Typ-Körperbereichskontaktbereich 38 und die n-Typ-Polysiliziumschicht 57 eine Silizium-basierte Körperbereichskontaktdiodenstruktur bilden. Die n-artige Polysiliziumschicht 57 ist eine Kathode der Körperbereichskontaktdiode und der p-artige Körperbereichskontaktbereich 38 ist eine Anode der Körperbereichskontaktdiode. Die n-artige Polysiliziumschicht 57 kann direkt mit einem zweiten Gate 36b, einem ersten n-artigen Quellbereich 34a, einem zweiten n-artigen Quellbereich 34b verbunden sein; dann wird die n-artige Polysiliziumschicht 57 extern über eine Source-Metallkontaktschicht 47 mit einer Quellspannung verbunden, wie in 6 dargestellt. Die n-Typ-Polysiliziumschicht 57 kann auch direkt mit dem ersten n-Typ Quellbereich 34a und dem zweiten n-Typ Quellbereich 34b verbunden sein. Das zweite Gate 36b ist über die Quellmetall-Kontaktschicht mit der n-Typ-Polysiliziumschicht 57 verbunden, und die Quellmetall-Kontaktschicht ist extern mit der Quellspannung verbunden. In dieser Ausführungsform ist die n-Typ-Polysiliziumschicht 57 in direkter Verbindung mit dem zweiten Gate 36b, dem ersten n-Typ Quellbereich 34a und dem zweiten n-Typ Quellbereich 34b. Dann wird die n-artige Polysiliziumschicht 57 extern über die Quellmetall-Kontaktschicht 47 mit der Quellspannung verbunden, so dass das zweite Gate 36b das Ein- und Ausschalten des zweiten Stromkanals angrenzend an eine Seite des zweiten Quellbereichs 34b durch die Quellspannung steuert. Das erste Gate 36a ist extern über eine Gate-Metallkontaktschicht mit einer Gatespannung verbunden (basierend auf einer Positionsbeziehung im Querschnitt ist die Gate-Metallkontaktschicht in 6 nicht dargestellt), so dass das erste Gate 36a das Ein- und Ausschalten des ersten Stromkanals angrenzend an eine Seite des ersten Quellbereichs 34a durch die Gatespannung steuert. Die Quellmetall-Kontaktschicht 47 ist von der Gate-Metall-Kontaktschicht durch eine Zwischenschichtisolierschicht 50 isoliert. Die Zwischenschicht 50 besteht in der Regel aus Materialien wie Quarzglas, Borphosphosilikatglas oder Phosphosilikatglas.
  • 7 ist eine Querschnittsansicht einer Struktur eines anderen Leistungstransistors vom Grabentyp gemäß einer Ausführungsform. Wie in 7 dargestellt, beinhaltet der Grabenleistungstransistor dieser Ausführungsform einen n-artigen Drain-Bereich 31 und einen n-artigen Shift-Bereich 30, der sich auf dem n-artigen Drain-Bereich 31 befindet. Der n-Kanalbereich 31 ist über eine Drain-Metallkontaktschicht 70 mit einer Drainspannung verbunden. In dem n-Typ Driftbereich 30 sind mindestens zwei p-Typ-Körperbereiche 33 ausgebildet. In jedem p-Typ-Körperbereich 33 befinden sich ein p-Typ-Körperbereich-Kontaktbereich 38, ein n-Typ-dotierter Bereich 39, ein erster n-Typ-Quellbereich 34a und ein zweiter n-Typ-Quellbereich 34b. Der p-artige Körperbereichskontaktbereich 38 und der n-artige dotierte Bereich 39 sind zwischen dem ersten n-artigen Quellbereich 34a und dem zweiten n-artigen Quellbereich 34b angeordnet. Der n-dotierte Bereich 39 befindet sich auf dem p-artigen Körperbereich Kontaktbereich 38. Der n-dotierte Bereich 39 ist eine leitfähige Schicht, die sich auf dem p-artigen Körperbereichskontaktbereich 38 befindet. So bilden der p-artige Körperbereichskontaktbereich 38 und der n-artige dotierte Bereich 39 eine Silizium-basierte Körperbereichskontaktdiodenstruktur. Der n-dotierte Bereich 39 ist eine Kathode der Körperbereichskontaktdiodenstruktur und der p-artige Körperbereichskontaktbereich 38 ist eine Anode der Körperbereichskontaktdiodenstruktur.
  • Der von dieser Ausführungsform bereitgestellte Leistungstransistor vom Grabentyp beinhaltet ferner einen Gate-Graben, der zwischen zwei benachbarten p-artigen Körperbereichen 33 angeordnet und in dem n-artigen Driftbereich 30 versenkt ist. Der Boden des Gate-Grabens kann höher als der Boden des p-Körperbereichs 33 sein, oder niedriger als der Boden des p-Körperbereichs 33 oder in einer gleichen Tiefenposition wie der Boden des p-Körperbereichs 33. 7 veranschaulicht nur, dass der Boden des Gate-Grabens niedriger ist als der Boden des p-förmigen Körperbereichs 33. Der Gate-Graben ist mit einer dielektrischen Gate-Schicht 35, einem ersten Gate 36a und einem zweiten Gate 36b versehen. Das erste Gate 36a und das zweite Gate 36b sind auf gegenüberliegenden Seiten innerhalb des Gate-Grabens angeordnet. Das erste Gate 36a und das zweite Gate 36b sind durch eine isolierende Medienschicht 80 im Gate-Graben voneinander isoliert. Die Isoliermediumschicht 80 ist in der Regel Siliziumoxid.
  • Der von dieser Ausführungsform bereitgestellte Leistungstransistor vom Grabentyp beinhaltet ferner einen ersten Stromkanal, der sich im p-Körperbereich 33 und zwischen dem ersten n-Quellbereich 34a und dem n-Driftbereich 30 befindet. Das erste Gate 36a ist extern über eine Gate-Metallkontaktschicht mit einer Gatespannung verbunden (basierend auf einer Positionsbeziehung im Querschnitt ist die Gate-Metallkontaktschicht in 7 nicht dargestellt), so dass das erste Gate 36a das Ein- und Ausschalten des ersten Stromkanals durch die Gatespannung steuert.
  • Der von dieser Ausführungsform bereitgestellte Leistungstransistor vom Grabentyp beinhaltet ferner einen zweiten Stromkanal, der sich im p-Typ-Körperbereich 33 und zwischen dem zweiten n-Typ-Quellbereich 34b und dem n-Typ-Driftbereich 30 befindet. Das zweite Gate 36b, der erste n-artige Quellbereich 34a, der zweite n-artige Quellbereich 34b und der n-dotierte Bereich 39 sind alle extern mit einer Quellspannung über eine Quellmetall-Kontaktschicht 47 verbunden. So steuert das zweite Gate 36b das Ein- und Ausschalten des zweiten Stromkanals durch die Quellspannung.
  • Die Quellmetall-Kontaktschicht 47 ist von der Gate-Metall-Kontaktschicht durch eine Zwischenschichtisolierschicht 50 isoliert. Die Zwischenschicht 50 besteht in der Regel aus Materialien wie Quarzglas, Borphosphosilikatglas oder Phosphosilikatglas.
  • In dem von dieser Ausführungsform vorgesehenen Leistungstransistor vom Grabentyp können das erste Gate 36a und das zweite Gate 36b in einem Gategraben (wie in 3, 5, 6 und 7 dargestellt) oder in zwei verschiedenen Gategräben ausgebildet sein. 8 ist eine Querschnittsansicht einer Struktur eines anderen Leistungstransistors vom Grabentyp gemäß einer Ausführungsform. 8 entspricht einer Ausführungsform eines Leistungstransistors vom Grabentyp, bei dem das erste Gate 36a und das zweite Gate 36b in verschiedenen, durch die vorliegende Erfindung vorgesehenen Gate-Graben und auf der Grundlage des in 3 dargestellten Leistungstransistors vom Grabentyp gebildet sind. Wie in 8 dargestellt, kann der Gate-Graben des Leistungstransistors vom Grabentyp in dieser Ausführungsform einen ersten Gate-Graben und einen zweiten Gate-Graben beinhalten. Der erste Gate-Graben ist mit einer dielektrischen Gate-Schicht 35 und einem ersten Gate 36a versehen. Der zweite Gate-Graben ist mit einer dielektrischen Gateschicht 35 und einem zweiten Gate 36b versehen. Der erste Gate-Graben und der zweite Gate-Graben werden durch den n-artigen Driftbereich 30 isoliert. Das erste Gate 36a steuert das Ein- und Ausschalten des ersten Stromkanals angrenzend an eine Seite des ersten n-artigen Quellbereichs 34a im p-artigen Körperbereich 33 durch eine Gatespannung. Das zweite Gate 36b steuert das Ein- und Ausschalten des zweiten Stromkanals angrenzend an eine Seite des zweiten n-artigen Quellbereichs 34b im p-artigen Körperbereich 33 durch eine Quellspannung.
  • 9 ist ein schematisches Diagramm einer Ersatzschaltung eines Grabenleistungstransistors gemäß einer Ausführungsform. Wie in 9 dargestellt, beinhaltet der von dieser Ausführungsform bereitgestellte Leistungstransistor vom Grabentyp einen Drain 301, eine Quelle 302, ein erstes Gate 303a, ein zweites Gate 303b, eine Körperdiode 304 und eine Körperbereichskontaktdiode 305. Das zweite Gate 303b ist mit der Quelle 302 verbunden. Die Körperbereichskontaktdiode 305 kann eine Silizium-basierte Diode oder eine Schottky-Barrierediode sein, und eine Kathode der Körperdiode 304 ist mit dem Drain 301 verbunden. Eine Anode der Körperbereichskontaktdiode 305 ist mit einer Anode der Körperdiode 304 verbunden, und eine Kathode der Körperbereichskontaktdiode 305 ist mit der Quelle 302 verbunden. Das erste Gate 303a ist ein Kontrolltor. Das erste Gate 303a steuert das Ein- und Ausschalten des ersten Stromkanals, der vom ersten Gate 303a gesteuert wird, durch die Gate-Spannung. Das zweite Gate 303b ist mit der Quelle 302 verbunden, so dass das zweite Gate 303b das Ein- und Ausschalten des zweiten Stromkanals steuert, der durch das zweite Gate über die Quellspannung gesteuert wird.
  • Das Funktionsprinzip des Graben-Leistungstransistors, das durch diese Ausführungsform bereitgestellt wird, wird im Folgenden veranschaulicht. (1) wenn eine Gate-Source-Spannung Vgs kleiner als eine Schwellenspannung Vth des Graben-Leistungstransistors ist (d.h. eine Einschaltspannung des ersten Stromkanals) und die Gate-Source-Spannung Vgs größer als 0V ist, befindet sich der Graben-Leistungstransistor in einem Ausschaltzustand. (2) Wenn die Gate-Source-Spannung Vgs die Schwellenspannung Vth des Trench-Leistungstransistors erreicht und die Gate-Source-Spannung Vgs größer als 0V ist, wird der Trench-Leistungstransistor nach vorne geschaltet; in diesem Fall fließt ein Strom vom Drain zur Quelle durch den ersten Stromkanal, und der zweite Stromkanal befindet sich im Abschaltzustand und es fließt kein Strom durch. In einem Fall, in dem der Leistungstransistor dieser Ausführungsform ausgeschaltet wird, wenn die Gate-Source-Spannung Vgs größer als 0V ist, befindet sich die Körperbereich-Kontaktdiode 305 in einem umgekehrten Vorspannungszustand, der in der Lage ist, einen durch eine Körperdiode fließenden Umkehrstrom stark zu reduzieren, wodurch Minoritätsladungsträger in der Körperdiode stark reduziert und Rückwärts-Rückgewinnungsladungen und Rückwärts-Rückgewinnungszeiten reduziert werden, so dass der Leistungstransistor in der Lage ist, eine schnelle Rückwärts-Rückgewinnungsfunktion zu implementieren. Gleichzeitig, wenn die Source-Drain-Spannung Vsd die Einschaltspannung des zweiten Stromkanals erreicht, befindet sich der zweite von der zweiten Gate 303b-Steuerung gesteuerte Stromkanal in einem Einschaltzustand. Daher fließt der umgekehrte Strom durch den zweiten Stromkanal von der Quelle 302 zum Drain 301.
  • 10 ist eine Querschnittsansicht einer Struktur eines anderen Leistungstransistors vom Grabentyp gemäß einer Ausführungsform. Wie in 10 dargestellt, beinhaltet der Grabenleistungstransistor dieser Ausführungsform einen n-artigen Drain-Bereich 21 und einen n-artigen Drift-Bereich 20, der sich auf dem n-artigen Drain-Bereich 21 befindet. Der n-Kanalbereich 21 ist extern über eine Drain-Metallkontaktschicht (nicht in 10 dargestellt) mit einer Drainspannung verbunden.
  • Der von dieser Ausführungsform vorgesehene Leistungstransistor vom Grabentyp beinhaltet mindestens zwei p-artige Körperbereiche 27, die sich im n-artigen Driftbereich 20 befinden (sechs p-artige Körperbereiche 27 sind in 10 nur exemplarisch dargestellt). Jeder p-artige Körperbereich 27 ist mit einem p-artigen Körperbereichskontaktbereich 29, einem ersten n-artigen Quellbereich 28 und einem zweiten n-artigen Quellbereich 98 versehen. Normalerweise ist der p-artige Körperbereich Kontaktbereich 29 zwischen dem ersten n-artigen Quellbereich 28 und dem zweiten n-artigen Quellbereich 98 angeordnet.
  • Eine parasitäre Körperdiode in dem Graben-Leistungstransistor ist zwischen dem p-Körperbereich 27 und dem n-Typ Driftbereich 20 ausgebildet. Der p-artige Körperbereich 27 ist eine Anode der Körperdiode und der n-artige Driftbereich 20 ist eine Kathode der Körperdiode.
  • Der von dieser Ausführungsform bereitgestellte Leistungstransistor vom Grabentyp beinhaltet einen Gate-Graben, der zwischen zwei benachbarten p-artigen Körperbereichen 27 angeordnet und in dem n-artigen Driftbereich 20 versenkt ist. Der Gate-Graben ist mit einer dielektrischen Gate-Schicht 23, einem ersten Gate 24a und einem zweiten Gate 24b versehen. In einer Ausführungsform sind das erste Gate 24a und das zweite Gate 24b separat auf gegenüberliegenden Seiten innerhalb des Gate-Grabens angeordnet.
  • Der von dieser Ausführungsform bereitgestellte Leistungstransistor vom Grabentyp beinhaltet einen abgeschirmten Gate-Graben, der in den n-Typ Driftbereich 20 eingelassen ist. Eine Öffnung des abgeschirmten Gate-Grabens befindet sich an der Unterseite des Gate-Grabens. Eine Öffnungsweite des abgeschirmten Gate-Grabens kann mit einer Öffnungsweite des Gate-Grabens gleich sein oder größer oder kleiner als die Öffnungsweite des Gate-Grabens sein. 10 zeigt nur ein Beispiel, in dem die Öffinungsweite des abgeschirmten Gate-Grabens kleiner ist als die Öffnungsweite des Gate-Grabens.
  • Eine Tiefe der p-artigen Körperbereiche 27 kann mit einer Tiefe des Gate-Grabens im n-artigen Driftbereich 20 gleich sein oder größer oder kleiner als die Tiefe des Gate-Grabens sein. 10 zeigt nur ein Beispiel, in dem die Tiefe der p-förmigen Körperbereiche 27 kleiner ist als die Tiefe des Gate-Grabens.
  • Der von dieser Ausführungsform bereitgestellte Leistungstransistor vom Grabentyp beinhaltet ferner eine leitende Schicht 99, die sich auf dem Kontaktbereich 29 des p-Typ-Körperbereichs befindet. Die leitfähige Schicht 99 und der p-artige Körperbereichskontaktbereich 29 bilden eine Körperbereichskontaktdiodenstruktur. Die leitfähige Schicht 99 ist eine Kathode der Körperbereich-Kontaktdiodenstruktur und der p-Typ-Körperbereich-Kontaktbereich 29 ist eine Anode der Körperbereich-Kontaktdiodenstruktur. Somit ist die Anode der Körperregion Kontaktdiode mit der Anode der Körperdiode verbunden.
  • Der von dieser Ausführungsform bereitgestellte Leistungstransistor vom Grabentyp beinhaltet ferner einen ersten Stromkanal, der sich im p-Körperbereich 27 und zwischen dem ersten n-artigen Quellbereich 28 und dem n-artigen Driftbereich 20 befindet. Das erste Gate 24a ist extern an eine Gatespannung angeschlossen. Das erste Gate 24a steuert das Ein- und Ausschalten des ersten Stromkanals zwischen dem ersten n-artigen Quellbereich 28 und dem n-artigen Driftbereich 20 durch die Gatespannung.
  • Der von dieser Ausführungsform bereitgestellte Leistungstransistor vom Grabentyp beinhaltet ferner: einen zweiten Stromkanal, der sich im p-Körperbereich 27 und zwischen dem zweiten n-Quellbereich 98 und dem n-Driftbereich 20 befindet; eine Feldoxidschicht 25 und ein drittes Gate 26, die sich im abgeschirmten Gate-Graben befinden. In einer Ausführungsform erstreckt sich das dritte Gate 26 im abgeschirmten Gate-Graben nach oben bis ins Innere des Gate-Grabens. Das dritte Gate 26 ist vom n-Typ Driftbereich 20, dem ersten Gate 24a und dem zweiten Gate 24b durch eine isolierende Medienschicht isoliert. In 10 ist das dritte Gate 26 direkt vom n-Typ Driftbereich 20, dem ersten Gate 24a und dem zweiten Gate 24b durch die Feldoxidschicht 25 isoliert.
  • Der erste n-artige Quellbereich 28, der zweite n-artige Quellbereich 98, das zweite Gate 24b, das dritte Gate 26 und die leitfähige Schicht sind elektrisch verbunden und sind alle mit einer Quellspannung verbunden, so dass das zweite Gate 24b das Ein- und Ausschalten des zweiten Stromkanals zwischen dem zweiten n-artigen Quellbereich 98 und dem n-artigen Driftbereich 20 durch die Quellspannung steuert. Das dritte Gate26 ist ein Schildgate. Das dritte Gate 26 bildet ein elektrisches Querfeld im n-Driftbereich 20 durch die Quellspannung und spielt eine Rolle bei der Reduzierung des On-Widerstands und der Erhöhung der Stehspannung.
  • In einer Ausführungsform ist eine Einschaltspannung des ersten durch das erste Gate 24a gesteuerten Stromkanals größer als eine Einschaltspannung des zweiten durch das zweite Gate 24b gesteuerten Stromkanals. Gleichzeitig steht die leitfähige Schicht 99 in 10 in direkter Verbindung mit dem ersten n-Typ Quellbereich 28 und dem zweiten n-Typ Quellbereich 98. Daher muss die leitfähige Schicht 99 elektrisch mit dem zweiten Gate 24b und dem dritten Gate 26 verbunden sein.
  • Bei der Bildung des Grabenleistungstransistors dieser Ausführungsform kann unterhalb des p-artigen Körperbereichs ein p-artiger säulenförmiger epitaktischer dotierter Bereich gebildet werden, wobei das Dotierstoff in dem p-artigen säulenförmigen epitaktischen dotierten Bereich und der Dotierstoff in dem n-artigen Dotierbereich eine Ladungsbilanz zur Bildung einer Superübergangsstruktur bzw. Superjunction-Struktur erreichen. In diesem Fall ist der Graben-Leistungstransistor dieser Ausführungsform ein Leistungstransistor, der die Überspannungsstruktur übernimmt, der Leistungstransistor der Überspannungsstruktur ist eine universelle Struktur.

Claims (10)

  1. Graben-Leistungstransistor, umfassend einen n-Drainbereich (31) und einen n-Driftbereich (30), der sich auf dem n-Drainbereich (31) befindet, wobei der n-Driftbereich (30) mit mindestens zwei p-Körperbereichen (33) versehen ist, wobei jeder p-Körperbereich (33) mit einem p-Körperbereich-Kontaktbereich (38), einem ersten n-Quellbereich (34a) und einem zweiten n-Quellbereich (34b) versehen ist; eine leitende Schicht (37), die sich auf dem p-Körperbereich-Kontaktbereich (38) befindet, wobei die leitende Schicht (37) und der p-Körperbereich-Kontaktbereich (38) eine Körperbereichskontaktdiodenstruktur bilden, wobei die leitende Schicht (37) eine Kathode der Körperbereichskontaktdiodenstruktur ist und der p-Körperbereich-Kontaktbereich (38) eine Anode der Körperbereichskontaktdiodenstruktur ist; einen Gate-Graben, der zwischen zwei benachbarten p-Körperbereichen (33) angeordnet und in den n-Driftbereich (30) vertieft ist, wobei der Gate-Graben mit einer dielektrischen Gate-Schicht (35), einem ersten Gate (36a) und einem zweiten Gate (36b) versehen ist; einen ersten Stromkanal, der in dem p-Körperbereich (33) und zwischen dem ersten n-Quellbereich (34a) und dem n-Driftbereich (30) angeordnet ist, wobei das erste Gate (36a) das Ein- und Ausschalten des ersten Stromkanals durch eine Gatespannung steuert; und einen zweiten Stromkanal, der sich in dem p-Körperbereich (33) und zwischen dem zweiten n-Quellbereich (34b) und dem n-Driftbereich (30) befindet, wobei das zweite Gate (36b), der erste n-Quellbereich (34a), der zweite n-Quellbereich (34b) und die leitende Schicht (37) elektrisch verbunden sind und alle mit einer Quellspannung verbunden sind, das zweite Gate (36b) das Ein- und Ausschalten des zweiten Stromkanals durch die Quellspannung steuert.
  2. Graben-Leistungstransistor nach Anspruch 1, worin eine Einschaltspannung des ersten Stromkanals größer ist als eine Einschaltspannung des zweiten Stromkanals.
  3. Graben-Leistungstransistor nach Anspruch 1, worin die leitende Schicht (37) eine Quellmetall-Kontaktschicht (47) ist, die sich auf jedem der p-Körperbereiche (33) befindet, eine Dotierungskonzentration des p-Körperbereich-Kontaktbereichs (38) kleiner als ein Maximalwert einer Dotierungskonzentration des p-Körperbereichs (33) ist, und der p-Körperbereich-Kontaktbereich (38) und die Quellmetall-Kontaktschicht (47) eine Schottky-Barrierediodenstruktur bilden.
  4. Graben-Leistungstransistor nach Anspruch 3, wobei das zweite Gate (36b), der erste n-Quellbereich (34a) und der zweite n-Quellbereich (34b) durch die Quellmetall-Kontaktschicht (47) verbunden sind, die Quellmetall-Kontaktschicht (47) extern mit der Quellspannung verbunden ist.
  5. Graben-Leistungstransistor nach Anspruch 1, worin die leitende Schicht (37) ein n-dotierter Bereich (39) ist, der sich im p-Körperbereich (33) befindet, wobei der n-dotierte Bereich (39) und der p-Körperbereich-Kontaktbereich (38) eine Kontaktdiodenstruktur auf Siliziumbasis bilden.
  6. Graben-Leistungstransistor nach Anspruch 5, wobei das zweite Gate (36b) mit dem ersten n-Quellbereich (34a), dem zweiten n-Quellbereich (34b) und dem n-dotierten Bereich (39) durch die Quellmetall-Kontaktschicht (47) verbunden ist, die Quellmetall-Kontaktschicht (47) extern mit der Quellspannung verbunden ist.
  7. Graben-Leistungstransistor nach Anspruch 1, wobei das erste Gate (36a) und das zweite Gate (36b) auf gegenüberliegenden Seiten innerhalb des Grabens angeordnet sind, das erste Gate (36a) und das zweite Gate (36b) durch eine Isoliermediumsschicht im Graben isoliert sind.
  8. Graben-Leistungstransistor nach Anspruch 1, ferner umfassend: einen abgeschirmten Gate-Graben, der in den n-Driftbereich eingelassen ist, wobei eine Öffnung des abgeschirmten Gate-Grabens an einem Boden des Gate-Grabens angeordnet ist, der abgeschirmte Gate-Graben mit einem dritten Gate versehen ist, das dritte Gate vom n-Driftbereich, dem ersten Gate und dem zweiten Gate durch eine Isoliermediumsschicht isoliert ist; das dritte Gate, der erste n-Quellbereich, der zweite n-Quellbereich, das zweite Gate und die leitende Schicht elektrisch verbunden sind und alle mit einer Emitterspannung verbunden sind.
  9. Graben-Leistungstransistor nach Anspruch 8, wobei sich das dritte Gate im Graben nach oben erstreckt.
  10. Graben-Leistungstransistor nach Anspruch 1, ferner umfassend: einen säulenartigen epitaktischen dotierten p-Bereich, der sich unterhalb des p-Körperbereichs befindet, ein Dotierungsmittel in dem säulenartigen epitaktischen dotierten p-Bereich und ein Dotierungsmittel des n-artigen Dotierbereichs, das an den säulenartigen epitaktischen dotierten p-Bereich angrenzt, erreichen eine Ladungsbilanz, um eine Superjunction-Struktur zu bilden.
DE112018000209.8T 2017-11-01 2018-10-29 Grabenleistungstransistor Active DE112018000209B4 (de)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
CN201711058205.5A CN109755289B (zh) 2017-11-01 2017-11-01 一种沟槽型超结功率器件
CN201711058078.9 2017-11-01
CN201711058085.9A CN109755311B (zh) 2017-11-01 2017-11-01 一种沟槽型功率晶体管
CN201711058085.9 2017-11-01
CN201711058205.5 2017-11-01
CN201711058078.9A CN109755310B (zh) 2017-11-01 2017-11-01 一种分栅结构的功率晶体管
PCT/CN2018/112339 WO2019085851A1 (zh) 2017-11-01 2018-10-29 沟槽型功率晶体管

Publications (2)

Publication Number Publication Date
DE112018000209T5 DE112018000209T5 (de) 2019-09-19
DE112018000209B4 true DE112018000209B4 (de) 2020-02-13

Family

ID=66332779

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018000209.8T Active DE112018000209B4 (de) 2017-11-01 2018-10-29 Grabenleistungstransistor

Country Status (5)

Country Link
US (1) US11211485B2 (de)
JP (1) JP6732359B2 (de)
KR (1) KR102206965B1 (de)
DE (1) DE112018000209B4 (de)
WO (1) WO2019085851A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11218144B2 (en) * 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
JP6926309B1 (ja) 2020-08-19 2021-08-25 大日本印刷株式会社 バリアフィルム、並びに、これを用いた波長変換シート、バックライト及び液晶表示装置
CN112017580B (zh) * 2020-09-02 2022-02-22 Tcl华星光电技术有限公司 显示装置驱动系统以及电子设备
CN113838909B (zh) * 2021-08-19 2022-10-14 深圳深爱半导体股份有限公司 沟槽型原胞结构及制备方法
JP2023056922A (ja) 2021-10-08 2023-04-20 大日本印刷株式会社 波長変換シート用フィルム、波長変換シート、バックライト、及び、表示装置
CN114937692B (zh) * 2022-07-25 2022-10-28 深圳市威兆半导体股份有限公司 一种具有沟道二极管的阶梯沟槽栅SiC MOSFET结构及其制备方法
CN114937693B (zh) * 2022-07-25 2022-10-28 深圳市威兆半导体股份有限公司 一种具有双沟道二极管的沟槽栅SiC MOSFET器件及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621107B2 (en) * 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4097417B2 (ja) * 2001-10-26 2008-06-11 株式会社ルネサステクノロジ 半導体装置
US7485932B2 (en) * 2004-07-20 2009-02-03 International Rectifier Corporation ACCUFET with Schottky source contact
JP2006269720A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体素子及びその製造方法
US20090053869A1 (en) * 2007-08-22 2009-02-26 Infineon Technologies Austria Ag Method for producing an integrated circuit including a trench transistor and integrated circuit
JP4930904B2 (ja) * 2007-09-07 2012-05-16 サンケン電気株式会社 電気回路のスイッチング装置
JP2010016284A (ja) 2008-07-07 2010-01-21 Toyota Central R&D Labs Inc 半導体装置
JP2011049424A (ja) 2009-08-28 2011-03-10 Sony Corp 半導体デバイス
US20110121387A1 (en) 2009-11-23 2011-05-26 Francois Hebert Integrated guarded schottky diode compatible with trench-gate dmos, structure and method
CN103137698B (zh) 2011-11-23 2016-04-27 力士科技股份有限公司 一种金属氧化物半导体场效应晶体管及制造方法
CN102610643B (zh) 2011-12-20 2015-01-28 成都芯源系统有限公司 沟槽金属氧化物半导体场效应晶体管器件
JP5802636B2 (ja) * 2012-09-18 2015-10-28 株式会社東芝 半導体装置およびその製造方法
JP2014120656A (ja) * 2012-12-18 2014-06-30 Toshiba Corp 半導体装置
CN103441148B (zh) * 2013-08-13 2016-08-31 电子科技大学 一种集成肖特基二极管的槽栅vdmos器件
JP6092749B2 (ja) 2013-10-17 2017-03-08 新電元工業株式会社 半導体装置及び半導体装置の製造方法
DE102015119771A1 (de) * 2015-11-16 2017-05-18 Infineon Technologies Ag Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621107B2 (en) * 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier

Also Published As

Publication number Publication date
JP2019537842A (ja) 2019-12-26
JP6732359B2 (ja) 2020-07-29
KR102206965B1 (ko) 2021-01-25
WO2019085851A1 (zh) 2019-05-09
US20210098619A1 (en) 2021-04-01
KR20190126924A (ko) 2019-11-12
DE112018000209T5 (de) 2019-09-19
US11211485B2 (en) 2021-12-28

Similar Documents

Publication Publication Date Title
DE112018000209B4 (de) Grabenleistungstransistor
DE102013205153B4 (de) Halbleiteranordnung mit einem leistungstransistor und einem hochspannungsbauelement, die in einem gemeinsamen halbleiterkörper integriert sind
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102014111360B4 (de) Halbleiterbauelement und elektronische schaltung zum schalten von hohen spannungen
DE102006046853B4 (de) Randkonstruktion für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
DE102004029435B4 (de) Feldplattentrenchtransistor
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE102005014743B4 (de) MOS-Feldplattentrench-Transistoreinrichtung
DE102013204252B4 (de) Halbleiterbauelement
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE112015004515T5 (de) Halbleitervorrichtung
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE19848828A1 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE102014119395B4 (de) Transistorbauelement mit Feldelektrode
DE102015116611B4 (de) Transistorbauelement
DE112013000782T5 (de) Halbleiteranordnung mit aktiver Driftzone
DE102011056956A1 (de) Halbleitervorrichtung mit Diode
DE102018109950B4 (de) Transistorbauelement
DE102014104589B4 (de) Halbleitervorrichtung und integrierte Schaltung
WO1998038681A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102015120747B4 (de) Transistorbauelement mit erhöhter gate-drain-kapazität
DE102008028452B4 (de) Leistungstransistor für hohe Spannungen in SOI-Technologie
DE19958694A1 (de) Steuerbares Halbleiterschaltelement
DE102015110484B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final