CN103137698B - 一种金属氧化物半导体场效应晶体管及制造方法 - Google Patents
一种金属氧化物半导体场效应晶体管及制造方法 Download PDFInfo
- Publication number
- CN103137698B CN103137698B CN201210288949.7A CN201210288949A CN103137698B CN 103137698 B CN103137698 B CN 103137698B CN 201210288949 A CN201210288949 A CN 201210288949A CN 103137698 B CN103137698 B CN 103137698B
- Authority
- CN
- China
- Prior art keywords
- gate
- groove
- source
- field effect
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种具有减小表面电场阶梯氧化物和分裂栅极结构的超级结沟槽式金属氧化物半导体场效应管。本发明结构可以通过调整一个厚氧化层的厚度来减轻电荷不平衡,陷阱电荷等问题的影响,更好地优化器件性能和提高制造能力。此外,本发明公布了一种超级结沟槽式金属氧化物半导体场效应管的制造方法,其更可靠,成本更低。
Description
相关申请的交叉引用
本申请案要求对于2011年11月23日提交的美国专利申请第13/303,474号的优先权,该专利申请披露的内容通过全文引用而结合与本文中。
技术领域
本发明主要涉及功率半导体器件的单元结构、器件结构和制造过程。更具体地,本发明涉及超级结沟槽式金属氧化物半导体场效应管(Super-JunctionMOSFET)的新型改良的单元结构,器件结构及其改良的制造过程。
背景技术
与传统的沟槽式金属氧化物半导体场效应晶体管(MOSFET)相比,超级结沟槽式金属氧化物半导体场效应管由于其具有更高的击穿电压和更低的漏-源电阻而更具吸引力。众所周知,超级结沟槽式金属氧化物半导体场效应管是由在重掺杂的衬底上制造交替并列的p型柱状结构和n型柱状结构相互连接构成,然而,由于其对制造过程和制造条件非常敏感,例如:由后续热处理引起p型柱状结构和n型柱状结构中掺杂物的再扩散问题;柱状结构中的陷阱电荷问题等等…所有这些都可能导致超级结沟槽式金属氧化物半导体场效应管中出现电荷不平衡的危险情况,从而使得其成品率很不稳定。尤其是在小于200V的较低偏压下,这些不利影响会随着上述柱状结构的宽度变小而变得更为显著。
现有技术(M.A.Gajda等人所著的论文“IndustrializationofResurfSteppedOxideTechnologyforPowerTransistor”,和XinYang等人所著的论文“TunableOxide-BypassedTrenchGateMOSFETBreakingtheIdealSuper-junctionMOSFETPerformanceLineatEqualColumnWidth”)揭露了一些器件结构以克服上述关于传统超级结沟槽式金属氧化物半导体场效应管的局限,如图1A和图1B所示。需要注意的是,除了一些术语不同外(图1A中的器件结构命名为RSO:ResurfSteppedOxide减小表面电场阶梯氧化物,而图1B中的器件结构命名为TOB:TunableOxide-Bypassed可调旁路氧化物),图1A和图1B中的器件结构基本是相同的,由于其二者的外延层中都具有比传统超级结沟槽式金属氧化物半导体场效应管更高的掺杂浓度,因此二者都具有相对于传统超级结沟槽式金属氧化物半导体场效应管较低的漏-源电阻和较高的击穿电压。
再次参考图1A和图1B,二者器件结构都有一个延伸入漂移区的深沟槽,该深沟槽的侧壁和底部都衬有一层厚氧化物层。唯一的区别是,图1A中的器件结构具有单层外延层(N外延层,如图1A所示),而图1B中的器件结构具有双层外延层(外延层1和外延层2,如图1B所示,位于重掺杂衬底上的外延层1的掺杂浓度低于靠近沟道区的外延层2)。由于p型柱状结构和n型柱状结构之间的互扩散,图1A和图1B中的器件结构都不存在电荷不平衡的问题,克服了上述传统超级结沟槽式金属氧化物半导体场效应管一个技术局限,然而,该优势只有当偏置电压小于200V的时候才能显现,这就意味着,当偏置电压大于200V时传统超级结沟槽式金属氧化物半导体场效应管具有更低的漏-源电阻。
美国专利号7,601,597揭露了一种避免前面所述的p型柱状结构和n型柱状结构中掺杂物再扩散问题的方法,如图1C所示。例如在一个N沟道沟槽式金属氧化物半导体场效应管中,在进行完包括:沟槽刻蚀之后的牺牲氧化过程、栅氧化过程、P型体区形成过程和n+源区形成过程等在内的所有扩散步骤之后,再形成p型柱状结构。
然而,这个现有技术公开的方法并不是很有效。因为,首先,根据此方法,p型柱状结构的制造是通过在形成于n型外延层中的深沟槽中生长一层额外的p型外延层;第二,在该额外的p型外延层生长完之后需要进行额外的化学机械抛光步骤来实现其表面平坦化;第三,需要进行两次沟槽刻蚀(一次浅沟槽刻蚀用于形成沟槽栅,另一次深沟槽刻蚀用于形成p型柱状结构)。所有这些费用的增加都不利于大批量生产。而且,其他因素,例如柱状结构中陷阱电荷引起的电荷不平衡的问题仍然没有得到解决。
因此,在半导体功率器件领域中,特别是对于超级结沟槽式金属氧化物半导体场效应管的设计和制造,仍需要提供一种新型的器件结构和制造方法可以解决这些困难和设计限制。
发明内容
本发明提供了一种具有减小表面电场阶梯氧化物结构的超级结沟槽式金属氧化物半导体场效应管,其优点在于可以通过调整一个厚氧化层的厚度来减轻电荷不平衡、陷阱电荷等问题的影响,从而更好地优化器件性能和提高制造能力。同时,本发明仅需要一种栅沟槽和一层单外延层结构,其成本效率高于现有技术。此外,本发明还在超级结沟槽式金属氧化物半导体场效应管中提供了分裂栅电极(splitgateelectrodes)。
根据本发明的实施例,提供了一种超级结沟槽式金属氧化物半导体场效应管,包括:(a)第一导电类型的衬底;(b)第一导电类型的外延层,其位于所述衬底之上,且所述外延层的多数载流子浓度低于所述衬底;(c)多个栅沟槽,位于有源区,并从所述外延层的上表面延伸入所述外延层;(d)第一绝缘层,衬于每个所述栅沟槽的底部和侧壁的下部分;(e)源电极,位于每个所述栅沟槽内,并且所述源电极的下部分被所述第一绝缘层包围;(f)第二绝缘层,作为栅氧化层,其至少衬于每个所述栅沟槽的侧壁的上部分和衬于所述源电极的侧壁的上部分,其中所述第二绝缘层位于所述第一绝缘层上方,并且所述第二绝缘层的厚度小于所述第一绝缘层;(g)分裂栅电极,填充于每个所述的栅沟槽的上部分,所述分裂栅电极位于所述的源电极和相邻的所述栅沟槽的侧壁之间,并且被所述的第二绝缘层包围;(h)台面结构,位于每两个相邻的所述栅沟槽之间;(i)第二导电类型的第一掺杂柱状区,其位于每个所述台面结构内;(j)第一导电类型的第二掺杂柱状区,靠近所述栅沟槽的侧壁,在每个所述台面结构内与所述第一掺杂柱状区交替并列排列,并且包围所述第一掺杂柱状区;(k)第二导电类型的体区,位于所述的台面内并靠近所述的分裂栅电极,同时所述第二导电类型的体区位于覆盖所述第一掺杂柱状区和所述第二掺杂柱状区的上表面;和(l)第一导电类型的源区,位于所述有源区中,靠近所述体区的上表面并靠近所述分裂栅电极。
在一些优选的实施例中,所述多个沟槽栅的底部位于所述衬底和所述外延层之间的公共界面的上方。在另一些优选的实施例中,所述多个沟槽栅还可以进一步延伸入所述衬底内,而所述第一掺杂柱状区和所述第二掺杂柱状区的下表面到达所述衬底和所述外延层之间的公共界面处。
在一些优选的实施例中,所述超级结沟槽式金属氧化物半导体场效应管还包括一个终端区,该终端区包括一个连接至所述源区的保护环和多个具有悬浮电压的悬浮保护环,其中所述保护环和所述多个悬浮保护环为所述第二导电类型,且其结深都大于所述体区。在另一些优选的实施例中,所述终端区可以包括多个具有悬浮电压的悬浮沟槽栅,这些悬浮沟槽栅被包括所述体区、所述第一掺杂柱状区和所述第二掺杂柱状区的台面结构分隔开。在另一些优选的实施例中,这些悬浮沟槽栅被包括第一掺杂柱状区和所述第二掺杂柱状区的台面结构分隔开。更优选地,每个所述悬浮沟槽栅都包含所述源电极和所述分裂栅电极。
根据本发明的超级结沟槽式金属氧化物半导体场效应管还包括:沟槽式源-体接触区,其位于每两个相邻的所述栅沟槽之间,并填充以接触金属插塞,穿过所述源区并延伸如所述体区;和第二导电类型的体接触掺杂区,位于所述体区中,且位于所述源区下方,并至少包围所述沟槽式源-体接触区的底部,其中所述体接触掺杂区的多数载流子浓度高于所述体区。在一些优选的实施例中,所述接触金属插塞包括一层钨金属层,其衬有一层Ti/TiN或Co/TiN作为势垒金属层。在另一些优选的实施例中,所述接触金属插塞可以包括一层铝合金或铜,其衬有Ti/TiN或Co/TiN或Ta/TiN作为势垒金属层,其中所述接触金属插塞进一步延伸至一个接触隔绝缘层上方分别形成源极金属层或栅极金属。
在一些优选的实施例中,所述源区在所述沟槽式源-体接触区侧壁与所述栅沟槽附近的沟道区之间具有相同的掺杂浓度和结深。在另一些优选的实施例中,所述源区在所述沟槽式源-体接触区侧壁附近比在靠近所述栅沟槽的沟道区附近具有较大的掺杂浓度和结深,所述源区在所述沟槽式源-体接触区侧壁与所述的栅沟槽附近的沟道区之间的掺杂浓度呈现高斯分布。
根据本发明的超级结沟槽式金属氧化物半导体场效应管,还可以包括:至少一个沟槽式源电极接触区,其填充以所述接触金属插塞并将所述源电极与源极金属层连接;至少一个栅接触沟槽,其填充以所述源电极和所述分裂栅电极,其中所述分裂栅电极包括至少一个沟槽式栅接触区,其填充以所述接触金属插塞并与栅极金属层相连用于实现栅连接。
根据本发明的另一个方面,还提供了一种超级结沟槽式金属氧化物半导体场效应管的制造方法,包括:(a)在第一导电类型的衬底上生长第一导电类型的外延层,其中所述外延层的多数载流子浓度低于所述衬底;(b)在所述外延层的上表面形成一层阻挡层;(c)在所述阻挡层上覆盖一个沟槽掩模板;(d)透过由所述沟槽掩模板定义的开放区域,刻蚀所述阻挡层和所述外延层,在外延层中形成多个栅沟槽,同时形成了位于每两个相邻的栅沟槽之间的台面结构;(e)形成所述栅沟槽之后让所述阻挡层继续覆盖在所述台面结构上,用来阻挡后续的倾斜离子注入以防止其进入所述台面的上表面;(f)进行倾斜离子注入,通过所述开放区域注入第二导电类型的掺杂物进入所述台面,在所述台面中靠近所述栅沟槽侧壁处形成多个第一掺杂柱状区;(g)再次进行倾斜离子注入,通过所述开放区域注入所述第一导电类型的掺杂物进入所述台面,在所述台面中靠近所述栅沟槽的侧壁处形成多个第二掺杂柱状区,所述第二掺杂柱状区与所述第一掺杂柱状区并列;(h)去除所述阻挡层;(i)通过热氧化生长或者氧化物淀积的方法,在所述栅沟槽的内表面形成一层厚氧化层作为第一绝缘层;(j)在所述栅沟槽中填充以第一掺杂多晶硅层,作为源电极;(k)从所述外延层的上表面回刻蚀所述源电极;(l)从所述栅沟槽的上部分回刻蚀所述第一绝缘层;(m)形成一层薄的第二绝缘层作为栅氧化层,其覆盖所述第一绝缘层的上表面、所述栅沟槽的上部分的内表面、以及所述源电极的侧壁位于所述第一绝缘层以上的部分;(n)在所述栅沟槽的上部分填充以第二掺杂多晶硅层,作为分裂栅电极;(o)通过化学机械抛光或者等离子体刻蚀的方法回刻蚀所述分裂栅电极;(p)进行体注入,注入所述第二导电类型的掺杂物,并进行体扩散,形成体区;(q)在所述外延层的上表面覆盖一个源掩模板;和(r)进行源注入,注入所述第一导电类型的掺杂物,并进行源扩散,形成源区。
在一些优选的实施例中,在进行所述第一导电类型的掺杂物的倾斜离子注入之前,可以进行扩散步骤,将所述第二导电类型的掺杂物扩散进入所述台面结构内,在每两个相邻的所述栅沟槽之间形成所述第一掺杂柱状区。在另一些优选的实施例中,在所述栅沟槽内表面上形成所述第一绝缘层之前,可以进行扩散步骤,将所述第一导电类型的掺杂物扩散进入所述台面结构,在靠近所述栅沟槽的侧壁处形成所述第二掺杂柱状区,其包围并与所述第一掺杂柱状区交替并列排列。在另一些优选的实施例中,在所述栅沟槽内表面上形成所述第一绝缘层之前,可以进行扩散步骤,同时将所述第一导电类型的掺杂物和所述第二导电类型的掺杂物扩散进入所述台面结构内,分别形成位于所述台面结构内的所述第一掺杂柱状区和靠近所述栅沟槽的侧壁处的第二掺杂柱状区,所述第二掺杂柱状区包围并与所述第一掺杂柱状区交替并列排列。
在一些优选的实施例中,所述栅沟槽可以进一步刻蚀延伸入所述衬底中。在另一些优选的实施例中,所述栅沟槽的底部位于所述衬底的上方。
根据本发明的制造方法,还包括在进行所述第一导电类型和所述第二导电类型的掺杂物的倾斜离子注入之前,在所述栅沟槽的内表面上形成一层屏蔽氧化层。更优选地,在形成所述屏蔽氧化层之前,形成一层牺牲氧化层并通过移除所述牺牲氧化层来消除由于刻蚀所述栅沟槽造成等离子体损伤。
根据本发明的制造方法,在形成所述源区之后,还包括:形成一层接触绝缘层;形成沟槽式源-体接触区,其穿过所述接触绝缘层、所述源区并延伸入所述体区;和在所述体区中形成第二导电类型的体接触掺杂区,其位于所述源区下方并至少包围所述沟槽式源-体接触区的底部,所述体接触掺杂区的多数载流子浓度高于所述体区。
本发明的一个优点是,可以通过调整第一绝缘层的厚度来减轻电荷不平衡、陷阱电荷等问题的影响,从而更好地优化器件性能和提高制造能力。
本发明的另一个优点是,制造过程仅需要一种栅沟槽和一层单外延层结构,其成本效率高于现有技术。
在一些优选的实施例中,形成所述沟槽式源-体接触区包括在接触区孔洞中淀积一层衬有势垒金属层的钨金属层。在另一些优选的实施例中,形成所述沟槽式源-体接触区包括直接在接触区孔洞中中淀积一层衬有势垒金属层的源极金属层。
附图说明
本发明的这些和其他实施方式的优点将通过下面结合附图的详细说明和所附权利要求书,使得本领域的普通技术人员明了,其中:
图1A示出了现有技术所揭示的一种沟槽式沟槽金属氧化物半导体场效应管的剖面图。
图1B示出了另一个现有技术所揭示的一种沟槽式金属氧化物半导体场效应管的剖面图。
图1C示出了另一个现有技术所揭示的一种超级结沟槽式金属氧化物半导体场效应管的剖面图。
图2A示出了根据本发明的一个优选实施例的一个剖面图。
图2B示出了根据本发明的一个优选实施例的另一个剖面图。
图3示出了根据本发明的另一个优选实施例的剖面图。
图4示出了根据本发明的另一个优选实施例的剖面图。
图5A示出了根据本发明的另一个优选实施例的剖面图。
图5B示出了根据本发明的另一个优选实施例的剖面图。
图5C示出了根据本发明的另一个优选实施例的剖面图。
图6示出了根据本发明的另一个优选实施例的剖面图。
图7A到图7H示出了制造图4中超级结沟槽式金属氧化物半导体场效应管的制造方法的一系列剖面图。
具体实施方式
下面参照附图更详细地说明本发明,其中示出了本发明的优选实施例。本发明可以,但是以不同的方式体现,但是不应该局限于在此所述的实施例。例如,这里的说明更多地引用N沟道的半导体集成电路,但是很明显其他器件也是可能的。下文是通过参考各个附图来对实践本发明的优选实施例进行详细描述。一些方向术语,例如“顶部”、“底部”、“前”、“后”、“上方”、“下方”等,是参考各个附图的方向进行描述的。由于实施例中的元件可以被放置在许多不同的方向,因此,本发明中的方向术语只是用于描述而不能被视为对本发明的限制。应该理解的是,实施例中各种结构或者逻辑上的替代和修改都应该被涵盖在本发明的真正精神和范围内。因此,以下的详细描述不能被视为对本发明的限制,本发明的涵盖范围由附后的权利要求界定。应该理解的是,本发明中所描述的各个优选实施例的发明特征可以相互结合,有特别说明的除外。
图2A所示的是本发明的一个优选的实施例,其中N沟道超级结沟槽式金属氧化物半导体场效应管200形成于一个N-外延层201中,该N-外延层位于一个N+衬底202之上,其中该N+衬底202的底部覆盖有金属层Ti/Ni/Ag作为漏极金属层220。多个栅沟槽203从所述N-外延层201的上表面延伸入所述N-外延层201中,其中所述这些栅沟槽203的沟槽底部位于所述N+衬底202和所述N-外延层201之间公共界面的上方。沿每个所述栅沟槽203内表面的下部分覆盖有第一绝缘层204,沿每个所述栅沟槽203内表面的上部分覆盖有第二绝缘层205,其作为栅氧化层,其中所述第一绝缘层204的厚度大于所述第二绝缘层205的厚度。分裂栅电极206(G,如图所示)沿着每个所述沟槽栅203内表面的上部分形成,其侧壁被所述第二绝缘层205包围并且其底部与所述第一绝缘层204接触。源电极207(S,如图所示)形成于在每个所述栅沟槽203内的分裂栅电极206之间,所述源电极207的下部分位于所述分裂栅电极206下方且被所述第一绝缘层204包围,所述源电极207的上部分靠近所述分裂栅电极206且被所述第二绝缘层205包围,即每个所述分裂栅电极206都位于一个所述源电极207和一个所述栅沟槽203内表面的上部分之间。所述分裂栅电极206和所述源电极207都可以是掺杂的多晶硅层。在每两个相邻的栅沟槽203之间有一个台面结构,每个该台面结构内包括P型第一掺杂柱状区208和一对N型第二掺杂柱状区209,其中该N型第二掺杂柱状区209靠近栅沟槽203的侧壁,其位置与所述P型第一掺杂柱状区并列且包围所述P型第一掺杂柱状区208。每个所述台面结构内还包括覆盖有n+源区211的p型体区210,其中,所述p型体区210位于有源区并靠近所述栅电极206,同时所述p型体区210覆盖所述N型第二掺杂柱状区209和所述P型第一掺杂柱状区208的上表面。在每两个相邻的栅沟槽203之间,还包括一个沟槽式源-体接触区212,其穿过一个接触绝缘层214、所述n+源区211并延伸入所述p型体区210,每个所述沟槽式源-体接触区212都填充以一个接触金属插塞213,其中所述接触金属插塞213可以为衬有势垒金属层Ti/TiN或Co/TiN或Ta/TiN的铝合金或铜,该接触金属插塞213还延伸至所述接触绝缘层214上方作为源极金属层215,连接至所述n+源区211和所述p型体区210。在这个实施例中,所述n+源区211在所述沟槽式源-体接触区212的侧壁和相邻的栅沟槽203附近的沟道区之间具有相同的掺杂浓度和结深。该超级结沟槽式金属氧化物半导体场效应管200还包括一个位于所述p型体区210中的p+体接触掺杂区216,其位于所述n+源区211的下方,并至少包围每个所述沟槽式源-体接触区212的底部,以减少所述p型体区210和所述接触金属插塞213之间的接触电阻。
图2B所示的是根据本发明的另一个沟槽式金属氧化物半导体场效应管200’的横截面图。该沟槽式金属氧化物半导体场效应管200’的有源区和所述沟槽式金属氧化物半导体场效应管200的有源区具有相似的结构,除了在沟槽式金属氧化物半导体场效应管200’中,每个栅沟槽203’中的源电极207’都通过一个沟槽式源电极接触区(222-1或222-2)与源极金属层215’相连,其中所述沟槽式源电极接触区(222-1和222-2)分别填充以接触金属插塞(223-1和223-2,与图2A中的接触金属插塞213相同)。此外,该超级结沟槽式金属氧化物半导体场效应管200’还包括一个栅接触沟槽203”,其延伸且连接至所述栅沟槽203”且与所述栅沟槽203’具有相同的填充电极结构。所述栅接触沟槽203”中的分裂栅电极206’通过填充以接触金属插塞(221-1或221-2,与接触金属插塞213相同)的沟槽式栅接触(220-1或220-2)连接到栅极金属层219,用于栅连接。在本实施例中,所述接触金属插塞223-1和223-2都延伸至接触绝缘层214’上方用于形成所述源极金属215’,所述接触金属插塞221-1和221-2都延伸至所述接触绝缘层214’上方用于形成所述栅极金属层219。
图3是根据本发明的另一个优选实施例的横截面图,其中所示N沟道沟槽式金属氧化物半导体场效应管300与图2B中的沟槽式金属氧化物半导体场效应管200’相似,除了在图3中,栅沟槽303和栅接触沟槽303’都从外延层的上表面进一步延伸入N+衬底302中。此外,N型第二掺杂柱状区309和P型第一掺杂柱状区308的底面到达了所述外延层和所述N+衬底302的公共界面310处。
图4是根据本发明的另一个优选实施例的横截面图,其中所示的N沟道沟槽式金属氧化物半导体场效应管400与图3中的沟槽式金属氧化物半导体场效应管300相似,除了在图4中,填充于沟槽式源电极接触区(422-1和422-2)中的接触金属插塞(423-1和423-2),和填充于沟槽式源-体接触区412中的接触金属插塞413,以及填充于沟槽式栅接触区(420-1和420-2)中的接触金属插塞(421-1和421-2)都是一层钨金属层,其衬有一层Ti/TiN或Co/TiN或Ta/TiN作为势垒金属层。此外,覆盖接触绝缘层414上方的源极金属层415和栅极金属层419的下方分别衬有一层降阻层Ti或Ti/TiN(图中未示出),用于减小所述源极金属层415和所述接触金属插塞(413,423-1和423-2)之间,以及所述栅极金属层419和所述接触金属插塞(421-1和421-2)之间的接触电阻。
图5A是根据本发明的另一个优选的实施例的横截面图,其有源区与图3中的沟槽式金属氧化物半导体场效应管300的有源区具有相似的结构。此外,图5A中的N沟道沟槽式金属氧化物半导体场效应管500还包括一个终端区520,其包括多个悬浮沟槽栅521。所述多个悬浮沟槽栅521被多个不包含体区和源区的台面结构分隔开,并具有悬浮的电压且与有源区中的栅沟槽503具有相同的填充电极结构。
图5B是根据本发明的另一个优选的实施例的横截面图,其有源区与图3中的沟槽式金属氧化物半导体场效应管300的有源区具有相似的结构。此外,图5B中的N沟道沟槽式金属氧化物半导体场效应管500’还包括一个终端区530,其包括多个悬浮沟槽栅531。所述多个悬浮沟槽栅531被多个包含p型体区510但不包括源区的台面结构分隔开,其中所述多个悬浮沟槽栅531具有悬浮的电压并与有源区中的栅沟槽513具有相同的填充电极结构。
图5C是根据本发明的另一个优选的实施例的横截面图,其有源区与图3中的沟槽式金属氧化物半导体场效应管300的有源区具有相似的结构。此外,图5C中的N沟道沟槽式金属氧化物半导体场效应管500”还包括一个终端区540,其包括一个连接至n+源区511的保护环539(GR,如图5C所示),和多个具有悬浮电压的悬浮保护环549,其中所述保护环539和所述多个悬浮保护环549的结深都大于p型体区550。
图6是根据本发明的另一个优选的实施例的横截面图,其与图4中的沟槽式金属氧化物半导体场效应管400具有相似的结构,除了在图6的N沟道沟槽式金属氧化物半导体场效应管600中,n+源区611在沟槽式源-体接触区612的侧壁附近比在靠近栅沟槽603的沟道区附近具有更高的掺杂浓度和结深,且所述n+源区611在所述沟槽式源-体接触区612的侧壁与所述沟道区之间的掺杂浓度呈现高斯分布。
图7A-7F示出形成图4中所示N沟道超级结沟槽式金属氧化物半导体场效应管的工艺步骤。
如图7A所示,在一个N+衬底402上形成了一个N-外延层401,其中所述N+衬底402的多数载流子掺杂浓度高于所述N-外延层401,并与所述N-外延层401享有一个公共界面401’。接着,在所述N-外延层401的上表面覆盖一层阻挡层430,其可以是一层氧化层。然后,在该阻挡层430上覆盖一个沟槽掩模板(图中未示出),并通过该沟槽掩模板定义的开放区域438(openregions),用干法刻蚀的方法刻蚀多个栅沟槽403和至少一个栅接触沟槽403’,并通过紧接着的干法刻蚀穿过所述公共界面401’,使得所述多个栅沟槽403和至少一个栅接触沟槽403’进一步延伸入所述N+衬底402中。同时,在每两个相邻的栅沟槽403和栅接触沟槽403’之间形成了一个台面结构。
在图7B中,首先生长一层牺牲氧化层(图中未示出),接着通过移除除该牺牲氧化层以消除在刻蚀所述多个栅沟槽403和至少一个栅接触沟槽403’的过程中引入的等离子体损伤。在移除该牺牲氧化层之后,所述阻挡层430依然覆盖在每个所述台面结构上,用来阻挡后续的离子注入,以防止其进入每个所述台面结构的上表面。接着,沿所述多个栅沟槽403和至少一个栅接触沟槽403’的内表面生长一层屏蔽氧化层440。然后,通过所述开放区域438进行硼掺杂物的倾斜离子注入,在所述台面结构中靠近所述多个栅沟槽403和至少一个栅接触沟槽403’的侧壁处形成多个具有柱状形貌的P型第一掺杂柱状区408,其靠近且包围所述N-外延层401。
在图7C中,进行砷或磷掺杂物的另一个倾斜离子注入,在所述台面结构中靠近所述多个栅沟槽403和至少一个栅接触沟槽403’的侧壁处形成多个具有柱状形貌的N型第二掺杂柱状区409,其靠近所述P型第一掺杂柱状区408,且与所述P型第一掺杂柱状区408和所述N-外延层401并列。
在图7D中,进行所述P型第一掺杂柱状区408和所述N型第二掺杂柱状区409之间的扩散步骤之后,其二者的位置有了新的变化:在每个所述台面结构中,包括一对所述N型第二掺杂柱状区409以及其包围的一个所述P型第一掺杂柱状区408,且所述P型第一掺杂柱状区408扩散后与所述N型第二掺杂柱状区409交替并列存在。在另一个优选的实施例中,在进行所述砷或磷掺杂物的倾斜离子注入之前还进行了一个额外的扩散步骤(未示出)。
在图7E中,首先移除所述阻挡层和所述屏蔽氧化层。接着通过热氧化生长或者厚氧化层淀积的方法在所述多个栅沟槽403和至少一个栅接触沟槽403’的内表面形成一层厚氧化层404作为第一绝缘层。接着,在该第一绝缘层404上淀积第一掺杂多晶硅层以填充所述多个栅沟槽403和至少一个栅接触沟槽403’,并接着进行回刻蚀,形成源电极410。然后,从所述多个栅沟槽403和至少一个栅接触沟槽403’内表面的上部分刻蚀去除所述第一绝缘层404。
在图7F中,首先生长一层薄的第二绝缘层作为栅氧化层405,其覆盖在所述多个栅沟槽403和至少栅接触沟槽403’内表面的上部分,以及覆盖在所述源电极410的侧壁位于所述第一绝缘层404上表面以上的部分。然后,第二掺杂多晶硅层被淀积填充在所述源电极410和相邻的每个所述栅沟槽403和每个栅接触沟槽403’的侧壁之间,接着,该第二掺杂多晶硅层通过化学机械抛光或等离子体刻蚀的方法被回刻蚀作为分裂栅电极411。因此,所述分裂栅电极411的底部与所述第一绝缘层404接触,其侧壁与所述第二绝缘层405接触。然后,进行P型掺杂剂的离子注入,在每两个相邻的所述多个栅沟槽403和至少一个栅接触沟槽403’之间形成p型体区420,其覆盖在所述N型第二掺杂柱状区409和所述P型第一掺杂柱状区408的上方。之后,覆盖一个源掩模板(图中未示出),实施N型掺杂剂的离子注入,在有源区中P型体区420的上表面附近形成n+源区414。
在图7G中,另一绝缘层被淀积在器件结构的整个上表面作为接触绝缘层418。然后,在该接触绝缘层418上覆盖一个接触区掩模板(图中未示出),通过相继的干法氧刻蚀和干法硅刻蚀形成多个接触区孔洞(415、415’和415”)。在穿过所述接触绝缘层418之后,接触区孔洞415进一步穿过有源区中的所述n+源区414并延伸入所述p型体区420;接触区孔洞415’延伸入位于所述多个栅沟槽403中的所述源电极410;接触区孔洞415”延伸入位于所述至少一个栅接触沟槽403’中的所述分裂栅电极408。然后,进行BF2离子注入,在所述p型体区420内形成一个p+体接触掺杂区417,其位于所述n+源区414的下方且至少包围所述接触区孔洞415的底部。
在图7H中,一层势垒金属层Ti/TiN或Co/TiN或Ta/TiN被淀积在所有接触区孔洞的侧壁和底面,接着经过高温热退火步骤以形成硅化物。然后,在所述势垒金属层上淀积一层钨金属层,其中该钨金属层和所述势垒金属层被回刻蚀以形成:沟槽式源电极接触区(422-1和422-2)中的接触金属插塞(423-1和423-2)、沟槽式源-体接触区412中的接触金属插塞413、和沟槽式栅接触区(420-1和420-2)中的接触金属插塞(421-1和421-2)。然后,在所述接触绝缘层418上淀积一层铝合金或铜金属层,其下方衬有一层Ti或Ti/TiN(未示出)作为降阻层,接着采用一个金属掩模板(图中未示出)并通过金属刻蚀过程,形成源极金属层415和栅极金属419。
尽管在此说明了各种实施例,可以理解,在不脱离本发明的精神和范围的所附权利要求书的范围内,通过所述的指导,可以对本发明做出各种修改。例如,可以用本发明的方法形成其导电类型与文中所描述的相反的导电类型的各种半导体区域的结构。
Claims (23)
1.一种超级结沟槽式金属氧化物半导体场效应管,包括:
第一导电类型的衬底;
第一导电类型的外延层,其位于所述衬底之上,且所述外延层的多数载流子浓度低于所述衬底;
多个栅沟槽,位于有源区,并从所述外延层的上表面延伸入所述外延层;
第一绝缘层,衬于每个所述栅沟槽的底部和侧壁的下部分;
源电极,位于每个所述栅沟槽内,并且所述源电极的下部分被所述第一绝缘层包围;
第二绝缘层,作为栅氧化层,其至少衬于每个所述栅沟槽的侧壁的上部分和衬于所述源电极的侧壁的上部分,其中所述第二绝缘层位于所述第一绝缘层上方,并且所述第二绝缘层的厚度小于所述第一绝缘层;
分裂栅电极,填充于每个所述的栅沟槽的上部分,所述分裂栅电极位于所述的源电极和相邻的所述栅沟槽的侧壁之间,并且被所述的第二绝缘层包围;
台面结构,位于每两个相邻的所述栅沟槽之间;
第二导电类型的第一掺杂柱状区,其位于每个所述台面结构内;
第一导电类型的第二掺杂柱状区,靠近所述栅沟槽的侧壁,在每个所述台面结构内与所述第一掺杂柱状区交替并列排列,并且包围所述第一掺杂柱状区;
第二导电类型的体区,位于所述的台面内并靠近所述的分裂栅电极,同时所述第二导电类型的体区位于覆盖所述第一掺杂柱状区和所述第二掺杂柱状区的上表面;和
第一导电类型的源区,位于所述有源区中,靠近所述体区的上表面并靠近所述分裂栅电极。
2.根据权利要求1所述的超级结沟槽式金属氧化物半导体场效应管,其中所述多个栅沟槽的底部位于所述衬底和所述外延层之间的公共界面的上方。
3.根据权利要求1所述的超级结沟槽式金属氧化物半导体场效应管,其中,所述多个栅沟槽进一步延伸入所述衬底内,而所述第一掺杂柱状区和所述第二掺杂柱状区的下表面到达所述衬底和所述外延层之间的公共界面处。
4.根据权利要求1所述的超级结沟槽式金属氧化物半导体场效应管,还包括一个终端区,该终端区包括一个连接至所述源区的保护环和多个具有悬浮电压的悬浮保护环,其中所述保护环和所述多个悬浮保护环为所述第二导电类型,且其结深都大于所述体区。
5.根据权利要求1所述的超级结沟槽式金属氧化物半导体场效应管,还包括一个终端区,该终端区包括多个具有悬浮电压的悬浮沟槽栅,所述多个悬浮沟槽栅被包括所述体区、所述第一掺杂柱状区和所述第二掺杂柱状区的台面结构分隔开,同时每个所述悬浮沟槽栅都包含所述源电极和所述分裂栅电极。
6.根据权利要求1所述的超级结沟槽式金属氧化物半导体场效应管,还包括一个终端区,该终端区包括多个具有悬浮电压的悬浮沟槽栅,所述多个悬浮沟槽栅被包含所述第一掺杂柱状区和所述第二掺杂柱状区的台面结构分隔开,同时每个所述悬浮沟槽栅都包含所述源电极和所述分裂栅电极。
7.根据权利要求1所述的超级结沟槽式金属氧化物半导体场效应管,还包括:
沟槽式源-体接触区,位于每两个相邻的所述栅沟槽之间,其中所述沟槽式源-体接触区填充以接触金属插塞,穿过所述源区并延伸入所述体区;和
第二导电类型的体接触掺杂区,位于所述体区中,且位于所述源区下方,并至少包围所述沟槽式源-体接触区的底部,其中所述体接触掺杂区的多数载流子浓度高于所述体区。
8.根据权利要求7所述的超级结沟槽式金属氧化物半导体场效应管,其中所述接触金属插塞包括一层钨金属层,其衬有一层Ti/TiN或Co/TiN作为势垒金属层。
9.根据权利要求7所述的超级结沟槽式金属氧化物半导体场效应管,其中所述接触金属插塞包括一层铝合金或铜,其衬有Ti/TiN或Co/TiN或Ta/TiN作为势垒金属层,其中所述接触金属插塞进一步延伸至一个接触绝缘层上方分别形成源极金属层或栅极金属。
10.根据权利要求7所述的超级结沟槽式金属氧化物半导体场效应管,其中所述源区在所述沟槽式源-体接触区侧壁与所述栅沟槽附近的沟道区之间具有相同的掺杂浓度和结深。
11.根据权利要求7所述的超级结沟槽式金属氧化物半导体场效应管,其中所述源区在所述沟槽式源-体接触区侧壁附近比在靠近所述栅沟槽的沟道区附近具有较大的掺杂浓度和结深,所述源区在所述沟槽式源-体接触区侧壁与所述的栅沟槽附近的沟道区之间的掺杂浓度呈现高斯分布。
12.根据权利要求1所述的超级结沟槽式金属氧化物半导体场效应管,还包括至少一个沟槽式源电极接触区,其填充以接触金属插塞并将所述源电极与源极金属层连接。
13.根据权利要求1所述的超级结沟槽式金属氧化物半导体场效应管,还包括至少一个栅接触沟槽,其填充以所述源电极和所述分裂栅电极,其中所述分裂栅电极包括至少一个沟槽式栅接触区,其填充以接触金属插塞并与栅极金属层相连用于实现栅连接。
14.一种用于制造超级结沟槽式金属氧化物半导体场效应管的方法,包括以下步骤:
在第一导电类型的衬底上生长第一导电类型的外延层,其中所述外延层的多数载流子浓度低于所述衬底;
在所述外延层的上表面形成一层阻挡层;
在所述阻挡层上覆盖一个沟槽掩模板;
透过由所述沟槽掩模板定义的开放区域,刻蚀所述阻挡层和所述外延层,在外延层中形成多个栅沟槽,同时形成了位于每两个相邻的栅沟槽之间的台面结构;
形成所述栅沟槽之后让所述阻挡层继续覆盖在所述台面结构上,用来阻挡后续的倾斜离子注入以防止其进入所述台面的上表面;
进行倾斜离子注入,通过所述开放区域注入第二导电类型的掺杂物进入所述台面,在所述台面中靠近所述栅沟槽侧壁处形成多个第一掺杂柱状区;
再次进行倾斜离子注入,通过所述开放区域注入所述第一导电类型的掺杂物进入所述台面,在所述台面中靠近所述栅沟槽的侧壁处形成多个第二掺杂柱状区,所述第二掺杂柱状区与所述第一掺杂柱状区并列;
去除所述阻挡层;
通过热氧化生长或者氧化物淀积的方法,在所述栅沟槽的内表面形成一层厚氧化层作为第一绝缘层;
在所述栅沟槽中填充以第一掺杂多晶硅层,作为源电极;
从所述外延层的上表面回刻蚀所述源电极;
从所述栅沟槽的上部分回刻蚀所述第一绝缘层;
形成一层薄的第二绝缘层作为栅氧化层,其覆盖所述第一绝缘层的上表面、所述栅沟槽的上部分的内表面、以及所述源电极的侧壁位于所述第一绝缘层以上的部分;
在所述栅沟槽的上部分填充以第二掺杂多晶硅层,作为分裂栅电极;
通过化学机械抛光或者等离子体刻蚀的方法回刻蚀所述分裂栅电极;
进行体注入,注入所述第二导电类型的掺杂物,并进行体扩散,形成体区;
在所述外延层的上表面覆盖一个源掩模板;和
进行源注入,注入所述第一导电类型的掺杂物,并进行源扩散,形成源区。
15.根据权利要求14所述的方法,还包括:
在进行所述第一导电类型的掺杂物的倾斜离子注入之前,进行扩散步骤,将所述第二导电类型的掺杂物扩散进入所述台面结构内,在每两个相邻的所述栅沟槽之间形成所述第一掺杂柱状区;和
在所述栅沟槽内表面上形成所述第一绝缘层之前,进行扩散步骤,将所述第一导电类型的掺杂物扩散进入所述台面结构,在靠近所述栅沟槽的侧壁处形成所述第二掺杂柱状区,其包围并与所述第一掺杂柱状区交替并列排列。
16.根据权利要求14所述的方法,还包括:
在所述栅沟槽内表面上形成所述第一绝缘层之前,进行扩散步骤,同时将所述第一导电类型的掺杂物和所述第二导电类型的掺杂物扩散进入所述台面结构内,分别形成位于所述台面结构内的所述第一掺杂柱状区和靠近所述栅沟槽的侧壁处的第二掺杂柱状区,所述第二掺杂柱状区包围并与所述第一掺杂柱状区交替并列排列。
17.根据权利要求14所述的方法,其中所述栅沟槽可以进一步刻蚀延伸入所述衬底中。
18.根据权利要求14所述的方法,其中所述栅沟槽的底部位于所述衬底的上方。
19.根据权利要求14所述的方法,还包括:
在进行所述第一导电类型和所述第二导电类型的掺杂物的倾斜离子注入之前,在所述栅沟槽的内表面上形成一层屏蔽氧化层。
20.根据权利要求19所述的方法,还包括:
在形成所述屏蔽氧化层之前,形成一层牺牲氧化层并通过移除所述牺牲氧化层来消除由于刻蚀所述栅沟槽造成等离子体损伤。
21.根据权利要求14所述的方法,在形成所述源区之后,还包括:
形成一层接触绝缘层;
形成沟槽式源-体接触区,其穿过所述接触绝缘层、所述源区并延伸入所述体区;和
在所述体区中形成第二导电类型的体接触掺杂区,其位于所述源区下方并至少包围所述沟槽式源-体接触区的底部,所述体接触掺杂区的多数载流子浓度高于所述体区。
22.根据权利要求21所述的方法,形成所述沟槽式源-体接触区包括:
在接触区孔洞中淀积一层衬有势垒金属层的钨金属层。
23.根据权利要求21所述的方法,形成所述沟槽式源-体接触区包括:
直接在接触区孔洞中淀积一层衬有势垒金属层的源极金属层。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/303,474 US8373225B2 (en) | 2009-12-28 | 2011-11-23 | Super-junction trench MOSFET with Resurf stepped oxides and split gate electrodes |
US13/303,474 | 2011-11-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103137698A CN103137698A (zh) | 2013-06-05 |
CN103137698B true CN103137698B (zh) | 2016-04-27 |
Family
ID=48497280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210288949.7A Active CN103137698B (zh) | 2011-11-23 | 2012-08-15 | 一种金属氧化物半导体场效应晶体管及制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103137698B (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103413764A (zh) * | 2013-08-22 | 2013-11-27 | 上海宏力半导体制造有限公司 | 超结功率器件及其形成方法 |
JP6514519B2 (ja) * | 2015-02-16 | 2019-05-15 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
CN106328525A (zh) * | 2015-06-23 | 2017-01-11 | 北大方正集团有限公司 | 超结mosfet器件的制造方法及器件 |
CN105551963A (zh) * | 2015-12-25 | 2016-05-04 | 西安龙腾新能源科技发展有限公司 | 低压超结mosfet的制造方法 |
CN108701715B (zh) * | 2016-03-31 | 2021-04-27 | 新电元工业株式会社 | 半导体装置的制造方法以及半导体装置 |
CN106206322B (zh) * | 2016-08-30 | 2019-06-21 | 西安龙腾新能源科技发展有限公司 | 自对准低压超结mosfet的制造方法 |
CN107799601B (zh) * | 2017-09-29 | 2020-04-14 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽功率mostet器件及其制造方法 |
CN109755311B (zh) * | 2017-11-01 | 2020-11-10 | 苏州东微半导体有限公司 | 一种沟槽型功率晶体管 |
JP6732359B2 (ja) | 2017-11-01 | 2020-07-29 | 蘇州東微半導体有限公司 | トレンチ型パワートランジスタ |
CN109755304B (zh) * | 2017-11-01 | 2020-10-16 | 苏州东微半导体有限公司 | 一种分栅igbt功率器件 |
CN107910269B (zh) * | 2017-11-17 | 2023-11-21 | 杭州士兰集昕微电子有限公司 | 功率半导体器件及其制造方法 |
CN112435928B (zh) * | 2019-08-26 | 2023-12-29 | 无锡先瞳半导体科技有限公司 | 一种屏蔽栅功率器件及其制备方法 |
US20210320202A1 (en) * | 2020-04-10 | 2021-10-14 | Nami MOS CO., LTD. | Super Shielded Gate Trench MOSFET Having Superjunction Structure |
CN114361247A (zh) * | 2020-05-18 | 2022-04-15 | 华润微电子(重庆)有限公司 | 沟槽栅金属氧化物半导体场效应管及其制备方法 |
US11462638B2 (en) * | 2020-10-19 | 2022-10-04 | Nami MOS CO., LTD. | SiC super junction trench MOSFET |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102208447A (zh) * | 2011-05-20 | 2011-10-05 | 无锡新洁能功率半导体有限公司 | 一种具有超结结构的半导体器件及其制造方法 |
CN102208414A (zh) * | 2010-03-31 | 2011-10-05 | 力士科技股份有限公司 | 一种超结沟槽金属氧化物半导体场效应管及其制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8067800B2 (en) * | 2009-12-28 | 2011-11-29 | Force Mos Technology Co., Ltd. | Super-junction trench MOSFET with resurf step oxide and the method to make the same |
-
2012
- 2012-08-15 CN CN201210288949.7A patent/CN103137698B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102208414A (zh) * | 2010-03-31 | 2011-10-05 | 力士科技股份有限公司 | 一种超结沟槽金属氧化物半导体场效应管及其制造方法 |
CN102208447A (zh) * | 2011-05-20 | 2011-10-05 | 无锡新洁能功率半导体有限公司 | 一种具有超结结构的半导体器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103137698A (zh) | 2013-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103137698B (zh) | 一种金属氧化物半导体场效应晶体管及制造方法 | |
US8372717B2 (en) | Method for manufacturing a super-junction trench MOSFET with resurf stepped oxides and trenched contacts | |
US8373224B2 (en) | Super-junction trench MOSFET with resurf stepped oxides and trenched contacts | |
US8373225B2 (en) | Super-junction trench MOSFET with Resurf stepped oxides and split gate electrodes | |
US8587054B2 (en) | Trench MOSFET with resurf stepped oxide and diffused drift region | |
US8564058B1 (en) | Super-junction trench MOSFET with multiple trenched gates in unit cell | |
US8067800B2 (en) | Super-junction trench MOSFET with resurf step oxide and the method to make the same | |
US8564047B2 (en) | Semiconductor power devices integrated with a trenched clamp diode | |
CN103247681B (zh) | 沟槽底部氧化物屏蔽以及三维p-本体接触区的纳米mosfet | |
US8648413B2 (en) | Super-junction trench MOSFET with multiple trenched source-body contacts | |
US9530882B1 (en) | Trench MOSFET with shielded gate and diffused drift region | |
US8723317B2 (en) | Trench metal oxide semiconductor field effect transistor with embedded schottky rectifier using reduced masks process | |
US20210384346A1 (en) | Shielded gate trench mosfet having super junction surrounding lower portion of trenched gates | |
US20210028305A1 (en) | Trench mosfets with oxide charge balance region in active area and junction charge balance region in termination area | |
CN102208414B (zh) | 一种超结沟槽金属氧化物半导体场效应管及其制造方法 | |
KR20100032321A (ko) | 고밀도 트렌치 전계 효과 트랜지스터 구조 및 그 형성 방법 | |
CN102074561B (zh) | 一种沟槽金属氧化物半导体场效应管及其制造方法 | |
US20130256786A1 (en) | Trench mosfet with shielded electrode and avalanche enhancement region | |
US8164139B2 (en) | MOSFET structure with guard ring | |
US10249721B2 (en) | Semiconductor device including a gate trench and a source trench | |
US20210126124A1 (en) | Termination of multiple stepped oxide shielded gate trench mosfet | |
CN104078507A (zh) | 一种沟槽金属氧化物半导体场效应管 | |
US8759910B2 (en) | Trench MOSFET with trenched floating gates having thick trench bottom oxide as termination | |
CN102214691A (zh) | 一种沟槽金属氧化物半导体场效应管及其制造方法 | |
US8642427B1 (en) | Semiconductor device and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |