CN102214691A - 一种沟槽金属氧化物半导体场效应管及其制造方法 - Google Patents

一种沟槽金属氧化物半导体场效应管及其制造方法 Download PDF

Info

Publication number
CN102214691A
CN102214691A CN 201010164277 CN201010164277A CN102214691A CN 102214691 A CN102214691 A CN 102214691A CN 201010164277 CN201010164277 CN 201010164277 CN 201010164277 A CN201010164277 A CN 201010164277A CN 102214691 A CN102214691 A CN 102214691A
Authority
CN
China
Prior art keywords
body contact
groove
field effect
oxide semiconductor
semiconductor field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201010164277
Other languages
English (en)
Other versions
CN102214691B (zh
Inventor
谢福渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LISHI TECHNOLOGY Co Ltd
Original Assignee
LISHI TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LISHI TECHNOLOGY Co Ltd filed Critical LISHI TECHNOLOGY Co Ltd
Priority to CN201010164277.XA priority Critical patent/CN102214691B/zh
Publication of CN102214691A publication Critical patent/CN102214691A/zh
Application granted granted Critical
Publication of CN102214691B publication Critical patent/CN102214691B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种沟槽MOSFET结构及其制造方法。该结构增大了体接触区与源体接触区底部及侧壁的接触面积，增强了器件的雪崩击穿特性。另外，采用较宽的金属插塞实现和源极金属的电气接触，降低了接触电阻。

Description

一种沟槽金属氧化物半导体场效应管及其制造方法
技术领域
本发明涉及一种半导体功率器件的单元结构、器件构造及工艺制造。特别涉及一种新颖的沟槽MOSFET(沟槽金属氧化物半导体场效应管)的单元结构和工艺方法，采用该结构的沟槽MOSFET有效提高了器件的雪崩击穿特性。
背景技术
美国专利号：No.6,888,196揭示了一种采用传统的源体接触沟槽结构的沟槽金属氧化物半导体场效应管(MOSFET)，如图1所示。该沟槽MOSFET包括：形成于N+衬底900上方的N型掺杂的外延层902；位于所述外延层902内部的多个沟槽910a；衬于所述沟槽910a内表面的栅氧化层908及其上方填充沟槽的多晶硅910；P型体区912以及靠近近所述体区912上表面的n+源区914；穿过第二绝缘层918的源体接触沟槽916a和填充所述源体接触沟槽且与源金属920相连的金属插塞916；形成于所述源体接触沟槽916a底部周围的p+体接触区906。另外，位于所述源体接触沟槽底部的p+体接触区906由进行BF2离子注入形成，由于源体接触沟槽的侧壁垂直于所述外延层的上表面，因此所形成的p+体接触区只包围源体接触沟槽底部周围很小的区域，这将导致在n+源区下方位于沟道和p+体接触区之间的电阻Rp很高。众所周知，当Iav*Rp＞0.7V时，寄生n+(源区)/P(体区)/N(外延层)双极性晶体管开启，其中Iav为沟槽底部的雪崩电流。因此，图1示出的传统垂直式源体接触结构有较差的雪崩击穿特性，很大程度上影响器件的性能。
图2示出了美国专利号：No.6,888,196揭示的另一种源体接触沟槽的结构，与图1中所示结构不同，图2中的源体接触沟槽的侧壁没有垂直与所述外延层的上表面，而是具有倾斜的侧壁。这种倾斜的侧壁结构与图1所示结构相比较，在进行体接触区离子注入的过程中，可以部分地增大体接触区的掺杂区域，但是，由于在该现有技术中，进行体接触区离子注入之前，在源体接触沟槽内部淀积了一层屏蔽氧化层，使得所述体接触区的增加面积有限，因此图1所示结构中存在的具有高Rp和较差雪崩击穿特性的问题没有得到有效的解决。
图3示出了现有技术所揭示的另一种源体接触沟槽结构。虽然与图2相比，图3中所示结构的源体接触沟槽没有明显的区别，但是由于在进行体接触区掺杂剂的离子注入过程之前，没有淀积屏蔽氧化层，使得体接触区的面积得以有效地增大，如图3所示，这很好地解决了图1和图2所示结构中所存在的问题。但是，由于没有屏蔽氧化层的保护，体接触区掺杂剂在离子注入的过程中，也同时被注入到位于源体接触沟槽侧壁的源区，这又会引起源区浓度降低，从而增大源极的接触电阻。
因此，在半导体器件领域中，尤其是在沟槽MOSFET的设计和制造领域，需要提供一种新颖的单元结构、器件构造和制造方法以解决上述的困难和设计局限。
发明内容
本发明克服了现有技术中存在的一些缺点，提供了一种改进的沟槽MOSFET结构和工艺制造方法，增强了器件的雪崩击穿特性，且解决了因进行体接触区掺杂剂的离子注入而导致的源区掺杂浓度下降的问题。
根据本发明的实施例，提供了一种图4所示的沟槽金属氧化物半导体场效应管(MOSFET)，包括：
(a)第一导电类型的衬底；
(b)第一导电类型的外延层，该外延层位于衬底之上，且该外延层的多数载流子浓度低于衬底；
(c)第二导电类型的体区，位于所述外延层的上部分；
(d)第一导电类型的源区，位于有源区，且位于所述体区的上部分，且所述源区的多数载流子浓度高于所述外延层；
(e)位于所述外延层中的多个沟槽，该沟槽的侧壁靠近所述源区和所述体区；
(f)第一绝缘层，该绝缘层衬于所述沟槽的内表面；
(g)第一导电类型的栅极导电区域，该栅极导电区域位于所述沟槽中，且靠近所述第一绝缘层；
(h)第二绝缘层，该第二绝缘层覆盖所述外延层的上表面；
(i)多个源体接触沟槽，穿过所述第二绝缘层和所述源区，延伸入所述体区该源体接触沟槽的侧壁位于所述第二绝缘层和所述源区的部分与所述外延层上表面之间的夹角(θ1、θ2)为90+/-5度，位于所述体区的部分与外延层上表面之间的夹角(θ3、θ4)小于90度；
(j)第二导电类型的体接触区，位于所述体区，包围所述源体接触沟槽位于所述体区中的侧壁和底面，且所述体接触区的多数载流子浓度高于所述体区；
(k)金属插塞位于每个所述源体接触沟槽中；
(l)源金属，位于所述第二绝缘层的上表面；
(m)漏金属，位于所述衬底的下表面。
在一些优选的实施例中，所述源体接触沟槽的侧壁位于体区的部分与外延层上表面之间的夹角(θ3、θ4)小于85度。
在一些优选的实施例中，所述第二绝缘层为富氧硅(Silicon RichOxide，SRO)。
在另一些优选的实施例中，所述第二绝缘层包括一层富氧硅层和位于富氧硅层上的磷硅玻璃(Phosphorus Silicon Glass，PSG)层或硼磷硅玻璃(Boron Phosphorus Silicon Glass，BPSG)层。更优选地，在所述磷硅玻璃层或硼磷硅玻璃层中，所述源体接触沟槽的沟槽宽度大于位于所述富氧硅层中的沟槽宽度。
在一些优选的实施例中，所述金属插塞为钨插塞。更优选地，所述沟槽金属氧化物半导体场效应管还包括一层势垒层Ti/TiN或Co/TiN或Ta/TiN，该势垒层衬于所述钨插塞与所述源体接触沟槽的内表面之间。更优选地，所述沟槽金属氧化物半导体场效应管还包括一层降阻层Ti或Ti/TiN，该降阻层衬于所述源金属与所述第二绝缘层之间。
在另一些优选的实施例中，所述金属插塞为源金属插塞，即所述源金属直接填充入所述源体接触沟槽。更优选地，所述沟槽金属氧化物半导体场效应管还包括一层势垒层Ti/TiN或Co/TiN或Ta/TiN，该势垒层衬于所述金属插塞与所述源体接触沟槽的内表面之间，以及衬于所述源金属与所述第二绝缘层的上表面之间。
在一些优选的实施例中，所述源金属为Al合金或Cu合金。
在一些优选的实施例中，所述第一绝缘层为氧化物层，所述栅极导电区域为第一导电类型的掺杂的多晶硅或第一导电类型的掺杂的多晶硅和未掺杂的多晶硅的混合物。
本发明的一个优点是，所述源体接触沟槽的侧壁位于第二绝缘层和源区的部分垂直于外延层上表面(90+/-5度)，而在体区中的部分与外延层上表面之间的夹角小于90度，更优选地，小于85度。采用这种结构有效增大了体接触区和源体接触沟槽底部以及侧壁的接触面积，从而解决了现有技术中高Rp的问题，增强了雪崩击穿特性。另一方面，在体接触区掺杂剂的离子注入过程中，与源体接触沟槽侧壁临近的源区处掺杂浓度无明显降低，从而阻止了源接触电阻的增大。
本发明的另一个优点是，在一些优选的实施例中，所述源体接触沟槽的侧壁在位于靠近源金属下方的绝缘层中具有增大的沟槽宽度，从而增大金属插塞与源金属的接触面积，进一步降低源极接触电阻。
根据本发明的另一个方面，提供了一种沟槽金属氧化物半导体场效应管的制造方法，该方法包括：
(a)在重掺杂的第一导电类型的衬底上形成第一导电类型的外延层的工序，其中所述外延层的多数载流子浓度低于所述衬底；
(b)在所述外延层的上表面提供沟槽掩模板的工序；
(c)移除多余的外延层材料，形成多个沟槽的工序；
(d)在所述沟槽的内表面形成一层牺牲氧化层，并移除该牺牲氧化层来消除刻蚀过程可能引入的缺陷的工序；
(e)移除所述沟槽掩模板的工序；
(f)在所述沟槽的内表面和所述外延层的上表面形成第一绝缘层的工序；
(g)在所述第一绝缘层上淀积栅极导电区域以填充所述沟槽的工序；
(h)对所述栅极导电区域进行回刻的工序，以保留足够的部分位于所述沟槽中作为栅极导电材料；
(i)对所述外延层进行第二导电类型掺杂剂的离子注入形成体区的工序；
(j)对所述外延层进行第一导电类型掺杂剂的离子注入形成源区的工序；
(k)在器件表面形成第二绝缘层的工序；
(l)在所述第二绝缘层的上表面提供接触掩模板型进行刻蚀形成多个源体接触沟槽的工序；
(m)进行第二导电类型掺杂剂的离子注入形成体接触区的工序，该体接触区位于所述体区，且包围所述源体接触沟槽位于体区中的侧壁和底面；
(n)形成金属插塞以填充所述源体接触沟槽的工序；
(o)在所述第二绝缘层的上表面和所述金属插塞的上表面淀积金属层的工序；
(p)在所述金属层的上表面提供源金属掩模板并进行刻蚀形成源金属的工序。
在一些优选的实施例中，所述金属插塞的工序包括淀积金属钨以及进行回刻形成钨插塞的工序。更优选地，所述沟槽金属氧化物半导体场效应管的制造方法还包括在所述源体接触沟槽的内表面形成势垒层的工序。
在一些优选的实施例中，所述沟槽金属氧化物半导体场效应管的制造方法还包括在所述栅极导电区域上方形成硅化物的工序。
在一些优选的实施例中，所述形成第二绝缘层的工序包括依次淀积富氧硅层和磷硅玻璃或硼磷硅玻璃层的工序。更优选地，所述形成源体接触沟槽的工序包括刻蚀所述磷硅玻璃或硼磷硅玻璃层释的临界尺寸大于刻蚀所述富氧硅层时的临界尺寸。
本发明的这些和其他实施方式的优点将通过下面结合附图详细说明。
附图说明
图1为现有技术的沟槽MOSFET的剖视图；
图2为另一个现有技术的沟槽MOSFET的剖视图；
图3为另一个现有技术的沟槽MOSFET的剖视图；
图4为根据本发明的一个优选实施例的沟槽MOSFET的剖视图；
图5为根据本发明的另一个优选实施例的沟槽MOSFET的剖视图；
图6A～6F为图4中的沟槽MOSFET的制造方法的剖视图；
图7为图5中的沟槽MOSFET的制造方法的剖视图。
具体实施方式
下面参照附图更详细地说明本发明，其中示出了本发明的优选实施例。本发明可以，但是以不同的方式体现，但是不应该局限于在此所述的实施例。例如，这里的说明更多地引用N沟道的沟槽MOSFET，但是很明显其他器件也是可能的。
参照图4示出的本发明的一个优选实施例。根据该优选实施例中的沟槽MOSFET形成于N+掺杂衬底100之上，且该衬底的下表面淀积有漏金属122，该漏金属优选地为Ti/Ni/Ag。N型外延层102形成于衬底100的上表面，且其多数载流子的浓度低于所述衬底。位于有源区的多个沟槽110a形成于所述外延层100中，其内表面衬有第一绝缘层108，例如栅极氧化层，并填充以掺杂的多晶硅110。P型体区112位于每两个相邻的所述沟槽栅110a之间，且靠近所述P型体区112的上表面，有n+源区114。源体接触沟槽116a穿过第二绝缘层118、所述源区114，并延伸入所述体区112。其中，所述源体接触沟槽116a的侧壁位于所述第二绝缘层118和所述源区114中的部分垂直与所述外延层上表面，即θ1和θ2为90+/-5度；但所述源体接触沟槽116a的侧壁位于所述体区112中的部分不垂直于所述外延层上表面，即θ3和θ4小于90度，更优选地小于85度。p+体接触区106位于所述体区112，包围所述源体接触沟槽116a位于所述体区中的侧壁和底面，且所述体接触区106的多数载流子浓度高于所述体区。所述源体接触沟槽106a内表面衬有势垒层119，该势垒层优选地为Ti/TiN或Co/TiN或Ta/TiN，且在所述势垒层119上填充钨插塞116与源金属120之间形成电气接触。
参照图5示出的本发明的另一个优选实施例。该优选实施例示出的沟槽MOSFET结构与图4相似，其区别在于，图5所示沟槽MOSFET结构的第二绝缘层包括SRO层218和其上的PSG层或BPSG层224，其中，源体接触沟槽位于PSG层或BPSG层224中的沟槽宽度大于位于SRO层218中的沟槽宽度，从而使得钨插塞216和源金属220的接触面积较大，降低了钨插塞和源金属的接触电阻。
图6A-6F示出形成图4中沟槽MOSFET的工艺步骤。
在图6A中，首先在N+衬底100上生长N掺杂的外延层102。然后在所述外延层102上表面提供沟槽掩膜板(未示出)并刻蚀所述外延层至一定深度，形成位于有源区的多个沟槽110a，其中刻蚀的方法优选地为干法硅刻蚀。接着生长一层牺牲氧化层(未示出)，并通过去除该牺牲氧化层来消除刻蚀过程可能引入的缺陷。然后移除沟槽掩膜板，在所述外延层上表面和所述沟槽110a内表面淀积栅极氧化层108。
在图6B中，所有沟槽110a中填充掺杂的多晶硅110并进行回刻，其中回刻的方法优选地为化学机械抛光(Chemical Mechanical Polishing，CMP)或等离子刻蚀(Plasma Etch)。接着进行P型掺杂剂的离子注入和扩散形成P型体区112，随后，接着进行n+掺杂剂的离子注入和扩散形成n+源区114。最后在器件表面淀积第二绝缘层118。
在图6C中，利用源体接触掩膜板(未示出)刻蚀形成源体接触沟槽116a，其方法依次优选为干法氧化物刻蚀和干法硅刻蚀。刻蚀形成的源体接触沟槽116a的侧壁垂直(90+/-5度)穿过氧化层和n+源区，且延伸入所述体区，其中所述源体街车沟槽的侧壁位于所述体区中的部分与外延层上表面之间的夹角小于85度。
在图6D中，采用硅的刻蚀来移除干法硅刻蚀过程中对所述源体接触沟槽的侧壁形成的损伤，此步骤在源区的侧壁形成与第二绝缘层118的侧壁不在同一平面的凹陷，阻止随后的BF2离子注入到源区。随后进行BF2离子注入，在P型体区中形成p+体接触区106包围所述源体接触沟槽位于体区中的侧壁和底面，进一步提高雪崩击穿特性。
在图6E中，在淀积势垒层Ti/TiN层之前，先利用稀释的HF来移除悬于源体接触沟槽内表面的氧化层。
在图6F中，在源体接触沟槽内表面淀积势垒层并在其上淀积金属钨并回刻形成钨插塞116。随后，在所述第二绝缘层和所述钨插塞的上表面形成降阻层并淀积金属层，通过提供源金属掩模板并进行刻蚀形成源金属120。最后，对衬底的下表面进行研磨并淀积形成漏金属122。
图7示出了图4和图5中形成源体接触沟槽的不同的部分。在形成绝缘层218之前，所有的步骤和图6A与图6B一样。其中在二绝缘层218的上方再淀积一层PSG或BPSG层224。在刻蚀源体接触沟槽时，所述源体接触沟槽在所述PSG或BPSG层224中的临界尺寸大于在其他部分的临界尺寸。
尽管在此说明了各种实施例，可以理解，在不脱离本发明的精神和范围的所附权利要求书的范围内，通过所述的指导，可以对本发明作出各种修改。例如，可以用本发明的方法形成其导电类型与文中所描述的相反的导电类型的各种半导体区域的结构。

Claims (24)

1.一种沟槽金属氧化物半导体场效应管，其特征在于包括：
第一导电类型的衬底；
第一导电类型的外延层，该外延层位于衬底之上，且该外延层的多数载流子浓度低于衬底；
第二导电类型的体区，位于所述外延层的上部分，且所述第二导电类型与所述第一导电类型相反；
第一导电类型的源区，位于有源区，且位于所述体区的上部分，该源区的多数载流子浓度高于所述外延层；
位于所述外延层中的多个沟槽，该沟槽的侧壁靠近所述源区和所述体区；
第一绝缘层，该绝缘层衬于所述沟槽的内表面作为栅介电层；
第一导电类型的栅极导电区域，该栅极导电区域位于所述沟槽中，且靠近所述第一绝缘层；
第二绝缘层，该第二绝缘层覆盖所述外延层和所述栅极导电区域的上表面；
多个源体接触沟槽，穿过所述第二绝缘层和所述源区，延伸入所述体区。该源体接触沟槽的侧壁位于所述第二绝缘层和所述源区的部分与所述外延层上表面之间的夹角θ1和θ2为90+/-5度，位于所述体区的部分与外延层上表面之间的夹角θ3和θ4小于90度；
第二导电类型的体接触区，位于所述体区，包围所述源体接触沟槽位于所述体区中的侧壁和底面，且所述体接触区的多数载流子浓度高于所述体区；
金属插塞，位于每个所述源体接触沟槽中；
源金属，位于所述第二绝缘层的上表面；
漏金属，位于所述衬底的下表面。
2.根据权利要求1所述的沟槽金属氧化物半导体场效应管，其特征在于，所述源体接触沟槽的侧壁位于体区的部分与外延层上表面之间的夹角θ3或θ4小于85度。 
3.根据权利要求1所述的沟槽金属氧化物半导体场效应管，其特征在于，所述第二绝缘层为富氧硅。
4.根据权利要求1所述的沟槽金属氧化物半导体场效应管，其特征在于，所述第二绝缘层包括一层富氧硅层和位于富氧硅层上的磷硅玻璃或硼磷硅玻璃层。
5.根据权利要求1所述的沟槽金属氧化物半导体场效应管，其特征在于，所述金属插塞为钨插塞。
6.根据权利要求1所述的沟槽金属氧化物半导体场效应管，其特征在于，所述金属插塞为源金属插塞，即所述源金属直接填充入所述源体接触沟槽。
7.根据权利要求5所述沟槽金属氧化物半导体场效应管，其特征在于，还包括一层势垒层Ti/TiN或Co/TiN或Ta/TiN，该势垒层衬于所述金属插塞与所述源体接触沟槽的内表面之间。
8.根据权利要求6所述沟槽金属氧化物半导体场效应管，其特征在于，还包括一层势垒层Ti/TiN或Co/TiN或Ta/TiN，该势垒层衬于所述金属插塞与所述源体接触沟槽的内表面之间，以及衬于所述源金属与所述第二绝缘层的上表面之间。
9.根据权利要求1所述的沟槽金属氧化物半导体场效应管，其特征在于，所述源金属为Al合金或Cu合金。
10.根据权利要求5所述沟槽金属氧化物半导体场效应管，其特征在于，还包括一层降阻层Ti或Ti/TiN，该降阻层衬于所述源金属与所述第二绝缘层的上表面之间。
11.根据权利要求1所述的沟槽金属氧化物半导体场效应管，其特征在于，所述第一绝缘层为氧化物层。
12.根据权利要求1所述的沟槽金属氧化物半导体场效应管，其特征在于，所述栅极导电区域为第一导电类型的掺杂的多晶硅或第一导电类型的掺杂的多晶硅和未掺杂的多晶硅的混合物。
13.根据权利要求4所述沟槽金属氧化物半导体场效应管，其特征在于，在所述富氧硅层和所述磷硅玻璃或硼磷硅玻璃层中，所述源体接触沟槽的侧壁垂直于所述外延层的上表面，且在所述磷硅玻璃或硼磷硅玻璃层 中，所述源体接触沟槽的沟槽宽度大于在所述富氧硅层中的沟槽宽度。
14.一种沟槽金属氧化物半导体场效应管的制造方法，包括：
在重掺杂的第一导电类型的衬底上形成第一导电类型的外延层的工序，其中所述外延层的多数载流子浓度低于所述衬底；
在所述外延层的上表面提供沟槽掩膜板的工序；
移除多余的外延层硅材料，形成多个沟槽的工序；
在所述沟槽的内表面形成一层牺牲氧化层，并移除该牺牲氧化层来消除刻蚀过程可能引入的缺陷的工序；
移除所述沟槽掩膜板的工序；
在所述沟槽的内表面和所述外延层的上表面形成第一绝缘层的工序；
在所述第一绝缘层上淀积栅极导电区域以填充所述沟槽的工序；
对所述栅极导电区域进行回刻的工序，以保留足够的部分位于所述沟槽中作为栅极材料；
对所述外延层进行第二导电类型掺杂剂的离子注入形成体区的工序；
对所述外延层进行第一导电类型掺杂剂的离子注入形成源区的工序；
在器件表面形成第二绝缘层的工序；
在所述第二绝缘层的上表面提供接触掩膜板并刻蚀形成多个源体接触沟槽的工序；
进行第二导电类型掺杂剂的离子注入形成体接触区的工序，该体接触区位于所述体区，且包围所述源体接触沟槽位于体区中的侧壁和底面；
形成金属插塞以填充所述源体接触沟槽的工序；
在所述第二绝缘层的上表面和所述金属插塞的上表面淀积金属层的工序；
在所述金属层的上表面提供源金属掩模板并进行刻蚀形成源金属的工序。
利用稀释的HF清洗沿源体接触沟槽内表面的氧化层的工序，接着淀积Ti/TiN。
15.根据权利要求14所述的的沟槽金属氧化物半导体场效应管的制造方法，其特征在于，还包括在所述栅极导电区域上方形成硅化物的工序。
16.根据权利要求14所述的沟槽金属氧化物半导体场效应管的制造方 法，其特征在于，其中形成金属插塞包括淀积金属钨以及进行回刻形成钨插塞的工序。
17.根据权利要求16所述沟槽金属氧化物半导体场效应管的制造方法，其特征在于，还包括在所述源体接触沟槽的内表面形成一层势垒层的工序。
18.根据权利要求14所述的沟槽金属氧化物半导体场效应管的制造方法，其特征在于，所述形成多个沟槽的工序，其刻蚀方法为干法硅刻蚀。
19.根据权利要求14所述的沟槽金属氧化物半导体场效应管的制造方法，其特征在于，所述形成体区的工序还包括在进行体区的离子注入后通过扩散使注入离子达到一定深度的工序。
20.根据权利要求14所述的沟槽金属氧化物半导体场效应管的制造方法，其特征在于，所述形成源区的工序还包括在进行源区的离子注入后通过扩散使注入离子达到一定深度的工序。
21.根据权利要求14所述的沟槽金属氧化物半导体场效应管的制造方法，其特征在于，所述刻蚀形成源体接触沟槽的工序中，刻蚀的方法依次为干法氧化物刻蚀和干法硅刻蚀。
22.根据权利要求14所述的沟槽金属氧化物半导体场效应管的制造方法，其特征在于，在体接触区形成之后，还包括利用稀释的HF清洁所述源体接触沟槽内表面多余的氧化层的工序。
23.根据权利要求14所述的沟槽金属氧化物半导体场效应管的制造方法，其特征在于，所述形成第二绝缘层的工序包括依次淀积富氧硅层和磷硅玻璃或硼磷硅玻璃层的工序。
24.根据权利要求23所述沟槽金属氧化物半导体场效应管的制造方法，其特征在于，所述形成源体接触沟槽的工序包括刻蚀所述磷硅玻璃或硼磷硅玻璃层释的临界尺寸大于刻蚀所述富氧硅层时的临界尺寸。 
CN201010164277.XA 2010-04-09 2010-04-09 一种沟槽金属氧化物半导体场效应管及其制造方法 Active CN102214691B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010164277.XA CN102214691B (zh) 2010-04-09 2010-04-09 一种沟槽金属氧化物半导体场效应管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010164277.XA CN102214691B (zh) 2010-04-09 2010-04-09 一种沟槽金属氧化物半导体场效应管及其制造方法

Publications (2)

Publication Number Publication Date
CN102214691A true CN102214691A (zh) 2011-10-12
CN102214691B CN102214691B (zh) 2014-03-19

Family

ID=44745919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010164277.XA Active CN102214691B (zh) 2010-04-09 2010-04-09 一种沟槽金属氧化物半导体场效应管及其制造方法

Country Status (1)

Country Link
CN (1) CN102214691B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543757A (zh) * 2012-02-16 2012-07-04 张家港意发功率半导体有限公司 提高沟渠型场效应管性能的低温工艺
CN102569411A (zh) * 2012-03-02 2012-07-11 成都芯源系统有限公司 半导体器件及其制作方法
CN104465754A (zh) * 2013-09-25 2015-03-25 北大方正集团有限公司 一种沟槽型dmos单元及其制备方法和dmos器件
CN105895529A (zh) * 2015-02-16 2016-08-24 瑞萨电子株式会社 半导体器件制造方法及半导体器件
CN103311127B (zh) * 2012-03-09 2017-04-12 精工半导体有限公司 半导体装置的制造方法
CN107579109A (zh) * 2016-07-05 2018-01-12 现代自动车株式会社 半导体器件及其制造方法
CN110676305A (zh) * 2019-08-31 2020-01-10 电子科技大学 具有低栅电荷特性的垂直沟道器件及制造方法
WO2022099763A1 (zh) * 2020-11-16 2022-05-19 苏州东微半导体有限公司 半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941417A (zh) * 2005-09-26 2007-04-04 谢福渊 超高密度沟槽mosfet雪崩改进的结构
US20080042222A1 (en) * 2006-08-16 2008-02-21 Force Mos Technology Co., Ltd. Trench mosfet with copper metal connections
US20090108338A1 (en) * 2007-10-31 2009-04-30 Force-Mos Technology Corporation Trench MOSFET with implanted drift region

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941417A (zh) * 2005-09-26 2007-04-04 谢福渊 超高密度沟槽mosfet雪崩改进的结构
US20080042222A1 (en) * 2006-08-16 2008-02-21 Force Mos Technology Co., Ltd. Trench mosfet with copper metal connections
US20090108338A1 (en) * 2007-10-31 2009-04-30 Force-Mos Technology Corporation Trench MOSFET with implanted drift region

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543757A (zh) * 2012-02-16 2012-07-04 张家港意发功率半导体有限公司 提高沟渠型场效应管性能的低温工艺
CN102543757B (zh) * 2012-02-16 2015-07-22 张家港意发功率半导体有限公司 提高沟渠型场效应管性能的低温工艺
CN102569411A (zh) * 2012-03-02 2012-07-11 成都芯源系统有限公司 半导体器件及其制作方法
CN102569411B (zh) * 2012-03-02 2014-12-03 成都芯源系统有限公司 半导体器件及其制作方法
CN103311127B (zh) * 2012-03-09 2017-04-12 精工半导体有限公司 半导体装置的制造方法
CN104465754A (zh) * 2013-09-25 2015-03-25 北大方正集团有限公司 一种沟槽型dmos单元及其制备方法和dmos器件
CN105895529A (zh) * 2015-02-16 2016-08-24 瑞萨电子株式会社 半导体器件制造方法及半导体器件
CN107579109A (zh) * 2016-07-05 2018-01-12 现代自动车株式会社 半导体器件及其制造方法
CN107579109B (zh) * 2016-07-05 2021-12-24 现代自动车株式会社 半导体器件及其制造方法
CN110676305A (zh) * 2019-08-31 2020-01-10 电子科技大学 具有低栅电荷特性的垂直沟道器件及制造方法
WO2022099763A1 (zh) * 2020-11-16 2022-05-19 苏州东微半导体有限公司 半导体器件

Also Published As

Publication number Publication date
CN102214691B (zh) 2014-03-19

Similar Documents

Publication Publication Date Title
CN102214691B (zh) 一种沟槽金属氧化物半导体场效应管及其制造方法
CN103247681B (zh) 沟槽底部氧化物屏蔽以及三维p-本体接触区的纳米mosfet
CN103579343B (zh) 一种超结沟槽金属氧化物半导体场效应管及其制造方法
CN102169902B (zh) 一种深槽和深注入型超结器件
US8530313B2 (en) Method of manufacturing trench MOSFET structures using three masks process
CN103137698B (zh) 一种金属氧化物半导体场效应晶体管及制造方法
US8373224B2 (en) Super-junction trench MOSFET with resurf stepped oxides and trenched contacts
US8723317B2 (en) Trench metal oxide semiconductor field effect transistor with embedded schottky rectifier using reduced masks process
CN102270660B (zh) 沟槽型金属氧化物半导体场效应晶体管形成方法
US8133785B2 (en) Semiconductor device and method of manufacturing the same
CN102074561B (zh) 一种沟槽金属氧化物半导体场效应管及其制造方法
CN102097378A (zh) 一种沟槽金属氧化物半导体场效应管的制造方法
CN101997030B (zh) 具有浅沟槽结构的沟槽mosfet及其制造方法
CN102468181A (zh) 具有埋入式结的垂直晶体管及其制造方法
CN102263133A (zh) 低栅极电荷低导通电阻深沟槽功率mosfet器件及其制造方法
CN102208414A (zh) 一种超结沟槽金属氧化物半导体场效应管及其制造方法
US20110008939A1 (en) Method of making a trench MOSFET having improved avalanche capability using three masks process
CN102299072A (zh) 沟槽型超级结器件的制作方法及得到的器件
CN101866923A (zh) 三层光罩沟槽mos器件及制造方法
CN102315220A (zh) 一种半导体集成电路及其制造方法
CN102097433A (zh) 一种沟槽金属氧化物半导体场效应管及其制造方法
CN102013438A (zh) 一种沟槽mosfet器件及其制造方法
CN101989602B (zh) 一种沟槽mosfet
CN103295888A (zh) 半导体装置及其制造方法
CN102403353B (zh) 一种沟槽金属氧化物半导体场效应管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant