CN105895529A - 半导体器件制造方法及半导体器件 - Google Patents

半导体器件制造方法及半导体器件 Download PDF

Info

Publication number
CN105895529A
CN105895529A CN201610082172.7A CN201610082172A CN105895529A CN 105895529 A CN105895529 A CN 105895529A CN 201610082172 A CN201610082172 A CN 201610082172A CN 105895529 A CN105895529 A CN 105895529A
Authority
CN
China
Prior art keywords
semiconductor region
semiconductor
type
impurity
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610082172.7A
Other languages
English (en)
Other versions
CN105895529B (zh
Inventor
大谷欣也
西村康弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Ordnance Industry No20 Research Institute
Renesas Electronics Corp
Original Assignee
China Ordnance Industry No20 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Ordnance Industry No20 Research Institute filed Critical China Ordnance Industry No20 Research Institute
Publication of CN105895529A publication Critical patent/CN105895529A/zh
Application granted granted Critical
Publication of CN105895529B publication Critical patent/CN105895529B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及半导体器件制造方法及半导体器件。为了提高半导体器件的性能，将p型杂质离子注入到在p型半导体衬底上方外延生长的n型半导体膜的一个区域中，并且不将p型杂质离子注入到n型半导体膜的相邻于其中离子注入p型杂质的区域的区域中。这样，形成了由其中引入p型杂质的区域构成的p-型漂移层，以及由其中未引入p型杂质的区域构成的n-型半导体区。

Description

半导体器件制造方法及半导体器件
相关申请的交叉参考
2015年2月16日提出的日本专利申请No.2015-027266的公开包括说明书、附图和摘要，通过引用的方式将其作为整体合并于此。
技术领域
本发明涉及一种半导体器件。尤其是，本发明适用于例如一种包括垂直型金属绝缘体半导体场效应晶体管(MISFET)的半导体器件。
背景技术
用允许大电流流动的具有高工作电压的场效应晶体管(FET)或者所谓的功率晶体管代表的功率器件被广泛地用于信息设备、家用电器、车载设备等的电源，以及用于电机驱动装置。用于此类应用的功率晶体管要求降低导通电阻。
沟槽栅型垂直MISFET称为功率晶体管。沟槽栅型垂直MISFET是在形成在半导体衬底中的凹槽或者沟槽中形成金属绝缘体半导体(MIS)结构的、其中电流在半导体衬底的厚度方向上流动的器件。此外，有通过使用具有超结结构的沟槽栅型垂直MISFET来减少导通电阻的技术。超结结构是形成在垂直MISFET的漂移层中的结构，其中形成了与漂移层的极性相反的柱状半导体区。这种结构可以有助于增加源-漏极击穿电压。结果，能够改善在减少导通电阻和提高源-漏极击穿电压之间的平衡。
日本未审专利申请公开(PCT申请的译本)No.2013-503491(专利文献1)和No.2013-503492(专利文献2)，公开了一种在超结沟槽型功率金属氧化物半导体场效应晶体管中具有类型1掺杂剂的第一和第二柱以及类型2掺杂剂的柱的技术。
发明内容
例如，在包括在诸如电动车辆系统的电子系统中的逆变器中，类似于高侧MISFET，可使用n沟道MISFET作为低侧MISFET。在这种情况下，为了使高侧n沟道MISFET转变为导通状态，必须施加高电位作为高侧n沟道MISFET的栅极电位。为此，为了使高侧n沟道MISFET的栅极电位增加到高于电源电位的电平，必须在逆变器的控制电路中提供电荷泵。结果，使逆变器的控制电路复杂化。
另一方面，如果使用P沟道MISFET作为高侧MISFET，则可以不提供电荷泵。然而，p沟道MISFET的导通电阻高于n沟道MISFET的导通电阻。因此，为了降低p沟道MISFET的导通电阻，优选使用具有超结结构的沟槽栅垂直MISFET。
然而，在p沟道沟槽栅垂直MISFET中形成超结结构是不容易的，且不能降低导通电阻。结果，降低了包括p沟道MISFET的半导体的性能。为此，难以使用p沟道MISFET作为高侧MISFET，并且难以在简化逆变器的控制电路的同时降低导通电阻。
从本说明书和附图的下面的描述，这些和其他目的和优势将变得明显。
根据本发明的一个实施例，提供了一种半导体器件制造方法，其中将p型杂质离子注入到在p型半导体衬底上方外延生长的n型半导体膜的第一区域中，并且不将p型杂质离子注入到n型半导体膜的第二区域中，第二区域相邻于第一区域。这样，形成了由其中引入p型杂质的第一区域构成的p型第一半导体区，以及由其中未引入p型杂质的第二区域构成的第二半导体区。
此外，根据另一实施例，半导体器件具有第一半导体区和第二半导体区。第一半导体区通过将p型杂质的离子注入到在p型半导体衬底上方外延生长的n型半导体膜的第一区域中形成。第二半导体区通过不将p型杂质的离子注入到n型半导体膜的第二区域中形成，第二区域相邻于第一区域。第一半导体区由其中引入p型杂质的第一区域构成。第二半导体区由其中未引入p型杂质的第二区域构成。
根据本发明的实施例，能提高半导体器件的性能。
附图说明
图1是使用实施例的半导体器件的电子系统的实例的电路框图；
图2是第一比较例的电子系统的电路图；
图3是示意性示出根据该实施例的半导体封装的实例的顶视图；
图4是示意性示出根据该实施例的半导体封装的实例的横截面图；
图5是其中形成该实施例的半导体器件的半导体芯片的平面图；
图6是其中形成该实施例的半导体器件的半导体芯片的平面图；
图7是根据该实施例的半导体器件的主要部分的横截面图；
图8是根据该实施例的半导体器件的主要部分的横截面图；
图9是示出根据该实施例的半导体器件的部分制造工艺的制造工艺流程图；
图10是根据该实施例的半导体器件的制造工艺的主要部分的横截面图；
图11是根据该实施例的半导体器件的制造工艺的主要部分的横截面图；
图12是根据该实施例的半导体器件的制造工艺的主要部分的横截面图；
图13是根据该实施例的半导体器件的制造工艺的主要部分的横截面图；
图14是根据该实施例的半导体器件的制造工艺的主要部分的横截面图；
图15是根据该实施例的半导体器件的制造工艺的主要部分的横截面图；
图16是根据该实施例的半导体器件的制造工艺的主要部分的横截面图；
图17是根据该实施例的半导体器件的制造工艺的主要部分的横截面图；
图18是根据该实施例的半导体器件的制造工艺的主要部分的横截面图；
图19是根据该实施例的半导体器件的制造工艺的主要部分的横截面图；
图20是根据该实施例的半导体器件的制造工艺的主要部分的横截面图；
图21是根据该实施例的半导体器件的制造工艺的主要部分的横截面图；
图22是根据第二比较例的半导体器件的主要部分的横截面图；
图23是根据第二比较例的半导体器件的制造工艺的主要部分的横截面图；
图24是根据第二比较例的半导体器件的制造工艺的主要部分的横截面图；
图25是根据第三比较例的半导体器件的主要部分的横截面图；
图26是根据第三比较例的半导体器件的制造工艺的主要部分的横截面图；以及
图27是根据第三比较例的半导体器件的制造工艺的主要部分的横截面图。
具体实施方式
在下面描述的实施例中，为方便起见，在需要时可将本发明的详细描述分为多个部分或实施例。然而，除非另有说明，这些部分或实施例并不是彼此无关的，并且一个是另一个的变化、细节或其补充说明的全部或部分。
此外，在下面描述的实施例中，当提到要素等的数量时，(包括件数、数值、数量、范围等)，要素的数量不限于特定的数字，除非另有说明，或者除原则上该数量明确限制于特定数字的情况以外。也可用大于或小于特定数字的数量。
此外，在下面描述的实施例中，不必说，部件(包括要素步骤等)不总是必不可少的，除非特别说明，或者除原则上该部件明确是不可缺少的情况以外。同样，在下面描述的实施例中，当提到部件的形状、位置关系或其他特征时，包括基本上与该形状或其它特征密切相关的或相似的那些形状和特征，除非另有说明，或者除原则上可相信明确不包括它们的情况以外。这同样适用于上述的数值和范围。
下面将参考附图描述本发明的典型实施例的细节。注意，在用于描述该实施例的所有附图中，相同或相似的部分用相同的参考数字标示，并将省略其重复的描述。
此外，在该实施例中所使用的一些附图中，为了使附图便于查看，即使它是横截面图，也可省略影线。同时，为了使附图便于查看，在某些情况下即使在平面图中，也可使用影线。
此外，在下面描述的实施例中，作为实例，假设半导体器件由垂直型金属氧化物半导体场效应晶体管(MOSFET)构成，该垂直型金属氧化物半导体场效应晶体管是一种垂直型MISFET。然而，该半导体器件也可由不同于垂直MOSFET的各种类型的垂直MISFET构成。
实施例
在下文中，将参考附图描述根据实施例的半导体器件。
在本实施例中，半导体器件由具有超结结构的p沟道沟槽栅垂直MOSFET构成，并将其用在诸如电动车辆系统的电子系统中。因此，首先，将描述其中使用本实施例的半导体器件的电子系统。将给出为何在这种电子系统中优选使用具有超结结构的p沟道沟槽栅垂直MOSFET的原因的描述。
<使用半导体器件的电子系统的描述>
图1是使用本实施例的半导体器件的电子系统的实例的电路框图。图2是第一比较例的电子系统的电路图。
如图1所示，作为使用本实施例的半导体器件的电子系统的电动车辆系统包括负载，诸如电动机MOT、逆变器INV、电源BAT、控制电路CTC1和控制电路CTC2。在这里，使用三相电动机作为电动机MOT。三相电动机被配置为，使其由具有不同相位的三相电压驱动。参考图5至8将要在下面描述的作为半导体器件的半导体芯片CHP1，或者参考图3和4将要在下面描述的作为半导体器件的半导体封装PKG，是逆变器INV的部件。
在图1示出的电动车辆系统中，电源BAT通过继电器RY和转换器CNV耦合到逆变器INV。因此，电源BAT的DC电压，即，DC电源，被供应到逆变器INV。由于转换器CNV介于电源BAT和逆变器INV之间，通过转换器CNV使电源BAT的DC电压升高或者将电源BAT的DC电压转换成适合电动机驱动的DC电压。然后，将DC电压供应到逆变器INV。继电器RY介于电源BAT和转换器CNV之间，以在电源BAT和转换器CNV之间的连接和断开之间进行切换。
控制电路CTC1包括例如其中安装了诸如微控制器单元(MCU)的控制半导体芯片的电子控制单元(ECU)。继电器RY和转换器CNV可通过控制电路CTC1来控制。
电动机MOT耦合到逆变器INV。通过逆变器INV，将从电源BAT通过转换器CNV供应到逆变器INV的DC电压或DC电力，转换成AC电压或AC电力。然后，将AC电压供应到电动机MOT。电动机MOT通过由逆变器INV供应的AC电压或AC电力来驱动。
在图1示出的电动车辆系统中，电动机MOT能驱动泵PMP以供应机油或燃料，或使制冷剂循环。
控制电路CTC2耦合到逆变器INV，使得逆变器INV通过控制电路CTC2来控制。换句话说，DC电压即DC电力从电源BAT供应到逆变器INV。通过由控制电路CTC2控制的逆变器INV，将DC电压转换成AC电压或AC电力。然后，将AC电压供应到电动机MOT以驱动电动机MOT。
类似于控制电路CTC1，控制电路CTC2也包括例如其中安装了诸如MCU的控制半导体芯片的ECU。为了描述方便，示出有其中控制电路CTC2与控制电路CTC1分离提供的实例。然而，控制电路CTC2可与控制电路CTC1一体形成。
在图1示出的实例中，电动机MOT是具有U相PH1、V相PH2和W相PH3的三相电动机。因此，逆变器INV也对应于U相PH1、V相PH2和W相PH3的三个相。对应于三个相，这种逆变器INV具有六个MOSFET 10和六个二极管DI。
注意，当电动机MOT是两相电动机时，逆变器INV具有四个MOSFET 10和四个二极管DI。
在逆变器INV中，与电动机MOT的输入电位相比更处于电源电位VCC侧的被称为高侧。此外，与电动机MOT的输入电位相比更处于接地电位GND侧的被称为低侧。在图1示出的实例中，使用三个p沟道MOSFET 11作为高侧MOSFET 10，并且使用三个n沟道MOSFET12作为低侧MOSFET。然后，在本实施例中，使用包括在半导体芯片CHP1(参见下面描述的图5)中的MOSFET 11(参见下面描述的图5)作为高侧p沟道MOSFET 11。
在图1示出的实例中，在U相PH1、V相PH2和W相PH3的三个相中的每个相中，p沟道MOSFET 11和二极管DI背靠背地耦合在电源电位和电动机MOT的输入电位之间，即在高侧上，其中电源电位通过转换器CNV从电源BAT供应到逆变器INV。此外，在U相PH1、V相PH2和W相PH3的三个相中的每个相中，n沟道型MOSFET 12和二极管DI背靠背地耦合在电动机MOT的输入电位和接地电位GND之间，即在低侧上。然后，将控制电路CTC2耦合到包括三个p沟道MOSFET 11和三个n沟道型MOSFET 12的六个MOSFET 10中的每一个的栅电极。这样，六个MOSFET 10中的每个都被控制电路CTC2控制。
通过使用控制电路CTC2控制流过每个MOSFET 10的电流，来驱动电动机并使其旋转。换句话说，能通过用控制电路CTC2控制每个MOSFET 10的导通/截止来驱动电动机。如上所述，必须导通/截止MOSFET 10来驱动电动机MOT。然而，电感包括在电动机MOT中。因此，当MOSFET 10截止时，由于包括在电动机中的电感，反向电流会发生在与MOSFET 10的电流流动方向相反的方向上。MOSFET 10没有使反向电流流动的功能。因此，为了释放电感中累积的能量，二极管DI被设置为与MOSFET 10背靠背，以使反向电流能向回流动。
在这里，如图2的第一比较例所示，类似于低侧MOSFET 10的情况，考虑使用n沟道MOSFET 12作为高侧MOSFET 10的情况。在这种情况下，为了使高侧n沟道型MOSFET 12切换到导通状态，必须施加比漏极电位，即电源电位VCC更高的电位作为高侧n沟道MOSFET12的栅极电位。因此，必须在控制电路CTC2内提供电荷泵CH100，以使高侧n沟道MOSFET的栅极电位增加到高于电源电位的电平。因此，会使控制电路CTC2复杂化。
在图2示出的第一比较例中，电荷泵CH100包括作为DC电源的电源BAT100、电阻RES101至RES104、二极管DI101和DI102、双极型晶体管BPT101和BPT102、电容器CP100和MOSFET112。结果，会使控制电路CTC2复杂化。注意在图2中，电阻RES105耦合到低侧n沟道MOSFET 12的栅极。
此外，当提供电荷泵CH100时，可能会出现由电荷泵CH100引起的振荡或噪声信号。
注意，为了便于理解，图2仅示出了U相PH1、V相PH2和W相PH3的三个相中的U相PH1的电路图。
另一方面，当使用p沟道MOSFET 11作为高侧MOSFET 10时，不需要提供有如图2所示的电荷泵CH100，并使控制电路CTC2简化。结果，能防止或降低由电荷泵CH100引起的振荡或噪声信号的出现。
然而，p沟道MOSFET 11的导通电阻高于n沟道MOSFET 12的导通电阻。另一方面，通过使用具有超结结构的沟槽栅型垂直MOSFET作为p沟道MOSFET 11，在保持源-漏极电压恒定的同时，能降低导通电阻。因此，通过使用本实施例的具有超结结构的p沟道MOSFET 11作为逆变器INV的高侧上的MOSFET 11，能简化逆变器INV的控制电路CTC2，并能降低p沟道MOSFET 11的导通电阻。
因此，例如，当在电动车辆系统中驱动用来驱动泵PMP的电动机MOT时，优选使用是具有超结结构的沟槽栅型垂直MOSFET的MOSFET 11。
<半导体封装结构的描述>
接下来描述半导体封装的配置，其中封装了作为本实施例的半导体器件的半导体芯片。
图3是示意性示出实施例中的半导体封装的实例的顶视图。图4是示意性示出实施例中的半导体封装的实例的横截面图。图4是沿图3的线A-A得到的横截面图。
如图3和4所示，作为半导体器件的半导体封装PKG包括半导体芯片CHP1、上面安装有半导体芯片CHP1的顶料板、由导体构成的引线LD、作为接合线的导电布线WA和密封这些部件的密封树脂MR。
密封树脂MR具有上表面MRa、下表面MRb和侧表面MRc。密封树脂MR由诸如热固性树脂的树脂材料构成，并且还可包括填充剂。例如，密封树脂MR可通过使用包括填充剂的环氧树脂等形成。由于诸如应力减小需求的原因，除了环氧基树脂以外，也能使用例如其中添加酚醛固化剂、硅橡胶、填充剂或其他材料的联苯基热固性树脂，作为密封树脂MR的材料。
引线LD由导体构成，并优选由诸如铜(Cu)或铜合金的金属材料构成。半导体封装PKG具有至少一条引线LD。在图3和4的情况下，半导体封装PKG具有两条引线LD，即，引线LD1和LD2。
各引线LD的一部分被密封在密封树脂MR内。引线LD的另一部分从密封树脂MR的侧表面MRc向密封树脂MR的外部突出，并从密封树脂MR暴露。从密封树脂MR暴露的引线LD1的部分充当电耦合到半导体芯片CHP1的栅极垫PDG的外部端子。此外，从密封树脂MR暴露的引线LD2的部分充当电耦合到半导体芯片CHP1的源极垫PDG的外部端子。
注意，本发明不限于各引线LD的一部分从密封树脂MR的侧表面MRc突出的结构。也可以是例如四面扁平封装(QFN)型结构，其中各引线LD几乎不从密封树脂MR的侧表面MRc突出，并且各引线LD的一部分在密封树脂MR的下表面MRb暴露。
同样，本发明不限于如图3和4所示的结构，其中引线LD的暴露部分是平的。例如，也可以使相邻于各引线LD的暴露部分的边缘的下表面被折叠，以使其基本上位于与密封树脂MR的下表面MRb相同的平面。
管芯垫DP的下表面暴露在密封树脂MR的下表面MRb中。管芯垫DP不暴露在密封树脂MR的上表面MRa中。管芯垫DP是其中安装了半导体芯片CHP1的芯片安装部件。此外，管芯垫DP的一部分从密封树脂MR的侧表面MRc向密封树脂MR的外部突出，并从密封树脂MR暴露。从密封树脂MR暴露的管芯垫DP的部分充当电耦合到半导体芯片CHP1的漏电极DE1的外部端子。
管芯垫DP由导体构成，并优选由金属材料诸如铜(Cu)或铜合金构成。更优选管芯垫DP和引线LD1由相同的材料，即同一金属材料形成。这使得容易形成半导体封装PKG。
半导体芯片CHP1安装在管芯垫DP的上表面上方。在这里，在半导体芯片CHP1中彼此相反定位的两个主表面中，将在其中形成源极垫PDS和栅极垫PDG的一侧的主表面称为半导体芯片CHP1的表面。此外，将与半导体芯片CHP1的该表面相反的并在其中形成漏电极DE1的一侧的主表面称为半导体芯片CHP1的背面。此时，源极垫PDS和栅极垫PDG形成在半导体芯片CHP1的表面上方，作为背面电极的漏电极DE1形成在半导体芯片CHP1的背面中。
半导体芯片CHP1以半导体芯片CHP1的表面向上，并且半导体芯片CHP1的背面指向管芯垫DP的上表面的方式安装在管芯垫DP的上表面上方。换句话说，半导体芯片CHP1以半导体芯片CHP1的漏电极DE1指向管芯垫DP的方式安装在管芯垫DP的上表面上方。半导体芯片CHP1的背面通过导电接合层BD1接合并固定到管芯垫DP的上表面。这样，半导体芯片CHP1的漏电极DE1通过导电接合层BD1接合并固定到管芯垫DP，同时，电耦合到管芯垫DP。接合层BD1具有导电性并由诸如银(Ag)膏的导电膏型接合材料构成，或者由焊料构成。半导体芯片CHP1密封在密封树脂MR内，并且不会从密封树脂MR暴露。
在半导体芯片CHP1工作期间产生的热量通过管芯垫DP可主要从半导体芯片CHP1的背面释放到外面。因此，优选将管芯垫DP制造得比安装在其上的半导体芯片CHP1的面积大。这样，能提高散热性能。
半导体芯片CHP1的栅极垫PDG通过属于导电耦合构件的布线WA电耦合到引线LD1。此外，半导体芯片CHP1的源极垫PDS通过布线WA电耦合到引线LD2。
更具体地，布线WA的一个端部耦合到密封在密封树脂MR内的引线LD1的部分，布线WA的另一个端部耦合到栅极垫PDG。那么，引线LD1和半导体芯片CHP1的栅极垫PDG通过布线WA电耦合在一起。此外，另一布线WA的一个端部耦合到密封在密封树脂MR内的引线LD2的部分，并且该布线WA的另一个端部耦合到源极垫PDS。那么，引线LD2和半导体芯片CHP1的源极垫PDS通过布线WA电耦合在一起。
布线WA优选由诸如金(Au)线、铜(Cu)线或铝(Al)线的金属线构成。该布线WA被密封在密封树脂MR内并且不会从密封树脂MR暴露。
<半导体器件>
接下来，将描述本实施例的半导体器件。如上所述，本实施例的半导体器件包括具有超结结构的p沟道沟槽栅垂直MOSFET。
图5和6是其中形成该实施例的半导体器件的半导体芯片的平面图。图7和8是该实施例的半导体器件的主要部分的横截面图。图7是沿图5和6的线B-B得到的横截面图。图8是用图7中的双点划线包围的区域AR3的放大视图。
注意，为了便于理解该描述，图5示出了去除绝缘膜IF1(见图7)的透视图，其中源极垫PDS和栅极垫PDG的外围用双点划线示出。此外，为了便于理解该描述，图6示出了去除层间绝缘膜IL1和绝缘膜IF1(见图7和8)的透视图，其中单元区域AR1的外围和外部栅电极GE3用双点划线示出。
如图5至8所示，本实施例的半导体器件具有半导体衬底SUB。该半导体衬底SUB具有作为主表面的上表面，以及作为与上表面相反的另一表面的下表面。此外，该半导体衬底SUB具有作为上表面的区域的一部分的单元区域AR1，以及作为上表面的区域的另一部分的栅极布线引线区域AR2。
该半导体衬底SUB由p+型漏极层1形成。该p+型漏极层1由其中扩散诸如硼酸的p型杂质的硅(Si)构成，并由其导电类型为p型的半导体构成。换句话说，该半导体衬底SUB是p型半导体衬底。p+型漏极层1中的p型杂质的浓度高于下述的p-型漏极层1中的p型杂质的浓度。此外，还可使用不同于硅的各种p型半导体作为p+型漏极层1。
注意，在本说明书中，短语“半导体的导电类型为p型”是指空穴浓度高于电子浓度并且空穴是主要的电荷载流子，虽然可能只有空穴是电荷载流子或者电子和空穴两者都是电荷载流子。
如图5至8所示，p沟道MOSFET 11形成在单元区域AR1中。该p沟道MOSFET 11由彼此并联耦合的MOSFET 13构成。每个MOSFET 13是p沟道沟槽栅垂直MOSFET。换句话说，单元区域AR1是其中每个MOSFET 13都是p沟道沟槽栅垂直MOSFET的区域。下面，将描述单元区域AR1中的半导体器件的构造。
源极布线SW1形成在单元区域AR1中。源极垫PDS是暴露在开口OP1中的源极布线SW1的部分，其中开口OP1形成在源极布线上方形成的绝缘膜IF1中。如图7所示，源极布线SW1通过源电极SE1电耦合到p+型源极层5。例如，源电极SE1和源极布线SW1都由铝(Al)构成。
如图5和6所示，外部栅沟槽TR2以及外部栅电极GE2和GE3形成在栅极布线引线区域AR2中。
外部栅电极GE2形成为通过外部栅绝缘膜G12(见图7)填充外部栅沟槽TR2。外部栅电极GE2电耦合到MOSFET 13的栅电极GE1，栅电极GE1形成为填充栅沟槽TR1。外部栅电极GE2由多晶硅膜或其它薄膜材料构成，其中类似于栅电极GE1以高浓度扩散n型杂质，诸如磷(P)或砷(As)。
外部栅电极GE3电耦合到外部栅电极GE2。栅极垫PDG是暴露在开口OP2(见图5)中的外部栅电极GE3的部分，其中开口OP2形成在外部栅电极GE3上方形成的绝缘膜IF1中。例如，外部栅电极GE3由铝(Al)构成。
<单元区域中的半导体器件的结构>
在下文中，将描述根据本实施例的单元区域AR1中的半导体器件的构造。
如图7和8所示，本实施例的半导体器件在单元区域AR1中包括p-型漂移层2、n-型半导体区3、n型体层4、p+型源极层5、栅沟槽TR1、栅绝缘膜GI1和栅电极GE。p-型漂移层2是p型半导体区，n型体层4是n型半导体区，p+型源极层5是p型半导体区。
注意，在本说明书中，短语“半导体的导电类型是n型”是指半导体中的电子浓度高于空穴浓度并且电子是主要的电荷载流子，虽然可能只有电子是电荷载流子或者电子和空穴两者都是电荷载流子。
此外，根据本实施例的半导体器件包括层间绝缘膜IL1、接触沟槽CT1、源电极SE1、源极布线SW1和漏电极DE1。
属于p沟道沟槽栅垂直MOSFET的MOSFET 13由p-型漂移层2、n型体层4、p+型源极层5、栅绝缘膜GI1和栅电极GE1形成。
p-型漂移层2在单元区域AR1中形成在p+型漏极层1上方。换句话说，p-型漂移层2在单元区域AR1中形成在由p+型漏极层1构成的半导体衬底SUB上方。p-型漂移层2是由其中扩散诸如硼(B)的p型杂质的硅(Si)构成的p型半导体层。p-型漂移层2中的p型杂质浓度小于p+型漏极层1中的p型杂质浓度。注意，可使用不同于硅的各种p型半导体作为p-型漂移层2。
n-型半导体区3在半导体区域AR1中形成在p+型漏极层1上方的相邻于p-型漂移层2的位置。换句话说，n-型半导体区3在半导体区域AR1中形成在由p+型漏极层1构成的半导体衬底SUB上方的、相邻于p-型漂移层2的位置。n-型半导体区3由其中扩散诸如磷(P)或砷(As)的n型杂质的硅(Si)构成。n-型半导体区3是其导电类型是不同于p型的n型的半导体层。注意，可使用不同于硅的各种n型半导体作为n-型半导体区3。
p-型漂移层2和n-型半导体区3以下述方式形成：其中p型杂质被离子注入到在半导体衬底SUB上方外延生长的、n型半导体膜SCF的区域SCF1中，并且p型杂质不被离子注入到半导体膜SCF的、相邻于区域SCF1的区域SCF2中。将n型杂质引入到n型半导体膜SCF中。p-型漂移层2由其中引入p型杂质的区域SCF1构成。n-型半导体区3由其中引入n型杂质并且未引入p型杂质的区域SCF2构成。
这样，能够容易地将包括p-型漂移层2和n-型半导体区3之间的界面的超结结构形成为以便从半导体膜SCF的上表面到达下表面。换句话说，使p-型漂移层2与p+型漏极层1接触，并且n-型半导体区3的下表面位于与p+型漏极层1的上表面相同的高度位置。那么，使n-型半导体区3与p+型漏极层1接触。
n型体层4在单元区域AR1中形成在p-型漂移层2上方和n-型半导体区3上方。n型体层4由其中扩散诸如磷(P)或砷(As)的n型杂质的硅(Si)构成。换句话说，将n型杂质引入到n型体层4中。注意，可使用不同于硅的各种n型半导体作为n型体层4。
优选地，n型体层4中的n型杂质浓度大于n-型半导体区3中的n型杂质浓度。这样，当n型体层4中的n型杂质浓度低于n-型半导体区3中的n型杂质浓度时，能够减小n-型半导体区3中的n型杂质浓度，并能增加MOSFET 13的击穿电压。此外，当n型体层4中的n型杂质浓度低于n-型半导体区3中的n型杂质浓度时，能够增加n型体层4中的n型杂质浓度。因此，能够调整MOSFET 13阈值电压的宽范围。
p+型源极层5在单元区域AR1中形成在n型体层4上方。换句话说，p+型源极层5通过n型体层4形成在p-型漂移层2上方和n-型半导体区3上方。p+型源极层5是由其中扩散诸如硼(B)的p型杂质的硅(Si)构成的p型半导体区。p+型源极层5中的p型杂质浓度高于p-型漂移层2中的p型杂质浓度。注意，可使用不同于硅的各种p型半导体作为p+型源极层5。
作为凹槽，多个栅沟槽TR1在单元区域AR1中形成在p+型源极层5、n型体层4和p-型漂移层2中。每个栅沟槽TR1都穿过位于p-型漂移层2上方的p+型源极层5的部分，并穿过位于p-型漂移层2上方的n型体层4的部分。然后，栅沟槽TR1到达p-型漂移层2的中间。
如图5至8所示，优选将在半导体衬底SUB的上表面中以直角互相交叉的两个方向定义为X轴方向和Y轴方向。此外，将垂直于半导体衬底SUB的上表面的方向，即垂直方向定义为Z轴方向。此时，优选各个栅沟槽TR1在平面图中在Y轴方向上延伸并在X轴方向上以彼此间隔的方式布置。此外，p-型漂移层2和n-型半导体区3在Y轴方向上延伸并在X轴方向上交替布置。换句话说，n-型半导体区3是极性与p-型漂移层2相反的柱形半导体区。
注意，在本说明书中，短语“在平面图中”是指当从垂直于半导体衬底SUB的上表面的方向看时的情况。
在单元区域AR1中，栅绝缘膜GI1形成在栅沟槽TR1的内壁中。例如，栅绝缘膜GI1由氧化硅膜或其他薄膜材料构成。
在图5至8示出的实例中，栅绝缘膜GI1形成在栅沟槽TR1的内壁中。此外，使n型体层4和p+型源极层5与栅绝缘膜GI1接触。
在单元区域AR1中，在栅绝缘膜GI1上方，形成栅电极GE1以填充栅沟槽。栅电极GE1由其中扩散诸如磷(P)或砷(As)的n型杂质的多晶硅膜构成。
在单元区域AR1中，形成层间绝缘膜IL1以覆盖栅电极GE1和p+型源极层5。p+型源极层5形成在n型体层4上方，以便形成覆盖n型体层4的层间绝缘膜IL1。例如，可使用氧化硅膜作为层间绝缘膜IL1。
作为凹槽的接触沟槽CT1形成在位于平面图中的两个相邻于栅沟槽TR1之间的层间绝缘膜IL1的部分中，以及p+型源极层5中。该接触沟槽CT1穿过位于平面图中的两个相邻于栅沟槽TR1之间的层间绝缘膜IL1的部分，并穿过p+型源极层5。然后，该接触沟槽CT1到达n型体层4的中间。
优选地，接触沟槽CT1穿过位于n-型半导体区3上方的p+型源极层5的部分，并到达位于n-型半导体区3上方的n型体层4的部分。这种构造使得形成在接触沟槽CT1内的源电极SE1能够布置在两个相邻于栅沟槽TR1之间。
当各个栅沟槽TR1在平面图中在Y轴方向上延伸并在X轴方向上以彼此间隔的方式布置时，各个接触沟槽CT1优选在平面图中在Y轴方向上延伸并在X轴方向上以彼此间隔的方式形成。
源电极SE1和源极布线SW1形成在接触沟槽CT1内并且在层间绝缘膜IL1上方。接触沟槽CT1是形成在接触沟槽CT1内以便填充接触沟槽CT1的内部的电极。源极布线SW1是在接触沟槽CT1外面形成在源电极SE1上方并且在层间绝缘膜IL1上方的电极。源极布线SW1电耦合到源电极SE1。使源电极SE1与位于两个相邻的栅沟槽TR1之间的n型体层4的部分，以及p+型源极层5接触。源极布线SW1电耦合到n型体层4和p+型源极层5，其通过源电极SE1构成MOSFET 13。
作为源电极SE1，能够使用由例如氮化钛(TiN)膜或钨钛(TiW)膜构成的导电膜。此外，作为源极布线SW1，能够使用由例如铝(Al)膜构成的导电膜，或者能够使用由包含例如硅(Si)或铜(Cu)的铝膜构成的导电膜。通过使用这种源电极SE1和源极布线SW1，能以低电阻的方式将n型体层4和p+型源极层5电耦合到源电极SE1和源极布线SW1。
漏电极DE1是形成在p+型漏极层1的下表面侧的电极。漏电极DE1电耦合到由p+型漏极层1构成的半导体衬底SUB。作为漏电极DE1，能够使用由例如银(Ag)基、金(Au)基或其它金属基合金构成的导电膜。通过使用这种导电膜，能以低电阻的方式将漏电极DE1和p+型漏极层1电耦合在一起。
如上所述，属于p沟道沟槽栅垂直MOSFET的MOSFET 13，通过p-型漂移层2、n型体层4、p+型源极层5、栅绝缘膜GI1和栅电极GE1形成。此外，MOSFET 13具有相邻于p-型漂移层2形成的n-型半导体区3，其中超结结构通过p-型漂移层2和n-型半导体区3形成。换句话说，根据本实施例的半导体器件是包括具有超结结构的p沟道沟槽栅垂直MOSFET的半导体器件。
对于属于具有超结结构的p沟道沟槽栅垂直MOSFET的MOSFET13，与不具有超结结构的情况相比，即使增加p-型漂移层2中的p型杂质浓度，也能增加源-漏极击穿电压。换句话说，在保持MOSFET 13的击穿电压恒定的同时，能降低导通电阻。
因此，当使用由本实施例的p沟道MOSFET 13构成的MOSFET 11作为逆变器INV(见图1)的高侧的MOSFET 10时，能够简化逆变器INV(见图1)的控制电路CTC2并能降低p沟道MOSFET 11的导通电阻。换句话说，逆变器INV(见图1)优选由MOSFET 13形成。
<单元区域中的半导体器件的制造方法>
接下来描述根据本实施例的单元区域中的半导体器件的制造方法。图9是示出根据该实施例的半导体器件的部分制造工艺的制造工艺流程图。图10至21是根据该实施例的半导体器件的制造工艺的主要部分的横截面图。图10至21对应于图8的横截面图。
首先，如图10所示，制备半导体衬底SUB(图9中的步骤S1)。该半导体衬底SUB具有作为一个表面的上表面和作为另一个主表面的下表面。此外，该半导体衬底SUB由p+型漏极层1构成。该p+型漏极层1由其中扩散诸如硼(B)的p型杂质的硅(Si)构成，并由其导电类型为p型的半导体构成。换句话说，该半导体衬底SUB是p型半导体衬底。p+型漏极层1中的p型杂质的浓度高于下述的p+型漂移层2中的p型杂质的浓度。例如，p+型漏极层1中的p型杂质的浓度可设定为约1×1016至1×1018cm-3。注意，可使用不同于硅的各种p型半导体作为p+型漏极层1。
如参考图7所述，该半导体衬底SUB具有作为上表面的区域的一部分的单元区域AR1，以及作为上表面的区域的另一部分的栅极布线引线区域AR2。在下面的描述中，将单元区域AR1中的半导体器件的制造方法描述为代表单元区域AR1和栅极布线引线区域AR2。因此，图10至21是单元区域AR1中的半导体器件的制造工艺的主要部分的横截面图。
接下来，如图10所示，外延生长n型半导体膜SCF(图9中的步骤S2)。在步骤S2中，在半导体衬底SUB的上表面的单元区域AR1中，在p+型漏极层1上方，即在半导体衬底SUB的上表面上方，外延生长n型半导体膜SCF。
更具体地，可通过诸如化学气相沉积(CVD)方法的外延生长技术，形成其中引入诸如磷(P)或砷(As)的n型杂质的n型半导体膜SCF。此外，n型半导体膜SCF中的n型杂质浓度可被设定为例如约5×1013至5×1014cm-3。此外，n型半导体膜SCF的厚度可被设定为例如约40至300μm。
接下来，如图11所示，形成p-型漂移层2和n-型半导体区3(图9中的步骤S3)。在步骤S3中，p型杂质被离子注入到n型半导体膜SCF的区域SCF1中，并且p型杂质不被离子注入到n型半导体膜SCF的、相邻于区域SCF1的区域SCF2中。这样，形成了由引入p型杂质的区域SCF1构成的p-型漂移层2，以及由未引入p型杂质的区域SCF2构成的n-型半导体区3。
p-型漂移层2由引入诸如硼(B)的p型杂质的硅(Si)构成，并由其导电类型为p型的半导体构成。n-型半导体区3是其导电类型为n型的半导体区，其中引入了诸如磷(P)或砷(As)的n型杂质。
更具体地，首先在区域SCF1和SCF2上方形成由绝缘膜构成的，例如由氧化硅膜等构成的掩膜MSK。接下来，将光致抗蚀剂的抗蚀剂膜应用在掩膜MSK上方。然后，通过对涂布的抗蚀剂膜曝光和显影，将抗蚀剂膜位于区域SCF1上方的部分去除，以形成由抗蚀剂膜位于区域SCF2上方的部分构成的抗蚀剂图案(未示出)。接下来，使用形成的抗蚀剂图案作为掩膜，通过干蚀刻去除位于区域SCF1上方的掩膜MSK的部分，以形成由掩膜MSK位于区域SCF2上方的部分构成的掩膜图案MSP。换句话说，用掩膜MSK覆盖SCF2，并从掩膜MSK暴露区域SCF1。
接下来，例如通过离子注入方法，将诸如硼(B)的p型杂质离子IM1引入到n型半导体膜SCF的上部部分中。此时，将p型杂质离子IM1注入到从掩膜MSK暴露的区域SCF1中，并且不将p型杂质离子IM1注入到区域SCF2中。这样，形成了由其中引入p型杂质的区域SCF1构成的p-型漂移层2。此外，形成了由其中引入n型杂质并且未引入p型杂质的区域SCF2构成的n-型半导体区3。注意，虽然在图11中没有示出，此后去除覆盖区域SCF2的掩膜MSK。
在硼(B)的杂质离子IM1的注入中，该注入可以以两个阶段执行。第一阶段的注入条件如下：注入能量为1300keV并且剂量为1.4×1013cm-2。此外，第二阶段的注入条件如下：注入能量为750keV且剂量为1.2×1013cm-2。
p-型漂移层2中的p型杂质浓度低于p+型漏极层1中的p型杂质浓度，并将被设定为例如约5×1013至5×1014cm-3。此外，n-型半导体区3中的n型杂质浓度约等于n型半导体膜SCF中的n型杂质浓度，并被设定为例如约5×1013至5×1014cm-3。
此外，在注入诸如硼(B)的p型杂质离子IM1时的杂质离子IM1的范围，也就是，从杂质离子IM1渗入n型半导体膜SCF的点起到杂质离子IM1停止渗入的点止的深度，比在注入诸如磷(P)或砷(As)的n型杂质离子时的杂质离子IM1的范围深。因此，p-型漂移层2的下表面与p+型漏极层1的上表面位于同一高度。那么，使在步骤S3中形成的p-型漂移层2与p+型漏极层1接触。另一方面，n-型半导体区3由未引入p型杂质的区域SCF2构成，使得n-型半导体区3的下表面与p+型漏极层1的上表面位于同一高度。那么，使n-型半导体区3与p+型漏极层1接触。
为此，能够容易地将包括p-型漂移层2和n-型半导体区3之间的界面的超结结构形成为以便从半导体膜SCF的上表面到达下表面。换句话说，该超结结构也可以形成在半导体膜SCF的下部部分中，也就是，形成在半导体膜SCF的接触p+型漏极层1的部分中。因此，能够增加p-型漂移层2和n-型半导体区3之间的界面的面积。
接下来，如图12所示，形成栅沟槽TR1(图9中的步骤S4)。在步骤S4的形成过程中，通过光刻技术并通过蚀刻技术，在单元区域AR1中的p-型漂移层2的上表面上方，形成栅沟槽TR1。栅沟槽TR1从p-型漂移层2的上表面到达p-型漂移层2中间的深度。换句话说，栅沟槽TR1形成为从半导体膜SCF的上表面到达p-型漂移层2中间的深度。
更具体地，首先，在p-型漂移层2上方形成例如由氧化硅膜等构成的绝缘膜(未示出)。接下来，将光致抗蚀剂的抗蚀剂膜应用在绝缘膜上方，通过对涂布的抗蚀剂膜曝光和显影形成抗蚀剂图案(未示出)。接下来，使用形成的抗蚀剂图案作为掩膜，通过干蚀刻形成绝缘膜的图案(未示出)。接下来，使用绝缘膜的图案作为掩膜，通过干蚀刻形成栅沟槽TR1。
优选地，各个栅沟槽TR1在平面图中在Y轴方向上延伸并在X轴方向上以彼此间隔的方式布置。
接下来，如图13和14所示，形成栅绝缘膜GI1和栅电极GE1(图9中的步骤S5)。
在步骤S5中，如图13所示，首先形成栅绝缘膜GI1。在形成栅绝缘膜GI1的过程中，将栅绝缘膜GI1形成在栅沟槽TR1内的栅沟槽TR1的内壁中。此时，栅绝缘膜GI1在栅沟槽TR1外侧形成在p-型漂移层2上方和n-型半导体区3上方。
作为栅绝缘膜GI1，例如，通过热氧化方法，能够形成由氧化硅(SiO)膜构成的栅绝缘膜。可选择地，作为栅绝缘膜GI1，例如，通过使用CVD方法，能够形成由氮氧化硅(SiON)膜、氮化硅(SiN)膜或者具有比氮化硅膜高的导电性的高导电膜构成的栅绝缘膜。
在步骤S5中，如图13和14所示，接下来形成栅电极GE1。在形成栅电极GE1的过程中，在栅绝缘膜GI1上方，形成栅电极GE1以填充栅沟槽TR1。
首先，在栅沟槽TR1内，例如通过使用CVD方法，在栅绝缘膜GI1上方，形成其中引入诸如磷(P)或砷(As)的n型杂质的多晶硅膜的导电膜CF1，以填充栅沟槽TR1。此时，例如通过使用CVD方法，在栅沟槽TR1的外侧，经由栅绝缘膜GI1在p-型漂移层2上方和n-型半导体区3上方，形成其中引入上述n型杂质的多晶硅膜的导电膜CF1。
或者，也能在栅沟槽TR1内并在p-型漂移层2以及n-型半导体区3上方，形成其中未引入n型杂质的多晶硅膜的导电膜CF1，然后，通过离子注入方法，将上述n型杂质引入到由多晶硅构成的导电膜CF1中。
在步骤S5中，如图14所示，接下来通过光刻技术和通过蚀刻技术，执行多晶硅膜的导电膜CF1的图案化。在图案化多晶硅膜的导电膜CF1的过程中，例如通过干蚀刻，去除经由栅绝缘膜GI1形成在p-型漂移层2和n-型半导体区3上方的导电膜CF1，以使导电膜CF1仅留在栅沟槽TR1内。这样，能够形成导电膜CF1的栅电极GE1以填充栅沟槽TR1。
注意，在图14示出的实例中，还将栅绝缘膜GI1形成在p-型漂移层2上方和n-型半导体区3上方的部分与多晶硅膜的导电膜CF1一起去除。
接下来，如图15所示，形成n型体层4(图9中的步骤S6)。在步骤S6中，例如，通过使用离子注入方法，将诸如磷(P)或砷(As)的n型杂质注入到p-型漂移层2的上部部分中和n-型半导体区3的上部部分中。这样，将n型杂质引入到p-型漂移层2的上部部分中和n-型半导体区3的上部部分中，以形成接触栅绝缘膜GI1的n型体层4。
如上所述，优选地，在步骤S6中形成的n型体层4中的n型杂质浓度高于在步骤S3中形成的n-型半导体区3中的n型杂质浓度。例如，可将n型体层4中的n型杂质浓度设定为约5×1015至1×1018cm-3。
此外，优选地，形成使n型体层4的下表面高于栅沟槽TR1的底表面的n型体层4。这样，形成穿过n型体层4到达p-型漂移层2的中间的栅沟槽TR1。这种结构能够使n型体层4被布置为，作为沟道区的n型体层4的下边缘通过栅绝缘膜GI1相邻于栅电极GE1。
接下来，如图16所示，形成p+型源极层5(图9中的步骤S7)。在步骤S7中，例如，通过使用离子注入方法，将诸如硼(B)的p型杂质引入到n型体层4的上部部分上方。这样，在n型体层4的上部部分上方，形成接触栅绝缘膜GI1的p+型源极层5。例如，可将p+型源极层5中的p型杂质浓度设定为p型杂质约1×1018至5×1020cm-3。
此时，通过p-型漂移层2、n型体层4、p+型源极层5、栅绝缘膜GI1和栅电极GE1，形成了属于p沟道沟槽栅垂直MOSFET的MOSFET13。此外，该MOSFET 13具有相邻于p-型漂移层2形成的n-型半导体区3。然后，通过p-型漂移层2和n-型半导体区3形成超结结构。换句话说，根据本实施例的半导体器件的制造方法是包括具有超结结构的p沟道沟槽栅垂直MOSFET的半导体器件的制造方法。
通过具有超结结构的MOSFET 13，与不具有超结结构的情况相比，即使增加p-型漂移层2中的p型杂质浓度，也能增加源-漏极击穿电压。换句话说，在保持MOSFET 13的击穿电压恒定的同时，能降低导通电阻。因此，当使用根据本实施例的半导体器件作为逆变器的高侧上的MOSFET时，如参考图1和2所述，能够简化逆变器INV(见图1)的控制电路CTC2(见图1)并能降低p沟道MOSFET的导通电阻。换句话说，优选逆变器INV(见图1)由MOSFET 13形成。
注意，也能在形成栅沟槽TR1之前，形成n型体层4和p+型源极层5，并且栅沟槽TR1被形成为穿过p+型源极层5和n型体层4以到达p-型漂移层2的中间的深度。同样在这种情况下，栅沟槽TR1形成为从半导体膜SCF的上表面到达p-型漂移层2的中间的深度。
此外，使n型体层4和p+型源极层5与栅绝缘膜GI1接触。这种构造使n型体层4能够被布置为，使得作为沟道区的n型体层4的上边缘通过栅绝缘膜GI1相邻于栅电极GE1。
接下来，如图17和18所示，形成层间绝缘膜IL1(图9中的步骤S8)。
在步骤S8中，如图17所示，例如，通过使用CVD方法，首先在p+型源极层5以及栅电极GE1上方形成例如由氧化硅膜构成的绝缘膜IL11。
在步骤S8中，如图18所示，例如，通过使用CVD方法，接下来在绝缘膜IL11上方形成例如由硼磷硅玻璃(BPSG)构成的绝缘膜IL12。这样，在p+型源极层5上方形成由绝缘膜IL11和IL12构成的层间绝缘膜IL1。
接下来，如图19所示，形成接触沟槽CT1(图9中的步骤S9)。在步骤S9中，通过光刻技术和通过蚀刻技术，接触沟槽CT1形成为穿过层间绝缘膜IL1和p+型源极层5以到达n型体层4的中间的凹槽。
更具体地，首先将光致抗蚀剂的抗蚀剂膜涂布在层间绝缘膜IL1上方，以通过对涂布的抗蚀剂图案曝光和显影形成抗蚀剂图案(未示出)。接下来，用形成抗蚀剂图案作为掩膜，通过干蚀刻形成穿过层间绝缘膜IL1和p+型源极层5到达n型体层4的中间的接触沟槽CT1。
优选地，各个接触沟槽CT1在平面图中在Y轴方向上延伸并在X轴方向上以彼此间隔的方式布置。
此外，优选地，形成穿过p+型源极层5位于n-型半导体区3上方的部分，以便到达n型体层4位于n-型半导体区3上方的部分的接触沟槽CT1。
注意，在形成n型体层4之后并且在形成p+型源极层5之前，可以形成从n型体层4的上表面到达n型体层4的中间的开口。然后，可以通过使用离子注入方法，通过将诸如硼(B)的p型杂质引入到在平面图中位于开口和栅沟槽TR1之间的部分的n型体层4的上部部分中，形成p+型源极层5。
接下来，如图20和21所示，形成源电极SE1和源极布线SW1(图9中的步骤S10)。
在步骤S10中，如图20所示，首先在接触沟槽CT1中形成导电膜6，以填充接触沟槽CT1的内部。此时，在接触沟槽CT1外侧的层间绝缘膜IL1上方，形成导电膜6。作为导电膜6，例如，通过使用溅射法或者气相沉积法，可以形成例如由氮化钛(TiN)膜或钛钨(TiW)膜构成的导电膜。导电膜6是具有所谓的阻隔特性的、防止铝(Al)扩散到硅(Si)中的导电膜，铝(Al)是形成在导电膜6上方的导电膜7的材料。
在步骤S10中，如图21所示，接下来通过蚀刻技术或者化学机械抛光(CMP)方法，去除形成在接触沟槽CT1的外部的导电膜6部分。这样，形成了嵌入在接触沟槽CT1中的半导体膜6的源电极SE1，以使其与n型体层4和p+型源极层5接触。换句话说，形成源电极SE1以填充接触沟槽CT1。
在步骤S10中，如图21所示，接下来在嵌入接触沟槽CT1中的半导体膜6上方和在层间绝缘膜IL1上方，形成导电膜7。例如，通过使用溅射法或气相沉积法，可形成例如由铝(Al)膜构成的导电膜或由包含例如硅(Si)或铜(Cu)的铝膜构成的导电膜作为导电膜7。
接下来，通过光刻技术和通过蚀刻技术，执行导电膜7的图案化。这样，形成了由导电膜7构成的源极布线SW1。
接下来，如图8所示，形成漏电极DE1(图9中的步骤S11)。在步骤S11中，例如，通过使用溅射法或气相沉积法，形成例如由银(Ag)基、金(Au)基或其它金属基合金构成的导电膜作为漏电极DE1。将漏电极DE1电耦合到半导体衬底SUB。
此外，在形成源极布线SW1之后，如图7所示，形成绝缘膜IF1以覆盖源极布线SW1。然后，通过使用光刻技术和通过蚀刻技术，去除源极布线SW1的变成源极垫的部分上方的绝缘膜IF1。这样，如图7和8所示，形成了包括p沟道沟槽栅垂直MOSFET的半导体器件。
<在半导体膜的下部部分中的超结结构的描述>
接下来，将通过比较第二比较例的半导体器件的制造方法，描述在半导体膜的下部部分中的超结结构。图22是第二比较例的半导体器件的主要部分的横截面图。图23和24是第二比较例的半导体器件的制造工艺的主要部分的横截面图。
如图22所示，在第二比较例的半导体器件中，作为p沟道型垂直MOSFET的MOSFET 13由p-型漂移层2、n型体层4、p+型源极层5、栅绝缘膜GI1和栅电极GE1形成。此外，该MOSFET 13具有相邻于p-型漂移层2形成的n-型半导体区103。那么，超结结构由p-型漂移层2和n-型半导体区103形成。换句话说，类似于该实例，第二比较例的半导体器件也是包括p沟道沟槽栅垂直MOSFET的半导体器件。
另一方面，第二比较例的半导体器件不同于该实施例的半导体器件，因为n-型半导体区103的下表面位于p+型漏极层1的上表面上方，使得n-型半导体区103不与p+型漏极层1接触。那么，p-型漂移层2介于n-型半导体区103的下表面和p+型漏极层1的上表面之间。这是因为第二比较例的半导体器件的制造方法不同于该实施例的半导体器件的制造方法，下面将描述它。
在第二比较例的半导体器件的制造工艺中，通过执行与该实施例的半导体器件的制造工艺的步骤S1相同的过程，来制备由p+型漏极层1构成的半导体衬底SUB。然后，如图23所示，在p+型漏极层1上方外延生长p型半导体膜SCF100。更具体地，例如，通过使用CVD方法，在p+型漏极层1上方外延生长其中引入诸如硼(B)的p型杂质的p型半导体层SCF100。
接下来，例如，通过使用离子注入方法，将诸如磷(P)或砷(As)的n型杂质离子IM101引入到p型半导体膜SCF100的上部部分中。此时，n型杂质不被离子注入到被掩膜MSK覆盖的p型半导体膜SCF100区域的区域SCF101中。另一方面，将n型杂质离子IM101注入到p型半导体膜SCF100的区域的区域SCF102中，区域SCF102相邻于区域SCF101并从掩膜MSK暴露。这样，形成有由其中引入p型杂质并且未引入n型杂质的区域SCF101构成的p-型漂移层2。然后，形成有由其中引入n型杂质的区域SCF102构成的n-型半导体区103。注意，下面的制造工艺可以与该实施例的半导体器件的制造工艺的步骤S4至S11相同。
换句话说，在第二比较例的半导体器件中，p-型漂移层2和n-型半导体区103以下述方式形成，其中n型杂质不被离子注入到p型半导体膜SCF100的区域SCF101中，并且p型杂质被离子注入到半导体膜SCF100的、相邻于区域SCF101的区域SCF102中。将p型杂质引入到p型半导体膜SCF100中。p-型漂移层2由其中引入p型杂质并且未引入n型杂质的区域SCF101构成。那么，n-型半导体区103由其中引入n型杂质的区域SCF102构成。
然而，在注入诸如磷(P)或砷(As)的n型杂质离子IM101时的杂质离子IM101的区域，也就是，从杂质离子IM101渗入n型半导体膜SCF的点起到杂质离子IM101停止渗入的点止的深度，比注入诸如硼(B)的p型杂质离子时的杂质离子的范围浅。因此，n-型半导体区103的下表面位于p+型漏极层1的上表面上方，并且n-型半导体区103不与p+型漏极层1接触。那么，由其中未引入n型杂质的区域SCF102构成的p-型漂移层102介于n-型半导体区103的下表面和p+型漏极层1的上表面之间。注意，p-型漂移层2由其中未引入n型杂质的区域SCF101构成，使得p-型漂移层2的下表面与p+型漏极层1的上表面位于同一高度，并且使p-型漂移层2与p+型漏极层1接触。
因此，难以将由p-型漂移层2和n-型半导体区103之间的界面构成的超结结构形成为从半导体SCF100的上表面到达下表面。换句话说，不能在半导体膜SCF100的下部部分中形成超结结构，以致不能增加p-型漂移层2和n-型半导体区103之间的界面的面积。
在第二比较例的这种半导体器件中，在保持p沟道型垂直MOSFET的击穿电压恒定的同时，难以充分降低导通电阻。结果，降低了半导体器件的性能。换句话说，由于不易在p沟道沟槽栅直MOSFET中形成超结结构，所以不能在保持击穿电压恒定的同时，充分降低导通电阻。结果，降低了半导体器件的性能。
<用于执行外延生长的过程的步骤数的描述>
接下来，通过比较第三比较例的半导体器件的制造方法，将描述执行外延生长的过程的步骤数。图25是第三比较例的半导体器件的主要部分的横截面图。图26和27是第三比较例的半导体器件的制造工艺的主要部分的横截面图。
如图25所示，作为p沟道型垂直MOSFET的MOSFET 213，通过p-型漂移层202、n型体层4、p+型源极层5、栅绝缘膜GI1和栅电极GE1形成。此外，该MOSFET 213具有经由侧壁SS201相邻于p-型漂移层202的n-型半导体区203，其中超结结构由p-型漂移层202和n-型半导体区203形成。换句话说，类似于实施例，第三比较例的半导体器件也是包括有超结结构的p沟道沟槽栅垂直MOSFET的半导体器件。
在第三比较例的半导体器件的制造工艺中，通过执行与该实施例的半导体器件的制造工艺的步骤S1和S2相同的过程，外延生长n型半导体膜SCF。然后，如图26所示，在n型半导体膜SCF上方形成由氧化硅膜构成的绝缘膜IF210。接下来，如图26所示，通过使用光刻技术并且通过蚀刻技术，形成由柱形的n型半导体膜SCF构成的n-型半导体区203，以及由n-型半导体区203上方的绝缘膜IF210构成的帽CA211。
接下来，在由p+型漏极层1构成的半导体衬底SUB上方，形成绝缘膜IF200以覆盖n-型半导体区203和帽CA211。然后，如图26所示，通过各向异性蚀刻，形成由绝缘膜IF200的在n-型半导体区203的侧表面上方的部分构成的侧壁SS201。此时，将p+型漏极层1的位于相邻于两个n-型半导体区203之间的部分上表面被暴露。
接下来，如图27所示，在p+型漏极层1上方外延生长p型半导体膜SCF200，以覆盖n-型半导体区203、侧壁SS201和帽CA211。p型半导体膜SCF200是将要在下面的步骤中成为p-型漂移层202的半导体膜。这样，可以得到类似于参考图11描述的结构的结构。注意，下面的制造工艺可以与该实施例的半导体器件的制造工艺相同。
如上所述，在第三比较例的半导体器件的制造工艺中，用于执行半导体的外延生长的步骤数是二。因此，增加了半导体器件的制造工艺的步骤数。结果，可能会增加制造成本。
此外，在第三比较例的半导体器件的制造工艺中，为了形成p-型漂移层202和n-型半导体区203，必须执行形成绝缘膜IF200和执行各向异性蚀刻的步骤。半导体器件的制造工艺的步骤数的增加，可能会导致制造成本的增加。此外，在第三比较例中，在由绝缘膜IF200构成的侧壁SS201中可能会产生缺陷，使得通过产生的缺陷使漏电流能容易地流过侧壁SS201。结果，可能会降低击穿电压。
<本实施例的主要特征和效果>
同时，在本实施例的半导体器件中，p-型漂移层2和n-型半导体区3以下述方式形成，其中p型杂质被离子注入到在半导体衬底SUB上方外延生长的、n型半导体膜SCF的区域SCF1中，并且p型杂质不被离子注入到相邻于区域SCF1的区域SCF2中。p-型漂移层2由其中引入p型杂质的区域SCF1构成。那么，n-型半导体区3由其中未引入p型杂质的区域SCF2构成。
换句话说，在根据本实施例的半导体器件的制造方法中，p型杂质被离子注入到在p型半导体衬底SUB上方外延生长的、n型半导体膜SCF的区域SCF1中，并且p型杂质不被离子注入到区域SCF2中，区域SCF2是n型半导体膜SCF的区域并相邻于区域SCF1。这样，形成了由其中引入p型杂质的区域SCF1构成的p-型漂移层2，以及由其中未引入p型杂质的区域SCF2构成的n-型半导体区3。
在注入诸如硼(B)的p型杂质离子IM1时的杂质离子IM1的范围，也就是，从杂质离子IM1渗入n型半导体膜SCF的点起到杂质离子IM1停止渗入的点止的深度，比在注入诸如磷(P)或砷(As)的n型杂质离子IM101(见图24)时的杂质离子IM101的范围深。因此，p-型漂移层2的下表面与p+型漏极层1的上表面位于同一高度。那么，使p-型漂移层2与p+型漏极层1接触。另一方面，n-型半导体区3由其中未引入p型杂质的区域SCF2构成，使得n-型半导体区3的下表面与p+型漏极层1的上表面位于同一高度。那么，使n-型半导体区3与p+型漏极层1接触。
因此，能够容易地形成由p-型漂移层2和n-型半导体区3之间的界面构成的超结结构，以便从半导体膜SCF的上表面到达下表面。换句话说，也可以在半导体膜SCF的下部部分中，也就是，在半导体膜SCF的接触p+型漏极层1的部分中，形成超结结构。结果，能够增加p-型漂移层2和n-型半导体区3之间的界面的面积。
与第二比较例的半导体器件相比，在具有这种超结结构的本实施例的半导体器件中，能在保持p沟道型垂直MOSFET的击穿电压恒定的同时，充分降低导通电阻，并能提高半导体器件的性能。例如，与使用第二比较例的半导体器件相比，使用本实施例的半导体器件作为逆变器高侧MOSFET，能够简化逆变器的控制电路并能降低p沟道MOSFET的导通电阻。
此外，在本实施例的半导体器件的制造工艺中，用于执行半导体膜的外延生长的步骤数是一。因此，与第三比较例的半导体器件的制造工艺相比，在本实施例的半导体器件的制造工艺中，能够减少半导体器件的制造工艺的步骤数，并能降低制造成本。
另外，在本实施例的半导体器件的制造工艺中，为了形成p-型漂移层2和n-型半导体区3，可以不必执行形成绝缘膜IF200(见图26)和执行各向异性蚀刻的步骤。同样在这一点上，在本实施例的制造工艺中，与第三比较例的半导体器件的制造工艺相比，能够减少步骤数并能降低制造成本。此外，与第三比较例相比，在本实施例中，能够防止或降低由在侧壁SS201(见图26)中产生的缺陷引起的击穿电压的降低。
当在p+型漏极层1上方外延生长n型半导体膜SCF时，与外延生长p型半导体膜SCF100(见图24)的情况相比，由p+型漏极层1内的诸如硼构成的p型杂质，在外延生长之后的热处理等时，很可能会扩散到n型半导体膜SCF中。为此，当通过外延生长在p+型漏极层1上方形成n型半导体膜SCF时，为了防止或减少p型杂质从p+型漏极层1扩散到n型半导体膜SCF中，将极大地限制外延生长之后的处理条件，诸如热处理的条件。因此，鉴于极大地限制处理条件的事实，难以通过外延生长在p+型漏极层1上方形成n型半导体膜SCF，使得在形成的n型半导体膜SCF留在上面的情况下，将p+型漏极层1用作MOSFET的一部分。
另一方面，在本实施例中，通过将p型杂质引入到作为n型半导体膜SCF的主要部分的区域SCF1中，来形成由其中其中引入p型杂质的区域SCF1构成的p-型漂移层2。因此，作为n型半导体膜SCF的主要部分的区域SCF1不被遗留为n型半导体膜SCF。
此外，在本实施例中，形成有由n型半导体膜SCF的剩余区域SCF2构成的n-型半导体区3。然而，即使少量的p型杂质从p+型漏极层1扩散到n-型半导体区3中，也不会显著影响形成在p-型漂移层2和n-型半导体区3之间的界面中的超结结构。
换句话说，本发明人首次发现，通过以在留下作为不同于n型半导体膜SCF的主要部分的部分的区域SCF2的情况下形成n-型半导体区3的方式，利用在过去难以实现的、在p+型漏极层1上方外延生长n型半导体膜SCF，能形成良好的超结结构。
注意，在第三比较例的半导体器件的制造工艺中，如参考图27所述，当以下列步骤外延生长将要成为p-型漂移层202的、p型半导体膜SCF200时，p型杂质可能会从p+型漏极层1扩散到n型半导体膜SCF中。为此，将极大限制外延生长p型半导体膜SCF200的处理条件。结果，难以外延生长高质量的p型半导体膜SCF200。
基于实施例已经具体地描述了本发明人制造的本发明。然而，不用说，本发明不限于上述实施例，且在本发明的范围内可以制造各种变更和修改。

Claims (14)

1.一种半导体器件制造方法，包括以下步骤：
(a)制备p型半导体衬底；
(b)在所述半导体衬底上方外延生长n型半导体膜；
(c)将p型第一杂质的离子注入到所述半导体膜的第一区域中，并且不将所述第一杂质的离子注入到所述半导体膜的第二区域中，以形成由被引入所述第一杂质的所述第一区域构成的p型第一半导体区以及由未被引入所述第一杂质的所述第二区域构成的n型第二半导体区，所述第二区域与所述第一区域相邻；
(d)形成从所述半导体膜的上表面到达所述第一半导体区的中间的第一凹槽；
(e)在所述第一凹槽的内壁中形成栅绝缘膜；
(f)在所述栅绝缘膜上方形成栅电极以便填充所述第一凹槽；
(g)在所述第一半导体区的上部部分以及所述第二半导体区的上部部分中形成n型第三半导体区；
(h)在所述第三半导体区的上部部分中形成p型第四半导体区；
(i)形成接触所述第三半导体区和所述第四半导体区的源电极；和
(j)形成电耦合到所述半导体衬底的漏电极，
其中，由所述第一半导体区、所述第三半导体区、所述第四半导体区、所述栅绝缘膜和所述栅电极形成晶体管。
2.根据权利要求1所述的半导体器件制造方法，
其中，使在(c)步骤中形成的所述第一半导体区与所述半导体衬底接触。
3.根据权利要求1所述的半导体器件制造方法，
其中，在(b)步骤中外延生长被引入n型第二杂质的所述半导体膜，
其中，在(c)步骤中形成由被引入所述第二杂质并且未被引入所述第一杂质的所述第二区域构成的所述n型第二半导体区，
其中，在(g)步骤中通过将n型第三杂质的离子注入到所述第一半导体区的上部部分中和所述第二半导体区的上部部分中来形成所述第三半导体区，并且
其中，在(g)步骤中形成的所述第三半导体区中的所述第三杂质的浓度高于在(c)步骤中形成的所述第二半导体区中的所述第二杂质的浓度。
4.根据权利要求1所述的半导体器件制造方法，
其中，(c)步骤包括以下步骤：
(c1)通过掩膜来覆盖所述第二区域并且从所述掩膜暴露所述第一区域；
(c2)通过将所述第一杂质的离子注入到从所述掩膜暴露的所述第一区域中，并且通过不将所述第一杂质的离子注入到被所述掩膜覆盖的所述第二区域中，来形成所述第一半导体区和所述第二半导体区；和
(c3)在(c2)步骤之后去除覆盖所述第二区域的所述掩膜。
5.根据权利要求1所述的半导体器件制造方法，
其中，(i)步骤包括以下步骤：
(i1)形成穿过所述第四半导体区并且到达所述第三半导体区的第二凹槽；和
(i2)形成所述源电极以便填充所述第二凹槽。
6.根据权利要求1所述的半导体器件制造方法，
其中，在(b)步骤中，所述半导体膜被外延生长在所述半导体衬底的第一主表面上方，
其中，在(j)步骤中，所述漏电极被形成在所述半导体衬底的与所述第一主表面相反的第二主表面上方。
7.根据权利要求5所述的半导体器件制造方法，
其中，在(i1)步骤中，所述第二凹槽被形成为穿过所述第四半导体区并且到达所述第三半导体区的位于所述第二半导体区上方的部分。
8.根据权利要求1所述的半导体器件制造方法，
其中，由所述晶体管来形成逆变器。
9.根据权利要求1所述的半导体器件制造方法，
其中，所述第三半导体区的下表面比所述第一凹槽的底部高。
10.根据权利要求1所述的半导体器件制造方法，
其中，使所述第三半导体区和所述第四半导体区与所述栅绝缘膜接触。
11.一种半导体器件，包括：
p型半导体衬底；
p型第一半导体区，所述第一半导体区形成在所述半导体衬底上方；
n型第二半导体区，所述第二半导体区与所述第一半导体区相邻地形成在所述半导体衬底上方；
n型第三半导体区，所述第三半导体区形成在所述第一半导体区上方和所述第二半导体区上方；
p型第四半导体区，所述第四半导体区形成在所述第三半导体区上方；
第一凹槽，所述第一凹槽在穿过所述第四半导体区并且穿过所述第三半导体区之后到达所述第一半导体区；
栅绝缘膜，所述栅绝缘膜形成在所述第一凹槽的内壁中；
栅电极，所述栅电极形成在所述栅绝缘膜上方以便填充所述第一凹槽；
源电极，所述源电极接触所述第三半导体区和所述第四半导体区；和
漏电极，所述漏电极电耦合到所述半导体衬底；
其中，由所述第一半导体区、所述第三半导体区、所述第四半导体区、所述栅绝缘膜和所述栅电极形成晶体管，
其中，通过将p型第一杂质的离子注入到在所述半导体衬底上方外延生长的n型半导体膜的第一区域中，并且通过不将所述第一杂质的离子注入到所述半导体膜的第二区域中，来形成所述第一半导体区和所述第二半导体区，所述第二区域与所述第一区域相邻，
其中，所述第一半导体区由被引入所述第一杂质的所述第一区域构成，并且
其中，所述第二半导体区由未被引入所述第一杂质的所述第二区域构成。
12.根据权利要求11所述的半导体器件，
其中，使所述第一半导体区与所述半导体衬底接触。
13.根据权利要求11所述的半导体器件，
其中，将n型第二杂质引入到所述半导体膜中，
其中，所述第二半导体区由被引入所述第二杂质并且未被引入所述第一杂质的所述第二区域构成，
其中，将n型第三杂质引入到所述第三半导体区中，并且
其中，所述第三半导体区中的所述第三杂质的浓度高于所述第二半导体区中的所述第二杂质的浓度。
14.根据权利要求11所述的半导体器件，
其中，由所述晶体管来形成逆变器。
CN201610082172.7A 2015-02-16 2016-02-05 半导体器件制造方法及半导体器件 Active CN105895529B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-027266 2015-02-16
JP2015027266A JP6514519B2 (ja) 2015-02-16 2015-02-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN105895529A true CN105895529A (zh) 2016-08-24
CN105895529B CN105895529B (zh) 2021-10-29

Family

ID=56622497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610082172.7A Active CN105895529B (zh) 2015-02-16 2016-02-05 半导体器件制造方法及半导体器件

Country Status (3)

Country Link
US (2) US9954094B2 (zh)
JP (1) JP6514519B2 (zh)
CN (1) CN105895529B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI712105B (zh) * 2019-10-31 2020-12-01 新唐科技股份有限公司 半導體裝置與其製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3432361B1 (en) * 2017-07-19 2022-05-04 Centre National De La Recherche Scientifique Diamond mis transistor
CN113841232A (zh) 2019-05-20 2021-12-24 罗姆股份有限公司 半导体装置
CN112530805B (zh) * 2019-09-19 2022-04-05 无锡华润上华科技有限公司 横向双扩散金属氧化物半导体器件及制作方法、电子装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475864B1 (en) * 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer
CN1734785A (zh) * 2004-08-04 2006-02-15 罗姆股份有限公司 半导体装置及其制造方法
JP2007013003A (ja) * 2005-07-01 2007-01-18 Denso Corp 半導体装置およびその製造方法
CN102074561A (zh) * 2009-11-24 2011-05-25 力士科技股份有限公司 一种沟槽金属氧化物半导体场效应管及其制造方法
US20110241110A1 (en) * 2010-04-06 2011-10-06 Shengan Xiao Terminal structure for superjunction device and method of manufacturing the same
CN102214691A (zh) * 2010-04-09 2011-10-12 力士科技股份有限公司 一种沟槽金属氧化物半导体场效应管及其制造方法
CN102244095A (zh) * 2010-05-11 2011-11-16 力士科技股份有限公司 一种功率半导体器件
CN102623501A (zh) * 2011-01-28 2012-08-01 万国半导体股份有限公司 带有增强型源极-金属接头的屏蔽栅极沟槽金属氧化物半导体场效应管
CN102856380A (zh) * 2011-06-27 2013-01-02 力士科技股份有限公司 一种沟槽式金属氧化物半导体场效应管
CN103137698A (zh) * 2011-11-23 2013-06-05 力士科技股份有限公司 一种金属氧化物半导体场效应晶体管及制造方法
CN103972291A (zh) * 2013-02-05 2014-08-06 瑞萨电子株式会社 半导体器件及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885078B2 (en) * 2001-11-09 2005-04-26 Lsi Logic Corporation Circuit isolation utilizing MeV implantation
JP4088063B2 (ja) * 2001-11-14 2008-05-21 株式会社東芝 パワーｍｏｓｆｅｔ装置
JP3652322B2 (ja) * 2002-04-30 2005-05-25 Ｎｅｃエレクトロニクス株式会社 縦型ｍｏｓｆｅｔとその製造方法
JP2004172541A (ja) * 2002-11-22 2004-06-17 Renesas Technology Corp 半導体装置の製造方法
KR100486609B1 (ko) * 2002-12-30 2005-05-03 주식회사 하이닉스반도체 이중 도핑구조의 초박형 에피채널 피모스트랜지스터 및그의 제조 방법
JP5259920B2 (ja) 2004-08-04 2013-08-07 ローム株式会社 半導体装置およびその製造方法
JP2007012858A (ja) 2005-06-30 2007-01-18 Toshiba Corp 半導体素子及びその製造方法
US9368614B2 (en) * 2008-08-20 2016-06-14 Alpha And Omega Semiconductor Incorporated Flexibly scalable charge balanced vertical semiconductor power devices with a super-junction structure
JP2010206096A (ja) * 2009-03-05 2010-09-16 Toshiba Corp 半導体装置及びその製造方法
US9443974B2 (en) 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9425306B2 (en) 2009-08-27 2016-08-23 Vishay-Siliconix Super junction trench power MOSFET devices
US20120018800A1 (en) * 2010-07-22 2012-01-26 Suku Kim Trench Superjunction MOSFET with Thin EPI Process
US8435853B2 (en) * 2010-08-30 2013-05-07 Infineon Technologies Ag Method for forming a semiconductor device, and a semiconductor with an integrated poly-diode
CN102110716B (zh) * 2010-12-29 2014-03-05 电子科技大学 槽型半导体功率器件
JP5510404B2 (ja) * 2011-07-11 2014-06-04 トヨタ自動車株式会社 半導体装置、及び、半導体装置の製造方法
KR101360070B1 (ko) * 2012-12-27 2014-02-12 현대자동차 주식회사 반도체 소자 및 그 제조 방법
US8901623B2 (en) * 2013-02-18 2014-12-02 Infineon Technologies Austria Ag Super junction semiconductor device with overcompensation zones
US9166005B2 (en) * 2013-03-01 2015-10-20 Infineon Technologies Austria Ag Semiconductor device with charge compensation structure
US9112022B2 (en) * 2013-07-31 2015-08-18 Infineon Technologies Austria Ag Super junction structure having a thickness of first and second semiconductor regions which gradually changes from a transistor area into a termination area
US9099320B2 (en) * 2013-09-19 2015-08-04 Force Mos Technology Co., Ltd. Super-junction structures having implanted regions surrounding an N epitaxial layer in deep trench

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475864B1 (en) * 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer
CN1734785A (zh) * 2004-08-04 2006-02-15 罗姆股份有限公司 半导体装置及其制造方法
JP2007013003A (ja) * 2005-07-01 2007-01-18 Denso Corp 半導体装置およびその製造方法
CN102074561A (zh) * 2009-11-24 2011-05-25 力士科技股份有限公司 一种沟槽金属氧化物半导体场效应管及其制造方法
US20110241110A1 (en) * 2010-04-06 2011-10-06 Shengan Xiao Terminal structure for superjunction device and method of manufacturing the same
CN102214691A (zh) * 2010-04-09 2011-10-12 力士科技股份有限公司 一种沟槽金属氧化物半导体场效应管及其制造方法
CN102244095A (zh) * 2010-05-11 2011-11-16 力士科技股份有限公司 一种功率半导体器件
CN102623501A (zh) * 2011-01-28 2012-08-01 万国半导体股份有限公司 带有增强型源极-金属接头的屏蔽栅极沟槽金属氧化物半导体场效应管
CN102856380A (zh) * 2011-06-27 2013-01-02 力士科技股份有限公司 一种沟槽式金属氧化物半导体场效应管
CN103137698A (zh) * 2011-11-23 2013-06-05 力士科技股份有限公司 一种金属氧化物半导体场效应晶体管及制造方法
CN103972291A (zh) * 2013-02-05 2014-08-06 瑞萨电子株式会社 半导体器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI712105B (zh) * 2019-10-31 2020-12-01 新唐科技股份有限公司 半導體裝置與其製造方法

Also Published As

Publication number Publication date
JP6514519B2 (ja) 2019-05-15
US10236374B2 (en) 2019-03-19
US20180204943A1 (en) 2018-07-19
JP2016152242A (ja) 2016-08-22
US9954094B2 (en) 2018-04-24
US20160240654A1 (en) 2016-08-18
CN105895529B (zh) 2021-10-29

Similar Documents

Publication Publication Date Title
JP4129306B2 (ja) 電界効果によって制御可能な縦形半導体デバイス及びその製造方法
CN101556956B (zh) 集成有感应晶体管的分立功率金属氧化物半导体场效应晶体管
CN203481223U (zh) 半导体器件
US8546221B2 (en) Voltage converter and systems including same
KR20110079551A (ko) 쇼트키 다이오드와 일체형으로 구성된 전압 컨버터 및 전압 컨버터를 포함하는 시스템
US20170069751A1 (en) Vertical power mosfet
CN105895529A (zh) 半导体器件制造方法及半导体器件
CN104253122A (zh) 半导体封装件
CN102738036B (zh) 晶圆级mosfet金属化
US8492225B2 (en) Integrated trench guarded schottky diode compatible with powerdie, structure and method
US9570553B2 (en) Semiconductor chip with integrated series resistances
CN104009071B (zh) 半导体装置
CN104157648B (zh) 具有开关元件和续流二极管的半导体装置及其控制方法
WO2012141121A1 (ja) 半導体装置
DE102011056937A1 (de) Die-Gehäuse
US20190229180A1 (en) Integrated trench capacitor formed in an epitaxial layer
CN202721131U (zh) 一种垂直型半导体器件
JP2012209330A (ja) 半導体装置
JP6963982B2 (ja) 半導体装置およびその製造方法
DE102018121308A1 (de) Transistorpackung mit dreipoligem Clip
CN215815878U (zh) 具有隔离结构的集成式芯片
JP3293603B2 (ja) 電力用半導体装置
US20230402541A1 (en) Lateral oriented metal-oxide-semiconductor, mos device comprising a semiconductor body
KR101014237B1 (ko) 전력용 반도체 장치 및 그 제조 방법
CN104347710B (zh) 一种vdmos器件的条形元胞结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant