DE102005020895A1 - Oszillator einer Halbleiterspeichereinrichtung - Google Patents

Oszillator einer Halbleiterspeichereinrichtung Download PDF

Info

Publication number
DE102005020895A1
DE102005020895A1 DE102005020895A DE102005020895A DE102005020895A1 DE 102005020895 A1 DE102005020895 A1 DE 102005020895A1 DE 102005020895 A DE102005020895 A DE 102005020895A DE 102005020895 A DE102005020895 A DE 102005020895A DE 102005020895 A1 DE102005020895 A1 DE 102005020895A1
Authority
DE
Germany
Prior art keywords
voltage
reference voltage
oscillator
output terminal
voltage generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005020895A
Other languages
English (en)
Inventor
Sam Kyu Icheon-si Won
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE102005020895A1 publication Critical patent/DE102005020895A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Pulse Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Es werden ein Oszillator einer Halbleiterspeichereinrichtung, in welcher eine Referenzspannung erzeugt wird, welche sich flexibel entsprechend der Verschiebung in einer Versorgungsspannung verschiebt, und ein Referenztakt erzeugt, wobei die Referenzspannung benutzt wird. Damit ist es möglich, den Referenztakt zu erzeugen, welcher einen konstanten Zyklus, ungeachtet der Verschiebung, in der Versorgungsspannung besitzt, welcher die Periodendauer interner Steuersignale von Einrichtungen konstant halten kann, wie z. B. eine Zeitglied- und eine Pumpschaltung, welche zu dem Referenztakt synchronisiert sind.

Description

  • Hintergrund
  • Bereich der Erfindung
  • Die vorliegende Erfindung bezieht sich auf einen Oszillator einer Halbleiterspeichereinrichtung, und speziell auf einen Oszillator einer Halbleiterspeichereinrichtung, in welchem die Zeitdauer eines internen Steuersignals konstant gehalten werden kann, indem ein Referenztakt erzeugt wird, welcher einen konstanten Taktzyklus ungeachtet der Änderung in einer Versorgungsspannung besitzt.
  • In einem Halbleiterchip wird ein Oszillator benutzt, um einen Referenztakt einer Pumpe oder eines Zeitgliedes zu erzeugen. Der Referenztakt, welcher für das Zeitglied benutzt wird, spielt eine wichtige Rolle für das Entscheiden über die Periodendauer eines Steuersignals, welches in dem Chip benutzt wird. Ebenso hat die Änderung im Zyklus des Referenztaktes Einfluss auf die Spezifikation eines Produktes.
  • Beispielsweise ist bei Flash-Speichereinrichtungen vom NAND-Typ eine Änderung im Zyklus des Referenztaktes eng einer Lesezugriffszeit verbunden, welches eine Zeit ist, welche für das Lesen von Daten von den Speicherzellen benötigt wird. Wenn der Zyklus des Referenztaktes kleiner wird, nimmt die Lesezugriffszeit ab. In diesem Fall tritt jedoch ein Fall auf, bei welchem Daten der Speicherzelle nicht exakt gelesen werden, da alle Steuersignale einer internen Chip-Operation gekürzt werden.
  • Da der Oszillator, wie oben beschrieben, eine große Wirkung auf die Operation eines Chips hat, muss er so gestaltet werden, dass er weniger empfindlich gegenüber der Veränderung von PVT (Process/Voltage/Temperature bzw. Prozess/Spannung/Temperatur) ist. In einem herkömmlichen Oszillator verändert sich jedoch ein Taktzyklus häufig bezüglich der Variation einer Versorgungsspannung. Deshalb ist es sehr schwierig, die Periodendauer interner Steuersignale konstant zu halten.
    •
  • Zusammenfassung der Erfindung
  • Entsprechend wurde die vorliegende Erfindung in Betracht der obigen Probleme gemacht, und es ist eine Aufgabe der vorliegenden Erfindung, einen Oszillator einer Halbleiterspeichereinrichtung zu liefern, in welchem die Periodendauer eines internen Steuersignales durch Erzeugen eines Referenztaktes konstant gehalten werden kann, welcher einen konstanten Taktzyklus besitzt, ungeachtet einer Veränderung in einer Versorgungsspannung.
  • Um obige Aufgabe zu erreichen, wird entsprechend einem Gesichtspunkt der vorliegenden Erfindung ein Oszillator einer Halbleiterspeichereinrichtung geliefert, in welchem der Oszillator eine Referenzspannung und eine Spannung, welche entsprechend einem vorher festgelegten RC-Verzögerungswert erzeugt ist, vergleicht und einen Referenztakt entsprechend dem Ergebnis des Vergleichs erzeugt, wobei der Oszillator einen Referenzspannungsgenerator zum Erzeugen der Referenzspannung in einer derartigen Weise besitzt, um flexibel die entsprechende Verschiebung in einer Versorgungsspannung zu verschieben.
  • Entsprechend einem anderen Gesichtspunkt der vorliegenden Erfindung wird ein Oszillator einer Halbleiterspeichereinrichtung geliefert, welcher aufweist: einen ersten Spannungsgenerator, welcher eine erste Spannung entsprechend einem ersten RC-Verzögerungswert erzeugt, einen zweiten Spannungsgenerator, welcher eine zweite Spannung entsprechend einem zweiten RC-Verzögerungswert erzeugt, einen Referenzspannungsgenerator zum Erzeugen einer Referenzspannung, welche sich flexibel entsprechend der Verschiebung in einer Versorgungsspannung verschiebt, einen ersten Komparator zum Vergleichen der ersten Spannung und der Referenzspannung, einen zweiten Komparator zum Vergleichen der zweiten Spannung und der Referenzspannung und logische Kombinationseinheiten zum Latchen bzw. Verklinken von Ausgangssignalen der ersten und zweiten Komparatoren, um einen Referenztakt zu erzeugen.
    •
  • Kurze Beschreibung der Zeichnungen
  • 1 ist ein Schaltbild, welches einen Oszillator einer Halbleiterspeichereinrichtung entsprechend einer Ausführungsform der vorliegenden Erfindung zeigt; und
  • 2 zeigt eine Betriebswellenform des Oszillators, welcher in 1 gezeigt wird.
  • Detaillierte Beschreibung der bevorzugten Ausführungsformen
  • Nun werden die bevorzugten Ausführungsformen entsprechend der vorliegenden Erfindung mit Bezug auf die beigefügten Zeichnungen beschrieben. Da die Ausführungsformen für den Zweck vorgesehen sind, dass Fachleute in der Lage sind, die vorliegende Erfindung zu verstehen, können sie auf verschiedene Weise modifiziert werden, und der Umfang der vorliegenden Erfindung ist nicht durch die nachfolgend beschriebenen Ausführungsformen begrenzt.
  • 2 ist ein Schaltbild, welches einen Oszillator einer Halbleiterspeichereinrichtung entsprechend einer Ausführungsform der vorliegenden Erfindung zeigt. Beispielsweise wird ein Oszillator vom RC-Typ in 1 gezeigt.
  • Mit Bezug auf 1 beinhaltet die Halbleiterspeichereinrichtung: eine Referenzspannungserzeugungsschaltung zum flexiblen Verschieben von Spannungen VA und VB, welche einen vorher festgelegten Spannungspegel besitzen, welche entsprechend den RC-Verzögerungswerten erzeugt werden, welche jeweils durch erste und zweite Spannungserzeugungsschaltungen 11 und 12 eingestellt werden, und eine Zielreferenzspannung Vref, welche der Veränderung in einer Versorgungsspannung Vcc entspricht.
  • Die Referenzspannungs-Erzeugungsschaltung 13 erzeugt die Referenzspannung Vref durch Aufteilen der Versorgungsspannung Vcc entsprechend einem Freigabebalkensignal ENb. Bis hierher kann die Referenzspannungs-Erzeugungsspannung 13 beinhalten: einen PMOS-Transistor MP3, Widerstände R3 und R4, welche seriell zwischen einer Versorgungsspannungsquelle und einer Erdspannungsquelle angeschlossen sind, wobei der PMOS-Transistor MP3 entsprechend dem Freigabebalkensignal ENb durchgeschaltet ist. Die Referenzspannung Vref kann in folgender Gleichung 1 ausgedrückt werden. Zu dieser Zeit wird eine Schwellwertspannung des PMOS-Transistors MP3 außer Acht gelassen. Vref = [R3/(R3 + R4)] × Vcc (1)
  • Wie in Gleichung 1 gezeigt wird, wird die Referenzspannung Vref entsprechend den Widerständen R3, R4 und der Versorgungsspannung Vcc festgelegt. Die Widerstände R3, R4 haben festgelegte konstante Werte, und der Wert der Referenzspannung Vref ist damit entsprechend der Versorgungsspannung Vcc festgelegt. Mit anderen Worten, die Versorgungsspannung Vcc ist eine Funktion der Referenzspannung Vref, und der Wert der Referenzspannung Vref wird abhängig von der Versorgungsspannung Vcc in proportionaler Weise festgelegt.
  • Die ersten und zweiten Spannungserzeugungsschaltungen 11, 12 erzeugen die Spannungen VA, VB, welche einen unterschiedlichen Spannungspegel abhängig von den eingestellten RC-Verzögerungswerten besitzen. Die erste Spannungserzeugungsschaltung 11 dient zum Invertieren eines Signals, welches an einem ersten Ausgangsanschluss Q einer logischen Kombination 16 ausgegeben wird. Die zweite Spannungserzeugungsschaltung 12 dient dazu, ein Signal zu invertieren, welches an einem zweiten Ausgangsanschluss /Q der logischen Kombinationseinheit 16 ausgegeben wird.
  • In der ersten Spannungserzeugungsschaltung 11 wird der RC-Verzögerungswert durch einen Widerstand R1 und einen Kondensator C1 festgelegt. Entsprechend nimmt die Spannung VA allmählich entsprechend dem Betrag des Widerstandes R1 und des Kondensators C1 zu, abhängig von dem Signal des ersten Ausgangsanschlusses Q der logischen Kombinationseinheit 16. Bis hierher beinhaltet die erste Spannungserzeugungsschaltung 11: einen PMOS-Transistor MP1 und einen NMOS-Transistor MN1, welche seriell zwischen einer Versorgungsspannungsquelle und einer Erdspannungsquelle angeschlossen sind, und sie dienen als Inverter zum Invertieren des Signals des ersten Ausgangsanschlusses Q der logischen Kombinationseinheit 16, einen Widerstand R1, welcher zwischen dem PMOS-Transistor MP1 und dem NMOS-Transistor MN1 angeschlossen ist, und einen Kondensator C1, welcher mit dem NMOS-Transistor MN1 in einer parallelen Weise verbunden ist.
  • In der zweiten Spannungserzeugungsschaltung 12 wird der RC-Verzögerungswert durch einen Widerstand R2 und einen Kondensator C2 festgelegt. Deshalb erhöht sich allmählich die Spannung VB entsprechend dem Betrag des Widerstandes R2 und des Kondensators C2, abhängig von dem Signal des zweiten Ausgangsanschlusses /Q der logischen Kombinationseinheit 16. Zu diesem Zweck beinhaltet die zweite Spannungserzeugungsschaltung 12: einen PMOS-Transistor MP2 und einen NMOS-Transistor MN2, welche seriell zwischen einer Versorgungsspannungsquelle und einer Erdspannungsquelle angeschlossen sind, und dienen als Inverter für das Invertieren des Signals des zweiten Ausgangsanschlusses /Q der logischen Kombinationseinheit 16, einen Widerstand R2, welcher zwischen dem PMOS-Transistor MP2 und dem NMOS-Transistor MN2 angeschlossen ist, und einen Kondensator C2, welcher zwischen dem NMOS-Transistor MN2 in einer parallelen Weise angeschlossen ist.
  • Ein erster Komparator 14 wird durch das Freigabebalkensignal ENb freigegeben, vergleicht die Spannung VA der ersten Spannungserzeugungsschaltung 11 und der Referenzspannung Vref und gibt eine Spannung Vout1 aus, welche einen vorher festgelegten Spannungspegel (HOCH- oder NIEDRIG-Pegel) entsprechend dem Vergleichsergebnis besitzt. Beispielsweise kann der erste Komparator 14 freigegeben werden, wenn das Freigabebalkensignal ENb auf einem NIEDRIG-Pegel ist. In einem Zustand, bei welchem der erste Komparator 14 freigegeben wird, wenn die Spannung VA niedriger als die Referenzspannung Vref ist, gibt der erste Komparator 14 die Ausgangsspannung Vout1 mit einem HOCH-Pegel aus. Auf der anderen Seite, wenn die Spannung VA höher als die Referenzspannung Vref ist, gibt der erste Komparator 14 die Ausgangsspannung Vout1 mit einem NIEDRIG-Pegel aus.
  • Auf die gleiche Weise wie der erste Komparator 14 wird ein zweiter Komparator 15 entsprechend dem Freigabebalkensignal ENb freigegeben und vergleicht die Spannung VB der zweiten Spannungserzeugungsschaltung 12 und der Referenzspannung Vref und gibt die Spannung Vout2 aus, welche einen vorher festgelegten Pegel entsprechend dem Vergleichsergebnis zeigt. Wenn z.B. das Freigabebalkensignal ENb auf einem NIEDRIG-Pegel ist, wird der zweite Komparator 15 freigegeben. In einem Zustand, bei welchem der zweite Komparator 15 freigegeben ist, wenn die Spannung VB niedriger als die Referenzspannung Vref ist, gibt der zweite Komparator 15 die Ausgangsspannung Vout2 mit einem HOCH-Pegel aus. Auf der anderen Seite, wenn die Spannung VB höher als die Referenzspannung Vref ist, gibt der zweite Komparator 15 die Ausgangsspannung Vout2 mit einem NIEDRIG-Pegel aus.
  • Die logische Kombinationseinheit 16 kann aus einem SR-Latch bzw. einer SR-Klinke zum Latchen der Ausgangsspannungen Vout1, Vout2 der ersten und zweiten Komparatoren 14, 15 aufgebaut sein. Die logische Kombinationseinheit 16 beinhaltet: ein NAND-Gate NAND1 zum Ausführen einer NAND-Operation an der Ausgangsspannung Vout1 des ersten Komparators 14 und einem Signal des zweiten Ausgangsanschlusses /Q und ein NAND-Gate NAND2 zum Ausführen einer NAND-Operation an dem Ausgangsanschluss Vout2 des zweiten Komparators 15 und einem Signal des ersten Ausgangsanschlusses Q.
  • Beispielsweise kann das NAND-Gate NAND1 ein Signal von einem HOCH-Pegel ausgeben, umgeachtet der Ausgangsspannung Vout1, wenn ein Ausgangssignal des zweiten Ausgangsanschlusses /Q auf einem NIEDRIG-Pegel ist, und kann ein Signal mit einem NIEDRIG-Pegel oder einem HOCH-Pegel ausgeben, entsprechend der Ausgangsspannung Vout1, wenn das Ausgangssignal des zweiten Ausgangsanschlusses /Q auf einem HOCH-Pegel ist. D.h., wenn die Ausgangsspannung Vout1 auf einem NIEDRIG-Pegel ist, gibt das NAND-Gate NAND1 das Signal mit HOCH-Pegel aus. Wenn die Ausgangsspannung Vout1 auf dem HOCH-Pegel ist, gibt das NAND-Gate NAND1 das Signal mit NIEDRIG-Pegel aus. Das NAND-Gate NAND2 gibt ein Signal mit einem HOCH-Pegel aus, ungeachtet der Ausgangsspannung Vout2, wenn das Ausgangssignal des ersten Ausgangsanschlusses Q auf einem NIEDRIG-Pegel ist, und gibt ein Signal mit einem NIEDRIG-Pegel entsprechend der Ausgangsspannung Vout2 aus, wenn das Ausgangssignal des ersten Ausgangsanschlusses Q auf einem HOCH-Pegel ist. Mit anderen Worten, wenn die Ausgangsspannung Vout2 auf dem NIEDRIG-Pegel ist, gibt das NAND-Gate NAND2 das Signal mit HOCH-Pegel aus. Wenn die Ausgangsspannung Vout2 auf dem HOCH-Pegel ist, gibt das NAND-Gate NAND2 das Signal mit NIEDRIG-Pegel aus.
  • Der Oszillator der Speichereinrichtung entsprechend einer bevorzugten Ausführungsform der vorliegenden Erfindung kann ferner erste und zweite Einstelleinheiten beinhalten, um den Ausgangsanschluss des ersten Komparators 14 bei einem HOCH-Pegel und den Ausgangsanschluss des zweiten Komparators 15 bei einem NIEDRIG-Pegel zu halten, um einen Anfangswert des Oszillators einzustellen.
  • Die erste Einstelleinheit beinhaltet einen PMOS-Transistor MP4, welcher zwischen einer Versorgungsspannungsquelle und dem Ausgangsanschluss des ersten Komparators 14 angeschlossen ist und welcher entsprechend einem Freigabesignal EN eingeschaltet wird. Die zweite Einstelleinheit beinhaltet einen NMOS-Transistor MN3, welcher zwischen einer Erdspannungsquelle und dem Ausgangsanschluss des zweiten Komparators 15 angeschlossen ist und entsprechend einem Freigabebalkensignal ENb eingeschaltet wird.
  • Betriebscharakteristika des Oszillators der Halbleitereinrichtung, welche oben beschrieben wurde, wird nachfolgend mit Bezug auf eine Betriebswellenform der 2 beschrieben.
  • Wie in 2 gezeigt wird, wird in einer Anfangsstufe, da das Freigabesignal EN mit einem NIEDRIG-Pegel eingegeben wird, der Oszillator gesperrt. Zu dieser Zeit erhält die Ausgangsspannung Vout1 des ersten Komparators 14 einen HOCH-Pegel mit Hilfe des PMOS-Transistors MP4. Auf der anderen Seite erhält die Ausgangsspannung Vout2 des zweiten Komparators 15 einen NIEDRIG-Pegel mit Hilfe des NMOS-Transistors MN3. Entsprechend erhält der erste Ausgangsanschluss Q der logischen Kombinationseinheit 16 einen NIEDRIG-Pegel, und der zweite Ausgangsanschluss /Q desselben erhält einen HOCH-Pegel.
  • Wenn in diesem Zustand der Oszillator freigegeben wird, da sich das Freigabesignal EN vom NIEDRIG-Pegel auf den HOCH-Pegel verschiebt, schaltet der PMOS-Transistor MP3 durch, und die Referenzspannung Vref wird entsprechend der Versorgungsspannung Vcc erzeugt. Außerdem, da der PMOS-Transistor MP1 entsprechend dem Signal mit NIEDRIG-Pegel des ersten Ausgangsanschlusses Q durchgeschaltet ist, nimmt die Spannung VA langsam auf den RC-Verzögerungswert des Widerstandes R1 und des Kondensators Cl entsprechend der Versorgungsspannung Vcc zu. Nachdem eine vorher festgelegte Zeit verstrichen ist, verschiebt sich der erste Komparator 14, wenn die Spannung VA über die Referenzspannung Vref ansteigt, vom HOCH-Pegel auf einen NIEDRIG-Pegel. Entsprechend verschiebt sich der erste Ausgangsanschluss Q der logischen Kombinationseinheit 16 vom NIEDRIG-Pegel auf einen HOCH-Pegel, und der zweite Ausgangsan schluss /Q desselben verschiebt sich vom HOCH-Pegel auf einen NIEDRIG-Pegel. Da sich der zweite Ausgangsanschluss /Q auf den NIEDRIG-Pegel verschiebt, schaltet der PMOS-Transistor MP2 durch, und die Spannung VB steigt langsam in Richtung des RC-Verzögerungswertes des Widerstandes R2 und des Kondensators C2 entsprechend der Versorgungsspannung Vcc an. Nachdem eine vorher festgelegte Zeit verstrichen ist, verschiebt sich der zweite Komparator 15, wenn die Spannung VB über die Referenzspannung Vref ansteigt, vom HOCH-Pegel auf einen NIEDRIG-Pegel. Deshalb verschiebt sich der zweite Ausgangsanschluss /Q der logischen Kombinationseinheit 16 vom NIEDRIG-Pegel auf einen HOCH-Pegel, und der zweite Ausgangsanschluss Q verschiebt sich deshalb vom HOCH-Pegel auf einen NIEDRIG-Pegel. Wenn dieser Prozess wiederholt durchgeführt wird, wird ein Takt CLK, welcher einen vorher festgelegten Zyklus besitzt, erzeugt.
  • Währenddessen wird der Zyklus des Taktes CLK, welcher von dem Oszillator der Halbleiterspeichereinrichtung entsprechend einer bevorzugten Ausführungsform der vorliegenden Erfindung ausgegeben wird, konstant gehalten. Der Grund hierfür wird wie folgt beschrieben.
  • Zuerst kann der Taktzyklus T des Oszillators der Halbleitereinrichtung mit der folgenden Gleichung 2 ausgedrückt werden. T = 2 × RC × In[1 + Vref/(Vcc – Vref)] (2)
  • Nach Gleichung 2 ist der Taktzyklus T eine Funktion der Versorgungsspannung Vcc. Nimmt man an, dass die Referenzspannung Vref konstant bleibt, wenn die Versorgungsspannung Vcc zunimmt, so nimmt der Taktzyklus T ab. D.h., der Taktzyklus T verschiebt sich häufig in Abhängigkeit von der Verschiebung der Versorgungsspannung Vcc.
  • Entsprechend ist der Oszillator der Halbleitereinrichtung so aufgebaut, dass sich die Referenzspannung Vref flexibel entsprechend der Verschiebung der Versorgungsspannung Vcc verschiebt. Mit anderen Worten, die Referenzspannung Vref steigt an oder nimmt ab, proportional zur Versorgungsspannung Vcc. Als Ergebnis kann die Referenzspannung Vref in folgender Gleichung 3 ausgedrückt werden. Vref = a × Vcc (3)
  • Nach Gleichung 3 kann der Taktzyklus T, wenn die Referenzspannung Vref sich proportional zur Versorgungsspannung Vcc verschiebt, in folgender Gleichung 4 ausgedrückt werden. T = 2 × RC × In[1 + a/(1 – a)] (4)
  • Wie in Gleichung 4 gezeigt wird, kann der Taktzyklus T des Oszillators der Halbleiterspeichereinrichtung ungeachtet der Verschiebung der Versorgungsspannung Vcc konstant gehalten werden.
  • Wie oben entsprechend der vorliegenden Erfindung beschrieben, wird eine Referenzspannung erzeugt, welche sich flexibel entsprechend der Verschiebung einer Versorgungsspannung verschiebt, und ein Referenztakt wird erzeugt, wobei die Referenzspannung benutzt wird. Es ist dadurch möglich, den Referenztakt zu erzeugen, welcher einen konstanten Zyklus ungeachtet der Verschiebung der Versorgungsspannung besitzt. Entsprechend ist die vorliegende Erfindung dafür nützlich, dass sie die Periodendauer interner Steuersignale der Einrichtung konstant hält, welche auf einen Referenztakt synchronisiert sind.
  • Obwohl die vorausgegangene Beschreibung mit Bezug auf Ausführungsformen gemacht wurde, ist davon auszugehen, dass Veränderungen und Modifikationen der vorliegenden Erfindung von Fachleuten gemacht werden können, ohne vom Geist und Umfang der vorliegenden Erfindung und den angehängten Ansprüchen abzuweichen.

Claims (26)

  1. Oszillator einer Halbleiterspeichereinrichtung, wobei der Oszillator aufweist: einen Referenzspannungsgenerator zum Erzeugen einer Referenzspannung in einer derartigen Weise, um sie entsprechend der Verschiebung in einer Versorgungsspannung flexibel zu verschieben, wobei der Oszillator die Referenzspannung mit einer Spannung vergleicht, welche entsprechend einem vorher festgelegten RC-Verzögerungswert erzeugt ist, und einen Referenztakt entsprechend dem Vergleichsergebnis erzeugt.
  2. Oszillator einer Halbleiterspeichereinrichtung, welcher aufweist: einen ersten Spannungsgenerator, welcher eine erste Spannung entsprechend einem ersten RC-Verzögerungswert erzeugt, einen zweiten Spannungsgenerator, welcher eine zweite Spannung entsprechend einem zweiten RC-Verzögerungswert erzeugt; einen Referenzspannungsgenerator zum Erzeugen einer Referenzspannung, welche sich flexibel entsprechend zu der Verschiebung in einer Versorgungsspannung verschiebt; einen ersten Komparator zum Vergleichen der ersten Spannung und der Referenzspannung; einen zweiten Komparator zum Vergleichen der zweiten Spannung und der Referenzspannung; und logische Kombinationseinheiten zum Latchen bzw. Klinken von Ausgangssignalen der ersten und zweiten Komparatoren, um einen Referenztakt zu erzeugen.
  3. Oszillator nach Anspruch 2, in welchem der Referenzspannungsgenerator entsprechend einem Freigabebalkensignal freigegeben wird.
  4. Oszillator nach Anspruch 2, in welchem der Referenzspannungsgenerator die Referenzspannung durch Teilen der Versorgungsspannung erzeugt.
  5. Oszillator nach Anspruch 2, in welchem der Referenzspannungsgenerator aufweist: einen PMOS-Transistor, welcher entsprechend einem Freigabebalkensignal arbeitet; und erste und zweite Widerstände zum Teilen der Versorgungsspannung, welche über den PMOS-Transistor übertragen wird, um die Referenzspannung zu erzeugen.
  6. Oszillator nach Anspruch 2, in welchem der erste Spannungsgenerator aufweist: einen Inverter zum Invertieren eines Ausgangssignals eines ersten Ausgangsanschlusses der logischen Kombinationseinheit; einen Widerstand, welcher zwischen einem PMOS-Transistor des Inverters und einem Ausgangsanschluss angeschlossen ist, von welchem die erste Spannung ausgegeben wird; und einen Kondensator, welcher mit dem Ausgangsanschluss und einer Erdspannungsquelle verbunden ist.
  7. Oszillator nach Anspruch 2, in welchem der zweite Spannungsgenerator aufweist: einen Inverter zum Invertieren eines Ausgangssignals eines zweiten Ausgangsanschlusses der logischen Kombinationseinheit; einen Widerstand, welcher zwischen einem PMOS-Transistor des Inverters und einem Ausgangsanschluss angeschlossen ist, von welchem die zweite Ausgangsspannung ausgegeben wird; und einen Kondensator, welcher mit dem Ausgangsanschluss und einer Erdspannungsquelle verbunden ist.
  8. Oszillator nach Anspruch 2, in welchem die ersten und zweiten Komparatoren entsprechend einem Freigabebalkensignal freigegeben werden.
  9. Oszillator nach Anspruch 2, in welchem jedes der logischen Kombinationseinheiten aus einem SR-Latch aufgebaut ist.
  10. Oszillator, welcher aufweist: einen ersten Spannungsgenerator, welcher eine erste Spannung entsprechend einem ersten RC-Verzögerungswert erzeugt; einen zweiten Spannungsgenerator, welcher eine zweite Spannung entsprechend einem zweiten RC-Verzögerungswert erzeugt; einen Referenzspannungsgenerator zum Erzeugen einer Referenzspannung, welche sich flexibel entsprechend zur Verschiebung einer Versorgungsspannung verschiebt; einen ersten Komparator zum Vergleichen der ersten Spannung und der Referenzspannung; einen zweiten Komparator zum Vergleichen der zweiten Spannung und der Referenzspannung; und logische Kombinationseinheiten zum Latchen von Ausgangssignalen der ersten und zweiten Komparatoren, um einen Referenztakt zu erzeugen.
  11. Oszillator nach Anspruch 10, in welchem der Referenzspannungsgenerator aufgrund eines Freigabebalkensignals freigegeben wird.
  12. Oszillator nach Anspruch 10, in welchem der Referenzspannungsgenerator die Referenzspannung durch Teilen der Versorgungsspannung erzeugt.
  13. Oszillator nach Anspruch 10, in welchem der Referenzspannungsgenerator aufweist: einen PMOS-Transistor, welcher entsprechend einem Freigabebalkensignal arbeitet; und erste und zweite Widerstände zum Teilen der Versorgungsspannung, welche über den PMOS-Transistor übertragen wird, um die Referenzspannung zu erzeugen.
  14. Oszillator nach Anspruch 10, in welchem der erste Spannungsgenerator aufweist: einen Inverter zum Invertieren eines Ausgangssignals eines ersten Ausgangsanschlusses der logischen Kombinationseinheit; einen Widerstand, welcher zwischen einem PMOS-Transistor des Inverters und einem Ausgangsanschluss angeschlossen ist, von welchem die erste Spannung ausgegeben wird; und einen Kondensator, welcher mit dem Ausgangsanschluss und einer Erdspannungsquelle verbunden ist.
  15. Oszillator nach Anspruch 10, in welchem der zweite Spannungsgenerator aufweist: einen Inverter zum Invertieren eines Ausgangssignals eines zweiten Ausgangsanschlusses der logischen Kombinationseinheit; einen Widerstand, welcher zwischen einem PMOS-Transistor des Inverters und einem Ausgangsanschluss angeschlossen ist, von welchem die zweite Spannung ausgegeben wird; und einen Kondensator, welcher mit dem Ausgangsanschluss und einer Erdspannungsquelle verbunden ist.
  16. Oszillator nach Anspruch 10, in welchem die ersten und zweiten Komparatoren entsprechend einem Freigabebalkensignal freigegeben werden.
  17. Oszillator nach Anspruch 10, in welchem jede der logischen Kombinationseinheiten aus einem SR-Latch aufgebaut ist.
  18. Halbleiter, welcher aufweist: einen Oszillator, welcher aufweist: einen Referenzspannungsgenerator zum Erzeugen einer Referenzspannung in einer derartigen Weise, um sie flexibel entsprechend zur Verschiebung einer Versorgungsspannung zu verschieben; wobei der Oszillator die Referenzspannung mit einer Spannung vergleicht, welche entsprechend einem vorher festgelegten RC-Verzögerungswert erzeugt wurde, und einen Referenztakt entsprechend dem Vergleichsergebnis erzeugt.
  19. Halbleiter, welcher aufweist: einen Oszillator, welcher aufweist: einen ersten Spannungsgenerator, welcher eine erste Spannung entsprechend einem ersten RC-Verzögerungswert erzeugt; einen zweiten Spannungsgenerator, welcher eine zweite Spannung entsprechend einem zweiten RC-Verzögerungswert erzeugt; einen Referenzspannungsgenerator zum Erzeugen einer Referenzspannung, welche sich flexibel entsprechend der Verschiebung in einer Versorgungsspannung verschiebt; einen ersten Komparator zum Vergleichen der ersten Spannung und der Referenzspannung; einen zweiten Komparator zum Vergleichen der zweiten Spannung und der Referenzspannung; und logische Kombinationseinheiten zum Latchen von Ausgangssignalen der ersten und zweiten Komparatoren, um einen Referenztakt zu erzeugen.
  20. Einrichtung nach Anspruch 19, in welcher der Referenzspannungsgenerator entsprechend einem Freigabebalkensignal freigegeben wird.
  21. Einrichtung nach Anspruch 19, in welcher der Referenzspannungsgenerator die Referenzspannung durch Teilen der Versorgungsspannung erzeugt.
  22. Einrichtung nach Anspruch 19, in welcher der Referenzspannungsgenerator aufweist: einen PMOS-Transistor, welcher entsprechend einem Freigabebalkensignal arbeitet; und erste und zweite Widerstände zum Teilen der Versorgungsspannung, welche über den PMOS-Transistor übertragen wird, um die Referenzspannung zu erzeugen.
  23. Einrichtung nach Anspruch 19, in welcher der erste Spannungsgenerator aufweist: einen Inverter zum Invertieren eines Ausgangssignals eines ersten Ausgangsanschlusses der logischen Kombinationseinheit; einen Widerstand, welcher zwischen einem PMOS-Transistor des Inverters und einem Ausgangsanschluss angeschlossen ist, von welchem die erste Spannung ausgegeben wird; und einen Kondensator, welcher mit dem Ausgangsanschluss und einer Erdspannungsquelle verbunden ist.
  24. Einrichtung nach Anspruch 19, in welcher der zweite Spannungsgenerator aufweist: einen Inverter zum Invertieren eines Ausgangssignals eines zweiten Ausgangsanschlusses der logischen Kombinationseinheit; einen Widerstand, welcher zwischen einem PMOS-Transistor des Inverters und einem Ausgangsanschluss angeschlossen ist, von welchem die zweite Spannung ausgegeben wird; und einen Kondensator, welcher mit dem Ausgangsanschluss und einer Erdspannungsquelle verbunden ist.
  25. Einrichtung nach Anspruch 19, in welcher der erste und zweite Komparator aufgrund eines Freigabebalkensignals freigegeben werden.
  26. Einrichtung nach Anspruch 19, in welcher jede der logischen Kombinationseinheiten aus einem SR-Latch aufgebaut ist.
DE102005020895A 2004-11-11 2005-05-04 Oszillator einer Halbleiterspeichereinrichtung Withdrawn DE102005020895A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2004-0092096 2004-11-11
KR1020040092096A KR100624920B1 (ko) 2004-11-11 2004-11-11 반도체 장치의 오실레이터

Publications (1)

Publication Number Publication Date
DE102005020895A1 true DE102005020895A1 (de) 2006-05-18

Family

ID=36273933

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005020895A Withdrawn DE102005020895A1 (de) 2004-11-11 2005-05-04 Oszillator einer Halbleiterspeichereinrichtung

Country Status (6)

Country Link
US (1) US7233213B2 (de)
JP (1) JP5084118B2 (de)
KR (1) KR100624920B1 (de)
CN (1) CN100573710C (de)
DE (1) DE102005020895A1 (de)
TW (1) TWI262541B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012209669B4 (de) * 2011-06-09 2016-06-09 Infineon Technologies Austria Ag Laufzeitkompensierter oszillator
US11074983B2 (en) 2019-06-05 2021-07-27 Winbond Electronics Corp. Voltage-generating circuit and semiconductor device
DE102017110200B4 (de) 2016-05-12 2022-04-28 Infineon Technologies Austria Ag Phasenschiebetakt für digitalen LLC-Umsetzer

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7548129B2 (en) * 2005-11-14 2009-06-16 Quantek, Inc. On-chip R-C time constant calibration
TW200740124A (en) * 2006-04-03 2007-10-16 Realtek Semiconductor Corp Rail-to-rail input voltage-controlled oscillating device
KR100799038B1 (ko) * 2006-06-16 2008-01-28 주식회사 하이닉스반도체 안정적인 내부 전압을 발생하는 내부 전압 발생기와 이를포함하는 반도체 메모리 장치 및 그 내부 전압 발생 방법
JP2008054220A (ja) * 2006-08-28 2008-03-06 Rohm Co Ltd パルス発生器およびそれを用いた電子機器ならびにパルス発生方法
KR100816229B1 (ko) * 2006-09-29 2008-03-21 주식회사 하이닉스반도체 반도체 소자용 오실레이터
KR100845780B1 (ko) * 2006-12-07 2008-07-14 주식회사 하이닉스반도체 반도체 메모리 장치의 클럭 생성 회로
KR101314808B1 (ko) * 2007-10-02 2013-10-08 삼성전자주식회사 안정적인 클록 신호를 생성할 수 있는 오실레이터
US7889018B2 (en) * 2007-12-21 2011-02-15 Sandisk Corporation Low VT dependency RC oscillator
KR101046288B1 (ko) * 2009-02-10 2011-07-05 주식회사 하이닉스반도체 클럭 발생 장치
US8884666B2 (en) 2011-08-02 2014-11-11 Ps4 Luxco S.A.R.L. Clock generator
US20130223152A1 (en) * 2011-08-02 2013-08-29 Elpida Memory, Inc. Clock generator
CN102983840B (zh) * 2012-11-18 2015-05-20 成都锐成芯微科技有限责任公司 一种可调谐的频率发生器
CN104518757B (zh) * 2014-09-01 2017-02-15 上海华虹宏力半导体制造有限公司 弛豫振荡器
CN107749285A (zh) * 2017-11-14 2018-03-02 深圳市华星光电技术有限公司 一种漏电流控制电路及控制方法
KR102386242B1 (ko) 2017-11-14 2022-04-12 삼성전자주식회사 전원 전압 변동에 독립적인 워드 라인 불량 검출 회로를 포함하는 메모리 장치 및 그 구동 방법
US10672453B2 (en) * 2017-12-22 2020-06-02 Nanya Technology Corporation Voltage system providing pump voltage for memory device and method for operating the same
JP6592126B2 (ja) * 2018-02-09 2019-10-16 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． ビット線電源供給装置
CN109283966B (zh) * 2018-08-17 2020-11-10 维沃移动通信有限公司 一种时钟电路及终端
US11796606B2 (en) 2021-04-20 2023-10-24 Texas Instruments Incorporated Pin-leakage compensation scheme for external resistor-based oscillators
US11848645B2 (en) * 2021-04-22 2023-12-19 Texas Instruments Incorporated Enabling an external resistor for an oscillator
US11437955B1 (en) 2021-08-05 2022-09-06 Texas Instruments Incorporated Switchover schemes for transition of oscillator from internal-resistor to external-resistor mode
US11496119B1 (en) * 2021-08-09 2022-11-08 Powerchip Semiconductor Manufacturing Corporation Oscillator circuit
WO2024042135A1 (en) * 2022-08-24 2024-02-29 Nordic Semiconductor Asa Relaxation oscillator with an offset resistor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63313909A (ja) * 1987-06-16 1988-12-22 Toshiba Corp Ｃｒ発振回路
JPH0691426B2 (ja) * 1987-07-20 1994-11-14 シャープ株式会社 論理回路装置
JP3186267B2 (ja) * 1992-12-07 2001-07-11 日本電気株式会社 クロック発生回路
JPH09121142A (ja) * 1995-10-25 1997-05-06 Toshiba Microelectron Corp 発振回路
KR100265611B1 (ko) * 1997-12-31 2000-09-15 김영환 링 오실레이터
JP3556502B2 (ja) * 1999-01-20 2004-08-18 松下電器産業株式会社 Ｄ型フリップフロップ
JP2002135086A (ja) * 2000-10-27 2002-05-10 Asahi Kasei Microsystems Kk 発振器
US6917249B1 (en) * 2002-11-27 2005-07-12 National Semiconductor Corporation RC oscillator

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012209669B4 (de) * 2011-06-09 2016-06-09 Infineon Technologies Austria Ag Laufzeitkompensierter oszillator
US9379691B2 (en) 2011-06-09 2016-06-28 Infineon Technologies Austria Ag Runtime compensated oscillator
DE102017110200B4 (de) 2016-05-12 2022-04-28 Infineon Technologies Austria Ag Phasenschiebetakt für digitalen LLC-Umsetzer
US11074983B2 (en) 2019-06-05 2021-07-27 Winbond Electronics Corp. Voltage-generating circuit and semiconductor device
JP7001636B2 (ja) 2019-06-05 2022-01-19 ウィンボンド エレクトロニクス コーポレーション 電圧生成回路

Also Published As

Publication number Publication date
TW200616024A (en) 2006-05-16
JP2006140988A (ja) 2006-06-01
TWI262541B (en) 2006-09-21
KR100624920B1 (ko) 2006-09-15
US20060097813A1 (en) 2006-05-11
JP5084118B2 (ja) 2012-11-28
CN100573710C (zh) 2009-12-23
US7233213B2 (en) 2007-06-19
KR20060044240A (ko) 2006-05-16
CN1773626A (zh) 2006-05-17

Similar Documents

Publication Publication Date Title
DE102005020895A1 (de) Oszillator einer Halbleiterspeichereinrichtung
DE102010024622B4 (de) Identifikationsschaltung und Verfahren zum Erzeugen eines Identifikationsbits
DE102006031862B4 (de) Strombegrenzungsschaltung und Halbleiterspeichervorrichtung
DE102006021254B4 (de) Auffrischungssteuerschaltkreis
DE102013101490B4 (de) Schaltkreis und Verfahren zum Fühlen einer physikalischen Quantität, Oszillatorschaltkreis, Smartcard und Temperaturfühlerschaltkreis
DE102004035998B4 (de) Schaltung und Verfahren zur Temperaturdetektion, Halbleiterbaustein und Auffrischsteuerverfahren
DE10141939B4 (de) Flip-Flop-Schaltung zur taktsignalabhängigen Datenpufferung und diese enthaltender Signalhöhenkomparator
DE102008006301B4 (de) Schaltungsanordnung zum Detektieren von Spannungsänderungen und Verfahren zum Detektieren einer Spannungsänderung
DE102006024116A1 (de) Wortleitungsspannungsgeneratorschaltung und zugehöriges nichtflüchtiges Speicherbauelement
DE19618752C2 (de) Einschaltrücksetzsignal-Erzeugungsschaltkreis einer Halbleitervorrichtung
DE112008000205T5 (de) Differenzialamplitudengesteuerter Sägezahngenerator
DE10237995A1 (de) Interne Spannungserzeugungsschaltung, zugehöriges Halbleiterspeicherbauelement und Leistungszufuhrverfahren
DE112007002994T5 (de) Ladungspumpe zum Erzeugen von mehreren Ausgangsspannungspegeln
DE102019121891A1 (de) Takt-arbeitszyklus-einstell- und kalibrieschaltung und verfahren zum betreiben derselben
DE102006041646A1 (de) Schaltung und Verfahren zur Sperrvorspannungserzeugung und Pegeldetektor hierfür
DE4437757A1 (de) Referenzspannungserzeugungsschaltung
DE102006039437A1 (de) Signalspannungshubbegrenzer
DE102010016083A1 (de) System und Verfahren zum Regeln einer Stromversorgung
DE102015106701A1 (de) Verzögerungsleitungsschaltung
DE102007009525A1 (de) Konzept zum Erzeugen eines versorgungsspannungsabhängigen Taktsignals
WO2000070761A1 (de) Schaltungsanordnung zur erzeugung von strompulsen im versorgungsstrom integrierter schaltungen
DE19831350B4 (de) Halbleiterschaltungsvorrichtung, die synchron mit einem Taktsignal arbeitet, und Verfahren der Verwendung einer Halbleiterschaltungsvorrichtung, die synchron mit einem Taktsignal arbeitet
DE10149104A1 (de) Schaltungsanordnung zum Verarbeiten von Daten und Verfahren zum Erkennen eines Betriebszustandes
EP2133881A1 (de) Schaltung und Verfahren zum Betrieb einer Schaltung
DE102004033450B4 (de) Halbleiterspeicherbaustein, Spannungsgenerator und Programmierunterstützungsverfahren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131203