CN1773626A - 半导体装置的振荡器 - Google Patents

半导体装置的振荡器 Download PDF

Info

Publication number
CN1773626A
CN1773626A CN200510076396.9A CN200510076396A CN1773626A CN 1773626 A CN1773626 A CN 1773626A CN 200510076396 A CN200510076396 A CN 200510076396A CN 1773626 A CN1773626 A CN 1773626A
Authority
CN
China
Prior art keywords
voltage
oscillator
reference voltage
comparer
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510076396.9A
Other languages
English (en)
Other versions
CN100573710C (zh
Inventor
元参规
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1773626A publication Critical patent/CN1773626A/zh
Application granted granted Critical
Publication of CN100573710C publication Critical patent/CN100573710C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Pulse Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体存储装置的振荡器，其中产生一根据电源电压中的偏移而灵活偏移的参考电压，且使用该参考电压产生一参考时钟。因此可能产生具有一与电源电压中的偏移无关的恒定周期的参考时钟，其可保持与该参考时钟同步的装置(诸如计时器及泵电路)的内部控制信号的持续时间周期恒定。

Description

半导体装置的振荡器
技术领域
本发明涉及一种半导体存储装置的振荡器，并且更具体地说，本发明涉及一种半导体存储装置的振荡器，其中通过产生一具有与一电源电压中的变化无关的恒定时钟周期的参考时钟，一内部控制信号的持续时间周期可保持恒定。
背景技术
在半导体芯片中，振荡器用于产生泵(pump)或计时器的参考时钟。用于该计时器的参考时钟在决定用于芯片的控制信号的持续时间周期方面起重要作用。如此，参考时钟周期的变化对产品的规格具有影响。
例如，在NAND类型的快闪存储装置中，参考时钟周期的变化与读取存取时间紧密联系，该读取存取时间为自存储单元读取数据所花费的时间。若参考时钟的周期减少，则读取存取时间减少。然而，在此情况下，可发生一种情况：其中因为一内部芯片操作的所有控制信号减少，所以存储单元的数据未被准确感测到。
如上所描述，因为振荡器对芯片的操作具有很大影响，所以必须对其加以设计以对PVT(过程/电压/温度)中的变化不太敏感。然而，在一传统振荡器中，时钟周期根据电源电压的变化而频繁偏移。因此，很难保持内部控制信号的持续时间周期恒定。
发明内容
因此，已鉴于上述问题而做出了本发明，且本发明的目的是提供一种半导体存储装置的振荡器，其中通过产生一具有与一电源电压中的变化无关的恒定时钟周期的参考时钟，一内部控制信号的持续时间周期可保持恒定。
为实现上述目的，根据本发明的一个方面，提供了一半导体存储装置的振荡器，其中该振荡器比较一参考电压与一根据一预定RC延迟值所产生的电压，且根据该比较结果产生一参考时钟，该振荡器包含一参考电压产生器，其用于以对应于一电源电压中的偏移而灵活偏移的方式来产生一参考电压。
根据本发明的另一方面，提供了一半导体存储装置的振荡器，其包含：第一电压产生器，其根据第一RC延迟值来产生第一电压；第二电压产生器，其根据第二RC延迟值来产生第二电压；参考电压产生器，其用于产生对应于电源电压中的偏移而灵活偏移的参考电压；第一比较器，其用于比较该第一电压与该参考电压；第二比较器，其用于比较该第二电压与该参考电压；及逻辑组合单元，其用于锁存该第一比较器及该第二比较器的输出信号以产生参考时钟。
附图说明
图1为一展示根据本发明实施例的半导体装置的振荡器的电路图；及
图2展示了图1所示的振荡器的操作波形。
具体实施方式
现在，将参考附图描述根据本发明的优选实施例。由于提供实施例旨在使本领域技术人员能够了解本发明，所以这些实施例可以各种方式进行更改，且本发明的范围并不受到稍后所描述的实施例的限制。
图1为一展示根据本发明实施例的半导体装置的振荡器的电路图。例如，图1展示了RC类型的振荡器。
参考图1，半导体装置的振荡器包括参考电压产生电路13，其用于对应于电源电压Vcc中的变化而灵活地偏移具有预定电压电平(voltage level)的电压VA及VB及一目标参考电压Vref，电压VA及VB根据分别由第一及第二电压产生电路11及12所设定的RC延迟值而产生。
参考电压产生电路13根据启用条状信号(enable bar signal)ENb通过划分电源电压Vcc而产生参考电压Vref。为此，参考电压产生电路13可包括串联连接于一电源电压源与一接地电压源之间的PMOS晶体管MP3、电阻器R3及R4，其中该PMOS晶体管MP3根据该启用条状信号ENb而导通。参考电压Vref可表达成下列等式1。此时，PMOS晶体管MP3的临界电压忽略不计。
Vref＝[R3/(R3+R4)]×Vcc        ……(1)
如等式1所示，根据电阻器R3、R4及电源电压Vcc决定参考电压Vref。电阻器R3、R4具有固定的恒定值，因此根据电源电压Vcc决定参考电压Vref的值。换言之，电源电压Vcc为参考电压Vref的函数，且参考电压Vref的值以成比例的方式根据电源电压Vcc而定。
第一及第二电压产生电路11、12根据设定的RC延迟值产生具有不同电压电平的电压VA、VB。第一电压产生电路11用于将一被输出至逻辑组合单元16的第一输出端子Q的信号反相。第二电压产生电路12用于将一被输出至逻辑组合单元16的第二输出端子/Q的信号反相。
在第一电压产生电路11中，通过电阻器R1及电容器C1决定RC延迟值。因此，根据电阻器R1及电容器C1的量、依赖于逻辑组合单元16的第一输出端子Q的信号，电压VA逐渐增加。为此，第一电压产生电路11包括：PMOS晶体管MP1及NMOS晶体管MN1，其串联连接于一电源电压源与一接地电压源之间，且充当用于将逻辑组合单元16的第一输出端子Q的信号反相的反相器；电阻器R1，其连接于PMOS晶体管MP1与NMOS晶体管MN1之间；及电容器C1，其以并联的方式连接至NMOS晶体管MN1。
在第二电压产生电路12中，通过电阻器R2及电容器C2决定RC延迟值。因此，根据电阻器R2及电容器C2的量、依赖于逻辑组合单元16的第二输出端子/Q的信号，电压VB逐渐增加。为此目的，第二电压产生电路12包括：PMOS晶体管MP2及NMOS晶体管MN2，其串联连接于一电源电压源与一接地电压源之间，且充当用于将逻辑组合单元16的第二输出端子/Q的信号反相的反相器；电阻器R2，其连接于PMOS晶体管MP2与NMOS晶体管MN2之间；及电容器C2，其以并联的方式连接至NMOS晶体管MN2。
通过启用条状信号ENb来启用第一比较器14，该第一比较器14比较第一电压产生电路11的电压VA与参考电压Vref，且根据该比较结果输出具有预定电压电平(HIGH(高)或LOW(低)电平)的电压Vout1。例如，当该启用条状信号ENb处于LOW电平时，启用第一比较器14。在其中启用第一比较器14的状态下，若电压VA低于参考电压Vref，则第一比较器14输出HIGH电平的输出电压Vout1。另一方面，若电压VA高于参考电压Vref，则第一比较器14输出LOW电平的输出电压Vout1。
以与第一比较器14同样的方式，根据该启用条状信号ENb来启用第二比较器15，且该第二比较器15比较第二电压产生电路12的电压VB与参考电压Vref，且根据该比较结果输出具有预定电压电平的电压Vout2。例如，当启用条状信号ENb处于LOW电平时，启用第二比较器15。在其中启用第二比较器15的状态下，若电压VB低于参考电压Vref，则第二比较器15输出HIGH电平的输出电压Vout2。另一方面，若电压VB高于参考电压Vref，则第二比较器15输出LOW电平的输出电压Vout2。
逻辑组合单元16可包含一用于锁存第一及第二比较器14、15的输出电压Vout1、Vout2的SR锁存器。逻辑组合单元16包括：与非(NAND)门NAND1，其用于对第一比较器14的输出电压Vout1及第二输出端子/Q的信号执行与非操作；及与非门NAND2，其用于对第二比较器15的输出端子Vout2及第一输出端子Q的信号执行与非操作。
例如，当第二输出端子/Q的输出信号处于LOW电平时，与非门NAND1可输出与输出电压Vout1无关的HIGH电平的信号，且当第二输出端子/Q的输出信号处于HIGH电平时，可根据输出电压Vout1输出LOW电平或HIGH电平的信号。意即，若输出电压Vout1处于LOW电平，则与非门NAND1输出HIGH电平的信号。若输出电压Vout1处于HIGH电平，则与非门NAND1输出LOW电平的信号。当第一输出端子Q的输出信号处于LOW电平时，与非门NAND2输出与输出电压Vout2无关的HIGH电平的信号，且当第一输出端子Q的输出信号处于HIGH电平时，可根据输出电压Vout2输出LOW电平的信号。换言之，若输出电压Vout2处于LOW电平，则与非门NAND2输出HIGH电平的信号。若输出电压Vout2处于HIGH电平，则与非门NAND2输出LOW电平的信号。
根据本发明优选实施例的半导体装置的振荡器可进一步包括第一及第二设定单元，其用于将第一比较器14的输出端子维持在HIGH电平且将第二比较器15的输出端子维持在LOW电平，以便设定振荡器的初始值。
该第一设定单元包括PMOS晶体管MP4，其连接于电源电压源与第一比较器14的输出端子之间，且根据一启用信号EN而导通。该第二设定单元包括NMOS晶体管MN3，其连接于接地电压源与第二比较器15的输出端子之间，且根据该启用条状信号ENb而导通。
上文所描述的半导体装置的振荡器的操作特征将参考图2的操作波形描述如下。
如图2所示，在初始阶段，当该启用信号EN被输入为LOW电平时，振荡器被禁用。此时，第一比较器14的输出电压Vout1通过PMOS晶体管MP4而变成HIGH电平。另一方面，第二比较器15的输出电压Vout2通过NMOS晶体管MN3而变成LOW电平。因此，逻辑组合单元16的第一输出端子Q变成LOW电平，且其第二输出端子/Q变成HIGH电平。
在此状态下，若在该启用信号EN自LOW电平偏移至HIGH电平时启用振荡器，则PMOS晶体管MP3导通，且根据电源电压Vcc而产生参考电压Vref。此外，由于PMOS晶体管MP1根据第一输出端子Q的LOW电平的信号而导通，所以电压VA根据电源电压Vcc向电阻器R1及电容器C1的RC延迟值缓慢增加。在经过预定时间后，若电压VA上升超出参考电压Vref，则第一比较器14自HIGH电平偏移至LOW电平。因此，逻辑组合单元16的第一输出端子Q自LOW电平偏移至HIGH电平，且其第二输出端子/Q自HIGH电平偏移至LOW电平。随着第二输出端子/Q偏移至LOW电平，PMOS晶体管MP2导通，且电压VB根据电源电压Vcc向电阻器R2及电容器C2的RC延迟值缓慢增加。在经过预定时间后，若电压VB上升超出参考电压Vref，则第二比较器15自HIGH电平偏移至LOW电平。因此，逻辑组合单元16的第二输出端子/Q自LOW电平偏移至HIGH电平，且因此第二输出端子Q自HIGH电平偏移至LOW电平。若此过程重复执行，则产生一具有预定周期的时钟CLK。
同时，自根据本发明优选实施例的半导体装置的振荡器输出的时钟CLK的周期被保持恒定。原因将描述如下。
第一，该半导体装置的振荡器的时钟周期T可表达成下列等式2。
T＝2×RC×In[1+Vref/(Vcc-Vref)]    ……(2)
如在等式2中，时钟周期T为电源电压Vcc的函数。假定参考电压Vref保持恒定，若电源电压Vcc增加，则时钟周期T减少。意即，时钟周期T根据电源电压Vcc中的偏移而进行频繁偏移。
因此，构建半导体装置的振荡器，以使得参考电压Vref根据电源电压Vcc中的偏移而灵活偏移。换言之，参考电压Vref与电源电压Vcc成比例地增加或减少。因此，参考电压Vref可表达成下列等式3。
Vref＝a×Vcc                       ……(3)
如在等式3中，若参考电压Vref与电源电压Vcc中的偏移成比例地偏移，则时钟周期T可表达成下列等式4。
T＝2×RC×In[1+a/(1-a)]            ……(4)
如等式4所示，半导体装置的振荡器的时钟周期T可保持恒定，而与电源电压Vcc中的偏移无关。
如上所述，根据本发明，可产生一根据电源电压中的偏移而灵活偏移的参考电压，且使用该参考电压产生一参考时钟。因此可能产生具有与电源电压中的偏移无关的恒定周期的参考时钟。因此，本发明的优势在于其可保持与参考时钟同步的装置的内部控制信号的持续时间周期恒定。
尽管已参考实施例作出了上述描述，但是应了解，本领域技术人员可在不脱离本发明及所附权利要求的精神及范围的前提下，对本发明作出变化及修改。

Claims (26)

1.一种一半导体存储装置的振荡器，该振荡器包括：
一参考电压产生器，其用于以对应于一电源电压中的偏移而灵活偏移的方式来产生一参考电压，其中该振荡器比较该参考电压与一根据一预定RC延迟值所产生的电压，且根据该比较结果产生一参考时钟。
2.一种一半导体存储装置的振荡器，其包括：
一第一电压产生器，其根据一第一RC延迟值来产生一第一电压；
一第二电压产生器，其根据一第二RC延迟值来产生一第二电压；
一参考电压产生器，其用于产生一对应于一电源电压中的偏移而灵活偏移的参考电压；
一第一比较器，其用于比较该第一电压与该参考电压；
一第二比较器，其用于比较该第二电压与该参考电压；及
逻辑组合单元，其用于锁存该第一比较器及该第二比较器的输出信号，以产生一参考时钟。
3.如权利要求2所述的振荡器，其中该参考电压产生器根据一启用条状信号而被启用。
4.如权利要求2所述的振荡器，其中该参考电压产生器通过划分该电源电压而产生该参考电压。
5.如权利要求2所述的振荡器，其中该参考电压产生器包括：
一PMOS晶体管，其根据一启用条状信号而操作；及
第一及第二电阻器，其用于划分通过该PMOS晶体管而传递的该电源电压，以产生该参考电压。
6.如权利要求2所述的振荡器，其中该第一电压产生器包括：
一反相器，其用于将该逻辑组合单元的一第一输出端子的一输出信号反相；
一电阻器，其被连接在该反相器的一PMOS晶体管与一从其输出该第一电压的输出端子之间；及
一电容器，其被连接至该输出端子及一接地电压源。
7.如权利要求2所述的振荡器，其中该第二电压产生器包括：
一反相器，其用于将该逻辑组合单元的一第二输出端子的一输出信号反相；
一电阻器，其被连接在该反相器的一PMOS晶体管与一从其输出该第二电压的输出端子之间；及
一电容器，其被连接至该输出端子及一接地电压源。
8.如权利要求2所述的振荡器，其中该第一比较器及该第二比较器根据一启用条状信号而被启用。
9.如权利要求2所述的振荡器，其中该逻辑组合单元中的每一个均包括一SR锁存器。
10.一种振荡器，包括：
一第一电压产生器，其根据一第一RC延迟值来产生一第一电压；
一第二电压产生器，其根据一第二RC延迟值来产生一第二电压；
一参考电压产生器，其用于产生一对应于一电源电压中的偏移而灵活偏移的参考电压；
一第一比较器，其用于比较该第一电压与该参考电压；
一第二比较器，其用于比较该第二电压与该参考电压；及
逻辑组合单元，其用于锁存该第一比较器及该第二比较器的输出信号，以产生一参考时钟。
11.如权利要求10所述的振荡器，其中该参考电压产生器根据一启用条状信号而被启用。
12.如权利要求10所述的振荡器，其中该参考电压产生器通过划分该电源电压而产生该参考电压。
13.如权利要求10所述的振荡器，其中该参考电压产生器包括：
一PMOS晶体管，其根据一启用条状信号而操作；及
第一及第二电阻器，其用于划分通过该PMOS晶体管而转移的该电源电压，以产生该参考电压。
14.如权利要求10所述的振荡器，其中该第一电压产生器包括：
一反相器，其用于将该逻辑组合单元的一第一输出端子的一输出信号反相；
一电阻器，其被连接在该反相器的一PMOS晶体管与一从其输出该第一电压的输出端子之间；及
一电容器，其被连接至该输出端子及一接地电压源。
15.如权利要求10所述的振荡器，其中该第二电压产生器包括：
一反相器，其用于将该逻辑组合单元的一第二输出端子的一输出信号反相；
一电阻器，其被连接在该反相器的一PMOS晶体管与一从其输出该第二电压的输出端子之间；及
一电容器，其被连接至该输出端子及一接地电压源。
16.如权利要求10所述的振荡器，其中该第一比较器及该第二比较器根据一启用条状信号而被启用。
17.如权利要求10所述的振荡器，其中该逻辑组合单元中的每一个均包括一SR锁存器。
18.一种半导体，包括：
一振荡器，包括：
一参考电压产生器，其用于以对应于一电源电压中的偏移而灵活偏移的方式来产生一参考电压；
其中该振荡器比较该参考电压与一根据一预定RC延迟值所产生的电压，且根据该比较结果产生一参考时钟。
19.一种半导体，包括：
一振荡器，包括：
一第一电压产生器，其根据一第一RC延迟值来产生一第一电压；
一第二电压产生器，其根据一第二RC延迟值来产生一第二电压；
一参考电压产生器，其用于产生一对应于一电源电压中的偏移而灵活偏移的参考电压；
一第一比较器，其用于比较该第一电压与该参考电压；
一第二比较器，其用于比较该第二电压与该参考电压；及
逻辑组合单元，其用于锁存该第一比较器及该第二比较器的输出信号以产生一参考时钟。
20.如权利要求19所述的装置，其中该参考电压产生器根据一启用条状信号而被启用。
21.如权利要求19所述的装置，其中该参考电压产生器通过划分该电源电压而产生该参考电压。
22.如权利要求19所述的装置，其中该参考电压产生器包括：
一PMOS晶体管，其根据一启用条状信号而操作；及
第一及第二电阻器，其用于划分通过该PMOS晶体管而传递的该电源电压，以产生该参考电压。
23.如权利要求19所述的装置，其中该第一电压产生器包括：
一反相器，其用于将该逻辑组合单元的一第一输出端子的一输出信号反相；
一电阻器，其被连接在该反相器的一PMOS晶体管与一从其输出该第一电压的输出端子之间；及
一电容器，其被连接至该输出端子及一接地电压源。
24.如权利要求19所述的装置，其中该第二电压产生器包括：
一反相器，其用于将该逻辑组合单元的一第二输出端子的一输出信号反相；
一电阻器，其被连接在该反相器的一PMOS晶体管与一从其输出该第二电压的输出端子之间；及
一电容器，其被连接至该输出端子及一接地电压源。
25.如权利要求19所述的装置，其中该第一比较器及该第二比较器根据一启用条状信号而被启用。
26.如权利要求19所述的装置，其中该逻辑组合单元中的每一个均包括一SR锁存器。
CNB2005100763969A 2004-11-11 2005-06-07 半导体装置的振荡器以及半导体装置 Expired - Fee Related CN100573710C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040092096A KR100624920B1 (ko) 2004-11-11 2004-11-11 반도체 장치의 오실레이터
KR92096/04 2004-11-11

Publications (2)

Publication Number Publication Date
CN1773626A true CN1773626A (zh) 2006-05-17
CN100573710C CN100573710C (zh) 2009-12-23

Family

ID=36273933

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100763969A Expired - Fee Related CN100573710C (zh) 2004-11-11 2005-06-07 半导体装置的振荡器以及半导体装置

Country Status (6)

Country Link
US (1) US7233213B2 (zh)
JP (1) JP5084118B2 (zh)
KR (1) KR100624920B1 (zh)
CN (1) CN100573710C (zh)
DE (1) DE102005020895A1 (zh)
TW (1) TWI262541B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104518757A (zh) * 2014-09-01 2015-04-15 上海华虹宏力半导体制造有限公司 弛豫振荡器
CN107749285A (zh) * 2017-11-14 2018-03-02 深圳市华星光电技术有限公司 一种漏电流控制电路及控制方法
CN109283966A (zh) * 2018-08-17 2019-01-29 维沃移动通信有限公司 一种时钟电路及终端

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7548129B2 (en) * 2005-11-14 2009-06-16 Quantek, Inc. On-chip R-C time constant calibration
TW200740124A (en) * 2006-04-03 2007-10-16 Realtek Semiconductor Corp Rail-to-rail input voltage-controlled oscillating device
KR100799038B1 (ko) * 2006-06-16 2008-01-28 주식회사 하이닉스반도체 안정적인 내부 전압을 발생하는 내부 전압 발생기와 이를포함하는 반도체 메모리 장치 및 그 내부 전압 발생 방법
JP2008054220A (ja) * 2006-08-28 2008-03-06 Rohm Co Ltd パルス発生器およびそれを用いた電子機器ならびにパルス発生方法
KR100816229B1 (ko) * 2006-09-29 2008-03-21 주식회사 하이닉스반도체 반도체 소자용 오실레이터
KR100845780B1 (ko) * 2006-12-07 2008-07-14 주식회사 하이닉스반도체 반도체 메모리 장치의 클럭 생성 회로
KR101314808B1 (ko) 2007-10-02 2013-10-08 삼성전자주식회사 안정적인 클록 신호를 생성할 수 있는 오실레이터
US7889018B2 (en) * 2007-12-21 2011-02-15 Sandisk Corporation Low VT dependency RC oscillator
KR101046288B1 (ko) * 2009-02-10 2011-07-05 주식회사 하이닉스반도체 클럭 발생 장치
US8786375B2 (en) 2011-06-09 2014-07-22 Infineon Technologies Austria Ag Runtime compensated oscillator
US8884666B2 (en) 2011-08-02 2014-11-11 Ps4 Luxco S.A.R.L. Clock generator
US20130223152A1 (en) * 2011-08-02 2013-08-29 Elpida Memory, Inc. Clock generator
CN102983840B (zh) * 2012-11-18 2015-05-20 成都锐成芯微科技有限责任公司 一种可调谐的频率发生器
US9780766B1 (en) 2016-05-12 2017-10-03 Infineon Technologies Austria Ag Phase shift clock for digital LLC converter
KR102386242B1 (ko) 2017-11-14 2022-04-12 삼성전자주식회사 전원 전압 변동에 독립적인 워드 라인 불량 검출 회로를 포함하는 메모리 장치 및 그 구동 방법
US10672453B2 (en) * 2017-12-22 2020-06-02 Nanya Technology Corporation Voltage system providing pump voltage for memory device and method for operating the same
JP6592126B2 (ja) * 2018-02-09 2019-10-16 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． ビット線電源供給装置
JP7001636B2 (ja) 2019-06-05 2022-01-19 ウィンボンド エレクトロニクス コーポレーション 電圧生成回路
US11796606B2 (en) 2021-04-20 2023-10-24 Texas Instruments Incorporated Pin-leakage compensation scheme for external resistor-based oscillators
US11848645B2 (en) * 2021-04-22 2023-12-19 Texas Instruments Incorporated Enabling an external resistor for an oscillator
US11437955B1 (en) 2021-08-05 2022-09-06 Texas Instruments Incorporated Switchover schemes for transition of oscillator from internal-resistor to external-resistor mode
US11496119B1 (en) * 2021-08-09 2022-11-08 Powerchip Semiconductor Manufacturing Corporation Oscillator circuit
WO2024042135A1 (en) * 2022-08-24 2024-02-29 Nordic Semiconductor Asa Relaxation oscillator with an offset resistor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63313909A (ja) * 1987-06-16 1988-12-22 Toshiba Corp Ｃｒ発振回路
JPH0691426B2 (ja) * 1987-07-20 1994-11-14 シャープ株式会社 論理回路装置
JP3186267B2 (ja) * 1992-12-07 2001-07-11 日本電気株式会社 クロック発生回路
JPH09121142A (ja) * 1995-10-25 1997-05-06 Toshiba Microelectron Corp 発振回路
KR100265611B1 (ko) * 1997-12-31 2000-09-15 김영환 링 오실레이터
JP3556502B2 (ja) * 1999-01-20 2004-08-18 松下電器産業株式会社 Ｄ型フリップフロップ
JP2002135086A (ja) * 2000-10-27 2002-05-10 Asahi Kasei Microsystems Kk 発振器
US6917249B1 (en) * 2002-11-27 2005-07-12 National Semiconductor Corporation RC oscillator

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104518757A (zh) * 2014-09-01 2015-04-15 上海华虹宏力半导体制造有限公司 弛豫振荡器
CN104518757B (zh) * 2014-09-01 2017-02-15 上海华虹宏力半导体制造有限公司 弛豫振荡器
CN107749285A (zh) * 2017-11-14 2018-03-02 深圳市华星光电技术有限公司 一种漏电流控制电路及控制方法
CN109283966A (zh) * 2018-08-17 2019-01-29 维沃移动通信有限公司 一种时钟电路及终端

Also Published As

Publication number Publication date
KR20060044240A (ko) 2006-05-16
CN100573710C (zh) 2009-12-23
US7233213B2 (en) 2007-06-19
JP5084118B2 (ja) 2012-11-28
DE102005020895A1 (de) 2006-05-18
KR100624920B1 (ko) 2006-09-15
TW200616024A (en) 2006-05-16
US20060097813A1 (en) 2006-05-11
JP2006140988A (ja) 2006-06-01
TWI262541B (en) 2006-09-21

Similar Documents

Publication Publication Date Title
CN1773626A (zh) 半导体装置的振荡器
US9337723B2 (en) Charge pump system and memory
US7274248B2 (en) Booster circuit and semiconductor device having same
JP3759105B2 (ja) 特にｕｓｂデバイス用のクロック発生器
US7005933B1 (en) Dual mode relaxation oscillator generating a clock signal operating at a frequency substantially same in both first and second power modes
US20060176092A1 (en) Delay time adjusting method of delaying a phase of an output signal until a phase difference between an input signal and the output signal becomes an integral number of periods other than zero
CN1273882C (zh) 用于半导体集成电路器件上的通电复位电路
CN1147997C (zh) 脉冲发生电路
JP2005190533A (ja) 半導体装置および半導体装置の駆動方法
CN107799139B (zh) 占空比校正器件及包括其的半导体器件
JP2007024865A (ja) 半導体装置
US20080204158A1 (en) Apparatus and method for generating a supply voltage-dependent clock signal
KR100728553B1 (ko) 반도체 집적회로 및 그 내부전압 제어방법
US4985640A (en) Apparatus for generating computer clock pulses
US7623394B2 (en) High voltage generating device of semiconductor device
US6175221B1 (en) Frequency sensing NMOS voltage regulator
JP2009021706A (ja) Ｄｌｌ回路及びこれを用いた半導体記憶装置、並びに、データ処理システム
KR101024137B1 (ko) 반도체 장치의 고전압 발생장치 및 고전압 발생 방법
US7446594B2 (en) Booster circuit including an oscillator
JP5428560B2 (ja) 電源回路
JP4404756B2 (ja) 半導体集積回路
JP2011035949A (ja) 電源回路及び半導体装置
JP2009231891A (ja) 半導体装置
JP5533498B2 (ja) 内部電位発生回路
KR101005143B1 (ko) 고전압 발생 장치의 동작 방법 및 이를 구현하는 고전압 발생 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091223

Termination date: 20130607