KR100816229B1 - 반도체 소자용 오실레이터 - Google Patents

반도체 소자용 오실레이터 Download PDF

Info

Publication number
KR100816229B1
KR100816229B1 KR1020060096189A KR20060096189A KR100816229B1 KR 100816229 B1 KR100816229 B1 KR 100816229B1 KR 1020060096189 A KR1020060096189 A KR 1020060096189A KR 20060096189 A KR20060096189 A KR 20060096189A KR 100816229 B1 KR100816229 B1 KR 100816229B1
Authority
KR
South Korea
Prior art keywords
output
power supply
signal
supply voltage
voltage
Prior art date
Application number
KR1020060096189A
Other languages
English (en)
Inventor
최원범
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060096189A priority Critical patent/KR100816229B1/ko
Application granted granted Critical
Publication of KR100816229B1 publication Critical patent/KR100816229B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본원 발명의 반도체 소자용 오실레이터는 전원 전압을 전압 분배하여 기준전압을 발생시키는 기준전압 발생회로와, 제2 출력신호의 레벨에 따라 상기 전원 전압을 출력하거나, 상기 전원 전압을 방전시켜 출력하되, 상기 전원 전압 방전시 출력단에 전하를 공급하는 PMOS 트랜지스터를 포함하는 제1 입력신호 발생회로와, 제1 출력신호의 레벨에 따라 상기 전원 전압을 출력하거나, 상기 전원 전압을 방전시켜 출력하되, 상기 전원 전압 방전시 출력단에 전하를 공급하는 PMOS 트랜지스터를 포함하는 제2 입력신호 발생회로와, 상기 제1 입력신호 발생회로의 출력 전압과 상기 기준전압을 비교하는 제1 비교부와, 상기 제2 입력신호 발생회로의 출력 전압과 상기 기준전압을 비교하는 제2 비교부와, 상기 제1 비교부의 출력 및 제2 비교부의 출력에 응답하여 하이 레벨과 로우 레벨이 교번하여 나타나는 제1 출력신호 및 상기 제1 출력신호와 상반된 레벨의 제2 출력신호를 생성하는 펄스 생성부를 포함하는 것을 특징으로 한다.
오실레이터, SR 래치, 비교부

Description

반도체 소자용 오실레이터{The Oscillator for Semiconductor Device}
도 1은 본 발명이 적용되는 반도체 소자용 오실레이터의 구성도,
도 2는 기준전압 발생회로의 구체적인 회로도,
도 3a 및 도 3b는 제1 입력신호 발생회로 및 제2 입력신호 발생회로를 각각 도시한 구체적인 회로도,
도 4는 본원 발명의 일 실시예에 따른 반도체 소자용 오실레이터의 구체적인 회로도.
본 발명은 반도체 소자 오실레이터에 관한 것으로, 더욱 상세하게는 전원 전압의 변화와 무관하게 일정한 클록 주기를 갖는 기준 클록을 생성하여 내부 제어신호의 지속시간을 일정하게 유지시킬 수 있는 반도체 소자용 오실레이터에 관한 것이다.
일반적으로, 메모리 소자 및 IC 칩과 같은 반도체 소자에는 외부의 클록뿐만 아니라 내부 클록을 이용해야 하는 회로들이 존재한다. 특히 플래시 메모리에서는 마이크로 컨트롤러나 펌프 회로 등에 외부 클록의 입력 없이 내부 클록을 이용하는 데 이 클록을 발생시키는 회로가 오실레이터 회로이다.
오실레이터로 쓰이는 회로의 일례로서 링 오실레이터는 홀수개의 인버터를 직렬로 연결하여 최종단의 출력이 최초 인버터의 입력으로 피드백되는 구조로 이루어져있다. 하지만, 상기 링 오실레이터는 그 구조가 간단한 대신 PVT (Process/Voltage/Temperature) 등의 변화에 의해 그 클록 주기가 크게 변하는 단점이 있다. 이를 개선하기 위해 정전류원을 인버터에 연결하거나 저항, 커패시턴스 및 슈미트 트리거나 비교부를 포함시켜 RC 지연효과가 주기를 결정하게 하는 회로가 사용되고 있다. 이 또한, 외부 변화에 대한 주기 변화 및 공정에 의한 면적 저항값이 변할 경우 오실레이터의 주기가 변화되는 문제가 발생한다.
상술한 문제점을 해결하기 위하여, 본원 발명은 전원 전압, 온도 등의 변화 와 무관하게 일정한 클록 주기를 갖는 기준 클록을 생성하여 내부 제어신호의 지속시간을 일정하게 유지시킬 수 있는 반도체 소자용 오실레이터를 제공하는 것을 그 목적으로 한다.
상술한 목적을 달성하기 위한 본원 발명의 반도체 소자용 오실레이터는 전원 전압을 전압 분배하여 기준전압을 발생시키는 기준전압 발생회로와, 제2 출력신호의 레벨에 따라 상기 전원 전압을 출력하거나, 상기 전원 전압을 방전시켜 출력하되, 상기 전원 전압 방전시 출력단에 전하를 공급하는 PMOS 트랜지스터를 포함하는 제1 입력신호 발생회로와, 제1 출력신호의 레벨에 따라 상기 전원 전압을 출력하거나, 상기 전원 전압을 방전시켜 출력하되, 상기 전원 전압 방전시 출력단에 전하를 공급하는 PMOS 트랜지스터를 포함하는 제2 입력신호 발생회로와, 상기 제1 입력신호 발생회로의 출력 전압과 상기 기준전압을 비교하는 제1 비교부와, 상기 제2 입력신호 발생회로의 출력 전압과 상기 기준전압을 비교하는 제2 비교부와, 상기 제1 비교부의 출력 및 제2 비교부의 출력에 응답하여 하이 레벨과 로우 레벨이 교번하여 나타나는 제1 출력신호 및 상기 제1 출력신호와 상반된 레벨의 제2 출력신호를 생성하는 펄스 생성부를 포함하는 것을 특징으로 한다.
또한, 본원 발명의 반도체 소자용 오실레이터는 전원 전압을 전압 분배하여 기준전압을 발생시키는 기준전압 발생회로와, 제2 출력신호의 레벨에 따라 상기 전원 전압을 출력하거나, 상기 전원 전압을 방전시켜 출력하되, 상기 전원 전압 방전시 출력단에 전하를 공급하는 스위칭 소자를 포함하는 제1 입력신호 발생회로와, 제1 출력신호의 레벨에 따라 상기 전원 전압을 출력하거나, 상기 전원 전압을 방전시켜 출력하되, 상기 전원 전압 방전시 출력단에 전하를 공급하는 스위칭 소자를 포함하는 제2 입력신호 발생회로와, 상기 제1 입력신호 발생회로의 출력 전압과 상기 기준전압을 비교하는 제1 비교부와, 상기 제2 입력신호 발생회로의 출력 전압과 상기 기준전압을 비교하는 제2 비교부와, 상기 제1 비교부의 출력 및 제2 비교부의 출력에 응답하여 하이 레벨과 로우 레벨이 교번하여 나타나는 제1 출력신호 및 상기 제1 출력신호와 상반된 레벨의 제2 출력신호를 생성하는 펄스 생성부를 포함하는 것을 특징으로 한다.
도 1은 본 발명이 적용되는 반도체 소자용 오실레이터의 구성도이다. 상기 오실레이터는 기준 전압 발생회로(111), 제1 입력 신호 발생회로(113), 제2 입력 신호 발생회로(115), 상기 각 발생회로의 출력 중 제1 입력 신호 및 기준 전압을 입력으로 하는 제1 비교부(121), 제2 입력 신호 및 기준 전압을 입력으로 하는 제2 비교부(123), 상기 제1 비교부(121)의 출력값을 초기화하는 제1 설정부(131), 상기 제2 비교부(123)의 출력값을 초기화하는 제2 설정부(133), 두 개의 인버터(141, 143)와 두 개의 NAND 게이트(145, 147)로 구성되어 제1 비교부 및 제2 비교부의 출력신호를 래치하여 서로 반전관계에 있는 제1 및 제2 출력신호를 생성하는 펄스 생성부(140), 상기 펄스 생성부(140)의 출력을 반전시키는 인버터(161)를 포함한다.
상기 기준 전압 발생 회로(111)는 상기 제1 및 2 비교부(121, 123)에 입력되는 기준 전압을 발생하는 회로로서 구체적인 구성은 도 2를 참조하여 후술할 것이다.
상기 제1 입력 신호 발생회로(113)는 상기 제1 비교부(121)에 입력되는 제1 입력 신호를 생성하는 회로로서, 상기 펄스 생성부(140)의 제2 출력신호에 응답하 여 제1 전압을 생성하여 제1 비교부(121)로 전달하거나, 상기 제2 출력신호와 상반된 레벨을 갖는 제1 출력신호에 의해 제어되는 제1 소자에 의해 상기 제1 전압의 레벨을 조정하여 제1 비교부(121)로 전달한다.
또한, 상기 제2 입력 신호 발생회로(115) 상기 제2 비교부(123)에 입력되는 제2 입력 신호를 생성하는 회로로서, 상기 펄스 생성부(140)의 제1 출력신호에 응답하여 제2 전압을 생성하여 제2 비교부(123)로 전달하거나, 상기 제2 출력신호에 의해 제어되는 제2 소자에 의해 상기 제2 전압의 레벨을 조정하여 제2 비교부(121)로 전달한다. 상기 제1 및 제2 입력 신호 발생회로(113, 115)의 구체적인 구성은 도 3a 와 3b를 참조하여 후술할 것이다.
상기 제1 비교부(121) 및 제2 비교부(123)는 통상적인 OP 앰프 또는 비교기(comparator)를 통해 구성되는 것으로 비반전 입력 단자(+)와 반전 입력 단자(-)에 입력되는 신호에 차이가 있는 경우 그 차이를 증폭시켜 어느 입력 신호가 더 큰지를 판단한다. 본 발명에서는 상기 기준 전압 발생회로(111)에서 출력된 신호를 비반전 입력 단자로 입력하고, 제1 입력신호 발생회로(113)에서 출력된 신호를 제1 비교부(121)의 반전 입력단자로 입력하며, 제2 입력신호 발생회로(115)에서 출력된 신호를 제2 비교부(123)의 반전 입력단자로 입력한다. 각 비교부(121, 123)는 비반전 입력단자로 입력되는 신호가 반전 입력단자로 입력되는 신호보다 큰 경우에는 하이 레벨 신호를 출력하며, 비반전 입력단자로 입력되는 신호가 반전 입력단자로 입력되는 신호보다 작은 경우에는 로우 레벨 신호를 출력한다. 따라서, 상기 제1 비교부(121)는 제1 입력신호 발생회로(113)에서 출력된 신호가 상기 기준 전압 발 생회로(111)에서 출력된 신호보다 작을 경우 하이 레벨 신호를 출력하며, 그 반대인 경우에는 로우 레벨 신호를 출력한다. 제2 비교부(123)도 마찬가지로 제2 입력신호 발생회로(115)에서 출력된 신호가 상기 기준 전압 발생회로(111)에서 출력된 신호보다 작을 경우 하이 레벨 신호를 출력하며, 그 반대인 경우에는 로우 레벨 신호를 출력한다.
상기 제1 설정부(131) 및 제2 설정부(133)는 상기 각 비교부의 출력값을 초기화하는 것으로, 제1 설정부(131)는 전원 전압(Vcc)과 제1 비교부(121)의 출력단 사이에 접속되어 인에이블신호(EN)에 의해 턴온되는 PMOS 트랜지스터(131)로 구성되며, 제2 설정부(133)는 접지 전압원(GND)과 제2 비교부(121)의 출력단 사이에 접속되어 인에이블 바신호(/EN)에 의해 턴온되는 NMOS 트랜지스터(133)로 구성된다.
한편, 상기 PMOS 트랜지스터(131)가 턴온되면 상기 제1 비교부(121)의 출력단자(Vout1)는 전원 전압과 연결되어 하이 레벨 신호가 초기값으로 설정되며, 상기 NMOS 트랜지스터(133)가 턴온되면 상기 제2 비교부(123)의 출력 단자(Vout2)는 접지 전압과 연결되어 로우 레벨 신호가 초기값으로 설정된다. 따라서, 인에이블 신호로 로우 레벨신호가 입력되면, 상기 트랜지스터(131, 133)가 모두 턴온되어 출력단자(Vout1)은 하이 레벨 신호로, 출력단자(Vout2)은 로우 레벨 신호로 초기화된다.
상기 펄스 생성부(140)는 상기 각 비교부(121, 123)의 출력에 응답하여 서로 반전관계에 있는 제1 출력 신호 및 제2 출력 신호를 생성하는 부분이다.
바람직하게는, 상기 펄스 생성부(140)는 상기 제1 비교부(121)의 하이 레벨 출력 신호 및 상기 제2 비교부(123)의 로우 레벨 출력 신호를 셋(set) 신호로 입력받는 SR 래치인 것을 특징으로 하는바, 그 구체적인 구성과 동작은 다음과 같다.
상기 펄스 생성부(140)는 셋(set) 신호가 입력되는 인버터(141)와 리셋(reset) 신호가 인버터(143),상기 인버터(141)의 출력 신호를 입력으로 하는 낸드(NAND) 게이트(145) 및 상기 인버터(143)의 출력 신호를 입력으로 하는 낸드 게이트(147)를 포함하며, 상기 낸드 게이트(145)에서 출력되는 제1 출력 신호(Q)는 낸드 게이트(147)의 또 다른 입력신호가 됨과 동시에 상기 제2 입력신호 발생회로부(115)를 제어하는 신호가 된다. 또한, 상기 낸드 게이트(147)에서 출력되는 제2 출력 신호(/Q)는 낸드 게이트(145)의 또 다른 입력 신호가 됨과 동시에 상기 제1 입력신호 발생회로부(113)를 제어하는 신호가 된다. 상기 제1 출력신호는 인버터(161)를 거쳐 클럭 펄스로 사용된다.
상기 설명한 펄스 생성부(140)의 동작을 표 1을 통해 살펴보기로 한다.
S R Q /Q 기능
1 0 1 0 셋
0 0 1 0 셋 유지
0 1 0 1 리셋
0 0 0 1 리셋 유지
1 1 0 0 금지
즉, 상기 인버터(141)로 하이 레벨 신호가 입력되고, 상기 인버터(143)로 로우 레벨 신호가 입력되면, 제1 출력신호(Q) 값으로 하이 레벨 신호가 입력되며(즉, 셋 신호 입력), 상기 인버터(141)로 로우 레벨 신호가 입력되고, 상기 인버터(143)로 하이 레벨 신호가 입력되면, 제1 출력신호(Q) 값으로 로우 레벨 신호가 입력된다(즉, 리셋 신호 입력). 한편 상기 인버터(141, 143) 모두 로우 레벨 신호가 입력되면, 종전 상태 값이 유지되나, 상기 인버터(141, 143)에 모두 하이 레벨 신호를 입력하는 것은 정의되어 있지 않다.
결국, 각 인버터(141, 143)의 값에 하이 레벨 신호와 로우 레벨 신호를 서로 교번하여 입력시키면 상기 제1 출력신호(Q) 값이 지속적으로 변하므로 이 출력 값을 출력신호로 이용할 수 있게 된다.
정리하면, 상기 기준전압 발생회로(111)와 제1 및 제2 입력 신호 발생회로(113, 115)의 상태 값에 따라 제1 비교부(121) 및 제2 비교부(123)의 출력 값이 결정되는 바, 이 출력 값이 서로 위상차를 가지면서 지속적으로 하이 레벨 신호와 로우 레벨 신호가 교번하도록 설정하면, 상기 펄스 생성부(140)를 통해 출력신호를 출력시킬 수 있다. 이제, 상기 기준전압 발생회로(111)와 제1 및 제2 입력 신호 발생회로(113, 115)의 구체적인 구성을 도면과 함께 살펴보기로 한다.
도 2는 상기 기준전압 발생회로(111)의 구체적인 회로도이다. 전원 전압원(Vcc)과 접지 전압원(GND) 사이에 두 개의 가변저항(R1, R2)을 직렬연결하였고, 상기 저항(R1)과 저항(R2)의 접점에 인가되는 전압을 기준전압(Vref)으로 인가한다. 상기 회로는 통상적인 전압 분배기를 이용한 것으로 상기 기준전압 값은 다음 수학식 1에 의해 결정된다.
Figure 112006071733999-pat00001
상기와 같이 기준전압 값은 온도 변화에 의해서는 변하지 않으나, 전원전압 값에 종속적인 특성이 있음을 알 수 있다..
도 3a 및 도 3b는 상기 제1 입력신호 발생회로(113) 및 제2 입력신호 발생회로(115)를 각각 도시한 회로도이다.
상기 제1 입력신호 발생회로(113)는 상기 제2 출력 신호(/Q)를 게이트 제어신호로 입력받는 CMOS 인버터, 상기 CMOS 인버터의 PMOS 트랜지스터(311)와 NMOS 트랜지스터(313) 사이에 직렬접속된 가변저항(R3), 상기 PMOS 트랜지스터(311)와 가변저항(R3)의 접속노드에 연결된 상기 제1 전압의 출력단, 상기 출력단과 전원 전압원 사이에 접속되어 상기 제1 출력신호를 게이트 제어신호로 입력받아 상기 접속노드에 전하를 공급하는 PMOS 트랜지스터(315), 상기 출력단과 접지 전압원 사이에 접속된 커패시터(C1)를 포함한다.
상기 트랜지스터(311, 313)의 게이트는 서로 접속되어 상기 펄스 생성부(140)의 제2 출력 신호(/Q)를 입력받는다. 상기 PMOS 트랜지스터(311)의 소스는 전원 전압원(Vcc)과 접속되고, 드레인은 상기 가변저항(R3)의 제1 단자와 접속되며, NMOS 트랜지스터(313)의 드레인은 상기 가변저항(R3)의 제2 단자와 접속되고, 소스는 접지 전압원(GND)과 접속됨으로써 상기 트랜지스터(311, 313)의 게이트에 입력되는 신호(/Q)에 따라 상기 트랜지스터(311, 313)의 턴온 여부가 결정되는 CMOS 인버터를 구성한다. 상기 PMOS 트랜지스터(311)의 드레인과 가변저항(R3)의 접속 노드(n1)와 접지 전압원(GND) 사이에는 트랜지스터(311)의 턴온시 전원전압원(Vcc)로부터 전하가 충전되는 커패시터(C1)가 접속되고, 상기 접속 노드(n1)와 전원 전압원(Vcc) 사이에는 상기 제1 출력 신호(Q)에 따라 턴온되는 PMOS 트랜지스터(315)가 접속되며, 상기 접속 노드(n1)의 전압 상태가 제1 전압으로서 상기 제1 비교부(121)의 반전 입력 단자로 입력된다.
상기 제2 출력 신호(/Q)를 상기 트랜지스터(311, 313)의 게이트로 입력시키는바, 상기 신호(/Q)가 로우 레벨 신호인 경우 PMOS 트랜지스터(311)만 턴온되어 전원 전압원(Vcc)과 커패시터(C1)가 직렬 접속되어 커패시터(C1)에 전하가 충전된다. 또한, 상기 접속 노드(n1)로는 전원 전압원(Vcc)의 전압값이 그대로 인가되어 제1 전압은 전원 전압원(Vcc)의 전압값이 된다.
이때, 전원 전압의 변화에 따른 오실레이터의 클록 주기의 변화를 살펴보도록한다. 전원 전압이 상승하게 되면 제1 입력신호도 같이 상승하게 되며, 앞서 살펴본 기준전압도 같이 상승하게 되므로, 제1 비교부에서의 판단에 큰 영향을 미치지 않게 되며, 결국 오실레이터의 주기 변화에 큰 영향을 미치지 않게 된다. 전원 전압의 하강시에도 마찬가지로 제1 전압과 기준전압이 같이 하강하여 주기 변화에 큰 영향이 없다.
한편, 온도 변화에 따른 주기의 변화를 살펴보면, 온도 변화에 따른 전원 전압의 변화에는 큰 상관관계가 없으므로, 클록 주기의 변화에 영향을 미치지 않는다.
상기 신호(/Q)가 하이 레벨 신호인 경우 NMOS 트랜지스터(313)가 턴온되어 상기 가변저항(R3)이 접지 전압원(GND)과 접속되며, PMOS 트랜지스터(315)가 턴온되어 전원 전압원에 가변 저항(R3)과 커패시터(C1)가 병렬 접속된 형태가 된다. 다만, 상기 PMOS 트랜지스터(315)는 상기 NMOS 트랜지스터(313)보다 사이즈를 작게 구성하여 접속 노드(n1)에 전원 전압을 인가하는 스위치로서 기능하기보다는 상기 가변 저항(R3)을 통해 전하를 방전하는 커패시터(C1)에 대해 전하를 공급하는 전류원으로서의 역할을 하게 된다. 따라서, 상기 접속 노드(n1)로는 최초 충전되었던 전압값(예를 들면, Vcc)에서 시간에 따라 그 전압값이 지수함수적으로 감소하는 형태의 전압값이 인가되며, 이는 또 다른 제1 전압이 된다.
이때, 전원 전압의 변화에 따른 오실레이터의 클록 주기의 변화를 살펴보도록한다. 전원 전압이 상승하게 되면 기준전압뿐만 아니라, 커패시터(C1)에 충전되는 전원 전압 역시 같이 상승하게 되므로, 전원 전압에서 기준전압까지 하강하는데 소요되는 시간에 큰 변화가 없어, 결국 오실레이터의 주기 변화에 큰 영향을 미치지 않게 된다. 전원 전압의 하강시에도 마찬가지로 제1 전압과 기준전압이 같이 하강하여 주기 변화에 큰 영향이 없다.
한편, 온도 변화에 따른 주기의 변화를 살펴보면, 온도가 상승함에 따라 상기 가변저항(R3)으로 방전되는 전류에 변화가 있어 그 주기가 변하게 된다. 상기 PMOS 트랜지스터(315)가 없었다면, 상기 커패시터(C1)에 충전된 전하가 가변저항(R3) 및 턴온된 트랜지스터(313)를 따라 방전되는바, 온도 상승에 따라 방전경로에 형성되는 저항이 커지고 이는 방전 전류의 감소와 방전 속도의 감소로 이어져, 제1 전압이 기준전압 아래로 감소하는데 소요되는 시간을 증가시켜 결국은 오실레이터 클록의 주기를 증가하게 된다.
그러나, 본원 발명은 상기 PMOS 트랜지스터(315)를 커패시터(C1)에 접속시켜 상기 접속 노드(n1)에 전하를 공급하도록 하는 구성을 추가하였다. 즉, 온도 감소시에는 커패시터(C1)에서 가변저항(R3)으로 이어지는 방전 경로에 형성되는 저항이 작아져서 방전속도가 빨라지나, 상기 접속 노드(n1)에 전하를 공급하는 상기 PMOS 트랜지스터(315) 역시 저항이 작아져 전하공급량이 증가함으로써, 방전속도를 적정수준에서 유지할 수 있게 한다.
또한, 온도 증가시에는 커패시터(C1)에서 가변저항(R3)으로 이어지는 방전 경로에 형성되는 저항이 커져서 방전속도가 느려지나, 상기 접속 노드(n1)에 전하를 공급하는 상기 PMOS 트랜지스터(315) 역시 저항이 커져서 전하공급량이 감소함으로써, 방전속도를 적정수준에서 유지할 수 있게 한다.
이와 같이 온도변화에 따른 커패시터의 방전전류의 증감이 민감하지 않도록 상기 PMOS 트랜지스터(315)를 접속하여, 온도변화에 따른 오실레이터의 주기 변화가 크지 않도록 한다.
한편, 도 3b의 상기 제2 입력신호 발생회로(115)는 상기 제1 출력 신호(Q)를 게이트 제어신호로 입력받는 CMOS 인버터, 상기 CMOS 인버터의 PMOS 트랜지스터(321)와 NMOS 트랜지스터(323) 사이에 직렬접속된 가변저항(R4), 상기 PMOS 트랜지스터(321)와 가변저항(R4)의 접속노드에 연결된 상기 제2 전압의 출력단, 상기 출력단과 전원 전압원 사이에 접속되어 상기 제2 출력신호(/Q)를 게이트 제어신호로 입력받아 상기 접속노드에 전하를 공급하는 PMOS 트랜지스터(325), 상기 출력단과 접지 전압원 사이에 접속된 커패시터(C2)를 포함한다.
상기 트랜지스터(321, 323)의 게이트는 서로 접속되어 상기 제1 출력 신호(Q)를 입력받는다. 상기 PMOS 트랜지스터(321)의 소스는 전원 전압원(Vcc)과 접속되고, 드레인은 상기 가변저항(R4)의 제1 단자와 접속되며, NMOS 트랜지스터(323)의 드레인은 상기 가변저항(R4)의 제2 단자와 접속되고, 소스는 접지 전압원(GND)과 접속됨으로써 상기 트랜지스터(321, 323)의 게이트에 입력되는 신호(Q)에 따라 상기 트랜지스터(321, 323)의 턴온 여부가 결정되는 CMOS 인버터를 구성한다. 상기 PMOS 트랜지스터(321)의 드레인과 가변저항(R4)의 접속 노드(n2)와 접지 전압원(GND) 사이에는 트랜지스터(321)의 턴온시 전원전압원(Vcc)으로부터 전하가 충전되는 커패시터(C2)가 접속되고, 상기 접속 노드(n2)와 전원 전압원(Vcc) 사이에는 상기 신호(/Q)에 따라 턴온되는 PMOS 트랜지스터(325)가 접속되며, 상기 접속 노드(n2)의 전압 상태가 제2 전압으로서 상기 제2 비교부(123)의 반전 입력 단자로 입력된다.
상기 제1 출력 신호(Q)를 상기 트랜지스터(321, 323)의 게이트로 입력시키는바, 상기 신호(Q)가 로우 레벨 신호인 경우 PMOS 트랜지스터(321)만 턴온되어 전원 전압원(Vcc)과 커패시터(C2)가 직렬 접속되어 커패시터(C2)에 전하가 충전된다. 또한, 상기 접속 노드(n2)로는 전원 전압원(Vcc)의 전압값이 그대로 인가되어 제2 전압은 전원 전압원(Vcc)의 전압값이 된다.
상기 신호(Q)가 하이 레벨 신호인 경우 NMOS 트랜지스터(323)가 턴온되어 상기 가변저항(R4)이 접지 전압원(GND)과 접속되며, PMOS 트랜지스터(325)가 턴온되어 전원 전압원에 가변 저항(R4)과 커패시터(C2)가 병렬 접속된 형태가 된다. 다만, 상기 PMOS 트랜지스터(325)는 상기 NMOS 트랜지스터(323)보다 사이즈를 작게 구성하여 접속 노드(n2)에 전원 전압을 인가하는 스위치로서 기능하기보다는 상기 가변 저항(R4)을 통해 전하를 방전하는 커패시터(C2)에 대해 전하를 공급하는 전류원으로서의 역할을 하게 된다. 따라서, 상기 접속 노드(n2)로는 최초충전되었던 전압값(예를 들면, Vcc)에서 시간에 따라 그 전압값이 지수함수적으로 감소하는 형태의 전압값이 인가되며, 이는 또 다른 제2 전압이 된다.
한편, 전체적인 구성은 상기 도 3a의 제1 입력신호 발생회로와 거의 동일하므로, 전원전압의 변화와 온도 변화에 대한 제2 입력신호의 변화가 크지 않음은 앞서 설명한 바와 같다.
정리하면, 상기 신호(Q)가 하이 레벨 신호인 경우, 제1 전압은 전원 전압(Vcc) 값을 갖게 되지만, 제2 전압은 커패시터(C2) 양단의 전압값으로서 지수함수적으로 감소하는 형태의 전압값을 갖게 된다. 반면에, 상기 신호(Q)가 로우 레벨 신호인 경우, 제1 전압은 커패시터(C1) 양단의 전압값으로서 지수함수적으로 감소하는 형태의 전압값을 갖게 되지만, 제2 전압은 전원 전압(Vcc) 값을 갖게 된다. 즉, 신호(Q)의 상태에 따라 제1 전압과 제2 전압이 서로 상반되는 값을 갖게 된다.
도 4는 본원 발명의 일 실시예에 따른 반도체 소자용 오실레이터의 구체적인 회로도이다.
전체적인 구성은 도 1의 오실레이터와 동일한 형태이며, 상기 기준전압 발생회로(111)로서 도 2의 회로를, 상기 제1 입력 신호 발생회로(113)로서 도 3a의 회로를, 상기 제2 입력 신호 발생회로(115)로서 도 3b의 회로를 각각 사용하고 있다.
세부적인 연결상태에 대해서는 앞서 설명하였으며, 상기 구성에 따른 전체동작에 대해 살펴보기로 한다.
먼저 인에이블 신호(EN)에 로우 레벨 신호를 인가하여 트랜지스터 (441, 443)을 각각 턴온하여 제1 비교부(431)의 출력값(Vout1)을 하이 레벨 신호로, 제2 비교부(433)의 출력값(Vout2)를 로우 레벨 신호로 초기화한다.
상기 초기화에 의해 인버터(451)로 입력되는 신호(S)는 하이 레벨, 인버터(453)으로 입력되는 신호(R)는 로우 레벨이 되므로 표 1에 따라 상기 낸드 게이트(455)의 출력 신호(Q)는 하이 레벨 값을 갖는다.
상기 출력 신호(Q)에 의해 제1 입력 신호 발생회로(113)의 출력신호는 전원 전압 값(Vcc)를 갖게 되고, 제2 입력 신호 발생회로(115)의 출력신호는 커패시터(C2) 양단의 전압값으로서 지수함수적으로 감소하는 형태의 전압값을 갖게 된다.
한편, 상기 기준전압 발생회로(111)의 전압 값은 수학식 1과 같으므로, 제1 입력 신호 발생회로(113)의 출력값 보다는 작게 되고, 제2 입력 신호 발생회로(115)의 출력값 보다 작을 수 있지만, 시간이 지남에 따라 커패시터(C2) 양단의 전압값이 감소하여 기준전압이 더 큰 값을 갖게 된다.
그 결과 제1 비교부(431)에서는 반전 입력단자의 전압이 비반전 입력단자의 전압보다 크게 되므로 출력값(Vout1)은 로우 레벨 신호를 갖게되어 최초 초기화된 전압과 상반된 상태값이 출력된다. 또한, 제2 비교부(433)에서는 시간이 지남에 따라 반전 입력단자의 전압이 비반전 입력 단자의 전압보다 작게 되므로 출력값(Vout2)은 하이 레벨 신호를 갖게되어 역시 최초 초기화된 전압과 상반된 상태값이 출력된다.
이제, 인버터(451)로 입력되는 신호(S)는 로우 레벨 신호가 되고, 인버터(453)로 입력되는 신호(R)는 하이 레벨 신호가 되는바, 표 1에 따라 상기 제1 출력 신호(Q)는 로우 레벨 값을 갖게 되면서 종전의 하이 레벨과 상반되는 값을 갖게 되며, 이와 같이 주기적으로 값이 변함에 따라 출력신호가 발생하게 된다.
한편, 앞서 설명한 바와 같이 전원 전압 또는 온도의 변화에 따른 제1 입력 신호 및 제2 입력 신호의 변화폭이 크지 않으므로, 전원 전압 또는 온도의 변화에 대해 클록 펄스의 주기 변화가 민감하지 않게 된다.
상술한 바와 같이 본원 발명의 반도체 소자용 오실레이터의 구성에 따르면, 전원 전압의 변화 또는 온도 변화에 민감하지 않은 제1 및 제2 입력 신호를 생성할 수 있어, 전체적으로 전원 전압의 변화 또는 온도 변화에 대해 클록 펄스의 주기 변화가 민감하지 않은 오실레이터를 제작할 수 있다.

Claims (10)

  1. 전원 전압을 전압 분배하여 기준전압을 발생시키는 기준전압 발생회로와,
    제2 출력신호의 레벨에 따라 상기 전원 전압을 출력하거나, 상기 전원 전압을 방전시켜 출력하되, 상기 전원 전압 방전시 출력단에 전하를 공급하는 PMOS 트랜지스터를 포함하는 제1 입력신호 발생회로와,
    제1 출력신호의 레벨에 따라 상기 전원 전압을 출력하거나, 상기 전원 전압을 방전시켜 출력하되, 상기 전원 전압 방전시 출력단에 전하를 공급하는 PMOS 트랜지스터를 포함하는 제2 입력신호 발생회로와,
    상기 제1 입력신호 발생회로의 출력 전압과 상기 기준전압을 비교하는 제1 비교부와,
    상기 제2 입력신호 발생회로의 출력 전압과 상기 기준전압을 비교하는 제2 비교부와,
    상기 제1 비교부의 출력 및 제2 비교부의 출력에 응답하여 하이 레벨과 로우 레벨이 교번하여 나타나는 제1 출력신호 및 상기 제1 출력신호와 상반된 레벨의 제2 출력신호를 생성하는 펄스 생성부
    를 포함하는 반도체 소자용 오실레이터.
  2. 제1항에 있어서, 상기 기준전압 발생회로는 전원 전압원과 접지 전압원 사이에 직렬접속된 제1 및 제2 저항을 포함하는 것을 특징으로 하는 반도체 소자용 오실레이터.
  3. 제1항에 있어서, 상기 제1 입력 신호 발생회로는 상기 제2 출력 신호를 게이 트 제어신호로 입력받는 CMOS 인버터와,
    상기 CMOS 인버터의 제1 PMOS 트랜지스터와 NMOS 트랜지스터 사이에 직렬접속된 가변저항과,
    상기 제1 PMOS 트랜지스터와 가변저항의 접속노드에 연결된 상기 제1 전압의 출력단과,
    상기 출력단과 전원 전압원 사이에 접속되어 상기 제1 출력신호를 게이트 제어신호로 입력받아 상기 접속노드에 전하를 공급하는 제2 PMOS 트랜지스터와,
    상기 출력단과 접지 전압원 사이에 접속된 커패시터
    를 포함하는 것을 특징으로 하는 반도체 소자용 오실레이터.
  4. 제1항에 있어서, 상기 제2 입력 신호 발생회로는 상기 제1 출력 신호를 게이트 제어신호로 입력받는 CMOS 인버터와,
    상기 CMOS 인버터의 제1 PMOS 트랜지스터와 NMOS 트랜지스터 사이에 직렬접속된 가변저항과,
    상기 제1 PMOS 트랜지스터와 가변저항의 접속노드에 연결된 상기 제2 전압의 출력단과,
    상기 출력단과 전원 전압원 사이에 접속되어 상기 제2 출력신호를 게이트 제어신호로 입력받아 상기 접속노드에 전하를 공급하는 제2 PMOS 트랜지스터와,
    상기 출력단과 접지 전압원 사이에 접속된 커패시터
    를 포함하는 것을 특징으로 하는 반도체 소자용 오실레이터.
  5. 제1항에 있어서, 상기 펄스 생성부는 상기 제1 비교부의 하이 레벨 출력 신호 및 상기 제2 비교부의 로우 레벨 출력 신호를 셋(set) 신호로 입력받는 SR 래치인 것을 특징으로 하는 반도체 소자용 오실레이터.
  6. 제1항에 있어서, 상기 제1 비교부의 출력단자와 접속되어 상기 제1 비교부의 출력단자를 하이 레벨로 초기화하는 제1 설정부와,
    상기 제2 비교부의 출력단자와 접속되어 상기 제2 비교부의 출력단자를 로우 레벨로 초기화하는 제2 설정부
    를 더 포함하는 것을 특징으로 하는 반도체 소자용 오실레이터.
  7. 제1항에 있어서, 상기 제1 비교부는 로우레벨의 제2 출력신호가 제1 입력신호 발생회로에 인가될 때 로우 레벨 신호를 출력하고, 하이레벨의 제2 출력신호가 제1 입력신호 발생회로에 인가될 때 하이 레벨 신호를 출력하는 것을 특징으로 하는 반도체 소자용 오실레이터.
  8. 제1항에 있어서, 상기 제2 비교부는 로우레벨의 제1 출력신호가 제2 입력신호 발생회로에 인가될 때 로우 레벨 신호를 출력하고, 하이레벨의 제1 출력신호가 제2 입력신호 발생회로에 인가될 때 하이 레벨 신호를 출력하는 것을 특징으로 하는 반도체 소자용 오실레이터.
  9. 제1항에 있어서, 상기 펄스 생성부에 접속되어 상기 제1 출력 신호를 반전하 여 출력하는 인버터를 더 포함하는 것을 특징으로 하는 반도체 소자용 오실레이터.
  10. 전원 전압을 전압 분배하여 기준전압을 발생시키는 기준전압 발생회로와,
    제2 출력신호의 레벨에 따라 상기 전원 전압을 출력하거나, 상기 전원 전압을 방전시켜 출력하되, 상기 전원 전압 방전시 출력단에 전하를 공급하는 스위칭 소자를 포함하는 제1 입력신호 발생회로와,
    제1 출력신호의 레벨에 따라 상기 전원 전압을 출력하거나, 상기 전원 전압을 방전시켜 출력하되, 상기 전원 전압 방전시 출력단에 전하를 공급하는 스위칭 소자를 포함하는 제2 입력신호 발생회로와,
    상기 제1 입력신호 발생회로의 출력 전압과 상기 기준전압을 비교하는 제1 비교부와,
    상기 제2 입력신호 발생회로의 출력 전압과 상기 기준전압을 비교하는 제2 비교부와,
    상기 제1 비교부의 출력 및 제2 비교부의 출력에 응답하여 하이 레벨과 로우 레벨이 교번하여 나타나는 제1 출력신호 및 상기 제1 출력신호와 상반된 레벨의 제2 출력신호를 생성하는 펄스 생성부
    를 포함하는 반도체 소자용 오실레이터.
KR1020060096189A 2006-09-29 2006-09-29 반도체 소자용 오실레이터 KR100816229B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060096189A KR100816229B1 (ko) 2006-09-29 2006-09-29 반도체 소자용 오실레이터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060096189A KR100816229B1 (ko) 2006-09-29 2006-09-29 반도체 소자용 오실레이터

Publications (1)

Publication Number Publication Date
KR100816229B1 true KR100816229B1 (ko) 2008-03-21

Family

ID=39411504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060096189A KR100816229B1 (ko) 2006-09-29 2006-09-29 반도체 소자용 오실레이터

Country Status (1)

Country Link
KR (1) KR100816229B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101292665B1 (ko) 2008-12-04 2013-08-02 한국전자통신연구원 저전력 완화 발진기 및 이를 이용한 ｒｆｉｄ 태그
US11789482B2 (en) 2021-03-26 2023-10-17 Samsung Electronics Co., Ltd. Bandgap reference circuit including resistivity temperature coefficient cancellation circuit, and oscillator circuit including the bandgap reference circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990061040A (ko) * 1997-12-31 1999-07-26 김영환 링 오실레이터
KR20060027175A (ko) * 2004-09-22 2006-03-27 삼성전자주식회사 반도체 메모리 장치의 발진회로
KR20060044240A (ko) * 2004-11-11 2006-05-16 주식회사 하이닉스반도체 반도체 장치의 오실레이터
KR20060059283A (ko) * 2004-11-26 2006-06-01 주식회사 하이닉스반도체 반도체 장치의 오실레이터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990061040A (ko) * 1997-12-31 1999-07-26 김영환 링 오실레이터
KR20060027175A (ko) * 2004-09-22 2006-03-27 삼성전자주식회사 반도체 메모리 장치의 발진회로
KR20060044240A (ko) * 2004-11-11 2006-05-16 주식회사 하이닉스반도체 반도체 장치의 오실레이터
KR20060059283A (ko) * 2004-11-26 2006-06-01 주식회사 하이닉스반도체 반도체 장치의 오실레이터

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101292665B1 (ko) 2008-12-04 2013-08-02 한국전자통신연구원 저전력 완화 발진기 및 이를 이용한 ｒｆｉｄ 태그
US11789482B2 (en) 2021-03-26 2023-10-17 Samsung Electronics Co., Ltd. Bandgap reference circuit including resistivity temperature coefficient cancellation circuit, and oscillator circuit including the bandgap reference circuit

Similar Documents

Publication Publication Date Title
CN106209027B (zh) 张弛振荡器及单片集成芯片
KR100680503B1 (ko) 반도체 메모리 장치의 내부전압 발생기
US6597235B2 (en) Voltage boost circuits using multi-phase clock signals
US7057427B2 (en) Power on reset circuit
CN106160703B (zh) 比较器及张弛振荡器
US7102452B1 (en) Temperature-compensated RC oscillator
US20090315530A1 (en) Pulse controlled soft start scheme for buck converter
KR101167408B1 (ko) 오실레이터
US8884666B2 (en) Clock generator
US10666235B1 (en) Temperature compensated oscillation circuit
KR100862351B1 (ko) 파워-온-리셋 회로
US9503059B1 (en) Integrated circuit devices having oscillator circuits therein that support fixed frequency generation over process-voltage-temperature (PVT) variations
US10656023B2 (en) Temperature sensing device and temperature-voltage converter
US7126434B2 (en) Oscillator circuit for semiconductor device
KR100816229B1 (ko) 반도체 소자용 오실레이터
US5760655A (en) Stable frequency oscillator having two capacitors that are alternately charged and discharged
KR100331400B1 (ko) 반도체회로
US7286022B2 (en) Resistor-capacitor (RC) oscillator insensitive to process, voltage, and temperature variances
KR20150019000A (ko) 기준 전류 생성 회로 및 이의 구동 방법
KR100510531B1 (ko) 동작 전원전압에 둔감한 지연 스테이지 및 이를 구비하는지연회로
TW564593B (en) Starter circuit
KR101053508B1 (ko) 기판 바이어스 전압 검출기
KR100881540B1 (ko) 반도체 메모리 소자의 오실레이터 회로
KR20080074670A (ko) 반도체 메모리 장치의 지연 회로
JP2007043892A (ja) 過昇圧防止回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee