KR101292665B1 - 저전력 완화 발진기 및 이를 이용한 ｒｆｉｄ 태그 - Google Patents

저전력 완화 발진기 및 이를 이용한 ｒｆｉｄ 태그 Download PDF

Info

Publication number
KR101292665B1
KR101292665B1 KR1020090028376A KR20090028376A KR101292665B1 KR 101292665 B1 KR101292665 B1 KR 101292665B1 KR 1020090028376 A KR1020090028376 A KR 1020090028376A KR 20090028376 A KR20090028376 A KR 20090028376A KR 101292665 B1 KR101292665 B1 KR 101292665B1
Authority
KR
South Korea
Prior art keywords
current
unit
output
controller
comparator
Prior art date
Application number
KR1020090028376A
Other languages
English (en)
Other versions
KR20100064289A (ko
Inventor
강태영
박경환
현석봉
강태욱
김경수
김성은
김정범
명혜진
박형일
임인기
최병건
형창희
황정환
강성원
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US12/565,240 priority Critical patent/US20100141348A1/en
Priority to EP09172282A priority patent/EP2194645A3/en
Publication of KR20100064289A publication Critical patent/KR20100064289A/ko
Application granted granted Critical
Publication of KR101292665B1 publication Critical patent/KR101292665B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card

Landscapes

  • Pulse Circuits (AREA)

Abstract

본 발명은, 기설정된 크기의 전류를 발생시키는 정전류 발생부; 정전류 발생부에서 발생된 전류를 클럭 제어 신호에 의해 조절하여 출력하는 전류 가변부; 전류 가변부의 출력단에 병렬로 연결되어 전류 가변부에서 인가되는 전류를 통과 또는 차단시키는 제1 제어기 및 제2 제어기; 제1 제어기의 출력단과 제2 제어기의 출력단 사이에 배치되는 PMOS 충방전부; PMOS 충방전부의 양단에 각각 연결되며, PMOS 충방전부에 충전된 전압을 인가받아 하이 또는 로우 레벨의 전압을 출력하는 제1 비교기 및 제2 비교기; 및 제1 비교기 및 제2 비교기에서 출력된 전압을 각각 지연시켜 발진신호로 출력하는 래치회로를 포함하며, 전류 가변부는, 정전류 발생부의 전류를 통과시켜 최소 발진 주파수를 출력시키도록 하는 고정 트랜지스터; 및 고정 트랜지스터와 병렬로 연결되고, 디지털 클럭 제어 신호에 의해 정전류 발생부의 전류를 조절하여 출력주파수를 조절하는 가변 트랜지스터를 포함하는 저전력 완화 발진기 및 이를 이용한 RFID 태그를 제공할 수 있다.
완화 발진기(relaxation oscillator), RFID(radio frequency identification)

Description

저전력 완화 발진기 및 이를 이용한 ＲＦＩＤ 태그{LOW POWER RELAXATION OSCILLATOR AND RFID TAG USING THE SAME}
본 발명은 저전력 완화 발진기 및 이를 이용한 RFID 태그에 관한 것으로서, 보다 상세하게는 외부 환경으로 인한 출력 주파수의 변경을 보정할 수 있는 저전력 완화 발진기 및 이를 이용한 RFID 태그에 관한 것이다.
본 발명은 지식경제부 및 정보통신 연구 진흥원의 IT원천기술개발 사업의 일환으로 수행한 연구로부터 도출된 것이다.[과제 관리번호: 2006-S-072-03, 과제명: 인체통신 컨트롤러 SoC]
일반적으로 발진기(Oscillator)는 전자회로 분야에서 신호 생성 회로로서 사용될수 있다. 즉, 발진기는 시간의 변화에 안정되고 주기적으로 변하는 신호를 생성하여 시스템의 타이밍 제어를 위한 시스템 클럭 신호로 이용하거나, 신호의 크기(amplitude)나 주파수를 변환하는 캐리어 신호(변조 신호)로 이용하기도 한다.
이러한 발진기는 구현 방법에 따라 동조 발진기(tuned oscillator)와 충방전 발진기라 불리는 완화 발진기(relaxation oscillator)로 나눌 수 있다.
특히, 완화 발진기는 회로 내부적으로 정해진 문턱 전압(Threshold Voltage) 사이에서 에너지 저장기의 하나인 커패시터를 충방전시킴으로써 발진 신호를 생성한다. 이와 같이, 완화발진기는 캐패시터를 충전한 다음, 캐패시터를 가로지른 전압이 특정 문턱전압레벨에 도달하면 캐패시터를 갑자기 방전시키는 동작을 반복하여 수행함으로써, 그 충방전 시간에 따라 주기가 결정된 발진 주파수를 출력할 수 있다. 이러한 완화 발진기는 무선 이동통신 시스템에서 파워다운(Power Down) 모드에서 시스템간의 동기를 유지하기 위한 동기 클럭을 제공하는 저전력 발진기로 사용될 수 있다.
동조 발진기의 경우 저전력 동작이 가능한 장점이 있지만 공정변화에 의해 PMOS 와 NMOS 의 특성이 칩마다 달라지기 때문에 듀티비가 50%인 조건을 만족하기 힘든 반면, 완화 발진기는 주파수의 듀티비가 50% 인 장점을 갖지만 MIM(Metal-Insulator-Metal) 캐패시터를 사용하기 때문에 공정 단가가 높아지는 문제점이 있다.
본 발명은, 상기한 문제점을 해결하기 위해서 50%의 듀티비를 가지며 외부 환경으로 인한 출력 주파수의 변경을 보정할 수 있는 저전력 완화 발진기 및 이를 이용한 RFID 태그를 제공하는 것을 목적으로 한다.
본 발명의 일측면은, 기설정된 크기의 전류를 발생시키는 정전류 발생부; 상기 정전류 발생부에서 발생된 전류를 클럭 제어 신호에 의해 조절하여 출력하는 전류 가변부; 상기 전류 가변부의 출력단에 병렬로 연결되어 상기 전류 가변부에서 인가되는 전류를 통과 또는 차단시키는 제1 제어기 및 제2 제어기; 상기 제1 제어기의 출력단과 상기 제2 제어기의 출력단 사이에 배치되는 PMOS 충방전부; 상기 PMOS 충방전부의 양단에 각각 연결되며, 상기 PMOS 충방전부에 충전된 전압을 인가받아 하이 또는 로우 레벨의 전압을 출력하는 제1 비교기 및 제2 비교기; 및 상기 제1 비교기 및 제2 비교기에서 출력된 전압을 각각 지연시켜 발진신호로 출력하는 래치회로를 포함하며, 상기 전류 가변부는, 상기 정전류 발생부의 전류를 통과시켜 상기 완화 발진기가 최소 발진 주파수를 출력시키도록 하는 고정 트랜지스터; 및 상기 고정 트랜지스터와 병렬로 연결되고, 디지털 클럭 제어 신호에 의해 상기 정전류 발생부의 전류를 조절하여 상기 완화 발진기의 출력주파수를 조절하는 가변 트랜지스터를 포함하는 것을 특징으로 하는 저전력 완화 발진기를 제공할 수 있다.
상기 PMOS 충방전부는, 제1 PMOS 캐패시터, 및 제2 PMOS 캐패시터를 포함하며, 상기 제1 PMOS 캐패시터와 제2 PMOS 캐패시터는 게이트와 드레인이 크로스 커플드 연결된 것일 수 있다.
삭제
상기 제1 제어기 및 제2 제어기는, 각각 상기 래치회로의 출력단에 연결되어 상기 래치회로에서 피드백된 전압에 따라 상기 전류 가변부에서 인가되는 전류를 통과 또는 차단시킬 수 있다.
상기 제1 제어기 및 제2 제어기는, 인버터일 수 있다.
상기 제1 비교기 및 제2 비교기는, 슈미트 트리거일 수 있다.
본 발명의 다른 일측면은, 클럭 발생부; 및 상기 클럭 발생부의 출력 주파수를 조절하기 위한 클럭 제어 신호를 제공하는 디지털부를 포함하며, 상기 클럭 발생부는, 기설정된 크기의 전류를 발생시키는 정전류 발생부; 상기 정전류 발생부에서 발생된 전류를 클럭 제어 신호에 의해 조절하여 출력하는 전류 가변부; 상기 전류 가변부의 출력단에 병렬로 연결되어 상기 전류 가변부에서 인가되는 전류를 통과 또는 차단시키는 제1 제어기 및 제2 제어기; 상기 제1 제어기의 출력단과 상기 제2 제어기의 출력단 사이에 배치되는 PMOS 충방전부; 상기 PMOS 충방전부의 양단에 각각 연결되며, 상기 PMOS 충방전부에 충전된 전압을 인가받아 하이 또는 로우 레벨의 전압을 출력하는 제1 비교기 및 제2 비교기; 및 상기 제1 비교기 및 제2 비교기에서 출력된 전압을 각각 지연시켜 발진신호로 출력하는 래치회로를 포함하며, 상기 전류 가변부는, 상기 정전류 발생부의 전류를 통과시켜 상기 완화 발진기가 최소 발진 주파수를 출력시키도록 하는 고정 트랜지스터; 및 상기 고정 트랜지스터와 병렬로 연결되고, 디지털 클럭 제어 신호에 의해 상기 전류를 조절하여 상기 완화 발진기의 출력주파수를 조절하는 가변 트랜지스터를 포함하는 것을 특징으로 하는 RFID 태그를 제공할 수 있다.
상기 디지털부는, 상기 클럭 발생부에서 출력되는 클럭을 카운팅하는 카운터와, 상기 카운터에서 카운팅된 클럭수를 기설정된 클럭수와 비교하는 비교기, 및 상기 비교기에서 비교된 클럭수의 차이에 대해 클럭 주파수를 보상하도록 상기 클럭 발생부에 클럭 제어 신호를 공급하는 클럭 제어부를 포함할 수 있다.
삭제
본 발명에 따르면, 듀티비를 50%로 유지하고 외부환경에 의해 발생되는 출력주파수의 변경을 보정할 수 있는 저전력 완화 발진기 및 이를 이용한 RFID 태그를 얻을 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하겠다.
도 1은, 본 발명의 일실시 형태에 따른 저전압 완화 발진기(100)의 구성도이다.
도 1을 참조하면, 본 실시형태에 따른 저전압 완화 발진기(100)는 정전류 발생부(110), 전류 가변부(120), 제1 제어기 및 제2 제어기(131, 132), PMOS 충방전부(140), 제1 비교기 및 제2 비교기(151, 152), 및 래치회로(160)를 포함할 수 있다.
상기 정전류 발생부(110)는, 전류를 발생시키는 전류원일 수 있다.
상기 전류 가변부(120)는, 상기 정전류 발생부(110)에서 발생된 전류를 클럭 제어 신호에 의해 조절하여 출력할 수 있다.
본 실시형태에서, 상기 전류 가변부(120)는, 상기 정전류 발생부(110)의 전류를 통과시켜 상기 완화 발진기가 최소 발진 주파수를 발진시키도록 하는 고정 트랜지스터(125) 및 상기 고정 트랜지스터(125)와 병렬로 연결되고, 디지털 클럭 제 어 신호에 의해 상기 정전류 발생부의 전류를 조절하여 상기 완화 발진기의 발진주파수를 조절하는 가변 트랜지스터를 포함할 수 있다. 본 실시형태에서는, 상기 가변 트랜지스터는, 4 비트의 디지털 클럭 제어 신호에 의해 전류를 조절하는 제1 내지 제4 가변 트랜지스터(121, 122, 123, 124)를 포함할 수 있다.
상기 고정 트랜지스터(125)는 상기 가변 트랜지스터(121, 122, 123, 124)가 오프(off) 상태인 경우에도 기본적인 전류를 통과시켜 상기 발진기가 발진하도록 할 수 있다. 이 때 발진기의 주파수를 최소 발진 주파수로 할 수 있다.
실제로 사용되는 발진기의 출력주파수는 온도 및 공정 변화에 의해 설계시 발진기의 출력 주파수와 다를 수 있다. 본 실시형태에서는 이러한 실제환경에서의 출력 주파수와 설계시의 출력 주파수 사이의 차이를 보정해 주기 위해서 온/오프 가능한 제1 내지 제4 가변 트랜지스터(121, 122, 123, 124)를 사용할 수 있다. 상기 제1 내지 제4 가변 트랜지스터(121, 122, 123, 124)를 각각 4 비트 신호(CT1, CT2, CT3, CT4)로 제어함으로서 상기 발진기의 출력 주파수를 조절할 수 있다.
상기 제1 제어기(131) 및 제2 제어기(132)는, 상기 전류 가변부(120)에 병렬로 연결되어 상기 전류 가변부에서 인가되는 전류를 각각 통과 또는 차단시킬 수 있다. 본 실시형태에서, 상기 제1 제어기(131) 및 제2 제어기(132)는 인버터(inverter)일 수 있다.
본 실시형태에서, 상기 제1 제어기(131) 및 제2 제어기(132)는 각각 상기 완화 발진기에서 출력되는 클럭 신호를 피드백받아 상기 클럭신호에 따라 상기 전류 가변부에서 인가되는 전류를 각각 통과 또는 차단시킬 수 있다.
상기 PMOS 충방전부(140)는 상기 제1 제어기(131)의 출력단 및 제2 제어기(132)의 출력단 사이에 연결되어 상기 제1 제어기(131)의 출력전압 및 제2 제어기(132)의 출력전압에 따라 충방전을 할 수 있다.
본 실시형태에서 상기 PMOS 충방전부(140)는 제1 PMOS 캐패시터(141) 및 제2 PMOS 캐패시터(142)를 포함할 수 있으며, 상기 제1 PMOS 캐패시터(141)와 제2 PMOS 캐패시터(142)는 게이트와 드레인이 크로스 커플드 연결될 수 있다. 즉, 제1 PMOS 캐패시터(141)의 게이트는 상기 제2 PMOS 캐패시터(142)의 소스 및 드레인에 연결되어 상기 제1 제어기(131)의 출력단에 연결될 수 있고, 제2 PMOS 캐패시터(142)의 게이트는 상기 제1 PMOS 캐패시터(141)의 드레인 및 소스에 연결되어 상기 제2 제어기(132)의 출력단에 연결될 수 있다.
상기 제1 및 제2 PMOS 캐패시터(141, 142)는 각각 캐패시터의 양단 전압에 따라 다른 캐패시턴스를 갖는 특성이 있다. 따라서, 상기 PMOS 충방전부의 양단인 노드 1(N1) 및 노드 2(N2) 의 전압 상승 동작 때 시간에 따라 상승 기울기가 바뀌지만, 두 노드가 같은 동작 특성을 갖기 때문에 출력 주파수의 듀티비는 50%로 유지될 수 있다.
상기 제1 및 제2 비교기(151, 152)는 상기 PMOS 충방전부(140)의 양단에 각각 연결되며, 상기 PMOS 충방전부에 충전된 전압을 인가받아 하이 또는 로우 레벨 의 전압을 출력할 수 있다.
본 실시형태에서, 상기 제1 및 제2 비교기(151, 152)는 슈미트 트리거(Schmitt Trigger)일 수 있다. 상기 슈미트 트리거는 입력진폭이 기설정된 스레스홀드(Threshold) 값을 넘으면 급격히 작동하여 거의 일정한 출력을 얻고, 입력진폭이 상기 스레스홀드(Threshold) 이하가 되면 즉시 복구하는 동작을 하는 회로이다.
상기 래치회로(160)는, 상기 제1 비교기 및 제2 비교기(151, 152)에서 출력된 전압을 각각 지연시켜 발진신호로 출력할 수 있다.
본 실시형태에 따른 상기 완화 발진기(100)의 동작을 설명하면 아래와 같다.
출력전압인 VO1 이 L(low)이고 VO2 가 H(high) 일 때에는 상기 제1 제어기(131)는 상기 전류원의 전류를 통과시키고, 상기 제2 제어기(132)는 상기 전류원의 전류를 통과시키지 않을 수 있다. 따라서 상기 충방전부(140)의 일단에 걸리는 전압인 VC2는 0이 되고, 상기 충방전부(140)를 흐르는 전류는 + 값이 되어 캐패시터의 양단전압 Vc는 점차 증가할 수 있다. 이 때, Vc2는 0 이고, VC1은 Vc가 되므로 VC1 값은 시간에 따라 증가할 수 있다. VC1 값이 점차 증가하여 슈미트 트리거(151, 152)의 스레스홀드 값인 VLTH에 도달되면, 슈미트 트리거의 출력전압 VT1 및 VT2는 원 래의 (VT1, VT2) = (H, H) 인 상태에서 (VT1, VT2) = (L, H) 상태로 바뀌게 된다. 이 때, VO1 과 VO2 는 각각 H 와 L 인 상태로 반전될수 있다..
이렇게 되면, 상기 제1 제어기(131)는 오프되고 제2 제어기(132)는 온 되어 상기 VC1은 0, VC2 는 - Vc 가 될 수 있다. 이 경우 VC1 및 VC2가 모두 VLTH 보다 작으므로 VT1 및 VT2 는 둘다 H(high) 상태가 되어 VO1 및 VO2 는 (VO1, VO2) = (H, L) 인 상태를 유지할 수 있다. VC2 값이 계속 증가하여 VLTH 에 도달하면 (VT1, VT2) = (H, L) 가 되고 VO1 과 VO2 의 상태가 반전되어 (VO1, VO2) = (L, H) 가 되어 위에서와 같은 과정이 반복되어 50% 듀티비를 갖는 클럭 신호가 발생될 수 있다.
도 2는, 본 발명의 다른 실시형태에 따른 RFID 태그의 구성도이다.
도 2를 참조하면, 본 실시형태에 따른 RFID 태그(200)는, 전원 발생부(202), 정전압 발생부(203), 리셋 신호 발생부(204), 복조부(205), 송신부(206), 클럭 발생부(207), 디지털부(208) 및 메모리부(209)를 포함할 수 있다.
상기 전원 발생부(202)는 안테나에서 수신된 신호로 DC 전원을 생성하고, 상기 정전압 발생부(203)는 전원 발생부의 출력을 이용하여 일정한 정전압을 디지털부(208)와 메모리부(209)에 공급할 수 있다. 상기 리셋신호 발생부(204)는 태그가 동작하기에 충분히 높은 전원전압이 생성되면 디지털부에 파워온(Power On) 신호를 제공하고 전원전압이 낮아지면 리셋(Reset) 신호를 보낼 수 있다. 상기 복조 부(205)는 입력 신호에서 명령어를 검출해 디지털부(208)에 보낼 수 있다. 송신부(206)는 RFID 리더로 정보전송을 위해 태그칩의 임피던스를 변화시키는 기능을 수행할 수 있다.
상기 클럭 발생부(207)는 RFID 태그의 파워업과 동시에 클럭생성을 시작하여 디지털부(208)로 보낼 수 있다. 본 실시형태에서, 상기 클럭 발생부(207)는 상기 도 1에서 설명한 저전력 완화 발진기일 수 있다.
상기 디지털부(208)는 상기 클럭 발생부(207)의 출력 주파수를 조절하기 위한 클럭 제어 신호를 상기 클럭 발생부에 제공할 수 있다. 본 실시형태에서 상기 디지털부(208)는, 카운터(291), 비교기(292) 및 클럭 제어부(293)를 포함할 수 있다.
상기 카운터(291)는 상기 클럭 발생부에서 출력되는 클럭을 카운팅할 수 있다. 상기 비교기(292)는 상기 카운터에서 카운팅된 클럭수를 기설정된 클럭수와 비교할 수 있다. 상기 클럭 제어부(293)는 상기 비교기에서 비교된 클럭수의 차이에 의해 상기 클럭 발생부(207)에서 출력되는 주파수를 보정하도록 상기 클럭 발생부에 클럭 제어 신호를 공급할 수 있다.
도 3은, 상기 도 2의 실시형태에 따른 RFID 태그에서 클럭 발생부(207) 및 디지털부(208)의 작동에 의해 상기 클럭 발생부에서 출력되는 클럭의 주파수를 보 정하는 방법을 나타내는 순서도이다.
본 실시형태에서, 상기 디지털부(208)에서 상기 클럭 발생부(207)를 제어하는 신호는 4 비트의 바이너리 코드일 수 있다. 이 때, 1 비트에 의해 제어되는 주파수가 40 KHz 라고 한다면 제어 가능한 주파수 범위는 640 KHz 이고, 상기 클럭 발생부의 설계시 발진 주파수는 1.92 MHz ± 320 KHz 일 수 있다. 상기 클럭 발생부가 전원을 공급받아 동작을 시작할 때의 최소 발진 주파수는 1.6 MHz 일 수 있다. RFID 태그에서 원하는 출력 주파수를 1.92 MHz 로 할 수 있다.
도 2 및 도 3을 참조하여 상기 클럭 발생부의 출력 주파수가 보정되는 순서를 설명하겠다.
먼저, RFID 태그의 전원 발생부(202)에서 충분한 전원이 발생되면 상기 리셋 신호 발생부(204)가 상기 디지털부(208)로 파워 온 신호를 보내 디지털부가 온 상태(S301)가 될 수 있다.
상기 디지털부가 온 상태가 되면 상기 클럭 제어부(293)는 상기 클럭 발생부가 1.92 MHz의 주파수를 출력하도록 최초클럭 제어신호로 1000의 4 비트 제어신호를 상기 클럭 발생부(207)에 제공(S302)할 수 있다. 하지만, 상기 클럭 발생부의 출력 주파수는 온도 및 공정 변화 등에 따라 변화될 수 있으므로 원하는 출력 주파수와 다른 주파수가 출력될 수 있다.
상기 카운터(291)에서는 RFID 리더(Reader)로부터 명령어가 상기 디지털부(208)로 수신되면(S303) 상기 클럭 발생부(207)에서 출력되는 클럭을 소정시간동 안 카운팅할 수 있다(S304).
상기 비교기(292)는 상기 카운터(291)에서 카운팅된 클럭 값이 원하는 클럭 카운팅값과 얼마나 차이가 나는지 비교(S305) 후 비교값을 클럭 제어부(293)에 보낼 수 있다. 상기 기준 클럭 카운팅값은 상기 클럭 발생부에서 출력하고자 하는 주파수에 의해 계산된 클럭 카운팅값일 수 있다.
상기 클럭 제어부(293)는 상기 비교기(292)의 결과에 따라 현재 클럭 발생부에서 출력되는 주파수를 원하는 출력 주파수로 변경시키도록 클럭 제어신호를 상기 클럭 발생부(207)에 제공할 수 있다. 예를 들어, 상기 최초 클럭 제어신호인 4비트 제어 신호(1000)에 의해 원하는 출력 주파수가 1.92 MHz 이었으나, 상기 클럭 발생부에서 실제 출력되는 주파수가 1.8 MHz 인 경우 120 KHz 의 차이를 보정하기 위해서 상기 클럭 제어부(293)는 상기 클럭 발생부에 제공하는 4비트 제어코드를 1011로 바꿀 수 있다(S306).
도 4는, 상기 도 2의 실시형태에 따른 RFID 태그에서 카운터의 작동예를 설명하기 위한 도면이다.
도 4를 참조하면, RFID 리더(Reader) 에서 RFID 태그로 전송되는 명령어는 프리앰블(Preamble)과 프레임-싱크(Frame-sync)로 나누어질 수 있다. 상기 두 명령어 모두 처음 시작은 12.5 ㎲ 동안 로우(low) 상태인 디리미터(delimiter)가 존재 하는데, 이 시간동안 상기 디지털부의 카운터는 클럭을 카운팅할 수 있다. 상기 12.5 ㎲ 시간동안 1.92 MHz 의 클럭을 카운팅하게되면 카운팅값은 12.5/(1/1.92) = 24 가 될수 있다. 만약 상기 카운팅값이 23이라면 주파수는 1.84 MHz 이고, 상기 카운팅값이 25 라면 주파수는 2.0 MHz 가 될 수 있다. 즉, 본 실시예에서는, 클럭 주파수가 80 KHz 차이를 가질 때 카운팅 값이 하나씩 차이를 가질 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1은, 본 발명의 일실시 형태에 따른 저전력 완화 발진기의 구성도이다.
도 2는, 본 발명의 다른 실시형태에 따른 RFID 태그의 구성도이다.
도 3은, 상기 도 2의 실시형태에 따른 RFID 태그에서 클럭 발생부의 출력 주파수를 보정하는 방법을 나타내는 순서도이다.
도 4는, 상기 도 2의 실시형태에 따른 RFID 태그에서 카운터의 작동예를 설명하기 위한 도면이다.
<도면의 주요부분에 대한 부호설명>
110 : 정전류 발생부 120 : 전류 가변부
131 : 제1 제어기 132 : 제2 제어기
140 : PMOS 충방전부 151 : 제1 비교기
152 : 제2 비교기 160 : 래치회로

Claims (10)

  1. 기설정된 크기의 전류를 발생시키는 정전류 발생부;
    상기 정전류 발생부에서 발생된 전류를 클럭 제어 신호에 의해 조절하여 출력하는 전류 가변부;
    상기 전류 가변부의 출력단에 병렬로 연결되어 상기 전류 가변부에서 인가되는 전류를 통과 또는 차단시키는 제1 제어기 및 제2 제어기;
    상기 제1 제어기의 출력단과 상기 제2 제어기의 출력단 사이에 배치되는 PMOS 충방전부;
    상기 PMOS 충방전부의 양단에 각각 연결되며, 상기 PMOS 충방전부에 충전된 전압을 인가받아 하이 또는 로우 레벨의 전압을 출력하는 제1 비교기 및 제2 비교기; 및
    상기 제1 비교기 및 제2 비교기에서 출력된 전압을 각각 지연시켜 발진신호로 출력하는 래치회로를 포함하며,
    상기 전류 가변부는,
    상기 정전류 발생부의 전류를 통과시켜 최소 발진 주파수를 출력시키도록 하는 고정 트랜지스터; 및
    상기 고정 트랜지스터와 병렬로 연결되고, 디지털 클럭 제어 신호에 의해 상기 정전류 발생부의 전류를 조절하여 출력주파수를 조절하는 가변 트랜지스터를 포함하는 것을 특징으로 하는 저전력 완화 발진기.
  2. 제1항에 있어서,
    상기 PMOS 충방전부는,
    제1 PMOS 캐패시터; 및
    제2 PMOS 캐패시터
    를 포함하며, 상기 제1 PMOS 캐패시터와 제2 PMOS 캐패시터는 게이트와 드레인이 크로스 커플드 연결된 것을 특징으로 하는 저전력 완화 발진기.
  3. 삭제
  4. 제1항에 있어서,
    상기 가변 트랜지스터는,
    4 비트의 디지털 클럭 제어 신호에 의해 전류를 조절하는 제1 내지 제4 가변 트랜지스터를 포함하는 것을 특징으로 하는 저전력 완화 발진기.
  5. 제1항에 있어서,
    상기 제1 제어기 및 제2 제어기는,
    각각 상기 래치회로의 출력단에 연결되어 상기 래치회로에서 피드백된 전압에 따라 상기 전류 가변부에서 인가되는 전류를 통과 또는 차단시키는 것을 특징으로 하는 저전력 완화 발진기.
  6. 제1항에 있어서,
    상기 제1 비교기 및 제2 비교기는,
    슈미트 트리거인 것을 특징으로 하는 저전력 완화 발진기.
  7. 클럭 발생부; 및
    상기 클럭 발생부의 출력 주파수를 조절하기 위한 클럭 제어 신호를 제공하는 디지털부를 포함하며,
    상기 클럭 발생부는,
    기설정된 크기의 전류를 발생시키는 정전류 발생부;
    상기 정전류 발생부에서 발생된 전류를 클럭 제어 신호에 의해 조절하여 출력하는 전류 가변부;
    상기 전류 가변부의 출력단에 병렬로 연결되어 상기 전류 가변부에서 인가되는 전류를 통과 또는 차단시키는 제1 제어기 및 제2 제어기;
    상기 제1 제어기의 출력단과 상기 제2 제어기의 출력단 사이에 배치되는 PMOS 충방전부;
    상기 PMOS 충방전부의 양단에 각각 연결되며, 상기 PMOS 충방전부에 충전된 전압을 인가받아 하이 또는 로우 레벨의 전압을 출력하는 제1 비교기 및 제2 비교기; 및
    상기 제1 비교기 및 제2 비교기에서 출력된 전압을 각각 지연시켜 발진신호로 출력하는 래치회로를 포함하며,
    상기 전류 가변부는,
    상기 정전류 발생부의 전류를 통과시켜 최소 발진 주파수를 출력시키도록 하는 고정 트랜지스터; 및
    상기 고정 트랜지스터와 병렬로 연결되고, 디지털 클럭 제어 신호에 의해 상기 전류를 조절하여 출력주파수를 조절하는 가변 트랜지스터를 포함하는 것을 특징으로 하는 RFID 태그.
  8. 제7항에 있어서,
    상기 디지털부는,
    상기 클럭 발생부에서 출력되는 클럭을 카운팅하는 카운터;
    상기 카운터에서 카운팅된 클럭수를 기설정된 클럭수와 비교하는 비교기; 및
    상기 비교기에서 비교된 클럭수의 차이에 대해 클럭 주파수를 보상하도록 상기 클럭 발생부에 클럭 제어 신호를 공급하는 클럭 제어부
    를 포함하는 것을 특징으로 하는 RFID 태그.
  9. 삭제
  10. 제7항에 있어서,
    상기 가변 트랜지스터는,
    4 비트의 디지털 클럭 제어 신호에 의해 전류를 조절하는 제1 내지 제4 가변 트랜지스터를 포함하는 것을 특징으로 하는 RFID 태그.
KR1020090028376A 2008-12-04 2009-04-02 저전력 완화 발진기 및 이를 이용한 ｒｆｉｄ 태그 KR101292665B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/565,240 US20100141348A1 (en) 2008-12-04 2009-09-23 Low-power relaxation oscillator and rfid tag using the same
EP09172282A EP2194645A3 (en) 2008-12-04 2009-10-06 Low-power relaxation oscillator and RFID tag using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080122210 2008-12-04
KR20080122210 2008-12-04

Publications (2)

Publication Number Publication Date
KR20100064289A KR20100064289A (ko) 2010-06-14
KR101292665B1 true KR101292665B1 (ko) 2013-08-02

Family

ID=42363982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090028376A KR101292665B1 (ko) 2008-12-04 2009-04-02 저전력 완화 발진기 및 이를 이용한 ｒｆｉｄ 태그

Country Status (1)

Country Link
KR (1) KR101292665B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101375922B1 (ko) * 2012-08-09 2014-03-19 엘에스산전 주식회사 저전력 이완 발진기
KR102215010B1 (ko) * 2019-06-14 2021-02-10 주식회사 세븐하베스트 포장물의 개봉 검출기를 갖는 무선 통신 장치
CN112491397A (zh) * 2020-12-07 2021-03-12 成都锐成芯微科技股份有限公司 一种多频点rc振荡器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11298299A (ja) * 1998-03-19 1999-10-29 Microchip Technol Inc 温度補償機能を有する精密緩和発振器集積回路
US7034627B1 (en) 2004-04-01 2006-04-25 National Semiconductor Corporation Oscillator circuit with variable reference voltage and current
KR20080021393A (ko) * 2006-09-04 2008-03-07 주식회사 하이닉스반도체 반도체 장치의 오실레이터
KR100816229B1 (ko) 2006-09-29 2008-03-21 주식회사 하이닉스반도체 반도체 소자용 오실레이터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11298299A (ja) * 1998-03-19 1999-10-29 Microchip Technol Inc 温度補償機能を有する精密緩和発振器集積回路
US7034627B1 (en) 2004-04-01 2006-04-25 National Semiconductor Corporation Oscillator circuit with variable reference voltage and current
KR20080021393A (ko) * 2006-09-04 2008-03-07 주식회사 하이닉스반도체 반도체 장치의 오실레이터
KR100816229B1 (ko) 2006-09-29 2008-03-21 주식회사 하이닉스반도체 반도체 소자용 오실레이터

Also Published As

Publication number Publication date
KR20100064289A (ko) 2010-06-14

Similar Documents

Publication Publication Date Title
US20190236426A1 (en) An oscillation maintenance circuit with comparator-based pulse generation in half-duplex rfid transponders
US6249445B1 (en) Booster including charge pumping circuit with its electric power consumption reduced and method of operating the same
CN106464259B (zh) 减少晶体振荡器启动时间
KR101147250B1 (ko) 적응적으로 펄스 폭 변조 신호를 복조하는 복조기 및 복조방법
CN104218947B (zh) 利用跳频的快速稳定电荷泵
CN101116239A (zh) 开关模式电源中的脉宽调制频率抖动
CN105305812A (zh) 电荷泵装置
CN103580606A (zh) 半导体器件及其控制方法
CN106487334B (zh) 用于振荡器的电容器布置
TWI591948B (zh) 電壓產生器
CN102324912A (zh) 电流控制振荡器
KR102281075B1 (ko) 인터페이스 시스템
KR20170048632A (ko) 무선 전력 송신 장치
KR101292665B1 (ko) 저전력 완화 발진기 및 이를 이용한 ｒｆｉｄ 태그
CN110383103B (zh) 具有共享调制电容器的集成电路和应答器电路
US10680524B2 (en) Fast-charging voltage generator
US20100141348A1 (en) Low-power relaxation oscillator and rfid tag using the same
US9369085B1 (en) Oscillator with favorable startup
US10848005B1 (en) Digital shunt regulation for a wireless-power receiver
CN110945744B (zh) 用于无线功率接收器的数字分流调节
US11152850B2 (en) Power source apparatus and communication apparatus
US8648626B2 (en) Clock generators, clock generating methods, and mobile communication device using the clock generator
CN113507264A (zh) 一种rc振荡器及计时芯片
US20060006985A1 (en) Transponder having a clock supply unit
KR100370955B1 (ko) 지터 특성을 개선한 위상 고정 루프

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170518

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180730

Year of fee payment: 6