CN1273882C - 用于半导体集成电路器件上的通电复位电路 - Google Patents

用于半导体集成电路器件上的通电复位电路 Download PDF

Info

Publication number
CN1273882C
CN1273882C CNB981023320A CN98102332A CN1273882C CN 1273882 C CN1273882 C CN 1273882C CN B981023320 A CNB981023320 A CN B981023320A CN 98102332 A CN98102332 A CN 98102332A CN 1273882 C CN1273882 C CN 1273882C
Authority
CN
China
Prior art keywords
circuit
reset
voltage
terminal
latch cicuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981023320A
Other languages
English (en)
Other versions
CN1201929A (zh
Inventor
岩崎正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1201929A publication Critical patent/CN1201929A/zh
Application granted granted Critical
Publication of CN1273882C publication Critical patent/CN1273882C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Landscapes

  • Electronic Switches (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

一种通电复位电路包括:振荡电路、振荡终端检测电路,用于从电源电压(VDD)产生预定电压(VDD2)的稳压器,和起动电路。该通电复位电路还包括锁存电路。当电源电压上升时,锁存电路处于初始状态并输出用于设置锁存电路到通电复位状态的信号。当VDD的值大于VDD2的值时,由此VDD2变为稳定状态,消除锁存电路的初始状态,当VDD变为稳定时,为设置锁存电路到设置状态,振荡电路开始振荡,这样输出用于消除通电复位状态的信号。

Description

用于半导体集成电路器件上的通电复位电路
技术领域
本发明涉及用于半导体集成电路器件上的通电复位电路,特别涉及当给集成电路通电时对诸如触发电路等的内部电路初始化的通电复位电路。
背景技术
关于构成通电复位电路的一般方法,例如,一个选择方案是,当电源电压低于预定电压值时,通过电阻分配监视电源电压来保持复位状态。另一个选择方案是使用时间常数电路,它取决于电阻值和电容值的乘积,以便根据电源电压的上升延迟停止信号。集成电路中使用这种通用复位电路之一时需要具有高电阻和大电容的元件,这将导致消耗功率和集成电路面积的增大。
因此,大部分通电复位电路都具有提供在集成电路外边的分离元件,诸如电阻、电容等。相反,对于包括振荡电路的集成电路来说,它利用在稳定振荡中所消耗的时间作为复位信号,从而使通电复位电路可以安装在集成电路中,而不需配备如上所述的特别分离元件。
图1是表示是表示在集成电路中具有振荡电路的常规通电复位电路的结构的方块图。图中所示的特殊的通电复位电路包括:电源端子1,稳压器2,起动电路5,与集成电路的外部端子6和7连接的晶体振荡器8,振荡电路10和振荡终端(end)检测电路11。
稳压器2与电源端子1相连,从而它能从电源端子1接收电源电压VDD以产生预定电压VDD2(VDD2<VDD),为减少消耗功率,该预定电压VDD2输入到振荡电路10和振荡终端检测电路11。起动电路5用于监视从稳压器2输出的偏置电压3,并为了稳定稳压器2的初始状态,把电流4输入稳压器2中的偏置电路,直到供电后电压电平稳定为止。振荡电路10通过晶体振荡器8产生时钟信号,以便把产生的时钟信号输出到时钟端9。振荡终端检测电路11用于检测是否正确产生时钟信号,并从通电复位端13输出振荡终端检测信号。
图2是表示图1中所示稳压器的结构图。该稳压器包括:运算放大器38,参考电压发生器41和偏置电路44。电压跟随器型的运算放大器38把VDD作为电源,以便从输出端37输出预定电压VDD2。在参考电压发生器41中,提供源极与电源端子1相连的一个P沟道晶体管39和阳极接地的两个二极管40。P沟道晶体管39和二极管40串联。参考电压发生器41利用PN结的带隙产生运算放大器38的参考电压。为把稳定偏置电压加在参考电压发生器41中的P沟道晶体管39的栅极上,自偏置型补偿偏置电路44结合两个电流镜像电路,其中一个使用了两个P沟道晶体管42,另一个使用了两个N沟道晶体管43。输出端45输出偏置电压3到图1中所示起动电路5中,在那里偏置电压3被监视。另一方面,输入端46用于输入从图1中所示起动电路5中输出的电流4。
图3是图1中所示起动电路5的结构图。该起动电路5包括:具有两个N沟道晶体管47的电流镜像电路,P沟道晶体管48,50,51,和N沟道晶体管49。P沟道晶体管48监视从安装在稳压器2中的偏置电路44的输出端45输入到输入端52的偏置电压3,以便反馈偏置电压3并切换起动电路5的工作。N沟道晶体管49把电流输出到偏置电路44。垂直排列的P沟道晶体管50和51用于设置N沟道晶体管49的栅极电压。输出端53把从起动电路5输出的电流4输出。
图4是图1中所示振荡电路10的结构图。该振荡电路包括:非门54,反馈电阻性元件55,电容性元件56,57,和负电阻性元件58。非门54输入端与外部端子6相连而输入端与外部端子7相连。它的驱动能力是根据所要求的振荡频率决定的。反馈电阻性元件55与非门54并联。电容性元件56与外部端子6相连。另一方面,电容性元件57与非门54的输出端相连。负电阻性元件58连接在非门54的输出端和外部输出端子7之间,在那里它使振荡稳定。
图5是图1中所示振荡终端检测电路11的结构图。该振荡终端检测电路包括:三个N沟道晶体管59,电容性元件60,64,电阻性元件61,非门63和用于输出的缓冲器门65。电阻性元件61用于将储存在电容性元件60中的电荷放电。非门63和电容性元件64从输入端62输入时钟信号,用于AC耦合。这样就构成电荷泵电路,在振荡电路10的振荡停止时,储存在电容性元件60中的电荷通过电阻性元件61放电,从而使低电平振荡终端检测信号从输出端66输出到通电复位端13。
下面参照图1-6描述常规通电复位电路的工作。图6是表示图1中所示通电复位电路工作的图。
如图6所示,在给集成电路加上电源之前,即t1之前,振荡终端检测电路11中的电容性元件60没有储存电荷。这样,从振荡终端检测电路11输出到通电复位端13的振荡终端检测信号(复位信号)是低电平的,它将初始化(复位)集成电路的内部电路。
当在时间t1给集成电路加上电源时,集成电路的电源端子1的电压逐渐上升,同时从稳压器2输出的电压16也逐渐上升。在从稳压器2输出的电压16稳定的时间t2振荡电路10开始振荡时,振荡终端检测电路11的电荷泵电路开始工作,由此电容性元件60开始储存电荷。
当电容性元件66其中储存足够超过缓冲器门的输入逻辑阈值电压的电荷时,从振荡终端检测电路11输出的振荡终端检测信号(复位信号)在时间t4变为高电平。然后振荡终端检测信号从通电复位端13输出,作为复位消除信号,该信号用于消除集成电路的内部电路的复位状态(初始状态)。
在这一点,产生复位消除信号的时间t4,能够从集成电路的电源电压变为预定电压VDD的时间t3起被充分延迟。所以,不需要任何特殊器件就可以实现通电复位。
对于常规通电复位电路来说,常常会由于振荡电路受外界环境,例如电源电压的波动和电磁噪声的影响而使振荡不稳定。此时,储存在电荷泵电路的电容性元件60中的电荷量将下降,并低于缓冲器门65的输入逻辑阈值电压。当确定振荡结束时,振荡终端检测电路处于低电平,即使在电源电压保持VDD电平时,也能使内部电路复位。这将是被引起注意的重大缺点。
而且近年来,计算机已开始包括时钟电路,从而使系统管理能够跟踪日期和时间。这个时钟电路即使在计算机没有通电时也必须掌握准确时间,所以,通过配有后备电池等。而它使用了与计算机本身不同的电源。对于常规通电复位电路来说,一旦计算机电源振荡被确定结束,建立带有振荡电路和分配振荡频率以产生日期和时间数据的存储电路的时间电路将使储存时钟电路的日期和时间数据的存储电路复位。这将对计算机系统产生严重影响。
这样,关于解决使集成电路的内部电路和时钟电路复位的问题的方法,而他们不应该是这样,在日本专利特许公开No.7-239348中公开了,如该公开的图1和图2所示,这是一个通过触发器锁住从电源电压检测电路输出的信号的方法。但是,因为电源电压检测电路是根据电阻分配构成的电路,而且它利用耗尽型晶体管使被锁住的电路的初始状态停留住来固定电压,所以预计集成电路的消耗功率将增加。例如,在电源电压和地电压之间设置300KΩ的电阻,当电源电压为3V时,则将恒定地消耗10μA的电流。因此,这种常规电源电压检测电路不适用于配有电池的小消耗功率电路。
而且,解决上述问题的另一方法在专利特许公开No.3-178215中公开了。在该公开的图1和图2中所示,这是通过产生中间电势,锁住来自电源电压检测电路通过由电阻R和电容C构成的RC滤波电路的信号的方法。但是,为了产生足以满足电源上升时间的延迟信号,电阻值R和电容值C应该更大,这将导致集成电路的面积增大。例如,在根据电源电压的变化产生1ms延迟的试验中,当电阻R是100kΩ时,电容C必须是10nF,在使用亚微型处理的MOS容性器件的情况下,所需要的面积为4mm2。这就使集成电路的面积增加,因而产品成本增加了。
发明内容
本发明的目的是提供通电复位电路,它能保持集成电路的消耗功率尽可能地低,而且能防止集成电路面积的增加。
根据本发明的目的,所提供的通电复位电路具有:起动电路、稳压器、振荡电路、晶体振荡器和振荡终端检测电路,以及一个锁存电路,所述振荡终端检测电路用于确认是否正确执行振荡,所述稳压器用于从电源电压产生预定电压并给振荡电路提供预定电压,所述起动电路用于起动稳压器,和所述锁存电路用于输入来自振荡终端检测电路的振荡终端检测信号和来自起动电路的开关信号以及来自稳压器的信号并把消除初始状态的复位消除信号输出到集成电路的内部电路。在接通电源时和之后电源电压上升时,为了设置通电复位状态,通电复位电路输出表示振荡电路中的振荡已经停止的振荡终端检测信号、表示起动电路正在工作的开关信号、以便设置锁存电路到初始状态、和来自锁存电路的信号到集成电路。当电源电压的值超过预定电压值并由此使从稳压器输出的预定电压变为稳定时,通电复位电路输出表示起动电路已经停止的开关信号,以便消除锁存电路的初始状态。在电源电压稳定和振荡电路开始振荡时,起动电路输出表示振荡电路的振荡没有停止以便设置锁存电路为设置状态的振荡终端检测信号,和用于消除通电复位状态的来自锁存电路的信号到集成电路。
根据本发明所提供的通电复位电路,其中锁存电路是Rs锁存电路,其设置端输入振荡终端检测信号,其复位端输入开关信号。
根据本发明所提供的通电复位电路,其中锁存电路是D锁存电路,其时钟端输入振荡终端检测信号,其复位端输入开关信号。
因此,根据本发明所具有的上述方面,一旦设置锁存电路,除非稳压器再起动,否则它不会复位。所以,即使在振荡电路的振荡停止时,也能保持锁存电路的设置状态,并且把振荡终端检测信号作为复位信号的电路将不会被初始化,除非在接通电源的情况下。
结合附图,通过下面的详细说明,会使本发明的上述和其它目的和新的特征更加清楚。但是,应该理解,附图仅用于解释本发明,并不限定本发明。
附图说明
图1是表示常规通电复位电路结构的方框图;
图2是表示图1中所示稳压器的示意图;
图3是表示图1中所示起动电路的结构图;
图4是表示图1中所示振荡电路的结构图;
图5是表示图1中所示振荡终端检测电路的结构图;
图6是表示图1中所示通电复位电路的工作示意图;
图7是表示本发明第一实施例的通电复位电路的方框图;
图8是表示图7中所示起动电路的结构图;
图9是表示图7中所示RS锁存电路的结构图;
图10是表示图7中所示通电复位电路的工作的示意图;
图11是表示本发明第二实施例的通电复位电路的方框图;
图12是表示图11中所示D锁存电路的结构图。
具体实施方式
下面参照附图,详细描述本发明通电复位电路的优选实施例。
图7是表示作为本发明第一实施例的通电复位电路的结构方框图。本实施例表示本发明最好的状态。图7中所示通电复位电路包括:电源端子1,稳压器2,起动电路5,与集成电路的外部端子6和7相连的晶体振荡器8,振荡电路10,振荡终端检测电路11,和RS锁存电路12。
稳压器2与电源端子,相连,它从电源端子1引入电源电压VDD,并从电源电压VDD产生预定电压VDD2(VDD2<VDD),从而为了减少功耗给振荡电路10、振荡终端检测电路11和RS锁存电路12提供电压VDD2。起动电路5监视从稳压器2输出的偏置电压3,并给稳压器2中的偏置电路提供电流4,直到接通电源后电压电平稳定为止,以便给稳压器设置初始状态至稳定。振荡电路10从晶体振荡器8产生时钟信号,并输出该信号到时钟端9。振荡终端检测电路11检测是否正确产生时钟信号。然后,从振荡终端检测电路11输出的振荡终端检测信号被输入到通电复位端13和RS锁存电路12。RS锁存电路12把从振荡终端检测电路11输出的振荡终端检测信号输入到设置端S。同时,RS锁存电路12把从起动电路5输出的开关信号14输入到复位端R,以起动稳压器2。然后RS锁存电路12输出输出信号到通电复位端15。
图7中所示的稳压电路2、振荡电路10和振荡终端检测电路11是与参照图2,4和5解释的电路完全相同的。所以,关于上述结构的解释被省略了。
图8是表示图7中所示起动电路5的结构示意图。该起动电路与参照图3所解释的现有技术中的相同。图8和图3中所示起动电路唯一的区别是,图8中所示电路能够从输出端17取出开关信号14,该开关信号14是用于接通N沟道晶体管49并由此给稳压器2中的偏置电路44提供电流的信号。
图9是表示图7中所示RS锁存电路12的结构示意图。图中所示的锁存电路具有双输NAND门18,19和非门20和22。从设置端21输入的振荡终端检测信号通过非门20被输出到双输入NAND门18的输入端之一。另一方面,从复位端23输入的开关信号14通过非门22被输出到双输入NDND门19的输入端之一。双输入NAND门18的输出被输入到双输入NAND门19的另一输入端。同样,双输NAND门19的输出被输入到双输入NAND门18的另一输入端。另外,双输入NAND门18的输出作为RS锁存电路12的输出端24。
下面参照图7到10说明本发明第一实施例的通电复位电路的工作。图10是表示图7中所示通电复位电路的工作的示意图。
如图10所示,在给集成电路接通电源之前,即时间t1之前,振荡终端检测电路11中的电容性元件60中没有储存电荷,这正如参照图6所描述的现有技术的例子一样。这样,从振荡终端检测电路11输出到通电复位端13和RS锁存电路12的振荡终端检测信号(复位信号)是低电平的,以初始化内部电路。
在时间t1接通电源时,集成电路的电源端子1的电压将逐渐上升。同样,从稳压器2输出的电压16和从起动电路5的开关端17输出的开关信号14也将逐渐上升。
在电压上升时,即在时间t1和t2之间,振荡电路10没有开始振荡。这样,表示振荡停止状态的低电平振荡终端检测信号被输入到RS锁存电路12的设置端21,表示起动电路5在工作的高电平开关信号14被输入到复位端23。因而,RS锁存电路12初始化到复位状态。在这种情况下,低电平的复位信号从RS锁存电路12的输出端24被输出到通电复位端15,从那,它被输出到内部电路。
在时间t2,当集成电路的电源端子1的电压超过稳压器2提供的电压VDD2时,稳压器2将被稳定。然后起动电路5将停止,并且从起动电路5输出的开关信号14将变为低电平。这样,低电平开关信号14被输入到RS锁存电路12的复位端23,从而消除复位状态。接下来,当在时间t2振荡电路10开始振荡时,表示振荡电路10中正在进行振荡的高电平的振荡终端检测信号从振荡终端检测电路11输出。这样,RS锁存电路将变为设置状态。
在时间t3,从RS锁存电路12的输出端24输出的高电平复位消除信号输入到通电复位端15,从那,它被输出到内部电路。
图11是表示本发明第二实施例的通电复位电路的结构方框图。除了在第二实施例中,第一实施例中的RS锁存电路被D锁存电路代替以外,图11中所示的特别通电复位电路实际上与图7中所示第一实施例的相同,该通电复位电路包括:电源端子1,稳压器2,起动电路5与集成电路的外部端子6和7相连的晶体振荡器8,振荡电路10,振荡终端检测电路11和D锁存电路25。
稳压器2与电源端子1相连,并由此能获得电源电压VDD,从而从电源电压VDD产生预定电压VDD2(VDD2<VDD),给振荡电路10、振荡终端检测电路11和D锁存电路25提供电压VDD2,以减少功耗的量。起动电路5监视从稳压器2输出的偏置电压3,并给稳压器2中的偏置电路提供电流4,直到接通电源后电压电平稳定为止,以便稳压器的初始状态设为稳定。振荡电路10从晶体振荡器8产生时钟信号,并把它输出到时钟端9。振荡终端检测电路11检测是否正确产生时钟信号。然后,从振荡终端检测电路11输出的振荡终端检测信号被输入到通电复位端13和D锁存电路25。D锁存电路25将具有从稳压器2输出的并输入到其数据端D的电压VDD2。它还将具有从振荡终端检测电路11输出并输入到其时钟端C的振荡终端检测信号。它还具有从起动电路5的开关端17输出以便起动稳压器2并输入到其复位端R的开关信号14,最后从通电复位端26输出输出信号。
稳压器2、起动电路5、振荡电路10和振荡终端检测电路11的作用方式与参照图2,4,5和8所述的现有技术和第一实施例中的电路的作用方式完全一样。因此,不再描述其结构。
图12是表示图11中所示D锁存电路的结构示意图。图12中的D锁存电路包括:双输入NOR门27,非门28、30、32,和传输门33、34。数据端29输入从稳压器2输出的电压VDD2。时钟端31输入从振荡终端检测电路11输出的振荡终端检测信号14。复位端36输入从起动电路5输出的开关信号。双输入NOR门27和非门28形成一闭合回路,其中NOR门27的输入端之一经过非门30和传输门33从端29引入电压VDD2。时钟端31和非门32控制传输门33和34,从而当被输入到时钟端31的振荡终端检测信号具有低电平时,用于锁住数据。双输入NOR门27的输出信号从输出端35作为锁存数据被输出,已经从复位端36输入的开关信号14被输入到双输入NOR门27的另一输入端。
本发明第二实施例的工作实际上与参照图10所述的一样。因此不再描述。
本发明的一个优点是,即使当集成电路被接通电源之后电压上升、振荡不稳定和甚至暂时中断的情况下,该通电复位电路也能不复位内部电路,并证明通电复位电路是稳定的。这是由于第一次振荡开始的定时是由振荡终端检测信号检测并在锁存电路保持的。
本发明另一优点是,不用增加布局面积,就能减少集成电路的消耗功率,这样就获得了稳定的通电复位电路。这是由于不需要增加特殊电路,而仅需一般的锁存电路,即普通尺寸的12个晶体管。因而,在不需要增加新的元件,而仅利用已有的起动电路的开关信号就能进行锁存电路的初始化,从而只通过布线的变化就能进行初始化。
用这种方法,当集成电路被接通电源时,通电复位电路能够准确可靠地通电复位,这是由于即使在通电后振荡变为不稳定时复位信号也没有效。因此,能防止集成电路的内部电路被初始化,并保持集成电路的功耗低,这样在不必增加集成电路的面积的情况下,能保持高集成度。
通过使用具体的例子已描述了本发明的优选实施例,但这些描述仅是为了叙述的目的,应该理解,在不脱离所附权利要求书的精神或范围的情况下是可以做出各种变化和改变的。

Claims (3)

1.一种通电复位电路,包含:起动电路、稳压器、振荡电路、晶体振荡器和振荡终端检测电路,其特征在于,
所述通电复位电路还包括一个锁存电路,所述锁存电路接收来自振荡终端检测电路的振荡终端检测信号和来自起动电路的开关信号,以及来自稳压器的信号并输出消除初始状态的复位消除信号到集成电路的内部电路。
2.如权利要求1的通电复位电路,其中锁存电路是RS锁存电路,其设置端输入振荡终端检测信号,其复位端输入开关信号。
3.如权利要求1的通电复位电路,其中锁存电路是D锁存电路,其时钟端输入振荡终端检测信号,复位端输入开关信号。
CNB981023320A 1997-06-02 1998-06-02 用于半导体集成电路器件上的通电复位电路 Expired - Fee Related CN1273882C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP143960/97 1997-06-02
JP9143960A JP3031293B2 (ja) 1997-06-02 1997-06-02 パワーオンリセット回路

Publications (2)

Publication Number Publication Date
CN1201929A CN1201929A (zh) 1998-12-16
CN1273882C true CN1273882C (zh) 2006-09-06

Family

ID=15351062

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981023320A Expired - Fee Related CN1273882C (zh) 1997-06-02 1998-06-02 用于半导体集成电路器件上的通电复位电路

Country Status (4)

Country Link
US (1) US6011447A (zh)
JP (1) JP3031293B2 (zh)
KR (1) KR100327951B1 (zh)
CN (1) CN1273882C (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6980037B1 (en) * 1998-09-16 2005-12-27 Cirrus Logic, Inc. Power on reset techniques for an integrated circuit chip
JP2000122749A (ja) * 1998-10-20 2000-04-28 Mitsubishi Electric Corp 発振停止検出装置
US6473852B1 (en) 1998-10-30 2002-10-29 Fairchild Semiconductor Corporation Method and circuit for performing automatic power on reset of an integrated circuit
EP1014547A3 (en) 1998-12-21 2000-11-15 Fairchild Semiconductor Corporation Low-current charge pump system
KR100397340B1 (ko) * 1999-10-15 2003-09-13 엘지전자 주식회사 집적회로의 리셋장치
JP3581610B2 (ja) * 1999-10-25 2004-10-27 セイコーインスツルメンツ株式会社 ラッチ回路
KR100403341B1 (ko) * 2001-08-24 2003-11-01 주식회사 하이닉스반도체 파워-업 신호 발생회로
JP2004304632A (ja) * 2003-03-31 2004-10-28 Toshiba Corp パワーオンディテクタ、及びこのパワーオンディテクタを用いたパワーオンリセット回路
CN100414643C (zh) * 2004-01-15 2008-08-27 威达电股份有限公司 电源开启重置的解除装置及方法
JP4338548B2 (ja) * 2004-02-26 2009-10-07 Okiセミコンダクタ株式会社 パワーオンリセット回路および半導体集積回路
JP4578882B2 (ja) * 2004-07-30 2010-11-10 ルネサスエレクトロニクス株式会社 半導体集積回路
JP2006148189A (ja) * 2004-11-16 2006-06-08 Seiko Epson Corp 発振装置及び発振方法
DE102005007084B4 (de) * 2005-02-16 2010-02-11 Qimonda Ag Integrierter Halbleiterspeicher mit einstellbarer interner Spannung
US20070001721A1 (en) * 2005-07-01 2007-01-04 Chi-Yang Chen Power-on reset circuit
JP2007081654A (ja) * 2005-09-13 2007-03-29 Elpida Memory Inc 半導体装置
US20090002034A1 (en) * 2006-02-09 2009-01-01 Nxp B.V. Circuit Arrangement and Method for Detecting a Power Down Situation of a Voltage Supply Source
JP4436406B2 (ja) * 2007-12-12 2010-03-24 矢崎総業株式会社 負荷制御装置
CN101566974B (zh) * 2009-05-25 2011-11-30 炬力集成电路设计有限公司 一种片上系统及其启动方法
US8461934B1 (en) * 2010-10-26 2013-06-11 Marvell International Ltd. External oscillator detector
CN104298640B (zh) * 2014-10-11 2020-02-21 上海斐讯数据通信技术有限公司 在终端通信设备初始化中保持输入输出端状态稳定的电路
JP6848579B2 (ja) * 2017-03-23 2021-03-24 セイコーエプソン株式会社 電子回路および電子時計
CN107506251B (zh) * 2017-07-25 2021-07-06 海信视像科技股份有限公司 对智能设备进行复位的方法及装置
CN115167194B (zh) * 2022-05-26 2024-06-11 中国第一汽车股份有限公司 一种车用autosar标准实时控制器复位启动时间优化方法、系统、设备和存储介质

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5039875A (en) * 1989-11-28 1991-08-13 Samsung Semiconductor CMOS power-on reset circuit
JP3197735B2 (ja) * 1994-02-28 2001-08-13 富士通株式会社 パワーオンリセット回路及び電源電圧検出回路
DE19534785C1 (de) * 1995-09-19 1997-01-16 Siemens Ag Schaltungsanordnung zur Erzeugung eines Freigabesignals für eine taktsteuerbare Schaltung

Also Published As

Publication number Publication date
JPH10332750A (ja) 1998-12-18
KR19990006555A (ko) 1999-01-25
US6011447A (en) 2000-01-04
JP3031293B2 (ja) 2000-04-10
CN1201929A (zh) 1998-12-16
KR100327951B1 (ko) 2002-08-21

Similar Documents

Publication Publication Date Title
CN1273882C (zh) 用于半导体集成电路器件上的通电复位电路
US6329869B1 (en) Semiconductor device with less influence of noise
CN100573710C (zh) 半导体装置的振荡器以及半导体装置
US5936443A (en) Power-on reset signal generator for semiconductor device
CN1761149B (zh) 振荡器起动控制电路
KR920010749B1 (ko) 반도체 집적소자의 내부전압 변환회로
JP2840613B2 (ja) Mos技術による集積回路用のパワーオンリセット回路
US5532653A (en) Supply voltage compensated charge pump oscillator
US5247208A (en) Substrate bias generating device and operating method thereof
CN1956289A (zh) 半导体集成电路器件及使用该器件的非接触电子装置
US7439792B2 (en) High voltage generation circuit and semiconductor device having the same
EP0594230B1 (en) High efficiency n-channel charge pump
JP2006314130A (ja) 低電力発振器
CN1835398A (zh) 振荡电路及振荡控制方法
KR930001402B1 (ko) 발진회로
US6995602B2 (en) Charge pump system
US4914323A (en) Boot-strap type signal generating circuit
CN1266755C (zh) 半导体集成电路及其检查方法
JP2005521978A (ja) クロック信号生成回路
KR20060053977A (ko) 반도체 집적회로 및 승압방법
CN111193500A (zh) 一种能够同步外部时钟的振荡器
CN116599465B (zh) 一种振荡器电路及存储芯片
KR19990061045A (ko) 다중 레벨 검출에 의한 다중 구동 장치 및 그 방법
US6888392B2 (en) Method and related circuitry for buffering output signals of a chip with even number driving circuits
KR940003405B1 (ko) 기판전압 발생장치

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030328

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030328

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060906

Termination date: 20130602