KR930001402B1 - 발진회로 - Google Patents

발진회로 Download PDF

Info

Publication number
KR930001402B1
KR930001402B1 KR1019880016874A KR880016874A KR930001402B1 KR 930001402 B1 KR930001402 B1 KR 930001402B1 KR 1019880016874 A KR1019880016874 A KR 1019880016874A KR 880016874 A KR880016874 A KR 880016874A KR 930001402 B1 KR930001402 B1 KR 930001402B1
Authority
KR
South Korea
Prior art keywords
voltage
oscillation
mode
power supply
circuit
Prior art date
Application number
KR1019880016874A
Other languages
English (en)
Other versions
KR890011188A (ko
Inventor
가즈히사 사키하마
다쿠야 후지모토
아키히로 스에다
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR890011188A publication Critical patent/KR890011188A/ko
Application granted granted Critical
Publication of KR930001402B1 publication Critical patent/KR930001402B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/014—Modifications of generator to ensure starting of oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0307—Stabilisation of output, e.g. using crystal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

내용 없음.

Description

발진회로
제1도는 종래의 수정발진회로의 구조를 나타낸 도면.
제2도는 제1도에 나타낸 발진기의 전원전압과 귀환저항의 관계를 나타낸 그래프.
제3도는 제1도에 나타낸 발진기의 전원전압과 발진개시시간과 관계를 나타낸 그래프.
제4도는 발진기의 발진가능한 전원전압(VB)변화의 허용범위를 나타낸 그래프.
제5도는 본 발명의 1실시예에 따른 수정발전회로의 구조를 나타낸 도면.
제6도는 제5도에 나타낸 강압회로를 상세하게 나타낸 도면.
제7도는 제5도에 나타낸 모우드설정부를 상세하게 나타낸 도면.
제8도는 모우드설정부의 동작을 나타낸 도면.
제9도는 제5도에 나타낸 수정발진회로의 제1변형예를 나타낸 도면.
제10도는 제5도에 나타낸 수정발진회로의 제2변형예를 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명
PC, PC1 : 전력제어부 MS, MSl : 모우드설정부
OS : 발진기 FX : 귀환리액턴스부
FA : 증폭부 XT : 수정발진자
C1, C2 : 캐패시터 Ⅳ : CMOS인버터
TG : CMOS전송게이트 SC : 반도체 집적회로칩
BT : 전지 VB: 전원전압
VD, VD1, VD2: 발진개시전압 TG : CMOS전송게이트
10A, 24 : P채널 MOS트랜지스터
10B, 18A, 18B, 20A, 20B, 21, 22, 23 : N채널 MOS트랜지스터
14A, 14B, 14C : 분압회로 K1, K2 : 분압비
16 : 강압회로 50 : 분주회로
51 : 2분주기 52 : 래치회로
53∼56 : 클럭용 인버터 57, 58 : 노아게이트
Figure kpo00001
: 모우드제어신호
[산업상의 이용분야]
본 발명은 전송게이트를 귀환저항으로서 갖춘 발진회로에 관한 것이다.
[종래의 기술 및 그 문제점]
최근 많은 휴대용 전자기기가 3V정도의 저전원전압에서 동작되는 반 반도체 집적회로칩을 내장하고 있는데, 이와 같은 저전원전압은, 예컨대 리튬(lithium)전지로부터 반도체 집적회로칩에 공급된다. 제1도는 전지수명을 길게 하기 위해 설계된 종래의 수정발진회로를 나타낸 것으로, 이 수정발진회로는 전력제어부(PC)와 모우드설정부(MS) 및 발진기(OS)로 구성되고, 상기 발진기(OS)는 귀환리액턴스부(FX) 및 증폭부(FA)로 구성된다. 또, 상기 귀환리액턴스부(FX)는 수정발진자(XT) 및 캐패시터(C1, C2)로 구성되고, 증폭부(FA)는 각각 증폭기와 귀환저항으로서 작용하는 CMOS인버터(Ⅳ) 및 CMOS전송게이트(TG)로 구성된다. 여기서, 상기 전력제어부(PC)와 모우드설정부(MS) 및 증폭부(FA)는 반도체 집적회로칩(SC)내에 설치되고, 귀환리액턴스부(FX)는 상기 반도체 집적회로칩(SC)의 외부에 설치되며, 반도체 집적회로칩(SC)의 전원전압(VB; 3V)은 전지(BT)로부터 공급된다.
상기 수정발진회로의 동작을 설명하면, 리세트신호가 모우드설정부(MS)에 공급되면 모우드설정부(MS)가 발진개시모우드를 설정하고, 이 발진개시모우드에서 전력제어부(PC)가 전원전압(VB)을 발진개시전압(VB)으로 변환시키며, 이 발진개시전압(VB)이 발진기(OS)에 공급되면 발진기(OS)가 주기적으로 펄스를 발생시키는 발진동작을 개시하게 된다. 상기 모우드설정부(MS)는 발진기(OS)에서 순차 발생되는 펄스를 카운트해서 발진동작의 개시로부터 소정시간이 경과한 후 발진동작이 안정된 것을 카운트값으로부터 검출할때에 발진개시모우드를 발진지속모우드로 변경시키고, 이 발진지속모우드에서는 전력제어부(PC)가 전원전압(VH)을 절대치에서 발진개시전압(VH)보다도 작은 발진지속전압(VB)으로 변환시키며, 이후 발진기(OS)는 발진지속전압(VB)하에서 발진동작을 계속하게 되는데, 상기 수정발진회로에서는 발진동작이 안정된 후 전력소비가 낮아지게 된다.
그런데, CMOS인버터(Ⅳ)의 구동능력 및 CMOS전송게이트(TG)의 래지스턴스는 발진기(OS)의 전원전압에 의존하고 있는 바, 상기 발진개시모우드에서는 CMOS인버터(Ⅳ)가 발진지속모우드에 비해 큰 구동능력을 필요로 함에 따라 CMOS인버터(Ⅳ)의 구동능력이 부족하면 발진기(OS)의 발진동작이 개시되지 않는 한편 CMOS전송게이트(TG)의 래지스턴스가 제2도에 나타낸 바와 같이 발진기(OS)의 전원전압, 즉 발진개시전압(VD)의 증대에 따라 저하되게 된다. 여기서, 상기 발진개시전압(VD)이 높을 경우, 귀환경로의 이득부족때문에 발진동작을 개시시키는 것이 곤란함으로 발진기(OS)가 발진가능한 범위는 제3도에 나타낸 바와 같이 제한되게 된다.
상기 전력제어부(PC)는 발진개시모우드에서 전원전압(VB)을 발진개시전압(VD)으로 변환시키기 위해 통상 분압회로를 이용하고 있고, 발진기(OS)가 어떤 원인으로 발진동작을 정지할 경우, 리세트신호에 의해 발진개시모우드를 다시 설정한다. 이 경우 전원전압(VB)은 전지의 소모에 의해 최초값보다도 낮아지게 되는데, 상기 분압회로의 분압비(K=VD/VB)는 전원전압(VB)이 현저하게 저하되지 않는 한 발진동작을 확실하게 개시시킬 수 있도록 1에 가까운 값으로 설정되게 된다.
제4도는 상기 분압비(K)와 발진기(OS)가 발진가능한 전원전압(VB)변화의 허용범위와의 관계를 나타낸 것으로, 분압비(K)가 약 0.5인 경우 허용범위의 하한이 레벨(VB2)로 설정되고, 상한이 레벨(VB2')로 설정되며, 분압비(K)가 약 1인 경우 허용범위의 하한이 레벨(VB1)로 설정되고, 허용범위의 상한이 레벨(VB1')로 설정된다. 이러한 수정발진회로에서는 전원전압(VB)변화의 허용범위가 분압비(K)에 따라 이동되어 허용범위가 일정하지 않게 된다. 예컨대 VB1=1.1V, VB1'=2.0V일 때 VB=2.2V, VB2'=4.0V로 되고, 이 허용범위의 상한은 분압비(K)의 증대에 따라 저하되게 된다. 이 경우 다음과 같은 결점이 발생되게 된다. 휴대용 전자기기의 출하시 전지(BT)가 미사용상태이기 때문에 전원전압(BB)이 3V보다도 높은 것이 많고, 이에 따라 허용범위의 상한이 전원전압(VB)을 떨어뜨리는 경우 발진기가 발진동작을 하지 않는다는 문제가 있었다.
[발명의 목적]
본 발명은 상기한 점을 감안해서 발명된 것으로, 신뢰성 높은 발진동작을 개시시킬 수 있도록 된 발진회로를 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은, 외부전압을 입력하는 전원단자와, 증폭기(Ⅳ)와 이 증폭기(Ⅳ)의 입력단자간에 접속된 전송게이트(TG) 및 상기 증폭기(Ⅳ)의 입출력단자간에 접속된 귀환리액턴스(FX)를 갖춘 발진기(OS) 및, 이 발진기(OS)의 출력과 접속되면서 발진개시시에 대응하는 발진개시모드와 발진지속시에 대응하는 발진지속모드를 선택적으로 지정하는 모드설정부(MS1)를 구비한 발진회로에 있어서, 상기 전원단자와 접속되면서 상기 외부전압을 제1내부전압으로 변환시키는 제1전압변환회로(14A)와, 상기 전원단자와 접속되면서 상기 외부전압을 상기 제1내부전압과 다른 제2내부전압으로 변환시키는 제2전압변환회로(14B) 및, 상기 전원단자와 접속되면서 상기 외부전압을 상기 제1내부전압과 다른 제3내부전압으로 변환시키는 제3전압변환회로(16)를 구비하여 구성되어, 상기 발진개시모드에서는 상기 제1전압변화회로(14A)의 출력을 상기 증폭기(Ⅳ)에 공급함과 더불어 상기 제2전압변환회로(14B)의 출력을 상기 전송게이트(TG)에 공급하고, 상기 발진지속모드에서는 상기 제3전압변환회로(16)의 출력을 상기 증폭기(Ⅳ)에 공급함으로써 상기 발진개시모드와 상기 발진지속모드의 사이에서 상기 증폭기(Ⅳ)에 공급되는 전원전압을 달리함과 더불어 상기 발진개시모드에서 상기 증폭기(Ⅳ)에 공급되는 전원전압과 상기 전송게이트에 공급되는 전원전압을 달리한 것을 특징으로 한다.
[작용]
상기와 같이 구성된 본 발명은, 제2내부전압이 제1내부전압에 관계없이 원하는 레벨로 설정되는 바, 이 경우 증폭기의 구동능력을 증대시키기 위해 제1내부전압을 높게 설정하는 한편 전송게이트의 레지스턴스도 충분히 높게 유지할 수 있다. 따라서, 상기 발진회로는 외부로부터 공급되는 전압의 변동에 대해 충분한 매칭을 유지하고, 신뢰성 높은 발진동작을 개시할 수가 있게 된다.
[실시예]
이하, 본 발명의 1실시예에 관한 수정발진회로를 제5도 내지 제8도를 참조해서 설명한다. 제5도는 본 발명에 따른 수정발진회로의 구조를 나타낸 도면으로, 상기 수정발진회로는 전력제어부(PC1)와 모우드설정부(MS1) 및 발진기(OS)로 구성되고, 상기 발진기(OS)는 귀환리액턴스부(FX) 및 증폭부(FA)로 구성되며, 상기 귀환리액턴스부(FX)는 수정진동자(XT) 및 캐패시터(C1, C2)로 구성된다. 또, 상기 증폭부(FA)는 각각 증폭기와 귀환저항으로서 작용하는 MOS인버터(Ⅳ) 및 CMOS전송게이트(TG)로 구성된다. 상기 전력제어부(PC1)와 모우드설정부(MS1) 및 증폭부(FA)는 반도체 집적회로칩(SC)내에 설치되고, 귀환리액턴스부(FX)는 반도체 집적회로칩(SC)의 외부에 설치되며, 반도체 집적회로칩(SC)의 전원전압(VB; -3V)은 리튬전지(BT)로부터 공급된다.
또한, 상기 CMOS전송게이트(TG)는 CMOS인버터(Ⅳ)의 입출력단자사이에서 전류로로서 접속되는 P 및 N채널 MOS트랜지스터(10A, 10B)로 구성되는데, N채널 MOS트랜지스터(10B)의 게이트는 접지단자에 접속되고, CMOS인버터(Ⅳ)의 출력단은 저항(12)의 타단사이에 접속된다. 또, 캐패시터(C1)는 수정진동자(XT)의 일단과 접지단자사이에 접속되고, 캐패시터(C2)는 수정진동자(XT)의 타단과 접지단자사이에 접속된다.
상기 전력제어부(PC1)는 전원전압(VB)을 분압비(K1 ≒ 1)로 분압해서 제1발진개시전압(VD1=K1×VB)을 발생시키는 분압회로(14A)와 전원전압(VB)을 분압비(K1)보다 작은 분압비(K2 ≒ 0.5)로 분압해서 제2발진개시전압(V2=K2×VB)을 발생시키는 분압회로(14B) 및 전원전압(VB)을 1/2로 강압해서 발진지속전압(VH)을 발생시키는 강압회로(16)로 구성된다.
상기 분압회로(14A)는 P 및 N채널 MOS트랜지스터(Q1, Q2) 및 저항(R1, R2)으로 구성되는데, 저항(R1)의 일단은 저항(R2)의 일단에 접속되고, 저항(R1)의 타단은 MOS트랜지스터(Q1)의 전류로를 매개해서 접지단자에 접속되며, 저항(R2)의 타단은 MOS트랜지스터(Q2)의 전류로를 매개해서 전원전압(VB)에 접속된다. 또, 상기 분압회로(14B)는 P 및 N채널 MOS트랜지스터(Q3, Q4)와 저항(R3, R4)에 의해 구성되는데, 저항(R3)의 일단은 저항(R4)의 일단에 접속되고, 저항(R3)의 타단은 MOS트랜지스터(Q3)이 전류로를 매개해서 접지단자에 접속되며, 저항(R4)의 일단에 접속되고, 저항(R3)의 타단은 MOS트랜지스터(Q3)이 전류로를 매개해서 접지단자에 접속되며, 저항(R4)의 타단은 MOS트랜지스터(Q4)의 전류로를 매개해서 전원전압(VB)에 접속된다. 상기 MOS트랜지스터(Q1, Q2)의 게이트는 모우드제어신호
Figure kpo00002
를 수신하기 위해 모우드설정부(MS1)에 접속되고, MOS트랜지스터(Q2, Q4)의 게이트는 모우드제어신호(A)를 수신하기 위해 모우드설정부(MS1)에 접속된다. 한편, 분압비(K1)는 저항비(R1/R1+R2)로서 결정되고, 분압비(K2)는 저항비(R3/R3+R4)로서 결정된다. 상기 저항(R1, R2)의 접속점은 분압회로(14A)의 출력단으로서 작용하고, N채널 MOS트랜지스터(18A)의 전류로를 매개해서 CMOS인버터(Ⅳ)의 전원단자에 접속되며, 저항(R3, R4)의 접속점은 분압회로(14B)의 출력단으로서 작용하고, N채널 MOS트랜지스터(18B)의 전류로를 매개해서 MOS트랜지스터(10A)의 게이트에 접속된다. 여기서, MOS트랜지스터(Q1∼Q4, 18A, 18B)는 발진개시모우드에서 모두 턴온되고, 발진지속모우드에서 모두 턴오프된다. 또, 강압회로(16)의 출력단은 N채널 MOS트랜지스터(20A)의 전류로를 매개해서 CMOS인버터(Ⅳ)의 전원단자에 접속됨과 더블어 N채널 MOS트랜지스터(20B)의 전류로를 매개해서 P채널 MOS트랜지스터(10A)의 게이트에 접속된다. 여기서, N채널 MOS트랜지스터(20A, 20B)는 발진개시모우드에서 턴오프되고, 발진지속모우드에서 모두 턴온된다.
제6도는 상기 강압회로(16)의 구조를 상세하게 나타낸 것으로, 이 강압회로(16)는 N채널 MOS트랜지스터(21, 22, 23)와 P채널 MOS트랜지스터(24) 및 캐패시터(25, 26)로 구성되고, N채널 MOS트랜지스터(21)의 전류로의 일단은 전원단자(VB)에 접속되며, 타단은 MOS트랜지스터(22)의 전류로를 매개해서 강압회로(16)의 출력단에 접속된다. 또, 상기 P채널 MOS트랜지스터(24)의 전류로의 일단은 접지단자에 접속되고, 타단은 MOS트랜지스터(23)의 전류로를 매개해서 강압회로(16)의 출력단에 접속된다. 또, 캐패시터(25)의 일단은 N채널 MOS트랜지스터(21, 22)의 접속점에 접속되고, 타단은 N채널 MOS트랜지스터(23)와 P채널 MOS트랜지스터(24)의 접속점에 접속되며, 캐패시터(26)는 접지단자 및 강압회로(16)의 출력단 사이에 접속된다.
한편, MOS트랜지스터(21, 22, 23, 24)는 클럭신호(ø)를 수신하기 위해 모우드설정부(MS1)에 접속되고, MOS트랜지스터(22)는 클럭신호
Figure kpo00003
를 수신하기 위해 모우드설정부(MS1)에 접속된다.
제7도는 제5도에 나타낸 모우드설정부(MS1)의 구조를 상세하게 나타낸 도면으로, 이 모우드설정부(MS1)는 분주회로(50) 및 래치회로(52)로 구성되는데, 상기 분주회로(50)는 각각 클럭용 인버터(53∼56) 및 노아게이트(57, 58)로 구성되는 n개의 2분주기(51)로 구성되고, 이것이 종속접속되어 2n분주기를 구성한다. 클럭신호(ø1)가 발진기(OS)의 출력단, 즉 CMOS인버터(Ⅳ)의 출력단으로부터 출력되면, 이 클럭신호(ø1)는 선두의 2분주기(15)에 인가되고, 클럭신호(ø)가 중간부의 2분주기(51)로부터 얻어지며, 클럭신호
Figure kpo00004
가 상기 클럭신호(ø)를 반전시키는 인버터(49)로부터 얻어진다. 또, 클럭신호(ø2)는 최종의 2분주기(51)로부터 얻어지고, 클럭신호
Figure kpo00005
는 상기 클럭신호(ø2)를 반전시키는 인버터(60)로부터 얻어진다.
상기 2분주기(51)의 수(n)는 발진기(OS)의 발진동작이 안정상태에 도달했을 때 클럭신호(ø2)가 "0"레벨에서 "1"로 별화되도록 결정되고, 래치회로(52)는 상기 클럭신호(ø2)의 제어에 따라 "0"레벨의 신호를 래치한다. 상기 모우드설정부(MS1)는 리세트신호가 상승한 다음 클럭신호(ø2)가 상승할 때까지의 동안에 모우드제어신호
Figure kpo00006
를 각각 발진개시모우드인 "1"레벨과 "0"레벨로 설정하고, 클럭신호(ø2)의 상승후 모우드제어신호
Figure kpo00007
를 각각 발진지속모우드인 "0"레벨과 "1"레벨로 설정한다.
이어 상기 수정발진회로의 동작을 설명하면, 리세트신호가 모우드설정부(MS1)에 공급되면 모우드설정부(MS1)가 발진개시모우드를 설정하고, 이 발진개시모우드에서는 분압회로(14A)가 전원전압(VB)을 발진개시전압(VD1)으로 변환시키며, 분압회로(14B)가 전원전압(VB)을 발진개시전압(VD2)으로 변환시킨다.
여기서, 전원전압(VB)이 -3V인 경우 발진개시전압(VD1)이 -3V에 가까운 전압레벨로 설정되고, 발진개시전압(Vn2)이 -1.5V 정도의 전압레벨로 설정된다. 이때 발진개시전압(VD1, VD2)이 각각 N채널 MOS트랜지스터(18A, 18B)를 매개해서 CMOS 인버터(Ⅳ)와 P채널 MOS트랜지스터(10A)에 공급되고, 발진기(OS)는 발진개시전압(VD1, VD2)하에서 주기적으로 펄스를 발생시키는 발진동작을 개시한다. 상기 모우드설정부(MS1)는 발진기(OS)로부터 차례로 발생되는 클럭펄스를 카운트하고, 발진동작의 개시로부터 소정 시간이 경과해서 발진동작이 안정된 것을 카운트값으로 검출했을때 발진개시모우드를 발진지속모우드로 변경시키며, 이 발진지속모우드에서 강압회로(16)가 전원전압(VB)을 발진지속전압(VH)으로 변환시킨다. 이 발진지속전압(VH)은 N채널 MOS트랜지스터(20A, 20B)를 각각 매개해서 CMOS인버터(Ⅳ)와 P채널 MOS트랜지스터(10A)에 공급되고, 발진기(OS)는 발진지속전압(VH)하에서 발진동작을 계속하는데, 이 경우 MOS트랜지스터(Q1∼Q4)가 비도통상태로 유지되기 때문에 분압회로(14A, 14B)에서는 전류를 소비하지 않게 된다.
상기 실시예에서는 발진개시전압(VD2)이 발진개시전압(VD1)보다도 낮게 설정됨으로써 CMOS인버터(Ⅳ)가 충분한 구동력을 갖는 한편 CMOS전송게이트(TG)의 레지스턴스가 높게 유지될 수 있게 된다. 상기 실시예에 따른 수정발진회로에서는 전원전압(VB)의 변동의 허용범위가 제4도에 나타낸 종래의 수정발진회로의 경우보다 약 2배로 확대된다.
또한 본 발명은 상기 실시예에 한정되지 않고, 예컨대 제9도 또는 제10도에 나타낸 바와 같이 변경시킬 수도 있다.
이어 제9도에 나타낸 수정발진회로의 제1변형예를 설명하는 바, 상기 실시예와 동일한 부분에는 동일한 참조부호를 붙이고, 그에 대한 설명은 생략한다. 전력제어부(PC1)는 발진개시모우드에서 전원전압(VB)을 분압비(K3)로서 분압하고, 발진개시전압(VD3)을 발생시키는 분압회로(14C)를 구비하고 있는데, 이 경우 분압회로(14C)는 분압비(K3)를 제외하고는 분압회로(14B)와 동일하게 구성된다. 상기 분압회로(14C)의 출력단은 N채널 MOS트랜지스터(20C)의 전류로 매개해서 N채널 MOS트랜지스터(10B)의 게이트에 접속된다. 상기 실시예에서는 N채널 MOS트랜지스터(18A, 18B)가 설치되어 있었는데, 상기 제1변형예에서는 이 N채널 MOS트랜지스터(18A, 18B)를 삭제할 수가 있다.
또한, 상기 제1변형예에서는 분압비(K3)에 의해 CMOS전송게이트의 레지스턴스를 미세하게 조정할 수 있고, 또 CMOS트랜지스터가 분압회로(14A, 14B, 14C) 및 발진기(OS)간에 설치되므로 구성이 간단하게 된다.
이어 제10도에 나타낸 수정발진회로의 제2변형예를 설명하는 바, 상기한 실시예와 동일한 부분에는 동일 참조부호를 붙이고, 그에 대한 설명을 생략한다. 상기 수정발진회로에서는 분압회로(14B)에 MOS트랜지스터(Q3, Q4)가 설치되어 있지 않고, 또 분압회로(14A, 14B)의 출력단은 각각 CMOS인버터(Ⅳ)의 전원단자와 P채널 MOS트랜지스터(10A)의 게이트에 직접 접속되는데, 이 경우 사용되는 MOS트랜지스터의 수를 대폭 감소시킬 수 있게 된다. 또 발진지속모우드에서 분압회로(14B)의 저항(R3, R4)에는 전류가 흐르게 되는데, 이 분압회로(14B)의 출력전압은 MOS트랜지스터(10B)의 게이트를 충전시키기 위해 이용되는 것에 지나지 않는다. 따라서, 저항(R3, R4)의 저항값을 충분히 높게 설정해서 상기 소정전류를 적게 할 수가 있다.
또한, 상기 실시예의 발진회로에서는 MOS트랜지스터(Q1, Q2, 18A)중 어느 하나 및 MOS트랜지스터(Q3, Q4, 18B)중 어느 하나를 삭제해도 되고, 본 실시예에서 사용된 수정진동자는 이것 이외의 다른 진동자로 대체해서 사용해도 되며, 귀환리액턴스의 일부를 반도체집적회로칩내에 형성시켜도 된다.
한편, 본원 청구범위의 각 구성요소에 병기된 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정하는 의도에서 병기한 것은 아니다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 따르면, 전원전압이 전지로부터 공급됨에 따라 야기되는 전원전압의 변동에 전혀 영향을 받지 않고 확실히 발진회로의 발진동작을 개시시킬수 있게 된다.

Claims (4)

  1. 외부전압을 입력하는 전원단자와, 증폭기(Ⅳ)와 이 증폭기(Ⅳ)의 입력단자간에 접속된 전송게이트(TG) 및 상기 증폭기(Ⅳ)의 입출력단자간에 접속된 귀환리액턴스(FX)를 갖춘 발진기(OS) 및, 이 발진기(OS)의 출력과 접속되면서 발진개시시에 대응하는 발진개시모드와 발진지속시에 대응하는 발진지속모드를 선택적으로 지정하는 모드설정부(MS1)를 구비한 발진회로에 있어서, 상기 전원단자와 접속되면서 상기 외부전압을 제1내부전압으로 변환시키는 제1전압변환회로(14A)와, 상기 전원단자와 접속되면서 상기 외부전압을 상기 제1내부전압과 다른 제2내부전압으로 변환시키는 제2전압변환회로(14B) 및, 상기 전원단자와 접속되면서 상기 외부전압을 상기 제1내부전압과 다른 제3내부전압으로 변환시키는 제3전압변환회로(16)를 구비하여 구성되어, 상기 발진개시모드에서는 상기 제1전압변환회로(14A)의 출력을 상기 증폭기(Ⅳ)에 공급함과 더불어 상기 제2전압변환회로(14B)의 출력을 상기 전송게이트(TG)에 공급하고, 상기 발진지속모드에서는 상기 제3전압변환회로(16)의 출력을 상기 증폭기(Ⅳ)에 공급함으로써 상기 발진개시모드와 상기 발진지속모드의 사이에서 상기 증폭기(Ⅳ)에 공급되는 전원전압을 달리함과 더불어 상기 발진개시모드에서 상기 증폭기(Ⅳ)에 공급되는 전원전압과 상기 전송게이트에 공급되는 전원전압을 달리한 것을 특징으로 하는 발진회로.
  2. 제1항에 있어서, 상기 제2내부전압이 상기 제1내부전압 보다 낮고, 상기 제3내부전압이 상기 제1내부전압 보다 낮은 것을 특징으로 하는 발진회로.
  3. 제1항 또는 제2항에 있어서, 상기 제2내부전압과 상기 제3내부전압이 다른 전압이고, 상기 발진지속모드에서는 상기 제3전압변환회로(16)의 출력을 상기 전송게이트에 공급함으로써 상기 발진개시모드와 상기 발진지속모드 사이에서 상기 전송게이트(TG)에 공급되는 전원전압을 달리한 것을 특징으로 하는 발진회로.
  4. 제1항 또는 제2항에 있어서, 상기 발진지속모드에서는 상기 제2전압변환회로(14B)의 출력을 상기 전송게이트(TG)에 공급함으로써 상기 발진개시모드와 상기 발진지속모드 사이에서 상기 전송게이트(TG)에 공급되는 전원전압을 동등하게 한 것을 특징으로 하는 발진회로.
KR1019880016874A 1987-12-18 1988-12-17 발진회로 KR930001402B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP320424 1987-12-18
JP62-320424 1987-12-18
JP62320424A JP2573266B2 (ja) 1987-12-18 1987-12-18 発振回路

Publications (2)

Publication Number Publication Date
KR890011188A KR890011188A (ko) 1989-08-14
KR930001402B1 true KR930001402B1 (ko) 1993-02-27

Family

ID=18121303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880016874A KR930001402B1 (ko) 1987-12-18 1988-12-17 발진회로

Country Status (6)

Country Link
US (1) US4918408A (ko)
EP (1) EP0320969B1 (ko)
JP (1) JP2573266B2 (ko)
KR (1) KR930001402B1 (ko)
CA (1) CA1307329C (ko)
DE (1) DE3880802T2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0372669A (ja) * 1989-05-17 1991-03-27 Toshiba Corp 半導体集積回路装置およびその製造方法
US5061906A (en) * 1989-07-28 1991-10-29 Fujitsu Limited Voltage controlled oscillator using control transistors in a loop formed of inverters
AT393576B (de) * 1989-09-28 1991-11-11 Philips Nv Schaltungsanordnung zur elektronischen pegelsteuerung eines tonsignals
US5534826A (en) * 1994-10-24 1996-07-09 At&T Corp. Oscillator with increased reliability start up
US5483205A (en) * 1995-01-09 1996-01-09 Texas Instruments Incorporated Low power oscillator
JPH08204450A (ja) * 1995-01-30 1996-08-09 Nec Corp 半導体集積回路
JPH08330847A (ja) * 1995-05-31 1996-12-13 Nec Corp 発振回路
US5552751A (en) * 1995-06-06 1996-09-03 Microchip Technology Inc. Low voltage, low power oscillator having voltage level shifting circuit
US5696469A (en) * 1996-02-12 1997-12-09 Analog Devices, Inc. Clock oscillator
JP2005136664A (ja) * 2003-10-30 2005-05-26 Oki Electric Ind Co Ltd 発振回路
US7123109B2 (en) * 2004-12-15 2006-10-17 Intel Corporation Crystal oscillator with variable bias generator and variable loop filter
US8700604B2 (en) 2007-10-17 2014-04-15 Evri, Inc. NLP-based content recommender
CN102255480B (zh) * 2010-05-17 2014-12-03 登丰微电子股份有限公司 电源转换装置及其脉宽调变信号控制装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5271964A (en) * 1975-12-11 1977-06-15 Matsushita Electric Ind Co Ltd Crystal oscillator circuit
JPS54151357A (en) * 1978-05-19 1979-11-28 Seiko Instr & Electronics Ltd Crystal oscillator for wrist watch
US4282496A (en) * 1979-08-29 1981-08-04 Rca Corporation Starting circuit for low power oscillator circuit
US4328571A (en) * 1979-09-07 1982-05-04 Texas Instruments Incorporated Rapid start oscillator latch
JPS57185706A (en) * 1981-05-11 1982-11-16 Ricoh Elemex Corp Oscillation circuit
US4613829A (en) * 1985-10-31 1986-09-23 Rca Corporation Switchable oscillator circuit
US4704587A (en) * 1986-12-04 1987-11-03 Western Digital Corporation Crystal oscillator circuit for fast reliable start-up

Also Published As

Publication number Publication date
DE3880802D1 (de) 1993-06-09
JP2573266B2 (ja) 1997-01-22
EP0320969A3 (en) 1990-07-11
EP0320969B1 (en) 1993-05-05
JPH01161906A (ja) 1989-06-26
DE3880802T2 (de) 1993-08-19
EP0320969A2 (en) 1989-06-21
KR890011188A (ko) 1989-08-14
US4918408A (en) 1990-04-17
CA1307329C (en) 1992-09-08

Similar Documents

Publication Publication Date Title
KR930001402B1 (ko) 발진회로
US5339236A (en) Charge pump circuit for intermediate voltage between power supply voltage and its double voltage
US5838188A (en) Reference voltage generation circuit
EP1378995B1 (en) Oscillation circuit, constant voltage generation circuit, semiconductor device, electronic equipment and timepiece
US4387350A (en) Watch circuit with oscillator gain control
JPH04211818A (ja) 集積回路及び電子機器
US5532653A (en) Supply voltage compensated charge pump oscillator
KR850000814B1 (ko) 저소비전력 전자회로(低消費電力電子回路)
US4064468A (en) Low voltage compensator for power supply in a complementary MOS transistor crystal oscillator circuit
JP3148070B2 (ja) 電圧変換回路
US6727769B2 (en) Crystal oscillator circuit using CMOSFETs
US5627739A (en) Regulated charge pump with low noise on the well of the substrate
EP0823115A1 (en) Reference for cmos memory cell having pmos and nmos transistors with a common floating gate
JPS63748B2 (ko)
GB2084421A (en) Oscillator Circuit With Low Current Consumption
TWI591459B (zh) Analog electronic clock
US4783620A (en) Constant voltage circuit having an operation-stop function
US6060955A (en) Voltage compensated oscillator and method therefor
KR960001076B1 (ko) 발진 유도 회로
JP3132212B2 (ja) 水晶発振回路
JP2591222B2 (ja) 電源電圧降圧回路
JPH08154041A (ja) リングオシレータ及び発振方法
JPS59110209A (ja) 相補形ｍｏｓ半導体集積回路
JPS6235128B2 (ko)
JPS63121467A (ja) 内部降圧回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030130

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee