CN107799139B - 占空比校正器件及包括其的半导体器件 - Google Patents

占空比校正器件及包括其的半导体器件 Download PDF

Info

Publication number
CN107799139B
CN107799139B CN201710778063.3A CN201710778063A CN107799139B CN 107799139 B CN107799139 B CN 107799139B CN 201710778063 A CN201710778063 A CN 201710778063A CN 107799139 B CN107799139 B CN 107799139B
Authority
CN
China
Prior art keywords
signal
circuit
output
duty
duty ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710778063.3A
Other languages
English (en)
Other versions
CN107799139A (zh
Inventor
崔谨镐
金东均
李东郁
朴珉秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN107799139A publication Critical patent/CN107799139A/zh
Application granted granted Critical
Publication of CN107799139B publication Critical patent/CN107799139B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dc-Dc Converters (AREA)

Abstract

可以提供一种占空比校正器件。占空比校正器件可以包括占空比控制器，其被配置为通过控制占空比校正信号的占空比来输出控制信号，并且检测反馈信号的电平以基于在反馈信号的电平与一逻辑电平相对应的时段施加的码信号来转换占空比。占空比校正器件可以包括功率门控电路，其被配置为通过驱动控制信号来产生反馈信号。

Description

占空比校正器件及包括其的半导体器件
相关申请的交叉引用
本申请要求2016年9月5日在韩国知识产权局提交的申请号为10-2016-0113925的韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
各种实施例总体而言可以涉及一种占空比校正器件，更具体地，涉及一种与校正时钟的占空比相关的占空比校正器件。
背景技术
在基于时钟操作的半导体器件(诸如同步存储器件)中，精确地控制时钟的占空比非常重要。当时钟的占空比为50％时，可以表示时钟信号的高电平时段与时钟信号的低电平时段具有相同的幅值。
在同步存储器件的情况下，数据必须同步于时钟的上升沿和下降沿而被输入和输出(输入/输出)。在这种半导体存储器件中，当时钟的占空比不是正好为50％时，上升沿和下降沿之间的时序可能会失真。在这种情况下，数据可能不会在精确时序处输入/输出。因此，同步存储器件使用DCC(占空比校正电路)以便将时钟的占空比精确地调整到50％。
发明内容
在本公开的实施例中，可以提供一种占空比校正器件。占空比校正器件可以包括占空比控制器，其被配置为通过控制占空比校正信号的占空比来输出控制信号，并且检测反馈信号的电平以基于在反馈信号的电平与一逻辑电平相对应的时段施加的码信号来转换占空比。占空比校正器件可以包括功率门控电路，其被配置为通过驱动控制信号来产生反馈信号。
在本公开的实施例中，可以提供一种半导体器件。半导体器件可以包括占空比校正器件，其被配置为当根据选择信号来选择正常路径时，校正占空比校正信号的占空比并且将校正的信号输出为控制信号，而当根据选择信号来选择反馈环路径时，驱动控制信号以基于码信号来校正反馈信号的占空比。半导体器件可以包括输出驱动器，其被配置为驱动占空比校正器件的输出信号并且将被驱动的信号输出到输出端子。
附图说明
图1是图示根据实施例的占空比校正器件的示例的代表的配置图。
图2是图示图1的占空比控制器和功率门控电路的示例的代表的配置图。
图3和图4是用于描述图2的电平检测电路的操作的示图。
图5是图示图2的占空比转换电路的示例的代表的电路图。
图6是图示图2的驱动电路的示例的代表的电路图。
图7是图示根据实施例的半导体器件的示例的代表的配置图。
图8是图示根据实施例的半导体器件的示例的代表的配置图。
具体实施方式
在下文中，将参考附图通过实施例的示例来描述根据本公开的占空比校正器件及包括其的半导体器件。
各种实施例可以针对能够在没有占空比检测器的情况下提高占空比校正效率的占空比校正器件。
图1是图示根据实施例的占空比校正器件的示例的代表的配置图。
根据本实施例的占空比校正器件10包括时钟发生器100、占空比校正器200、占空比控制器300以及功率门控电路400。
时钟发生器100产生时钟信号CLK，并且将产生的时钟信号CLK提供给占空比校正器200。占空比校正器200通过校正时钟信号CLK的占空比来产生占空比校正信号DCS。占空比校正器200可以包括用于校正时钟信号CLK的占空比的DCC(占空比校正电路)。
占空比控制器300响应于选择信号SEL、使能信号EN以及反馈信号FEED_OUT来控制占空比校正信号DCS的占空比并且产生控制信号DCON。
功率门控电路400响应于控制信号DCON来提供用于控制内部电路的功率的输出信号OUT。功率门控电路400驱动控制信号DCON以将反馈信号FEED_OUT反馈到占空比控制器300。
半导体集成电路可以包括部分地控制内部电路的功率以便降低功耗的电路(即，功率门控电路400)。功率门控电路400可以通过阻断对系统中不操作的块的功率供给来降低动态功耗和静态功耗。
尽管通过时钟发生器100产生的时钟信号CLK的占空比通过占空比校正器200已经被校正，但是当时钟信号CLK通过包括反相器链等的中继器和驱动电路时，占空比可能以中继器或驱动电路的上拉/下拉比失真。即，当在功率门控电路400中占空比失真时，占空比无法被校正。
为了解决这样的问题，占空比校正器件可以包括占空比检测器，其接收输出信号并检测输出信号的占空比。由于占空比检测器对反馈信号进行采样或通过电容器来充电，因此用于实现占空比检测器的电路可以占用较大的面积。
因此，根据本实施例的占空比校正器件可以通过占空比控制器300形成反馈环，同时不使用单独的占空比检测器，从而通过简单的电路配置更精细地校正功率门控电路400的占空比。
图2是图示图1的占空比控制器300和功率门控电路400的示例的代表的电路图。
占空比控制器300包括切换电路310、占空比转换电路320、振荡电路330、电平检测电路340、比较电路350以及码发生电路360。功率门控电路400包括驱动电路410至430和切换电路440。
切换电路310响应于选择信号SEL而选择正常路径和反馈环路径中的任意一种。即，切换电路310响应于选择信号SEL而选择占空比校正信号DCS和反馈信号FEED_OUT中的任意一种，并且将选中的信号输出为切换信号SW1。
例如，当选择信号SEL处于逻辑高电平时，切换电路310选择占空比校正信号DCS并且将选中的信号输出为切换信号SW1。另一方面，当选择信号SEL处于逻辑低电平时，切换电路310选择反馈信号FEED_OUT并且将选中的信号输出为切换信号SW1。
占空比转换电路320响应于码信号CODE来转换切换信号SW1的占空比，并且输出控制信号DCON。当使能信号EN被激活时，振荡电路330产生具有预定周期的振荡信号OSC。由振荡电路330产生的振荡信号OSC被输出到电平检测电路340和码发生电路360。
电平检测电路340响应于振荡信号OSC来检测反馈信号FEED_OUT的逻辑电平，并且输出检测信号DET。电平检测电路340可以包括同步于振荡信号OSC而触发反馈信号FEED_OUT的触发电路，并且将触发的信号输出为检测信号DET。
比较电路350检测检测信号DET的逻辑电平的变化，并且输出比较信号COMP。比较电路350将先前输入的检测信号DET的逻辑电平与当前输入的检测信号DET的逻辑电平进行比较。比较电路350可以包括用于储存先前输入的检测信号DET的储存电路351。
例如，比较电路350将检测信号DET的逻辑电平储存在储存电路351中，其中该检测信号DET在第一时序处被输入。然后，当检测信号DET在第二时序处被输入时，比较电路350将该检测信号DET的逻辑电平与储存在储存电路351中的第一逻辑电平进行比较，并且将比较结果输出为比较信号COMP。
当检测信号DET的逻辑电平没有改变时，比较电路350将比较信号COMP保持在第一逻辑电平处。在检测信号DET的逻辑电平改变的时序处，比较电路350将比较信号COMP改变为第二逻辑电平。
码发生电路360响应于振荡信号OSC和比较信号COMP来产生用于调整占空比值的码信号CODE。码发生电路360可以同步于振荡信号OSC的激活时序而产生码信号CODE，并且响应于比较信号COMP来固定码信号CODE。
驱动电路410驱动控制信号DCON以输出驱动信号DRV。驱动电路420驱动切换信号SW2以输出反馈信号FEED_OUT。驱动电路430驱动切换信号SW2_N以输出输出信号OUT。
所有驱动电路410至430可以被设计成相同的尺寸，使得占空比失真相同的量。驱动电路410和430可以具有与现有驱动电路的一半尺寸相对应的尺寸。
例如，假设现有驱动电路具有包括四个反相器的反相器链结构。然后，驱动电路410可以具有包括两个反相器的反相器链结构，并且驱动电路430可以具有包括两个反相器的反相器链结构。
在本实施例中，已经例示了将现有驱动电路划分成两个驱动电路的配置。然而，本实施例不限于此，而是可以改变划分的驱动电路的数量。
形成反馈环的驱动电路420可以用驱动电路410的复制电路来实现。例如，当驱动电路410具有包括两个反相器的反相器链结构时，驱动电路420也可以具有包括两个反相器的反相器链结构。
切换电路440响应于选择信号SEL来选择正常路径和反馈环路径中的任意一种。即，切换电路440响应于选择信号SEL来将驱动信号DRV输出为切换信号SW2_N或切换信号SW2。
例如，当选择信号SEL处于逻辑高电平时，切换电路440选择切换信号SW2_N并且将驱动信号DRV输出为切换信号SW2_N。另一方面，当选择信号SEL处于逻辑低电平时，切换电路440选择切换信号SW2，并且将驱动信号DRV输出为切换信号SW2。
用于控制切换电路310和440的选择信号SEL的激活状态可以由在占空比校正期间输入的命令信号来控制。例如，选择信号SEL可以由ZQ校准命令来产生、由用于执行训练操作的命令信号来产生以及由从控制器施加的命令信号来产生。
在本实施例中，“反馈环”可以表示已经通过切换电路310的信号通过占空比转换电路320、驱动电路410、切换电路440、驱动电路420、电平检测电路340、比较电路350和码发生电路360以及然后被输入到占空比转换电路320所经历的路径。
当切换电路310和440响应于选择信号SEL来选择正常路径时，具有上述配置的占空比控制器300和功率门控电路400可以在不通过反馈环的情况下转换占空比。根据本实施例的占空比校正器件可以无需单独的占空比检测器而通过反馈环来校正占空比。
即，当选择信号SEL处于逻辑高电平时，输入到切换电路310的占空比校正信号DSC在通过切换电路310、占空比转换电路320、驱动电路410、切换电路440以及驱动电路430之后被输出。另一方面，当选择信号SEL处于逻辑低电平时，输入到切换电路310的占空比校正信号DSC在通过切换电路310、占空比转换电路320、驱动电路410、切换电路440以及驱动电路420之后被输出为反馈信号FEED_OUT。反馈信号FEED_OUT通过电平检测电路340、比较电路350以及码发生电路360被传输到占空比转换电路320，从而形成反馈环。
图3和图4是用于描述图2的电平检测电路340的操作的示图。
电平检测电路340响应于振荡信号OSC来检测反馈信号FEED_OUT的逻辑电平，并且输出检测信号DET。
当通过反馈环进行控制时，反馈信号FEED_OUT被稳定到任意一个电平。即，当从占空比转换电路320输出的控制信号通过驱动电路410和420时，可以出现占空比误差，该占空比误差与反相器链的上拉和下拉(上拉/下拉)比失真的多少相对应。
因此，输入到电平检测电路340的反馈信号FEED_OUT具有逐渐减小的占空比宽度(如图3的(A)所示)。即，随着反馈信号FEED_OUT的高脉冲宽度随时间逐渐减小，反馈信号FEED_OUT在预定时间之后被固定为低电平。
另一方面，输入到电平检测电路340的反馈信号FEED_OUT具有逐渐增大的占空比宽度(如图3的(B)所示)。即，随着反馈信号FEED_OUT的高脉冲宽度随时间逐渐增大，反馈信号FEED_OUT在预定时间之后被固定为高电平。
占空比转换电路320根据码信号CODE来转换占空比，并且输出控制信号DCON，而反馈信号FEED_OUT响应于控制信号DCON来改变。然而，当占空比转换电路320的校正量与通过驱动电路410和420失真的占空比的值一致时，反馈信号FEED_OUT通过反馈环来连续循环。
因此，占空比控制器300在连续改变码信号CODE的同时检测反馈信号FEED_OUT被稳定的时间点。电平检测电路340检测反馈信号FEED_OUT的逻辑电平既不是低电平也不是高电平的时间点(如图4所示)，并且控制检测信号DET。
参考图4，T表示输出处于未知状态下的逻辑信号的时段。即，时段T表示反馈信号FEED_OUT的逻辑状态没有被明确地定义为逻辑高状态或逻辑低状态的时段。码发生电路360响应于在未知状态时段T施加的码信号CODE来固定占空比比率。
当反馈电路具有较短的稳定时间时，时段T变宽，而当反馈电路具有较长的稳定时间时，时段T变窄。因此，占空比控制器300可以通过调整码信号CODE的码值被检测到时的时序来将稳定时间设置为期望时段。码信号CODE的发生时间点可以通过调整振荡电路330的脉冲时序来控制。
例如，假设驱动电路410的反相器链的占空比失真-10％。那么，由于当正常路径被选择时控制信号DCON通过驱动电路410和430，因此在最后级处占空比可以失真-20％。为了校正功率门控电路400的占空比，占空比转换电路320需要校正-20％的占空比。
当反馈环路径被选择时，控制信号DCON通过驱动电路410和420。此时，由于控制信号DCON通过两个驱动电路410和420来传送，因此反馈信号FEED_OUT的占空比与在正常路径下一样失真-20％。
如果占空比没有通过占空比转换电路320来校正，则占空比校正信号DCS在通过反馈环来连续循环的同时每当通过功率门控电路400的驱动电路时，占空比校正信号DCS的占空比失真-10％。然后，反馈信号FEED_OUT被固定为低电平。
然而，当占空比转换电路320根据码信号CODE的改变来将占空比校正+20％时，占空比的失真比变为零。当占空比转换电路320在占空比校正信号DCS通过反馈环来连续循环的同时控制占空比超过+20％时，反馈信号FEED_OUT被稳定为高电平。以这种方式，电平检测电路340响应于反馈信号FEED_OUT变为稳定电平的时段的码信号CODE来校正占空比转换电路320的占空比。
图5是图示图2的占空比转换电路320的示例的代表的电路图。
占空比转换电路320包括反相电路321、上拉驱动电路322以及下拉驱动电路323。
反相电路321通过驱动并延迟切换信号SW1来输出控制信号DCON。反相电路321可以包括多个PMOS晶体管P1至P10和多个NMOS晶体管N1至N10。
在晶体管之中，多个PMOS晶体管P1至P5和多个NMOS晶体管N1至N5驱动切换信号SW1以输出驱动信号OUTD。多个PMOS晶体管P6至P10和多个NMOS晶体管N6至N10驱动该驱动信号OUTD以输出控制信号DCON。
多个PMOS晶体管P1至P5具有不同的尺寸(例如，晶体管的沟道宽度)。例如，在假设PMOS晶体管P1的尺寸具有默认值“2”的情况下，PMOS晶体管P2至P5具有渐增的值“4、8、16和32”。
类似地，多个PMOS晶体管P6至P10具有不同的尺寸。例如，在假设PMOS晶体管P6的尺寸具有默认值“2”的情况下，多个PMOS晶体管P7至P10具有渐减的值“32、16、8和4”。
此外，多个NMOS晶体管N1至N5具有不同的尺寸。例如，在假设NMOS晶体管N1的尺寸具有默认值“1”的情况下，NMOS晶体管N2至N5具有渐减的值“8、4、2和1”。
类似地，多个NMOS晶体管N6至N10具有不同的尺寸。例如，在假设NMOS晶体管N6的尺寸具有默认值“1”的情况下，NMOS晶体管N7至N10具有渐增的值“4、8、16和32”。
上拉驱动电路322包括多个上拉驱动元件P11至P18。多个上拉驱动元件P11至P18耦接在电源电压端子VDD和反相电路321之间，并且通过其栅极端子接收码信号CODEB<0:3>。码信号CODEB具有码信号CODE的相位的相反相位。
下拉驱动电路323包括多个下拉驱动元件N11至N18。多个下拉驱动元件N11至N18耦接在反相电路321和接地电压端子VSS之间，并且通过其栅极端子接收码信号CODE<0:3>。
上拉驱动电路322和下拉驱动电路323可以响应于码信号CODE<0:3>和码信号CODEB<0:3>来调整在多个上拉驱动元件P11至P18和多个下拉驱动元件N11至N18之中被导通的驱动元件的数量，从而转换输入信号的占空比。
例如，当码信号CODE<0:3>和码信号CODEB<0:3>不被输入时，输出信号OUT以正常波形来输出，因为上拉驱动电路322与下拉驱动电路323的上拉/下拉比是正常的。
当码信号CODE<0>以逻辑高电平来输入时，上拉驱动电路322的驱动能力增大，因为在上拉驱动电路322中被导通的晶体管的数量比下拉驱动电路323中被导通的晶体管的数量大。然后，输出信号OUT的占空比增大。另一方面，当码信号CODE<3>以逻辑高电平来输入时，下拉驱动电路323的驱动能力增大，因为在下拉驱动电路323中被导通的晶体管的数量比在上拉驱动电路322中被导通的晶体管的数量大。然后，输出信号OUT的占空比减小。
在本实施例中，码信号的数量被设置为4。然而，本实施例不限于此，而是可以改变码信号的数量。图5所示的占空比转换电路320仅为示例。占空比转换电路320可以包括用于更精细地调整占空比或控制占空比调整量的电容器，并且用于改变MOS电容器的尺寸的电路可以被添加。
图6是图示图2的驱动电路410的示例的代表的电路图。由于图2的驱动电路410至430具有相同的配置，因此下面的描述将集中在驱动电路410的配置上。
驱动电路410包括作为链结构串联耦接在输入端子IN和输出端子OUT之间的多个反相器IV1至IV3。反相器IV1被设置为默认值。第二级的反相器IV2包括位于施加电源电压VDD的上拉端子处的上拉驱动元件411。第三级的反相器IV3包括位于施加接地电压VSS的下拉端子处的下拉驱动元件412。上拉驱动元件411可以由上拉控制信号CONU来控制，而下拉驱动元件412可以由下拉控制信号COND来控制。
即，驱动电路410具有锯齿形(zigzag)图案，其中上拉驱动元件411和下拉驱动元件412交替布置。具有这种锯齿形图案的驱动电路410可以由占空比被控制的控制信号DCON来控制。
当驱动电路410至430具有锯齿形图案时，占空比可以比一般图案更容易失真。在本实施例中，当功率门控电路400包括每个具有图6的结构的驱动电路410至430时，占空比校正器件可以接收功率门控电路400的输出，使得占空比控制器300可以校正失真的占空比。
图7是根据实施例的半导体器件1000的配置图。图7图示根据本实施例的占空比校正器件10可以应用于半导体器件1000。
半导体器件1000可以包括根据图1至图6的实施例的占空比校正器件10。占空比校正器件10的输出信号OUT可以通过输出驱动器OUTDRV被输出为输出数据DQ。输出驱动器OUTDRV驱动输出信号OUT以将输出数据DQ输出到输出端子。
图8是根据实施例的系统的配置图。图8图示根据本实施例的占空比校正器件10可以应用于SOC(片上系统)1100。
SOC 1100可以包括根据图1至图6的实施例的占空比校正器件10。占空比校正器件10的输出信号OUT(时钟信号CLK)被提供给半导体器件1200。半导体器件1200响应于从SOC1100施加的时钟信号CLK来控制内部电路的操作。
根据最近趋势，随着产品性能的提高，移动电子产品的数量的增加需要高功耗和电池使用。功耗的快速增长通过SOC技术和电源管理软件技术来抑制。
功耗是影响使用纳米半导体器件的所有电子产品以及诸如移动电话的电池驱动器件的成本和可靠性的主要因素。因此，为了改善功耗，已经对诸如半导体器件和系统的各个领域进行了研究。
功率门控功能可以通过系统内的PMU(功率管理单元)来控制。对于构成SOC的电路块，在功率轨和电路的电源线之间的休眠晶体管可以在激活模式下被导通以供电，而在休眠模式下被关断以阻断电源。
根据本实施例，占空比校正器件可以在没有单独的占空比检测器的情况下提高占空比校正效率。
尽管上面已经描述了某些实施例，但是本领域技术人员将理解，所描述的实施例仅作为示例。因此，本文所述的半导体器件不应该基于所描述的实施例来限制。相反，本文所述的半导体器件应仅在结合以上描述和附图时根据所附的权利要求来限制。
附图中每个元件的附图标记
100：时钟发生器
200：占空比校正器
300：占空比控制器
400：功率门控电路

Claims (20)

1.一种占空比校正器件，包括：
占空比控制器，其被配置为：通过控制占空比校正信号的占空比来输出控制信号，并且检测反馈信号的电平以基于码信号来转换占空比，所述码信号是在所述反馈信号的电平不明确的时段施加的；以及
功率门控电路，其被配置为通过驱动控制信号来产生反馈信号，
其中，占空比控制器包括：
电平检测电路，其被配置为：基于振荡信号来检测反馈信号的逻辑电平，并且输出检测信号；
比较电路，其被配置为：将检测信号和先前储存的检测信号进行比较，并且输出比较信号；以及
码发生电路，其被配置为：基于振荡信号来产生码信号，并且基于比较信号来设置码信号。
2.如权利要求1所述的占空比校正器件，其中，占空比控制器还包括：
占空比转换电路，其被配置为：校正占空比校正信号的占空比并且将校正的信号输出为控制信号，或者基于码信号来转换反馈信号的占空比并且将转换的信号输出为控制信号。
3.如权利要求1所述的占空比校正器件，其中，占空比控制器还包括第一切换电路，第一切换电路被配置为：根据选择信号来选择占空比校正信号并且将选中的信号输出到占空比转换电路，或者选择反馈信号并且将选中的信号输出到占空比转换电路。
4.如权利要求1所述的占空比校正器件，其中，占空比控制器还包括振荡电路，振荡电路被配置为基于使能信号来产生振荡信号。
5.如权利要求1所述的占空比校正器件，其中，比较电路包括储存电路，储存电路被配置为储存检测信号。
6.如权利要求1所述的占空比校正器件，其中，占空比控制器基于码信号来固定占空比转换电路的占空比比率，码信号是在反馈信号的逻辑电平未被定义为高状态或低状态的未知状态时段施加的。
7.如权利要求1所述的占空比校正器件，其中，功率门控电路包括：
第一驱动电路，其被配置为驱动控制信号以输出驱动信号；
第二驱动电路，其被配置为驱动所述驱动信号以输出反馈信号；
第三驱动电路，其被配置为驱动第一驱动电路的输出以输出输出信号；以及
第二切换电路，其被配置为：根据选择信号来将驱动信号输出到第三驱动电路、或者将驱动信号输出到第二驱动电路。
8.如权利要求7所述的占空比校正器件，其中，第一驱动电路、第二驱动电路和第三驱动电路具有大致相同的尺寸。
9.如权利要求7所述的占空比校正器件，其中，第一驱动电路、第二驱动电路和第三驱动电路具有锯齿形图案。
10.如权利要求7所述的占空比校正器件，其中，第一驱动电路和第二驱动电路之中的每种驱动电路包括：
多个反相器，其作为链结构串联耦接在输入端子和输出端子之间；
上拉驱动元件，其耦接到所述多个反相器的一部分端子，并且被配置为基于上拉控制信号来选择性地供给电源电压；以及
下拉驱动元件，其耦接到所述多个反相器的另一部分端子，并且被配置为基于下拉控制信号来选择性地供给接地电压。
11.如权利要求10所述的占空比校正器件，其中，上拉驱动元件和下拉驱动元件交替地布置以提供锯齿形图案。
12.如权利要求1所述的占空比校正器件，还包括：
时钟发生器，其被配置为产生时钟；以及
占空比校正器，其配置为：校正时钟的占空比，并且输出占空比校正信号。
13.一种半导体器件，包括：
占空比校正器件，其被配置为：当根据选择信号来选择正常路径时，校正占空比校正信号的占空比并且将校正信号输出为控制信号，而当根据选择信号来选择反馈环路径时，驱动控制信号以基于码信号来校正反馈信号的占空比；以及
输出驱动器，其被配置为驱动占空比校正器件的输出信号并且输出被驱动的信号，
其中，占空比校正器件包括占空比控制器，所述占空比控制器被配置为输出所述控制信号，
其中，占空比控制器包括：
电平检测电路，其被配置为：基于振荡信号来检测反馈信号的逻辑电平，并且输出检测信号；
比较电路，其被配置为：将检测信号和先前储存的检测信号进行比较，并且输出比较信号；以及
码发生电路，其被配置为：基于振荡信号来产生码信号，并且基于比较信号来设置码信号。
14.如权利要求13所述的半导体器件，其中，占空比校正器件还包括：
功率门控电路，其被配置为通过驱动控制信号来产生反馈信号。
15.如权利要求13所述的半导体器件，其中，占空比控制器还包括：
占空比转换电路，其被配置为：校正占空比校正信号的占空比并且将校正信号输出为控制信号，或者基于码信号来转换反馈信号的占空比并且将转换的信号输出为控制信号；以及
第一切换电路，其被配置为：根据选择信号来选择占空比校正信号并且将选中的信号输出到占空比转换电路，或者选择反馈信号并且将选中的信号输出到占空比转换电路。
16.如权利要求15所述的半导体器件，
其中，功率门控电路包括：
第一驱动电路，其被配置为驱动控制信号以输出驱动信号；
第二驱动电路，其被配置为驱动所述驱动信号以输出反馈信号；
第三驱动电路，其被配置为驱动第一驱动电路的输出以输出输出信号；
其中，占空比控制器还包括第一切换电路，第一切换电路被配置为：根据选择信号来选择占空比校正信号并且将选中的信号输出到占空比转换电路，或者选择反馈信号并且将选中的信号输出到占空比转换电路，
其中，功率门控电路还包括第二切换电路，第二切换电路被配置为根据选择信号来将驱动信号输出到第三驱动电路或将驱动信号输出到第二驱动电路；以及
其中，反馈环路径是已经通过第一切换电路的信号通过占空比转换电路、第一驱动电路、第二切换电路、第二驱动电路、电平检测电路、比较电路以及码发生电路以及然后被输入到占空比转换电路所经历的路径。
17.如权利要求14所述的半导体器件，
其中，占空比控制器包括占空比转换电路，占空比转换电路被配置为：校正占空比校正信号的占空比并且将校正的信号输出为控制信号，或者基于码信号来转换反馈信号的占空比并且将转换的信号输出为控制信号，
其中，占空比控制器包括第一切换电路，第一切换电路被配置为：根据选择信号来选择占空比校正信号并且将选中的信号输出到占空比转换电路，或选择反馈信号并且将选中的信号输出到占空比转换电路；
其中，功率门控电路包括：
第一驱动电路，其被配置为驱动控制信号以输出驱动信号；
第二驱动电路，其被配置为驱动所述驱动信号以输出反馈信号；
第三驱动电路，其被配置为驱动第一驱动电路的输出以输出输出信号；以及
第二切换电路，其被配置为将驱动信号输出到第三驱动电路，以及
其中，正常路径是输入到第一切换电路的占空比校正信号在通过第一切换电路、占空比转换电路、第一驱动电路、第二切换电路以及第三驱动电路之后被输出所经历的路径。
18.如权利要求14所述的半导体器件，其中，功率门控电路包括：
第一驱动电路，其被配置为驱动控制信号以输出驱动信号；
第二驱动电路，其被配置为驱动所述驱动信号以输出反馈信号；以及
第三驱动电路，其被配置为驱动第一驱动电路的输出以输出输出信号；
第一驱动电路至第三驱动电路具有基本上相同的尺寸；以及
第二切换电路，其被配置为根据选择信号来将驱动信号输出到第三驱动电路或将驱动信号输出到第二驱动电路。
19.如权利要求18所述的半导体器件，其中，第一驱动电路至第三驱动电路之中的每个驱动电路包括：
多个反相器，其作为链结构串联耦接在输入端子和输出端子之间；
上拉驱动元件，其耦接到所述多个反相器的一部分端子，并且被配置为根据上拉控制信号来选择性地供给电源电压；以及
下拉驱动元件，其耦接到所述多个反相器的另一部分端子，并且被配置为根据下拉控制信号来选择性地供给接地电压。
20.一种占空比校正器件，包括：
占空比控制器，其被配置为：通过控制占空比校正信号的占空比来输出控制信号，并且检测反馈信号的电平以基于码信号来转换占空比；以及
功率门控电路，其被配置为通过驱动控制信号来产生反馈信号，
其中，占空比控制器通过占空比控制器和功率门控电路形成反馈环，以校正功率门控电路的占空比，
其中，占空比控制器包括：
电平检测电路，其被配置为：基于振荡信号来检测反馈信号的逻辑电平，并且输出检测信号；
比较电路，其被配置为：将检测信号和先前储存的检测信号进行比较，并且输出比较信号；以及
码发生电路，其被配置为：基于振荡信号来产生码信号，并且基于比较信号来设置码信号。
CN201710778063.3A 2016-09-05 2017-09-01 占空比校正器件及包括其的半导体器件 Active CN107799139B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160113925A KR102625821B1 (ko) 2016-09-05 2016-09-05 듀티 보정장치 및 이를 포함하는 반도체 장치
KR10-2016-0113925 2016-09-05

Publications (2)

Publication Number Publication Date
CN107799139A CN107799139A (zh) 2018-03-13
CN107799139B true CN107799139B (zh) 2021-01-15

Family

ID=61280949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710778063.3A Active CN107799139B (zh) 2016-09-05 2017-09-01 占空比校正器件及包括其的半导体器件

Country Status (3)

Country Link
US (1) US9966934B2 (zh)
KR (1) KR102625821B1 (zh)
CN (1) CN107799139B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102576765B1 (ko) * 2016-11-28 2023-09-11 에스케이하이닉스 주식회사 내부전압생성회로
CN111273726B (zh) * 2018-12-05 2021-06-29 锐迪科（重庆）微电子科技有限公司 占空比偏差补偿电路、方法及芯片
EP4254804A3 (en) * 2019-05-05 2023-12-13 Yangtze Memory Technologies Co., Ltd. Double data rate circuit and data generation method implementing precise duty cycle control
CN111030645A (zh) * 2019-11-29 2020-04-17 芯创智（北京）微电子有限公司 一种数字控制宽范围时钟占空比调整系统
KR20210074429A (ko) 2019-12-11 2021-06-22 삼성전자주식회사 클럭 신호를 보상하기 위한 보상 회로 및 그것을 포함하는 메모리 장치
KR20210083983A (ko) * 2019-12-27 2021-07-07 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20220052018A (ko) 2020-10-20 2022-04-27 삼성전자주식회사 스토리지 시스템

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1649151A (zh) * 2003-12-23 2005-08-03 三星电子株式会社 具有可变增益的占空比校正电路及其操作方法
CN1722615A (zh) * 2004-06-23 2006-01-18 三星电子株式会社 用于半导体器件的占空比校正电路
CN101344839A (zh) * 2007-07-13 2009-01-14 通嘉科技股份有限公司 虚拟随机时钟脉冲发生器及虚拟随机时钟脉冲产生方法
CN102468824A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 半导体存储装置的占空比校正电路
US8669799B1 (en) * 2012-04-25 2014-03-11 Altera Corporation Duty cycle calibration of a clock signal
CN104716929A (zh) * 2013-12-12 2015-06-17 爱思开海力士有限公司 占空比校正电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100956785B1 (ko) 2008-10-31 2010-05-12 주식회사 하이닉스반도체 Ｄｌｌ 회로 및 그 제어 방법
US8542045B2 (en) 2010-06-07 2013-09-24 Samsung Electronics Co., Ltd. Duty correcting circuit, delay-locked loop circuit and method of correcting duty
KR101215954B1 (ko) * 2012-09-20 2012-12-27 에스케이하이닉스 주식회사 듀티 사이클 보정 회로
KR20150041688A (ko) * 2013-10-08 2015-04-17 에스케이하이닉스 주식회사 듀티 보정 회로 및 이를 포함한 반도체 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1649151A (zh) * 2003-12-23 2005-08-03 三星电子株式会社 具有可变增益的占空比校正电路及其操作方法
CN1722615A (zh) * 2004-06-23 2006-01-18 三星电子株式会社 用于半导体器件的占空比校正电路
CN101344839A (zh) * 2007-07-13 2009-01-14 通嘉科技股份有限公司 虚拟随机时钟脉冲发生器及虚拟随机时钟脉冲产生方法
CN102468824A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 半导体存储装置的占空比校正电路
US8669799B1 (en) * 2012-04-25 2014-03-11 Altera Corporation Duty cycle calibration of a clock signal
CN104716929A (zh) * 2013-12-12 2015-06-17 爱思开海力士有限公司 占空比校正电路

Also Published As

Publication number Publication date
US9966934B2 (en) 2018-05-08
CN107799139A (zh) 2018-03-13
KR20180026957A (ko) 2018-03-14
KR102625821B1 (ko) 2024-01-16
US20180069532A1 (en) 2018-03-08

Similar Documents

Publication Publication Date Title
CN107799139B (zh) 占空比校正器件及包括其的半导体器件
US7233186B2 (en) Clock generation circuit capable of setting or controlling duty ratio of clock signal and system including clock generation circuit
US10216209B1 (en) Digital low drop-out regulator and operation method thereof
US10218342B2 (en) System and method for duty cycle correction
US7675337B2 (en) Duty cycle correcting circuit and duty cycle correcting method
US9536579B2 (en) Semiconductor integrated circuit capable of precisely adjusting delay amount of strobe signal
US10411675B2 (en) Delay circuit and duty cycle controller including the same
US8710886B2 (en) Semiconductor memory device and method for driving the same
US7190203B2 (en) Memory device having a duty ratio corrector
US8274318B2 (en) Duty cycle correction circuit of semiconductor memory apparatus
US8446199B2 (en) Duty cycle correction circuit
US8143940B2 (en) Internal supply voltage generating circuit and method for generating internal supply voltage
US20100194458A1 (en) Semiconductor device and operating method thereof
US9164520B2 (en) Synchronous rectification type power circuit and method of adjusting the same
US7872510B2 (en) Duty cycle correction circuit of semiconductor memory apparatus
US8633759B2 (en) Voltage generator and method of generating voltage
US20050104640A1 (en) Apparatus and method for duty cycle correction
US7091630B2 (en) Device and method for inhibiting power fluctuation
US20070258293A1 (en) Data output circuit for semiconductor memory apparatus
US7446594B2 (en) Booster circuit including an oscillator
CN117352021A (zh) 一种占空比校正方法及电路、存储装置
CN115189680A (zh) 一种时钟校正方法及电路、存储装置
JP2004206213A (ja) クロック出力回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant