DE10053962B4

DE10053962B4 - Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu seiner Herstellung

Info

Publication number: DE10053962B4
Application number: DE10053962A
Authority: DE
Inventors: Hee Bok Kang; Jin Gu Kim
Original assignee: Hyundai Electronics Industries Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1999-11-11
Filing date: 2000-10-31
Publication date: 2008-01-31
Anticipated expiration: 2020-11-01
Also published as: JP2001177068A; DE10053962A1; KR100317331B1; US20020071304A1; JP4605889B2; KR20010046266A; US6482658B2; US6363004B1

Abstract

Nichtflüchtiger ferroelektrischer Speicher mit einer Einheitszelle mit:
– einer ersten und einer zweiten Bitleitung (B/L1, B/L2);
– einer ersten und einer zweiten Teilwortleitung (123, 123a), die in einer die erste und die zweite Bitleitung (B/L1, B/L2) schneidenden Richtung ausgebildet sind;
– einem ersten ferroelektrischen Kondensator (FC1), dessen erste Elektrode mit der zweiten Teilwortleitung (123a) verbunden ist;
– einem zweiten ferroelektrischen Kondensator (FC2), dessen erste Elektrode mit der ersten Teilwortleitung (123) verbunden ist;
– einem ersten Transistor (T1), dessen Gate mit der ersten Teilwortleitung (123), dessen Drain mit der ersten Bitleitung (B/L1) und dessen Source mit einer zweiten Elektrode des ersten ferroelektrischen Kondensators (FC1) verbunden ist;
– einem zweiten Transistor (T2), dessen Gate mit der zweiten Teilwortleitung (123a), dessen Drain mit der zweiten Bitleitung (B/L2) und dessen Source mit einer zweiten Elektrode des zweiten ferroelektrischen Kondensators (FC2) verbunden ist;
– ersten Nebenschlussleitungen (132,...

Description

Die Erfindung betrifft einen nichtflüchtigen ferroelektrischen Speicher sowie ein Verfahren zu dessen Herstellung.
Ferroelektrische Speicher, d.h. FRAMs (Ferroelectric Random Access Memory = ferroelektrischer Direktzugriffsspeicher) weisen im Allgemeinen eine Datenverarbeitungsgeschwindigkeit ähnlich DRAMs (Dynamic Random Access Memory = dynamischer Direktzugriffsspeicher), wie sie derzeit häufig als Halbleiterspeicher verwendet werden, auf, und sie sind dazu in der Lage, Daten selbst dann aufrechtzuerhalten, wenn die Spannung abgeschaltet wird. Daher ziehen sie als Speicher der nächsten Generation viel Aufmerksamkeit auf sich. FRAMs verfügen über eine Struktur ähnlich wie ein DRAM und sind mit einem Kondensator aus ferroelektrischem Material versehen, um die hohe Restpolarisation desselben zu nutzen. Dies erlaubt die Aufrechterhaltung von Daten selbst nach dem Wegnehmen eines elektrischen Felds.
1 zeigt die Hystereseschleife eines üblichen ferroelektrischen Materials.
Aus 1 ist erkennbar, dass eine durch ein elektrisches Feld induzierte Polarisation dann, wenn das elektrische Feld weggenommen wird, nicht vollständig gelöscht wird sondern wegen des Vorliegens von Restpolarisation (oder spontaner Polarisation) in gewissem Ausmaß (Zustand d oder a) verbleibt. Diese Zustände d und a entsprechen Zuständen 1 bzw. 0 bei Anwendung auf einen Speicher.
Nachfolgend sind unter Speichern nichtflüchtige ferroelektrische Speicher zu verstehen, solange nichts anderes speziell angegeben ist.
Nun wird eine Ansteuerschaltung eines bekannten Speichers unter Bezugnahme auf die beigefügten Zeichnungen erläutert. Dabei veranschaulicht 2 eine Einheitszelle des bekannten Speichers.
Gemäß 2 ist die Einheitszelle des bekannten Speichers mit Folgendem versehen: einer in einer Richtung ausgebildeten Bitleitung B/L; einer rechtwinklig zur Bitleitung ausgebildeten Wortleitung W/L; einer Plattenleitung P/L, die in einer Richtung identisch mit der der Wortleitung beabstandet von dieser ausgebildet ist; einen Transistor T1, dessen Gate mit der Wortleitung verbunden ist und dessen Drain mit der Bitleitung verbunden ist; und einen ferroelektrischen Kondensator FC1, dessen erster Anschluss mit der Source des Transistors T1 verbunden ist und dessen zweiter Anschluss mit der Plattenleitung P/L verbunden ist.
Nun wird ein Daten-Eingabe/Ausgabe-Betrieb dieses bekannten Speichers unter Bezugnahme auf die 3a und 3b veranschaulicht, die jeweils ein zeitbezogenes Diagramm für den Betrieb des bekannten Speichers im Schreib- bzw. Lesemodus zeigen.
Beim Schreibvorgang wird, wenn ein externes Chipaktivierungssignal CSBpad von hoch auf niedrig überführt wird und gleichzeitig ein externes Schreibaktivierungssignal WEBpad von hoch auf niedrig überführt wird, der Schreibmodus gestartet. Wenn im Schreibmodus ein Adressendecodiervorgang gestartet wird, wird ein an eine relevante Wortleitung angelegter Impuls von niedrig auf hoch überführt, um eine Zelle auszuwählen. So werden in einer Periode, in der die Wortleitung auf dem hohen Zustand gehalten wird, ein hohes Signal für ein Intervall und ein niedriges Signal für ein anderes Intervall aufeinanderfolgend an eine relevante Plattenleitung angelegt. Außerdem sollte zum Einschreiben des logischen Werts 1 oder 0 in die ausgewählte Zelle ein mit dem Schreibaktivierungssignal WEBpad synchronisiertes Signal hoch oder niedrig an die relevante Bitleitung angelegt werden. Das heißt, dass dann, wenn ein hohes Signal an die Bitleitung angelegt wird und ein an die Plattenleitung angelegtes Signal in einer Periode niedrig ist, in der ein an die Wortleitung angelegtes Signal hoch ist, der logische Wert 1 in den ferroelektrischen Kondensator eingeschrieben wird. Wenn ein niedriges Signal an die Bitleitung angelegt wird und das an die Plattenleitung angelegte Signal hoch ist, wird der logische Wert 0 in den ferroelektrischen Kondensator eingeschrieben.
Nun wird der Betrieb zum Lesen eines durch den oben genannten Betrieb im Schreibmodus eingespeicherten Datenwerts er läutert.
Wenn das externe Chipaktivierungssignal CSBpad von hoch auf niedrig überführt wird, werden alle Bitleitungen durch ein Ausgleichersignal auf eine niedrige Spannung ausgeglichen, bevor eine relevante Wortleitung ausgewählt wird. Außerdem wird eine Adresse decodiert, nachdem die Bitleitungen deaktiviert wurden, und die decodierte Adresse bringt ein niedriges Signal auf einer relevanten Wortleitung auf ein hohes Signal, um eine relevante Zelle auszuwählen. An die Plattenleitung der ausgewählten Zelle wird ein hohes Signal angelegt, um den im ferroelektrischen Speicher gespeicherten Datenwert zu zerstören, der dem logischen Wert 1 entspricht. Wenn der logische Wert 0 im ferroelektrischen Speicher gespeichert ist, wird der dem logischen Wert 0 entsprechende Datenwert nicht zerstört. Der nicht zerstörte Datenwert und der zerstörte Datenwert liefern so entsprechend der oben genannten Hystereseschleife voneinander verschiedene Werte, so dass der Leseverstärker den logischen Wert 1 oder 0 erfasst. Das heißt, dass der Fall eines zerstörten Datenwerts der Fall ist, bei dem sich in der Hystereseschleife der 1 der Wert von d nach f ändert, und der Fall eines nicht zerstörten Datenwerts der Fall ist, in dem sich der Wert in dieser Hystereseschleife von a nach f ändert. Daher wird dann, wenn der Leseverstärker aktiviert wird, nachdem eine bestimmte Zeitperiode verstrichen ist, im Fall eines zerstörten Datenwerts der logische Wert 1 in verstärkter Weise geliefert, während im Fall eines nicht zerstörten Datenwerts der logische Wert 0 geliefert wird. Nachdem der Leseverstärker auf diese Weise einen Datenwert geliefert hat, wird, da der ursprüngliche Datenwert wiederhergestellt werden sollte, die Plattenleitung in einem Zustand, in dem ein hohes Signal an eine relevante Wortleitung angelegt wird, von hoch auf niedrig deaktiviert.
Nun werden ein bekannter Speicher und ein Verfahren zum Herstellen desselben erläutert. 4a zeigt dazu das Layout des bekannten Speichers.
Gemäß 4a ist der bekannte Speicher mit Folgendem versehen: einem ersten aktiven Bereich 41 und einem zweiten aktiven Bereich 41, die mit festem Intervall asymmetrisch ausgebildet sind; einer ersten Wortleitung W/L1, die den ersten aktiven Bereich 41 schneidend ausgebildet ist; einer zweiten Wortleitung W/L2, die den zweiten aktiven Bereich 41a schneidend beabstandet von der ersten Wortleitung W/L1 ausgebildet ist; einer ersten Bitleitung B/L1, die in einer die erste und zweite Wortleitung schneidenden Richtung auf einer Seite des ersten aktiven Bereichs 41 ausgebildet ist; einer zweiten Bitleitung B/L2, die in einer die erste und zweite Wortleitung schneidenden Richtung auf einer Seite des zweiten aktiven Bereichs 41a ausgebildet ist; einen ersten ferroelektrischen Kondensator FC1, der über der ersten Wortleitung W/L1 und der zweiten Wortleitung W/L2 ausgebildet ist und mit dem ersten aktiven Bereich 41 verbunden ist; einem zweiten ferroelektrischen Kondensator FC2, der über der ersten Wortleitung W/L1 ausgebildet ist und elektrisch mit dem zweiten aktiven Bereich 41a verbunden ist; einer ersten Plattenleitung P/L1, die über der ersten Wortleitung W/L1 ausgebildet ist und mit dem ersten ferroelektrischen Kondensator FC1 verbunden ist, und eine zweite Plattenleitung P/L2, die über der zweiten Wortleitung W/L2 ausgebildet ist und elektrisch mit dem zweiten ferroelektrischen Kondensator FC2 verbunden ist. 4a zeigt das Layout einer Einheitszelle, wobei der bekannte Speicher über einen ersten und einen zweiten ferroelektrischen Kondensator FC1 und FC2 verfügt, die entlang der Bitleitungsrichtung ausgebildet sind, und die erste Plattenleitung P/L1 auf der ersten Wortleitung W/L1 ausgebildet ist und die zweite Plattenleitung P/L2 auf der zweiten Wortleitung W/L2 ausgebildet ist.
Nun wird der bekannte Speicher detaillierter erläutert. 4b zeigt dazu einen Schnitt entlang der Linie I-I' in 4a.
Gemäß 4b ist der bekannte Speicher mit Folgendem versehen: einem Substrat 51, auf dem ein aktiver Bereich und ein Feldbereich festgelegt sind; einer ersten Wortleitung 54 und einer zweiten Wortleitung 54a, die über dem aktiven Bereich und dem Feldbereich mit einer dazwischen angeordneten ersten Isolierschicht 53 ausgebildet sind; ersten Source/Drain-Fremdstoffbereichen 55 und 56, die auf beiden Seiten der ersten Wortleitung 54 ausgebildet sind; zweiten Source/Drain-Fremdstoffbereichen (nicht dargestellt), die auf beiden Seiten der zweiten Wortleitung 54a ausgebildet sind; einer zweiten Isolierschicht 57, die auf der gesamten Fläche einschließlich der ersten und zweiten Wortleitung 54 und 54a ausgebildet ist, mit einem Kontaktloch, das den ersten Drainfremdstoffbereich 56 freilegt; einer ersten Kontaktpfropfenschicht 58a, die in das Kontaktloch eingefüllt ist; einer ersten Metallschicht 59, die die erste Kontaktpfropfenschicht 58a und die erste Bitleitung (nicht dargestellt) verbindet; einen dritten Isolierschicht 60, die auf der gesamten Oberfläche einschließlich der ersten Metallschicht 59 ausgebildet ist und ein Kontaktloch aufweist, das den ersten Sourcefremdstoffbereich 55 freilegt; einer zweiten Kontaktpfropfenschicht 62, die in das Kontaktloch eingefüllt ist; einer Barrieremetallschicht 63, die elektrisch mit der zweiten Kontaktpfropfenschicht 62 verbunden ist und sich ausgehend von der ersten zur zweiten Wortleitung 54a erstreckt; einer unteren Elektrode 64 des ersten ferroelektrischen Kondensators FC1, die auf der Barrieremetallschicht 63 ausgebildet ist; einem ferroelektrischen Film 65 und einer oberen Elektrode 66 des zweiten ferroelektrischen Kondensators, die auf die untere Elektrode 54 des ersten ferroelektrischen Kondensators 64 aufeinanderfolgend aufgestapelt sind; einer vierten Isolierschicht 67, die auf der gesamten Fläche einschließlich der oberen Elektrode 66 des zweiten ferroelektrischen Kondensators hergestellt wurde, einer ersten Plattenleitung 68, die über der ersten Wortleitung 54 hergestellt wurde und durch die erste Isolierschicht hindurch elektrisch mit der oberen Elektrode 66 des ersten ferroelektrischen Kondensators FC1 verbunden ist; und einer zweiten Plattenleitung 68a, die über der zweiten Wortleitung 54a beabstandet von der ersten Plattenleitung 68 ausgebildet ist.
Nun wird ein Verfahren zum Herstellen des bekannten Speichers an Hand der Schnitte entlang der Linie I-I' in 4a der 5a–5f zum Veranschaulichen von Schritten des Herstellverfahrens erläutert. Wie es in 5a dargestellt ist, wird ein Teil eines Halbleitersubstrats 51 weggeätzt, um einen Graben auszubilden, und in diesen wird ein Isolierfilm eingefüllt, um eine Bauteil-Isolierschicht 52 auszubilden. Auf dem Substrat wird im aktiven Bereich einschließlich der Bauteil-Isolierschicht 52 eine erste Isolierschicht 53 ausgebildet. Auf der ersten Isolierschicht 53 wird eine Wortleitungsmaterialschicht hergestellt und strukturiert, um erste und zweite Wortleitungen 54 und 54a mit festen Intervallen auszubilden. Wie es in 4b dargestellt ist, werden die Wortleitungen 54 und 54a als Masken beim Implantieren von Fremdstoffionen zum Ausbilden eines Sourcefremdstoffbereichs 55 und eines Drainfremdstoffbereichs 56 von einem Leitungstyp entgegengesetzt zu dem des Substrats 51 verwendet.
Die Source/Drain-Bereiche 55 und 56 sind Source/Drain-Fremdstoffbereiche des ersten Transistors T1, der die erste Wortleitung 54 als Gateelektrode verwendet. Dann wird auf der gesamten Oberfläche des Substrats 51 einschließlich der ersten und zweiten Wortleitungen 54 und 54a eine zweite Iso lierschicht 55 hergestellt. Auf die zweite Isolierschicht 55 wird eine Fotoresistschicht (nicht dargestellt) aufgetragen und strukturiert, und die strukturierte Fotoresistschicht wird als Maske beim selektiven Ätzen der zweiten Isolierschicht 55 zum Ausbilden eines den Drainfremdstoffbereich 56 freilegenden Kontaktlochs 58 verwendet. Wie es in 5c dargestellt ist, wird in das Kontaktloch ein leitendes Material eingefüllt, um eine erste Kontaktpfropfenschicht 58a auszubilden, und es wird eine erste Metallschicht 59 hergestellt, die die erste Kontaktpfropfenschicht 58a und die erste Bitleitung B/L1 verbindet. In diesem Fall wird, was jedoch nicht dargestellt ist, die zweite Bitleitung B/L2 elektrisch mit dem Drainfremdstoffbereich des zweiten Transistors T2 verbunden. Wie es in 5d dargestellt ist, wird auf der gesamten Oberfläche einschließlich der ersten Metallschicht 59 eine dritte Isolierschicht 60 hergestellt. Eine auf die dritte Isolierschicht 60 aufgetragene Fotoresistschicht (nicht dargestellt) wird strukturiert und als Maske beim selektiven Ätzen der dritten Isolierschicht verwendet, um ein den Sourcefremdstoffbereich 55 freilegendes Kontaktloch 61 auszubilden. Wie es in 5e dargestellt ist, wird ein leitendes Material in das Kontaktloch 61 eingefüllt, um eine zweite Kontaktpfropfenschicht 62 zu bilden, die elektrisch mit dem Sourcefremdstoffbereich 55 verbunden ist. Es wird eine Barrieremetallschicht 63 hergestellt, die elektrisch mit der zweiten Kontaktpfropfenschicht 62 zu verbinden ist, und auf der Barrieremetallschicht 63 werden aufeinanderfolgend eine untere Elektrode 64 des ersten ferroelektrischen Kondensators FC1, ein ferroelektrischer Film 65 und eine obere Elektrode 66 des ersten ferroelektrischen Kondensators hergestellt. Wie es in 5f dargestellt ist, wird eine vierte Isolierschicht 67 auf der oberen Elektrode 66 des ersten ferroelektrischen Kondensators hergestellt und durch Fotolithografie selektiv geätzt, um ein Kontaktloch auszubilden, das einen Teil der oberen Elektrode 66 des ers ten ferroelektrischen Kondensators freilegt. Auch wird durch das Herstellen einer ersten Plattenleitung 68, die durch das Kontaktloch hindurch mit der oberen Elektrode 66 des ersten ferroelektrischen Kondensators verbunden ist, der obige bekannte Prozess zum Herstellen eines Speichers abgeschlossen. Das nicht erläuterte Bezugszeichen 68a kennzeichnet eine zweite Plattenleitung.
Aus der DE 198 46 264 A1 ist ein nichtflüchtiger ferroelektrischer Speicher bekannt, der erste und zweite Teilwortleitungen aufweist, die im Wesentlichen senkrecht zu ersten und zweiten Bitleitungen angeordnet sind. Ein erster ferroelektrischer Kondensator ist mit seiner einen Elektrode mit der zweiten Teilwortleitung verbunden, während seine andere Elektrode über einen Zugriffstransistor mit der ersten Bitleitung verbunden ist. Das Gate des Zugriffstransistors ist mit der ersten Teilwortleitung verbunden.
Ein zweiter ferroelektrischer Kondensator steht mit seiner einen Elektrode mit der ersten Teilwortleitung in elektrischem Kontakt, während seine zweite Elektrode mit der Source eines zweiten Zugriffstransistors verbunden ist. Das Gate des zweiten Zugriffstransistors ist mit der zweiten Teilwortleitung verbunden, während die Drain mit der zweiten Bitleitung in elektrischem Kontakt steht.
Aus der US 5 188 975 ist der Einsatz einer Nebenschlussleitung, die außerhalb des Zellenarrays mit der Wortleitung verbunden wird, bekannt.
Die nachveröffentlichte DE 199 22 473 A1 , die nach §3(2) PatG als Stand der Technik für die Beurteilung der Neuheit gilt, betrifft eine Speicherzelle eines nichtflüchtigen ferroelektrischen Speichers, bei dem eine Nebenschlussleitung pro Teilwortleitung vorgesehen ist, die gleichzeitig zum Anschluss der Kondensatorelektroden dient.
Jedoch bestehen bei bekannten Speichern und dem bekannten Verfahren zum Herstellen derselben die folgenden Probleme:

– erstens führt das Erfordernis, die untere Elektrode eines Kondensators zum Erhöhen der Schnittfläche derselben dicker auszubilden, um die erforderliche Kapazität zu gewährleisten, zum Problem, dass das Ätzen der unteren Elektrode schwierig ist, da sie aus Metall besteht. Demgemäß besteht eine Be schränkung hinsichtlich des Sicherstellens der Kapazität, was von einer Begrenzung beim Herstellen der dickeren unteren Elektrode des Kondensators herrührt.
– zweitens ist der Herstellprozess sehr schwierig, da die Plattenleitung in einem kleinen Raum hergestellt werden sollte, um für den erforderlichen Abstand zum Unterscheiden der Plattenleitung von einer Wortleitung in einer benachbarten Zelle zu sorgen, da in jeder Einheitszelle eine Wortleitung und eine Plattenleitung hergestellt werden.
– drittens ist eine Zunahme der RC-Verzögerung einer Teilwortleitung nicht günstig, wenn ein schneller Speicher zu realisieren ist.

Davon ausgehend liegt der Erfindung die Aufgabe zu Grunde einen weiteren nichtflüchtigen ferroelektrischen Speicher und ein Verfahren zu seiner Herstellung zu schaffen, bei dem die RC-Verzögerung auf den Teilwortleitungen minimiert ist, um einen schnellen Betrieb des Speichers zu ermöglichen, auch wenn die Bautengröße minimiert wird.
Diese Aufgabe ist hinsichtlich des Speichers durch die Lehre des beigefügten unabhängigen Anspruchs 1 sowie hinsichtlich des Verfahrens durch die Lehre des beigefügten unabhängigen Anspruchs 14 gelöst.
Die Erfindung wird im Folgenden beispielsweise anhand der Zeichnung näher erläutert.
1 zeigt die Hystereseschleife eines üblichen ferroelektrischen Materials;
2 zeigt das System einer Einheitszelle eines bekannten nichtflüchtigen ferroelektrischen Speichers;
3a und 3b zeigen jeweils ein zeitbezogenes Diagramm zum Betrieb des bekannten Speichers sowie einer Schaltung zum Ansteuern desselben im Schreib- bzw. Lesemodus;
4a zeigt das Layout eines bekannten Speichers;
4b zeigt einen Schnitt entlang der Linie I-I' in 4a;
5a bis 5f sind Schnitte entlang der Linie I-I' in 4a zum Erläutern eines bekannten Verfahrens zum Herstellens des bekannten Speichers;
6 zeigt das System einer Einheitszelle eines Speichers gemäß einem bevorzugten Ausführungsbeispiel der Erfindung;
7 zeigt ein Blockdiagramm eines Speichers gemäß dem Ausführungsbeispiel der Erfindung;
8 zeigt ein zeitbezogenes Diagramm zum Erläutern eines Betriebs des Speichers des Ausführungsbeispiels;
9 zeigt ein Layout eines Speichers gemäß einem bevorzugten Ausführungsbeispiel der Erfindung;
10 ist eine Schnittansicht entlang der Linie I-I' in 9;
11a bis 11l zeigen Layouts zum Erläutern eines Verfahrens zum Herstellen eines Speichers gemäß einem bevorzugten Ausführungsbeispiel der Erfindung; und
12a bis 12l zeigen Schnitte entlang Linien I-I' in den 11a bis 11l zum Erläutern des Verfahrens gemäß dem bevorzugten Ausführungsbeispiel.
Nun wird im Einzelnen auf die bevorzugten Ausführungsformen der Erfindung Bezug genommen, zu denen Beispiele in den beigefügten Zeichnungen veranschaulicht sind. Durch die Erfindung ist eine Maßnahme zum Verringern der RC-Verzögerung auf einer Teilwortleitung in einem nichtflüchtigen ferroelektri schen Speicher zum Verbessern der Geschwindigkeit geschaffen. Dabei sind mehrere Schichten für Nebenschlussleitungen zwischen einer Gateelektrode eines NMOS-Transistors und der unteren Elektrode eines ferroelektrischen Kondensators vorhanden und die Nebenschlussleitungen sind elektrisch mit der Außenseite eines Zellenbereichs verbunden, um diese Nebenschlussleitungen als eine Teilwortleitung zu verwenden, wodurch der Flächenwiderstand der Teilwortleitung erheblich gesenkt wird. Außerdem erlaubt es die Herstellung der Nebenschlussleitungen vor der Herstellung eines ferroelektrischen Films, eine Beeinträchtigung desselben zu verhindern. Insbesondere wird bei der Herstellung der mehreren Schichten für Nebenschlussleitungen jeder der Nebenschlussleitungen nach der Herstellung derselben eingeebnet, um sie mit kleinen Breiten auszubilden, was zum Realisieren einer kleinen Zelle wirkungsvoll ist.
Gemäß der in 6 dargestellten Schaltung verfügt die Einheitszelle eines Speichers mit 1T/1C-Struktur gemäß dem bevorzugten Ausführungsbeispiel der Erfindung über Folgendes: eine erste Teilwortleitung SWL1 und eine zweite Teilwortleitung SWL2, die voneinander beabstandet sind und in Zeilenrichtung verlaufen; eine erste Bitleitung B/L1 und eine zweite Bitleitung B/L2, die die erste und zweite Teilwortleitung SWL1 und SWL2 schneidend ausgebildet sind; einen ersten Transistor T1, dessen Gate mit der ersten Teilwortleitung SWL1 verbunden ist und dessen Drain mit der ersten Bitleitung B/L1 verbunden ist; einen ersten ferroelektrischen Kondensator FC1, der zwischen die Source des ersten Transistors T1 und die zweite Teilwortleitung SWL2 geschaltet ist; einen zweiten Transistor T2, dessen Gate mit der zweiten Teilwortleitung SWL2 verbunden ist und dessen Drain mit der zweiten Bitleitung B/L2 verbunden ist; und einen zweiten ferroelektrischen Kondensator FC2, der zwischen die Source des zweiten Transistors T2 und die erste Teilwortlei tung SWL1 geschaltet ist.
Unter Bezugnahme auf 7, die schematisch ein Schaltungssystem eines Speichers gemäß einem Ausführungsbeispiel veranschaulicht, wird nun das Betriebsprinzip des Speichers erläutert.
Gemäß 7 verfügt der Speicher über eine Anzahl von Teilwortleitungspaaren mit jeweils einer ersten und einer zweiten Teilwortleitung SWL1 und SWL2, die in Zeilenrichtung verlaufen; eine Anzahl von Paaren von Bitleitungen B/L1 und B/L2, die jeweils einander benachbart sind und in einer die Teilwortleitungspaare schneidenden Richtung verlaufen; und einen Leseverstärker SA, der zwischen dem Paar von Bitleitungen ausgebildet ist, um Daten von diesen zu erfassen und die Daten an eine Datenleitung DL oder eine inverse Datenleitung/DL zu liefern. Ferner existieren eine Leseverstärker-Aktivierungseinheit zum Liefern eines Aktivierungssignals SEN zum Aktivieren der Leseverstärker SA sowie ein Auswählschalter CS zum selektiven Schalten der Bitleitungen und der Datenleitungen.
Nun wird die Funktion des Speichers des Ausführungsbeispiels unter Bezugnahme auf das in 8 dargestellte zeitbezogene Diagramm erläutert.
Gemäß 8 ist T0 eine Periode vor dem Aktivieren der ersten und zweiten Teilwortleitung SWL1 und SWL2 auf H(hoch), wenn alle Bitleitungen auf einen Pegel vorab geladen werden. T1 ist eine Periode, in der sowohl die erste als auch die zweite Teilwortleitung SWL1 und SWL2 auf H sind, wenn ein Datenwert im ferroelektrischen Kondensator an die Bitleitung übertragen wird, um deren Pegel zu ändern. In diesem Fall kommt es, da zwischen die Bitleitung und die Teilwortleitung elektrische Felder entgegengesetzter Polaritäten gelegt wer den, in einem ferroelektrischen Kondensator, in dem ein logisch hoher Datenwert gespeichert ist, zu einer Zerstörung der Polaritäten des ferroelektrischen Materials, was zum Fließen eines hohen Stroms führt, durch den in der Bitleitung eine hohe Spannung induziert wird. Im Gegensatz hierzu kommt es in einem ferroelektrischen Kondensator, in dem ein logisch niedriger Datenwert gespeichert ist, zu keiner Zerstörung der Polaritäten des ferroelektrischen Materials, da an die Bitleitung und die Teilwortleitung elektrische Felder derselben Polarität angelegt werden, was bewirkt, dass ein kleinerer Strom fließt, der eine ziemlich niedrige Spannung in der Bitleitung induziert. Wenn der Zellendatenwert angemessen auf die Bitleitung geladen ist, wird das Leseverstärker-Aktivierungssignal SEN zum Aktivieren des Leseverstärkers auf hoch überführt, um den Bitleitungspegel zu verstärken. Da der logische Datenwert H in der Zelle mit zerstörter Polarität nicht wiederhergestellt werden kann, wenn sich die erste und zweite Teilwortleitung SWL1 und SWL2 auf hohem Potential befinden, wird ein solcher logischer Datenwert H in folgenden Perioden T2 und T3 wiederhergestellt. T2 ist eine Periode, in der die erste Teilwortleitung SWL1 auf niedrig überführt wird und die zweite Teilwortleitung auf hoch gehalten wird, wenn sich der zweite Transistor T2 im eingeschalteten Zustand befindet. Wenn in diesem Fall die Bitleitung hoch ist, wird ein hoher Datenwert an eine der Elektroden des zweiten ferroelektrischen Kondensators FC2 übertragen, um zwischen dem niedrigen Zustand der ersten Teilwortleitung SWL1 und dem hohen Pegel der Bitleitung den logischen Zustand 1 wiederherzustellen. T3 ist eine Periode, in der die erste Teilwortleitung SWL1 erneut auf hoch überführt wird und die zweite Teilwortleitung SWL2 auf niedrig überführt wird, wenn sich der erste Transistor T1 im eingeschalteten Zustand befindet. In diesem Fall wird, wenn sich die Bitleitung auf hohem Pegel befindet, der hohe Datenwert an eine der Elektrode des ersten ferroelektrischen Kondensators FC1 übertragen, um zwischen dem niedrigen Pegel der zweiten Teilwortleitung SWL2 und dem hohen Pegel der Bitleitung den logischen Wert 1 wiederherzustellen.
Gemäß dem in 9 dargestellten Layout eines Speichers gemäß dem Ausführungsbeispiel verfügt eine Einheitszelle über einen ersten aktiven Bereich und einen zweiten aktiven Bereich 100a, die in einem Halbleitersubstrat ausgebildet sind; eine erste Teilwortleitung 123, die so ausgebildet ist, dass sie den ersten aktiven Bereich 100 überquert und diesen gleichmäßig unterteilt; eine zweite Teilwortleitung 123a, die den zweiten aktiven Bereich 100a überquert und ihn gleichmäßig unterteilt; erste Source/Drain-Bereiche (nicht dargestellt), die im ersten aktiven Bereich 100 auf beiden Seiten der ersten Teilwortleitung 123 ausgebildet sind; zweite Source/Drain-Bereiche (nicht dargestellt), die im zweiten aktiven Bereich 100a auf beiden Seiten der ersten Teilwortleitung 123a ausgebildet sind; erste Kontaktpfropfen 127 und 127a, die mit dem ersten bzw. zweiten Drainbereich verbunden sind und sich in einen Feldbereich erstrecken; zweite Kontaktpfropfen 128 und 128a, die mit dem ersten bzw. zweiten Sourcebereich verbunden sind; erste Nebenschlussleitungen (nicht dargestellt) aus mehreren getrennten Schichten über der ersten Teilwortleitung 123; zweite Nebenschlussleitungen (nicht dargestellt) aus mehreren getrennten Schichten über der zweiten Teilwortleitung 123a; eine erste Elektrode (nicht dargestellt) eines zweiten ferroelektrischen Kondensators FC2, die über den ersten Nebenschlussleitungen ausgebildet ist; eine erste Elektrode (nicht dargestellt) eines ersten ferroelektrischen Kondensators FC1, die über den zweiten Nebenschlussleitungen ausgebildet ist; eine zweite Elektrode 140 des ersten ferroelektrischen Kondensators, die über der ersten Elektrode desselben ausgebildet ist, wobei dazwischen eine ferroelektrische Schicht 139 angeordnet ist; eine zweite Elektrode 140a des zweiten ferroelektrischen Kondensators, die über der ersten Elektrode desselben ausgebildet ist, wobei dazwischen eine ferroelektrische Schicht 139a angeordnet ist; und eine erste und eine zweite Kontaktschicht 141 und 141a, die die zweiten Elektroden 140 und 140a des ersten und zweiten ferroelektrischen Kondensators und die zweiten Kontaktpfropfen 128 und 128a miteinander verbinden. Es existieren dritte Kontaktpfropfen 131 und 131a, vierte Kontaktpfropfen 134 und 134a sowie fünfte Kontaktpfropfen 137 und 137a, die zwischen der ersten und zweiten Kontaktschicht 141 und 141a und den zweiten Kontaktpfropfen 128 und 128a in dieser Reihenfolge ausgebildet sind. Die ersten Nebenschlussleitungen und die erste Elektrode des zweiten ferroelektrischen Kondensators sind mit der ersten Teilwortleitung 123 verbunden, und die zweiten Nebenschlussleitungen und die erste Elektrode des ersten ferroelektrischen Kondensators sind mit der zweiten Teilwortleitung 123a verbunden. Die zweite Elektrode 140 des ersten ferroelektrischen Kondenators ist elektrisch mit dem ersten Sourcebereich verbunden, und die zweite Elektrode 140a des zweiten ferroelektrischen Kondensators ist elektrisch mit dem zweiten Sourcebereich verbunden. Die ersten Nebenschlussleitungen sind zwischen der ersten Teilwortleitung 123 und der ersten Elektrode des zweiten ferroelektrischen Kondensators angeordnet, und die zweiten Nebenschlussleitungen sind zwischen der zweiten Teilwortleitung 123a und der ersten Elektrode des ersten ferroelektrischen Kondensators angeordnet. Die ersten und zweiten Nebenschlussleitungen bestehen aus einem Metall, wie Pt und W, und ein Kontaktpfropfen besteht aus W.
9 zeigt einen Schnitt entlang der Linie I-I' in 9. Gemäß diesem Schnitt verfügt der Speicher gemäß dem Ausführungsbeispiel über ein Halbleitersubstrat 120, das als aktiver Bereich und Feldbereich ausgebildet ist; eine erste Teilwortleitung 123, die auf dem aktiven Bereich des Sub strats ausgebildet ist; eine zweite Teilwortleitung 123a, die auf dem Feldbereich des Substrats ausgebildet ist; erste Source/Drain-Bereiche 124 und 125, die im Substrat auf beiden Seiten der ersten Teilwortleitungen 123 ausgebildet sind (zweite Source/Drain-Bereiche, die im Substrat auf beiden Seiten der ersten Teilwortleitungen ausgebildet sind, sind nicht dargestellt); einen ersten Kontaktpfropfen 127, der durch eine erste Isolierschicht 126 hindurch mit dem ersten Drainbereich verbunden ist und sich in den Feldbereich erstreckt (der zweite Drainbereich 125 und der erste Kontaktpfropfen 127a, der mit diesem verbunden ist, sind nicht dargestellt); einen zweiten Kontaktpfropfen 128, der durch die erste Isolierschicht 126 hindurch mit dem ersten Sourcebereich 124 verbunden ist (der zweite Sourcebereich 124a und der zweite Kontaktpfropfen 128a, der mit diesem verbunden ist, sind nicht dargestellt); erste und zweite Bitleitungen (nicht dargestellt), die so auf dem Feldbereich ausgebildet sind, dass sie mit den ersten Kontaktpfropfen 127 verbunden sind; eine zweite Isolierschicht 130, die auf der gesamten Fläche einschließlich der ersten und zweiten Bitleitungen ausgebildet ist; dritte Kontaktpfropfen 131 und 131a, die durch die zweite Isolierschicht 130 hindurch mit dem zweiten Kontaktpfropfen 128 und 128a verbunden sind; erste leitende Schichten 132 und 132a, die auf der zweiten Isolierschicht 130 über den ersten und zweiten Teilwortleitungen 123 und 123a ausgebildet sind; eine dritte Isolierschicht 133, die auf der gesamten Fläche einschließlich der ersten leitenden Schichten 132 und 132a ausgebildet ist; vierte Kontaktpfropfen 134 und 134a, die durch die dritte Isolierschicht 133 hindurch mit dem dritten Kontaktpfropfen 131 und 131a verbunden sind; zweite leitende Schichten 135 und 135a, die auf der dritten Isolierschicht 133 über den ersten leitenden Schichten 132 und 132a ausgebildet sind; eine vierte Isolierschicht 136, die auf der gesamten Fläche einschließlich den zweiten leitenden Schichten 135 und 135a ausgebildet ist; fünfte Kontaktpfropfen 137 und 137a, die durch die vierte Isolierschicht 136 hindurch mit den vierten Kontaktpfropfen 134 und 134a verbunden sind; eine erste Elektrode 138a des zweiten ferroelektrischen Kondensators, die auf der vierten Isolierschicht 136 über der ersten Teilwortleitung 123 ausgebildet ist; eine erste Elektrode 138 des ersten ferroelektrischen Kondensators, die auf der vierten Isolierschicht 136 über der zweiten Teilwortleitung 123a ausgebildet ist; eine erste ferroelektrische Schicht 139, die auf der ersten Elektrode 138 des ersten ferroelektrischen Kondensators ausgebildet ist; eine zweite ferroelektrische Schicht 139a, die auf der ersten Elektrode 138a des zweiten ferroelektrischen Kondensators ausgebildet ist; eine zweite Elektrode 140 des ersten ferroelektrischen Kondensators, die auf dem ersten ferroelektrischen Kondensator 139 ausgebildet ist (eine zweite Elektrode 140 des zweiten ferroelektrischen Kondensators ist nicht dargestellt); und eine erste Kontaktschicht 141 zum elektrischen Verbinden der zweiten Elektrode 140 des ersten ferroelektrischen Kondensators und des fünften Kontaktpfropfens 137 (eine zweite Kontaktschicht 141a zum Verbinden der zweiten Elektrode 140a des zweiten ferroelektrischen Kondensators mit dem fünften Kontaktpfropfen 137a, wie auf einer Seite der zweiten Teilwortleitung ausgebildet, ist nicht dargestellt).
Die ersten leitenden Schichten 132 und 132a sowie die zweiten leitenden Schichten 135 und 135a sind elektrisch mit der ersten Teilwortleitung 132 und der zweiten Teilwortleitung 123a verbunden, jedoch nicht im Zellenbereich sondern in einem Randbereich, um zusammen mit relevanten Teilwortleitungen dasselbe Ansteuerungssignal zu empfangen. Dabei sind die ersten und zweiten leitenden Schichten 132 und 135, die zwischen der ersten Teilwortleitung 123 und der ersten Elektrode 138a des zweiten ferroelektrischen Kondensators ausgebildet sind, als Nebenschlussleitungen der ersten Teilwort leitung 123, d.h. als erste Nebenschlussleitungen, definiert, und die erste und zweite leitende Schicht 132a und 135a, die zwischen der zweiten Teilwortleitung 123a und der ersten Elektrode 138 des ersten ferroelektrischen Kondensators ausgebildet sind, sind als Nebenschlussleitungen der zweiten Teilwortleitung 123a, d.h. als zweite Nebenschlussleitungen, definiert. Die ersten leitenden Schichten 132 und 132a sowie die zweiten leitenden Schichten 135 und 135a bestehen aus Metall, wie Pt und Wolfram. Außerdem bestehen die ersten Elektroden 138 und 138a sowie die zweiten Elektroden 140 und 140a der ferroelektrischen Kondensatoren aus Pt, und die erste und zweite Kontaktschicht 141 und 141a bestehen aus Titannitrid, TiN. Die zweite Elektrode 140 des ersten ferroelektrischen Kondensators ist mit dem Sourcebereich (dem ersten Sourcebereich) des ersten Transistors T1 verbunden, und die zweite Elektrode 140a des zweiten ferroelektrischen Kondensators ist mit dem Sourcebereich (dem zweiten Sourcebereich) des zweiten Transistors T2 verbunden.
Nun wird an Hand der 11a bis 11l und 12a bis 12l ein Verfahren zum Herstellen des obigen Speichers erläutert.
Gemäß 11a werden asymmetrische und parallele aktive Bereiche 100 und 100a mit festem Intervall auf einem Halbleitersubstrat von erstem Leitungstyp ausgebildet. Andere Bereiche als die aktiven Bereiche 100 und 100a sind Feldbereiche (Bauelement-Isolierschicht, die durch Grabenisolierung gebildet sind.
Wie es in 11b dargestellt ist, werden eine erste Teilwortleitung SWL1 123 und eine zweite Teilwortleitung SWL2 123a so hergestellt, dass sie die aktiven Bereiche 100 bzw. 100a in einer diese schneidenden Richtung in zwei gleiche Teile unterteilen. Die erste Teilwortleitung 123 dient als Gateelektrode des ersten Transistors T1, und die zweite Teilwortleitung 123a dient als Gateelektrode des zweiten Transistors T2. Zwar ist es in der Zeichnung nicht dargestellt, jedoch werden Fremdstoffionen eines Leitungstyps entgegengesetzt zu dem des Substrats in Abschnitte des Substrats zu beiden Seiten der ersten Teilwortleitung 123 implantiert, um erste Source/Drain-Bereiche gleichzeitig auszubilden, und es werden auch zweite Source/Drain-Bereiche zu beiden Seiten der zweiten Teilwortleitung 123a ausgebildet.
Wie es in 11c dargestellt ist, werden dann die ersten Kontaktpfropfen 127 und 127a hergestellt, die mit dem ersten bzw. zweiten Drain-Fremdstoffbereich verbunden sind und sich zu Abschnitten der ersten bzw. zweiten Bitleitung erstrecken. Außerdem werden die zweiten Kontaktpfropfen 128 und 128a hergestellt, die mit dem ersten bzw. zweiten Source-Fremdstoffbereich verbunden sind. Das heißt, dass, da die Bitleitungen auf den Bauelement-Isolierschichten zwischen den aktiven Bereichen 100 und 100a hergestellt werden, die auf den aktiven Bereichen hergestellten ersten Kontaktpfropfen 127 und 127a so strukturiert werden, dass sie sich in den Feldbereich erstrecken. Die ersten und zweiten Kontaktpfropfen werden aus Polysilicium oder einem Metall, wie Wolfram, hergestellt.
Wie es in 11d dargestellt ist, werden erste und zweite Bitleitungen 129 und 129a auf einer Seite der ersten und zweiten aktiven Bereiche 100 und 100a so herstellt, dass sie elektrisch mit den ersten Kontaktpfropfen 127 und 127a verbunden sind.
Wie es in 11E dargestellt ist, wird auf der gesamten Fläche einschließlich der ersten und zweiten Bitleitungen 129 und 129a eine ILD-Schicht (interlayer dielectric) (nicht dargestellt) als Isolierfilm ausgebildet, und deren Oberfläche wird eingeebnet. Die ILD-Schicht wird geätzt, bis die zweiten Kontaktpfropfen 128 und 128a freigelegt sind, um Kontaktlöcher zu bilden. In die Kontaktlöcher wird Polysilicium oder ein Metall, wie Wolfram, eingefüllt, um dritte Kontaktpfropfen 131 und 131a zu bilden, die mit den zweiten Kontaktpfropfen 128 und 128a elektrisch verbunden sind.
Wie es in 11f dargestellt ist, werden die ersten leitenden Schichten 132 und 132a in einer die ersten und zweiten Bitleitungen 129 und 129a schneidenden Richtung isoliert von diesen Bitleitungen hergestellt, um als erste Nebenschlussleitungen verwendet zu werden. Die ersten leitenden Schichten 132 und 132a werden über den ersten und zweiten Teilwortleitungen 123 und 123a entlang deren Richtung aus einem Metall, wie Pt und Wolfram, hergestellt. Nachdem diese ersten leitenden Schichten 132 und 132a hergestellt wurden, wird eine ILD-Schicht hergestellt und durch CMP (chemisch-mechanisches Polieren) eingeebnet.
Dann wird, wie es in 11g dargestellt ist, die ILD-Schicht geätzt, bis die dritten Kontaktpfropfen 131 und 131a freigelegt sind, um Kontaktlöcher zu bilden. In diese Kontaktlöcher wird Polysilicium oder ein Metall, wie Wolfram, gefüllt, um vierte Kontaktpfropfen 134 und 134a zu bilden, die elektrisch mit den dritten Kontaktpfropfen 131 und 131a verbunden sind.
Wie es in 11h dargestellt ist, werden zweite leitende Schichten 135 und 135a entlang der Richtung der ersten leitenden Schichten 132 und 132a hergestellt, um als zweite Nebenschlussleitungen verwendet zu werden. Diese zweite leitenden Schichten 135 und 135a werden aus demselben Material wie dem der ersten leitenden Schichten 132 und 132a hergestellt. Danach wird eine ILD-Schicht hergestellt, die eingeebnet wird.
Bei der Herstellung der ersten leitenden Schichten 132 und 132a sowie der zweiten leitenden Schichten 135 und 135a, die als Nebenschlussleitungen für die Teilwortleitungen verwendet werden, werden die Breiten der ersten leitenden Schichten 132 und 132a sowie der zweiten leitenden Schichten 135 und 135a kleiner als oder gleich groß wie die Breiten der ersten und zweiten Teilwortleitungen 123 oder 123a ausgebildet. Die leitenden Schichten können als Mehrfachschichten hergestellt werden, wobei jedoch dieses Ausführungsbeispiel nur die Ausbildung von bis zu zwei leitenden Schichten zeigt.
Dann wird, wie es in 11i dargestellt ist, auf der gesamten Fläche einschließlich der zweiten leitenden Schichten 135 und 135a eine ILD-Schicht hergestellt und durch CMP eingeebnet. Die ILD-Schicht wird strukturiert, bis die vierten Kontaktpfropfen 134 und 134a freigelegt sind, um Kontaktlöcher zu bilden, die mit Polysilicium oder Wolfram aufgefüllt werden, um fünfte Kontaktpfropfen 137 und 137a zu bilden. Dann werden eine erste Elektrode 138 des ersten ferroelektrischen Kondensators und eine erste Elektrode 138a des zweiten ferroelektrischen Kondensators entlang der Richtung der zweiten leitenden Schichten 135 und 135a hergestellt. Die ersten Elektroden 138 und 138a des ersten und zweiten ferroelektrischen Kondensators werden aus einem Metall, wie Pt, hergestellt. Wie es in der Zeichnung dargestellt ist, sind die Breiten dieser ersten Elektroden schmaler strukturiert als die Breiten der zweiten leitenden Schichten 135 und 135a.
Wie es in 11j dargestellt ist, werden erste und zweite ferroelektrische Filme 139 und 139a so hergestellt, dass sie die Seitenflächen und Oberseiten der ersten Elektroden 138 und 138a der ferroelektrischen Kondensatoren bedecken. Der erste ferroelektrische Film 139 wird als dielektrischer Film des ersten ferroelektrischen Kondensators FC1 verwendet, und der zweite ferroelektrische Film 139a wird als dielektrischer Film des zweiten ferroelektrischen Kondensators FC2 verwendet.
Wie es in 11k dargestellt ist, werden Materialschichten für die zweiten Elektroden der ferroelektrischen Kondensatoren auf den ersten und zweiten ferroelektrischen Filmen 139 und 139a hergestellt und so strukturiert, dass sie nur im Feldbereich verbleiben, um Inselformen der zweiten Elektroden 140 und 140a der ferroelektrischen Kondensatoren zu bilden. Die Bezugszahl 140 bezeichnet die zweite Elektrode des ersten ferroelektrischen Kondensators, und die Bezugszahl 140a bezeichnet die zweite Elektrode des zweiten ferroelektrischen Kondensators. Die zweiten Elektroden der ferroelektrischen Kondensatoren werden aus demselben Material wie dem der ersten Elektroden hergestellt.
Wie es in 11l dargestellt ist, wird eine erste Kontaktschicht 141 zum Verbinden der zweiten Elektrode 140 des ersten ferroelektrischen Kondensators mit dem fünften Kontaktpfropfen 137 hergestellt, und eine zweite Kontaktschicht 141a wird zum Verbinden der zweiten Elektrode 140a des zweiten ferroelektrischen Kondensators mit dem fünften Kontaktpfropfen 137a hergestellt. Die ersten und zweiten Kontaktschichten 141 und 141a werden aus Titannitrid hergestellt. Nachdem sie hergestellt sind, und nach Herstellung eines Schutzfilms zum Schützen der ferroelektrischen Kondensatoren, ist das erfindungsgemäße Verfahren zum Herstellen eines nichtflüchtigen Speichers abgeschlossen.
Wie es in 11l dargestellt ist, ist der Sourcebereich des ersten Transistors durch die zweite Kontaktpfropfenschicht, die dritte Kontaktpfropfenschicht, die vierte Kontaktpfropfenschicht und die fünfte Kontaktpfropfenschicht sowie die erste Kontaktschicht elektrisch mit der zweiten Elektrode des ersten ferroelektrischen Kondensators verbunden, und der Sourcebereich des zweiten Transistors ist durch die zweite Kontaktpfropfenschicht, die dritte Kontaktpfropfenschicht, die vierte Kontaktpfropfenschicht und die fünfte Kontaktpfropfenschicht sowie die erste Kontaktschicht elektrisch mit der zweiten Elektrode des zweiten ferroelektrischen Kondensators verbunden. Indessen sind die ersten und zweiten Teilwortleitungen sowie die ersten und zweiten leitenden Schichten elektrisch nicht mit dem Zellenbereich sondern außerhalb des Bauelements elektrisch angeschlossen, um dasselbe Ansteuerungssignal zu empfangen.
Nun wird ein Verfahren zum Herstellen dieses Speichers gemäß einem bevorzugten Ausführungsbeispiel unter Bezugnahme auf die Schnittdarstellungen der 12a bis 12l näher erläutert, die jeweils einen Schnitt entlang einer Linie I-I in den entsprechenden 11a bis 11l zeigen.
Gemäß 12a werden in einem Halbleitersubstrat 120 aktive Bereiche und Feldbereiche 121 ausgebildet, wobei die Letzteren durch Grabenisolation hergestellt werden.
Wie es in 12b dargestellt ist, werden eine erste Teilwortleitung 123 und eine zweite Teilwortleitung 123a über den aktiven Bereichen und den Feldbereichen des Substrats 120 hergestellt, wobei dazwischen ein Gateisolierfilm 122 angebracht wird. Die erste Teilwortleitung 123 wird als Gateelektrode des ersten Transistors T1 verwendet, und die zweite Teilwortleitung 123a wird als Gateelektrode des zweiten Transistors T2 verwendet. Dann werden unter Verwendung der ersten und zweiten Teilwortleitungen 123 und 123a als Masken Fremdstoffionen implantiert, um erste Source/Drain-Bereiche 124 und 125 auszubilden, die als Source/Drain des ersten Transistors T1 verwendet werden, und um zweite Source/Drain-Bereiche 124a und 125a (nicht dargestellt) auszubilden, die als Source/Drain des zweiten Transistors T2 verwendet werden.
Wie es in 12c dargestellt ist, wird auf der gesamten Fläche des Substrats einschließlich der ersten und zweiten Teilwortleitungen 123 und 123a eine erste Isolierschicht 126 hergestellt, die eine ILD-Schicht ist. Anschließend wird diese erste Isolierschicht 126 durch chemisch-mechanisches Polieren eingeebnet, und sie wird strukturiert, bis die ersten und zweiten Sourcebereiche 124 und 124a sowie die ersten und zweiten Drainbereiche 125 und 125a freigelegt sind, um Kontaktlöcher zu bilden. In diese Kontaktlöcher wird Polysilicium oder ein Metall, wie Wolfram, gefüllt, um erste Kontaktpfropfenschichten 127 und 127a zu bilden, die mit den ersten und zweiten Drainbereichen 125 und 125a verbunden sind, die als Drains der ersten und zweiten Transistoren T1 und T2 verwendet werden, und um zweite Kontaktpfropfenschichten 128 und 128a zu bilden, die mit den ersten und zweiten Sourcebereichen 124 und 124a verbunden sind, die als Sources der ersten und zweiten Transistoren T1 und T2 verwendet werden. Die ersten Kontaktpfropfenschichten 127 und 127a erstrecken sich bis in den Feldbereich, um eine elektrische Verbindung zu anschließend hergestellten Bitleitungen zu errichten.
Wie es in 12d dargestellt ist, werden eine erste Bitleitung 129 und eine zweite Bitleitung 129a (nicht dargestellt) auf dem Feldbereich auf einer Seite des aktiven Bereichs hergestellt. Die erste Bitleitung 129 und die zweite Bitleitung 129a werden elektrisch mit den ersten Kontaktpfropfenschichten 127 bzw. 127a verbunden, die sich bis in den Feldbereich erstrecken.
Wie es in 12e dargestellt ist, wird auf der gesamten Fläche einschließlich der ersten und zweiten Bitleitungen (nicht dargestellt) eine zweite Isolierschicht 130 hergestellt, die dann durch CMP eingeebnet wird. Diese zweite Isolierschicht 130 ist eine ILD-Schicht. Dann werden in dieser zweiten Isolierschicht 130 Kontaktlöcher hergestellt, um die zweiten Kontaktpfropfenschichten 128 und 128a freizulegen, die mit dem ersten Sourcebereich 124 und dem zweiten Sourcebereich 124a (nicht dargestellt) verbunden sind, und es wird Polysilicium oder ein Metall, wie Wolfram, in sie eingefüllt, um dritte Kontaktpfropfenschichten 131 und 131a (131a ist nicht dargestellt) auszubilden, die elektrisch mit den zweiten Kontaktpfropfenschichten 128 und 128a verbunden sind.
Wie es in 12f dargestellt ist, werden auf der zweiten Isolierschicht 130 über der ersten Teilwortleitung 123 und der zweiten Teilwortleitung 123a erste leitende Schichten 132 und 132a aus einem Metall, wie Pt und Wolfram, jeweils mit einer Breite hergestellt, die kleiner als oder gleich groß wie die Breite der Teilwortleitung ist.
Wie es in 12g dargestellt ist, wird auf der gesamten Fläche einschließlich der ersten leitenden Schichten 132 und 132a eine dritte Isolierschicht 133 als ILD-Schicht hergestellt, die durch CMP eingeebnet wird und dann strukturiert wird, bis die dritten Kontaktpfropfen 131 und 131a freigelegt sind, um Kontaktlöcher zu bilden. In diese Kontaktlöcher wird Polysilicium oder ein Metall, wie Wolfram, eingefüllt, um vierte Kontaktpfropfen 134 und 134a zu bilden, die mit den dritten Kontaktpfropfenschichten 131 und 131a verbunden sind.
Wie es in 12h dargestellt ist, werden auf der dritten Isolierschicht 133 über den ersten leitenden Schichten 132 und 132a zweite leitende Schichten 135 und 135a hergestellt.
Die zweiten leitenden Schichten 135 und 135a werden aus demselben Material wie dem der ersten leitenden Schichten hergestellt. Wie es in 12i dargestellt ist, wird auf der gesamten Fläche des Substrats einschließlich der zweiten leitenden Schichten 135 und 135a eine vierte Isolierschicht 136 hergestellt und durch CMP eingeebnet und strukturiert, bis die vierten Kontaktpfropfen 134 und 134a freigelegt sind, um Kontaktlöcher zu bilden. In die Kontaktlöcher wird Polysilicium oder Wolfram eingefüllt, um fünfte Kontaktpfropfen 137 und 137a zu bilden. Außerdem werden eine erste Elektrode 138 des ersten ferroelektrischen Kondensators und eine erste Elektrode 138a des zweiten ferroelektrischen Kondensators auf der vierten Isolierschicht 136 über den zweiten leitenden Schichten 135 und 135a hergestellt. Die ersten Elektroden 138 und 138a der ersten und zweiten ferroelektrischen Kondensatoren werden aus Pt hergestellt und so strukturiert, dass sie Breiten aufweisen, die kleiner als die der ersten und zweiten leitenden Schichten 135 und 135a sind.
Wie es in 12j dargestellt ist, werden erste und zweite ferroelektrische Filme 139 und 139a so hergestellt, dass sie die ersten Elektroden 138 und 138a der ersten und zweiten ferroelektrischen Kondensatoren bedecken. Das heißt, dass ein ferroelektrisches Material auf der gesamten Fläche einschließlich der ersten Elektroden 138 und 138a der ersten und zweiten ferroelektrischen Kondensatoren abgeschieden wird und geätzt wird, um das ferroelektrische Material nur an den Seitenflächen und den Oberseiten der ersten Elektroden zu belassen.
Wie es in 12k dargestellt ist, wird auf der gesamten Fläche des Substrats einschließlich der ersten und zweiten ferroelektrischen Filme 139 und 139a ein Elektrodenmaterial zur Verwendung als zweite Elektroden der ferroelektrischen Kondensatoren abgeschieden, und es wird die zweite Elektrode 140 des ersten ferroelektrischen Kondensators und die zweite Elektrode 140a (nicht dargestellt) des zweiten ferroelektrischen Kondensators hergestellt. Die zweite Elektrode des zweiten ferroelektrischen Kondensators ist nicht dargestellt, da 12k ein Schnitt entlang der Linie I-I in 11k zeigt, die nicht durch diesen Kondensator verläuft.
Wie es in 12l dargestellt ist, wird eine erste Kontaktschicht 141 so hergestellt, dass die zweite Elektrode 140 des ersten ferroelektrischen Kondensators und der fünfte Kontaktpfropfen 137 elektrisch angeschlossen sind, und eine zweite Kontaktschicht 141a (nicht dargestellt) wird so hergestellt, dass die zweite Elektrode 140a des zweiten ferroelektrischen Kondensators und der fünfte Kontaktpfropfen 137a elektrisch angeschlossen sind. In diesem Fall sind die erste und zweite leitende Schicht 132 und 135, die zwischen die ersten Teilwortleitung 123 und der ersten Elektrode 138a des zweiten ferroelektrischen Kondensators ausgebildet sind, elektrisch nicht im Zellenbereich sondern im Randbereich angeschlossen und die erste und zweite leitende Schicht 132a und 135a, die zwischen der zweiten Teilwortleitung 123a und der ersten Elektrode 138 des ersten ferroelektrischen Kondensators ausgebildet sind, sind nicht im Zellenbereich sondern ebenfalls in einem Randbereich elektrisch angeschlossen. Daher werden die erste Teilwortleitung 123 und die zweite Teilwortleitung 123a mit demselben Ansteuerungssignal versorgt, und zwar gemeinsam mit den ersten leitenden Schichten 132 und 132a sowie den zweiten leitenden Schichten 135 und 135a.
Wie erläutert, weisen der nichtflüchtige ferroelektrische Speicher und das Verfahren zu seiner Herstellung gemäß der Erfindung die folgenden Vorteile auf:

– erstens erlauben die Herstellung mehrerer Schichten für Nebenschlussleitungen zwischen der Teilwortleitung und der unteren Elektrode eines ferroelektrischen Kondensators sowie die elektrische Verbindung der Nebenschlussleitungen und der unteren Elektrode mit der Teilwortleitung, eine RC-Verzögerung auf der Teilwortleitung zu minimieren, um ein schnelles Bauteil zu realisieren.
– zweitens erlaubt es die Einebnung von Isolierschichten zwischen den Nebenschlussleitungen bei der Herstellung der Letzteren, wodurch Nebenschlussleitungen kleiner Leitungsbreite herstellbar sind, eine Zelle mit kleinen Abmessungen zu realisieren.
– drittens erlaubt es die Herstellung einer ferroelektrischen Schicht in solcher Weise, dass sie die erste Elektrode des Kondensators bedeckt, die Elektrodenfläche zu maximieren, um für die maximale Kapazität zu sorgen.

Claims

Nichtflüchtiger ferroelektrischer Speicher mit einer Einheitszelle mit: – einer ersten und einer zweiten Bitleitung (B/L1, B/L2); – einer ersten und einer zweiten Teilwortleitung (123, 123a), die in einer die erste und die zweite Bitleitung (B/L1, B/L2) schneidenden Richtung ausgebildet sind; – einem ersten ferroelektrischen Kondensator (FC1), dessen erste Elektrode mit der zweiten Teilwortleitung (123a) verbunden ist; – einem zweiten ferroelektrischen Kondensator (FC2), dessen erste Elektrode mit der ersten Teilwortleitung (123) verbunden ist; – einem ersten Transistor (T1), dessen Gate mit der ersten Teilwortleitung (123), dessen Drain mit der ersten Bitleitung (B/L1) und dessen Source mit einer zweiten Elektrode des ersten ferroelektrischen Kondensators (FC1) verbunden ist; – einem zweiten Transistor (T2), dessen Gate mit der zweiten Teilwortleitung (123a), dessen Drain mit der zweiten Bitleitung (B/L2) und dessen Source mit einer zweiten Elektrode des zweiten ferroelektrischen Kondensators (FC2) verbunden ist; – ersten Nebenschlussleitungen (132, 135) aus mehreren gegeneinander isolierten Schichten, die über der ersten Teilwortleitung (123) parallel zu dieser ausgebildet sind und die mit der ersten Teilwortleitung nicht im Zellenbereich, sondern in einem Randbereich verbunden sind; und – zweiten Nebenschlussleitungen (132a, 135a) aus mehreren gegeneinander isolierten Schichten, die über der zweiten Teilwortleitung (123a) parallel zu dieser ausgebildet sind und die mit der zweiten Teilwortleitung nicht im Zellenbereich, sondern in dem Randbereich verbunden sind.
Speicher nach Anspruch 1, dadurch gekennzeichnet, dass die ersten Nebenschlussleitungen (132, 135) zwischen der ersten Teilwortleitung (123) und der ersten Elektrode (138a) des zweiten ferroelektrischen Kondensators angeordnet sind und die zweiten Nebenschlussleitungen (132a, 135a) zwischen der zweiten Teilwortleitung (123a) und der ersten Elektrode (138) des ersten ferroelektrischen Kondensators angeordnet sind.
Speicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die erste Elektrode (138) des ersten ferroelektrischen Kondensators gemeinsam mit den zweiten Nebenschlussleitungen (132a, 135a) mit der zweiten Teilwortleitung (123a) verbunden ist und die erste Elektrode (138a) des zweiten ferroelektrischen Kondensators gemeinsam mit den ersten Nebenschlussleitungen (132, 135) mit der ersten Teilwortleitung (123) verbunden ist.
Nichtflüchtiger ferroelektrischer Speicher nach Anspruch 1, mit: – einem ersten und einem zweiten aktiven Bereich (100, 100a), die in einem Halbleitersubstrat (120) ausgebildet sind; wobei – die erste Teilwortleitung (123) den ersten aktiven Bereich (100) so schneidend ausgebildet ist, dass sie diesen gleichmäßig in Source- und Drainbereiche des ersten Transistors (T1) unterteilt; – die zweite Teilwortleitung (123a) den zweiten aktiven Bereich (100a) so schneidend ausgebildet ist, dass sie diesen gleichmäßig in Source- und Drainbereiche des zweiten Transistors (T2) unterteilt; – die erste Elektrode (138) des ersten ferroelektrischen Kondensators (FC1) über der zweiten Teilwortleitung (123a) parallel zu dieser ausgebildet ist; – die erste Elektrode (138a) des zweiten ferroelektrischen Kondensators (FC2) über der ersten Teilwortleitung (123) parallel zu dieser ausgebildet ist; – die ersten Nebenschlussleitungen (132, 135) aus mehreren gegeneinander isolierten Schichten zwischen der ersten Teilwortleitung (123) und der ersten Elektrode (138a) des zweiten ferroelektrischen Kondensators (FC2) ausgebildet sind; und – die zweiten Nebenschlussleitungen (132a, 135a) aus mehreren gegeneinander isolierten Schichten zwischen der zweiten Teilwortleitung (123a) und der ersten Elektrode (138) des ersten ferroelektrischen Kondensators (FC1) ausgebildet sind.
Speicher nach Anspruch 4, dadurch gekennzeichnet, dass eine ferroelektrische Schicht (139) und die zweite Elektrode (140) des ersten ferroelektrischen Kondensators aufeinanderfolgend auf der ersten Elektrode (138) des ersten ferroelektrischen Kondensators vorhanden sind und eine ferroelektrische Schicht (139a) und die zweite Elektrode (140a) des zweiten ferroelektrischen Kondensators aufeinanderfolgend auf der ersten Elektrode (138a) des zweiten ferroelektrischen Kondensators vorhanden sind.
Speicher nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass mehrere Kontaktpfropfen (128, 131, 134, 137; 128a, 131a, 134a, 137a) die zweite Elektrode (140) des ersten ferroelektrischen Kondensators mit der Source des ersten Transistors (T1) und die zweite Elektrode (140a) des zweiten ferroelektrischen Kondensators mit der Source des zweiten Transistors (T2) verbinden.
Speicher nach Anspruch 6, dadurch gekennzeichnet, dass die mehreren Kontaktpfropfen (128, 131, 134, 137; 128a, 131a, 134a, 137a) aus einem Material mit Polysilicium oder Wolfram bestehen.
Speicher nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass eine erste Kontaktschicht (141) zwischen den mehreren Kontaktpfropfen (128, 131, 134, 137) und der zweiten Elektrode (140) des ersten ferroelektrischen Kondensators vorhanden ist, um diese mit der Source des ersten Transistors (T1) zu verbinden, und eine zweite Kontaktschicht (141a) zwischen den mehreren Kontaktpfropfenschichten (128a, 131a, 134a, 137a) und der zweite Elektrode (140a) des zweiten ferroelektrischen Kondensators vorhanden ist, um diese mit der Source des zweiten Transistors (T2) zu verbinden.
Speicher nach Anspruch 8, dadurch gekennzeichnet, dass die erste und zweite Kontaktschicht (141, 141a) aus einem Material mit Titannitrid bestehen.
Speicher nach Anspruch 4, dadurch gekennzeichnet, dass die ersten Nebenschlussleitungen (132, 135) in der Richtung der ersten Teilwortleitung (123) auf dieser ausgebildet sind und die zweiten Nebenschlussleitungen (132a, 135a) in der Richtung der zweiten Teilwortleitung (123a) auf dieser ausgebildet sind.
Speicher nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die ersten und zweiten Nebenschlussleitungen (132, 135; 132a, 135a) aus Metall bestehen.
Speicher nach Anspruch 11, dadurch gekennzeichnet, dass das Metall Platin oder Wolfram ist.
Speicher nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die ersten Elektroden (138, 138a) des ersten und zweiten ferroelektrischen Kondensators aus einem Material mit Pt bestehen.
Verfahren zum Herstellen eines nichtflüchtigen ferroelektrischen Speichers mit folgenden Schritten: – Herstellen eines ersten und eines zweiten aktiven Bereichs (100, 100a) auf einem Halbleitersubstrat (120); – Herstellen einer ersten und einer zweiten Teilwortleitung (123, 123a) auf dem Halbleitersubstrat (120), wobei die erste Teilwortleitung (123) den ersten aktiven Bereich (100) so schneidet, dass sie diesen gleichmäßig zur Ausbildung von Source- und Drainbereichen eines ersten Transistors (T1) unterteilt, und wobei die zweite Teilwortleitung (123a) den zweiten aktiven Bereich (100a) so schneidet, dass sie diesen gleichmäßig zur Ausbildung von Source- und Drainbereichen eines zweiten Transistors (T2) unterteilt; – Herstellen einer ersten und einer zweiten Bitleitung (B/L1, B/L2) über der ersten und der zweiten Teilwortleitung (123, 123a) in einer diese schneidenden Richtung, wobei die erste Bitleitung (B/L1) mit dem Drainbereich des ersten Transistors (T1) und die zweite Bitleitung (B/L2) mit dem Drainbereich des zweiten Transistors (T1, T2) verbunden ist; – Herstellen mehrerer gegeneinander isolierter Schichten zur Ausbildung erster Nebenschlussleitungen (132, 135) über der ersten Teilwortleitung (123) und zweiter Nebenschlussleitungen (132a, 135a) über der zweiten Teilwortleitung (123, 123a); – Herstellen erster Elektroden (138, 138a) eines ersten und eines zweiten ferroelektrischen Kondensators (FC1, FC2), wobei der erste ferroelektrische Kondensator (FC1) über den zweiten Nebenschlussleitungen (132a, 135a) parallel zu diesen und der zweite ferroelektrische Kondensator (FC1) über den ersten Nebenschlussleitungen (132, 135) parallel zu diesen vorgesehen ist; – Herstellen von ferroelektrischen Schichten (139, 139a) und zweiter Elektroden des ersten und des zweiten ferroelektrischen Kondensators (FC1, FC2) in dieser Reihenfolge auf den ersten Elektroden (138, 138a) derselben, – Herstellen einer elektrischen Verbindung zwischen der zweiten Elektrode des ersten ferroelektrischen Kondensators (FC1) und dem Sourcebereich des ersten Transistors (T1), – Herstellen einer elektrischen Verbindung zwischen der zweiten Elektrode des zweiten ferroelektrischen Kondensators (FC2) und dem Sourcebereich des zweiten Transistors (T2), – Herstellen einer elektrischen Verbindung, die die ersten Nebenschlussleitungen (132, 135) und die erste Elektrode des zweiten ferroelektrischen Kondensators (FC2) mit der ersten Teilwortleitung (123) nicht im Zellenbereich, sondern in einem Randbereich verbindet, – Herstellen einer elektrischen Verbindung, die die zweiten Nebenschlussleitungen (132a, 135a) und die erste Elektrode des ersten ferroelektrischen Kondensators (FC1) mit der zweiten Teilwortleitung (123a) nicht im Zellenbereich, sondern in einem Randbereich verbindet.
Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die ersten und zweiten Nebenschlussleitungen (132, 135; 132a, 135a) aus Metall hergestellt werden.
Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass als Metall Pt oder Wolfram verwendet wird.
Verfahren nach Anspruch 14, 15 oder 16, dadurch gekennzeichnet, dass die ersten Elektroden (138, 138a) des ersten und zweiten ferroelektrischen Kondensators aus Pt hergestellt werden.
Verfahren nach einem der Ansprüche 14 bis 17, gekennzeichnet durch den Schritt des Herstellens mehrerer Kontaktpfropfen (128, 131, 134, 137; 128a, 131a, 134a, 137a) zum jeweiligen elektrischen Verbinden der zweiten Elektrode (140) des ersten ferroelektrischen Kondensators mit dem Sourcebereich des ersten Transistors (T1) und der zweiten Elektrode (41a) des zweiten ferroelektrischen Kondensators mit dem Sourcebereich des zweiten Transistors (T2).
Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass die mehreren Kontaktpfropfen (128, 131, 134, 137; 128a, 131a, 134a, 137a) aus Polysilicium oder Wolfram hergestellt werden.
Verfahren nach einem der Ansprüche 14 bis 19, gekennzeichnet durch das Herstellen von ersten Kontaktpfropfen (127; 127a) zum Verbinden der ersten Bitleitungen (B/L1) mit den Drainbereichen der ersten Transistoren (T1) und zum Verbinden der zweiten Bitleitungen (B/L2) mit den Drainbereichen der zweiten Transistoren (T2).
Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die ersten Kontaktpfropfen (127, 127a) so hergestellt werden, dass sie sich in einen Feldbereich erstrecken, der die aktiven Bereiche umgibt.
Verfahren nach einem der Ansprüche 14 bis 21, dadurch gekennzeichnet, dass das Herstellen der ersten und zweiten Nebenschlussleitungen die folgenden Schritte aufweist: – Herstellen zweiter Kontaktpfropfen (128, 128a), die mit den jeweiligen Sourcebereichen der ersten und zweiten Transistoren (T1, T2) verbunden sind; – Herstellen einer Isolierschicht (130) auf der gesamten Fläche des Substrats einschließlich der zweiten Kontaktpfropfen (128, 128a); – Einebnen der Isolierschicht und Entfernen eines Teils derselben, um Kontaktlöcher auszubilden, und Herstellen dritter Kontaktpfropfen (131, 131a), die durch die Kontaktlöcher hindurch mit den zweiten Kontaktpfropfen verbunden sind; – Herstellen erster leitender Schichten (132, 132a) auf der Isolierschicht über der ersten und zweiten Teilwortleitung; – Herstellen und Einebnen einer anderen Isolierschicht (133) auf der gesamten Fläche des Substrats einschließlich der ersten leitenden Schichten; – Strukturieren der eingeebneten anderen Isolierschicht zum Freilegen der dritten Kontaktpfropfen zum Ausbilden von Kontaktlöchern; – Herstellen vierter Kontaktpfropfen (134, 134a), die durch die Kontaktlöcher hindurch mit den dritten Kontaktpfropfen verbunden sind; – Herstellen zweiter leitender Schichten (135, 135a) auf der anderen Isolierschicht (133) über den ersten leitenden Schichten; und – mindestens einmaliges Wiederholen der Prozesse des Herstellens der Kontaktpfropfenschichten und der leitenden Schichten.
Verfahren nach Anspruch 22, dadurch gekennzeichnet, dass die ersten und zweiten leitenden Schichten (132, 132a; 135, 135a) aus Platin oder Wolfram hergestellt werden.
Verfahren nach einem der Ansprüche 14 bis 23, dadurch gekennzeichnet, dass die ersten Nebenschlussleitungen (132 und 135) und die erste Elektrode (138a) des zweiten ferroelektrischen Kondensators sowie die zweiten Nebenschlussleitungen (132a, 135a) und die erste Elektrode (138) des ersten ferroelektrischen Kondensators durch einen Isolierfilm isoliert werden.
Verfahren nach einem der Ansprüche 14 bis 24, dadurch gekennzeichnet, dass die erste und die zweite Teilwortleitung (123, 123a) aus Metall oder Polysilicium hergestellt werden.
Verfahren nach Anspruch 22, gekennzeichnet durch den Schritt des Herstellens der dritten Kontaktpfropfen (131, 131a) und der vierten Kontaktpfropfen (134, 134a) als einheitliche Kontaktpfropfen durch gleichzeitiges Ätzen einer Isolierschicht nach dem Herstellen der zweiten leitenden Schichten (135, 135a).