-
Die
Erfindung betrifft einen nichtflüchtigen ferroelektrischen
Speicher sowie ein Verfahren zu dessen Herstellung.
-
Ferroelektrische
Speicher, d.h. FRAMs (ferroelectric random access memory = ferroelektrischer Direktzugriffsspeicher)
weisen im Allgemeinen eine ähnliche
Datenverarbeitungsgeschwindigkeit wie DRAMs (dynamic random access
memory = dynamischer Direktzugriffsspeicher) auf, und sie halten
Daten selbst dann aufrecht, wenn die Spannung abgeschaltet wird.
Aus diesem Grund ziehen nichtflüchtige
ferroelektrische Speicher als Speicherbauteile der nächsten Generation
viel Aufmerksamkeit auf sich.
-
FRAMs
und DRAMs sind Speicherbauteile mit beinahe gleicher Struktur, und
sie verfügen über einen
ferroelektrischen Kondensator mit hoher Restpolarisation, der es
ermöglicht,
dass Daten selbst dann nicht gelöscht
werden, wenn ein zu deren Einspeicherung verwendetes elektrisches
Feld weggenommen wird.
-
1 zeigt
die Hystereseschleife eines üblichen
ferroelektrischen Materials.
-
Wie
es in 1 dargestellt ist, werden selbst dann, wenn die
durch ein elektrisches Feld im Ferroelektrikum induzierte Polarisation
abnimmt, Daten in gewissem Ausmaß (Zustände d und a) wegen des Vorliegens
von Restpolarisation (oder spontaner Polarisation) ohne Löschung aufrechterhalten.
Diese Zustände
d und a entsprechen Zuständen
1 bzw. 0 bei Anwendung auf eine Speicherzelle.
-
Nachfolgend
sind unter Speichern nichtflüchtige
ferroelektrische Speicher zu verstehen, solange nichts anderes speziell
angegeben ist.
-
Nun
wird ein bekannter Speicher unter Bezugnahme auf die beigefügten Zeichnungen
2 bis 5 erläutert.
Dabei veranschaulicht 2 eine Einheitszelle des bekannten
Speichers. Wie es in 2 dargestellt ist, verfügt der bekannte
Speicher über
Folgendes: Eine in einer Richtung ausgebildete Bitleitung B/L; eine
rechtwinklig zur Bitleitung ausgebildete Wortleitung W/L; eine Plattenleitung
P/L, die in einer Richtung mit der der Wortleitung beabstandet von dieser
ausgebildet ist; einen Transistor T1, dessen Gate mit der Wortleitung
verbunden ist und dessen Source mit der Bitleitung verbunden ist;
und einen ferroelektrischen Kondensator FC1, dessen erster Anschluss
mit der Source des Transistors T1 verbunden ist und dessen zweiter
Anschluss mit der Plattenleitung P/L verbunden ist.
-
Nun
wird ein Daten-Eingabe/Ausgabe-Vorgang mit diesem bekannten Speicher
unter Bezugnahme auf die 3a und 3b veranschaulicht, die
jeweils ein zeitbezogenes Diagramm für den Betrieb des bekannten
Speichers im Schreib- bzw. Lesemodus zeigen.
-
Beim
Schreibvorgang wird ein extern zugeführtes Chipfreigabesignal CSBpad
vom hohem auf den niedrigen Zustand aktiviert. Wenn ein Schreibfreigabesignal
WEBpad vom hohen in den niedrigen Zustand überführt wird, startet gleichzeitig
der Schreibmodus. Anschließend
wird, wenn ein Adressendecodiervorgang im Schreibmodus startet,
ein an eine entsprechende Wortleitung angelegter Impuls vom niedrigen
auf den hohen Zustand überführt, damit
eine Zelle ausgewählt
wird. An eine entsprechende Plattenleitung werden in einer Periode,
in der die Wortleitung im hohen Zustand gehalten wird, ein hohes
Signal in einer bestimmten Periode und ein niedriges Signal in einer
bestimmten Periode sequenziell angelegt. Um den logischen Wert 1
oder 0 in die ausgewählte
Zelle zu schreiben, wird ein mit dem Schreibfreigabesignal WEBpad
synchronisiertes hohes oder niedriges Signal an eine entsprechende
Bitleitung angelegt. Anders gesagt, wird ein hohes Signal an die
Bitleitung angelegt, und wenn das Signal niedrig ist, das an die
Plattenleitung in einer Periode angelegt wird, in der das an die
Wortleitung angelegte Signal hoch ist, wird in den ferroelektrischen
Kondensator der logische Wert 1 eingeschrieben. Wenn dagegen ein
niedriges Signal an die Bitleitung angelegt wird und das an die
Plattenleitung angelegte Signal hoch ist, wird in ihn der logische
Wert 0 eingeschrieben.
-
Nachfolgend
wird ein Lesevorgang für
einen Datenwert be schrieben, der durch den obigen Vorgang im Schreibmodus
in eine Zelle eingespeichert wurde.
-
Wenn
das extern angelegte Chipfreigabesignal CSBpad vom hohen in den
niedrigen Zustand aktiviert wird, erhalten alle Bitleitungen durch
ein Ausgleichssignal dasselbe niedrige Potenzial, bevor eine entsprechende
Wortleitung augewählt
wird. Dann wird die jeweilige Bitleitung inaktiv und es wird ein Adressendecodiervorgang
ausgeführt.
Das niedrige Signal wird auf der entsprechenden Wortleitung durch
die decodierte Adresse in ein hohes Signal überführt, damit die entsprechende
Zelle ausgewählt wird.
An die Plattenleitung der ausgewählten
Zelle wird ein hohes Signal angelegt, um den dem logischen Wert
1, der in den ferroelektrischen Speicher eingespeichert wurde, entsprechenden
Datenwert zu zerstören.
Wenn dagegen der logische Wert 0 in den ferroelektrischen Speicher
eingespeichert ist, wird der entsprechende Datenwert nicht zerstört.
-
Der
zerstörte
und der nicht zerstörte
Datenwert werden durch das o.g. Prinzip der Hystereseschleife als
verschiedene Werte ausgegeben, so dass ein Leseverstärker den
logischen Wert 1 oder 0 wahrnimmt. Anders gesagt, wird, wenn der
Datenwert zerstört
wird, der Zustand d in den Zustand f überführt, wie es in der Hystereseschleife
der 1 dargestellt ist. Wenn der Datenwert nicht zerstört wird,
wird der Zustand a in den Zustand f überführt. So wird, wenn der Leseverstärker aktiviert
wird, nachdem eine bestimmte Zeit verstrichen ist, der logische
Wert 1 dann ausgegeben, wenn der Datenwert zerstört wurde, während der logische Wert 0 ausgegeben
wird, wenn der Datenwert nicht zerstört wurde.
-
Wie
oben angegeben, werden, nachdem der Leseverstärker einen Datenwert ausgegeben
hat, die Plattenleitung vom hohen in den niedrigen Zustand deaktiviert,
während
ein hohes Signal an die entsprechende Wortleitung angelegt wird,
um den ursprünglichen
Datenwert wieder herzustellen.
-
Nun
werden die Konstruktion dieses bekannten Speichers sowie ein Verfahren
zum Herstellen desselben erläutert. 4a zeigt
dazu das Layout des bekannten Speichers.
-
Wie
es in 4a dargestellt ist, ist der
bekannte Speicher mit Folgendem versehen: Einem ersten aktiven Bereich 41 und
einem zweiten aktiven Bereich 41a, die beabstandet voneinander
asymmetrisch ausgebildet sind; einer zweiten Wortleitung W/L1, die über den
ersten aktiven Bereich 41 hinweg ausgebildet ist; einer
zweiten Wortleitung W/L2, die über
den zweiten aktiven Bereich 41a hinweg ausgebildet ist
und von der ersten Wortleitung W/L1 beabstandet ist; einer ersten
Bitleitung B/L1, die über
die erste und zweite Wortleitung auf einer Seite des ersten aktiven
Bereichs 41 hinweg ausgebildet ist; einer zweiten Bitleitung
B/L2, die über
die erste und zweite Wortleitung auf einer Seite des zweiten aktiven
Bereichs 41a hinweg ausgebildet ist; einem ersten ferroelektrischen
Kondensator FC1, der elektrisch mit dem ersten aktiven Bereich verbunden
ist und auf der ersten und zweiten Wortleitung W/L1 und W/L2 ausgebildet
ist; einem zweiten ferroelektrischen Kondensator FC2, der elektrisch
mit dem zweiten aktiven Bereich 41a verbunden ist und auf
der ersten und zweiten Wortleitung W/L1 und W/L2 ausgebildet ist,
einer ersten Plattenleitung P/L1, die elektrisch mit dem ersten
ferroelektrischen Kondensator FC1 verbunden ist und auf der ersten
Wortleitung W/L1 ausgebildet ist; und einer zweiten Plattenleitung
P/L2, die elektrisch mit dem zweiten ferroelektrischen Kondensator
FC2 verbunden ist und auf der zweiten Wortleitung W/L2 ausgebildet
ist.
-
Beim
Layout einer Einheitszelle gemäß 4a sind
der erste und der zweite Kondensator FC1 und FC2 entlang einer Bitlei tung
ausgebildet, die erste Plattenleitung P/L1 ist auf der ersten Wortleitung
W/L1 ausgebildet und die zweite Plattenleitung P/L2 ist auf der
zweiten Wortleitung W/L2 ausgebildet.
-
Nun
wird dieser bekannte Speicher im Einzelnen auf 4b beschrieben,
die einen Schnitt entlang der Linie I-I' in 4a zeigt.
-
Wie
es in 4b dargestellt ist, ist der
bekannte Speicher mit Folgendem versehen: Einem Substrat 51,
in dem ein aktiver Bereich und ein Feldbereich festgelegt sind;
einer ersten Wortleitung 54 und einer zweiten Wortleitung 54a,
die auf einer ersten Isolierschicht 53 auf dem aktiven
Bereich und dem Feldbereich ausgebildet sind; einem ersten Source- und einem ersten
Drain-Fremdstoffbereich 55 und 56, die zu beiden
Seiten der ersten Wortleitung 54 ausgebildet sind; einem
zweiten Source- und einem zweiten Drain-Fremdstoffbereich (nicht
dargestellt), die zu beiden Seiten der zweiten Wortleitung 54a ausgebildet
sind; einer zweiten Isolierschicht 57, die auf der gesamten
Fläche
einschließlich
der ersten und zweiten Wortleitung 54 und 54a ausgebildet
ist und ein Kontaktloch zum Freilegen des ersten Drainfremdstoffbereichs 56 aufweist;
einer ersten Kontaktpfropfenschicht 58a, die in das Kontaktloch
eingebettet ist; einer ersten Metallschicht 59 zum Verbinden der
ersten Kontaktpfropfenschicht 58a mit einer ersten Bitleitung
(nicht dargestellt), einer dritten Isolierschicht 60, die
auf der gesamten Fläche
einschließlich
der ersten Metallschicht 59 ausgebildet ist und ein Kontaktloch
zum Freilegen des ersten Sourcefremdstoffbereichs 55 aufweist;
einer zweiten Kontaktpfropfenschicht 62, die in das Kontaktloch
eingebettet ist; einer Barrieremetallschicht 63, die elektrisch
mit der zweiten Kontaktpfropfenschicht 62 verbunden ist
und auf der ersten Wortleitung 54 und der zweiten Wortleitung 54a ausge bildet
ist; einer unteren Elektrode 64 des ersten ferroelektrischen
Kondensators FC1, die auf der Barrieremetallschicht 63 ausgebildet
ist; einem ferroelektrischen Film 65 und einer oberen Elektrode 66 des
zweiten ferroelektrischen Kondensators, die aufeinanderfolgend auf
der unteren Elektrode 64 des ersten ferroelektrischen Kondensators
abgeschieden sind; einer vierten Isolierschicht 67, die
auf der gesamten Fläche
einschließlich
der oberen Elektrode 66 des zweiten ferroelektrischen Kondensators
ausgebildet ist; einer ersten Plattenleitung 68, die über die
vierte Isolierschicht 67 elektrisch mit der oberen Elektrode 66 des ersten
ferroelektrischen Kondensators FC1 verbunden ist und an einer der
Oberseite der ersten Wortleitung 54 entsprechenden Position
ausgebildet ist; und einer zweiten Plattenleitung 68a,
die an einer der Oberseite der zweiten Wortleitung 54a entsprechenden
Position beabstandet von der ersten Plattenleitung 68 ausgebildet
ist.
-
Nun
wird ein Verfahren zum Herstellen des bekannten Speichers unter
Bezugnahme auf die 5a bis 5f beschrieben,
die Schnittansichten entlang der Linie I-I' in 4a sind.
-
Wie
es in 5a dargestellt ist, wird das Halbleitersubstrat 51 teilweise
geätzt,
um einen Graben auszubilden, und dann wird in diesen Graben eine
Isolierschicht eingebettet, um eine Bauteil-Isolierschicht 52 auszubilden.
Auf einem aktiven Bereich einschließlich der Bauteil-Isolierschicht 52 wird
auf dem Substrat 51 eine erste Isolierschicht 53 hergestellt.
Auf dieser wird eine Wortleitungsmaterialschicht hergestellt, die
dann strukturiert wird, um eine erste und zweite Wortleitung 54 und 54a beabstandet voneinander
auszubilden.
-
Wie
es in 5b dargestellt ist, werden durch
Fremdstoff ionen-Implantation unter Verwendung der Wortleitungen 54 und 54a als
Masken Source- und Drain-Fremdstoffbereiche 55 und 56 mit
einem Leitungstyp entgegengesetzt zu dem des Substrats 51 hergestellt.
Diese Bereiche sind der Source- bzw. Drain-Fremdstoffbereich eines
ersten Transistors T1, der die erste Wortleitung 54 als
Gateelektrode verwendet. Anschließend wird auf der gesamten Oberfläche des
Substrats 51 einschließlich
der ersten und zweiten Wortleitung 54 und 54a eine
zweite Isolierschicht 55 hergestellt, auf der dann ein
Fotoresist (nicht dargestellt) abgeschieden und strukturiert wird.
Die zweite Isolierschicht 55 wird durch einen Ätzprozess
unter Verwendung des strukturierten Fotoresists als Maske selektiv
entfernt, um den Drain-Fremdstoffbereich 56 freizulegen,
damit ein Kontaktloch 58 ausgebildet wird.
-
Wie
es in 5c dargestellt ist, wird in
das Kontaktloch ein leitendes Material eingebettet, um eine erste
Kontaktpfropfenschicht 58a auszubilden, und es wird eine
erste Metallschicht 59 zum Verbinden der ersten Kontaktpfropfenschicht 58a mit
der ersten Bitleitung B/L1 hergestellt. Dabei wird die zweite Bitleitung
B/L2 elektrisch mit dem Drain-Fremdstoffbereich eines zweiten Transistors T2
(nicht dargestellt) verbunden.
-
Anschließend wird,
wie es in 5d dargestellt ist, auf der
gesamten Oberfläche
einschließlich der
ersten Metallschicht 59 eine dritte Isolierschicht 60 hergestellt,
auf der dann ein Fotoresist (nicht dargestellt) abgeschieden und
strukturiert wird. Die dritte Isolierschicht 60 wird durch
einen Ätzprozess
unter Verwendung des strukturierten Fotoresists als Maske selektiv
entfernt, um den Source-Fremdstoffbereich 55 freizulegen,
damit ein Kontaktloch 61 ausgebildet wird.
-
Wie
es in 5e dargestellt ist, wird leitendes
Material in das Kontaktloch 61 eingebettet, um eine zweite
Kontaktpfrop fenschicht 62 herzustellen, die elektrisch
mit dem Source-Fremdstoffbereich 55 verbunden
ist. Anschließend
wird eine Barrieremetallschicht 63 so hergestellt, dass
sie elektrisch mit der zweiten Kontaktpfropfenschicht 62 verbunden
ist. Auf der Barrieremetallschicht 63 werden eine untere Elektrode 64 eines
ersten ferroelektrischen Kondensators FC1, ein ferroelektrischer
Film 65 sowie eine obere Elektrode 66 des ersten
ferroelektrischen Kondensators sequenziell hergestellt.
-
Wie
es in 5f dargestellt ist, wird auf
der oberen Elektrode 66 des ersten ferroelektrischen Kondensators
eine vierte Isolierschicht 67 hergestellt, die dann durch
einen Fotolithografieprozess selektiv geätzt wird, um die obere Elektrode 66 des ersten
ferroelektrischen Kondensators teilweise freizulegen, damit ein
Kontaktloch ausgebildet wird. Abschließend wird die erste Plattenleitung 68 hergestellt,
die über
das Kontaktloch elektrisch mit der oberen Elektrode 66 des
ersten ferroelektrischen Kondensators verbunden ist. Damit ist das
Verfahren zum Herstellen des bekannten Speichers abgeschlossen.
Die nicht erläuterte
Bezugszahl 68a kennzeichnet eine zweite Plattenleitung.
-
Ein
derartiger Speicher ist beispielsweise in der
DE 100 53 962 A1 beschrieben,
die erst nach dem Anmeldetag des vorliegenden Patents veröffentlicht
wurde.
-
Jedoch
bestehen beim bekannten Speicher und beim Verfahren zu seiner Herstellung
mehrere Probleme. Da in jeder Einheitszelle eine Wortleitung und
eine Plattenleitung hergestellt werden, steht zum Herstellen der
Plattenleitung nur begrenzter Raum zur Verfügung, in dem die Wortleitung
einer benachbarten Zelle und die Plattenleitung voneinander getrennt
sind. Dies verkompliziert die Herstellschritte. Ferner ist die Anzahl
der Masken zum Herstellen des Kontaktlochs zwischen der oberen Elektrode
des ferroelektrischen Kondensators und der Plattenleitung erhöht, was
die Herstellkosten erhöht.
-
Wie
es in
6 dargestellt ist, verfügt die Einheitszelle eines
beispielsweise aus der
DE
199 22 437 A1 bekannten anderen Speichers über Folgendes:
Eine erste und eine zweite Teilwortleitung SWL1 und SWL2, die mit
einem bestimmten Intervall in Zeilenrichtung ausgebildet sind; eine
erste und eine zweite Bitleitung B/L1 und B/L2, die über die
erste und zweite Teilwortleitung SWL1 und SWL2 hinweg ausgebildet
sind; einen ersten Transistor T1, dessen Gate mit der ersten Teliwortleitung
SWL1 verbunden ist und dessen Drain mit der ersten Bitleitung B/L1 verbunden
ist; einen ersten ferroelektrischen Kondensator FC1, der zwischen
die Source des ersten Transistors T1 und die zweite Teilwortleitung
SWL2 geschaltet ist; einen zweiten Transistor T2, dessen Gate mit
der zweiten Teilwortleitung SWL2 verbunden ist und dessen Drain
mit der zweiten Bitleitung B/L2 verbunden ist; und einen zweiten
ferroelektrischen Kondensator FC2, der zwischen die Source des zweiten
Transistors T2 und die erste Teilwortleitung SWL1 geschaltet ist.
-
Gemäß dem vereinfachten
Schaltbild der 7 ist eine Anzahl von Teilwortleitungspaaren
mit jeweils einer ersten und einer zweiten Teilwortleitung SWL1
und SWL2 in Zeilenrichtung ausgebildet. Eine Anzahl von Bitleitungen
B/L1 und B/L2 ist über
die Teilwortleitungspaare hinweg ausgebildet, wobei zwei benachbarte
Bitleitungen als Paar ausgebildet sind. Zwischen benachbarten Bitleitungen
sind Leseverstärker
SA ausgebildet, die über
die Bitleitungen übertragene
Daten erfassen und die erfassten Daten an eine Datenleitung DL oder
eine inverse Datenleitung/DL übertragen.
Dabei sind ferner ein Leseverstärker-Freigabeabschnitt
und ein Auswählschaltabschnitt
CS vorhanden. Der Leseverstärker-Freigabeabschnitt
gibt ein Leseverstärker-Freigabesignal SEN
zum Freigeben der Leseverstärker
SA aus, und der Auswählschaltabschnitt
CS schaltet wahlweise Bitleitungen und Datenleitungen.
-
Nun
wird der Betrieb dieses Speichers unter Bezugnahme auf das zeitbezogene
Diagramm der 8 beschrieben.
-
Eine
Periode T0 in 8 ist eine Periode vor dem Aktivieren
der ersten und der zweiten Teilwortleitung SWL1 und SWL2 auf hoch
(H). In dieser Periode T0 werden alle Bitleitungen auf einen bestimmten
Pegel vorab geladen.
-
T1
bezeichnet eine Periode, in der die erste und die zweite Teilwortleitung
SWL1 und SWL2 alle auf H gebracht werden. In dieser Periode T1 wird
der Datenwert eines ferroelektrischen Kondensators in einer Hauptzelle
an die Hauptbitleitung übertragen, damit
der Bitleitungspegel variiert. Dabei wird im Fall eines ferroelektrischen
Kondensators mit dem logischen Wert hoch die Polarität des Ferroelektrikums zerstört, da elektrische
Felder mit entgegengesetzten Polaritäten an die Bitleitung und die
Teilwortleitung angelegt werden, so dass viel Strom fliesst, wodurch in
der Bitleitung eine hohe Spannung induziert wird. Wenn dagegen der
ferroelektrische Kondensator den logischen Wert niedrig hat, wird
die Polarität
des Ferroelektrikums nicht zerstört,
da elektrische Felder mit derselben Polarität an die Bitleitung und die
Teilwortleitung angelegt werden, so dass wenig Strom fliesst, wodurch
eine kleine Spannung in der Bitleitung induziert wird.
-
Wenn
der Zellendatenwert ausreichend auf die Bitleitung geladen ist,
wird das Leseverstärker-Freigabesignal
SEN auf hoch überführt, um
den Leseverstärker
zu aktivieren. Im Ergebnis wird der Bitleitungspegel verstärkt.
-
Der
logische Datenwert H in einer zerstörten Zelle kann nicht wieder
hergestellt werden, während sich
die erste und zweite Teilwortleitung SWL1 und SWL2 auf hohem Potenzial
befinden, jedoch kann er in Perioden T2 und T3 wieder hergestellt
werden. In der Periode T2 wird die erste Teilwortleitung SWL1 auf
niedrig überführt, die
zweite Teilwortleitung SWL2 wird auf dem hohen Pegel gehalten und
der zweite Transistor T2 wird eingeschaltet. Dabei wird, wenn die
entsprechende Datenleitung hoch liegt, ein hoher Datenwert an eine
Elektrode des zweiten ferroelektrischen Kondensators FC2 übertragen,
so dass der logische Wert 1 wieder hergestellt wird. In der Periode T3
wird die erste Teilwortleitung SWL1 auf hoch überführt, die zweite Teilwortleitung
SWL2 wird auf niedrig überführt und
der erste Transistor T1 wird eingeschaltet. Dabei wird, wenn die
entsprechende Bitleitung hoch liegt, ein hoher Datenwert an eine
Elektrode des ersten ferroelektrischen Kondensators FC2 übertragen,
so dass der logische Wert 1 wieder hergestellt wird.
-
Der
nichtflüchtige
ferroelektrische Speicher vom Typ 2T/2C weist ferroelektrische Kondensatoren auf,
deren erste Elektroden auf leitfähigen
Barriereschichten über
Teilwortleitungen angeordnet sind, sodass die ersten Elektroden über die
leitfähigen Barriereschichten
mit den jeweiligen Teilwortleitungen verbunden sind. Die unteren
Elektroden der ferroelektrischen Kondensatoren sind also über ihre
volle Länge
mit den Teilwortleitungen verbunden.
-
Aus
der
DE 198 46 264
A1 ist ein nichtflüchtiger
ferroelektrischer Speicher vom Typ 2T/2C bekannt, wobei die Gates
der Transistoren von einer gemeinsamen Wortleitung angesteuert werden,
während
die Kondensatoren mit einer ihrer Elektroden mit einer gemeinsamer
Plattenleitung verbunden sind.
-
Die
Kondensatoren sind auf einer ersten Isolationsschicht unter den
Bitleitungen angeordnet und in eine weitere Isolationsschicht eingebettet.
Die untere Elektrode ist durch ein Kontaktloch in der ersten Isolationsschicht
mit einem Source- oder Drain-Bereich verbunden, während die
obere Elektrode der Kondensatoren durch ein Kontaktloch in der weiteren Isolationsschicht
hindurch mit einer Zellenplattenleitung in elektrischer Verbindung
steht.
-
Ferner
zeigt die
DE 198 46 264 einen
nichtflüchtigen
ferroelekrischen Speicher vom Typ 2T/2C, bei dem die Gates des ersten
und zweiten Transistors mit einer ersten beziehungsweise zweiten
Teilwortleitung verbunden sind. Die zweite Teilwortleitung bildet
dabei die untere Plattenelektrode für den ersten Kondensator, während die
erste Teilwortleitung die untere Plattenelektrode des zweiten ferroelektrischen
Kondensators darstellt. Die obere (Knoten-) Elektrode ist jeweils über der
Plattenelekrode einstückig
mit einem Kontaktpfropfen ausgebildet, der sich durch ein entsprechendes
Kontaktloch in einer Isolationsschicht hindurch erstreckt, um die
obere inselförmige
(Knoten-) Elektrode mit dem entsprechenden Source-Drain-Bereich
des entsprechenden Transistors zu verbinden. Auch hier ist der Kondensator
unter der Bitleitungsstruktur vorgesehen.
-
Der
Erfindung liegt die Aufgabe zugrunde, einen nichtflüchtigen
ferroelektrischen Speicher zu schaffen, für dessen Herstellung eine verringerte
Anzahl von Masken bei größerer Prozesstoleranz
erforderlich ist, sodass die einzelnen Herstellschritte einfacher
ausführbar
sind. Außerdem
soll eine entsprechendes Herstellverfahren angegeben werden.
-
Diese
Aufgaben sind durch den Speicher gemäß Patentanspruch 1 sowie das
Verfahren gemäß Patentanspruch
6 gelöst.
-
In
der Zeichnung sind Ausführungsbeispiele der
Erfindung veranschaulicht.
-
1 zeigt
die Hystereseschleife eines üblichen
Ferroelektrikums;
-
2 zeigt
ein Schaltbild eines bekannten Speichers;
-
3a zeigt
ein zeitbezogenes Diagramm zum Veranschaulichen des Betriebs im
Schreibmodus des bekannten Speichers;
-
3b zeigt
ein zeitbezogenes Diagramm zum Veranschaulichen des Betriebs im
Lesemodus des bekannten Speichers;
-
4a zeigt
das Layout des bekannten Speichers;
-
4b zeigt
eine Schnittansicht entlang der Linie I-I' in 4a;
-
5f zeigen Schnittansichten zum Veranschaulichen
eines bekannten Verfahrens zum Herstellen eines Speichers;
-
6 zeigt
ein Schaltbild einer Einheitszelle eines bekannten Speichers;
-
7 zeigt
ein vereinfachtes Schaltbild eines bekannten Speichers;
-
8 zeigt
ein zeitbezogenes Diagramm zum Veranschaulichen des Betriebs Speichers
nach 6 und 7;
-
9 zeigt
eine Schnittansicht zum Veranschaulichen eines Speichers gemäß dem ersten Ausführungsbeispiel
der Erfindung;
-
10a bis 10i zeigen
Layouts zum Veranschaulichen eines Speichers gemäß dem ersten Ausführungsbeispiel
der Erfindung;
-
11a bis 11i zeigen
Schnittansichten entlang der Linie I-I in den 10a bis 10i;
-
12 zeigt
eine Schnittansicht zum Veranschaulichen eines Speichers gemäß dem zweiten Ausführungsbeispiel
der Erfindung;
-
13a bis 13i zeigen
Layouts zum Veranschaulichen eines Speichers gemäß dem zweiten Ausführungsbeispiel
der Erfindung; und
-
14a bis 14i zeigen
Schnittansichten entlang der Linie I-I' in den 13a bis 13i zum Veranschaulichen eines erfindungsgemäßen Verfahrens
zum Herstellen eines Speichers.
-
Gemäß der Konstruktions-Schnittansicht
der 9 verfügt
ein erfindungsgemäßer Speicher
mit einem Schaltungsaufbau wie in den 6 und 7 gezeigt über ein
Halbleitersubstrat 100, in dem ein aktiver Bereich und
ein Feldbereich festgelegt sind. Auf dem Halbleitersubstrat ist
im aktiven Bereich eine erste Teilwortleitung 102 ausgebildet,
während
auf ihm im Feldbereich eine zweite Teilwortleitung 102a ausgebildet
ist. Im Substrat sind zu beiden Seiten der ersten Teilwortleitung 102 ein
erster Sourcebereich 103 und ein erst er Drainbereich 104 ausgebildet.
Im Substrat sind zu beiden Seiten der Teilwortleitung 102a ein
zweiter Sourcebereich 103a und ein zweiter Drainbereich 104a (nicht
dargestellt) ausgebildet. Mit dem ersten Drainbereich ist ein erster
Kontaktpfropfen 106 über
eine erste Isolierschicht 105 verbunden (ein zweiter Drainbereich 104a und
ein mit ihm verbundener erster Kontaktpfropfen 106 sind
nicht dargestellt). Mit dem ersten Sourcebereich 103 ist
ein zweiter Kontaktpfropfen 107 über die erste Isolierschicht 105 verbunden
(ein zweiter Sourcebereich 103a und ein mit diesem verbundener
zweiter Kontaktpfropfen 107 sind nicht dargestellt). Auf
der ersten Isolierschicht 105 auf der ersten Teilwortleitung 102 ist
eine erste Elektrode 108a eines zweiten ferroelektrischen
Kondensators ausgebildet, während eine
erste Elektrode 108 eines ersten ferroelektrischen Kondensators
auf der ersten Isolierschicht 105 auf der zweiten Teilwortleitung 102a ausgebildet
ist. Auf der ersten Elektrode 108 des ersten ferroelektrischen
Kondensators ist eine erste ferroelektrische Schicht 109 ausgebildet,
während
auf der ersten Elektrode 108a des zweiten ferroelektrischen
Kondensators eine zweite ferroelektrische Schicht 109a ausgebildet
ist. Auf der ersten und zweiten ferroelektrischen Schicht 109 und 109a sind
eine zweite Elektrode 110 des ersten ferroelektrischen
Kondensators bzw. eine zweite Elektrode 110a (nicht dargestellt) des
zweiten elektrischen Kondensators asymmetrisch parallel zueinander
entlang der ersten und zweiten Teilwortleitung ausgebildet. Eine
erste leitende Schicht 111 ist elektrisch mit der zweiten
Elektrode 110 des ersten ferroelektrischen Kondensators
und dem mit dem ersten Sourcebereich 103 verbundenen zweiten
Kontaktpfropfen 107 verbunden. Eine zweite leitende Schicht 111a (nicht
dargestellt) ist elektrisch mit der zweiten Elektrode des zweiten
ferroelektrischen Kondensators und dem mit dem Sourcebereich verbundenen
zweiten Kontaktpfropfen verbunden. Auf der gesamten Fläche einschließlich der
ersten und zweiten leiten den Schicht ist eine zweite Isolierschicht 112 ausgebildet.
Ein dritter Kontaktpfropfen 113 ist über die zweite Isolierschicht 112 mit
dem ersten Kontaktpfropfen 106 verbunden. Eine erste Bitleitung 114 ist über die
erste und zweite Teilwortleitung 102 und 102a hinweg
ausgebildet und mit dem dritten Kontaktpfropfen 113 verbunden.
Eine zweite Bitleitung 114a (nicht dargestellt) ist über die
erste und zweite Teilwortleitung 102 und 102a hinweg
ausgebildet und mit dem dritten Kontaktpfropfen 113 verbunden.
Ferner ist zwischen den ersten Kontaktpfropfen und den zweiten Elektroden
der ferroelektrischen Kondensatoren eine Barriereschicht ausgebildet.
-
Die
zweite Elektrode 110 des ersten ferroelektrischen Kondensators
ist mit dem Sourcebereich (erster Sourcebereich) eines ersten Transistors
T1 verbunden, während
die zweite Elektrode 110a des zweiten ferroelektrischen
Kondensators mit dem Sourcebereich (zweiter Sourcebereich) eines
zweiten Transistors verbunden.
-
Anhand
der 10a bis 10i wird
nun ein Layoutprozess für
den beschriebenen Speicher im Einzelnen erläutert.
-
Wie
es in 10a dargestellt ist, werden
ein erster aktiver Bereich 100a und ein zweiter aktiver Bereich 100b mit
einem bestimmten Intervall und asymmetrisch, parallel zueinander
auf einem Halbleitersubstrat von erstem Leitungstyp ausgebildet.
In anderen Bereichen als den aktiven Bereichen 100a und 100b wird
durch einen Grabenisolierprozess ein Feldbereich (Bauteile-Isolierschicht) 100c ausgebildet.
-
Wie
es in 10b dargestellt ist, werden über die
aktiven Bereiche hinweg erste und zweite Teilwortleitungen (SWL1) 102 und
(SWL2) 102a hergestellt, um jeden der aktiven Bereiche 100a und 100b zweizuteilen.
Dabei wird die erste Teil wortleitung 102 die Gateelektrode
des ersten Transistors T1, während
die zweite Teilwortleitung 102a die Gateelektrode des zweiten
Transistors T2 wird. Anschließend
werden in das Substrat zu beiden Seiten der ersten Teilwortleitung 102 Fremdstoffionen
für einen
Leitungstyp entgegengesetzt zu dem des Substrats implantiert, um
einen ersten Source- und einen ersten Drainbereich herzustellen
(nicht dargestellt). Dabei werden ein zweiter Source- und ein zweiter Drainbereich
zu beiden Seiten der zweiten Teilwortleitung 102a im Substrat
ausgebildet.
-
Wie
es in 10c dargestellt ist, werden
die ersten Kontaktpfropfen 106 so hergestellt, dass sie mit
dem ersten bzw. zweiten Drain-Fremdstoffbereich verbunden sind.
Auch werden die zweiten Kontaktpfropfen 107 so hergestellt,
dass sie mit dem ersten bzw. zweiten Source-Fremdstoffbereich verbunden sind.
-
Wie
es in 10b dargestellt ist, wird die erste
Elektrode 102a des zweiten ferroelektrischen Kondensators
auf der ersten Teilwortleitung 102 hergestellt, während die
erste Elektrode 108 des ersten ferroelektrischen Kondensators
auf der zweiten Teilwortleitung 102a hergestellt wird.
Dabei weisen die ersten Elektroden 108 und 108a des
ersten und zweiten ferroelektrischen Kondensators Breiten auf, die kleiner
als oder gleich groß wie
die der ersten und zweiten Teilwortleitung sind.
-
Die
erste Elektrode 108 des ersten ferroelektrischen Kondensators
ist elektrisch mit der zweiten Teilwortleitung verbunden, während die
erste Elektrode 108a des zweiten ferroelektrischen Kondensators elektrisch
mit der ersten Teilwortleitung verbunden ist.
-
Wie
es in 10e dargestellt ist, wird die erste
ferroelek trische Schicht 109 auf der ersten Elektrode 108 des
ersten ferroelektrischen Kondensators hergestellt, während die
zweite ferroelektrische Schicht 109a auf der ersten Elektrode 108a des zweiten
ferroelektrischen Kondensators hergestellt wird. D.h., dass die
ferroelektrischen Schichten auf der gesamten Fläche einschließlich der
ersten Elektroden 108 und 108a des ersten und
zweiten ferroelektrischen Kondensators hergestellt und dann so strukturiert
werden, dass sie auf der ersten Elektrode des ersten ferroelektrischen
Kondensators und der ersten Elektrode des zweiten ferroelektrischen
Kondensators verbleiben.
-
Wie
es in 10f dargestellt ist, wird auf
der gesamten Fläche
einschließlich
der ersten und zweiten ferroelektrischen Schicht 109 und 109a ein
zweites Elektrodenmaterial der ferroelektrischen Kondensatoren abgeschieden,
das dann so strukturiert wird, dass die zweite Elektrode 110 des
ersten ferroelektrischen Kondensators auf der ersten ferroelektrischen Schicht 109 auf
einer Seite des zweiten aktiven Bereichs 100b ausgebildet
wird und die zweite Elektrode 110a des zweiten ferroelektrischen
Kondensators auf der zweiten ferroelektrischen Schicht 109a auf
einer Seite des ersten aktiven Bereichs 100a ausgebildet
wird.
-
Dabei
werden die erste und zweite Elektrode 110 und 110a des
ersten und zweiten ferroelektrischen Kondensators so strukturiert,
dass sie auf dem Feldbereich verbleiben. D.h., dass die zweiten
Elektroden der ferroelektrischen Kondensatoren auf dem Feldbereich
zu beiden Seiten des aktiven Bereichs dadurch ausgebildet werden,
dass das Material der zweiten Elektrode der ferroelektrischen Kondensatoren,
wie auf dem aktiven Bereich ausgebildet, geätzt wird.
-
Danach
werden, wie es in 10g dargestellt ist, die erste
leitende Schicht 111 und die zweite leitende Schicht 111a hergestellt.
Die erste leitende Schicht 111 verbindet den mit dem ersten
Sourcebereich 103 verbundenen zweiten Kontaktpfropfen 107 elektrisch
mit der zweiten Elektrode 111 des ersten ferroelektrischen
Kondensators. Die zweite leitende Schicht 111a verbindet
den mit dem zweiten Sourcebereich 103a verbundenen zweiten
Kontaktpfropfen 107 elektrisch mit der zweiten Elektrode 110a des zweiten
ferroelektrischen Kondensators.
-
Die
zweite Elektrode des ferroelektrischen Kondensators wird durch den
aktiven Bereich unterteilt, so dass für eine Prozesstoleranz gesorgt
werden kann, wenn die erste leitende Schicht 111 und die
zweite leitende Schicht 111a hergestellt werden. Anders
gesagt, werden die zweiten Elektroden zu beiden Seiten der aktiven
Bereiche ausgebildet, da der zweite aktive Bereich asymmetrisch
vom ersten aktiven Bereich beabstandet ist. Demgemäß müssen die
erste und die zweite leitende Schicht nicht benachbart zueinander
liegen, wodurch eine Prozesstoleranz erzielt wird.
-
Ferner
wird, wenn die erste und die zweite leitende Schicht hergestellt
werden, die zweite Elektrode des ferroelektrischen Kondensators
unmittelbar mit dem zweiten Kontaktpfropfen, also nicht durch ein Kontaktloch
hindurch, verbunden. So kann der Prozess vereinfacht werden.
-
Anschließend wird,
wie es in 10h dargestellt ist, die zweite
Isolierschicht (nicht dargestellt) auf der gesamten Fläche einschließlich der
ersten und zweiten leitenden Schicht 111 und 111a hergestellt
und dann durch chemisch-mechanisches Polieren (CMP) eingeebnet.
Dann wird der dritte Kontaktpfropfen 113 so hergestellt,
dass er mit den ersten Kontaktpfropfen 106 verbunden ist,
die mit dem ersten und zweiten Drainbereich 104 und 104a verbunden
sind.
-
Wie
es in 10i dargestellt ist, werden
die erste Bitleitung 114 und die zweite Bitleitung 114a über die
erste und zweite Teilwortleitung 102 und 102a hinweg
hergestellt. Die erste Bitleitung 114 wird elektrisch mit
dem mit dem ersten Drainbereich 104 verbundenen dritten
Kontaktpfropfen 113 verbunden. Die zweite Bitleitung 114a wird
elektrisch mit dem mit dem zweiten Drainbereich 104a verbundenen
dritten Kontaktpfropfen 113 verbunden.
-
So
wird der Layoutprozess für
den Speicher des ersten Ausführungsbeispiels
der Erfindung abgeschlossen.
-
Nun
wird ein Verfahren zum Herstellen dieses Speichers unter Bezugnahme
auf die 11a bis 11i beschrieben.
-
Wie
es in 11a dargestellt ist, werden
im Halbleitersubstrat 100 die aktiven Bereiche 100a und 100b sowie
der Feldbereich 100c ausgebildet. Der Feldbereich wird
dabei durch einen Grabenisolierprozess hergestellt.
-
Wie
es in 11b dargestellt ist, werden
die erste Teilwortleitung 102 und die zweite Teilwortleitung 102a auf
der Gateisolierschicht 101 hergestellt, die auf den aktiven
Bereichen und dem Feldbereich hergestellt wurde. Die erste Teilwortleitung 102 wird als
Gateelektrode des ersten Transistors T1 verwendet, während die
zweite Teilwortleitung 102a als Gateelektrode des zweiten
Transistors T2 verwendet wird. Danach werden die Fremdstoffbereiche
unter Verwendung der ersten und zweiten Teilwortleitung 102 und 102a als
Masken in das Substrat implantiert. So werden der erste Source- und der erste Drainbereich 103 und 104 sowie
der zweite Source- und zweite Drainbereich (nicht dargestellt) ausgebildet. Der
erste Source- und der erste Drainbereich 103 und 104 werden
als Source und Drain des ersten Transistors T1 verwendet, während der
zweite Source- und der zweite Drain bereich als Source bzw. Drain
des zweiten Transistors T2 verwendet werden.
-
Wie
es in 11c dargestellt ist, wird die erste
Isolierschicht 105 auf der gesamten Fläche des Substrats einschließlich der
ersten und zweiten Teilwortleitung 102 und 102a hergestellt.
Dabei wird als Isolierschicht 105 eine ILD-Schicht verwendet.
Anschließend
wird diese erste Isolierschicht 105 durch einen CMP-Prozess
eingeebnet und dann strukturiert, um den ersten und zweiten Sourcebereich 103 und 103a sowie
den ersten und zweiten Drainbereich 104 und 104a freizulegen,
damit ein Kontaktloch ausgebildet wird. In dieses Kontaktloch wird
Polysilicium oder ein Metall wie Wolfram eingebettet, um die ersten
Kontaktpfropfen 106 und die zweiten Kontaktpfropfen 107 auszubilden.
Die ersten Kontaktpfropfen 106 sind mit dem ersten und
zweiten Drainbereich 104 und 104a verbunden, die
als Drains des ersten bzw. zweiten Transistors T1 und T2 verwendet werden.
Die zweiten Kontaktpfropfen 107 sind mit dem ersten und
zweiten Sourcebereich 103 und 103a verbunden,
die als Sources des ersten bzw. zweiten Transistors T1 und T2 verwendet
werden. Für
die Kontaktpfropfen wird Polysilicium oder ein Metall wie Wolfram
verwendet.
-
Wie
es in 11d dargestellt ist, wird das Material
der ersten Elektrode des ferroelektrischen Kondensators auf der
gesamten Fläche
einschließlich
der Kontaktpfropfen hergestellt und dann so strukturiert, dass es
auf der ersten und zweiten Teilwortleitung 102 und 102a verbleibt.
So wird die erste Elektrode 108a des zweiten ferroelektrischen
Kondensators auf der ersten Teilwortleitung 102 hergestellt,
und die erste Elektrode 108 des ersten ferroelektrischen
Kondensators wird auf der zweiten Teilwortleitung 102 hergestellt.
Bevor die ersten Elektroden hergestellt werden, kann die Barriereschicht
hergestellt werden.
-
Wie
es in 11e dargestellt ist, wird die erste
ferroelektrische Schicht 109 auf der Oberfläche der
ersten Elektrode 108 des ersten ferroelektrischen Kondensators
hergestellt, und die zweite ferroelektrische Schicht 109a wird
auf der Oberfläche
der ersten Elektrode 108a des zweiten ferroelektrischen
Kondensators hergestellt. D.h., dass die ferroelektrischen Schichten
so hergestellt werden, dass sie die Oberseite und die beiden Seitenflächen der
ersten Elektroden umgeben.
-
Wie
es in 11f dargestellt ist, wird eine Materialschicht
für die
zweite Elektrode des ferroelektrischen Kondensators auf der gesamten
Fläche einschließlich der
ersten und zweiten ferroelektrischen Schicht 109 und 109a hergestellt
und dann strukturiert, um die zweite Elektrode 110 des
ersten ferroelektrischen Kondensators und die zweite Elektrode 110a (nicht
dargestellt) des zweiten ferroelektrischen Kondensators auszubilden.
Die zweite Elektrode 110 des ersten ferroelektrischen Kondensators wird
auf der Oberfläche
der ersten ferroelektrischen Schicht 109 hergestellt, und
die zweite Elektrode 110a des zweiten ferroelektrischen
Kondensators wird auf der Oberfläche
der zweiten ferroelektrischen Schicht 109a hergestellt.
-
Dabei
wird die zweite Elektrode 110 des ersten ferroelektrischen
Kondensators so strukturiert, dass sie nur auf einer Seite des zweiten
aktiven Bereichs 110b auf der ersten ferroelektrischen
Schicht 109 verbleibt. Die zweite Elektrode 110a des
zweiten ferroelektrischen Kondensators wird so strukturiert, dass
sie nur auf einer Seite des ersten aktiven Bereichs 100a auf
der zweiten ferroelektrischen Schicht 109a verbleibt. D.h.,
dass das auf dem aktiven Bereich hergestellte Material für die zweite
Elektrode des ferroelektrischen Kondensators so entfernt wird, dass
die zweiten Elektroden nur auf dem Feldbereich verbleiben.
-
Da 11f eine Schnittansicht entlang der Linie I-I' der 10f ist, ist darin die zweite Elektrode 110a des
zweiten ferroelektrischen Kondensators nicht erkennbar.
-
Wie
es in 11g dargestellt ist, werden
die erste leitende Schicht 111 und die zweite leitende Schicht 111a hergestellt.
Die erste leitende Schicht 111 verbindet den mit dem ersten
Sourcebereich 103 verbundenen zweiten Kontaktpfropfen 107 elektrisch mit
der zweiten Elektrode 110 des ersten ferroelektrischen
Kondensators. Die zweite leitende Schicht 111a verbindet
den mit dem zweiten Sourcebereich 103a verbundenen zweiten
Kontaktpfropfen 107 elektrisch mit der zweiten Elektrode 110a des
zweiten ferroelektrischen Kondensators. In der Zeichnung ist nur
die erste leitende Schicht 111 dargestellt.
-
Wenn
die zweiten Elektroden des ersten und zweiten ferroelektrischen
Kondensators hergestellt werden, ohne dass die erste und zweite
leitende Schicht 111 und 111a hergestellt werden,
kann die zweite Elektrode 110 des ersten ferroelektrischen Kondensators
mit ausreichender Breite zum Verbinden mit dem mit dem ersten Sourcebereich 103 verbundenen
zweiten Kontaktpfropfen 107 hergestellt werden, und die
zweite Elektrode 110a des zweiten ferroelektrischen Kondensators
kann mit ausreichender Breite zum Verbinden mit dem mit dem zweiten Sourcebereich 103a verbundenen
zweiten Kontaktpfropfen 107 hergestellt werden.
-
Wie
es in 11h dargestellt ist, wird die zweite
Isolierschicht 112 auf der gesamten Fläche einschließlich der
ersten und zweiten leitenden Schicht 111 und 111a hergestellt.
Die Oberfläche
der zweiten Isolierschicht 112 wird durch einen CMP-Prozess
eingeebnet, und dann wird die zweite Iso lierschicht 112 selektiv
entfernt, um den mit dem ersten Drainbereich 104 verbundenen
ersten Kontaktpfropfen 106 und den mit dem zweiten Drainbereich 104a verbundenen
ersten Kontaktpfropfen 106 freizulegen, damit ein Kontaktloch
ausgebildet wird. In dieses Kontaktloch wird ein leitendes Material
eingebettet, um die dritten Kontaktpfropfen 113 herzustellen,
die jeweils mit den ersten Kontaktpfropfen verbunden sind. In der
Zeichnung ist der mit dem ersten Kontaktpfropfen 106 verbundene
dritte Kontaktpfropfen 113 nicht dargestellt.
-
Wie
es in 11i dargestellt ist, wird auf
der gesamten Oberfläche
mit dem dritten Kontaktpfropfen 113 eine Bitleitungsmaterialschicht
hergestellt, die dann strukturiert wird, um die erste Bitleitung 114 und
die zweite Bitleitung 114a (nicht dargestellt) auszubilden.
Die erste Bitleitung 114 und die zweite Bitleitung 114a werden
jeweils mit den dritten Kontaktpfropfen 113 verbunden.
Dabei wird die erste Bitleitung 114 mit dem mit dem ersten
Drainbereich 104 verbundenen ersten Kontaktpfropfen 106 verbunden, und
die zweite Bitleitung 114a wird mit dem mit dem zweiten
Drainbereich 104a verbundenen ersten Kontaktpfropfen 106 verbunden.
-
Die
erste und die zweite Bitleitung 114 und 114a werden über die
erste und zweite Teilwortleitung 102 und 102a hinweg
ausgebildet.
-
Das
zweite Ausführungsbeispiel
gemäß der geschnittenen
Konstruktionsansicht der 12 unterscheidet
sich vom ersten Ausführungsbeispiel
in der Position der zweiten Elektroden der ferroelektrischen Kondensatoren.
-
Anders
gesagt, werden beim ersten Ausführungsbeispiel
die zweiten Elektroden des ersten und zweiten ferroelektrischen
Kondensators dadurch hergestellt, dass das Material für die se
zweite Elektroden der ferroelektrischen Kondensatoren auf den aktiven
Bereichen weggeätzt
wird, so dass es nur auf dem Feldbereich verbleibt. Dabei werden
die zweite Elektrode des ersten ferroelektrischen Kondensators und
die zweite Elektrode des zweiten ferroelektrischen Kondensators
asymmetrisch hergestellt.
-
Jedoch
werden die zweite Elektrode des ersten ferroelektrischen Kondensators
und die zweite Elektrode des zweiten ferroelektrischen Kondensators
beim zweiten Ausführungsbeispiel
mit quadratischer Form parallel zueinander hergestellt. D.h., dass
der erste und der zweite aktive Bereich in Spaltenrichtung parallel
zueinander hergestellt werden und die zweiten Elektroden des ersten
und zweiten ferroelektrischen Kondensators in Zeilenrichtung vom
ersten zum zweiten aktiven Bereich hergestellt werden.
-
Nun
wird anhand der geschnittenen Konstruktionsansicht der 12 ein
Speicher gemäß dem zweiten
Ausführungsbeispiel
der Erfindung beschrieben. Dieser Speicher verfügt über ein Halbleitersubstrat 100,
in dem ein aktiver Bereich und ein Feldbereich festgelegt sind.
Auf dem Halbleitersubstrat im Feldbereich ist eine erste Teilwortleitung 102 ausgebildet,
während
auf dem Halbleitersubstrat im aktiven Bereich eine zweite Teilwortleitung 102a ausgebildet
ist. Im aktiven Bereich sind zu beiden Seiten der ersten Teilwortleitung 102 ein
erster Source- und ein erster Drainbereich 103 und 104 ausgebildet.
Im aktiven Bereich sind zu beiden Seiten der zweiten Teilwortleitung 102a ein
zweiter Source- und ein zweiter Drainbereich 103a und 104a (nicht
dargestellt) ausgebildet. Ein erster Kontaktpfropfen 106 ist über eine
erste Isolierschicht 105 mit dem ersten Drainbereich 104 verbunden
(ein zweiter Drainbereich und ein erster Kontaktpfropfen, der mit
diesem verbunden ist, sind nicht dargestellt). Ein zweiter Kontaktpfropfen 107 ist über die
erste Isolier schicht 105 mit dem ersten Sourcebereich 103 verbunden. (Ein
zweiter Sourcebereich und ein zweiter Kontaktpfropfen, der mit diesem
verbunden ist, sind nicht dargestellt.) Eine erste Elektrode 108a eines
zweiten ferroelektrischen Kondensators ist auf der ersten Isolierschicht 105 auf
der ersten Teilwortleitung 102 hergestellt, während eine
erste Elektrode 108 eines ersten ferroelektrischen Kondensators
auf der ersten Isolierschicht auf der zweiten Teilwortleitung 102a hergestellt
ist. Eine erste ferroelektrische Schicht 109 ist auf der
ersten Elektrode 108 des ersten ferroelektrischen Kondensators
hergestellt, während
eine zweite ferroelektrische Schicht 109a auf der ersten Elektrode 108a des
zweiten ferroelektrischen Kondensators hergestellt ist. Eine zweite
Elektrode 110 des ersten ferroelektrischen Kondensators
ist auf der ersten ferroelektrischen Schicht 109 hergestellt,
und eine zweite Elektrode 110a des zweiten ferroelektrischen
Kondensators wird auf der zweiten ferroelektrischen Schicht 109a hergestellt.
Eine erste leitende Schicht 111 verbindet den mit dem ersten
Sourcebereich 103 verbundenen zweiten Kontaktpfropfen 107 mit
der zweiten Elektrode 110 des ersten ferroelektrischen
Kondensators, und eine zweite leitende Schicht 111a (nicht
dargestellt) verbindet elektrisch den mit dem zweiten Sourcebereich
verbundenen zweiten Kontaktpfropfen mit der zweiten Elektrode 111a.
Eine zweite Isolierschicht 112 ist auf der gesamten Oberfläche einschließlich der
ersten und zweiten leitenden Schicht 111 und 111a ausgebildet. Ein
dritter Kontaktpfropfen 113 ist elektrisch mit dem mit
dem ersten Drainbereich 104 verbundenen ersten Kontaktpfropfen 106 verbunden.
(Ein dritter Kontaktpfropfen, der mit dem mit dem zweiten Drainbereich
verbundenen ersten Kontaktpfropfen verbunden ist, ist nicht dargestellt.)
Eine erste Bitleitung 114 und eine zweite Bitleitung 114a (nicht
dargestellt) sind jeweils mit dem dritten Kontaktpfropfen 113 verbunden.
-
Nun
werden unter Bezugnahme auf die Layoutdarstellungen der 13a bis 13i ein
Speicher und ein Verfahren zum Herstellen desselben gemäß dem zweiten
Ausführungsbeispiel
der Erfindung im Einzelnen beschrieben.
-
Wie
es in 13a dargestellt ist, werden
aktive Bereiche 100a und 100b auf einem Halbleitersubstrat
von erstem Leitungstyp festgelegt. Die aktiven Bereiche 100a und 100b sind
voneinander beabstandet und asymmetrisch parallel zueinander angeordnet.
Im Halbleitersubstrat wird in einem von den aktiven Bereichen 100a und 100b abweichenden
Bereich durch einen Grabenisolierprozess ein Feldbereich (Bauteile-Isolierschicht)
hergestellt.
-
Wie
es in 13b dargestellt ist, werden eine
erste und eine zweite Teilwortleitung (SWL1) 102 und (SWL2) 102a über die
aktiven Bereiche hinweg hergestellt, um diese aktiven Bereiche 100a und 100b zweizuteilen.
Dabei wird die erste Teilwortleitung 102 die Gateelektrode
des ersten Transistors T1, während
die zweite Teilelektrode 102a die Gateelektrode des zweiten
Transistors T2 wird. Anschließend
werden Fremdstoffionen für
einen Leitungstyp entgegengesetzt zu dem des Substrats zu beiden Seiten
der ersten Teilwortleitung 102 in den ersten aktiven Bereich
implantiert, um einen ersten Source- und einen ersten Drainbereich
auszubilden. Gleichzeitig werden im zweiten aktiven Bereich zu beiden Seiten
der zweiten Teilwortleitung 102a ein zweiter Source- und
ein zweiter Drainbereich ausgebildet.
-
Wie
es in 13c dargestellt ist, werden
die ersten Kontaktpfropfen 106 so hergestellt, dass sie jeweils
mit dem ersten und zweiten Drainbereich verbunden sind. Auch werden
die zweiten Kontaktpfropfen 107 so hergestellt, dass sie
jeweils mit dem ersten und zweiten Sourcebereich verbunden sind.
-
Wie
es in 13d dargestellt ist, wird die erste
Elektrode 108a des zweiten ferroelektrischen Kondensators
auf der ersten Teilwortleitung 102 hergestellt, während die
erste Elektrode 108 des ersten ferroelektrischen Kondensators
auf der zweiten Teilwortleitung 102a hergestellt wird.
Dabei verfügen
die ersten Elektroden 108 und 108a des ersten
und zweiten ferroelektrischen Kondensators über Breiten, die kleiner sind
als oder gleich groß sind
wie diejenigen der ersten und zweiten Teilwortleitung 102 und 102a. Die
erste Elektrode 108 des ersten elektrischen Kondensators
ist elektrisch mit der zweiten Teilwortleitung 102a verbunden,
während
die erste Elektrode 108a des zweiten ferroelektrischen
Kondensators elektrisch mit der ersten Teilwortleitung 102 verbunden
ist.
-
Wie
es in 13e dargestellt ist, wird die erste
ferroelektrische Schicht 109 auf der ersten Elektrode 108 des
ersten ferroelektrischen Kondensators hergestellt, während die
zweite ferroelektrische Schicht 109a auf der ersten Elektrode 108a des zweiten
ferroelektrischen Kondensators hergestellt wird. D.h., dass auf
der gesamten Fläche
einschließlich
den ersten Elektroden 108 und 108a des ersten und
zweiten ferroelektrischen Kondensators ein ferroelektrisches Material
abgeschieden wird, das dann so strukturiert wird, dass es auf der
ersten Elektrode des ersten ferroelektrischen Kondensators und der ersten
Elektrode des zweiten ferroelektrischen Kondensators verbleibt.
-
Wie
es in 13f dargestellt ist, wird ein
Material für
die zweite Elektrode der ferroelektrischen Kondensatoren auf der
gesamten Oberfläche
einschließlich
der ersten und zweiten ferroelektrischen Schicht 109 und 109a abgeschieden.
Dann wird dieses Material für
die zweiten Elektroden strukturiert, um die zweite Elektrode 110 des
ersten ferroelektrischen Kondensators und die zweite Elektrode 110a des
zweiten ferroelektrischen Kondensators auszubilden. Die zweite Elektrode 110 des
ersten ferroelektrischen Kondensators wird von einem Bereich zwischen
dem Source- und dem Drainbereich des zweiten aktiven Bereichs bis
zum Feldbereich unter dem ersten aktiven Bereich ausgebildet, und
die zweite Elektrode 110a des zweiten ferroelektrischen
Kondensators wird vom Feldbereich am zweiten aktiven Bereich bis
zu einem Bereich zwischen dem Source- und dem Drainbereich des ersten
aktiven Bereichs ausgebildet. Demgemäß werden die zweite Elektrode 110 des
ersten ferroelektrischen Kondensators und die zweite Elektrode 110a des
zweiten ferroelektrischen Kondensators entlang der ersten und zweiten
Teilwortleitung 102 und 102a asymmetrisch und parallel
zueinander ausgebildet.
-
Anschließend werden,
wie es in 13g dargestellt ist, die erste
leitende Schicht 111 und die zweite leitende Schicht 111a hergestellt.
Die erste leitende Schicht 111 verbindet den mit dem ersten Sourcebereich 103 verbundenen
zweiten Kontaktpfropfen 107 elektrisch mit der zweiten
Elektrode 110 des ersten ferroelektrischen Kondensators.
Die zweite leitende Schicht 111a verbindet den mit dem
zweiten Sourcebereich 103a verbundenen zweiten Kontaktpfropfen 107 elektrisch
mit der zweiten Elektrode 110a des zweiten ferroelektrischen
Kondensators. Wenn die erste und die zweite leitende Schicht hergestellt
werden, werden die zweiten Elektroden direkt, nicht über ein
Kontaktloch, mit den zweiten Kontaktpfropfen verbunden. So ist der
Prozess vereinfacht.
-
Anschließend wird,
wie es in 13h dargestellt ist, die zweite
Isolierschicht (nicht dargestellt) auf der gesamten Fläche einschließlich der
ersten und zweiten leitenden Schicht 111 und 111a hergestellt
und dann durch einen CMP-Prozess
eingeebnet. Dann werden die dritten Kontaktpfropfen 113 so hergestellt,
dass sie jeweils mit den ersten Kontaktpfropfen 106 verbunden
sind, die ihrerseits mit dem ersten und zweiten Drainbereich 104 und 104a verbunden
sind.
-
Wie
es in 13i dargestellt ist, werden
die erste Bitleitung 114 und die zweite Bitleitung 114a über die
erste und zweite Teilwortleitung 102 und 102 hinweg
hergestellt. Die erste Bitleitung 114 wird elektrisch mit
dem mit dem ersten Drainbereich 104 dritten Kontaktpfropfen 113 verbunden.
Die zweite Bitleitung 114a wird elektrisch mit dem mit
dem zweiten Drainbereich 104a verbundenen dritten Kontaktpfropfen 113 verbunden.
-
Damit
ist der Layoutprozess für
den Speicher gemäß dem zweiten
Ausführungsbeispiel
der Erfindung abgeschlossen.
-
Nun
wird ein Verfahren zum Herstellen dieses Speichers unter Bezugnahme
auf die 14a bis 14i beschrieben.
-
Wie
es durch 14a veranschaulicht ist, werden
im Halbleitersubstrat 100 aktive Bereiche 100a und 100b sowie
der Feldbereich 100c festgelegt. Der Feldbereich wird durch
einen Grabenisolierprozess hergestellt.
-
Wie
es durch 14b veranschaulicht ist, werden
die erste Teilwortleitung 102 und die zweite Teilwortleitung 102a auf
der Gateisolierschicht 101 hergestellt, die auf den aktiven
Bereichen und dem Feldbereich ausgebildet ist. Die erste Teilwortleitung 102 wird
als Gateelektrode des ersten Transistors T1 verwendet, während die
zweite Teilwortleitung 102a als Gateelektrode des zweiten
Transistors T2 verwendet wird. Danach werden Fremdstoffionen unter Verwendung
der ersten und zweiten Teilwortleitung 102 und 102a als
Masken in das Substrat implantiert. So werden der erste Source-
und der erste Drainbereich 103 und 104 sowie der
zweite Source- und
der zweite Drainbereich 103a und 104a (nicht dargestellt)
ausgebildet. Der erste Source- und der erste Drain bereich 103 und 104 werden
als Source bzw. Drain des ersten Transistors T1 verwendet, während der
zweite Source- und der zweite Drainbereich 103a und 104a als
Source bzw. Drain des zweiten Transistors T2 verwendet werden.
-
Wie
es in 14c dargestellt ist, wird die erste
Isolierschicht 105 auf der gesamten Fläche des Substrats einschließlich der
ersten und zweiten Teilwortleitung 102 und 102a hergestellt
und dann durch einen CMP-Prozess eingeebnet, woraufhin sie strukturiert
wird, um den ersten und zweiten Sourcebereich 103 und 103a und
den ersten und zweiten Drainbereich 104 und 104a freizulegen,
damit ein Kontaktloch ausgebildet wird. In das Kontaktloch wird Polysilicium
oder ein Metall wie Wolfram eingebettet, um die ersten Kontaktpfropfen 106 und
die zweiten Kontaktpfropfen 107 auszubilden. Die ersten
Kontaktpfropfen 106 werden hergestellt, um eine Verbindung
zum ersten und zweiten Drainbereich 104 und 104a herzustellen.
Die zweiten Kontaktpfropfen 107 werden hergestellt, um
eine Verbindung zum ersten und zweiten Sourcebereich 103 und 103a herzustellen.
-
Wie
es in 14d dargestellt ist, wird das Material
für die
ersten Elektroden der ferroelektrischen Kondensatoren auf der gesamten
Oberfläche einschließlich der
ersten und zweiten Kontaktpfropfen hergestellt und dann so strukturiert,
dass es auf der ersten und zweiten Teilwortleitung 102 und 102a verbleibt.
So wird die erste Elektrode 108a des zweiten ferroelektrischen
Kondensators auf der ersten Teilwortleitung 102 hergestellt,
und die erste Elektrode 108 des ersten ferroelektrischen
Kondensators wird auf der zweiten Teilwortleitung 102a hergestellt.
-
Die
erste Teilwortleitung 102 und die erste Elektrode 108a des
zweiten ferroelektrischen Kondensators sind elektrisch miteinander
verbunden. Die zweite Teilwortleitung 102a und die erste
Elektrode 108 des ersten ferroelektrischen Kondensators
sind elektrisch miteinander verbunden.
-
Indessen
kann vor dem Herstellen der ersten Elektroden eine Barriereschicht
hergestellt werden.
-
Anschließend wird,
wie es durch 14e veranschaulicht ist, die
erste ferroelektrische Schicht 109 auf der Oberfläche der
ersten Elektrode 108 des ersten ferroelektrischen Kondensators
hergestellt, und die zweite ferroelektrische Schicht 109a wird
auf der Oberfläche
der ersten Elektrode 108a des zweiten ferroelektrischen
Kondensators hergestellt. D.h., dass die ferroelektrischen Schichten
so hergestellt werden, dass sie die Oberseite und die beiden Seitenflächen der
ersten Elektroden umgeben.
-
Wie
es in 14f dargestellt ist, wird die
Materialschicht für
die zweiten Elektroden der ferroelektrischen Kondensatoren auf der
gesamten Fläche einschließlich der
ersten und zweiten ferroelektrischen Schicht 109 und 109a hergestellt
und dann strukturiert, um die zweite Elektrode 110 des
ersten ferroelektrischen Kondensators und die zweite Elektrode 110a des
zweiten ferroelektrischen Kondensators auszubilden. Die zweite Elektrode 110 des
ersten ferroelektrischen Kondensators wird auf der Oberfläche der
ersten ferroelektrischen Schicht 109 hergestellt, und die
zweite Elektrode 100a des zweiten ferroelektrischen Kondensators
wird auf der Oberfläche
der zweiten ferroelektrischen Schicht 109a hergestellt.
-
Dabei
wird die zweite Elektrode 110 des ersten ferroelektrischen
Kondensators von einem Bereich zwischen dem Source- und dem Drainbereich des
zweiten aktiven Bereichs 100b bis in den Feldbereich unter
dem ersten aktiven Bereich 100a ausgebildet, und die zweite
Elektrode 110a des zweiten fer roelektrischen Kondensators
wird von einem Bereich zwischen dem Source- und dem Drainbereich
des ersten aktiven Bereichs 100a bis in den Feldbereich auf
dem zweiten aktiven Bereich 100b ausgebildet. Demgemäß werden
die zweite Elektrode 110 des ersten ferroelektrischen Kondensators
und die zweite Elektrode 110a des zweiten ferroelektrischen
Kondensators symmetrisch und parallel voneinander beabstandet ausgebildet.
-
Wie
es in 14g dargestellt ist, werden
die erste leitende Schicht 111 und die zweite leitende Schicht 111a (nicht
dargestellt) hergestellt. Die erste leitende Schicht 111 verbindet
den mit dem ersten Sourcebereich 103 verbundenen zweiten
Kontaktpfropfen 107 elektrisch mit der zweiten Elektrode 110 des
ersten ferroelektrischen Kondensators. Die zweite leitende Schicht 111a verbindet
den mit dem zweiten Sourcebereich (nicht dargestellt) verbundenen zweiten
Kontaktpfropfen (nicht dargestellt) elektrisch mit der zweiten Elektrode 110a des
zweiten ferroelektrischen Kondensators.
-
Da 14g eine Schnittansicht entlang der Linie I-I' in 13g ist, ist die zweite leitende Schicht nicht
dargestellt.
-
Anschließend wird,
wie es durch 14h veranschaulicht ist, die
zweite Isolierschicht 112 auf der gesamten Fläche einschließlich der
ersten und zweiten leitenden Schicht 111 und 111a hergestellt. Die
Oberseite der zweiten Isolierschicht 112 wird durch einen
CMP-Prozess eingeebnet, und dann wird diese Schicht selektiv entfernt,
um den mit dem ersten Drainbereich 104 verbundenen ersten
Kontaktpfropfen 106 und den mit dem zweiten Drainbereich 104a (nicht
dargestellt) verbundenen ersten Kontaktpfropfen 106 (nicht
dargestellt) freizulegen, damit ein Kontaktloch ausgebildet wird.
In dieses Kontaktloch wird ein leitendes Material eingebettet, um die
dritten Kontaktpfropfen 113 auszubilden, die jeweils mit
dem ersten Kontaktpfropfen 106 verbunden sind. In der Zeichnung
sind der mit dem zweiten Drainbereich verbundene erste Kontaktpfropfen
und der mit dem ersten Kontaktpfropfen 106 verbundene dritte
Kontaktpfropfen 113 nicht dargestellt.
-
Wie
es durch 11i veranschaulicht ist, wird
auf der gesamten Fläche
einschließlich
der dritten Kontaktpfropfen 113 eine Bitleitungsmaterialschicht
hergestellt und dann strukturiert, um die erste Bitleitung 114 und
die zweite Bitleitung 114a (nicht dargestellt) auszubilden.
Die erste Bitleitung 114 und die zweite Bitleitung 114a sind
jeweils mit den dritten Kontaktpfropfen 113 verbunden.
Dabei ist die erste Bitleitung 114 mit dem mit dem ersten
Drainbereich 104 verbundenen dritten Kontaktpfropfen 113 über den
ersten Kontaktpfropfen 106 verbunden, und die zweite Bitleitung 114a ist
mit dem mit dem zweiten Drainbereich verbundenen dritten Kontaktpfropfen 113 über den
ersten Kontaktpfropfen 106 verbunden.
-
Die
erste und die zweite Bitleitung 114 und 114a werden über die
erste und zweite Teilwortleitung 102 und 102a hinweg
ausgebildet.
-
Beim
zweiten Ausführungsbeispiel
der Erfindung werden die erste Elektrode des ersten ferroelektrischen
Kondensators und die zweite Elektrode des zweiten ferroelektrischen
Kondensators symmetrisch und parallel entlang der zweiten Teilwortleitung bzw.
der ersten Teilwortleitung ausgebildet.
-
Wie
oben angegeben, weisen der Speicher und das Verfahren zum Herstellen
desselben gemäß der Erfindung
die folgenden Vorteile auf:
- – Erstens
kann für
eine Prozesstoleranz gesorgt werden, die es gewährleistet, die zweiten Elektroden
der ferroelektri schen Kondensatoren elektrisch mit dem Substrat
zu verbinden. Dabei sind die Prozessschritte vereinfacht. D.h.,
dass die Prozesstoleranz zum Herstellen der ersten und der zweiten
leitenden Schicht, die die zweiten Elektroden mit den mit dem Substrat
verbundenen zweiten Kontaktpfropfen verbinden, gewährleistet
werden kann, da die zweiten Elektroden der Kondensatoren parallel
zueinander asymmetrisch hergestellt werden.
- – Zweitens
können
die Prozessschritte vereinfacht werden und die Anzahl von Masken
kann verringert werden, was Kosten spart, da die erste und zweite
leitende Schicht, die die zweiten Elektroden der ferroelektrischen
Kondensatoren mit den mit dem Substrat verbundenen zweiten Kontaktpfropfen
verbinden, so hergestellt werden, dass eine direkte Verbindung mit
den zweiten Elektroden, also nicht eine solche durch ein Kontaktloch
hindurch, besteht.
- – Schließlich ist
es möglich,
die Layoutfläche
einer Zelle wirkungsvoll zu verkleinern.