-
Die
Erfindung betrifft Halbleiterbauteile, spezieller einen nichtflüchtigen
ferroelektrischen Speicher sowie ein Verfahren zu dessen Herstellung.
-
Ferroelektrische
Speicher, d.h. FRAMs (Ferroelectric Random Access Memory = ferroelektrischer
Direktzugriffsspeicher) weisen im Allgemeinen eine Datenverarbeitungsgeschwindigkeit ähnlich DRAMs
(Dynamic Random Access Memory = dynamischer Direktzugriffsspeicher),
wie sie derzeit häufig als
Halbleiterspeicher verwendet werden, auf, und sie sind dazu in der
Lage, Daten selbst dann aufrechtzuerhalten, wenn die Spannung abgeschaltet wird.
Daher ziehen sie als Speicher der nächsten Generation viel Aufmerksamkeit
auf sich. FRAMs verfügen über eine
Struktur ähnlich
wie ein DRAM und sind mit einem Kondensator aus ferroelektrischem Material
versehen, um die hohe Restpolarisation desselben zu nutzen. Dies
erlaubt die Aufrechterhaltung von Daten selbst nach dem Wegnehmen
eines elektrischen Felds.
-
1 zeigt die Hystereseschleife
eines üblichen
ferroelektrischen Materials.
-
Aus 1 ist erkennbar, dass eine
durch ein elektrisches Feld induzierte Polarisation dann, wenn das
elektrische Feld weggenommen wird, nicht vollständig gelöscht wird sondern wegen des
Vorliegens von Restpolarisation (oder spontaner Polarisation) in gewissem
Ausmaß (Zustand
d oder a) verbleibt. Diese Zustände
d und a entsprechen Zuständen
1 bzw. 0 bei Anwendung auf einen Speicher.
-
Nachfolgend
sind unter Speichern nichtflüchtige
ferroelektrische Speicher zu verstehen, solange nichts anderes speziell
angegeben ist.
-
Nun
wird eine Ansteuerschaltung eines bekannten Speichers unter Bezugnahme
auf die beigefügten
Zeichnungen erläutert.
Dabei veranschaulicht 2 eine
Einheitszelle des bekannten Speichers.
-
Gemäß 2 ist die Einheitszelle
des bekannten Speichers mit Folgendem versehen: einer in einer Richtung
ausgebildeten Bitleitung B/L; einer rechtwinklig zur Bitleitung
ausgebildeten Wortleitung W/L; einer Plattenleitung P/L, die in
einer Richtung identisch mit der der Wortleitung beabstandet von dieser
ausgebildet ist; einen Transistor T1, dessen Gate mit der Wortleitung
verbunden ist und dessen Drain mit der Bitleitung verbunden ist;
und einen ferroelektrischen Kondensator FC1, dessen erster Anschluss
mit der Source des Transistors T1 verbunden ist und dessen zweiter
Anschluss mit der Plattenleitung P/L verbunden ist.
-
Nun
wird ein Daten-Eingabe/Ausgabe-Betrieb dieses bekannten Speichers
unter Bezugnahme auf die 3a und 3b veranschaulicht, die jeweils
ein zeitbezogenes Diagramm für
den Betrieb des bekannten Speichers im Schreib- bzw. Lesemodus zeigen.
-
Beim
Schreibvorgang wird, wenn ein externes Chipaktivierungssignal CSBpad
von hoch auf niedrig überführt wird
und gleichzeitig ein externes Schreibaktivierungssignal WEBpad von
hoch auf niedrig überführt wird,
der Schreibmodus gestartet. Wenn im Schreibmodus ein Adressendecodiervorgang
gestartet wird, wird ein an eine relevante Wortleitung angelegter
Impuls von niedrig auf hoch überführt, um
eine Zelle auszuwählen.
So werden in einer Periode, in der die Wortleitung auf dem hohen
Zustand gehalten wird, ein hohes Signal für ein Intervall und ein niedriges
Signal für
ein anderes Intervall aufeinanderfolgend an eine relevante Plattenleitung
angelegt. Außerdem
sollte zum Einschreiben des logischen Werts 1 oder 0 in die ausgewählte Zelle
ein mit dem Schreibaktivierungssignal WEBpad synchronisiertes Signal
hoch oder niedrig an die relevante Bitleitung angelegt werden. Das
heißt,
dass dann, wenn ein hohes Signal an die Bitleitung angelegt wird
und ein an die Plattenleitung angelegtes Signal in einer Periode
niedrig ist, in der ein an die Wortleitung angelegtes Signal hoch
ist, der logische Wert 1 in den ferroelektrischen Kondensator eingeschrieben
wird. Wenn ein niedriges Signal an die Bitleitung angelegt wird
und das an die Plattenleitung angelegte Signal hoch ist, wird der
logische Wert 0 in den ferroelektrischen Kondensator eingeschrieben.
-
Nun
wird der Betrieb zum Lesen eines durch den oben genannten Betrieb
im Schreibmodus eingespeicherten Datenwerts er läutert.
-
Wenn
das externe Chipaktivierungssignal CSBpad von hoch auf niedrig überführt wird,
werden alle Bitleitungen durch ein Ausgleichersignal auf eine niedrige
Spannung ausgeglichen, bevor eine relevante Wortleitung ausgewählt wird.
Außerdem
wird eine Adresse decodiert, nachdem die Bitleitungen deaktiviert
wurden, und die decodierte Adresse bringt ein niedriges Signal auf
einer relevanten Wortleitung auf ein hohes Signal, um eine relevante
Zelle auszuwählen.
An die Plattenleitung der ausgewählten
Zelle wird ein hohes Signal angelegt, um den im ferroelektrischen
Speicher gespeicherten Datenwert zu zerstören, der dem logischen Wert
1 entspricht. Wenn der logische Wert 0 im ferroelektrischen Speicher
gespeichert ist, wird der dem logischen Wert 0 entsprechende Datenwert
nicht zerstört.
Der nicht zerstörte Datenwert
und der zerstörte
Datenwert liefern so entsprechend der oben genannten Hystereseschleife voneinander
verschiedene Werte, so dass der Leseverstärker den logischen Wert 1 oder
0 erfasst. Das heißt,
dass der Fall eines zerstörten
Datenwerts der Fall ist, bei dem sich in der Hystereseschleife der 1 der Wert von d nach f ändert, und
der Fall eines nicht zerstörten
Datenwerts der Fall ist, in dem sich der Wert in dieser Hystereseschleife
von a nach f ändert.
Daher wird dann, wenn der Leseverstärker aktiviert wird, nachdem
eine bestimmte Zeitperiode verstrichen ist, im Fall eines zerstörten Datenwerts der
logische Wert 1 in verstärkter
Weise geliefert, während
im Fall eines nicht zerstörten
Datenwerts der logische Wert 0 geliefert wird. Nachdem der Leseverstärker auf
diese Weise einen Datenwert geliefert hat, wird, da der ursprüngliche
Datenwert wiederhergestellt werden sollte, die Plattenleitung in
einem Zustand, in dem ein hohes Signal an eine relevante Wortleitung
angelegt wird, von hoch auf niedrig deaktiviert.
-
Nun
werden ein bekannter Speicher und ein Verfahren zum Herstellen desselben
erläutert. 4a zeigt dazu das Layout
des bekannten Speichers.
-
Gemäß 4a ist der bekannte Speicher
mit Folgendem versehen: einem ersten aktiven Bereich 41 und
einem zweiten aktiven Bereich 41a, die mit festem Intervall
asymmetrisch ausgebildet sind; einer ersten Wortleitung W/L1, die
den ersten aktiven Bereich 41 schneidend ausgebildet ist;
einer zweiten Wortleitung W/L2, die den zweiten aktiven Bereich 41a schneidend
beabstandet von der ersten Wortleitung W/L1 ausgebildet ist; einer
ersten Bitleitung B/L1, die in einer die erste und zweite Wortleitung schneidenden
Richtung auf einer Seite des ersten aktiven Bereichs 41 ausgebildet
ist; einer zweiten Bitleitung B/L2, die in einer die erste und zweite
Wortleitung schneidenden Richtung auf einer Seite des zweiten aktiven
Bereichs 41a ausgebildet ist; einen ersten ferroelektrischen
Kondensator FC1, der über der
ersten Wortleitung W/L1 und der zweiten Wortleitung W/L2 ausgebildet
ist und mit dem ersten aktiven Bereich 41 verbunden ist;
einem zweiten ferroelektrischen Kondensator FC2, der über der
ersten Wortleitung W/L1 ausgebildet ist und elektrisch mit dem zweiten
aktiven Bereich 41a verbunden ist; einer ersten Plattenleitung
P/L1, die über
der ersten Wortleitung W/L1 ausgebildet ist und mit dem ersten ferroelektrischen
Kondensator FC1 verbunden ist, und eine zweite Plattenleitung P/L2,
die über
der zweiten Wortleitung W/L2 ausgebildet ist und elektrisch mit dem
zweiten ferroelektrischen Kondensator FC2 verbunden ist. 4a zeigt das Layout einer
Einheitszelle, wobei der bekannte Speicher über einen ersten und einen
zweiten ferroelektrischen Kondensator FC1 und FC2 verfügt, die
entlang der Bitleitungsrichtung ausgebildet sind, und die erste
Plattenleitung P/L1 auf der ersten Wortleitung W/L1 ausgebildet
ist und die zweite Plattenleitung P/L2 auf der zweiten Wortleitung
W/L2 ausgebildet ist.
-
Nun
wird der bekannte Speicher detaillierter erläutert. 4b zeigt dazu einen Schnitt entlang der Linie
I-I' in 4a.
-
Gemäß 4b ist der bekannte Speicher
mit Folgendem versehen: einem Substrat 51, auf dem ein
aktiver Bereich und ein Feldbereich festgelegt sind; einer ersten
Wortleitung 54 und einer zweiten Wortleitung 54a,
die über
dem aktiven Bereich und dem Feldbereich mit einer dazwischen angeordneten ersten
Isolierschicht 53 ausgebildet sind; ersten Source/Drain-Fremdstoffbereichen 55 und 56,
die auf beiden Seiten der ersten Wortleitung 54 ausgebildet sind;
zweiten Source/Drain-Fremdstoffbereichen (nicht dargestellt), die
auf beiden Seiten der zweiten Wortleitung 54a ausgebildet
sind; einer zweiten Isolierschicht 57, die auf der gesamten
Fläche
einschließlich
der ersten und zweiten Wortleitung 54 und 54a ausgebildet
ist, mit einem Kontaktloch, das den ersten Drainfremdstoffbereich 56 freilegt;
einer ersten Kontaktpfropfenschicht 58a, die in das Kontaktloch
eingefüllt
ist; einer ersten Metallschicht 59, die die erste Kontaktpfropfenschicht 58a und
die erste Bitleitung (nicht dargestellt) verbindet; einen dritten Isolierschicht 60,
die auf der gesamten Oberfläche einschließlich der
ersten Metallschicht 59 ausgebildet ist und ein Kontaktloch
aufweist, das den ersten Sourcefremdstoffbereich 55 freilegt;
einer zweiten Kontaktpfropfenschicht 62, die in das Kontaktloch eingefüllt ist;
einer Barrieremetallschicht 63, die elektrisch mit der
zweiten Kontaktpfropfenschicht 62 verbunden ist und sich
ausgehend von der ersten zur zweiten Wortleitung 54a erstreckt;
einer unteren Elektrode 64 des ersten ferroelektrischen
Kondensators FC1, die auf der Barrieremetallschicht 63 ausgebildet
ist; einem ferroelektrischen Film 65 und einer oberen Elektrode 66 des
zweiten ferroelektrischen Kondensators, die auf die untere Elektrode 54 des ersten
ferroelektrischen Kondensators 64 aufeinanderfolgend aufgestapelt
sind; einer vierten Isolierschicht 67, die auf der gesamten
Fläche
einschließlich
der oberen Elektrode 66 des zweiten ferroelektrischen Kondensators
hergestellt wurde, einer ersten Plattenleitung 68, die über der
ersten Wortleitung 54 hergestellt wurde und durch die erste
Isolierschicht hindurch elektrisch mit der oberen Elektrode 66 des ersten
ferroelektrischen Kondensators FC1 verbunden ist; und einer zweiten
Plattenleitung 68a, die über der zweiten Wortleitung 54a beabstandet
von der ersten Plattenleitung 68 ausgebildet ist.
-
Nun
wird ein Verfahren zum Herstellen des bekannten Speichers an Hand
der Schnitte entlang der Linie I-I' in 4a der 5a–5f zum
Veranschaulichen von Schritten des Herstellverfahrens erläutert. Wie
es in 5a dargestellt
ist, wird ein Teil eines Halbleitersubstrats 51 weggeätzt, um
einen Graben auszubilden, und in diesen wird ein Isolierfilm eingefüllt, um
eine Bauteil-Isolierschicht 52 auszubilden. Auf dem Substrat
wird im aktiven Bereich einschließlich der Bauteil-Isolierschicht 52 eine
erste Isolierschicht 53 ausgebildet. Auf der ersten Isolierschicht 53 wird
eine Wortleitungsmaterialschicht hergestellt und strukturiert, um
erste und zweite Wortleitungen 54 und 54a mit
festen Intervallen auszubilden. Wie es in 4b dargestellt ist, werden die Wortleitungen 54 und 54a als
Masken beim Implantieren von Fremdstoffionen zum Ausbilden eines
Sourcefremdstoffbereichs 55 und eines Drainfremdstoffbereichs 56 von
einem Leitungstyp entgegengesetzt zu dem des Substrats 51 verwendet.
-
Die
Source/Drain-Bereiche 55 und 56 sind Source/Drain-Fremdstoffbereiche
des ersten Transistors T1, der die erste Wortleitung 54 als
Gateelektrode verwendet. Dann wird auf der gesamten Oberfläche des
Substrats 51 einschließlich
der ersten und zweiten Wortleitungen 54 und 54a eine
zweite Iso lierschicht 55 hergestellt. Auf die zweite Isolierschicht 55 wird
eine Fotoresistschicht (nicht dargestellt) aufgetragen und strukturiert,
und die strukturierte Fotoresistschicht wird als Maske beim selektiven Ätzen der zweiten
Isolierschicht 55 zum Ausbilden eines den Drainfremdstoffbereich 56 freilegenden
Kontaktlochs 58 verwendet. Wie es in 5c dargestellt ist, wird in das Kontaktloch
ein leitendes Material eingefüllt,
um eine erste Kontaktpfropfenschicht 58a auszubilden, und
es wird eine erste Metallschicht 59 hergestellt, die die
erste Kontaktpfropfenschicht 58a und die erste Bitleitung
B/L1 verbindet. In diesem Fall wird, was jedoch nicht dargestellt
ist, die zweite Bitleitung B/L2 elektrisch mit dem Drainfremdstoffbereich
des zweiten Transistors T2 verbunden. Wie es in 5d dargestellt ist, wird auf der gesamten
Oberfläche
einschließlich
der ersten Metallschicht 59 eine dritte Isolierschicht 60 hergestellt.
Eine auf die dritte Isolierschicht 60 aufgetragene Fotoresistschicht
(nicht dargestellt) wird strukturiert und als Maske beim selektiven Ätzen der
dritten Isolierschicht verwendet, um ein den Sourcefremdstoffbereich 55 freilegendes
Kontaktloch 61 auszubilden. Wie es in 5e dargestellt ist, wird ein leitendes
Material in das Kontaktloch 61 eingefüllt, um eine zweite Kontaktpfropfenschicht 62 zu
bilden, die elektrisch mit dem Sourcefremdstoffbereich 55 verbunden
ist. Es wird eine Barrieremetallschicht 63 hergestellt,
die elektrisch mit der zweiten Kontaktpfropfenschicht 62 zu
verbinden ist, und auf der Barrieremetallschicht 63 werden
aufeinanderfolgend eine untere Elektrode 64 des ersten
ferroelektrischen Kondensators FC1, ein ferroelektrischer Film 65 und
eine obere Elektrode 66 des ersten ferroelektrischen Kondensators
hergestellt. Wie es in 5f dargestellt
ist, wird eine vierte Isolierschicht 67 auf der oberen
Elektrode 66 des ersten ferroelektrischen Kondensators
hergestellt und durch Fotolithografie selektiv geätzt, um
ein Kontaktloch auszubilden, das einen Teil der oberen Elektrode 66 des
ers ten ferroelektrischen Kondensators freilegt. Auch wird durch das
Herstellen einer ersten Plattenleitung 68, die durch das
Kontaktloch hindurch mit der oberen Elektrode 66 des ersten
ferroelektrischen Kondensators verbunden ist, der obige bekannte
Prozess zum Herstellen eines Speichers abgeschlossen. Das nicht
erläuterte
Bezugszeichen 68a kennzeichnet eine zweite Plattenleitung.
-
Jedoch
bestehen beim bekannten Speicher und dem bekannten Verfahren zum
Herstellen desselben die folgenden Probleme:
- – erstens
führt das
Erfordernis, die untere Elektrode eines Kondensators zum Erhöhen der
Schnittfläche
derselben dicker auszubilden, um die erforderliche Kapazität zu gewährleisten,
zum Problem, dass das Ätzen
der unteren Elektrode schwierig ist, da sie aus Metall besteht.
Demgemäß besteht
eine Beschränkung
hinsichtlich des Sicherstellens der Kapazität, was von einer Begrenzung
beim Herstellen der dickeren unteren Elektrode des Kondensators
herrührt.
- – zweitens
ist der Herstellprozess sehr schwierig, da die Plattenleitung in
einem kleinen Raum hergestellt werden sollte, um für den erforderlichen Abstand
zum Unterscheiden der Plattenleitung von einer Wortleitung in einer
benachbarten Zelle zu sorgen, da in jeder Einheitszelle eine Wortleitung
und eine Plattenleitung hergestellt werden.
- – drittens
ist eine Zunahme der RC-Verzögerung einer
Teilwortleitung nicht günstig,
wenn ein schneller Speicher zu realisieren ist.
-
Daher
wurde ein herkömmlicher
Speicher vom 2T/2C-Typ entwickelt, dessen Einheitszelle die in 6 gezeigte Schaltung aufweist
und über
Folgendes verfügt:
eine erste Teilwortleitung SWL1 und eine zweite Teilwortleitung
SWL2, die voneinander beabstandet sind und in Zeilenrichtung verlaufen; eine
erste Bitleitung B/L1 und eine zweite Bitleitung B/L2, die die erste
und zweite Teilwortleitung SWL1 und SWL2 schneidend ausgebildet
sind; einen ersten Transistor T1, dessen Gate mit der ersten Teilwortleitung
SWL1 verbunden ist und dessen Drain mit der ersten Bitleitung B/L1
verbunden ist; einen ersten ferroelelektrischen Kondensator FC1,
der zwischen die Source des ersten Transistors 21 und die
zweite Teilwortleitung SWL2 geschaltet ist; einen zweiten Transistor
T2, dessen Gate mit der zweiten Teilwortleitung SWL2 verbunden ist
und dessen Drain mit der zweiten Bitleitung B/L2 verbunden ist;
und einen zweiten ferroelektrischen Kondensator FC2, der zwischen
die Source des zweiten Transistors T2 und die erste Teilwortleitung
SWL1 geschaltet ist.
-
Unter
Bezugnahme auf 7 wird
nun das Betriebsprinzip dieses herkömmlichen Speichers erläutert.
-
Gemäß 7 verfügt der Speicher über eine Anzahl
von Teilwortleitungspaaren mit jeweils einer ersten und einer zweiten
Teilwortleitung SWL1 und SWL2, die in Zeilenrichtung verlaufen;
eine Anzahl von Paaren von Bitleitungen B/L1 und B/L2, die jeweils
einander benachbart sind und in einer die Teilwortleitungspaare
schneidenden Richtung verlaufen; und einen Leseverstärker SA,
der zwischen dem Paar von Bitleitungen ausgebildet ist, um Daten
von diesen zu erfassen und die Daten an eine Datenleitung DL oder
eine inverse Datenleitung/DL zu liefern. Ferner existieren eine
Leseverstärker-Aktivierungseinheit
zum Liefern eines Aktivierungssignals SEN zum Aktivieren der Leseverstärker SA
sowie ein Auswählschalter
CS zum selektiven Schalten der Bitleitungen und der Datenleitungen.
-
Nun
wird die Funktion des Speichers unter Bezugnahme auf das in 2 dargestellte zeitbezogene
Diagramm erläutert.
-
Gemäß 8 ist T0 eine Periode vor
dem Aktivieren der ersten und zweiten Teilwortleitung SWL1 und SWL2
auf H(hoch), wenn alle Bitleitungen auf einen Pegel vorab geladen
werden. T1 ist eine Periode, in der sowohl die erste als auch die
zweite Teilwortleitung SWL1 und SWL2 auf H sind, wenn ein Datenwert
im ferroelektrischen Kondensator an die Bitleitung übertragen
wird, um deren Pegel zu ändern.
In diesem Fall kommt es, da zwischen die Bitleitung und die Teilwortleitung
elektrische Felder entgegengesetzter Polaritäten gelegt werden, in einem ferroelektrischen
Kondensator, in dem ein logisch hoher Datenwert gespeichert ist,
zu einer Zerstörung der
Polaritäten
des ferroelektrischen Materials, was zum Fließen eines hohen Stroms führt, durch
den in der Bitleitung eine hohe Spannung induziert wird. Im Gegensatz
hierzu kommt es in einem ferroelektrischen Kondensator, in dem ein
logisch niedriger Datenwert gespeichert ist, zu keiner Zerstörung der
Polaritäten
des ferroelektrischen Materials, da an die Bitleitung und die Teilwortleitung
elektrische Felder derselben Polarität angelegt werden, was bewirkt, dass
ein kleinerer Strom fließt,
der eine ziemlich niedrige Spannung in der Bitleitung induziert.
Wenn der Zellendatenwert angemessen auf die Bitleitung geladen ist,
wird das Leseverstärker-Aktivierungssignal SEN
zum Aktivieren des Leseverstärkers
auf hoch überführt, um
den Bitleitungspegel zu verstärken.
Da der logische Datenwert H in der Zelle mit zerstörter Polarität nicht
wiederhergestellt werden kann, wenn sich die erste und zweite Teilwortleitung
SWL1 und SWL2 auf hohem Potential befinden, wird ein solcher logischer
Datenwert H in folgenden Perioden T2 und T3 wiederhergestellt. T2
ist eine Periode, in der die erste Teilwortleitung SWL1 auf niedrig überführt wird und
die zweite Teilwortleitung auf hoch gehalten wird, wenn sich der
zweite Transistor T2 im eingeschalteten Zustand befindet. Wenn in
diesem Fall die Bitleitung hoch ist, wird ein hoher Datenwert an
eine der Elektro den des zweiten ferroelektrischen Kondensators FC2 übertragen,
um zwischen dem niedrigen Zustand der ersten Teilwortleitung SWL1
und dem hohen Pegel der Bitleitung den logischen Zustand 1 wiederherzustellen.
T3 ist eine Periode, in der die erste Teilwortleitung SWL1 erneut
auf hoch überführt wird
und die zweite Teilwortleitung SWL2 auf niedrig überführt wird, wenn sich der erste
Transistor T1 im eingeschalteten Zustand befindet. In diesem Fall wird,
wenn sich die Bitleitung auf hohem Pegel befindet, der hohe Datenwert
an eine der Elektrode des ersten ferroelektrischen Kondensators
FC1 übertragen,
um zwischen dem niedrigen Pegel der zweiten Teilwortleitung SWL2
und dem hohen Pegel der Bitleitung den logischen Wert 1 wiederherzustellen.
-
Die
DE 198 46 264 A1 betrifft
einen eben beschriebenen nichtflüchtigen
ferroelektrischen Speicher vom Typ 2T/2C. Hierbei bilden die erste
und zweite Teilwortleitung die Gateelektrode des ersten beziehungsweise
zweiten Transistors. Ferner bildet die zweite Teilwortleitung die
untere Elektrode des ersten ferroelektrischen Kondensators, wobei
dessen obere Elektrode mit einem Source- oder Drainbereich durch
ein Kontaktloch hindurch verbunden ist. In entsprechender Weise
bildet die erste Teilwortleitung die untere Elektrode des zweiten
ferroelektrischen Transistors, dessen obere Elektrode entsprechend
des ersten ferroelektrischen Kondensators ausgebildet ist.
-
Die
DE 132 311 A1 (Stand
der Technik nach PatG §3(2))
beschreibt ebenfalls einen nichtflüchtigen ferroelektrischen Speicher
vom 2T/2C-Typ, wie er oben beschrieben wurde, mit einem Kondensator, dessen
untere Elektrode in einem Kontaktloch in einer Isolationsschicht
angeordnet und über
ein entlang der Isolationsschicht verlaufendes Leitungselement und über eine
sich durch zwei weitere Isolationsschichten hindurch erstreckende
Kontaktpropfenschicht mit einem Source- oder Drainbereich eines zugeordneten
Transistors verbunden ist. Hierbei ist die obere Elektrode des Kondensators
mit einer entsprechenden Teilwortleitung über eine Metallverbindung in
einem Randbereich, nicht in einem Zellenbereich, elektrisch verbunden.
-
Der
Erfindung liegt die Aufgabe zugrunde, einen nichtflüchtigen
ferroelektrischen Speicher und ein Verfahren zur Herstellung desselben
zu schaffen, durch die der Herstellungsprozess vereinfachbar ist und
die Kondensatorfläche
vergrößert werden
kann, um eine hohe Packungsdichte von Bauelementen zu erzielen.
-
Diese
Aufgabe ist hinsichtlich des Speichers durch die Lehren der beigefügten unabhängigen Ansprüche 1 und
3 sowie hinsichtlich des Verfahrens durch die Lehren der beigefügten unabhängigen Ansprüche 9 und
14 gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung werden
in den Unteransprüchen
dargelegt.
-
Die
Erfindung wird im Folgenden beispielsweise anhand der Zeichnungen
näher erläutert. Es zeigen:
-
1 zeigt
die Hystereseschleife eines üblichen
ferroelektrischen Materials;
-
2 zeigt
das System einer Einheitszelle eines bekannten nichtflüchtigen
ferroelektrischen Speichers;
-
3a und 3b zeigen
jeweils ein zeitbezogenes Diagramm zum Betrieb des bekannten Speichers
sowie einer Schaltung zum Ansteuern desselben im Schreib- bzw. Lesemodus;
-
4a zeigt
das Layout eines bekannten Speichers;
-
4b zeigt
einen Schnitt entlang der Linie I-I' in 4a;
-
5a bis 5f sind
Schnitte entlang der Linie I-I' in 4a zum
Erläutern
eines bekannten Verfahrens zum Herstellens des bekannten Speichers;
-
6 zeigt
die Schaltung einer Einheitszelle eines bekannten Speichers vom
2T/2C-Typ;
-
7 zeigt
die Schaltung des bekannten nichtflüchtigen Speichers vom 2T/2C-Typ;
-
8 zeigt
ein zeitbezogenes Diagramm zum Erläutern des Betriebs des bekannten
Speichers vom 2T/2C-Typ;
-
9 zeigt
das Layout eines Speichers gemäß einem
ersten bevorzugten Ausführungsbeispiel der
Erfindung;
-
10 zeigt
einen Schnitt entlang der Linie I-I' in 9;
-
11a bis 11h und 12a bis 12h zeigen
Layouts bzw. Schnittansichten zum Erläutern von Schritten bei der
Herstellung des Speichers gemäß dem ersten
bevorzugten Ausführungsbeispiel;
-
13 zeigt
einen Schnitt durch einen Speicher gemäß einem zweiten bevorzugten
Ausführungsbeispiel
der Erfindung;
-
14a bis 14h sind
Schnittansichten zum Erläutern
von Schritten bei der Herstellung des Speichers gemäß dem zweiten
bevorzugten Ausführungsbeispiel;
-
15 zeigt
eine Schnittansicht eines Speichers gemäß einem dritten bevorzugten
Ausführungsbeispiel
der Erfindung;
-
16a bis 16g zeigen
Layouts zum Erläutern
von Schritten bei der Herstellung eines Speichers gemäß einem
dritten bevorzugten Ausführungsbeispiel
der Erfindung;
-
17a bis 17g zeigen
jeweils einen Schnitt entlang einer Linie I-I' in den 16a bis 16g;
-
18 zeigt
einen Schnitt durch einen Speicher gemäß einem vierten bevorzugten
Ausführungsbeispiel
der Erfindung und;
-
19a bis 19g sind
Schnittansichten zum Erläutern
von Schritten bei der Herstellung des Speichers gemäß dem vierten
bevorzugten Ausführungsbeispiel.
-
Gemäß dem in 9 dargestellten
Layout eines Speichers gemäß einem
ersten bevorzugten Ausführungsbeispiel
der Erfindung verfügt
dieser über
einen ersten aktiven Bereich 100, einen zweiten aktiven
Bereich 100a, der asymmetrisch zum Ersteren ausgebildet
ist und von diesem beabstandet ist; eine erste Gateelektrode 123,
die auf einem Substrat mit dem ersten aktiven Bereich über diesem
ausgebildet ist; eine zweite Gateelektrode 123a, die auf dem
Substrat über
dem zweiten aktiven Bereich ausgebildet ist; eine erste Elektrode 127 des
ersten ferroelektrischen Kondensators, die auf einer Seite der ersten
Gateelektrode mit dem Substrat verbunden ist; eine erste Elektrode 127a des
zweiten ferroelektrischen Kondensators, die auf einer Seite der
zweiten Gateelektrode mit dem Substrat verbunden ist; ferroelektrische
Schichten 128 und 128a, die jeweils auf den ersten
Elektroden ausgebildet sind; eine erste Metallleitung 130,
die eine zweite Elektrode des zweiten ferroelektrischen Kondensators
ist und mit der ersten Gateelektrode verbunden ist; eine zweite
Metallleitung 130a, die eine zweite Elektrode des ersten ferroelektrischen
Kondensators ist und mit der zweiten Gateelektrode verbunden ist;
eine erste Bitleitung 133, die in einer die erste und zweite
Metallleitung schneidenden Richtung ausgebildet ist und mit der anderen
Seite der ersten Gateelektrode verbunden ist; und eine zweite Bitleitung 133a,
die in einer die erste und zweite Metallleitung schneidenden Richtung
ausgebildet ist und mit der anderen Seite der zweiten Gateelektrode
verbunden ist. Die erste Metallleitung 130 verbindet elektrisch
die erste Gateelektrode 123 und die zweite Elektrode des
zweiten ferroelektrischen Kondensators, um als erste Teilwortleitung
SWL1 zu dienen. Außerdem
verbindet die zweite Metallleitung 130a elektrisch die
zweite Gateelektrode 123a und die zweite Elektrode des ersten
ferroelektrischen Kondensators, um als zweite Teilwortleitung SWL2
zu dienen.
-
Gemäß der zu 9 gehörenden Schnittansicht
der 10 verfügt
der Speicher gemäß dem ersten
bevorzugten Ausführungsbeispiel über ein Halbleitersubstrat 120,
in dem ein erster aktiver Bereich und ein Feldbereich ausgebildet
sind; eine erste Gateelektrode 123, die auf dem Substrat über dem aktiven
Bereich ausgebildet ist; einen ersten Sourcebereich 124 und
einen ersten Drainbereich 125, die im Substrat zu beiden
Seiten der ersten Gateelektrode ausgebildet sind; eine erste Isolierschicht 126 mit einem
ersten, die erste Gateelektrode 123 freilegenden Kontaktloch
und einem zweiten, den ersten Sourcebereich 124 freilegenden
Kontaktloch; eine erste Elektrode 127 des ersten ferroelektrischen Kondensators,
die auf der Innenseite des zweiten Kontaktlochs ausgebildet ist;
eine ferroelektrische Schicht 128 zur Verwendung beim ersten
ferroelektrischen Kondensator, die auf der ersten Elektrode ausgebildet
ist; eine erste Metallleitung 130, die eine zweite Elektrode
des zweiten ferroelektrischen Kondensators ist und durch das erste
Kontaktloch hindurch mit der ersten Gateelektrode 123 verbunden ist;
eine zweite Metallleitung 130a, die zur Verwendung beim
ersten ferroelektrischen Kondensator auf der ferroelektrischen Schicht 128 ausgebildet
ist und mit der zweiten Gateelektrode (nicht dargestellt) verbunden
ist; und eine erste Bitleitung 133, die elektrisch mit
dem ersten Drainbereich 125 verbunden ist. Es ist zwar
in der Zeichnung nicht dargestellt, jedoch existiert ein zweiter
aktiver Bereich, der vom ersten aktiven Bereich getrennt ist, wobei
auf dem Substrat über
diesem zweiten aktiven Bereich eine zweite Gateelektrode ausgebildet
ist.
-
Die
erste Elektrode des zweiten ferroelektrischen Kondensators ist so
ausgebildet, dass ein zweiter Sourcebereich auf einer Seite der
zweiten Gateelektrode angeschlossen ist, und auf dieser ersten Elektrode
existiert eine ferroelektrische Schicht zur Verwendung beim zweiten
ferroelektrischen Kondensator. Außerdem existiert eine zweite
Bitleitung, die mit dem zweiten Drainbereich auf einer Seite der zweiten
Gateelektrode verbunden ist. Demgemäß verbindet die erste Metallleitung 130 elektrisch
die erste Gateleitung und die zweite Elektrode des zweiten ferroelektrischen
Kondensators, und die zweite Metallleitung 130a verbindet
elektrisch die zweite Gateelektrode und die zweite Elektrode des
ersten ferroelektrischen Kondensators. Schließlich dient die erste Metallleitung 130 als
erste Teilwortleitung SWL1 und die zweite Metallleitung 130a dient
als zweite Teilwortleitung SWL2. Außerdem verfügt zwar das in der Zeichnung
dargestellte Ausführungsbeispiel über nur
eine erste Gateelektrode und nur eine zweite Gateelektrode, da es
sich um das Layout für eine
Einheitszelle handelt, jedoch verfügt ein tatsächliches Zellenarray über eine
Vielzahl erster und zweiter Gateelektroden. Demgemäß dient
die erste Metallleitung 130 als erste Teilwortleitung SWL1,
die elektrisch die erste Gateelektrode 123 mit anderen ersten
Gateelektroden verbindet, die an derselben Leitung in Zeilenrichtung
angeordnet sind, und zweite Metallleitung 130a dient als
zweite Teilwortleitung SWL2, die elektrisch die zweite Gateelektrode
mit anderen Gate elektroden an derselben Leitung in der Zeilenrichtung
verbindet.
-
Nun
wird ein Verfahren zum Herstellen eines Speichers gemäß dem ersten
bevorzugten Ausführungsbeispiel
der Erfindung an Hand der Layouts der 11a bis 11h und der zugehörigen Schnittansichten der 12a bis 12h erläutert, die
jeweilige Schnitte entlang Linien I-I' in den jeweiligen 11a bis 11h sind.
-
Gemäß 11a werden in einem Halbleitersubstrat von erstem
Leitungstyp aktive Bereiche 100 und 100a asymmetrisch
und parallel zueinander ausgebildet. Der andere Bereich als der
der aktiven Bereiche ist ein Feldbereich (Bauelement-Isolierschicht),
der durch Grabenisolation hergestellt wird.
-
Wie
es in 11b dargestellt ist, wird auf
der gesamten Fläche
des Substrats einschließlich
der aktiven Bereiche 100 und 100a sowie des Feldbereichs
ein Gateelektrodenmaterial abgeschieden und strukturiert, um eine
erste Gateelektrode 123 und eine zweite Gateelektrode 123a eines
ersten Transistors T1 und eines zweiten Transistors T2 auszubilden.
Dann werden, was jedoch nicht dargestellt ist, Fremdstoffionen von
einem Leitungstyp entgegengesetzt zu dem des Substrats zu beiden
Seiten der ersten Gateelektrode 123 in das Substrat implantiert,
um erste Source/Drain-Bereiche und gleichzeitig zweite Source/Drain-Bereiche
im Substrat zu beiden Seiten der zweiten Gateelektrode 123a auszubilden.
Dann wird auf der gesamten Fläche
einschließlich
der ersten und zweiten Gateelektrode 123 und 123a eine erste
Isolierschicht (nicht dargestellt) hergestellt, in der Kontaktlöcher ausgebildet
werden, um die Fremdstoffbereiche (erster und zweiter Sourcebereich)
auf einer Seite der jeweiligen Gateelektrode 123 bzw. 123a freizulegen.
Außerdem
wird auf der gesamten Fläche
einschließlich
den Kontaktlöchern eine erste
leitende Schicht zum Bilden einer ersten Elektrode des ferroelektrischen
Kondensators hergestellt. Unter der ersten leitenden Schicht kann
eine Barrieremetallschicht aus TiN, RuO2,
IrO2 oder PtSi2 hergestellt
werden. Die erste leitende Schicht kann aus Pt, Ir oder Ru hergestellt
werden.
-
So
wird, nach dem Herstellen der ersten leitenden Schicht oder nach
dem Herstellen derselben auf einer Barrieremetallschicht, wie in 11c dargestellt, die erste leitende Schicht durch
CMP (chemisch-mechanisches Polieren) oder Rückätzen eingeebnet, um die erste
leitende Schicht nur im Kontaktloch zu belassen, um eine erste Elektrode 127 des
ersten ferroelektrischen Kondensators und eine erste Elektrode 127a des
zweiten ferroelektrischen Kondensators zu erzeugen.
-
Dann
wird, wie es in 11d dargestellt ist, eine Schicht
eines ferroelektrischen Materials auf der gesamten Fläche des
Substrats einschließlich
den ersten Elektroden 127 und 127a der ferroelektrischen Kondensatoren
hergestellt und so strukturiert, dass die Schicht des ferroelektrischen
Materials nur auf den ersten Elektroden 127 und 127a verbleibt,
um eine ferroelektrische Schicht 128 zur Verwendung beim
ersten ferroelektrischen Kondensator und eine ferroelektrische Schicht 128a zur
Verwendung beim zweiten ferroelektrischen Kondensator zu erzeugen. In
diesem Fall werden die ferroelektrischen Schichten 128 und 128a so
strukturiert, dass sie angemessene Flächen aufweisen, die dazu ausreichen,
die ersten Elektroden 127 und 127a zu bedecken.
-
Wie
es in 11e dargestellt ist, wird auf
die gesamte Fläche
einschließlich
den ferroelektrischen Schichten 128 und 128a eine
Fotoresistschicht (nicht dargestellt) aufgetragen und durch Belichten
und Entwickeln strukturiert, um die erste Isolierschicht zu ätzen, bis
die erste und zweite Gateelektrode 123 und 123a freigelegt
sind, um Kontaktlöcher
zu bilden. Dann wird, wie es in 11f dargestellt
ist, eine zweite Metallschicht auf den ferroelektrischen Schichten 128 und 128a einschließlich den
Kontaktlöchern
hergestellt und strukturiert, um eine erste Metallleitung 130,
die zweite Elektrode des zweiten ferroelektrischen Kondensators,
die mit der ersten Gateelektrode 123 verbunden ist, und
eine zweite Metallleitung 130a, die zweite Elektrode des
ersten ferroelektrischen Kondensators, die mit der zweiten Gateelektrode 123a verbunden
ist, herzustellen. In diesem Fall dient die erste Metallleitung 130 als
erste Teilwortleitung SWL1, und die zweite Metallleitung 130a dient
als zweite Teilwortleitung SWL2. Die erste und zweite Metallleitung 130 und 130a werden
in einer die aktiven Bereiche schneidenden Richtung hergestellt.
-
Dann
wird, wie es in 11g dargestellt ist, auf der
gesamten Fläche
des Substrats einschließlich
den ersten und zweiten Metallleitungen 130 und 130a eine
zweite Isolierschicht (nicht dargestellt) hergestellt, und diese
zweite Isolierschicht und die erste Isolierschicht werden durch Ätzen unter
Verwendung eines Fotoprozesses entfernt, bis die Fremdstoffbereiche
(erster und zweiter Drainbereich) auf den einen Seiten der ersten
und zweiten Gateelektrode 123 und 123a freigelegt
sind, um einen ersten und einen zweiten Kontakt 132 und 132a zu
erzeugen.
-
Dann
wird der Fertigungsprozess für
den Speicher gemäß dem ersten
bevorzugten Ausführungsbeispiel
der Erfindung dadurch fertiggestellt, dass, wie es in 11h dargestellt ist, erste und zweite Bitleitungen 133 und 133a hergestellt
werden, die über
den ersten und zweiten Bitleitungskontakt 132 und 132a in
Kontakt mit den Fremdstoffbereichen stehen.
-
Nun
wird ein Verfahren zum Herstellen eines Speichers gemäß dem ersten
bevorzugten Ausführungsbeispiel
unter Bezugnahme auf die 12a bis 12h erläutert.
-
Gemäß 12a werden in einem Halbleitersubstrat 120 aktive
Bereiche und ein Feldbereich 121 ausgebildet. Der Feldbereich
wird dabei durch Grabenisolation hergestellt.
-
Wie
es in 12b dargestellt ist, werden
auf dem Substrat 120 über
den aktiven Bereichen und dem Feldbereich eine erste Gateelektrode 123 und eine
zweite Gateelektrode (nicht dargestellt) hergestellt, wobei dazwischen
ein Gateisolierfilm 122 angeordnet wird. Dann werden die
erste und zweite Gateelektrode 123 und 123a als
Masken beim Implantieren von Fremdstoffionen zum Ausbilden erster Source/Drain-Bereiche 124 und 125 sowie
zweiter Source/Drain-Bereiche 124a und 125a (nicht
dargestellt) in das Substrat implantiert.
-
Wie
es in 12c dargestellt ist, wird eine erste
Isolierschicht 126 auf der gesamten Fläche einschließlich der
ersten und zweiten Gateelektrode 123 und 123a hergestellt.
In diesem Fall ist die erste Isolierschicht 126 eine ILD(interlayer
dielectric = Zwischenschicht-Dielektrikum)-Schicht. Danach wird
die erste Isolierschicht 126 durch CMP eingeebnet und entfernt,
um den ersten Sourcebereich 124 und den zweiten Sourcebereich 124a (nicht
dargestellt) freizulegen, um Kontaktlöcher auszubilden. Es wird eine erste
leitende Schicht zur Verwendung als erste Elektroden der ferroelektrischen
Kondensatoren auf der gesamten Fläche einschließlich der
ersten Isolierschicht 126 hergestellt, und es werden eine
erste Elektrode 127 des ersten ferroelektrischen Kondensators
und eine erste Elektrode 127a (nicht dargestellt) des zweiten
ferroelektrischen Kondensators durch CMP oder Rückätzen ausgebildet. In diesem Fall
kann nur die erste leitende Schicht aus dem ersten Elektrodenmaterial
der ersten ferroelektrischen Kondensatoren hergestellt werden, oder
es kann zusätzlich
eine Barrieremetallschicht unter der ersten leitenden Schicht hergestellt
werden. Die erste leitende Schicht kann aus Pt, Ir und Ru hergestellt
werden, und die Barrieremetallschicht kann aus TiN, RuO2, IrO2 oder PtSi2 hergestellt
werden. Die erste leitende Schicht wird dabei durch Sputtern oder
CVD hergestellt, und die Barrieremetallschicht/erste leitende Schicht
werden ebenfalls durch Sputtern oder CVD hergestellt.
-
Wie
es in 12d dargestellt ist, werden eine
erste ferroelektrische Schicht 128 und eine zweite ferroelektrische
Schicht 128a (nicht dargestellt) auf der ersten Elektrode 127 des
ersten ferroelektrischen Kondensators bzw. der ersten Elektrode 127a des zweiten
ferroelektrischen Kondensators in solcher Weise hergestellt, dass
diese Elektroden angemessen bedeckt werden.
-
Wie
es in 12e dargestellt ist, wird auf
die gesamte Fläche
des Substrats einschließlich
der ersten und zweiten ferroelektrischen Schicht 128 und 128a eine
Fotoresistschicht aufgetragen, die durch Fotoätzen rückgeätzt wird, um ein die Oberseite
der ersten Gateelektrode 123 freilegendes Kontaktloch 129 und
ein die Oberseite der zweiten Gateelektrode (nicht dargestellt)
freilegendes Kontaktloch (nicht dargestellt) auszubilden.
-
Wie
es in 12f dargestellt ist, werden
eine erste Metallleitung, eine zweite Elektrode des zweiten ferroelektrischen
Kondensators, die durch das Kontaktloch 123 hindurch mit
der ersten Gateelektrode 127 verbunden ist, und eine zweite
Metallleitung 130a, eine zweite Elektrode des ersten ferroelektrischen
Kondensators, die mit der zweiten Gateelektrode 123a verbunden
ist, hergestellt. In diesem Fall sind die erste Metallleitung 130 und
die zweite Metallleitung 130a voneinander beabstandet.
Zwar zeigt die Zeichnung nur eine Einheitszelle, weswegen nur eine
erste und eine zweite Gateelektrode dargestellt sind, jedoch existiert
in einem tatsächlichen
Zellenarray eine Vielzahl erster und zweiter Gateelektroden. Demgemäß dient
die erste Metallleitung 130 als erste Teilwortleitung SWL1,
die die erste Gateelektrode 123 mit anderen ersten Gateelektroden
verbindet, die an derselben Leitung in Zeilenrichtung angeordnet
sind, und die zweite Metallleitung 130a dient auch als
zweite Teilwortleitung SWL2, die elektrisch die zweite Gateelektrode
mit anderen zweiten Gateelektroden verbindet, die an derselben Leitung
in Zeilenrichtung ausgebildet sind. Die erste und die zweite Metallleitung 130 und 130a werden
in einer die aktiven Bereiche schneidenden Richtung hergestellt.
-
Wie
es in 12g dargestellt ist, wird eine zweite
Isolierschicht 131 auf der gesamten Fläche einschließlich den
ersten und zweiten Metallleitungen 130 und 130a hergestellt,
und deren Oberfläche wird
durch CMP oder Rückätzen eingeebnet.
Dann werden die zweite Isolierschicht 131 und die erste Isolierschicht 126 selektiv
geätzt,
bis der erste Drainbereich 125 auf einer Seite der ersten
Gateelektrode 123 und der zweite Drainbereich (nicht dargestellt) auf
einer Seite der zweiten Gateelektrode (nicht dargestellt) freigelegt
sind, um einen ersten Bitleitungskontakt 132 und einen
zweiten Bitleitungskontakt (nicht dargestellt) herzustellen.
-
Wie
es in 12h dargestellt ist, wird ein Verfahren
zum Herstellen eines Speichers gemäß dem ersten bevorzugten Ausführungsbeispiel
dadurch fertiggestellt, dass eine erste Bitleitung 133 in einer
die erste Metallleitung 130 schneidenden Richtung hergestellt
und durch den ersten Bitleitungskontakt 132 elektrisch
mit dem ersten Drainbereich 125 verbunden wird, und eine
zweite Bitleitung (nicht dargestellt) hergestellt wird, die durch
den zweiten Bitleitungskontakt (nicht dargestellt) elektrisch mit
dem zweiten Drainbereich (nicht dargestellt) verbunden ist.
-
Nun
werden ein Speicher und ein Verfahren zum Herstellen desselben gemäß einem
zweiten bevorzugten Ausführungsbeispiel
der Erfindung an Hand der 13 erläutert, die
einen Schnitt durch diesen Speicher zeigt. Das Layout dieses Speichers ist
dasselbe wie beim ersten Ausführungsbeispiel, weswegen
die zugehörige
Erläuterung
weggelassen wird. Beim ersten Ausführungsbeispiel ist zur Herstellung
der ersten Elektroden der ferroelektrischen Kondensatoren CVD oder
Sputtern vorgeschlagen, jedoch ist beim zweiten Ausführungsbeispiel
dazu eine Sol-Gel-Prozess vorgeschlagen.
-
Gemäß 13 verfügt der Speicher
des zweiten bevorzugten Ausführungsbeispiels über ein Halbleitersubstrat 120,
in dem ein erster aktiver Bereich und ein Feldbereich ausgebildet
sind; eine auf dem aktiven Bereich des Substrats ausgebildete erste
Gateelektrode 123; einen ersten Sourcebereich 124 und
einen ersten Drainbereich 125, die zu beiden Seiten der
ersten Gateelektrode 123 ausgebildet sind; eine erste Isolierschicht 126 mit
einem ersten Kontaktloch, das die erste Gateelektrode 123 freilegt, und
einem zweiten Kontaktloch, das den ersten Sourcebereich 124 freilegt;
eine erste Elektrode 127 des ersten ferroelektrischen Kondensators,
die in das zweite Kontaktloch eingefüllt ist; eine auf der ersten Elektrode
hergestellte ferroelektrische Schicht 128 zur Verwendung
beim ersten ferroelektrischen Kondensator; eine Metallleitung 130,
eine zweite Elektrode des zweiten ferroelektrischen Kondensators,
die durch das erste Kontaktloch hindurch mit der ersten Gateelektrode 123 verbunden
ist; eine zweite Metallleitung 130a, eine zweite Elektrode
des ersten ferroelektrischen Kondensators, die mit der zweiten Gateelektrode
(nicht dargestellt) verbunden ist; und eine erste Bitleitung 133,
die elektrisch mit dem ersten Drainbereich 125 verbunden
ist.
-
Zwar
ist es in der Zeichnung nicht dargestellt, jedoch existiert ein
zweiter aktiver Bereich gesondert vom ersten aktiven Bereich, auf
dem die zweite Gateelektrode hergestellt wird. Eine erste Elektrode
des zweiten ferroelektrischen Kondensators wird so hergestellt,
dass sie auf einer Seite der zweiten Gateelektrode mit dem zweiten
Sourcebereich verbunden ist, und auf dieser ersten Elektrode wird
eine ferroelektrische Schicht zur Verwendung beim zweiten ferroelektrischen
Kondensator hergestellt. Außerdem wird
eine zweite Bitleitung hergestellt, die auf einer Seite der zweiten
Gateelektrode mit dem zweiten Drainbereich verbunden ist. Daher
verbindet die erste Metallleitung 130 elektrisch die erste
Gateelektrode 123 und die zweite Elektrode des zweiten
ferroelektrischen Kondensators, und die zweite Metallleitung 130a verbindet
elektrisch die zweite Gateelektrode und die zweite Elektrode des
ersten ferroelektrischen Kondensators. Dabei dient die erste Metallleitung 130 als
erste Teilwortleitung SWL1, und die zweite Metallleitung 130a dient
als zweite Teilwortleitung SWL2.
-
Nun
wird ein Verfahren zum Herstellen eines Speichers gemäß einem
zweiten bevorzugten Ausführungsbeispiel
der Erfindung unter Bezugnahme auf die 14a bis 14h erläutert.
-
Gemäß 14a werden in einem Halbleitersubstrat 120 ein
aktiver Bereich und ein Feldbereich 121 ausgebildet. Der
Feldbereich wird durch Grabenisolation hergestellt.
-
Wie
es in 14b dargestellt ist, werden
auf dem aktiven Bereich und dem Feldbereich des Substrats 120 eine
erste Gateelektrode 123 und eine zweite Gateelektrode 123a (nicht
dargestellt) hergestellt, wobei dazwischen ein Isolierfilm 122 angeordnet
wird. Die erste Gateelektrode 123 und die zweite Gateelektrode
werden beim Implantieren von Verunrei nigungsionen zum Erzeugen erster
Source/Drain-Bereiche 124 und 125 sowie zweiter
Source/Drain-Bereiche 124a und 125a (nicht dargestellt) im
Substrat zu beiden Seiten der ersten Gateelektrode 123 bzw.
der zweiten Gateelektrode als Masken verwendet.
-
Wie
es in 14c dargestellt ist, wird auf
der gesamten Fläche
einschließlich
der ersten Gateelektrode 123 und der zweiten Gateelektrode
eine erste Isolierschicht 12G als ILD-Schicht hergestellt, die dann durch
CMP eingeebnet und entfernt wird, bis der erste Sourcebereich 124 und
der zweite Sourcebereich freigelegt wird, um Kontaktlöcher zu
bilden. Auf der gesamten Fläche
einschließlich
der ersten Isolierschicht 126 wird eine erste leitende
Schicht zur Verwendung als erste Elektrode des ferroelektrischen
Kondensators durch einen Sol-Gel-Prozess hergestellt und durch CMP
oder Rückätzen eingeebnet,
um die erste Elektrode 127 des ersten ferroelektrischen
Kondensators und die erste Elektrode 127a (nicht dargestellt)
des zweiten ferroelektrischen Kondensators herzustellen. Beim Sol-Gel-Prozess
wird die erste leitende Schicht durch ein Feststoff-Abscheidungsverfahren
in festem Zustand abgeschieden und dann in den Gelzustand überführt, wodurch die
erste leitende Schicht vollständig
in das Kontaktloch eingefüllt
wird. Bei der Herstellung der ersten leitenden Schicht durch CVD
oder Sputtern, wie beim ersten Ausführungsbeispiel, wird diese
leitende Schicht nicht in das Kontaktloch eingefüllt sondern entlang der Innenfläche desselben
ausgebildet. Außerdem
kann vor dem Herstellen der ersten leitenden Schicht eine Barrieremetallschicht
hergestellt werden, wobei die erste leitende Schicht aus Pt, Ir,
Ru hergestellt wird und die Barrieremetallschicht aus TiN, RuO2, IrO2 oder PtSi2 hergestellt wird. Wenn die erste leitende
Schicht nach dem Herstellen der Barrieremetallschicht hergestellt
wird, wird die Letztere durch CVD oder Sputtern hergestellt und
die erste leitende Schicht wird durch einen Sol-Gel-Prozess hergestellt.
-
Wie
es in 14d dargestellt ist, werden
auf der ersten Elektrode 127 des ersten ferroelektrischen Kondensators
und der ersten Elektrode (nicht dargestellt) des zweiten ferroelektrischen
Kondensators eine erste ferroelektrische Schicht 128 und
eine zweite ferroelektrische Schicht 128a (nicht dargestellt)
so hergestellt, dass sie die genannten ersten Elektroden angemessen
bedecken.
-
Wie
es in 14e dargestellt ist, wird auf
die gesamte Fläche
des Substrats einschließlich
der ersten ferroelektrichen Schicht 128 und der zweiten
ferroelektrischen Schicht eine Fotoresistschicht aufgetragen, und
die erste Isolierschicht 126 wird durch Fotoätzen geätzt, um
ein die Oberfläche
der ersten Gateelektrode 126 freilegendes Kontaktloch 129 und ein
die Oberfläche
der zweiten Gateelektrode (nicht dargestellt) freilegendes Kontaktloch
(nicht dargestellt) auszubilden.
-
Wie
es in 14f dargestellt ist, werden
eine erste Metallleitung 130 und eine zweite Metallleitung 130a hergestellt,
die durch die Kontaktlöcher
hindurch jeweils mit der ersten Gateelektrode 123 bzw. der
zweiten Gateelektrode verbunden sind. Die erste Metallleitung 130 und
die zweite Metallleitung 130a werden mit festen Intervallen
hergestellt. Die Metallleitung 130 ist mit der ersten Gateelektrode 123 verbunden,
und sie wird als zweite Elektrode (obere Elektrode) des zweiten
ferroelektrischen Kondensators verwendet. Die zweite Metallleitung 130a ist
mit der zweiten Gateelektrode 123a verbunden, und sie wird
als zweite Elektrode des ersten ferroelektrischen Kondensators verwendet.
-
Zwar
zeigt die Zeichnung nur eine Einheitszelle, so dass nur eine erste
und eine zweite Gateelektrode dargestellt sind, jedoch existiert
bei einem tatsächlichen
Zellenarray eine Vielzahl erster und zweiter Gateelektroden. Demgemäß dient
die erste Metallleitung 130 als erste Teilwortleitung SWL1,
die die erste Gateelektrode 123 mit anderen ersten Gateelektroden
verbindet, die an derselben Leitung in Zeilenrichtung angeordnet
sind, und die zweite Metallleitung 130a dient auch als
zweite Teilwortleitung SWL2, die die zweite Gateelektrode elektrisch
mit anderen zweiten Gateelektroden an derselben Leitung in Zeilenrichtung
verbindet. Die erste und die zweite Metallleitung 130 und 130a werden
in einer die aktiven Bereiche schneidenden Richtung hergestellt.
-
Wie
es in 14g dargestellt ist, wird auf
der gesamten Fläche
einschließlich
den ersten und zweiten Metallleitungen 130 und 130a eine
zweite Isolierschicht 131 hergestellt, die durch CMP oder
Rückätzen an
ihrer Oberfläche
eingeebnet wird. Dann werden die zweite Isolierschicht 131 und
die erste Isolierschicht 126 selektiv geätzt, bis
der erste Drainbereich 125 auf einer Seite der ersten Gateelektrode 123 und der
zweite Drainbereich (nicht dargestellt) auf einer Seite der zweiten
Gateelektrode (nicht dargestellt) freigelegt sind, um einen ersten
Bitleitungskontakt 132 und einen zweiten Bitleitungskontakt
(nicht dargestellt) herzustellen.
-
Wie
es in 14h dargestellt ist, wird das Verfahren
zum Herstellen eines Speichers gemäß dem zweiten bevorzugten Ausführungsbeispiel
dadurch abgeschlossen, dass eine erste Bitleitung 133 in
einer die erste Metallleitung 130 schneidenden Richtung
hergestellt und elektrisch durch den ersten Bitleitungskontakt 132 mit
dem ersten Drainbereich 125 verbunden wird, und eine zweite
Bitleitung 133a (nicht dargestellt) hergestellt und elektrisch
durch den zweiten Bitleitungskontakt (nicht dargestellt) mit dem
zweiten Drainbereich (nicht dargestellt) verbunden wird.
-
Nun
werden ein Speicher und ein Verfahren zu dessen Herstellung gemäß einem
dritten bevorzugten Ausführungsbeispiel
unter Bezugnahme auf 15 erläutert.
-
Gemäß 15 verfügt der Speicher
gemäß dem dritten
bevorzugten Ausführungsbeispiel über ein
Halbleitersubstrat 120, in dem ein erster aktiver Bereich
und ein Feldbereich ausgebildet sind; eine erste Gateelektrode 123,
die auf dem aktiven Bereich des Substrats ausgebildet ist; einen
ersten Sourcebereich 124 und einen ersten Drainbereich 125,
die zu beiden Seiten der ersten Gateelektrode 123 ausgebildet
sind; eine erste Isolierschicht 126 mit einem ersten Kontaktloch,
das die erste Gateelektrode 123 freilegt, und einem zweiten
Kontaktloch, das den ersten Sourcebereich 124 freilegt;
eine erste Elektrode 127 des ersten ferroelektrischen Kondensators,
die auf der Innenfläche
des zweiten Kontaktlochs ausgebildet ist; eine ferroelektrische
Schicht 128 zur Verwendung beim ersten ferroelektrischen
Kondensator, die auf der ersten Elektrode ausgebildet ist; eine
Metallleitung 130, eine zweite Elektrode des zweiten ferroelektrischen
Kondensators, die durch das erste Kontaktloch mit der ersten Gateelektrode 123 verbunden
ist; eine zweite Metallleitung 130a, eine zweite Elektrode
des ersten ferroelektrischen Kondensators, die elektrisch mit der
zweiten Gateelektrode (nicht dargestellt) verbunden ist; und eine
erste Bitleitung 133, die elektrisch mit dem ersten Drainbereich 125 verbunden
ist.
-
Zwar
ist es in der Zeichnung nicht dargestellt, jedoch existiert ein
zweiter aktiver Bereich gesondert vom ersten aktiven Bereich, auf
dem die zweite Gateelektrode ausgebildet ist. Eine erste Elektrode
des zweiten ferroelektrischen Kondensators ist so ausgebildet, dass
sie mit dem zweiten Sourcebereich auf einer Seite der zweiten Gateelektrode
verbunden ist, und eine ferroelektrische Schicht zur Verwendung beim
zweiten ferroelektrischen Kondensator ist auf der ersten Elektrode
ausgebildet. Außerdem
ist eine zweite Bitleitung ausgebildet, die mit dem zweiten Drainbereich
auf einer Seite der zweiten Gateelektrode verbunden ist. Daher verbindet
die erste Metallleitung 130 elektrisch die erste Gateelektrode 123 und die
zweite Gateelektrode des zweiten ferroelektrischen Kondensators,
und die zweite Metallleitung 130a verbindet elektrisch
die zweite Gateelektrode und die zweite Elektrode des ersten ferroelektrischen Kondensators.
Dabei dient die erste Metallleitung 130 als erste Teilwortleitung
SWL1, und die zweite Metallleitung 130a dient als zweite
Teilwortleitung SWL2. Indessen ist 9 ein Layout
für eine
Einheitszelle mit nur einer ersten und einer zweiten Gateelektrode,
jedoch existiert bei einem tatsächlichen Zellenarray
eine Vielzahl erster und zweiter Gateelektroden. Demgemäß dient
die erste Metallleitung 130 als erste Teilwortleitung SWL1,
die elektrisch die erste Gateelektrode 123 mit anderen
ersten Gateelektroden verbindet, die an derselben Leitung in Zeilenrichtung
angeordnet sind, und die zweite Metallleitung 130a dient
als zweite Teilwortleitung SWL2, die elektrisch die zweite Gateelektrode
mit anderen Gateelektrode an derselben Leitung in Zeilenrichtung verbindet.
-
Nun
wird unter Bezugnahme auf die 16a bis 16g und 17a bis 17g ein Verfahren zum Herstellen eines Speichers
gemäß einem
dritten bevorzugten Ausführungsbeispiel
erläutert.
Dieses dritte Ausführungsbeispiel
beschreibt die gesonderte Herstellung der zweiten Elektrode (der
oberen Elektrode) eines ferroelektrischen Kondensators und der Teilwortleitung
(erste und zweite Metallleitung). Anders gesagt, schlagen es das
erste und zweite Ausführungsbeispiel
vor, die zweite Elektrode des ferroelektrischen Kondensators und
die Teilwortleitung gleichzeitig aus demselben Material herzustellen, während es
das dritte Ausführungsbeispiel
vorschlägt,
verschiedene Prozesse zu verwenden.
-
Gemäß 16a werden in einem Halbleitersubstrat von erstem
Leitungstyp asymmetrische, jedoch parallele aktive Bereiche 100 und 100a mit
festen Intervallen ausgebildet. Der andere Bereich als der der aktiven
Bereiche ist ein Feldbereich (Bauelement-Isolierschicht), der durch
Grabenisolation hergestellt wird.
-
Wie
es in 16b dargestellt ist, wird auf
der gesamten Fläche
des Substrats einschließlich
den aktiven Bereichen 100 und 100a und dem Feldbereich
ein Gateelektrodenmaterial abgeschieden und strukturiert, um eine
erste Gateelektrode 123 und eine zweite Gateelektrode 123a des
ersten Transistors T1 und des zweiten Transistors T2 auszubilden. Dann
werden, was jedoch nicht dargestellt ist, Fremdstoffionen vom Leitungstyp
entgegengesetzt zu dem des Substrats zu beiden Seiten der ersten Gateelektrode 123 in
das Substrat implantiert, um erste Source/Drain-Bereiche (nicht
dargestellt) und gleichzeitig zweite Source/Drain-Bereiche im Substrat
zu beiden Seiten der zweiten Gateelektrode (nicht dargestellt) auszubilden.
Dann wird auf der gesamten Fläche
einschließlich
der ersten und zweiten Gateelektrode 123 und 123a eine
erste Isolierschicht (nicht dargestellt) hergestellt und geätzt, bis
der erste und zweite Sourcebereich freigelegt sind, um Kontaktlöcher zu
bilden.
-
Wie
es in 16c dargestellt ist, wird eine als
erste Elektrode (untere Elektrode) des ferroelektrischen Kondensators
zu verwendende erste leitende Schicht auf der gesamten Fläche einschließlich der zweiten
Isolierschicht hergestellt, und auf dieser ersten leitenden Schicht
werden eine ferroelektrische Schicht und eine zweite leitende Schicht
(obere Elektrode), die beim ferroelektrischen Kondensator zu verwenden
sind, aufeinanderfolgend hergestellt. Die erste leitende Schicht,
die ferroelektrische Schicht und die zwei te leitende Schicht werden
durch CVD oder Sputtern hergestellt. Dann wird ein CMP oder Rückätzen ausgeführt, um
die zweite leitende Schicht, die ferroelektrische Schicht und die
erste leitende Schicht zu entfernen, bis die erste leitende Schicht
freigelegt ist, um einen ersten ferroelektrischen Kondensator FC1
auszubilden, der die erste Elektrode 127 des ersten ferroelektrischen
Kondensators, die erste ferroelektrische Schicht 128 und
die zweite Elektrode 160 des zweiten ferroelektrischen Kondensators
aufweist. Außerdem
wird ein zweiter ferroelektrischer Kondensator FC2 ausgebildet,
der die erste Elektrode 127a des zweiten ferroelektrischen
Kondensators, die zweite ferroelektrische Schicht 128a und
die zweite Elektrode 160a des zweiten ferroelektrischen
Kondensators aufweist. In diesem Fall muss nur die erste leitende
Schicht hergestellt werden, wobei jedoch zusätzlich eine Barriereschicht
unter der ersten leitenden Schicht hergestellt werden kann, wobei
das erste Elektrodenmaterial des ferroelektrischen Kondensators
verwendet wird. Die erste leitende Schicht kann aus Pt, Ir oder Ru
hergestellt werden, und die Barrieremetallschicht kann aus TiN,
RuO2, IrO2 der PtSi
hergestellt werden.
-
Dann
wird, wie es in 16d dargestellt ist, auf der
gesamten Fläche
einschließlich
dem ersten ferroelektrischen Kondensator FC1 und dem zweiten ferroelektrischen
Kondensator FC2 eine zweite Isolierschicht (nicht dargestellt) hergestellt,
die selektiv geätzt
wird, bis die erste Gateelektrode 123 und die zweite Gateelektrode 123a freigelegt
sind, um erste Kontaktlöcher 129 auszubilden,
und bis die zweiten Elektroden 160 und 160a des
ersten ferroelektrischen Kondensators freigelegt sind, um zweite
Kontaktlöcher 161 auszubilden.
-
Dann
werden, wie es in 16e dargestellt ist, eine erste
Metallleitung 130 und eine zweite Metallleitung 130a herge stellt,
die durch die Kontaktlöcher
hindurch und die zweiten Elektroden des ersten und zweiten ferroelektrischen
Kondensators elektrisch mit der ersten und zweiten Gateelektrode
verbunden sind. Das heißt,
dass die erste Metallleitung 130 die erste Gateelektrode 123 und
die zweite Elektrode 160a des zweiten ferroelektrischen
Kondensators elektrisch verbindet, und die zweite Metallleitung 130a die
zweite Gateelektrode 123a und die zweite Elektrode 160 des
ersten ferroelektrischen Kondensators verbindet.
-
Da
die Zeichnung nur eine Einheitszelle zeigt, sind in ihr nur eine
erste und eine zweite Gateelektrode dargestellt, jedoch existiert
in einem tatsächlichen
Zellenarray eine Vielzahl erster und zweiter Gateelektroden. Demgemäß dient
die erste Metallleitung 130 als erste Teilwortleitung SWL1,
die die erste Gateelektrode 123 elektrisch mit anderen
ersten Gateelektroden verbindet, die an derselben Leitung in Zeilenrichtung
angeordnet sind, und die zweite Metallleitung 130a dient
als zweite Teilwortleitung SWL2, die elektrisch die zweite Gateelektrode
mit anderen zweiten Gateelektroden an derselben Leitung in Zeilenrichtung
verbindet. Die erste und die zweite Metallleitung 130 und 130a werden
in einer die aktiven Bereiche schneidenden Richtung hergestellt.
-
Dann
wird, wie es in 16f dargestellt ist, auf der
gesamten Fläche
einschließlich
den ersten und zweiten Metallleitungen 130 und 130a eine
dritte Isolierschicht (nicht dargestellt) hergestellt, deren Oberfläche eingeebnet
wird, und dann werden diese dritte Isolierschicht, die zweite Isolierschicht
und die erste Isolierschicht aufeinanderfolgend abgeätzt, bis der
Fremdstoffbereich (der erste Drainbereich) auf einer Seite der ersten
Gateelektrode 123 und der Fremdstoffbereich (der zweite
Drainbereich) auf einer Seite der zweiten Gateelektrode freigelegt
sind, um einen ersten Bitleitungskontakt 132 und einen zweiten
Bitleitungskontakt 132a zu bilden.
-
Das
Verfahren zum Herstellen eines Speichers gemäß dem dritten Ausführungsbeispiel
der Erfindung wird dadurch abgeschlossen, dass, wie es in 16g dargestellt ist, eine erste Bitleitung 133 hergestellt
wird, die über
den ersten Bitleitungskontakt 132 mit dem ersten Drainbereich
elektrisch verbunden ist, und eine zweite Bitleitung 133a hergestellt
wird, die über
den zweiten Bitleitungskontakt 132a elektrisch mit dem
zweiten Drainbereich verbunden ist.
-
Das
Verfahren gemäß dem dritten
Ausführungsbeispiel
wird nun auch an Hand der Schnittansichten der 17a bis 17g erläutert.
-
Gemäß 17a werden in einem Halbleitersubstrat 120 ein
aktiver Bereich und ein Feldbereich 121 ausgebildet. Der
Feldbereich wird durch Grabenisolation hergestellt.
-
Wie
es in 17b dargestellt ist, werden
auf dem Substrat 120 über
dem aktiven Bereich und dem Feldbereich eine erste Gateelektrode 123 und
eine zweite Gateelektrode 123 (nicht dargestellt) hergestellt.
Dann werden die erste Gateelektrode 123 und die zweite
Gateelektrode beim Implantieren von Fremdstoffionen zum Herstellen
erster Source/Drain-Bereiche 124 und 125 sowie
zweiter Source/Drain-Bereiche 124a und 125a (nicht
dargestellt) im Substrat zu beiden Seiten der ersten Gateelektrode 123 und
der zweiten Gateelektrode als Masken verwendet.
-
Dann
wird, wie es in 17c dargestellt ist, eine erste
Isolierschicht 126 auf der gesamten Fläche einschließlich der
ersten Gateelektrode 123 und der zweiten Gateelektrode
als ILD-Schicht hergestellt, die dann durch CMP eingeebnet wird
und entfernt wird, bis der erste Sourcebereich 124 und der
zweite Sourcebereich freigelegt sind, um Kontaktlöcher auszubilden.
Auf der gesamten Fläche
einschließlich
der ersten Isolierschicht 126 wird eine erste leitende Schicht
zur Verwendung als erste Elektrode (untere Elektrode) des ferroelektrischen
Kondensators hergestellt, und auf dieser ersten leitenden Schicht
werden aufeinanderfolgend eine ferroelektrische Schicht und eine
zweite leitende Schicht (obere Elektrode) zur Verwendung beim ferroelektrischen
Kondensator hergestellt. Die erste leitende Schicht, die ferroelektrische
Schicht und die zweite leitende Schicht werden jeweils durch CVD
oder Sputtern hergestellt. Dann wird ein CMP- oder Rückätzvorgang
ausgeführt,
um die zweite leitende Schicht, die ferroelektrische Schicht und
die erste leitende Schicht zu entfernen, bis die erste isolierende
Schicht 126 freigelegt ist, um einen ersten ferroelektrischen
Kondensator FC1 zu bilden, der die erste Elektrode 127 des
ersten ferroelektrischen Kondensators, die erste ferroelektrische
Schicht 128 und die zweite Elektrode 160 des zweiten
ferroelektrischen Kondensators aufweist. Außerdem wird ein zweiter ferroelektrischer
Kondensator FC2 (nicht dargestellt) hergestellt, der die erste Elektrode
des zweiten ferroelektrischen Kondensators, die zweite ferroelektrische
Schicht und die zweite Elektrode des zweiten ferroelektrischen Kondensators
aufweist. In diesem Fall kann nur die erste leitende Schicht hergestellt
werden, oder unter ihr kann zusätzlich
eine Barriereschicht hergestellt werden, wobei das Material für die erste
Elektrode 127 des ferroelektrischen Kondensators verwendet
wird. Die erste leitende Schicht kann aus Pt, Ir oder Ru hergestellt
werden, und die Barrieremetallschicht kann aus TiN, RuO2,
IrO2 oder PtSi2 hergestellt
werden.
-
Dann
wird, wie es in 17d dargestellt ist, eine zweite
Isolierschicht 131 auf der gesamten Fläche des Substrats einschließlich dem
ersten ferroelektrischen Kondensator FC1 und dem zweiten ferroelektrischen
Kondensator FC2 herge stellt und selektiv geätzt, bis die erste Gateelektrode 123 und
die zweite Gateelektrode (nicht dargestellt) freigelegt sind, um
erste Kontaktlöcher 129 auszubilden,
und bis die zweiten Elektroden 127 der ersten ferroelektrischen
Kondensatoren und die zweiten Elektroden (nicht dargestellt) der
zweiten ferroelektrischen Kondensatoren freigelegt sind, um die
zweiten Kontaktlöcher 161 auszubilden.
In der Zeichnung sind die die zweiten Gateelektroden freilegenden
ersten Kontaktlöcher
und die die zweiten Elektroden des zweiten ferroelektrischen Kondensators
freilegenden zweiten Kontaktlöcher
nicht dargestellt.
-
Wie
es in 17e dargestellt ist, wird eine erste
Metallleitung 130 hergestellt, die durch die ersten und
zweiten Kontaktlöcher
hindurch elektrisch mit der ersten Gateelektrode und der zweiten
Gateelektrode (nicht dargestellt) des zweiten ferroelektrischen Kondensators
verbunden ist, und es wird eine zweite Metallleitung 130a hergestellt,
die elektrisch mit der zweiten Gateelektrode und der zweiten Elektrode 160 des
ersten ferroelektrischen Kondensators verbunden ist. Die erste Metallleitung 130 und
die zweite Metallleitung 130a werden in einer den aktiven
Bereich schneidenden Richtung hergestellt.
-
Wie
es in 17f dargestellt ist, wird auf
der gesamten Fläche
einschließlich
den ersten und zweiten Metallleitungen 130 und 130a eine
dritte Isolierschicht 170 hergestellt, und diese dritte
Isolierschicht 170, die zweite Isolierschicht 131 und
die erste Isolierschicht 126 werden aufeinanderfolgend
selektiv abgeätzt,
bis der Fremdstoffbereich (der erste Drainbereich) auf einer Seite
der ersten Gateelektrode 123 und der Fremdstoffbereich
(der zweite Drainbereich) auf einer Seite der zweiten Gateelektrode
freigelegt sind, um einen ersten Bitleitungskontakt 132 und
einen zweiten Bitleitungskontakt 132a (nicht dargestellt)
auszubilden. Das Ver fahren zum Herstellen des Speichers gemäß dem dritten
Ausführungsbeispiel
wird dadurch abgeschlossen, dass eine erste Bitleitung 133 hergestellt
wird, die über
den ersten Bitleitungskontakt 132 elektrisch mit dem ersten Drainbereich 125 auf
einer Seite der Gateelektrode 123 verbunden ist, und eine
zweite Bitleitung (nicht dargestellt) hergestellt wird, die über den
zweiten Bitleitungskontakt elektrisch mit dem zweiten Drainbereich
auf einer Seite der zweiten Gateelektrode verbunden ist.
-
Nun
werden ein Speicher und ein Verfahren zu dessen Herstellung gemäß einem
vierten bevorzugten Ausführungsbeispiel
der Erfindung an Hand der 18 sowie 19a bis 19g beschrieben.
-
Gemäß 18 verfügt dieser
Speicher über ein
Halbleitersubstrat 120, in dem ein erster aktiver Bereich
und ein Feldbereich ausgebildet sind; eine erste Gateelektrode 123,
die auf dem aktiven Bereich des Substrats hergestellt ist; einen
ersten Sourcebereich 124 und einen ersten Drainbereich 125,
die zu beiden Seiten der ersten Gateelektrode 123 ausgebildet
sind; eine erste Isolierschicht 126 mit einem Kontaktloch,
das den ersten Sourcebereich 124 freilegt; eine erste Elektrode 127 des
ersten ferroelektrischen Kondensators, die in das Kontaktloch eingefüllt ist;
eine ferroelektrische Schicht 128 zur Verwendung beim ersten
ferroelektrischen Kondensator, die auf der ersten Elektrode ausgebildet
ist; eine zweite Elektrode 160 des ersten ferroelektrischen
Kondensators, die auf der ferroelektrischen Schicht 128 ausgebildet
ist; eine erste Metallleitung 130, eine zweite Elektrode
des zweiten ferroelektrischen Kondensators, die durch das Kontaktloch
hindurch mit der ersten Gateelektrode verbunden ist; eine zweite
Metallleitung 130a, die elektrisch mit der ersten Elektrode des
ersten ferroelektrischen Kondensators und der zweiten Gateelektrode 123a verbunden
ist; und eine erste Bitleitung 133, die elektrisch mit
dem ersten Drainbereich 125 dargestellt ist.
-
Es
ist zwar in der Zeichnung nicht dargestellt, jedoch existiert ein
zweiter aktiver Bereich getrennt vom ersten aktiven Bereich, auf
dem eine zweite Gateelektrode ausgebildet ist. In das Kontaktloch
ist eine erste Elektrode des zweiten ferroelektrischen Kondensators
eingefüllt,
um mit dem zweiten Sourcebereich auf der Seite der zweiten Gateelektrode verbunden
zu sein, und auf der ersten Elektrode ist eine ferroelektrische
Schicht zur Verwendung beim zweiten ferroelektrischen Kondensator
ausgebildet. Außerdem
ist eine zweite Bitleitung ausgebildet, die mit dem zweiten Drainbereich
auf einer Seite der zweite Gateelektrode verbunden ist. Daher verbindet die
erste Metallleitung 130 elektrisch die erste Gateelektrode 123 und
die zweite Elektrode des zweiten ferroelektrischen Kondensators,
und die zweite Metallleitung 130a verbindet elektrisch
die zweite Gateelektrode und die zweite Elektrode des ersten ferroelektrischen
Kondensators. Dabei dient die erste Metallleitung 130 als
erste Teilwortleitung SWL1, und die zweite Metallleitung 130a dient
als zweite Teilwortleitung SWL2. Da 9 das Layout
einer Einheitszelle zeigt, sind dort nur eine erste und eine zweite
Gateelektrode dargestellt, jedoch existiert in einem tatsächlichen
Zellenarray eine Vielzahl erster und zweiter Gateelektroden. Demgemäß dient
die erste Metallleitung 130 als erste Teilwortleitung SWL1,
die die erste Gateelektrode 123 elektrisch mit anderen
ersten Gateelektroden verbindet, die an derselben Leitung in Zeilenrichtung
angeordnet sind, und die zweite Metallleitung 130a dient
als zweite Teilwortleitung SWL2, die elektrisch die zweite Gateelektrode
mit anderen zweiten Gateelektroden an derselben Leitung in Zeilenrichtung
verbindet.
-
Nun
wird das Herstellverfahren für
diesen Speicher unter Bezugnahme auf die 19a bis 19g erläutert.
-
Gemäß 19a werden in einem Halbleitersubstrat 120 ein
aktiver Bereich und ein Feldbereich 121 ausgebildet. Der
Feldbereich wird durch Grabenisolation hergestellt.
-
Wie
es in 19b dargestellt ist, werden
auf dem aktiven Bereich und dem Feldbereich des Substrats 120 eine
Gateelektrode 123 und eine zweite Gateelektrode (nicht
dargestellt) hergestellt, wobei dazwischen ein Gateisolierfilm 122 angeordnet
wird. Dann werden die erste Gateelektrode 123 und die zweite
Gateelektrode beim Implantieren von Fremdstoffionen zum Herstellen
erster Source/Drain-Bereiche 124 und 125 sowie
zweiter Source/Drain-Bereiche 124a und 124a (nicht
dargestellt) im Substrat zu beiden Seiten der ersten Gateelektrode 123 und
der zweiten Gateelektrode als Masken verwendet.
-
Dann
wird, wie es in 19c dargestellt ist, auf der
gesamten Fläche
einschließlich
der ersten Gateelektrode 123 und der zweiten Gateelektrode eine
erste Isolierschicht 126 als ILD-Schicht hergestellt, die
durch CMP eingeebnet und entfernt wird, bis der erste Sourcebereich 124 und
der zweite Sourcebereich freigelegt sind, um Kontaktlöcher zu
bilden. Auf der gesamten Fläche
einschließlich
der ersten Isolierschicht 126 wird eine erste leitende
Schicht zur Verwendung als erste Elektrode des ferroelektrischen
Kondensators durch einen Sol-Gel-Prozess hergestellt und durch CMP
oder Rückätzen eingeebnet,
um eine erste Elektrode 127 des ersten ferroelektrischen
Kondensators und eine erste Elektrode 127a (nicht dargestellt)
des zweiten ferroelektrischen Kondensators auszubilden. Beim Sol-Gel-Prozess wird
die erste leitende Schicht zunächst
durch einen Feststoff-Abscheidungsvorgang in festem Zustand abgeschieden
und dann in den Gelzustand überführt, so
dass die erste leitende Schicht vollständig in das Kontaktloch eingefüllt wird.
Dagegen wird bei der Herstellung der ersten leitenden Schicht durch
CVD oder Sputtern, wie beim ersten Ausführungsbeispiel, die leitende
Schicht entlang der Innenfläche
des Kontaktlochs ausgebildet, also nicht in dieses eingefüllt. Außerdem kann
eine Barrieremetallschicht hergestellt werden, bevor die erste leitende
Schicht hergestellt wird. Die erste leitende Schicht wird aus Pt,
Ir, Ru hergestellt, und die Barrieremetallschicht wird aus TiN,
RuO2, IrO2 oder
PtSi2 hergestellt. Wenn die erste leitende
Schicht nach dem Herstellen der Barrieremetallschicht hergestellt
wird, wird die Barrieremetallschicht durch CVD oder Sputtern hergestellt,
und die erste leitende Schicht wird durch einen Sol-Gel-Prozess
hergestellt.
-
Wie
es in 19d dargestellt ist, werden eine
ferroelektrische Schicht und eine zweite leitende Schicht zur Verwendung
als zweite Elektrode des ferroelektrischen Kondensators auf der
gesamten Fläche
einschließlich
der ersten Elektrode 127 des ersten ferroelektrischen Kondensators
und der ersten Elektrode des zweiten ferroelektrischen Kondensators
aufeinanderfolgend hergestellt und durch Fotoätzen strukturiert, um die zweite
leitende Schicht und die Schicht aus ferroelektrischem Material
auf den ersten Elektroden auszubilden. Demgemäß werden die erste ferroelektrische
Schicht 128 und die zweite Elektrode 160 des ersten
ferroelektrischen Kondensators auf der ersten Elektrode 127 dieses
ersten ferroelektrischen Kondensators hergestellt, und die zweite
ferroelektrische Schicht 128a (nicht dargestellt) und die
zweite Elektrode 160a (nicht dargestellt) des zweiten ferroelektrischen
Kondensators werden auf der ersten Elektrode 127a (nicht
dargestellt) des zweiten ferroelektrischen Kondensators hergestellt.
-
Dann
wird, wie es in 19e dargestellt ist, auf der
gesamten Fläche
des Substrats einschließlich
den zweiten Elek troden der ferroelektrischen Kondensatoren eine
zweite Isolierschicht 131 hergestellt und durch Fotoätzen selektiv
abgeätzt,
bis die erste Gateelektrode 123 und die zweite Gateelektrode
(nicht dargestellt) freigelegt sind, um erste Kontaktlöcher 129 auszubilden,
und bis die zweiten Elektroden der ferroelektrischen Kondensatoren
freigelegt sind, um zweite Kontaktlöcher 161 freizulegen.
-
Wie
es in 19f dargestellt ist, wird eine erste
Metallleitung 130 hergestellt, die durch das erste und
zweite Kontaktloch 129 und 161 hindurch elektrisch
mit der ersten Gateelektrode 123 und der zweiten Elektrode 160a des
zweiten ferroelektrischen Kondensators verbunden ist, und es wird
eine zweite Metallleitung 130a hergestellt, die elektrisch
mit der zweiten Gateelektrode 123a und der zweiten Elektrode 160 des
ersten ferroelektrischen Kondensators verbunden ist.
-
Die
Zeichnung zeigt das Layout einer Einheitszelle, weswegen nur eine
erste und eine zweite Gateelektrode dargestellt sind, jedoch existiert
in einem tatsächlichen
Zellenarray eine Vielzahl erster und zweiter Gateelektroden. Demgemäß dient
die erste Metallleitung 130 als erste Teilwortleitung SWL1,
die elektrisch erste Gateelektroden verbindet, die an derselben
Leitung in Zeilenrichtung ausgebildet sind, und die zweite Metallleitung 130a dient
als zweite Teilwortleitung SWL2, die elektrisch zweite Gateelektroden
verbindet, die an derselben Leitung in Zeilenrichtung angeordnet
sind. Die erste Metallleitung 130 und die zweite Metallleitung 130a werden
in einer den aktiven Bereich schneidenden Richtung hergestellt.
-
Dann
wird auf der gesamten Fläche
des Substrats einschließlich
den ersten und zweiten Metallleitungen 130 und 130a eine
dritte Isolierschicht 134 hergestellt, deren Oberfläche eingeebnet
wird. Außerdem
werden diese dritte Isolierschicht 170, die zweite Isolierschicht 131 und
die erste Isolierschicht 126 selektiv geätzt, bis
der erste Drainbereich 125 auf einer Seite der ersten Gateelektrode 123 und
der zweite Drainbereich (nicht dargestellt) auf einer Seite der
zweiten Gateelektrode freigelegt sind, um einen ersten Bitleitungskontakt 132 und
einen zweiten Bitleitungskontakt 132a (nicht dargestellt)
auszubilden.
-
Wie
es in 19g dargestellt ist, wird dieses Verfahren
zum Herstellen eines Speichers dadurch abgeschlossen, dass eine
erste Bitleitung 133 in einer die erste Metallleitung 130 schneidenden
Richtung hergestellt wird, die durch den ersten Bitleitungskontakt 132 elektrisch
mit dem ersten Drainbereich 125 verbunden ist, und eine
zweite Bitleitung (nicht dargestellt) hergestellt wird, die durch
den zweiten Bitleitungskontakt (nicht dargestellt) elektrisch mit
dem zweiten Drainbereich (nicht dargestellt) verbunden ist.
-
Wie
erläutert,
verfügen
der Speicher und das Verfahren zu seiner Herstellung gemäß der Erfindung über die
folgenden Vorteile:
- – erstens kann durch die direkte
Verbindung der ersten Elektrode (der unteren Elektrode) des ferroelektrischen
Kondensators mit dem Substrat, wie durch die Erfindung erleichtert,
eine Stufe minimiert werden, wodurch die Austauschbarkeit des Herstellprozesses
mit einem solchen für
periphere Schaltkreise verbessert ist und eine sichere Toleranz
beim Herstellprozess möglich
ist;
- – zweitens
kann die Zellengröße wirkungsvoll
verringert werden und es kann die Kondensatorfläche maximiert werden;
- – drittens
kann die Anzahl der Herstellschritte minimiert werden, um Kosten
einzusparen und dadurch die Wettbewerbsfähigkeit zu gewährleisten.