JP4974588B2 - 情報管理方法及び情報管理システム - Google Patents

Description

本発明は地下などの設備情報を管理する方法、及びそのためのシステムに関する。

従来から、日本の土地には、土地の境界位置を示す境界杭や、道路、用地などの公共地下設備に埋設した送電ケーブル、通信ケーブル、ガス配管、水道配管、下水配管、その他の地下埋設設備等の各設備の位置を示す表示杭が無数に設置されている。

特に、地下にある公共設備については、個々の設備の設置工事時の記録書類、記録写真、図面等があるが、全体的な関連資料が少なく、保守、追加工事等においては当該地点近傍の掘り起こしなしでは地下埋設設備の把握が不可能である。

結果的に地下埋設設備の関係者が立合って掘り起こし、確認する必要がある。

そして、このような作業で地下設備の管理を行なう場合には、膨大な資料数、電力、通信、ガス、水、下水等の立合い人の人数、消費時間を考慮すると、莫大なコストと時間を要してしまう。

従来の紙等への情報の保存では、記憶媒体である紙等の劣化に関する問題や、ファイリング方法の問題、データの共有化等が難しく、多大な情報が一部の特定者にしか使用できないといった問題が存在する。

例えば隣接する境界を標示するための土地境界標、地中埋設物を標識するための地上標識に種々の情報を記憶させ、また記憶させた情報を地上から簡単に読み取り可能とすることで、地面に埋設された標識に関する属性情報を収集出来るようにした、地表面に上部を露出させた状態で地面に埋設する標識が提案されている（特許文献１参照）。

また所定のフィールド圏内に配置された複数の対象物それぞれに対して、その対象物に関する各種情報を入力したメモリチップをセットする方法が提案されている（特許文献２参照）。対象物との通信は無線携帯端末を所望の対象物のメモリチップに向け、所望の対象物にセットされたメモリチップから各種情報を読み取ることによって、その対象物に関する各種情報を取得する。また、フィールド毎に読み取り信号の有効性を異ならせることにより、機密保持を図っている。

また打設された位置が簡単にわかる測量杭が提案されている（特許文献３参照）。この測量杭は、下端に打ち込み部が設けられた本体内にポール収容部を形成し、また、本体が打設された地点の位置情報を格納し得る記憶手段を設け、記憶手段はポール収容部側に設けられた入出力部と、入出力部に接続された情報記憶部を有する構成となっており、ＧＰＳ装置を使い測量杭の位置を求める。
特開２００４−２５１８５９号公報 特開２００２−３３３８５７号公報 特開平７−１９０７７９号公報

従来方法では、土地の境界位置を示す境界杭や地下埋設設備等の各設備の種類や位置を示す表示杭が無数に設置されてしまい、その管理や設置場所が問題となる。

また、特許文献１に示される、地表面に上部を露出させた状態で地面に埋設する標識では、標識が無数に設置されてしまう事が考えられる。例えば、車道や歩道の形成、建築物や公共施設などの建造において、これらの施工形態の制限、施工場所の制限、施工期間の長期化、地表面に標識を露出させるために費用がかさむ、などの問題があった。

また、特許文献２に示される方法では、無線端末部とメモリチップ部が情報を送受信する際、メモリチップ部の動作電源をどこから得るのか記載されておらず、メモリチップ動作の問題点があった。さらに、無線端末部とメモリチップ部を通信させる際、無線携帯端末を所望の対象物に向け、所望の対象物にセットされたメモリチップから各種情報を読み取ることによって、その対象物に関する各種情報を取得するため、対象物内もしくは地中などにメモリチップが設置されている場合、目視でメモリチップを探し出すことはできない。

また、特許文献３では、本体を地表面の上部に露出させた状態で地面に埋設する方法をとっており、施工形態の制限、施工場所の制限、施工期間の長期化、地表面に標識を露出させるために費用がかさむ、などの問題が出てしまう。さらにＧＰＳで位置情報を得るため、特殊装置が必要となり施工費の増大につながる。

上記問題点に鑑み本発明は、電源の問題や、地表面に標識が露出しまうといった問題を解決し、設備関係情報を簡単に、早く、確実に得ることができる管理システムを提供することを課題とする。また、セキュリティー機能を向上した管理システムを提供することを課題とする。

本発明は、地中などの目的とする領域に埋没させた設備自体に無線チップを取り付ける事で管理対象物の情報管理をする。ある設備に関する情報管理を行う場合には、設備自体に無線チップを取り付けるため、設備の管理に必要であった杭等を地上に設置する必要がなく、土地の有効利用が出来る。

また本発明の設備情報管理システムによって、無線チップにＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ：中央処理装置）を搭載することにより、暗号化技術を搭載し通信の許可を得た端末だけが通信でき、不特定多数の機器によるアクセスを防ぎ、位置情報などの漏洩や保存情報の消去、書き換え等を防ぐ事が出来る。

以下に、本発明の具体的な構成を示す。

本発明に係る情報管理方法の一形態は、無線チップが有するメモリに、第一の情報を書き込むステップと、無線チップを管理対象物に取り付けるステップと、無線チップを取り付けた管理対象物を埋没させるステップと、無線通信を用いて、メモリに第二の情報を書き込むステップと、無線通信を用いて、メモリに書き込まれた第一の情報又は第二の情報を読み出すステップと、を有することを特徴とする。

本発明の他の形態は、無線チップを管理対象物に取り付けるステップと、無線チップを取り付けた管理対象物を埋没させるステップと、無線チップが有するメモリに、第一の情報を書き込むステップと、無線通信を用いて、メモリに第二の情報を書き込むステップと、無線通信を用いて、メモリに書き込まれた第一の情報又は第二の情報を読み出すステップと、を有することを特徴とする。

本発明の他の形態は、複数の無線チップが有するそれぞれのメモリに、第一の情報を書き込むステップと、複数の無線チップをそれぞれ管理対象物に取り付けるステップと、無線チップを取り付けた管理対象物を埋没させるステップと、暗号信号が含まれた無線通信を用いて、複数の無線チップから特定の無線チップを選択するステップと、選択された無線チップのメモリに、無線通信を用いて第二の情報を書き込むステップと、無線通信を用いて無線チップのメモリに書き込まれた第一の情報又は第二の情報を読み出すステップと、を有することを特徴とする。

上記形態において、無線通信はリーダライタを用いて行われることが好ましい。また、第二の情報はリーダライタを介してサーバからダウンロードして得られるものであっても良い。また、第一の情報または前記二の情報に関連付けられた第三の情報を、サーバからリーダライタにダウンロードするステップを有していても良い。

本発明に係る情報管理システムの一形態は、埋没された管理対象物と、管理対象物に取り付けられた無線チップと、無線チップが有し、管理対象物に関する第一の情報が記憶されたメモリと、無線通信によりメモリに記憶された情報を得ることができるリーダライタと、管理対象物に関する第二の情報が格納される情報処理装置と、を有し、無線チップは、リーダライタを介して、第二の情報をメモリに書き込む回路を有することを特徴とする。

本発明の別形態は、埋没された管理対象物と、管理対象物に取り付けられた無線チップと、無線チップが有し、管理対象物に関する第一の情報が記憶されたメモリと、無線通信によりメモリに記憶された情報を得ることができるリーダライタと、管理対象物に関する第二の情報が格納される情報処理装置と、を有し、無線チップは、リーダライタを介して、第二の情報をメモリに書き込む回路を有し、第二の情報は、情報処理装置に接続されたサーバからダウンロードして得られた情報であることを特徴とする。

本発明の別形態は、埋没された管理対象物と、管理対象物に取り付けられた無線チップと、無線チップが有し、管理対象物に関する第一の情報が記憶されたメモリと、無線通信によりメモリに記憶された情報を得ることができるリーダライタと、管理対象物に関する第二の情報が格納される情報処理装置と、を有し、無線チップは、リーダライタを介して、第二の情報をメモリに書き込む回路とＣＰＵとを有し、第二の情報は、情報処理装置に接続されたサーバからダウンロードして得られた情報であることを特徴とする。

本発明の別形態は、埋没された複数の管理対象物と、複数の管理対象物のそれぞれに取り付けられた無線チップと、無線チップが有し、無線チップが取り付けられた管理対象物に関する第一の情報が記憶されたメモリと、無線通信によりメモリに記憶された情報を得ることができるリーダライタと、管理対象物に関する第二の情報が格納される情報処理装置と、を有し、無線チップは、リーダライタを介して、第二の情報をメモリに書き込む回路と、ＣＰＵと、を有し、ＣＰＵにより暗号信号が生成され、リーダライタは、暗号信号を用いて複数の無線チップから特定の無線チップを探し出す機能を有し、第二の情報は、情報処理装置に接続されたサーバからダウンロードして得られた情報であることを特徴とする。

本発明に用いることができるメモリとしては、一対の電極間にメモリ材料層を介在させたメモリ素子を有し、電気的作用によって前記電極間を短絡させて前記情報を書き込むものや、書き換え不可能となる構造を有するメモリ素子を備えたものが挙げられるが、これに限られない。書き換え可能なメモリ素子を用いても良い。

なお、本発明において、埋没や埋設とは、対象物を、容易に観察できない状態や、検査できない状態などにおくことを意味し、地中に埋めることに限られない。例えば、建築物の壁の中に埋めることや、水中に沈めること、人間にとって立ち入ることが危険な地域（例えば原子力発電所の原子炉付近など）に設置すること等も、本発明においては、埋没、埋設に含めるものとする。また、サーバとは、いわゆる電話回線等を用いた情報網に接続され、要求された情報を送受信することができる外部の情報処理装置を言うものとする。

本発明の設備情報管理システムによって、地上に杭を設置する必要がなく、土地の有効利用が出来る。

本発明の設備情報管理システムに、無線チップにＣＰＵを適用して用いることにより、暗号化技術を搭載し通信の許可を得た端末だけが通信でき、不特定多数の機器によるアクセスを防ぎ、位置情報などの漏洩や保存情報の消去、書き換え等を防ぐ事が出来る。

さらに、無線チップは暗号化機能を有しており、ＲＦ回路からＣＰＵに送られる情報に暗号を解く鍵情報が入っていないとメモリ回路の情報をリーダライタに送信しない様な構成になっている。

このような本発明の設備情報管理システムによって、多くの地下設備、地上設備に関係する情報のうち、必要な情報だけを必要な時に、情報処理装置からリーダライタに受信出来る。その結果、膨大な設備関係情報を現場で簡単、かつ早く、確実に得ることができ、利便性のよい管理システムが実現出来る。

以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、管理対象物として地下埋設物のような設備を例とし、当該設備の情報管理システム構成について説明する。

図１に示すように本発明の無線チップ７０１はアンテナと共振容量を有する共振回路７０２、電源回路７０３、クロック発生回路７０４、復調回路７０５、制御回路７０６、ライトワンスメモリ等のメモリ素子が設けられるメモリ回路７０７、変調回路７０９、Ａ／Ｄ変換回路７０８、ＣＰＵ７１３、ＲＦ回路７１６を有する。

ＲＦ回路７１６は、共振回路７０２を有し、共振回路７０２は電源回路７０３、クロック発生回路７０４、復調回路７０５、変調回路７０９と接続され、信号や電力のやり取りを行う。電源回路７０３、クロック発生回路７０４、復調回路７０５からの信号は、制御回路７０６に入力され、制御回路７０６に設けられたＣＰＵ７１３を動作させることができる。また変調回路７０９は、制御回路７０６から受け取った信号を共振回路７０２に出力する（信号は共振回路７０２に入力される）。
制御回路７０６とメモリ回路７０７は、双方に信号のやり取りを行う。またＡ／Ｄ変換回路７０８からの信号が制御回路７０６へ入力され、アナログ信号とデジタル信号の変換を行うことができる。

無線チップ７０１は上記構成に制限されず、輻輳制御回路等を有することもある。不揮発性メモリとして電極間に絶縁物を有するライトワンスメモリ以外にも、書き換え不可能な不揮発性メモリとして、マスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）が挙げられる。書き換え不可能な不揮発性メモリは、固有情報の改ざんを防止することができる。
一方で、書き換え可能な不揮発性メモリを有していてもよい。書き換え可能な不揮発性メモリとして、フラッシュメモリ、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、強誘電体メモリ、等が挙げられる。このような無線チップ７０１は、埋設時またはその前工程で埋設物に取り付けることができる。

無線チップ７０１が有するメモリ回路７０７には埋設時またはその前工程で、埋設日時、位置情報、所有者など埋設物に応じた固有情報を記憶させることができる。

ＲＦ回路７１６はリーダライタ７１５との間で電波の送受信をする機能を有し、さらに無線チップ７０１の供給電力を生成することができる。

ＣＰＵ７１３はＲＦ回路７１６から送られる情報を基にメモリ回路７０７にアクセスする。さらにＣＰＵ７１３は暗号機能を有しており、ＲＦ回路７１６から送られて来る情報に暗号を作成する鍵情報が入っていないとメモリ回路７０７の情報をリーダライタ７１５に送信しない様な構成とすることができる。

リーダライタ７１５は、携帯電話情報通信網等を用いた無線通信ができ情報処理装置（サーバ）７１４に接続出来るようになっている。

情報処理装置７１４は、周辺地図情報、埋設時の写真、作業業者ごとの資料など、埋設物に関する、無線チップ７０１に記憶出来ない大容量な情報を記憶することができる。勿論、無線チップ７０１にこれらの情報を記憶させてもよい。

リーダライタ７１５を用いて情報処理装置（サーバ）７１４と情報の送受信をし、リーダライタ７１５の表示部に表示することにより、必要な情報をその場ですぐに得ることができる。

本実施の形態では地下埋設物を取り上げているが、地下設備に限らず地上設備の送電線、配管などにも本設備情報管理システムを適用することが出来る。

次に、無線チップ７０１と、リーダライタ７１５とのやり取りについて説明する。また本発明の無線チップのような半導体素子を用いた装置を半導体装置と呼ぶこともできる。また本発明のリーダライタは、携帯型、又は固定型のものを適用することができる。

図１に示すリーダライタ７１５は、リーダライタのアンテナ７１０、情報処理装置（コンピュータ）７１２を有する。情報処理装置７１２は、リーダライタ７１５を制御することができる。また無線チップ７０１は、共振回路７０２で、リーダライタ７１５のアンテナ７１０より発せられる電波を受信すると、電源回路７０３で電源電位が生成される。また、復調回路７０５にて受信した電波から情報を復調する。リーダライタ７１５への情報の送信は、変調回路７０９によって行われる。このようにしてリーダライタ７１５と無線チップ７０１は無線通信で情報の送受信を行うことができる。なお、情報処理装置７１２は、記憶装置を有していてもよい。

リーダライタのアンテナ７１０は通信回線７１１を介して情報処理装置７１２と接続され、当該情報処理装置７１２の制御のもとに無線チップ７０１との情報の送受信を行うことができる。なお、リーダライタのアンテナ７１０と情報処理装置７１２との通信回線７１１として、赤外線通信等の無線通信回線を用い、これによって情報のやり取りを行ってもよい。

共振回路７０２は、リーダライタ７１５のアンテナ７１０より発せられる電波を受信し、アンテナ両端に交流信号を発生する機能を有する。発生した交流信号は、無線チップ７０１の電力になるほか、リーダライタ７１５のアンテナ７１０から送信される命令等の情報を含んでいる。電源回路７０３は、共振回路７０２に発生した交流信号をダイオードで整流し、容量を用いて平滑化することで、電源電位を生成し、各回路へ供給する機能を有する。クロック発生回路７０４は、共振回路７０２に発生した交流信号を基に、様々な周波数のクロック信号を生成する機能を有する。復調回路７０５は、共振回路７０２に発生した交流信号に含まれる情報を復調する機能を有する。

制御回路７０６は、復調した信号から命令を抽出し、メモリ回路７０７、およびＡ／Ｄ変換回路７０８を制御することで、命令に従った一連の動作を実行する機能を有する。また制御回路７０６は、復調した信号に誤りが無いかをチェックする機能を有してもよい。また、制御回路７０６は、メモリ回路７０７へ書き込み命令を送り、レジスタなどに格納した情報をメモリ回路７０７の記憶領域に格納する機能を有する。勿論、レジスタを介さずに行うこともできる。同様に制御回路７０６は、メモリ回路７０７へ読み出し命令を送り、データを読み出すことができる。そして制御回路７０６内の符号化回路によって符号化した信号を生成し、変調回路７０９へ出力する。

メモリ回路７０７には、ライトワンスメモリを設けることができる。ライトワンスメモリは、追記型であり、書き換え不可能な不揮発性メモリである。またメモリ回路７０７には、書き換え可能な不揮発性メモリが設けられていてもよい。このようなメモリ回路７０７によって、無線チップ７０１固有の情報を保持することができる。

変調回路７０９は、符号化信号を基に搬送波を変調する機能を有する。

本実施の形態では、無線チップ７０１がリーダライタ７１５のアンテナ７１０から電力供給を受ける例を示したが、本発明はこの形態に限定されない。例えば無線チップ７０１は、内部に電池等を有して電力供給を行うことができ、リーダライタ７１５のアンテナ７１０とは無線で情報の送受信のみを行うことも可能である。

次に、ＣＰＵ７１３によって生成される暗号信号、および鍵情報について説明する。図１５（Ａ）には、リーダライタ１１を用いて、複数の無線チップから特定の無線チップ１０を探すための鍵情報の流れを示す。まず、リーダライタ１１が有する鍵情報（Ｋｅｙ（Ａ））を無線通信によって、無線チップ１０のみに送信する。これは無線チップを埋没させる前に行うと、誤りが少なく好ましい。勿論、埋没させた後であっても、無線チップの位置を把握している段階で、鍵情報（Ｋｅｙ（Ａ））を無線チップ１０に送信してもよい。すると、鍵情報（Ｋｅｙ（Ａ））によって、無線チップ１０が有する情報（ＤＡＴＡ（ａ１））を、暗号化された情報（ＤＡＴＡ（ａ２））に変換することができる。すなわち暗号化処理する事ができる。

そして点検時、リーダライタ１１から鍵情報（Ｋｅｙ（Ａ））が送信されると、当該鍵情報（Ｋｅｙ（Ａ））にのみ反応する無線チップ１０から情報（ＤＡＴＡ（ａ２））を得ることができる。情報（ＤＡＴＡ（ａ２））を受信したリーダライタ１１は、鍵情報（Ｋｅｙ（Ａ））を有しているため、暗号化される前の情報（ＤＡＴＡ（ａ１））に解読することができる。そして情報（ＤＡＴＡ（ａ１））に関して、表示部に表示することができる。表示部はリーダライタ１１に設けられているとよい。

このようにして、特定のエリアに、目視することができないように埋没された複数の無線チップから、特定の無線チップを探すことができる。また各無線チップを特定するため、リーダライタ１１には各無線チップに対応する鍵情報を有する必要がある。

図１５（Ｂ）には、図１５（Ａ）と異なり、公開鍵情報（Ｏｐｅｎ Ｋｅｙ（Ａ））を送信する。そのため、リーダライタ２１は秘密鍵情報（Ｓｅｃｒｅｔ Ｋｅｙ（Ａ））を有する。公開鍵情報（Ｏｐｅｎ Ｋｅｙ（Ａ））を受信した無線チップ２０は、無線チップ２０が有する情報（ＤＡＴＡ（ａ１））を、暗号化された情報（ＤＡＴＡ（ａ２））に変換することができる。

そして点検時、リーダライタ２１から公開鍵情報（Ｏｐｅｎ Ｋｅｙ（Ａ））が送信されると、当該公開鍵情報（Ｏｐｅｎ Ｋｅｙ（Ａ））にのみ反応する無線チップ２０から（ＤＡＴＡ（ａ２））を得ることができる。情報（ＤＡＴＡ（ａ２））を受信したリーダライタ２１は、公開鍵情報（Ｏｐｅｎ Ｋｅｙ（Ａ））に関連づけられた秘密鍵情報（Ｓｅｃｒｅｔ Ｋｅｙ（Ａ））を有しているため、暗号化される前の情報（ＤＡＴＡ（ａ１））に解読することができる。そして情報（ＤＡＴＡ（ａ１））に関して、表示部に表示することができる。表示部はリーダライタ２１に設けられているとよい。

このように公開鍵情報（Ｏｐｅｎ Ｋｅｙ（Ａ））と、秘密鍵情報（Ｓｅｃｒｅｔ Ｋｅｙ（Ａ））とを分けることによって、情報の改ざんや盗難を防止することができる。すなわち、図１５（Ｂ）に示した方法では、公開鍵情報（Ｏｐｅｎ Ｋｅｙ（Ａ））が盗難されても、秘密鍵情報（Ｓｅｃｒｅｔ Ｋｅｙ（Ａ））を有するため、情報の改ざんを防止することができる。

次に、このような無線チップを、ある設備に取り付けた場合の設備情報管理システムについて説明する。

本発明の無線チップは、無線通信によりリーダライタとのやり取りを行うことが可能である。そのため、無線チップを設備に埋没させたり、地中の設備に搭載させたりすることができる。このように目視で位置を把握できない無線チップを、埋没された無線チップと呼ぶ。本発明は埋没された無線チップにおいても、特定の無線チップを探すことができる。

このような無線チップの取り付けは、設備完成前に行えばよい。取り付けられた無線チップには、設備に関する初期情報（第一の情報という）、例えば、材料、耐久予想データ、完成年月日、管理者等を無線チップに記憶させる。取り付ける前に初期情報を無線チップに記憶させても、取り付けた後に記憶させてもよい。本発明の無線チップは無線通信機能を有しているため、取り付けた後であっても、初期情報を無線チップに記憶させることができる。

所定の時間経過後、設備の保守、管理、把握等のため、点検を実行する。その際、点検作業者はリーダライタを携帯し、設備に取り付けられた無線チップを検索する。取り付けられた無線チップの位置は、設計図等で概ね把握することが可能であり、さらに、リーダライタと無線チップとの通信距離を制御することによって、無線チップの正確な位置がわからずとも、情報のやり取りを行うことができる。このとき、複数の無線チップの中から特定の無線チップのみと情報のやり取りを行うことができるように、リーダライタや無線チップを制御する。

無線チップと通信する際、無線チップのＣＰＵによって暗号鍵が設定されていると、リーダライタが特定の鍵情報をのせた信号を発すれば、安全な無線通信ができる。このような形態では、設計図等で無線チップの位置を把握しておく必要が無く、無線チップの管理を簡便なものにすることができる。

さらにリーダライタで、無線チップと通信する場合、当該リーダライタの情報処理装置によって、周辺地図情報、埋没時の写真、作業者ごとの資料等の情報（第二の情報という）を記録させることができるため、無線チップと当該情報とのやり取りを行うことができる。

また無線チップに記憶されている情報を受け取ったリーダライタは、表示部でその情報を確認することもできる。すなわち、リーダライタは表示部を備えているとよい。そしてリーダライタの表示部に表示されている情報をもとに、作業をすることができるため、作業の簡便化、携帯する資料の削減を図ることができる。

このような本発明では境界杭や表示杭の代わりに埋設物自体個々に無線チップを取り付ける事により、無線チップのメモリ回路に、埋めた日時、位置情報、所有者などの情報を書き込む事が可能であり保守、点検、追加工事において従来の様な各担当者が立ち会う事や、むやみやたらに掘り起こす必要が無くなり、コスト削減、時間短縮につながる。

また、本発明により杭を設置する事がなくなり、地上を平坦化でき、土地の有効利用が可能である。

さらに、無線チップにＣＰＵを搭載することにより、暗号化技術を搭載し、通信の許可を得た端末だけが通信でき、不特定多数の機器によるアクセスを防ぎ、位置情報などの漏洩や保存情報の消去、書き換え等を防ぐ事が出来る。

さらに、杭では表示しきれない情報を、リーダライタが携帯電話情報通信網等を用いて情報処理装置に接続出来る機能を持たせる事で、リーダライタの表示部に現場の工事写真や各作業資料等、無線チップに記憶出来ない大容量な情報を得る事が可能である。

本発明は膨大な埋設物関連情報を現場で簡単に、早く、確実に得ることができる設備情報管理システムを提供する。さらに、各作業者の立ち会いがなくとも保守、点検、追加工事ができ、時間、人件費の削減につながる。

このような本発明の設備情報管理システムに対して、特許文献１に示される、地表面に上部を露出させた状態で地面に埋設する標識では、標識が無数に設置されてしまう事が考えられる。例えば、車道や歩道の形成、建築物や公共施設などの建造において、これらの施工形態の制限、施工場所の制限、施工期間の長期化、地表面に標識を露出させるために費用がかさむ、などの問題が出てしまう。しかし本発明は、設備自体に無線チップを付ける事により、地表面が平面化でき地表面の有効活用が可能である。例えば車道、歩道、建築物、公共施設など、これらの施工形態の制限、施工場所の制限などが特許文献１にくらべ格段に低減出来る。

また、特許文献２に示される方法では、無線端末部とメモリチップ部が情報を送受信する際、メモリチップ部の動作電源をどこから得るのか記載されておらず、メモリチップ動作の問題点があった。さらに、無線端末部とメモリチップ部を通信させる際、無線携帯端末を所望の対象物に向け、所望の対象物にセットされたメモリチップから各種情報を読み取ることによって、その対象物に関する各種情報を取得するため、対象物内もしくは地中などにメモリチップが設置されている場合、メモリチップを探し出すことはできない。しかし本発明では、ＲＦ回路部でリーダライタから送信される情報がのった電波を利用して無線チップの動作電力としている。さらに本発明では無線チップ個々に対してリーダライタが暗号鍵を持つので、特許文献２では区別出来ない設置物中、地中などでも個々の無線チップの位置が無線チップに記憶されている位置情報を得ることにより確認できる。

また、特許文献３では特許文献１と同様、本体を地表面の上部に露出させた状態で地面に埋設する方法をとっており、施工形態の制限、施工場所の制限、施工期間の長期化、地表面に標識を露出させるために費用がかさむ、などの問題が出てしまう。さらにＧＰＳで位置情報を得るため、特殊装置が必要となり施工費の増大につながる。しかし本発明は、設備自体に無線チップを付ける事により、地表面が平面化でき地表面の有効活用が可能である。例えば車道、歩道、建築物、公共施設など、これらの施工形態の制限、施工場所の制限などが特許文献３にくらべ格段に回避出来る。さらに本発明では設備環境が整っている携帯電話情報通信網などを使用し情報処理装置から必要な施工情報を得るので、特許文献３に比べ大幅なコスト削減が出来る。

（実施の形態２）
本実施の形態では、無線チップ７０１が有するメモリ回路７０７、及びその動作方法について説明する。

図２に示すように、メモリ回路７０７はメモリ素子が形成されたメモリセルアレイ７５６及び駆動回路を有する。駆動回路は、カラムデコーダ７５１、ローデコーダ７５２、読み出し回路７５４、書き込み回路７５５、セレクタ７５３を有する。

メモリセルアレイ７５６は、ビット線Ｂｍ（ｍ＝１からｘ）、ワード線Ｗｎ（ｎ＝１からｙ）を有し、また、ビット線とワード線とそれぞれの交点にメモリセル７５７を有する。なお、メモリセル７５７はトランジスタが接続されたアクティブ型であっても、パッシブ素子だけで構成されるパッシブ型であってもよい。またビット線Ｂｍはセレクタ７５３により制御され、ワード線Ｗｎはローデコーダ７５２により制御される。

カラムデコーダ７５１は、任意のビット線を指定するアドレス信号を受けて、セレクタ７５３に信号を与える。セレクタ７５３は、カラムデコーダ７５１の信号を受けて指定のビット線を選択する。ローデコーダ７５２は、任意のワード線を指定するアドレス信号を受けて、指定のワード線を選択する。上記動作によりアドレス信号に対応する一つのメモリセル７５７が選択される。読み出し回路７５４は選択されたメモリセルが有する情報を読み出して出力する。書き込み回路７５５は書き込みに必要な電圧を生成し、選択されたメモリセルに電圧を印加することで、情報の書き込みを行う。

次に、メモリセル７５７の回路構成を説明する。本実施の形態では、下部電極、上部電極を有し、当該一対の電極間にメモリ材料層が介在したメモリ素子７８３を有するメモリセルについて説明する。

図３（Ａ）に示すメモリセル７５７は、トランジスタ７８１とメモリ素子７８３とを有するアクティブ型のメモリセルである。トランジスタ７８１は、薄膜トランジスタを適用することができる。トランジスタ７８１が有するゲート電極は、ワード線Ｗｙに接続される。また当該トランジスタ７８１が有するソース電極及びドレイン電極の一方は、ビット線Ｂｘに接続され、他方はメモリ素子７８３と接続される。メモリ素子７８３の下部電極は、トランジスタ７８１のソース電極及びドレイン電極の一方と電気的に接続している。またメモリ素子７８３の上部電極（７８２に相当）は、共通電極として、各メモリ素子で共有することができる。

また図３（Ｂ）に示すように、メモリ素子７８３がダイオード７８４に接続された構成を用いてもよい。ダイオード７８４は、トランジスタのソース電極及びドレイン電極の一方と、ゲート電極とが接続された所謂ダイオード接続構造を採用することができる。またダイオード７８４として、メモリ材料層と下部電極とのコンタクトによるショットキーダイオードを用いたり、メモリ材料の積層によって形成されるダイオードなどを用いたりすることもできる。

メモリ材料層としては、電気的作用、光学的作用又は熱的作用等により、その性質や状態が変化する材料を用いることができる。例えば、ジュール熱による溶融や、絶縁破壊等により、その性質や状態が変化し、下部電極と、上部電極とが短絡することができる材料を用いればよい。そのためメモリ材料層の厚さは、５ｎｍから１００ｎｍ、好ましくは１０ｎｍから６０ｎｍとするとよい。このようなメモリ材料層は、無機材料又は有機材料を用いることができ、蒸着法、スピンコーティング法、液滴吐出法等により形成することができる。

無機材料としては、酸化珪素、窒化珪素、酸化窒化珪素等がある。このような無機材料であっても、その膜厚を制御することによって、絶縁破壊を生じさせ、下部電極と上部電極とを短絡させることができる。

有機材料としては、例えば、４、４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略称：α−ＮＰＤ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）や４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）や４，４’−ビス（Ｎ−（４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル）−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物、ポリビニルカルバゾール（略称：ＰＶＫ）やフタロシアニン（略称：Ｈ_２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）等のフタロシアニン化合物等を用いることができる。これら材料は、正孔輸送性の高い物質である。

また、他にも有機材料として、例えばトリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ_３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ_３）、ビス（１０−ヒドロキシベンゾ［ｈ］キノリナト）ベリリウム（略称：ＢｅＢｑ_２）、ビス（２−メチル−８−キノリノラト）（４−フェニルフェノラト）アルミニウム（略称：ＢＡｌｑ）等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料や、ビス［２−（２’−ヒドロキシフェニル）ベンズオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）_２）、ビス［２−（２’−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）_２）などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。これら材料は、電子輸送性が高い物質である。

さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）等の化合物等を用いることができる。

またメモリ材料層は単層構造であっても、積層構造であってもよい。積層構造の場合、上記材料から選び、積層構造することができる。また上記有機材料と、発光材料とを積層してもよい。発光材料として、４−（ジシアノメチレン）−２−メチル−６−［２−（１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＪＴ）、４−ジシアノメチレン−２−ｔ−ブチル−６−（１，１，７，７−テトラメチルジュロリジル−９−エニル）−４Ｈ−ピラン、ペリフランテン、２，５−ジシアノ−１，４−ビス（１０−メトキシ−１，１，７，７−テトラメチルジュロリジル−９−エニル）ベンゼン、Ｎ，Ｎ’−ジメチルキナクリドン（略称：ＤＭＱｄ）、クマリン６、クマリン５４５Ｔ、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、９，９’−ビアントリル、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）や９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン（略称：ＴＢＰ）等がある。

また、上記発光材料を分散してなる層を用いてもよい。発光材料分散してなる層において、母体となる材料としては、９，１０−ジ（２−ナフチル）−２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＤＮＡ）等のアントラセン誘導体、４，４’−ジ（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）等のカルバゾール誘導体、ビス［２−（２’−ヒドロキシフェニル）ピリジナト］亜鉛（略称：Ｚｎｐｐ_２）、ビス［２−（２’−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：ＺｎＢＯＸ）などの金属錯体等を用いることができる。また、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ_３）、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、ビス（２−メチル−８−キノリノラト）（４−フェニルフェノラト）アルミニウム（略称：ＢＡｌｑ）等を用いることができる。

このような有機材料は、熱的作用等によりその性質を変化させるため、ガラス転移温度（Ｔｇ）が５０℃から３００℃、好ましくは８０℃から１２０℃であるとよい。

また、有機材料や発光材料に金属酸化物を混在させた材料を用いてもよい。なお金属酸化物を混在させた材料とは、上記有機材料又は発光材料と、金属酸化物とが混合した状態、又は積層された状態を含む。具体的には複数の蒸着源を用いた共蒸着法により形成された状態を指す。このような材料を有機無機複合材料と呼ぶことができる。

例えば正孔輸送性の高い物質と、金属酸化物を混在させる場合、当該金属酸化物にはバナジウム酸化物、モリブデン酸化物、ニオブ酸化物、レニウム酸化物、タングステン酸化物、ルテニウム酸化物、チタン酸化物、クロム酸化物、ジルコニウム酸化物、ハフニウム酸化物、タンタル酸化物を用いると好ましい。

また電子輸送性の高い物質と、金属酸化物を混在させる場合、当該金属酸化物にはリチウム酸化物、カルシウム酸化物、ナトリウム酸化物、カリウム酸化物、マグネシウム酸化物を用いると好ましい。

メモリ材料層には、電気的作用、光学的作用又は熱的作用により、その性質が変化する材料を用いればよいため、例えば光を吸収することによって酸を発生する化合物（光酸発生剤）をドープした共役高分子を用いることもできる。共役高分子として、ポリアセチレン類、ポリフェニレンビニレン類、ポリチオフェン類、ポリアニリン類、ポリフェニレンエチニレン類等を用いることができる。また、光酸発生剤としては、アリールスルホニウム塩、アリールヨードニウム塩、ｏ−ニトロベンジルトシレート、アリールスルホン酸ｐ−ニトロベンジルエステル、スルホニルアセトフェノン類、Ｆｅ−アレン錯体ＰＦ６塩等を用いることができる。

次に、図３（Ａ）に示したようなアクティブ型のメモリセル７５７に情報の書き込みを行うときの動作について説明する。なお本実施の形態では、初期状態のメモリ素子が格納する値を「０」、電気的作用等によって特性を変化させたメモリ素子が格納する値を「１」とする。また、初期状態のメモリ素子は抵抗値が高く、変化後のメモリ素子は抵抗値が低い。

書き込みを行う場合、カラムデコーダ７５１、ローデコーダ７５２、セレクタ７５３により、ｍ列目のビット線Ｂｍと、ｎ行目のワード線Ｗｎが選択され、ｍ列目ｎ行目のメモリセル７５７に含まれるトランジスタ７８１がオンとなる。

続いて、書き込み回路７５５により、ｍ列目のビット線Ｂｍに、所定の電圧が所定の期間印加される。この印加電圧および印加時間は、メモリ素子７８３が初期状態から抵抗値の低い状態へと変化するような条件を用いる。ｍ列目のビット線Ｂｍに印加された電圧は、メモリ素子７８３の下部電極に伝達され、上部電極との間には電位差が生じる。すると、メモリ素子７８３に電流が流れ、メモリ材料層の状態に変化が生じ、メモリ素子特性が変化する。そして、メモリ素子７８３が格納する値を「０」から「１」へ変化させる。

このような書き込み動作は、制御回路７０６に従って行われる。

次に、情報の読み出しを行う動作について説明する。図４に示すように読み出し回路７５４は、抵抗素子７９０とセンスアンプ７９１を有する。情報の読み出しは、下部電極と上部電極の間に電圧を印加して、メモリ素子が、初期の状態か変化後の低い状態であるかを判定することで行う。具体的には、抵抗分割方式によって、情報の読み出しを行うことができる。

例えば、メモリセルアレイ７５６が含む複数のメモリ素子７８３から、ｍ列目ｎ行目のメモリ素子７８３の情報の読み出しを行う場合について説明する。まずカラムデコーダ７５１、ローデコーダ７５２、セレクタ７５３により、ｍ列目のビット線Ｂｍと、ｎ行目のワード線Ｗｎが選択される。すると、ｍ列目ｎ行目に配置されたメモリセル７５７が有するトランジスタ７８１がオン状態になり、メモリ素子７８３と、抵抗素子７９０とが直列に接続された状態となる。その結果、メモリ素子７８３の電流特性に応じて図４に示したＰ点の電位が決まる。

メモリ素子が初期状態である場合のＰ点の電位をＶ１、メモリ素子が変化後の低抵抗状態である場合のＰ点の電位をＶ２とし、Ｖ１＞Ｖｒｅｆ＞Ｖ２となる参照電位Ｖｒｅｆを用いることで、メモリ素子に格納されている情報を読み出すことができる。具体的には、メモリ素子が初期状態である場合、センスアンプ７９１の出力電位はＬｏとなり、メモリ素子が低抵抗状態である場合、センスアンプ７９１の出力電位はＨｉとなる。

上記の方法によると、メモリ素子７８３の抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。しかしながら、メモリ素子７８３が有する情報を、電流値により読み取ってもよい。なお本発明の読み出し回路７５４は、上記構成に限定されず、メモリ素子が有する情報を読み出すことができればどのような構成を有していてもよい。

このような構成を有するメモリ素子は、「０」から「１」の状態へ変化し、「０」から「１」の状態への変化は不可逆的である。

このようなメモリ素子７８３へ無線チップの識別番号を書き込むことができる。そして書き込まれた情報は、リーダライタに設けられたセンサー、つまりアンテナからの無線通信によって読み出すことができる。

なお、本実施の形態は実施の形態１と自由に組み合わせて実施することができる。

（実施の形態３）
本実施の形態では、メモリ回路７０７の断面図について説明する。

図５（Ａ）は、絶縁基板５１０上にメモリセル部５０１と駆動回路部５０２とが一体形成されたメモリ素子の断面図を示す。絶縁基板５１０には、ガラス基板、石英基板、珪素からなる基板、金属基板、プラスチック基板等を用いることができる。プラスチック基板を用いると、薄型、軽量な無線チップを提供することができる。またガラス基板等に対して、研磨を行うことによって、無線チップの薄型化、軽量化を図ることができる。

絶縁基板５１０上には下地膜５１１が設けられている。駆動回路部５０２では下地膜５１１を介して薄膜トランジスタ５２０、５２１が設けられ、メモリセル部５０１には下地膜５１１を介して薄膜トランジスタ６２１が設けられている。各薄膜トランジスタには、島状にパターニングされた半導体層５１２、ゲート絶縁層を介して設けられたゲート電極５１４、ゲート電極側面に設けられた絶縁物（所謂サイドウォール）５１３等が設けられている。半導体層５１２は、膜厚が０．２μｍ以下、代表的には４０ｎｍから１７０ｎｍ、好ましくは５０ｎｍから１５０ｎｍとなるように形成する。さらに、絶縁物５１３、及び半導体層５１２を覆う絶縁層５１６、半導体層５１２に形成された不純物領域に接続する電極５１５を有する。なお電極５１５は不純物領域と接続するため、ゲート絶縁層及び絶縁層５１６にコンタクトホールを形成し、当該コンタクトホールに導電層を形成し、当該導電層をパターニングして形成することができる。

半導体層には非晶質シリコン、多結晶シリコン等を用いることができる。多結晶シリコンを用いる場合、まず非晶質シリコンを形成し、熱処理、又はレーザ照射を行って多結晶シリコンとすることができる。このとき、ニッケルを代表とする金属元素を用いて熱処理、又はレーザ照射を行うことにより、結晶化温度を低減することができる。レーザ照射には、連続発振、又はパルス発振のレーザ照射装置を用いることができる。また、熱処理を伴った結晶化法と、連続発振レーザ若しくは１０ＭＨｚ以上の周波数で発振するレーザビームを照射する結晶化法とを組み合わせても良い。連続発振レーザ又は１０ＭＨｚ以上の周波数で発振するレーザビームを照射することで、結晶化された半導体層の表面を平坦なものとすることができる。それにより、ゲート絶縁層を薄膜化することも可能であり、また、ゲート絶縁層の耐圧を向上させることに寄与することができる。

また、半導体層に対し、連続発振レーザ若しくは１０ＭＨｚ以上の周波数で発振するレーザビームを照射しながら一方向に走査して結晶化させて得られた半導体層は、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置し、以下に示すゲート絶縁層を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ）を得ることができる。

本発明における無線チップを構成する薄膜トランジスタにおいて、ゲート絶縁層等を代表とする絶縁層は、高密度プラズマ処理を用いて、被形成面の表面を酸化又は窒化することによって作製することができる。高密度プラズマ処理とは、プラズマ密度が１×１０^１１ｃｍ^−３以上、好ましくは１×１０^１１ｃｍ^−３以上９×１０^１５ｃｍ^−３以下であり、マイクロ波（例えば周波数２．４５ＧＨｚ）といった高周波を用いたプラズマ処理である。このような条件でプラズマを発生させると、電子温度が０．２ｅＶから２ｅＶとなる。このように低電子温度が特徴である高密度プラズマは、活性種の運動エネルギーが低いため、プラズマダメージが少なく欠陥が少ない膜を形成することができる。このようなプラズマ処理を可能とする成膜室に、被形成体、ゲート絶縁層を形成する場合であればパターニングされた半導体層が形成された基板を配置する。そして、プラズマ発生用の電極、所謂アンテナと被形成体との距離を２０ｍｍ以上８０ｍｍ以下、好ましくは２０ｍｍ以上６０ｍｍ以下として成膜処理を行う。このような高密度プラズマ処理により、低温プロセス（基板温度４００℃以下）の実現が可能となる。そのため、耐熱性の低いプラスチックを基板上に成膜することができる。

このような絶縁層の成膜雰囲気は窒素雰囲気、又は酸素雰囲気とすることができる。窒素雰囲気とは、代表的には、窒素と希ガスとの混合雰囲気、又は窒素と水素と希ガスとの混合雰囲気である。窒素と水素を有するガスには、アンモニアを挙げることができる。希ガスとしては、ヘリウム、ネオン、アルゴン、クリプトン、キセノンの少なくとも１つを用いることができる。また酸素雰囲気とは、代表的には、酸素と希ガスとの混合雰囲気、酸素と水素と希ガスとの混合雰囲気、又は一酸化二窒素と希ガスとの混合雰囲気である。また水素と希ガスとの混合雰囲気を用いてもよい。

この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、被形成面の表面を酸化又は窒化することができる。

このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁層を形成することができる。この場合の反応は固相反応であるため、当該絶縁層と半導体層との界面準位密度はきわめて低くすることができる。このような、高密度プラズマ処理は、被形成面、例えば半導体層であれば結晶性シリコン、又は多結晶シリコンを直接酸化、若しくは窒化するため、形成される絶縁層の厚さは、ばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの場合、結晶粒界でも酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体層の表面を固相酸化することにより、結晶粒界において異常な酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁層を形成することができる。

このように形成された絶縁層は、他の被膜に与えるダメージが少なく、緻密なものとなる。また高密度プラズマ処理により形成された絶縁層は、当該絶縁層と接触する界面状態を改善することができる。例えば高密度プラズマ処理を用いてゲート絶縁層を形成すると、半導体層との界面状態を改善することができる。その結果、薄膜トランジスタの電気特性を向上させることができる。

絶縁層の作製に高密度プラズマ処理を用いる場合を説明したが、半導体層に高密度プラズマ処理を施してもよい。高密度プラズマ処理によって、半導体層表面の改質を行うことができる。その結果、界面状態を改善でき、ひいては薄膜トランジスタの電気特性を向上させることができる。

本発明においてゲート絶縁層等の絶縁層としては、高密度プラズマ処理によって形成される絶縁層のみを用いても良いし、それにプラズマや熱反応を利用したＣＶＤ法で、酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁層を堆積し、積層させても良い。いずれにしても、高密度プラズマで形成した絶縁層をゲート絶縁層の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。

また平坦性を高めるため、絶縁層５１７、５１８が設けられているとよい。このとき絶縁層５１７は有機材料から形成し、絶縁層５１８は無機材料から形成するとよい。絶縁層５１７、５１８が設けられている場合、電極５１５は、これら絶縁層５１７、５１８にコンタクトホールを介して不純物領域と接続するように形成することができる。

さらに絶縁層５２５が設けられ、電極５１５と接続するように下部電極５２７を形成する。下部電極５２７の端部を覆い、下部電極５２７が露出するように開口部が設けられた絶縁層５２８を形成する。開口部内に、メモリ材料層５２９を形成し、上部電極５３０を形成する。このようにして、下部電極５２７、メモリ材料層５２９、上部電極５３０を有するメモリ素子６２２が形成される。メモリ材料層５２９は、有機材料又は無機材料から形成することができる。下部電極５２７又は上部電極５３０は、導電性材料から形成することができる。例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）等の元素からなる膜又はこれらの元素を用いた合金膜等から形成することができる。またインジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物、２％以上２０％以下の酸化亜鉛を含む酸化インジウム等の透光性材料を用いることができる。

さらに平坦性を高め、不純物元素の侵入を防止するため、絶縁層５３１を形成するとよい。

本実施の形態で説明した絶縁層には、無機材料又は有機材料を用いることができる。無機材料としては、酸化珪素、窒化珪素を用いることができる。有機材料としてはポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザン等を用いることができる。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。ポリシラザンは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料を出発原料として形成される。

図５（Ｂ）は、図５（Ａ）と異なり、電極５１５のコンタクトホール５５１内にメモリ材料層を形成したメモリ素子の断面図を示す。図５（Ａ）と同様に、下部電極として電極５１５を用い、電極５１５上にメモリ材料層５２９、上部電極５３０を形成し、メモリ素子６２２を形成することができる。その後、絶縁層５３１を形成する。その他の構成は図５（Ａ）と同様であるため、説明を省略する。

このようにコンタクトホール５５１にメモリ素子を形成すると、メモリ装置の小型化を図ることができる。またメモリ用の電極が不要となるため製造工程を削減し、低コスト化されたメモリ装置を提供することができる。

このように本発明の管理システムに適用することができるメモリ装置は絶縁基板上に作製され、駆動回路を一体形成することができるため、製造コストを低くすることができる。

なお、本実施の形態は実施の形態１および実施の形態２と自由に組み合わせて実施することができる。

（実施の形態４）
本実施の形態では、無線チップが有する回路の一部の薄膜トランジスタのレイアウトについて説明する。

上記実施の形態で示した半導体層５１２に相当する半導体層は、絶縁表面を有する基板の全面若しくは一部（トランジスタの半導体領域として確定されるよりも広い面積を有する領域）に、下地膜等を介して形成される。そして、フォトリソグラフィー技術によって、半導体層上にマスクパターンを形成する。そのマスクパターンを利用して半導体層をエッチング処理することにより、薄膜トランジスタのソース領域、ドレイン領域及びチャネル形成領域を含む特定形状を有する島状の半導体パターンを形成することができる。そのパターン形成された半導体層の形状は、薄膜トランジスタの特性に基づき、要求される回路特性やレイアウトの適切さを考慮して決められる。

本発明の薄膜トランジスタにおいて、半導体層を形成するためのフォトマスクは、所定のパターンを備えている。このフォトマスクのパターンは角部（直角の部分）を有さず、丸みを帯びている。具体的には、通常の角部を有するパターンにおける角部（直角三角形）が削除された形状である。削除された角部（直角三角形）は、直角を挟む二辺がそれぞれ１０μｍ以下の大きさを有するものである。このマスクパターンの形状は、図６に示すように半導体層５１２のパターン形状として転写することができる。また半導体層への転写のとき、半導体層の角部は、フォトマスクパターンの角部よりさらに丸みを帯びるように転写されることがある。すなわち、半導体層のパターンの角部には、フォトマスクのパターンよりもさらにパターン形状をなめらかにした丸みが設けられてもよい。なお図６において、後に形成されるゲート電極や配線を点線で示す。また、本実施の形態においては、削除する角部の例として、直角を有する角部（直角三角形）を挙げているがこれに限られない。尖った形状の角部であれば、どのような角部を削除しても良い。鋭角であっても良いし、鈍角であっても良い。これらの場合には、削除したい角部を挟む二辺の条件が上記の条件であれば良い。以下の説明においても同様である。

次に、角部に丸みが設けられるようにパターニングされた半導体層上には、ゲート絶縁層が形成される。そして、上記実施の形態で示したように、半導体層と一部が重なるようにゲート電極５１４が形成され、同時にゲート配線が形成される。ゲート電極又はゲート配線は、金属層や半導体層を成膜し、フォトリソグラフィー技術によって形成することができる。

このゲート電極又はゲート配線を形成するためのフォトマスクは、所定のパターンを備えている。このフォトマスクのパターンは、角部（直角の部分）を有さず、丸みを帯びている。具体的には、角部を有するパターンにおける角部（直角三角形）が削除された形状である。削除された角部（直角三角形）は、直角を挟む二辺がそれぞれ１０μｍ以下、または、配線の線幅の１／２以下かつ線幅の１／５以上の大きさを有するものである。削除したい角部の形状が直角（直角三角形）でない場合には、削除したい角部を挟む二辺の条件が上記の条件であれば良い。このマスクパターンの形状は、図７に示すように、ゲート電極又はゲート配線のパターン形状として転写することができる。またゲート電極又はゲート配線への転写のときに、ゲート電極又はゲート配線の角部がさらに丸みを帯びるように転写されることがある。すなわちゲート電極又はゲート配線の角部には、フォトマスクのパターンよりもさらにパターン形状をなめらかにした丸みが設けられていてもよい。このようなフォトマスクを用いて形成されたゲート電極又はゲート配線の角部には、丸みをおびさせることができる。なお図７において、後に形成される配線を点線で示す。

このようなゲート電極又はゲート配線は、レイアウトの制約上、矩形に折れ曲がる。そのため、ゲート電極又はゲート配線の丸みを帯びた角部には凸部（外側の辺）と凹部（内側の辺）が設けられる。この丸みを帯びた凸部とすることにより、プラズマによるドライエッチの際、異常放電による微粉の発生を抑えることができる。また、丸みを帯びない角部の場合には、微粉が発生した場合には角部に集まるため、洗い流すのが難しく、歩留まりを低下させてしまうが、丸みを帯びた凹部とすることにより、たとえ微粉が発生したとしても、容易に洗い流すことができる。その結果、歩留まり向上が甚だしく期待できるという効果を有する。

次に、ゲート電極又はゲート配線上には、上記実施の形態で示したように絶縁層５１６、５１７、５１８に相当する絶縁層等を形成する。勿論、本発明において絶縁層は単層であっても構わない。

そして絶縁層の所定の位置に開口を形成し、当該開口に電極５１５に相当する配線を形成する。この開口は、下層に位置する半導体層又はゲート配線層と、配線層との間の電気的な接続をとるために設けられる。配線は、フォトリソグラフィー技術によるマスクパターンの形成と、マスクパターンを用いたエッチング加工により、所定のパターンに形成される。

配線によって、ある特定の素子間を連結することができる。この配線は、特定の素子と素子の間を直線で結ぶのではなく、レイアウトの制約上、矩形に折れ曲がる（以下、屈曲部という）。また配線は、開口部やその他の領域において配線幅が変化することがある。例えば開口部では、開口が配線幅と同等若しくは大きい場合には、その部分で配線幅が広がるように変化する。また、回路のレイアウト上、容量部の一方の電極を兼ねるために、配線幅を大きくとることがある。

この場合、フォトマスクのパターンの屈曲部において、角部を削除する。削除される角部（直角三角形）は、直角を挟む二辺がそれぞれ１０μｍ以下、または、配線の線幅の１／２以下かつ線幅の１／５以上の大きさを有するものである。削除する角部の形状が直角（直角三角形）でない場合には、削除したい角部を挟む二辺の条件が上記の条件であれば良い。そして、図８に示すように、電極（配線）５１５のパターンにも同様な丸みを帯びさせる。配線の角部は、線幅の１／２以下かつ１／５以上で削除され、屈曲部に丸みをおびさせることができる。このような丸みを帯びた配線とすることにより、その屈曲部における凸部ではプラズマによるドライエッチの際、異常放電による微粉の発生を抑え、凹部では、洗浄のときに、たとえ発生した微粉があっても、容易に洗い流すことができる。結果として歩留まり向上が甚だしく期待できるという効果を有する。配線の角部が丸みを帯びることにより、電荷の流れが滞ることなく、電気的にスムーズな伝導が期待されるため、角部に電界が集中してショートを引き起こすといった問題を低減することもできる。

図８に示したレイアウトを有する回路において、屈曲部や配線幅が変化する部位の角部をなめらかにして、丸みを付けることにより、プラズマによるドライエッチの際、異常放電による微粉の発生を抑え、洗浄のときに、たとえ微粉が発生したとしても、容易に洗い流すことができる。結果として歩留まり向上が甚だしく期待できるという効果を有する。すなわち、製造工程における塵や微粉の問題を解消することができる。また、配線の角部が丸みを帯びた構成をとることにより、電荷の流れが滞ることなく、電気的にスムーズな伝導が期待される。特に多数の平行配線が設けられる駆動回路部等の配線において、ゴミを洗い流すことを可能とすることは、きわめて好都合である。

なお本実施の形態では、半導体層、ゲート配線、配線の３つのレイアウトにおいて、角部又は屈曲部に丸みを帯びる形態を説明したが、これに限定されるものではない。すなわち、いずれか一の層において、角部又は屈曲部に丸みを帯びさせ、製造工程における塵や微粉等の問題を解消することができればよい。

次に、無線チップの回路に用いられるトランジスタ、容量素子、抵抗素子について説明する。まずこれらの断面構造について、図１３を用いて説明する。図１３は、ｎチャネル型ＴＦＴ２０１、ｎチャネル型ＴＦＴ２０２、容量素子２０４、抵抗素子２０５、ｐチャネル型ＴＦＴ２０３が示されている。各トランジスタは半導体層３０５、絶縁層３０８、ゲート電極３０９等により形成することができる。ゲート電極３０９は、第１導電層３０３と第２導電層３０２の積層構造で形成されている。また、図１４（Ａ）〜（Ｅ）は、図１３で示すトランジスタ、容量素子、抵抗素子に対応する上面図であり、合わせて参照することができる。

図１３において、ｎチャネル型ＴＦＴ２０１の半導体層３０５には、チャネル長方向（キャリアの流れる方向）において、配線３０４とコンタクトを形成するソース及びドレイン領域である不純物領域３０６の不純物濃度よりも、低濃度にドープされた不純物領域３０７が形成されている。この、低濃度にドープされた不純物領域は、低濃度ドレイン（ＬＤＤ）とも呼ばれ、ｎチャネル型ＴＦＴ２０１においてはゲート電極の両側に形成されている。不純物領域３０６と不純物領域３０７には、ｎチャネル型ＴＦＴ２０１を構成する場合、ｎ型を付与する不純物としてリンなどが添加されている。ＬＤＤはホットエレクトロン劣化や短チャネル効果を抑制する手段として形成される。

図１４（Ａ）で示すように、ｎチャネル型ＴＦＴ２０１のゲート電極３０９において、第１導電層３０３は、第２導電層３０２の両側に広がって形成されている。この場合において、第１導電層３０３の膜厚は、第２導電層の膜厚よりも小さくなるように形成されている。第１導電層３０３は、１０〜１００ｋＶの電界で加速されたイオン種を通過させることが可能な厚さに形成されている。不純物領域３０７はゲート電極３０９の第１導電層３０３と重なるように形成されている。すなわち、ゲート電極３０９とオーバーラップするＬＤＤ領域を形成している。この構造は、第２導電層３０２をマスクとして、第１導電層３０３を通して一導電型の不純物を添加することにより、自己整合的に形成される。すなわち、ゲート電極とオーバーラップするＬＤＤを自己整合的に形成している。

両側にＬＤＤ有するトランジスタは、図１における電源回路７０３の整流用のＴＦＴや、論理回路に用いられるトランスミッションゲート（アナログスイッチとも呼ぶ）を構成するトランジスタに適用される。これらのＴＦＴは、ソース電極又はドレイン電極に正負両方の電圧が印加されるため、ゲート電極の両側にＬＤＤを設けることが好ましい。

図１３において、ｎチャネル型ＴＦＴ２０２の半導体層３０５には、ゲート電極の片側に、不純物領域３０６の不純物濃度よりも低濃度にドープされた不純物領域３０７が形成されている。図１４（Ｂ）で示すように、ｎチャネル型ＴＦＴ２０２のゲート電極３０９において、第１導電層３０３は、第２導電層３０２の片側に広がって形成されている。この場合も同様に、第２導電層３０２をマスクとして、第１導電層３０３を通して一導電型の不純物を添加することにより、自己整合的にＬＤＤを形成することができる。

片側にＬＤＤを有するトランジスタは、ソース電極及びドレイン電極間に正電圧のみ、もしくは負電圧のみが印加されるトランジスタに適用すればよい。具体的には、インバータ回路、ＮＡＮＤ回路、ＮＯＲ回路、ラッチ回路といった論理ゲートを構成するトランジスタや、センスアンプ、定電圧発生回路、ＶＣＯといったアナログ回路を構成するトランジスタに適用すればよい。

図１３において、容量素子２０４は、第１導電層３０３と半導体層３０５とで絶縁層３０８を挟んで形成されている。容量素子２０４を形成する半導体層３０５は、不純物領域３１０と不純物領域３１１を備えている。不純物領域３１１は、半導体層３０５において第１導電層３０３と重なる位置に形成される。また、不純物領域３１０は配線３０４とコンタクトを形成する。不純物領域３１１は、第１導電層３０３を通して一導電型の不純物を添加することができるので、不純物領域３１０と不純物領域３１１に含まれる不純物濃度は異ならせることができる。また、同じ不純物濃度としても良い。いずれにしても、容量素子２０４において、半導体層３０５は電極として機能させるので、一導電型の不純物を添加して低抵抗化しておくことが好ましい。また、第１導電層３０３は、図１４（Ｃ）に示すように、第２導電層３０２を補助的な電極として利用することにより、電極として十分に機能させることができる。このように、第１導電層３０３と第２導電層３０２を組み合わせた複合的な電極構造とすることにより、容量素子２０４を自己整合的に形成することができる。

容量素子は、図１において、電源回路７０３が有する保持容量、あるいは共振回路７０２が有する共振容量として用いられる。特に、共振容量は、容量素子の２端子間に正負両方の電圧が印加されるため、２端子間の電圧の正負によらず容量として機能することが必要である。

図１３において、抵抗素子２０５は、第１導電層３０３によって形成されている。第１導電層３０３は３０〜１５０ｎｍ程度の厚さに形成されるので、その幅や長さ、厚さ、材料等を適宜設定して抵抗素子を構成することができる。

抵抗素子は、図１において変調回路７０９が有する抵抗負荷として用いられる。また、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ：電圧制御発振器）などで電流を制御する場合の負荷としても用いられる場合がある。抵抗素子は、高濃度に不純物元素を含む半導体層や、金属層によって構成すればよい。抵抗値が膜厚、膜質、不純物濃度、活性化率などに依存する半導体層に対して、金属層は、膜厚、膜質で抵抗値が決定するため、ばらつきが小さく好ましい。

図１３において、ｐチャネル型ＴＦＴ２０３は、半導体層３０５に不純物領域３１２を備えている。この不純物領域３１２は、配線３０４とコンタクトを形成するソース及びドレイン領域を形成する。ゲート電極３０９は第１導電層３０３と第２導電層３０２が重畳した構成となっている。ｐチャネル型ＴＦＴ２０３はＬＤＤを設けないシングルドレイン構造のトランジスタである。ｐチャネル型ＴＦＴ２０３を形成する場合、不純物領域３１２にはｐ型を付与する不純物として硼素などが添加される。一方、不純物領域３１２にリンを添加すればシングルドレイン構造のｎチャネル型トランジスタとすることもできる。

半導体層３０５及び絶縁層３０８の一方若しくは双方に対しては、上記実施の形態で示したメモリ素子と同様に、高密度プラズマ処理工程を適用することができる。

図１３及び図１４を参照して説明したように、膜厚の異なる導電層を組み合わせることにより、さまざまな構成の素子を形成することができる。第１導電層のみが形成される領域と、第１導電層と第２導電層が積層されている領域は、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いて形成することができる。すなわち、フォトリソグラフィー工程において、フォトレジストを露光する際に、フォトマスクの透過光量を調節して、現像されるレジストマスクの厚さを異ならせる。この場合、フォトマスクまたはレチクルに解像度限界以下のスリットを設けて上記複雑な形状を有するレジストを形成してもよい。また、現像後に約２００℃のベークを行ってフォトレジスト材料で形成されるマスクパターンを変形させてもよい。

また、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いることにより、第１導電層のみが形成される領域と、第１導電層と第２導電層が積層されている領域を連続して形成することができる。図１４（Ａ）に示すように、第１導電層のみが形成される領域を半導体層上に選択的に形成することができる。このような領域は、半導体層上において有効であるが、それ以外の領域（ゲート電極と連続する配線領域）では必要がない。このフォトマスク若しくはレチクルを用いることにより、配線部分には、第１導電層のみの領域を作らないで済むので、配線密度を実質的に高めることができる。

図１３及び図１４の場合には、第１導電層はタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）またはモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物を３０〜５０ｎｍの厚さで形成する。また、第２導電層はタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）またはモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物で３００〜６００ｎｍの厚さに形成する。例えば、第１導電層と第２導電層をそれぞれ異なる導電材料を用い、後に行うエッチング工程でエッチングレートの差が生じるようにする。一例として、第１導電層としてＴａＮを用い、第２導電層としてタングステン膜を用いることができる。なお、これに限られず、その他の材料（例えば、チタン（Ｔｉ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、ニオブ（Ｎｂ）、ネオジム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料等）を用いても良い。

また第１導電層と、第２導電層との積層構造を用いてゲート配線を形成する場合、それらの両端を揃えるようにパターニングしてもよい。その結果、微細なゲート配線を形成することができる。

本実施の形態では、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いて、電極構造の異なるトランジスタ、容量素子、抵抗素子を、同じパターニング工程によって作り分けることができることを示している。これにより、回路の特性に応じて、形態の異なる素子を、工程を増やすことなく作り込み、集積化することができる。もちろん、上記の方法に限られず、成膜とエッチングを交互に繰り返す方法で導電層を所望の形状に形成してもよい。

なお、本実施の形態は実施の形態１乃至実施の形態３と自由に組み合わせて実施することができる。

本実施例では、複数の無線チップを設備に取り付けた場合の実施例について示す。

図９に示すように、地中１１７に埋める設備の施工前段階で、事前に施工時の必要な情報がメモリ回路１０４に記憶された無線チップ（Ａ）１１１、無線チップ（Ｂ）１１２、無線チップ（Ｃ）１１３を設備に取り付ける。そして、その後、工事を施工する。または、施工時の情報が何も記憶されていない無線チップ（Ａ）１１１を設備に取り付ける。そして、工事の施工後、必要な情報を記憶させる。

埋められている設備を点検、保守、管理、把握等する際は、リーダライタ１０９を用意し、リーダライタ１０９を起動させ、特定の無線チップ、例えば無線チップ（Ａ）１１１を探す。無線チップ（Ａ）１１１を探す際、リーダライタ１０９によって無線チップ（Ａ）１１１に対応する鍵情報を乗せた通信を行う事により、リーダライタの表示部１０７などに無線チップ（Ａ）１１１の位置等を表示することができる（１０８）。

さらに、リーダライタ１０９で無線チップ（Ａ）１１１と通信する際、リーダライタ１０９が内部の情報処理装置や外部の情報処理装置（サーバ等）と情報のやり取りを行うことにより、埋設物に関する詳細な情報を得ることができる。例えば、周辺地図情報、埋設時の写真、作業業者ごとの資料など、埋設物に関して、無線チップ（Ａ）１１１に記憶出来ない大容量の情報を、リーダライタ１０９と送受信し、表示部１０７に表示することにより、必要な情報をその場ですぐに得ることができる。なお、リーダライタ内の情報処理装置は、記憶装置を有さなくとも良いが、記憶装置を有する構成とすることが好ましい。

勿論、リーダライタから発している鍵情報に対応する無線チップが存在しない場合（例えば、存在しない無線チップ（Ｄ）に対応する鍵情報をリーダライタが発している場合）、図１０に示すように、鍵情報に対応した無線チップ（無線チップ（Ｄ））からの反応を得ることができない。そのため、リーダライタの表示部には、特定無線チップが検索できない旨を表示することができる。

同様に、無線チップ（Ｂ）１１２、無線チップ（Ｃ）１１３に対応する鍵情報を乗せた通信を行うことによって、無線チップ（Ｂ）１１２、無線チップ（Ｃ）１１３とのやり取りを行うことができる。

このような本発明によって、無線チップ（Ａ）１１１からの情報や、リーダライタ１０９が有する情報処理装置の情報を表示部１０７に表示することができ、点検作業を簡便化することができる。特に、作業者が多くの資料を持参する必要がなく、好ましい。

図１１には、無線チップに情報を書き込む流れを表すフローチャートを示す。まず、無線チップに情報を書き込み（Ｓ０１）、その後、設備に無線チップを取り付ける（Ｓ０２）。または先に設備に無線チップを取り付け（Ｓ１１）、その後、無線チップに情報を書き込んでもよい（Ｓ１２）。そして、無線チップに必要な情報、例えば初期情報が書き込まれているか、リーダライタによって確認する（Ｓ３）。書き込まれている場合（ＹＥＳ）は、工事等の施工を行って、設備を完成させる（Ｓ４）。また書き込まれていない場合（ＮＯ）は、再び最初に戻る。

次に図１２に示すフローチャートを用いて、点検時の作業の流れを説明する。まず、リーダライタを用意する（Ｓ３１）。すなわち、作業者が現場にリーダライタを持参する。このようなリーダライタは携帯型であると好ましい。その後リーダライタを起動させ、無線チップを検索する（Ｓ３２）。このとき、無線チップのＣＰＵ等によって鍵情報の設定が行われていれば、リーダライタによって、特定の無線チップからの反応の有無を確認し、無線チップを特定することができる（Ｓ３３）。特定された無線チップがある場合（ＹＥＳ）、リーダライタは情報処理装置（記憶装置等）から必要情報を選ぶ。情報処理装置（記憶装置等）はリーダライタ内に存在しても良いし、外部に存在してもよい。必要な情報は、その容量が大きい場合、サーバ（外部の情報処理装置）からダウンロードしてもよい（Ｓ３４）。また無線チップを特定できなかった場合（ＮＯ）、再度繰り返す。その後、これら情報を無線チップに書き込む（Ｓ３５）。書き込むことが出来た場合（ＹＥＳ）終了し、書き込むことが出来なかった場合（ＮＯ）再度繰り返す。

このように本発明の無線チップは、無線通信機能を有しているため、埋められている設備、つまり、埋められている無線チップとの情報のやり取りを可能とする。本発明では個々の埋設物自体に無線チップを取り付け、無線チップのメモリ回路に、埋めた日時、位置情報、所有者などの情報を書き込む事が可能であり、保守、点検、追加工事において、従来の様に各担当者が立ち会う事や、むやみに掘り起こす必要が無くなり、コスト削減、時間短縮につながる。また、無線チップのメモリの記憶容量を超える大容量の情報が存在する場合、そのような大容量の情報は、無線チップのメモリに記憶した情報と関連付けてサーバ等に保存しておけばよい。このようにすることで、大容量の情報についても適宜リーダライタにダウンロードし、閲覧することができる。

また、本発明により杭を設置する事がなくなり、地上を平坦化でき、土地の有効利用が可能である。

また無線チップにＣＰＵを搭載することにより、暗号化技術を搭載し、通信の許可を得た端末だけが通信でき、不特定多数の機器によるアクセスを防ぎ、位置情報などの漏洩や保存情報の消去、書き換え等を防ぐ事が出来る。

さらに、リーダライタに、携帯電話情報通信網等を用いて情報処理装置（記憶装置、サーバ等）に接続出来る機能を持たせる事で、杭では表示しきれない情報を得ることが可能である。例えば、現場の工事写真や各作業資料等、無線チップに記憶出来ない大容量の情報を得る事が可能である。

本発明は膨大な埋設物関連情報を現場で簡単に、早く、確実に得ることができる設備情報管理システムを提供する。
さらに、各作業者の立ち会いがなくとも保守、点検、追加工事ができ、時間、人件費の削減につながる。

本発明の無線チップの構成図及び通信形態を示す図 本発明の無線チップが有するメモリ回路の構成を示す図 本発明のメモリ回路が有するメモリ素子を示す図 本発明のメモリ回路の動作を示す図 本発明のメモリ回路の断面を示す図 本発明の無線チップが有する回路のレイアウトを示す図 本発明の無線チップが有する回路のレイアウトを示す図 本発明の無線チップが有する回路のレイアウトを示す図 本発明の無線チップとリーダライタを使用した通信形態を示す図 本発明の無線チップとリーダライタを使用した通信形態を示す図 本発明の管理システムの流れを示すフローチャート 本発明の管理システムの流れを示すフローチャート 本発明の無線チップが有する回路の断面を示す図 本発明の無線チップが有する回路のトランジスタ、容量素子、又は抵抗素子を示す上面図 本発明の鍵情報について示す図

符号の説明

１０ 無線チップ
１１ リーダライタ
２０ 無線チップ
２１ リーダライタ
１０４ メモリ回路
１０７ 表示部
１０９ リーダライタ
１１１ 無線チップ（Ａ）
１１２ 無線チップ（Ｂ）
１１３ 無線チップ（Ｃ）
１１７ 地中

Claims (12)

1. 受信した電波により電源電位を生成する電源回路と、メモリと、ＣＰＵとを有する無線チップの前記メモリに、管理対象物に関する第一の情報を書き込むステップと、
   前記無線チップを前記管理対象物に取り付けるステップと、
   前記管理対象物を、目的の領域に埋没させるステップと、
   前記管理対象物を目的の領域に埋没させた後、リーダライタを用いた第一の無線通信によって、前記無線チップに鍵情報を送信するステップと、
   前記ＣＰＵによって、前記鍵情報をもとに、前記第一の情報を暗号化するステップと、
   前記リーダライタを用いた第二の無線通信によって、暗号化された前記第一の情報を読み出すステップと、
   暗号化された前記第一の情報を前記鍵情報を用いて解読するステップと、
   前記第一の情報に関連付けられた前記メモリに記憶出来るより大きな容量の情報をサーバから前記リーダライタにダウンロードするステップを有することを特徴とする情報管理方法。
2. 受信した電波により電源電位を生成する電源回路と、メモリと、ＣＰＵとを有する無線チップの前記メモリに、管理対象物に関する第一の情報を書き込むステップと、
   前記無線チップを前記管理対象物に取り付けるステップと、
   前記管理対象物を、目的の領域に埋没させるステップと、
   第二の情報を、サーバからリーダライタにダウンロードするステップと、
   前記管理対象物を目的の領域に埋没させた後、前記リーダライタを用いた第一の無線通信によって、前記メモリに前記第二の情報を書き込むステップと、
   前記リーダライタを用いた第二の無線通信によって、前記無線チップに鍵情報を送信するステップと、
   前記ＣＰＵによって、前記鍵情報をもとに、前記第一の情報及び前記第二の情報を暗号化するステップと、
   前記リーダライタを用いた第三の無線通信によって、暗号化された前記第一の情報または前記第二の情報を読み出すステップと、
   暗号化された前記第一の情報または前記第二の情報を前記鍵情報を用いて解読するステップと、
   前記第一の情報または前記第二の情報に関連付けられた前記メモリに記憶出来るより大きな容量の情報を前記サーバから前記リーダライタにダウンロードするステップを有することを特徴とする情報管理方法。
3. 受信した電波により電源電位を生成する電源回路と、メモリと、ＣＰＵとを有する複数の無線チップの前記メモリに、管理対象物に関する第一の情報を書き込むステップと、
   前記複数の無線チップを前記管理対象物に取り付けるステップと、
   前記管理対象物を、目的の領域に埋没させるステップと、
   前記管理対象物を目的の領域に埋没させた後、リーダライタを用いた第一の無線通信によって、特定の無線チップに鍵情報を送信するステップと、
   前記ＣＰＵによって、前記鍵情報をもとに、前記第一の情報を暗号化するステップと、
   前記リーダライタを用いた前記鍵情報が含まれた第二の無線通信によって、前記複数の無線チップから前記特定の無線チップを選択するステップと、
   前記リーダライタを用いた第三の無線通信によって、暗号化された前記第一の情報を読み出すステップと、
   暗号化された前記第一の情報を前記鍵情報を用いて解読するステップと、
   前記第一の情報に関連付けられた前記メモリに記憶出来るより大きな容量の情報をサーバから前記リーダライタにダウンロードするステップを有することを特徴とする情報管理方法。
4. 受信した電波により電源電位を生成する電源回路と、メモリと、ＣＰＵとを有する複数の無線チップの前記メモリに、管理対象物に関する第一の情報を書き込むステップと、
   前記複数の無線チップを前記管理対象物に取り付けるステップと、
   前記管理対象物を、目的の領域に埋没させるステップと、
   第二の情報を、サーバからリーダライタにダウンロードするステップと、
   前記管理対象物を目的の領域に埋没させた後、前記リーダライタを用いた第一の無線通信によって、前記メモリに前記第二の情報を書き込むステップと、
   前記リーダライタを用いた第二の無線通信によって、特定の無線チップに鍵情報を送信するステップと、
   前記ＣＰＵによって、前記鍵情報をもとに、前記第一の情報及び前記第二の情報を暗号化するステップと、
   前記リーダライタを用いた前記鍵情報が含まれた第三の無線通信によって、前記複数の無線チップから前記特定の無線チップを選択するステップと、
   前記リーダライタを用いた第四の無線通信によって、暗号化された前記第一の情報または前記第二の情報を読み出すステップと、
   暗号化された前記第一の情報または前記第二の情報を前記鍵情報を用いて解読するステップと、
   前記第一の情報または前記第二の情報に関連付けられた前記メモリに記憶出来るより大きな容量の情報を前記サーバから前記リーダライタにダウンロードするステップを有することを特徴とする情報管理方法。
5. 請求項１乃至請求項４のいずれか一において、
   前記メモリは、一対の電極間に有機材料層を介在させたメモリ素子を有し、電気的作用によって前記電極間を短絡させて前記第一の情報を書き込むものであることを特徴とする情報管理方法。
6. 請求項１乃至請求項５のいずれか一において、
   前記メモリは、書き換え不可能となる構造を有するメモリ素子を備えたものであることを特徴とする情報管理方法。
7. 目的の領域に埋没される管理対象物に取り付けられる無線チップと、
   前記無線チップが有し、前記無線チップが取り付けられる管理対象物に関する第一の情報が記憶されるメモリと、
   第一の無線通信方法により前記メモリに記憶された情報を得ることができるリーダライタと、
   前記管理対象物に関する前記メモリに記憶出来るより大きな容量の情報が格納される情報処理装置と、を有し、
   前記無線チップは、
   受信した電波により電源電位を生成する電源回路と、
   情報を前記メモリに書き込む回路と、
   ＣＰＵと、を有し、
   前記ＣＰＵは、前記リーダライタにより送信された鍵情報をもとに、前記第一の情報を暗号化する機能を有し、
   前記リーダライタは、
   暗号化された前記第一の情報を、前記鍵情報を用いて解読する機能と、
   前記情報処理装置に接続されたサーバから前記メモリに記憶出来るより大きな容量の情報を第二の無線通信方法によってダウンロードする機能と、を有し、
   前記メモリに記憶出来るより大きな容量の情報は、前記第一の情報に関連づけられた情報であることを特徴とする情報管理システム。
8. 目的の領域に埋没される管理対象物に取り付けられる無線チップと、
   前記無線チップが有し、前記無線チップが取り付けられる管理対象物に関する第一の情報が記憶されるメモリと、
   第一の無線通信方法により前記メモリに記憶された情報を得ることができるリーダライタと、
   前記管理対象物に関する第二の情報と前記メモリに記憶出来るより大きな容量の情報とが格納される情報処理装置と、を有し、
   前記無線チップは、
   受信した電波により電源電位を生成する電源回路と、
   前記リーダライタより送信された前記第二の情報を前記メモリに書き込む回路と、
   ＣＰＵと、を有し、
   前記ＣＰＵは、前記リーダライタにより送信された鍵情報をもとに、前記第一の情報および前記第二の情報を暗号化する機能を有し、
   前記リーダライタは、
   暗号化された前記第一の情報および前記第二の情報を、前記鍵情報を用いて解読する機能と、
   前記情報処理装置に接続されたサーバから前記メモリに記憶出来るより大きな容量の情報を第二の無線通信方法によってダウンロードする機能と、を有し、
   前記第二の情報は、前記サーバからダウンロードして得られた情報であり、
   前記メモリに記憶出来るより大きな容量の情報は、前記第一の情報または前記第二の情報に関連づけられた情報であることを特徴とする情報管理システム。
9. 目的の領域に埋没される管理対象物に取り付けられる複数の無線チップと、
   前記無線チップが有し、前記無線チップが取り付けられる管理対象物に関する第一の情報が記憶されるメモリと、
   第一の無線通信方法により前記メモリに記憶された情報を得ることができるリーダライタと、
   前記管理対象物に関する前記メモリに記憶出来るより大きな容量の情報が格納される情報処理装置と、を有し、
   前記無線チップは、
   受信した電波により電源電位を生成する電源回路と、
   情報を前記メモリに書き込む回路と、
   ＣＰＵと、を有し、
   前記ＣＰＵは、前記リーダライタにより送信された鍵情報をもとに、前記第一の情報を暗号化する機能を有し、
   前記リーダライタは、
   前記鍵情報を用いて前記複数の無線チップから特定の無線チップを探し出す機能と、
   暗号化された前記第一の情報を、前記鍵情報を用いて解読する機能と、
   前記情報処理装置に接続されたサーバから前記メモリに記憶出来るより大きな容量の情報を第二の無線通信方法によってダウンロードする機能と、を有し、
   前記メモリに記憶出来るより大きな容量の情報は、前記第一の情報に関連づけられた情報であることを特徴とする情報管理システム。
10. 目的の領域に埋没される管理対象物に取り付けられる複数の無線チップと、
    前記無線チップが有し、前記無線チップが取り付けられる管理対象物に関する第一の情報が記憶されるメモリと、
    第一の無線通信方法により前記メモリに記憶された情報を得ることができるリーダライタと、
    前記管理対象物に関する第二の情報と前記メモリに記憶出来るより大きな容量の情報とが格納される情報処理装置と、を有し、
    前記無線チップは、
    受信した電波により電源電位を生成する電源回路と、
    前記リーダライタより送信された前記第二の情報を前記メモリに書き込む回路と、
    ＣＰＵと、を有し、
    前記ＣＰＵは、前記リーダライタにより送信された鍵情報をもとに、前記第一の情報および前記第二の情報を暗号化する機能を有し、
    前記リーダライタは、
    前記鍵情報を用いて前記複数の無線チップから特定の無線チップを探し出す機能と、
    暗号化された前記第一の情報および前記第二の情報を、前記鍵情報を用いて解読する機能と、
    前記情報処理装置に接続されたサーバから前記メモリに記憶出来るより大きな容量の情報を第二の無線通信方法によってダウンロードする機能と、を有し、
    前記第二の情報は、前記サーバからダウンロードして得られた情報であり、
    前記メモリに記憶出来るより大きな容量の情報は、前記第一の情報または前記第二の情報に関連づけられた情報であることを特徴とする情報管理システム。
11. 請求項７乃至請求項１０のいずれか一において、
    前記メモリは、一対の電極間に有機材料層を介在させたメモリ素子を有し、電気的作用によって前記電極間を短絡させて前記第一の情報を書き込むものであることを特徴とする情報管理システム。
12. 請求項７乃至請求項１１のいずれか一において、
    前記メモリは、書き換え不可能となる構造を有するメモリ素子を備えたものであることを特徴とする情報管理システム。

Images