DE10054595A1 - Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu seiner Herstellung - Google Patents

Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu seiner Herstellung

Info

Publication number
DE10054595A1
DE10054595A1 DE10054595A DE10054595A DE10054595A1 DE 10054595 A1 DE10054595 A1 DE 10054595A1 DE 10054595 A DE10054595 A DE 10054595A DE 10054595 A DE10054595 A DE 10054595A DE 10054595 A1 DE10054595 A1 DE 10054595A1
Authority
DE
Germany
Prior art keywords
electrodes
ferroelectric
gate electrode
substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10054595A
Other languages
English (en)
Other versions
DE10054595B4 (de
Inventor
Hee Bok Kang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE10054595A1 publication Critical patent/DE10054595A1/de
Application granted granted Critical
Publication of DE10054595B4 publication Critical patent/DE10054595B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Abstract

Es werden ein nichtflüchtiger ferroelektrischer Speicher und ein Verfahren zu dessen Herstellung angegeben. DOLLAR A Der erfindungsgemäße nichtflüchtige ferroelektrische Speicher ist mit Folgendem versehen: DOLLAR A - einer Anzahl erster Gateelektroden (123) und zweiter Gateelektroden, die auf einem aktiven Bereich eines Substrats elektrisch getrennt voneinander ausgebildet sind: DOLLAR A - einer Anzahl erster Elektroden (127) erster ferroelektrischer Kondensatoren, die jeweils auf einer Seite der ersten Gateelektrode mit dem Substrat verbunden sind, und einer Anzahl erster Elektroden zweiter ferroelektrischer Kondensatoren, die jeweils auf einer Seite der zweiten Gateelektrode mit dem Substrat verbunden sind; DOLLAR A - ferroelektrischen Schichten (128), die jeweils auf den ersten Elektroden ausgebildet sind; DOLLAR A - zweiten Elektroden (160) der ersten ferroelektrischen Kondensatoren und zweiten Elektroden der zweiten ferroelektrischen Kondensatoren, die beide auf jeweiligen ferroelektrischen Schichten ausgebildet sind; und DOLLAR A - einer ersten Metallleitung (130), die die Anzahl erster Gateelektroden elektrisch verbindet, und einer zweiten Metallleitung (130a), die die Anzahl zweiter Gateelektroden elektrisch verbindet. DOLLAR A Durch diesen Speicher und das Verfahren zu seiner Herstellung werden der Herstellprozess vereinfacht und die Kondensatorfläche wird vergrößert, wobei es Letzteres ermöglicht, bei gleichbleibender Kondensatorfläche die Packungsdichte zu erhöhen.

Description

Die Erfindung betrifft Halbleiterbauteile, spezieller einen nichtflüchtigen ferroelektrischen Speicher sowie ein Verfah­ ren zu dessen Herstellung.
Ferroelektrische Speicher, d. h. FRAMs (Ferroelectric Random Access Memory = ferroelektrischer Direktzugriffsspeicher) weisen im Allgemeinen eine Datenverarbeitungsgeschwindigkeit ähnlich DRAMs (Dynamic Random Access Memory = dynamischer Direktzugriffsspeicher), wie sie derzeit häufig als Halblei­ terspeicher verwendet werden, auf, und sie sind dazu in der Läge, Daten selbst dann aufrechtzuerhalten, wenn die Span­ nung abgeschaltet wird. Daher ziehen sie als Speicher der nächsten Generation viel Aufmerksamkeit auf sich. FRAMs ver­ fügen über eine Struktur ähnlich wie ein DRAM und sind mit einem Kondensator aus ferroelektrischem Material versehen, um die hohe Restpolarisation desselben zu nutzen. Dies er­ laubt die Aufrechterhaltung von Daten selbst nach dem Weg­ nehmen eines elektrischen Felds.
Fig. 1 zeigt die Hystereseschleife eines üblichen ferroelek­ trischen Materials.
Aus Fig. 1 ist erkennbar, dass eine durch ein elektrisches Feld induzierte Polarisation dann, wenn das elektrische Feld weggenommen wird, nicht vollständig gelöscht wird sondern wegen des Vorliegens von Restpolarisation (oder spontaner Polarisation) in gewissem Ausmaß (Zustand d oder a) ver­ bleibt. Diese Zustände d und a entsprechen Zuständen 1 bzw. 0 bei Anwendung auf einen Speicher.
Nachfolgend sind unter Speichern nichtflüchtige ferroelek­ trische Speicher zu verstehen, solange nichts anderes spe­ ziell angegeben ist.
Nun wird eine Ansteuerschaltung eines bekannten Speichers unter Bezugnahme auf die beigefügten Zeichnungen erläutert. Dabei veranschaulicht Fig. 2 eine Einheitszelle des bekann­ ten Speichers.
Gemäß Fig. 2 ist die Einheitszelle des bekannten Speichers mit Folgendem versehen: einer in einer Richtung ausgebilde­ ten Bitleitung B/L; einer rechtwinklig zur Bitleitung ausge­ bildeten Wortleitung W/L; einer Plattenleitung P/L, die in einer Richtung identisch mit der der Wortleitung beabstandet von dieser ausgebildet ist; einen Transistor T1, dessen Gate mit der Wortleitung verbunden ist und dessen Drain mit der Bitleitung verbunden ist; und einen ferroelektrischen Kon­ densator FC1, dessen erster Anschluss mit der Source des Transistors T1 verbunden ist und dessen zweiter Anschluss mit der Plattenleitung P/L verbunden ist.
Nun wird ein Daten-Eingabe/Ausgabe-Betrieb dieses bekannten Speichers unter Bezugnahme auf die Fig. 3a und 3b veran­ schaulicht, die jeweils ein zeitbezogenes Diagramm für den Betrieb des bekannten Speichers im Schreib- bzw. Lesemodus zeigen.
Beim Schreibvorgang wird, wenn ein externes Chipaktivie­ rungssignal CSBpad von hoch auf niedrig überführt wird und gleichzeitig ein externes Schreibaktivierungssignal WEBpad von hoch auf niedrig überführt wird, der Schreibmodus ge­ startet. Wenn im Schreibmodus ein Adressendecodiervorgang gestartet wird, wird ein an eine relevante Wortleitung ange­ legter Impuls von niedrig auf hoch überführt, um eine Zelle auszuwählen. So werden in einer Periode, in der die Wortlei­ tung auf dem hohen Zustand gehalten wird, ein hohes Signal für ein Intervall und ein niedriges Signal für ein anderes Intervall aufeinanderfolgend an eine relevante Plattenlei­ tung angelegt. Außerdem sollte zum Einschreiben des logi­ schen Werts 1 oder 0 in die ausgewählte Zelle ein mit dem Schreibaktivierungssignal WEBpad synchronisiertes Signal hoch oder niedrig an die relevante Bitleitung angelegt wer­ den. Das heißt, dass dann, wenn ein hohes Signal an die Bit­ leitung angelegt wird und ein an die Plattenleitung angeleg­ tes Signal in einer Periode niedrig ist, in der ein an die Wortleitung angelegtes Signal hoch ist, der logische Wert 1 in den ferroelektrischen Kondensator eingeschrieben wird. Wenn ein niedriges Signal an die Bitleitung angelegt wird und das an die Plattenleitung angelegte Signal hoch ist, wird der logische Wert 0 in den ferroelektrischen Kondensa­ tor eingeschrieben.
Nun wird der Betrieb zum Lesen eines durch den oben genann­ ten Betrieb im Schreibmodus eingespeicherten Datenwerts erläutert.
Wenn das externe Chipaktivierungssignal CSBpad von hoch auf niedrig überführt wird, werden alle Bitleitungen durch ein Ausgleichersignal auf eine niedrige Spannung ausgeglichen, bevor eine relevante Wortleitung ausgewählt wird. Außerdem wird eine Adresse decodiert, nachdem die Bitleitungen deak­ tiviert wurden, und die decodierte Adresse bringt ein nie­ driges Signal auf einer relevanten Wortleitung auf ein hohes Signal, um eine relevante Zelle auszuwählen. An die Platten­ leitung der ausgewählten Zelle wird ein hohes Signal ange­ legt, um den im ferroelektrischen Speicher gespeicherten Da­ tenwert zu zerstören, der dem logischen Wert 1 entspricht. Wenn der logische Wert 0 im ferroelektrischen Speicher ge­ speichert ist, wird der dem logischen Wert 0 entsprechende Datenwert nicht zerstört. Der nicht zerstörte Datenwert und der zerstörte Datenwert liefern so entsprechend der oben ge­ nannten Hystereseschleife voneinander verschiedene Werte, so dass der Leseverstärker den logischen Wert 1 oder 0 erfasst. Das heißt, dass der Fall eines zerstörten Datenwerts der Fall ist, bei dem sich in der Hystereseschleife der Fig. 1 der Wert von d nach f ändert, und der Fall eines nicht zer­ störten Datenwerts der Fall ist, in dem sich der Wert in dieser Hystereseschleife von a nach f ändert. Daher wird dann, wenn der Leseverstärker aktiviert wird, nachdem eine bestimmte Zeitperiode verstrichen ist, im Fall eines zer­ störten Datenwerts der logische Wert 1 in verstärkter Weise geliefert, während im Fall eines nicht zerstörten Datenwerts der logische Wert 0 geliefert wird. Nachdem der Leseverstär­ ker auf diese Weise einen Datenwert geliefert hat, wird, da der ursprüngliche Datenwert wiederhergestellt werden sollte, die Plattenleitung in einem Zustand, in dem ein hohes Signal an eine relevante Wortleitung angelegt wird, von hoch auf niedrig deaktiviert.
Nun werden ein bekannter Speicher und ein Verfahren zum Her­ stellen desselben erläutert. Fig. 4a zeigt dazu das Layout des bekannten Speichers.
Gemäß Fig. 4a ist der bekannte Speicher mit Folgendem verse­ hen: einem ersten aktiven Bereich 41 und einem zweiten akti­ ven Bereich 41, die mit festem Intervall asymmetrisch ausge­ bildet sind; einer ersten Wortleitung W/L1, die den ersten aktiven Bereich 41 schneidend ausgebildet ist; einer zweiten Wortleitung W/L2, die den zweiten aktiven Bereich 41a schneidend beabstandet von der ersten Wortleitung W/L1 aus­ gebildet ist; einer ersten Bitleitung B/L1, die in einer die erste und zweite Wortleitung schneidenden Richtung auf einer Seite des ersten aktiven Bereichs 41 ausgebildet ist; einer zweiten Bitleitung B/L2, die in einer die erste und zweite Wortleitung schneidenden Richtung auf einer Seite des zwei­ ten aktiven Bereichs 41a ausgebildet ist; einen ersten fer­ roelektrischen Kondensator FC1, der über der ersten Wortlei­ tung W/L1 und der zweiten Wortleitung W/L2 ausgebildet ist und mit dem ersten aktiven Bereich 41 verbunden ist; einem zweiten ferroelektrischen Kondensator FC2, der über der ers­ ten Wortleitung W/L1 ausgebildet ist und elektrisch mit dem zweiten aktiven Bereich 41a verbunden ist; einer ersten Plattenleitung P/L1, die über der ersten Wortleitung W/L1 ausgebildet ist und mit dem ersten ferroelektrischen Konden­ sator FC1 verbunden ist, und eine zweite Plattenleitung P/L2, die über der zweiten Wortleitung W/L2 ausgebildet ist und elektrisch mit dem zweiten ferroelektrischen Kondensator FC2 verbunden ist. Fig. 4a zeigt das Layout einer Einheits­ zelle, wobei der bekannte Speicher über einen ersten und ei­ nen zweiten ferroelektrischen Kondensator FC1 und FC2 ver­ fügt, die entlang der Bitleitungsrichtung ausgebildet sind, und die erste Plattenleitung P/L1 auf der ersten Wortleitung W/L1 ausgebildet ist und die zweite Plattenleitung P/L2 auf der zweiten Wortleitung W/L2 ausgebildet ist.
Nun wird der bekannte Speicher detaillierter erläutert. Fig. 4b zeigt dazu einen Schnitt entlang der Linie I-I' in Fig. 4a.
Gemäß Fig. 4b ist der bekannte Speicher mit Folgendem verse­ hen: einem Substrat 51, auf dem ein aktiver Bereich und ein Feldbereich festgelegt sind; einer ersten Wortleitung 54 und einer zweiten Wortleitung 54a, die über dem aktiven Bereich und dem Feldbereich mit einer dazwischen angeordneten ersten Isolierschicht 53 ausgebildet sind; ersten Source/Drain- Fremdstoffbereichen 55 und 56, die auf beiden Seiten der ersten Wortleitung 54 ausgebildet sind; zweiten Source/­ Drain-Fremdstoffbereichen (nicht dargestellt), die auf bei­ den Seiten der zweiten Wortleitung 54a ausgebildet sind; ei­ ner zweiten Isolierschicht 57, die auf der gesamten Fläche einschließlich der ersten und zweiten Wortleitung 54 und 54a ausgebildet ist, mit einem Kontaktloch, das den ersten Drainfremdstoffbereich 56 freilegt; einer ersten Kontakt­ pfropfenschicht 58a, die in das Kontaktloch eingefüllt ist; einer ersten Metallschicht 59, die die erste Kontaktpfrop­ fenschicht 58a und die erste Bitleitung (nicht dargestellt) verbindet; einen dritten Isolierschicht 60, die auf der ge­ samten Oberfläche einschließlich der ersten Metallschicht 59 ausgebildet ist und ein Kontaktloch aufweist, das den ersten Sourcefremdstoffbereich 55 freilegt; einer zweiten Kontakt­ pfropfenschicht 62, die in das Kontaktloch eingefüllt ist; einer Barrieremetallschicht 63, die elektrisch mit der zwei­ ten Kontaktpfropfenschicht 62 verbunden ist und sich ausge­ hend von der ersten zur zweiten Wortleitung 54a erstreckt; einer unteren Elektrode 64 des ersten ferroelektrischen Kon­ densators FC1, die auf der Barrieremetallschicht 63 ausge­ bildet ist; einem ferroelektrischen Film 65 und einer oberen Elektrode 66 des zweiten ferroelektrischen Kondensators, die auf die untere Elektrode 54 des ersten ferroelektrischen Kondensators 64 aufeinanderfolgend aufgestapelt sind; einer vierten Isolierschicht 67, die auf der gesamten Fläche ein­ schließlich der oberen Elektrode 66 des zweiten ferroelek­ trischen Kondensators hergestellt wurde, einer ersten Plat­ tenleitung 68, die über der ersten Wortleitung 54 herge­ stellt wurde und durch die erste Isolierschicht hindurch elektrisch mit der oberen Elektrode 66 des ersten ferroelek­ trischen Kondensators FC1 verbunden ist; und einer zweiten Plattenleitung 68a, die über der zweiten Wortleitung 54a be­ abstandet von der ersten Plattenleitung 68 ausgebildet ist.
Nun wird ein Verfahren zum Herstellen des bekannten Spei­ chers an Hand der Schnitte entlang der Linie I-I' in Fig. 4a der Fig. 5a-5f zum Veranschaulichen von Schritten des Herstellverfahrens erläutert. Wie es in Fig. 5a dargestellt ist, wird ein Teil eines Halbleitersubstrats 51 weggeätzt, um einen Graben auszubilden, und in diesen wird ein Isolier­ film eingefüllt, um eine Bauteil-Isolierschicht 52 auszubil­ den. Auf dem Substrat wird im aktiven Bereich einschließlich der Bauteil-Isolierschicht 52 eine erste Isolierschicht 53 ausgebildet. Auf der ersten Isolierschicht 53 wird eine Wortleitungsmaterialschicht hergestellt und strukturiert, um erste und zweite Wortleitungen 54 und 54a mit festen Inter­ vallen auszubilden. Wie es in Fig. 4b dargestellt ist, wer­ den die Wortleitungen 54 und 54a als Masken beim Implantie­ ren von Fremdstoffionen zum Ausbilden eines Sourcefremd­ stoffbereichs 55 und eines Drainfremdstoffbereichs 56 von einem Leitungstyp entgegengesetzt zu dem des Substrats 51 verwendet.
Die Source/Drain-Bereiche 55 und 56 sind Source/Drain-Fremd­ stoffbereiche des ersten Transistors T1, der die erste Wort­ leitung 54 als Gateelektrode verwendet. Dann wird auf der gesamten Oberfläche des Substrats 51 einschließlich der ers­ ten und zweiten Wortleitungen 54 und 54a eine zweite Isolierschicht 55 hergestellt. Auf die zweite Isolierschicht 55 wird eine Fotoresistschicht (nicht dargestellt) aufgetragen und strukturiert, und die strukturierte Fotoresistschicht wird als Maske beim selektiven Ätzen der zweiten Isolier­ schicht 55 zum Ausbilden eines den Drainfremdstoffbereich 56 freilegenden Kontaktlochs 58 verwendet. Wie es in Fig. 5c dargestellt ist, wird in das Kontaktloch ein leitendes Mate­ rial eingefüllt, um eine erste Kontaktpfropfenschicht 58a auszubilden, und es wird eine erste Metallschicht 59 herge­ stellt, die die erste Kontaktpfropfenschicht 58a und die erste Bitleitung B/L1 verbindet. In diesem Fall wird, was jedoch nicht dargestellt ist, die zweite Bitleitung B/L2 elektrisch mit dem Drainfremdstoffbereich des zweiten Tran­ sistors T2 verbunden. Wie es in Fig. 5d dargestellt ist, wird auf der gesamten Oberfläche einschließlich der ersten Metallschicht 59 eine dritte Isolierschicht 60 hergestellt. Eine auf die dritte Isolierschicht 60 aufgetragene Fotore­ sistschicht (nicht dargestellt) wird strukturiert und als Maske beim selektiven Ätzen der dritten Isolierschicht ver­ wendet, um ein den Sourcefremdstoffbereich 55 freilegendes Kontaktloch 61 auszubilden. Wie es in Fig. 5e dargestellt ist, wird ein leitendes Material in das Kontaktloch 61 ein­ gefüllt, um eine zweite Kontaktpfropfenschicht 62 zu bilden, die elektrisch mit dem Sourcefremdstoffbereich 55 verbunden ist. Es wird eine Barrieremetallschicht 63 hergestellt, die elektrisch mit der zweiten Kontaktpfropfenschicht 62 zu ver­ binden ist, und auf der Barrieremetallschicht 63 werden auf­ einanderfolgend eine untere Elektrode 64 des ersten ferro­ elektrischen Kondensators FC1, ein ferroelektrischer Film 65 und eine obere Elektrode 66 des ersten ferroelektrischen Kondensators hergestellt. Wie es in Fig. 5f dargestellt ist, wird eine vierte Isolierschicht 67 auf der oberen Elektrode 66 des ersten ferroelektrischen Kondensators hergestellt und durch Fotolithografie selektiv geätzt, um ein Kontaktloch auszubilden, das einen Teil der oberen Elektrode 66 des ersten ferroelektrischen Kondensators freilegt. Auch wird durch das Herstellen einer ersten Plattenleitung 68, die durch das Kontaktloch hindurch mit der oberen Elektrode 66 des ersten ferroelektrischen Kondensators verbunden ist, der obige be­ kannte Prozess zum Herstellen eines Speichers abgeschlossen. Das nicht erläuterte Bezugszeichen 68a kennzeichnet eine zweite Plattenleitung.
Jedoch bestehen beim bekannten Speicher und dem bekannten Verfahren zum Herstellen desselben die folgenden Probleme:
  • - erstens führt das Erfordernis, die untere Elektrode eines Kondensators zum Erhöhen der Schnittfläche derselben dicker auszubilden, um die erforderliche Kapazität zu gewährleisten, zum Problem, dass das Ätzen der unteren Elektrode schwierig ist, da sie aus Metall besteht. Demgemäß besteht eine Be­ schränkung hinsichtlich des Sicherstellens der Kapazität, was von einer Begrenzung beim Herstellen der dickeren unte­ ren Elektrode des Kondensators herrührt.
  • - zweitens ist der Herstellprozess sehr schwierig, da die Plattenleitung in einem kleinen Raum hergestellt werden sollte, um für den erforderlichen Abstand zum Unterscheiden der Plattenleitung von einer Wortleitung in einer benachbar­ ten Zelle zu sorgen, da in jeder Einheitszelle eine Wortlei­ tung und eine Plattenleitung hergestellt werden.
  • - drittens ist eine Zunahme der RC-Verzögerung einer Teil­ wortleitung nicht günstig, wenn ein schneller Speicher zu realisieren ist.
Der Erfindung liegt die Aufgabe zu Grunde, einen nichtflüch­ tigen ferroelektrischen Speicher und ein Verfahren zur Her­ stellung desselben zu schaffen, durch die der Herstellpro­ zess vereinfachbar ist und die Kondensatorfläche vergrößert werden kann, um hohe Packungsdichte von Bauelementen zu er­ zielen.
Diese Aufgabe ist hinsichtlich des Speichers durch die Leh­ ren der beigefügten unabhängigen Ansprüche 1, 14 und 13 so­ wie hinsichtlich des Verfahrens durch die Lehren der beige­ fügten unabhängigen Ansprüche 20, 27 und 32 gelöst.
Zusätzliche Merkmale und Aufgaben der Erfindung werden in der folgenden Beschreibung dargelegt und gehen teilweise aus dieser hervor, ergeben sich aber andererseits auch beim Aus­ üben der Erfindung. Die Aufgaben und andere Vorteile der Er­ findung werden durch die Maßnahmen erzielt, wie sie speziell in der Beschreibung, den Ansprüchen und den beigefügten Zeichnungen dargelegt sind.
Es ist zu beachten, dass sowohl die vorstehende allgemeine Beschreibung als auch die folgende detaillierte Beschreibung beispielhaft und erläuternd für die beanspruchte Erfindung sind.
Die Zeichnungen, die beigefügt sind, um das Verständnis der Erfindung zu fördern, veranschaulichen Ausführungsbeispiele der Erfindung und dienen zusammen mit der Beschreibung dazu, deren Prinzipien zu erläutern.
Fig. 1 zeigt die Hystereseschleife eines üblichen ferroelek­ trischen Materials;
Fig. 2 zeigt das System einer Einheitszelle eines bekannten nichtflüchtigen ferroelektrischen Speichers;
Fig. 3a und 3b zeigen jeweils ein zeitbezogenes Diagramm zum Betrieb des bekannten Speichers sowie einer Schaltung zum Ansteuern desselben im Schreib- bzw. Lesemodus;
Fig. 4a zeigt das Layout eines bekannten Speichers;
Fig. 4b zeigt einen Schnitt entlang der Linie I-I' in Fig. 4a;
Fig. 5a bis 5f sind Schnitte entlang der Linie I-I' in Fig. 4a zum Erläutern eines bekannten Verfahrens zum Herstellens des bekannten Speichers;
Fig. 6 zeigt die Schaltung einer Einheitszelle eines Spei­ chers gemäß einem bevorzugten Ausführungsbeispiel der Erfin­ dung;
Fig. 7 zeigt die Schaltung eines nichtflüchtigen Speichers des Ausführungsbeispiels;
Fig. 8 zeigt ein zeitbezogenes Diagramm zum Erläutern des Betriebs des bekannten Speichers;
Fig. 9 zeigt das Layout eines Speichers gemäß einem ersten bevorzugten Ausführungsbeispiel der Erfindung;
Fig. 10 zeigt einen Schnitt entlang der Linie I-I' in Fig. 9;
Fig. 11a bis 11h und 12a bis 12h zeigen Layouts bzw. Schnittansichten zum Erläutern von Schritten bei der Her­ stellung des Speichers gemäß dem ersten bevorzugten Ausfüh­ rungsbeispiel;
Fig. 13 zeigt einen Schnitt durch einen Speicher gemäß einem zweiten bevorzugten Ausführungsbeispiel der Erfindung;
Fig. 14a bis 14h sind Schnittansichten zum Erläutern von Schritten bei der Herstellung des Speichers gemäß dem zwei­ ten bevorzugten Ausführungsbeispiel;
Fig. 15 zeigt eine Schnittansicht eines Speichers gemäß ei­ nem dritten bevorzugten Ausführungsbeispiel der Erfindung;
Fig. 16a bis 16g zeigen Layouts zum Erläutern von Schritten bei der Herstellung eines Speichers gemäß einem dritten be­ vorzugten Ausführungsbeispiel der Erfindung;
Fig. 17a bis 17g zeigen jeweils einen Schnitt entlang einer Linie I-I' in den Fig. 16a bis 16g;
Fig. 18 zeigt einen Schnitt durch einen Speicher gemäß ei­ nem vierten bevorzugten Ausführungsbeispiel der Erfindung und;
Fig. 19a bis 19g sind Schnittansichten zum Erläutern von Schritten bei der Herstellung des Speichers gemäß dem vier­ ten bevorzugten Ausführungsbeispiel;
Nun wird im Einzelnen auf die bevorzugten Ausführungsformen der Erfindung Bezug genommen, zu denen Beispiele in den bei­ gefügten Zeichnungen veranschaulicht sind. Die Erfindung schlägt einen Speicher mit Transistoren, deren Gateelektrode jeweils vom Transistor getrennt ist, und einem ferroelektri­ schen Kondensator vor, dessen eine Elektrode unmittelbar mit einem Anschlussknoten eines Transistors verbunden ist und dessen andere Elektrode gemeinsam mit der Gateelektrode mit einer Teilwortleitung verbunden ist.
Gemäß der in Fig. 6 dargestellten Schaltung verfügt die Ein­ heitszelle eines Speichers gemäß dem bevorzugten Ausfüh­ rungsbeispiel der Erfindung über Folgendes: eine erste Teil­ wortleitung SWL1 und eine zweite Teilwortleitung SWL2, die voneinander beabstandet sind und in Zeilenrichtung verlau­ fen; eine erste Bitleitung B/L1 und eine zweite Bitleitung B/L2, die die erste und zweite Teilwortleitung SWL1 und SWL2 schneidend ausgebildet sind; einen ersten Transistor T1, dessen Gate mit der ersten Teilwortleitung SWL1 verbunden ist und dessen Drain mit der ersten Bitleitung B/L1 verbun­ den ist; einen ersten ferroelektrischen Kondensator FC1, der zwischen die Source des ersten Transistors T1 und die zweite Teilwortleitung SWL2 geschaltet ist; einen zweiten Transis­ tor T2, dessen Gate mit der zweiten Teilwortleitung SWL2 verbunden ist und dessen Drain mit der zweiten Bitleitung B/L2 verbunden ist; und einen zweiten ferroelektrischen Kon­ densator FC2, der zwischen die Source des zweiten Transis­ tors T2 und die erste Teilwortleitung SWL1 geschaltet ist.
Unter Bezugnahme auf Fig. 7, die schematisch ein Schaltungs­ system eines Speichers gemäß einem Ausführungsbeispiel ver­ anschaulicht, wird nun das Betriebsprinzip des Speichers er­ läutert.
Gemäß Fig. 7 verfügt der Speicher über eine Anzahl von Teil­ wortleitungspaaren mit jeweils einer ersten und einer zwei­ ten Teilwortleitung SWL1 und SWL2, die in Zeilenrichtung verlaufen; eine Anzahl von Paaren von Bitleitungen B/L1 und B/L2, die jeweils einander benachbart sind und in einer die Teilwortleitungspaare schneidenden Richtung verlaufen; und einen Leseverstärker SA, der zwischen dem Paar von Bitlei­ tungen ausgebildet ist, um Daten von diesen zu erfassen und die Daten an eine Datenleitung DL oder eine inverse Daten­ leitung/DL zu liefern. Ferner existieren eine Leseverstär­ ker-Aktivierungseinheit zum Liefern eines Aktivierungsei­ gnals SEN zum Aktivieren der Leseverstärker SA sowie ein Auswählschalter CS zum selektiven Schalten der Bitleitungen und der Datenleitungen.
Nun wird die Funktion des Speichers des Ausführungsbeispiels unter Bezugnahme auf das in Fig. 8 dargestellte zeitbezogene Diagramm erläutert.
Gemäß Fig. 8 ist T0 eine Periode vor dem Aktivieren der ers­ ten und zweiten Teilwortleitung SWL1 und SWL2 auf H(hoch), wenn alle Bitleitungen auf einen Pegel vorab geladen werden. T1 ist eine Periode, in der sowohl die erste als auch die zweite Teilwortleitung SWL1 und SWL2 auf H sind, wenn ein Datenwert im ferroelektrischen Kondensator an die Bitleitung übertragen wird, um deren Pegel zu ändern. In diesem Fall kommt es, da zwischen die Bitleitung und die Teilwortleitung elektrische Felder entgegengesetzter Polaritäten gelegt wer­ den, in einem ferroelektrischen Kondensator, in dem ein lo­ gisch hoher Datenwert gespeichert ist, zu einer Zerstörung der Polaritäten des ferroelektrischen Materials, was zum Fließen eines hohen Stroms führt, durch den in der Bitlei­ tung eine hohe Spannung induziert wird. Im Gegensatz hierzu kommt es in einem ferroelektrischen Kondensator, in dem ein logisch niedriger Datenwert gespeichert ist, zu keiner Zer­ störung der Polaritäten des ferroelektrischen Materials, da an die Bitleitung und die Teilwortleitung elektrische Felder derselben Polarität angelegt werden, was bewirkt, dass ein kleinerer Strom fließt, der eine ziemlich niedrige Spannung in der Bitleitung induziert. Wenn der Zellendatenwert ange­ messen auf die Bitleitung geladen ist, wird das Leseverstär­ ker-Aktivierungssignal SEN zum Aktivieren des Leseverstär­ kers auf hoch überführt, um den Bitleitungspegel zu verstär­ ken. Da der logische Datenwert H in der Zelle mit zerstörter Polarität nicht wiederhergestellt werden kann, wenn sich die erste und zweite Teilwortleitung SWL1 und SWL2 auf hohem Po­ tential befinden, wird ein solcher logischer Datenwert H in folgenden Perioden T2 und T3 wiederhergestellt. T2 ist eine Periode, in der die erste Teilwortleitung SWL1 auf niedrig überführt wird und die zweite Teilwortleitung auf hoch ge­ halten wird, wenn sich der zweite Transistor T2 im einge­ schalteten Zustand befindet. Wenn in diesem Fall die Bitlei­ tung hoch ist, wird ein hoher Datenwert an eine der Elektroden des zweiten ferroelektrischen Kondensators FC2 übertra­ gen, um zwischen dem niedrigen Zustand der ersten Teilwort­ leitung SWL1 und dem hohen Pegel der Bitleitung den logi­ schen Zustand 1 wiederherzustellen. T3 ist eine Periode, in der die erste Teilwortleitung SWL1 erneut auf hoch überführt wird und die zweite Teilwortleitung SWL2 auf niedrig über­ führt wird, wenn sich der erste Transistor T1 im eingeschal­ teten Zustand befindet. In diesem Fall wird, wenn sich die Bitleitung auf hohem Pegel befindet, der hohe Datenwert an eine der Elektrode des ersten ferroelektrischen Kondensators FC1 übertragen, um zwischen dem niedrigen Pegel der zweiten Teilwortleitung SWL2 und dem hohen Pegel der Bitleitung den logischen Wert 1 wiederherzustellen.
Gemäß dem in Fig. 9 dargestellten Layout eines Speichers ge­ mäß einem ersten bevorzugten Ausführungsbeispiel der Erfin­ dung verfügt dieser über einen ersten aktiven Bereich 100, einen zweiten aktiven Bereich 100a, der asymmetrisch zum Ersteren ausgebildet ist und von diesem beabstandet ist; ei­ ne erste Gateelektrode 123, die auf einem Substrat mit dem ersten aktiven Bereich über diesem ausgebildet ist; eine zweite Gateelektrode 123a, die auf dem Substrat über dem zweiten aktiven Bereich ausgebildet ist; eine erste Elektro­ de 127 des ersten ferroelektrischen Kondensators, die auf einer Seite der ersten Gateelektrode mit dem Substrat ver­ bunden ist; eine erste Elektrode 127a des zweiten ferroelek­ trischen Kondensators, die auf einer Seite der zweiten Gate­ elektrode mit dem Substrat verbunden ist; ferroelektrische Schichten 128 und 128a, die jeweils auf den ersten Elektro­ den ausgebildet sind; eine erste Metallleitung 130, die eine zweite Elektrode des zweiten ferroelektrischen Kondensators ist und mit der ersten Gateelektrode verbunden ist; eine zweite Metallleitung 130a, die eine zweite Elektrode des ersten ferroelektrischen Kondensators ist und mit der zwei­ ten Gateelektrode verbunden ist; eine erste Bitleitung 133, die in einer die erste und zweite Metallleitung schneidenden Richtung ausgebildet ist und mit der anderen Seite der ers­ ten Gateelektrode verbunden ist; und eine zweite Bitleitung 133a, die in einer die erste und zweite Metallleitung schneidenden Richtung ausgebildet ist und mit der anderen Seite der zweiten Gateelektrode verbunden ist. Die erste Me­ tallleitung 130 verbindet elektrisch die erste Gateelektrode 123 und die zweite Elektrode des zweiten ferroelektrischen Kondensators, um als erste Teilwortleitung SWL1 zu dienen. Außerdem verbindet die zweite Metallleitung 130a elektrisch die zweite Gateelektrode 123a und die zweite Elektrode des ersten ferroelektrischen Kondensators, um als zweite Teil­ wortleitung SWL2 zu dienen.
Gemäß der zu Fig. 9 gehörenden Schnittansicht der Fig. 10 verfügt der Speicher gemäß dem ersten bevorzugten Ausfüh­ rungsbeispiel über ein Halbleitersubstrat 120, in dem ein erster aktiver Bereich und ein Feldbereich ausgebildet sind; eine erste Gateelektrode 123, die auf dem Substrat über dem aktiven Bereich ausgebildet ist; einen ersten Sourcebereich 124 und einen ersten Drainbereich 125, die im Substrat zu beiden Seiten der ersten Gateelektrode ausgebildet sind; ei­ ne erste Isolierschicht 126 mit einem ersten, die erste Gateelektrode 123 freilegenden Kontaktloch und einem zwei­ ten, den ersten Sourcebereich 124 freilegenden Kontaktloch; eine erste Elektrode 127 des ersten ferroelektrischen Kon­ densators, die auf der Innenseite des zweiten Kontaktlochs ausgebildet ist; eine ferroelektrische Schicht 128 zur Ver­ wendung beim ersten ferroelektrischen Kondensator, die auf der ersten Elektrode ausgebildet ist; eine erste Metalllei­ tung 130, die eine zweite Elektrode des zweiten ferroelek­ trischen Kondensators ist und durch das erste Kontaktloch hindurch mit der ersten Gateelektrode 123 verbunden ist; ei­ ne zweite Metallleitung 130a, die zur Verwendung beim ersten ferroelektrischen Kondensator auf der ferroelektrischen Schicht 128 ausgebildet ist und mit der zweiten Gateelektro­ de (nicht dargestellt) verbunden ist; und eine erste Bitlei­ tung 133, die elektrisch mit dem ersten Drainbereich 125 verbunden ist. Es ist zwar in der Zeichnung nicht darge­ stellt, jedoch existiert ein zweiter aktiver Bereich, der vom ersten aktiven Bereich getrennt ist, wobei auf dem Sub­ strat über diesem zweiten aktiven Bereich eine zweite Gate­ elektrode ausgebildet ist.
Die erste Elektrode des zweiten ferroelektrischen Kondensa­ tors ist so ausgebildet, dass ein zweiter Sourcebereich auf einer Seite der zweiten Gateelektrode angeschlossen ist, und auf dieser ersten Elektrode existiert eine ferroelektrische Schicht zur Verwendung beim zweiten ferroelektrischen Kon­ densator. Außerdem existiert eine zweite Bitleitung, die mit dem zweiten Drainbereich auf einer Seite der zweiten Gate­ elektrode verbunden ist. Demgemäß verbindet die erste Me­ tallleitung 130 elektrisch die erste Gateleitung und die zweite Elektrode des zweiten ferroelektrischen Kondensators, und die zweite Metallleitung 130a verbindet elektrisch die zweite Gateelektrode und die zweite Elektrode des ersten ferroelektrischen Kondensators. Schließlich dient die erste Metallleitung 130 als erste Teilwortleitung SWL1 und die zweite Metallleitung 130a dient als zweite Teilwortleitung SWL2. Außerdem verfügt zwar das in der Zeichnung dargestell­ te Ausführungsbeispiel über nur eine erste Gateelektrode und nur eine zweite Gateelektrode, da es sich um das Layout für eine Einheitszelle handelt, jedoch verfügt ein tatsächliches Zellenarray über eine Vielzahl erster und zweiter Gateelek­ troden. Demgemäß dient die erste Metallleitung 130 als erste Teilwortleitung SWL1, die elektrisch die erste Gateelektrode 123 mit anderen ersten Gateelektroden verbindet, die an der­ selben Leitung in Zeilenrichtung angeordnet sind, und zweite Metallleitung 130a dient als zweite Teilwortleitung SWL2, die elektrisch die zweite Gateelektrode mit anderen Gateelektroden an derselben Leitung in der Zeilenrichtung ver­ bindet.
Nun wird ein Verfahren zum Herstellen eines Speichers gemäß dem ersten bevorzugten Ausführungsbeispiel der Erfindung an Hand der Layouts der Fig. 11a bis 11h und der zugehörigen Schnittansichten der Fig. 12a bis 12h erläutert, die jewei­ lige Schnitte entlang Linien I-I' in den jeweiligen Fig. 11a bis 11h sind.
Gemäß Fig. 11a werden in einem Halbleitersubstrat von erstem Leitungstyp aktive Bereiche 100 und 100a asymmetrisch und parallel zueinander ausgebildet. Der andere Bereich als der der aktiven Bereiche ist ein Feldbereich (Bauelement-Iso­ lierschicht), der durch Grabenisolation hergestellt wird.
Wie es in Fig. 11b dargestellt ist, wird auf der gesamten Fläche des Substrats einschließlich der aktiven Bereiche 100 und 100a sowie des Feldbereichs ein Gateelektrodenmate­ rial abgeschieden und strukturiert, um eine erste Gateelek­ trode 123 und eine zweite Gateelektrode 123a eines ersten Transistors T1 und eines zweiten Transistors T2 auszubilden. Dann werden, was jedoch nicht dargestellt ist, Fremdstoff­ ionen von einem Leitungstyp entgegengesetzt zu dem des Sub­ strats zu beiden Seiten der ersten Gateelektrode 123 in das Substrat implantiert, um erste Source/Drain-Bereiche und gleichzeitig zweite Source/Drain-Bereiche im Substrat zu beiden Seiten der zweiten Gateelektrode 123a auszubilden. Dann wird auf der gesamten Fläche einschließlich der ersten und zweiten Gateelektrode 123 und 123a eine erste Isolier­ schicht (nicht dargestellt) hergestellt, in der Kontaktlö­ cher ausgebildet werden, um die Fremdstoffbereiche (erster und zweiter Sourcebereich) auf einer Seite der jeweiligen Gateelektrode 123 bzw. 123a freizulegen. Außerdem wird auf der gesamten Fläche einschließlich den Kontaktlöchern eine erste leitende Schicht zum Bilden einer ersten Elektrode des ferroelektrischen Kondensators hergestellt. Unter der ersten leitenden Schicht kann eine Barrieremetallschicht aus TiN, RuO2, IrO2 oder PtSi2 hergestellt werden. Die erste leitende Schicht kann aus Pt, Ir oder Ru hergestellt werden.
So wird, nach dem Herstellen der ersten leitenden Schicht oder nach dem Herstellen derselben auf einer Barrieremetall­ schicht, wie in Fig. 11c dargestellt, die erste leitende Schicht durch CMP (chemisch-mechanisches Polieren) oder Rückätzen eingeebnet, um die erste leitende Schicht nur im Kontaktloch zu belassen, um eine erste Elektrode 127 des ersten ferroelektrischen Kondensators und eine erste Elek­ trode 127a des zweiten ferroelektrischen Kondensators zu er­ zeugen.
Dann wird, wie es in Fig. 11d dargestellt ist, eine Schicht eines ferroelektrischen Materials auf der gesamten Fläche des Substrats einschließlich den ersten Elektroden 127 und 127a der ferroelektrischen Kondensatoren hergestellt und so strukturiert, dass die Schicht des ferroelektrischen Materi­ als nur auf den ersten Elektroden 127 und 127a verbleibt, um eine ferroelektrische Schicht 128 zur Verwendung beim ersten ferroelektrischen Kondensator und eine ferroelektrische Schicht 128a zur Verwendung beim zweiten ferroelektrischen Kondensator zu erzeugen. In diesem Fall werden die ferro­ elektrischen Schichten 128 und 128a so strukturiert, dass sie angemessene Flächen aufweisen, die dazu ausreichen, die ersten Elektroden 127 und 127a zu bedecken.
Wie es in Fig. 11e dargestellt ist, wird auf die gesamte Fläche einschließlich den ferroelektrischen Schichten 128 und 128a eine Fotoresistschicht (nicht dargestellt) aufge­ tragen und durch Belichten und Entwickeln strukturiert, um die erste Isolierschicht zu ätzen, bis die erste und zweite Gateelektrode 123 und 123a freigelegt sind, um Kontaktlöcher zu bilden. Dann wird, wie es in Fig. 11f dargestellt ist, eine zweite Metallschicht auf den ferroelektrischen Schich­ ten 128 und 128a einschließlich den Kontaktlöchern herge­ stellt und strukturiert, um eine erste Metallleitung 130, die zweite Elektrode des zweiten ferroelektrischen Kondensa­ tors, die mit der ersten Gateelektrode 123 verbunden ist, und eine zweite Metallleitung 130a, die zweite Elektrode des ersten ferroelektrischen Kondensators, die mit der zweiten Gateelektrode 123a verbunden ist, herzustellen. In diesem Fall dient die erste Metallleitung 130 als erste Teilwort­ leitung SWL1, und die zweite Metallleitung 130a dient als zweite Teilwortleitung SWL2. Die erste und zweite Metalllei­ tung 130 und 130a werden in einer die aktiven Bereiche schneidenden Richtung hergestellt.
Dann wird, wie es in Fig. 11g dargestellt ist, auf der ge­ samten Fläche des Substrats einschließlich den ersten und zweiten Metallleitungen 130 und 130a eine zweite Isolier­ schicht (nicht dargestellt) hergestellt, und diese zweite Isolierschicht und die erste Isolierschicht werden durch Ätzen unter Verwendung eines Fotoprozesses entfernt, bis die Fremdstoffbereiche (erster und zweiter Drainbereich) auf den einen Seiten der ersten und zweiten Gateelektrode 123 und 123a freigelegt sind, um einen ersten und einen zweiten Kon­ takt 132 und 132a zu erzeugen.
Dann wird der Fertigungsprozess für den Speicher gemäß dem ersten bevorzugten Ausführungsbeispiel der Erfindung dadurch fertiggestellt, dass, wie es in Fig. 11h dargestellt ist, erste und zweite Bitleitungen 133 und 133a hergestellt wer­ den, die über den ersten und zweiten Bitleitungskontakt 132 und 132a in Kontakt mit den Fremdstoffbereichen stehen.
Nun wird ein Verfahren zum Herstellen eines Speichers gemäß dem ersten bevorzugten Ausführungsbeispiel unter Bezugnahme auf die Fig. 12a bis 12h erläutert.
Gemäß Fig. 12a werden in einem Halbleitersubstrat 120 aktive Bereiche und ein Feldbereich 121 ausgebildet. Der Feldbe­ reich wird dabei durch Grabenisolation hergestellt.
Wie es in Fig. 12b dargestellt ist, werden auf dem Substrat 120 über den aktiven Bereichen und dem Feldbereich eine ers­ te Gateelektrode 123 und eine zweite Gateelektrode (nicht dargestellt) hergestellt, wobei dazwischen ein Gateisolier­ film 122 angeordnet wird. Dann werden die erste und zweite Gateelektrode 123 und 123a als Masken beim Implantieren von Fremdstoffionen zum Ausbilden erster Source/Drain-Bereiche 124 und 125 sowie zweiter Source/Drain-Bereiche 124a und 125a (nicht dargestellt) in das Substrat implantiert.
Wie es in Fig. 12c dargestellt ist, wird eine erste Isolier­ schicht 126 auf der gesamten Fläche einschließlich der ers­ ten und zweiten Gateelektrode 123 und 123a hergestellt. In diesem Fall ist die erste Isolierschicht 126 eine ILD(inter­ layer dielectric = Zwischenschicht-Dielektrikum)-Schicht. Danach wird die erste Isolierschicht 126 durch CMP eingeeb­ net und entfernt, um den ersten Sourcebereich 124 und den zweiten Sourcebereich 124a (nicht dargestellt) freizulegen, um Kontaktlöcher auszubilden. Es wird eine erste leitende Schicht zur Verwendung als erste Elektroden der ferroelek­ trischen Kondensatoren auf der gesamten Fläche einschließ­ lich der ersten Isolierschicht 126 hergestellt, und es wer­ den eine erste Elektrode 127 des ersten ferroelektrischen Kondensators und eine erste Elektrode 127a (nicht darge­ stellt) des zweiten ferroelektrischen Kondensators durch CMP oder Rückätzen ausgebildet. In diesem Fall kann nur die ers­ te leitende Schicht aus dem ersten Elektrodenmaterial der ersten ferroelektrischen Kondensatoren hergestellt werden, oder es kann zusätzlich eine Barrieremetallschicht unter der ersten leitenden Schicht hergestellt werden. Die erste lei­ tende Schicht kann aus Pt, Ir und Ru hergestellt werden, und die Barrieremetallschicht kann aus TiN, RuO2, IrO2 oder PtSi2 hergestellt werden. Die erste leitende Schicht wird dabei durch Sputtern oder CVD hergestellt, und die Barriere­ metallschicht/erste leitende Schicht werden ebenfalls durch Sputtern oder CVD hergestellt.
Wie es in Fig. 12d dargestellt ist, werden eine erste ferro­ elektrische Schicht 128 und eine zweite ferroelektrische Schicht 128a (nicht dargestellt) auf der ersten Elektrode 127 des ersten ferroelektrischen Kondensators bzw. der ers­ ten Elektrode 127a des zweiten ferroelektrischen Kondensa­ tors in solcher Weise hergestellt, dass diese Elektroden an­ gemessen bedeckt werden.
Wie es in Fig. 12e dargestellt ist, wird auf die gesamte Fläche des Substrats einschließlich der ersten und zweiten ferroelektrischen Schicht 128 und 128a eine Fotoresist­ schicht aufgetragen, die durch Fotoätzen rückgeätzt wird, um ein die Oberseite der ersten Gateelektrode 123 freilegendes Kontaktloch 129 und ein die Oberseite der zweiten Gateelek­ trode (nicht dargestellt) freilegendes Kontaktloch (nicht dargestellt) auszubilden.
Wie es in Fig. 12f dargestellt ist, werden eine erste Me­ tallleitung, eine zweite Elektrode des zweiten ferroelektri­ schen Kondensators, die durch das Kontaktloch 123 hindurch mit der ersten Gateelektrode 127 verbunden ist, und eine zweite Metallleitung 130a, eine zweite Elektrode des ersten ferroelektrischen Kondensators, die mit der zweiten Gate­ elektrode 123a verbunden ist, hergestellt. In diesem Fall sind die erste Metallleitung 130 und die zweite Metalllei­ tung 130a voneinander beabstandet. Zwar zeigt die Zeichnung nur eine Einheitszelle, weswegen nur eine erste und eine zweite Gateelektrode dargestellt sind, jedoch existiert in einem tatsächlichen Zellenarray eine Vielzahl erster und zweiter Gateelektroden. Demgemäß dient die erste Metalllei­ tung 130 als erste Teilwortleitung SWL1, die die erste Gate­ elektrode 123 mit anderen ersten Gateelektroden verbindet, die an derselben Leitung in Zeilenrichtung angeordnet sind, und die zweite Metallleitung 130a dient auch als zweite Teilwortleitung SWL2, die elektrisch die zweite Gateelektro­ de mit anderen zweiten Gateelektroden verbindet, die an der­ selben Leitung in Zeilenrichtung ausgebildet sind. Die erste und die zweite Metallleitung 130 und 130a werden in einer die aktiven Bereiche schneidenden Richtung hergestellt.
Wie es in Fig. 12g dargestellt ist, wird eine zweite Iso­ lierschicht 131 auf der gesamten Fläche einschließlich den ersten und zweiten Metallleitungen 130 und 130a hergestellt, und deren Oberfläche wird durch CMP oder Rückätzen eingeeb­ net. Dann werden die zweite Isolierschicht 131 und die erste Isolierschicht 126 selektiv geätzt, bis der erste Drainbe­ reich 125 auf einer Seite der ersten Gateelektrode 123 und der zweite Drainbereich (nicht dargestellt) auf einer Seite der zweiten Gateelektrode (nicht dargestellt) freigelegt sind, um einen ersten Bitleitungskontakt 132 und einen zwei­ ten Bitleitungskontakt (nicht dargestellt) herzustellen.
Wie es in Fig. 12h dargestellt ist, wird ein Verfahren zum Herstellen eines Speichers gemäß dem ersten bevorzugten Aus­ führungsbeispiel dadurch fertiggestellt, dass eine erste Bitleitung 133 in einer die erste Metallleitung 130 schnei­ denden Richtung hergestellt und durch den ersten Bitlei­ tungskontakt 132 elektrisch mit dem ersten Drainbereich 125 verbunden wird, und eine zweite Bitleitung (nicht darge­ stellt) hergestellt wird, die durch den zweiten Bitleitungs­ kontakt (nicht dargestellt) elektrisch mit dem zweiten Drainbereich (nicht dargestellt) verbunden ist.
Nun werden ein Speicher und ein Verfahren zum Herstellen desselben gemäß einem zweiten bevorzugten Ausführungsbei­ spiel der Erfindung an Hand der Fig. 13 erläutert, die einen Schnitt durch diesen Speicher zeigt. Das Layout dieses Spei­ chers ist dasselbe wie beim ersten Ausführungsbeispiel, wes­ wegen die zugehörige Erläuterung weggelassen wird. Beim ers­ ten Ausführungsbeispiel ist zur Herstellung der ersten Elek­ troden der ferroelektrischen Kondensatoren CVD oder Sputtern vorgeschlagen, jedoch ist beim zweiten Ausführungsbeispiel dazu eine Sol-Gel-Prozess vorgeschlagen.
Gemäß Fig. 13 verfügt der Speicher des zweiten bevorzugten Ausführungsbeispiels über ein Halbleitersubstrat 120, in dem ein erster aktiver Bereich und ein Feldbereich ausgebildet sind; eine auf dem aktiven Bereich des Substrats ausgebilde­ te erste Gateelektrode 123; einen ersten Sourcebereich 124 und einen ersten Drainbereich 125, die zu beiden Seiten der ersten Gateelektrode 123 ausgebildet sind; eine erste Iso­ lierschicht 126 mit einem ersten Kontaktloch, das die erste Gateelektrode 123 freilegt, und einem zweiten Kontaktloch, das den ersten Sourcebereich 124 freilegt; eine erste Elek­ trode 127 des ersten ferroelektrischen Kondensators, die in das zweite Kontaktloch eingefüllt ist; eine auf der ersten Elektrode hergestellte ferroelektrische Schicht 128 zur Ver­ wendung beim ersten ferroelektrischen Kondensator; eine Me­ tallleitung 130, eine zweite Elektrode des zweiten ferro­ elektrischen Kondensators, die durch das erste Kontaktloch hindurch mit der ersten Gateelektrode 123 verbunden ist; eine zweite Metallleitung 130a, eine zweite Elektrode des ersten ferroelektrischen Kondensators, die mit der zweiten Gateelektrode (nicht dargestellt) verbunden ist; und eine erste Bitleitung 133, die elektrisch mit dem ersten Drainbe­ reich 125 verbunden ist.
Zwar ist es in der Zeichnung nicht dargestellt, jedoch exis­ tiert ein zweiter aktiver Bereich gesondert vom ersten akti­ ven Bereich, auf dem die zweite Gateelektrode hergestellt wird. Eine erste Elektrode des zweiten ferroelektrischen Kondensators wird so hergestellt, dass sie auf einer Seite der zweiten Gateelektrode mit dem zweiten Sourcebereich ver­ bunden ist, und auf dieser ersten Elektrode wird eine ferro­ elektrische Schicht zur Verwendung beim zweiten ferroelek­ trischen Kondensator hergestellt. Außerdem wird eine zweite Bitleitung hergestellt, die auf einer Seite der zweiten Gateelektrode mit dem zweiten Drainbereich verbunden ist. Daher verbindet die erste Metallleitung 130 elektrisch die erste Gateelektrode 123 und die zweite Elektrode des zweiten ferroelektrischen Kondensators, und die zweite Metallleitung 130a verbindet elektrisch die zweite Gateelektrode und die zweite Elektrode des ersten ferroelektrischen Kondensators. Dabei dient die erste Metallleitung 130 als erste Teilwort­ leitung SWL1, und die zweite Metallleitung 130a dient als zweite Teilwortleitung SWL2.
Nun wird ein Verfahren zum Herstellen eines Speichers gemäß einem zweiten bevorzugten Ausführungsbeispiel der Erfindung unter Bezugnahme auf die Fig. 14a bis 14h erläutert.
Gemäß Fig. 14a werden in einem Halbleitersubstrat 120 ein aktiver Bereich und ein Feldbereich 121 ausgebildet. Der Feldbereich wird durch Grabenisolation hergestellt.
Wie es in Fig. 14b dargestellt ist, werden auf dem aktiven Bereich und dem Feldbereich des Substrats 120 eine erste Gateelektrode 123 und eine zweite Gateelektrode 123a (nicht dargestellt) hergestellt, wobei dazwischen ein Isolierfilm 122 angeordnet wird. Die erste Gateelektrode 123 und die zweite Gateelektrode werden beim Implantieren von Verunreinigungsionen zum Erzeugen erster Source/Drain-Bereiche 124 und 125 sowie zweiter Source/Drain-Bereiche 124a und 125a (nicht dargestellt) im Substrat zu beiden Seiten der ersten Gateelektrode 123 bzw. der zweiten Gateelektrode als Masken verwendet.
Wie es in Fig. 14c dargestellt ist, wird auf der gesamten Fläche einschließlich der ersten Gateelektrode 123 und der zweiten Gateelektrode eine erste Isolierschicht 126 als ILD- Schicht hergestellt, die dann durch CMP eingeebnet und ent­ fernt wird, bis der erste Sourcebereich 124 und der zweite Sourcebereich freigelegt wird, um Kontaktlöcher zu bilden. Auf der gesamten Fläche einschließlich der ersten Isolier­ schicht 126 wird eine erste leitende Schicht zur Verwendung als erste Elektrode des ferroelektrischen Kondensators durch einen Sol-Gel-Prozess hergestellt und durch CMP oder Rück­ ätzen eingeebnet, um die erste Elektrode 127 des ersten fer­ roelektrischen Kondensators und die erste Elektrode 127a (nicht dargestellt) des zweiten ferroelektrischen Kondensa­ tors herzustellen. Beim Sol-Gel-Prozess wird die erste lei­ tende Schicht durch ein Feststoff-Abscheidungsverfahren in festem Zustand abgeschieden und dann in den Gelzustand über­ führt, wodurch die erste leitende Schicht vollständig in das Kontaktloch eingefüllt wird. Bei der Herstellung der ersten leitenden Schicht durch CVD oder Sputtern, wie beim ersten Ausführungsbeispiel, wird diese leitende Schicht nicht in das Kontaktloch eingefüllt sondern entlang der Innenfläche desselben ausgebildet. Außerdem kann vor dem Herstellen der ersten leitenden Schicht eine Barrieremetallschicht herge­ stellt werden, wobei die erste leitende Schicht aus Pt, Ir, Ru hergestellt wird und die Barrieremetallschicht aus TiN, RuO2, IrO2 oder PtSi2 hergestellt wird. Wenn die erste lei­ tende Schicht nach dem Herstellen der Barrieremetallschicht hergestellt wird, wird die Letztere durch CVD oder Sputtern hergestellt und die erste leitende Schicht wird durch einen Sol-Gel-Prozess hergestellt.
Wie es in Fig. 14d dargestellt ist, werden auf der ersten Elektrode 127 des ersten ferroelektrischen Kondensators und der ersten Elektrode (nicht dargestellt) des zweiten ferro­ elektrischen Kondensators eine erste ferroelektrische Schicht 128 und eine zweite ferroelektrische Schicht 128a (nicht dargestellt) so hergestellt, dass sie die genannten ersten Elektroden angemessen bedecken.
Wie es in Fig. 14e dargestellt ist, wird auf die gesamte Fläche des Substrats einschließlich der ersten ferroelektri­ chen Schicht 128 und der zweiten ferroelektrischen Schicht eine Fotoresistschicht aufgetragen, und die erste Isolier­ schicht 126 wird durch Fotoätzen geätzt, um ein die Oberflä­ che der ersten Gateelektrode 126 freilegendes Kontaktloch 129 und ein die Oberfläche der zweiten Gateelektrode (nicht dargestellt) freilegendes Kontaktloch (nicht dargestellt) auszubilden.
Wie es in Fig. 14f dargestellt ist, werden eine erste Me­ tallleitung 130 und eine zweite Metallleitung 130a herge­ stellt, die durch die Kontaktlöcher hindurch jeweils mit der ersten Gateelektrode 123 bzw. der zweiten Gateelektrode ver­ bunden sind. Die erste Metallleitung 130 und die zweite Me­ tallleitung 130a werden mit festen Intervallen hergestellt. Die Metallleitung 130 ist mit der ersten Gateelektrode 123 verbunden, und sie wird als zweite Elektrode (obere Elektro­ de) des zweiten ferroelektrischen Kondensators verwendet. Die zweite Metallleitung 130a ist mit der zweiten Gateelek­ trode 123a verbunden, und sie wird als zweite Elektrode des ersten ferroelektrischen Kondensators verwendet.
Zwar zeigt die Zeichnung nur eine Einheitszelle, so dass nur eine erste und eine zweite Gateelektrode dargestellt sind, jedoch existiert bei einem tatsächlichen Zellenarray eine Vielzahl erster und zweiter Gateelektroden. Demgemäß dient die erste Metallleitung 130 als erste Teilwortleitung SWL1, die die erste Gateelektrode 123 mit anderen ersten Gateelek­ troden verbindet, die an derselben Leitung in Zeilenrichtung angeordnet sind, und die zweite Metallleitung 130a dient auch als zweite Teilwortleitung SWL2, die die zweite Gate­ elektrode elektrisch mit anderen zweiten Gateelektroden an derselben Leitung in Zeilenrichtung verbindet. Die erste und die zweite Metallleitung 130 und 130a werden in einer die aktiven Bereiche schneidenden Richtung hergestellt.
Wie es in Fig. 14g dargestellt ist, wird auf der gesamten Fläche einschließlich den ersten und zweiten Metallleitungen 130 und 130a eine zweite Isolierschicht 131 hergestellt, die durch CMP oder Rückätzen an ihrer Oberfläche eingeebnet wird. Dann werden die zweite Isolierschicht 131 und die ers­ te Isolierschicht 126 selektiv geätzt, bis der erste Drain­ bereich 125 auf einer Seite der ersten Gateelektrode 123 und der zweite Drainbereich (nicht dargestellt) auf einer Seite der zweiten Gateelektrode (nicht dargestellt) freigelegt sind, um einen ersten Bitleitungskontakt 132 und einen zwei­ ten Bitleitungskontakt (nicht dargestellt) herzustellen.
Wie es in Fig. 14h dargestellt ist, wird das Verfahren zum Herstellen eines Speichers gemäß dem zweiten bevorzugten Ausführungsbeispiel dadurch abgeschlossen, dass eine erste Bitleitung 133 in einer die erste Metallleitung 130 schnei­ denden Richtung hergestellt und elektrisch durch den ersten Bitleitungskontakt 132 mit dem ersten Drainbereich 125 ver­ bunden wird, und eine zweite Bitleitung 133a (nicht darge­ stellt) hergestellt und elektrisch durch den zweiten Bitlei­ tungskontakt (nicht dargestellt) mit dem zweiten Drainbe­ reich (nicht dargestellt) verbunden wird.
Nun werden ein Speicher und ein Verfahren zu dessen Herstel­ lung gemäß einem dritten bevorzugten Ausführungsbeispiel un­ ter Bezugnahme auf Fig. 15 erläutert.
Gemäß Fig. 15 verfügt der Speicher gemäß dem dritten bevor­ zugten Ausführungsbeispiel über ein Halbleitersubstrat 120, in dem ein erster aktiver Bereich und ein Feldbereich ausge­ bildet sind; eine erste Gateelektrode 123, die auf dem akti­ ven Bereich des Substrats ausgebildet ist; einen ersten Sourcebereich 124 und einen ersten Drainbereich 125, die zu beiden Seiten der ersten Gateelektrode 123 ausgebildet sind; eine erste Isolierschicht 126 mit einem ersten Kontaktloch, das die erste Gateelektrode 123 freilegt, und einem zweiten Kontaktloch, das den ersten Sourcebereich 124 freilegt; eine erste Elektrode 127 des ersten ferroelektrischen Kondensa­ tors, die auf der Innenfläche des zweiten Kontaktlochs aus­ gebildet ist; eine ferroelektrische Schicht 128 zur Verwen­ dung beim ersten ferroelektrischen Kondensator, die auf der ersten Elektrode ausgebildet ist; eine Metallleitung 130, eine zweite Elektrode des zweiten ferroelektrischen Konden­ sators, die durch das erste Kontaktloch mit der ersten Gate­ elektrode 123 verbunden ist; eine zweite Metallleitung 130a, eine zweite Elektrode des ersten ferroelektrischen Kondensa­ tors, die elektrisch mit der zweiten Gateelektrode (nicht dargestellt) verbunden ist; und eine erste Bitleitung 133, die elektrisch mit dem ersten Drainbereich 125 verbunden ist.
Zwar ist es in der Zeichnung nicht dargestellt, jedoch exis­ tiert ein zweiter aktiver Bereich gesondert vom ersten akti­ ven Bereich, auf dem die zweite Gateelektrode ausgebildet ist. Eine erste Elektrode des zweiten ferroelektrischen Kon­ densators ist so ausgebildet, dass sie mit dem zweiten Sourcebereich auf einer Seite der zweiten Gateelektrode ver­ bunden ist, und eine ferroelektrische Schicht zur Verwendung beim zweiten ferroelektrischen Kondensator ist auf der ers­ ten Elektrode ausgebildet. Außerdem ist eine zweite Bitlei­ tung ausgebildet, die mit dem zweiten Drainbereich auf einer Seite der zweiten Gateelektrode verbunden ist. Daher verbin­ det die erste Metallleitung 130 elektrisch die erste Gate­ elektrode 123 und die zweite Gateelektrode des zweiten fer­ roelektrischen Kondensators, und die zweite Metallleitung 130a verbindet elektrisch die zweite Gateelektrode und die zweite Elektrode des ersten ferroelektrischen Kondensators. Dabei dient die erste Metallleitung 130 als erste Teilwort­ leitung SWL1, und die zweite Metallleitung 130a dient als zweite Teilwortleitung SWL2. Indessen ist Fig. 9 ein Layout für eine Einheitszelle mit nur einer ersten und einer zwei­ ten Gateelektrode, jedoch existiert bei einem tatsächlichen Zellenarray eine Vielzahl erster und zweiter Gateelektroden. Demgemäß dient die erste Metallleitung 130 als erste Teil­ wortleitung SWL1, die elektrisch die erste Gateelektrode 123 mit anderen ersten Gateelektroden verbindet, die an dersel­ ben Leitung in Zeilenrichtung angeordnet sind, und die zwei­ te Metallleitung 130a dient als zweite Teilwortleitung SWL2, die elektrisch die zweite Gateelektrode mit anderen Gate­ elektrode an derselben Leitung in Zeilenrichtung verbindet.
Nun wird unter Bezugnahme auf die Fig. 16a bis 16g und 17a bis 17g ein Verfahren zum Herstellen eines Speichers gemäß einem dritten bevorzugten Ausführungsbeispiel erläutert. Dieses dritte Ausführungsbeispiel beschreibt die gesonderte Herstellung der zweiten Elektrode (der oberen Elektrode) ei­ nes ferroelektrischen Kondensators und der Teilwortleitung (erste und zweite Metallleitung). Anders gesagt, schlagen es das erste und zweite Ausführungsbeispiel vor, die zweite Elektrode des ferroelektrischen Kondensators und die Teil­ wortleitung gleichzeitig aus demselben Material herzustel­ len, während es das dritte Ausführungsbeispiel vorschlägt, verschiedene Prozesse zu verwenden.
Gemäß Fig. 16a werden in einem Halbleitersubstrat von erstem Leitungstyp asymmetrische, jedoch parallele aktive Bereiche 100 und 100a mit festen Intervallen ausgebildet. Der andere Bereich als der der aktiven Bereiche ist ein Feldbereich (Bauelement-Isolierschicht), der durch Grabenisolation her­ gestellt wird.
Wie es in Fig. 16b dargestellt ist, wird auf der gesamten Fläche des Substrats einschließlich den aktiven Bereichen 100 und 100a und dem Feldbereich ein Gateelektrodenmaterial abgeschieden und strukturiert, um eine erste Gateelektrode 123 und eine zweite Gateelektrode 123a des ersten Transis­ tors T1 und des zweiten Transistors T2 auszubilden. Dann werden, was jedoch nicht dargestellt ist, Fremdstoffionen vom Leitungstyp entgegengesetzt zu dem des Substrats zu bei­ den Seiten der ersten Gateelektrode 123 in das Substrat im­ plantiert, um erste Source/Drain-Bereiche (nicht darge­ stellt) und gleichzeitig zweite Source/Drain-Bereiche im Substrat zu beiden Seiten der zweiten Gateelektrode (nicht dargestellt) auszubilden. Dann wird auf der gesamten Fläche einschließlich der ersten und zweiten Gateelektrode 123 und 123a eine erste Isolierschicht (nicht dargestellt) herge­ stellt und geätzt, bis der erste und zweite Sourcebereich freigelegt sind, um Kontaktlöcher zu bilden.
Wie es in Fig. 16c dargestellt ist, wird eine als erste Elektrode (untere Elektrode) des ferroelektrischen Kondensa­ tors zu verwendende erste leitende Schicht auf der gesamten Fläche einschließlich der zweiten Isolierschicht herge­ stellt, und auf dieser ersten leitenden Schicht werden eine ferroelektrische Schicht und eine zweite leitende Schicht (obere Elektrode), die beim ferroelektrischen Kondensator zu verwenden sind, aufeinanderfolgend hergestellt. Die erste leitende Schicht, die ferroelektrische Schicht und die zweite leitende Schicht werden durch CVD oder Sputtern herge­ stellt. Dann wird ein CMP oder Rückätzen ausgeführt, um die zweite leitende Schicht, die ferroelektrische Schicht und die erste leitende Schicht zu entfernen, bis die erste lei­ tende Schicht freigelegt ist, um einen ersten ferroelektri­ schen Kondensator FC1 auszubilden, der die erste Elektrode 127 des ersten ferroelektrischen Kondensators, die erste ferroelektrische Schicht 128 und die zweite Elektrode 160 des zweiten ferroelektrischen Kondensators aufweist. Außer­ dem wird ein zweiter ferroelektrischer Kondensator FC2 aus­ gebildet, der die erste Elektrode 127a des zweiten ferro­ elektrischen Kondensators, die zweite ferroelektrische Schicht 128a und die zweite Elektrode 160a des zweiten fer­ roelektrischen Kondensators aufweist. In diesem Fall muss nur die erste leitende Schicht hergestellt werden, wobei je­ doch zusätzlich eine Barriereschicht unter der ersten lei­ tenden Schicht hergestellt werden kann, wobei das erste Elektrodenmaterial des ferroelektrischen Kondensators ver­ wendet wird. Die erste leitende Schicht kann aus Pt, Ir oder Ru hergestellt werden, und die Barrieremetallschicht kann aus TiN, RuO2, IrO2 der PtSi hergestellt werden.
Dann wird, wie es in Fig. 16d dargestellt ist, auf der ge­ samten Fläche einschließlich dem ersten ferroelektrischen Kondensator FC1 und dem zweiten ferroelektrischen Kondensa­ tor FC2 eine zweite Isolierschicht (nicht dargestellt) her­ gestellt, die selektiv geätzt wird, bis die erste Gateelek­ trode 123 und die zweite Gateelektrode 123a freigelegt sind, um erste Kontaktlöcher 129 auszubilden, und bis die zweiten Elektroden 160 und 160a des ersten ferroelektrischen Konden­ sators freigelegt sind, um zweite Kontaktlöcher 161 auszu­ bilden.
Dann werden, wie es in Fig. 16e dargestellt ist, eine erste Metallleitung 130 und eine zweite Metallleitung 130a hergestellt, die durch die Kontaktlöcher hindurch und die zweiten Elektroden des ersten und zweiten ferroelektrischen Konden­ sators elektrisch mit der ersten und zweiten Gateelektrode verbunden sind. Das heißt, dass die erste Metallleitung 130 die erste Gateelektrode 123 und die zweite Elektrode 160a des zweiten ferroelektrischen Kondensators elektrisch ver­ bindet, und die zweite Metallleitung 130a die zweite Gate­ elektrode 123a und die zweite Elektrode 160 des ersten fer­ roelektrischen Kondensators verbindet.
Da die Zeichnung nur eine Einheitszelle zeigt, sind in ihr nur eine erste und eine zweite Gateelektrode dargestellt, jedoch existiert in einem tatsächlichen Zellenarray eine Vielzahl erster und zweiter Gateelektroden. Demgemäß dient die erste Metallleitung 130 als erste Teilwortleitung SWL1, die die erste Gateelektrode 123 elektrisch mit anderen ers­ ten Gateelektroden verbindet, die an derselben Leitung in Zeilenrichtung angeordnet sind, und die zweite Metallleitung 130a dient als zweite Teilwortleitung SWL2, die elektrisch die zweite Gateelektrode mit anderen zweiten Gateelektroden an derselben Leitung in Zeilenrichtung verbindet. Die erste und die zweite Metallleitung 130 und 130a werden in einer die aktiven Bereiche schneidenden Richtung hergestellt.
Dann wird, wie es in Fig. 16f dargestellt ist, auf der ge­ samten Fläche einschließlich den ersten und zweiten Metall­ leitungen 130 und 130a eine dritte Isolierschicht (nicht dargestellt) hergestellt, deren Oberfläche eingeebnet wird, und dann werden diese dritte Isolierschicht, die zweite Iso­ lierschicht und die erste Isolierschicht aufeinanderfolgend abgeätzt, bis der Fremdstoffbereich (der erste Drainbereich) auf einer Seite der ersten Gateelektrode 123 und der Fremd­ stoffbereich (der zweite Drainbereich) auf einer Seite der zweiten Gateelektrode freigelegt sind, um einen ersten Bit­ leitungskontakt 132 und einen zweiten Bitleitungskontakt 132a zu bilden.
Das Verfahren zum Herstellen eines Speichers gemäß dem drit­ ten Ausführungsbeispiel der Erfindung wird dadurch abge­ schlossen, dass, wie es in Fig. 16g dargestellt ist, eine erste Bitleitung 133 hergestellt wird, die über den ersten Bitleitungskontakt 132 mit dem ersten Drainbereich elek­ trisch verbunden ist, und eine zweite Bitleitung 133a herge­ stellt wird, die über den zweiten Bitleitungskontakt 132a elektrisch mit dem zweiten Drainbereich verbunden ist.
Das Verfahren gemäß dem dritten Ausführungsbeispiel wird nun auch an Hand der Schnittansichten der Fig. 17a bis 17g er­ läutert.
Gemäß Fig. 17a werden in einem Halbleitersubstrat 120 ein aktiver Bereich und ein Feldbereich 121 ausgebildet. Der Feldbereich wird durch Grabenisolation hergestellt.
Wie es in Fig. 17b dargestellt ist, werden auf dem Substrat 120 über dem aktiven Bereich und dem Feldbereich eine erste Gateelektrode 123 und eine zweite Gateelektrode 123 (nicht dargestellt) hergestellt. Dann werden die erste Gateelektro­ de 123 und die zweite Gateelektrode beim Implantieren von Fremdstoffionen zum Herstellen erster Source/Drain-Bereiche 124 und 125 sowie zweiter Source/Drain-Bereiche 124a und 125a (nicht dargestellt) im Substrat zu beiden Seiten der ersten Gateelektrode 123 und der zweiten Gateelektrode als Masken verwendet.
Dann wird, wie es in Fig. 17c dargestellt ist, eine erste Isolierschicht 126 auf der gesamten Fläche einschließlich der ersten Gateelektrode 123 und der zweiten Gateelektrode als ILD-Schicht hergestellt, die dann durch CMP eingeebnet wird und entfernt wird, bis der erste Sourcebereich 124 und der zweite Sourcebereich freigelegt sind, um Kontaktlöcher auszubilden. Auf der gesamten Fläche einschließlich der ers­ ten Isolierschicht 126 wird eine erste leitende Schicht zur Verwendung als erste Elektrode (untere Elektrode) des ferro­ elektrischen Kondensators hergestellt, und auf dieser ersten leitenden Schicht werden aufeinanderfolgend eine ferroelek­ trische Schicht und eine zweite leitende Schicht (obere Elektrode) zur Verwendung beim ferroelektrischen Kondensator hergestellt. Die erste leitende Schicht, die ferroelektri­ sche Schicht und die zweite leitende Schicht werden jeweils durch CVD oder Sputtern hergestellt. Dann wird ein CMP- oder Rückätzvorgang ausgeführt, um die zweite leitende Schicht, die ferroelektrische Schicht und die erste leitende Schicht zu entfernen, bis die erste isolierende Schicht 126 freige­ legt ist, um einen ersten ferroelektrischen Kondensator FC1 zu bilden, der die erste Elektrode 127 des ersten ferroelek­ trischen Kondensators, die erste ferroelektrische Schicht 128 und die zweite Elektrode 160 des zweiten ferroelektri­ schen Kondensators aufweist. Außerdem wird ein zweiter fer­ roelektrischer Kondensator FC2 (nicht dargestellt) herge­ stellt, der die erste Elektrode des zweiten ferroelektri­ schen Kondensators, die zweite ferroelektrische Schicht und die zweite Elektrode des zweiten ferroelektrischen Kondensa­ tors aufweist. In diesem Fall kann nur die erste leitende Schicht hergestellt werden, oder unter ihr kann zusätzlich eine Barriereschicht hergestellt werden, wobei das Material für die erste Elektrode 127 des ferroelektrischen Kondensa­ tors verwendet wird. Die erste leitende Schicht kann aus Pt, Ir oder Ru hergestellt werden, und die Barrieremetallschicht kann aus TiN, RuO2, IrO2 oder PtSi2 hergestellt werden.
Dann wird, wie es in Fig. 17d dargestellt ist, eine zweite Isolierschicht 131 auf der gesamten Fläche des Substrats einschließlich dem ersten ferroelektrischen Kondensator FC1 und dem zweiten ferroelektrischen Kondensator FC2 hergestellt und selektiv geätzt, bis die erste Gateelektrode 123 und die zweite Gateelektrode (nicht dargestellt) freigelegt sind, um erste Kontaktlöcher 129 auszubilden, und bis die zweiten Elektroden 127 der ersten ferroelektrischen Konden­ satoren und die zweiten Elektroden (nicht dargestellt) der zweiten ferroelektrischen Kondensatoren freigelegt sind, um die zweiten Kontaktlöcher 161 auszubilden. In der Zeichnung sind die die zweiten Gateelektroden freilegenden ersten Kon­ taktlöcher und die die zweiten Elektroden des zweiten ferro­ elektrischen Kondensators freilegenden zweiten Kontaktlöcher nicht dargestellt.
Wie es in Fig. 17e dargestellt ist, wird eine erste Metall­ leitung 130 hergestellt, die durch die ersten und zweiten Kontaktlöcher hindurch elektrisch mit der ersten Gateelek­ trode und der zweiten Gateelektrode (nicht dargestellt) des zweiten ferroelektrischen Kondensators verbunden ist, und es wird eine zweite Metallleitung 130a hergestellt, die elek­ trisch mit der zweiten Gateelektrode und der zweiten Elek­ trode 160 des ersten ferroelektrischen Kondensators verbun­ den ist. Die erste Metallleitung 130 und die zweite Metall­ leitung 130a werden in einer den aktiven Bereich schneiden­ den Richtung hergestellt.
Wie es in Fig. 17f dargestellt ist, wird auf der gesamten Fläche einschließlich den ersten und zweiten Metallleitungen 130 und 130a eine dritte Isolierschicht 170 hergestellt, und diese dritte Isolierschicht 170, die zweite Isolierschicht 131 und die erste Isolierschicht 126 werden aufeinanderfol­ gend selektiv abgeätzt, bis der Fremdstoffbereich (der erste Drainbereich) auf einer Seite der ersten Gateelektrode 123 und der Fremdstoffbereich (der zweite Drainbereich) auf ei­ ner Seite der zweiten Gateelektrode freigelegt sind, um ei­ nen ersten Bitleitungskontakt 132 und einen zweiten Bitlei­ tungskontakt 132a (nicht dargestellt) auszubilden. Das Verfahren zum Herstellen des Speichers gemäß dem dritten Aus­ führungsbeispiel wird dadurch abgeschlossen, dass eine erste Bitleitung 133 hergestellt wird, die über den ersten Bitlei­ tungskontakt 132 elektrisch mit dem ersten Drainbereich 125 auf einer Seite der Gateelektrode 123 verbunden ist, und ei­ ne zweite Bitleitung (nicht dargestellt) hergestellt wird, die über den zweiten Bitleitungskontakt elektrisch mit dem zweiten Drainbereich auf einer Seite der zweiten Gateelek­ trode verbunden ist.
Nun werden ein Speicher und ein Verfahren zu dessen Herstel­ lung gemäß einem vierten bevorzugten Ausführungsbeispiel der Erfindung an Hand der Fig. 18 sowie 19a bis 19g beschrieben.
Gemäß Fig. 18 verfügt dieser Speicher über ein Halbleiter­ substrat 120, in dem ein erster aktiver Bereich und ein Feldbereich ausgebildet sind; eine erste Gateelektrode 123, die auf dem aktiven Bereich des Substrats hergestellt ist; einen ersten Sourcebereich 124 und einen ersten Drainbereich 125, die zu beiden Seiten der ersten Gateelektrode 123 aus­ gebildet sind; eine erste Isolierschicht 126 mit einem Kon­ taktloch, das den ersten Sourcebereich 124 freilegt; eine erste Elektrode 127 des ersten ferroelektrischen Kondensa­ tors, die in das Kontaktloch eingefüllt ist; eine ferroelek­ trische Schicht 128 zur Verwendung beim ersten ferroelektri­ schen Kondensator, die auf der ersten Elektrode ausgebildet ist; eine zweite Elektrode 160 des ersten ferroelektrischen Kondensators, die auf der ferroelektrischen Schicht 128 aus­ gebildet ist; eine erste Metallleitung 130, eine zweite Elektrode des zweiten ferroelektrischen Kondensators, die durch das Kontaktloch hindurch mit der ersten Gateelektrode verbunden ist; eine zweite Metallleitung 130a, die elek­ trisch mit der ersten Elektrode des ersten ferroelektrischen Kondensators und der zweiten Gateelektrode 123a verbunden ist; und eine erste Bitleitung 133, die elektrisch mit dem ersten Drainbereich 125 dargestellt ist.
Es ist zwar in der Zeichnung nicht dargestellt, jedoch exis­ tiert ein zweiter aktiver Bereich getrennt vom ersten akti­ ven Bereich, auf dem eine zweite Gateelektrode ausgebildet ist. In das Kontaktloch ist eine erste Elektrode des zweiten ferroelektrischen Kondensators eingefüllt, um mit dem zwei­ ten Sourcebereich auf der Seite der zweiten Gateelektrode verbunden zu sein, und auf der ersten Elektrode ist eine ferroelektrische Schicht zur Verwendung beim zweiten ferro­ elektrischen Kondensator ausgebildet. Außerdem ist eine zweite Bitleitung ausgebildet, die mit dem zweiten Drainbe­ reich auf einer Seite der zweite Gateelektrode verbunden ist. Daher verbindet die erste Metallleitung 130 elektrisch die erste Gateelektrode 123 und die zweite Elektrode des zweiten ferroelektrischen Kondensators, und die zweite Me­ tallleitung 130a verbindet elektrisch die zweite Gateelek­ trode und die zweite Elektrode des ersten ferroelektrischen Kondensators. Dabei dient die erste Metallleitung 130 als erste Teilwortleitung SWL1, und die zweite Metallleitung 130a dient als zweite Teilwortleitung SWL2. Da Fig. 9 das Layout einer Einheitszelle zeigt, sind dort nur eine erste und eine zweite Gateelektrode dargestellt, jedoch existiert in einem tatsächlichen Zellenarray eine Vielzahl erster und zweiter Gateelektroden. Demgemäß dient die erste Metalllei­ tung 130 als erste Teilwortleitung SWL1, die die erste Gate­ elektrode 123 elektrisch mit anderen ersten Gateelektroden verbindet, die an derselben Leitung in Zeilenrichtung ange­ ordnet sind, und die zweite Metallleitung 130a dient als zweite Teilwortleitung SWL2, die elektrisch die zweite Gate­ elektrode mit anderen zweiten Gateelektroden an derselben Leitung in Zeilenrichtung verbindet.
Nun wird das Herstellverfahren für diesen Speicher unter Be­ zugnahme auf die Fig. 19a bis 19g erläutert.
Gemäß Fig. 19a werden in einem Halbleitersubstrat 120 ein aktiver Bereich und ein Feldbereich 121 ausgebildet. Der Feldbereich wird durch Grabenisolation hergestellt.
Wie es in Fig. 19b dargestellt ist, werden auf dem aktiven Bereich und dem Feldbereich des Substrats 120 eine Gateelek­ trode 123 und eine zweite Gateelektrode (nicht dargestellt) hergestellt, wobei dazwischen ein Gateisolierfilm 122 ange­ ordnet wird. Dann werden die erste Gateelektrode 123 und die zweite Gateelektrode beim Implantieren von Fremdstoffionen zum Herstellen erster Source/Drain-Bereiche 124 und 125 so­ wie zweiter Source/Drain-Bereiche 124a und 124a (nicht dar­ gestellt) im Substrat zu beiden Seiten der ersten Gateelek­ trode 123 und der zweiten Gateelektrode als Masken verwen­ det.
Dann wird, wie es in Fig. 19c dargestellt ist, auf der ge­ samten Fläche einschließlich der ersten Gateelektrode 123 und der zweiten Gateelektrode eine erste Isolierschicht 126 als ILD-Schicht hergestellt, die durch CMP eingeebnet und entfernt wird, bis der erste Sourcebereich 124 und der zwei­ te Sourcebereich freigelegt sind, um Kontaktlöcher zu bil­ den. Auf der gesamten Fläche einschließlich der ersten Iso­ lierschicht 126 wird eine erste leitende Schicht zur Verwen­ dung als erste Elektrode des ferroelektrischen Kondensators durch einen Sol-Gel-Prozess hergestellt und durch CMP oder Rückätzen eingeebnet, um eine erste Elektrode 127 des ersten ferroelektrischen Kondensators und eine erste Elektrode 127a (nicht dargestellt) des zweiten ferroelektrischen Kondensa­ tors auszubilden. Beim Sol-Gel-Prozess wird die erste lei­ tende Schicht zunächst durch einen Feststoff-Abscheidungs­ vorgang in festem Zustand abgeschieden und dann in den Gel­ zustand überführt, so dass die erste leitende Schicht voll­ ständig in das Kontaktloch eingefüllt wird. Dagegen wird bei der Herstellung der ersten leitenden Schicht durch CVD oder Sputtern, wie beim ersten Ausführungsbeispiel, die leitende Schicht entlang der Innenfläche des Kontaktlochs ausgebil­ det, also nicht in dieses eingefüllt. Außerdem kann eine Barrieremetallschicht hergestellt werden, bevor die erste leitende Schicht hergestellt wird. Die erste leitende Schicht wird aus Pt, Ir, Ru hergestellt, und die Barriereme­ tallschicht wird aus TiN, RuO2, IrO2 oder PtSi2 hergestellt. Wenn die erste leitende Schicht nach dem Herstellen der Bar­ rieremetallschicht hergestellt wird, wird die Barriereme­ tallschicht durch CVD oder Sputtern hergestellt, und die erste leitende Schicht wird durch einen Sol-Gel-Prozess her­ gestellt.
Wie es in Fig. 19d dargestellt ist, werden eine ferroelek­ trische Schicht und eine zweite leitende Schicht zur Verwen­ dung als zweite Elektrode des ferroelektrischen Kondensators auf der gesamten Fläche einschließlich der ersten Elektrode 127 des ersten ferroelektrischen Kondensators und der ersten Elektrode des zweiten ferroelektrischen Kondensators aufein­ anderfolgend hergestellt und durch Fotoätzen strukturiert, um die zweite leitende Schicht und die Schicht aus ferro­ elektrischem Material auf den ersten Elektroden auszubilden. Demgemäß werden die erste ferroelektrische Schicht 128 und die zweite Elektrode 160 des ersten ferroelektrischen Kon­ densators auf der ersten Elektrode 127 dieses ersten ferro­ elektrischen Kondensators hergestellt, und die zweite ferro­ elektrische Schicht 128a (nicht dargestellt) und die zweite Elektrode 160a (nicht dargestellt) des zweit 04429 00070 552 001000280000000200012000285910431800040 0002010054595 00004 04310en ferroelektri­ schen Kondensators werden auf der ersten Elektrode 127a (nicht dargestellt) des zweiten ferroelektrischen Kondensa­ tors hergestellt.
Dann wird, wie es in Fig. 19e dargestellt ist, auf der ge­ samten Fläche des Substrats einschließlich den zweiten Elektroden der ferroelektrischen Kondensatoren eine zweite Iso­ lierschicht 131 hergestellt und durch Fotoätzen selektiv ab­ geätzt, bis die erste Gateelektrode 123 und die zweite Gate­ elektrode (nicht dargestellt) freigelegt sind, um erste Kon­ taktlöcher 129 auszubilden, und bis die zweiten Elektroden der ferroelektrischen Kondensatoren freigelegt sind, um zweite Kontaktlöcher 161 freizulegen.
Wie es in Fig. 19f dargestellt ist, wird eine erste Metall­ leitung 130 hergestellt, die durch das erste und zweite Kon­ taktloch 129 und 161 hindurch elektrisch mit der ersten Gateelektrode 123 und der zweiten Elektrode 160a des zweiten ferroelektrischen Kondensators verbunden ist, und es wird eine zweite Metallleitung 130a hergestellt, die elektrisch mit der zweiten Gateelektrode 123a und der zweiten Elektrode 160 des ersten ferroelektrischen Kondensators verbunden ist.
Die Zeichnung zeigt das Layout einer Einheitszelle, weswegen nur eine erste und eine zweite Gateelektrode dargestellt sind, jedoch existiert in einem tatsächlichen Zellenarray eine Vielzahl erster und zweiter Gateelektroden. Demgemäß dient die erste Metallleitung 130 als erste Teilwortleitung SWL1, die elektrisch erste Gateelektroden verbindet, die an derselben Leitung in Zeilenrichtung ausgebildet sind, und die zweite Metallleitung 130a dient als zweite Teilwortlei­ tung SWL2, die elektrisch zweite Gateelektroden verbindet, die an derselben Leitung in Zeilenrichtung angeordnet sind. Die erste Metallleitung 130 und die zweite Metallleitung 130a werden in einer den aktiven Bereich schneidenden Rich­ tung hergestellt.
Dann wird auf der gesamten Fläche des Substrats einschließ­ lich den ersten und zweiten Metallleitungen 130 und 130a ei­ ne dritte Isolierschicht 134 hergestellt, deren Oberfläche eingeebnet wird. Außerdem werden diese dritte Isolierschicht 170, die zweite Isolierschicht 131 und die erste Isolier­ schicht 126 selektiv geätzt, bis der erste Drainbereich 125 auf einer Seite der ersten Gateelektrode 123 und der zweite Drainbereich (nicht dargestellt) auf einer Seite der zweiten Gateelektrode freigelegt sind, um einen ersten Bitleitungs­ kontakt 132 und einen zweiten Bitleitungskontakt 132a (nicht dargestellt) auszubilden.
Wie es in Fig. 19g dargestellt ist, wird dieses Verfahren zum Herstellen eines Speichers dadurch abgeschlossen, dass eine erste Bitleitung 133 in einer die erste Metallleitung 130 schneidenden Richtung hergestellt wird, die durch den ersten Bitleitungskontakt 132 elektrisch mit dem ersten Drainbereich 125 verbunden ist, und eine zweite Bitleitung (nicht dargestellt) hergestellt wird, die durch den zweiten Bitleitungskontakt (nicht dargestellt) elektrisch mit dem zweiten Drainbereich (nicht dargestellt) verbunden ist.
Wie erläutert, verfügen der Speicher und das Verfahren zu seiner Herstellung gemäß der Erfindung über die folgenden Vorteile:
  • - erstens kann durch die direkte Verbindung der ersten Elek­ trode (der unteren Elektrode) des ferroelektrischen Konden­ sators mit dem Substrat, wie durch die Erfindung erleich­ tert, eine Stufe minimiert werden, wodurch die Austauschbar­ keit des Herstellprozesses mit einem solchen für periphere Schaltkreise verbessert ist und eine sichere Toleranz beim Herstellprozess möglich ist;
  • - zweitens kann die Zellengröße wirkungsvoll verringert wer­ den und es kann die Kondensatorfläche maximiert werden;
  • - drittens kann die Anzahl der Herstellschritte minimiert werden, um Kosten einzusparen und dadurch die Wettbewerbsfä­ higkeit zu gewährleisten.

Claims (39)

1. Nichtflüchtiger ferroelektrischer Speicher mit:
  • - einer Anzahl erster Gateelektroden (123) und zweiter Gate­ elektroden (123a), die auf einem aktiven Bereich eines Sub­ strats elektrisch getrennt voneinander ausgebildet sind;
  • - einer Anzahl erster Elektroden (127) erster ferroelektri­ scher Kondensatoren, die jeweils auf einer Seite der ersten Gateelektrode mit dem Substrat verbunden sind, und einer An­ zahl erster Elektroden (127a) zweiter ferroelektrischer Kon­ densatoren, die jeweils auf einer Seite der zweiten Gate­ elektrode mit dem Substrat verbunden sind;
  • - ferroelektrischen Schichten (128, 128a), die jeweils auf den ersten Elektroden ausgebildet sind;
  • - zweiten Elektroden (160) der ersten ferroelektrischen Kon­ densatoren und zweiten Elektroden (160a) der zweiten ferro­ elektrischen Kondensatoren, die beide auf jeweiligen ferro­ elektrischen Schichten ausgebildet sind; und
  • - einer ersten Metallleitung (130), die die Anzahl erster Gateelektroden elektrisch verbindet, und einer zweiten Me­ tallleitung (130a), die die Anzahl zweiter Gateelektroden elektrisch verbindet.
2. Speicher nach Anspruch 1, dadurch gekennzeichnet, dass die erste Metallleitung (130) als Einheit mit den zweiten Elektroden (160a) des zweiten ferroelektrischen Kondensators hergestellt ist und die zweite Metallleitung (130a) als Ein­ heit mit den ersten Elektroden 160 des ersten ferroelektri­ schen Kondensators hergestellt ist.
3. Speicher nach Anspruch 1, dadurch gekennzeichnet, dass die erste Metallleitung (130) eine erste Teilwortleitung (SWL1) bildet und die zweite Metallleitung (130a) eine zwei­ te Teilwortleitung (SWL2) bildet.
4. Nichtflüchtiger ferroelektrischer Speicher mit ersten und zweiten Transistoren sowie ersten und zweiten ferroelek­ trischen Kondensatoren und ferner mit:
  • - einem Halbleitersubstrat (120), in dem ein erster und ein zweiter aktiver Bereich (100, 100a) asymmetrisch voneinander beabstandet ausgebildet sind;
  • - einer ersten Gateelektrode (123), die auf dem ersten akti­ ven Bereich des Substrats ausgebildet ist, und einer zweiten Gateelektrode (123a), die auf dem zweiten aktiven Bereich des Substrats ausgebildet ist;
  • - einer ersten Isolierschicht (126) mit Kontaktlöchern zum Freilegen des Substrats auf einer Seite der Gateelektroden;
  • - ersten Elektroden (127, 127a) ferroelektrischer Kondensa­ toren, die jeweils entlang der Unterseite und der Seitenflä­ che jedes der Kontaktlöcher ausgebildet sind;
  • - ferroelektrischen Schichten (128, 128a), die jeweils in den ersten Elektroden ausgebildet sind;
  • - einer ersten Teilwortleitung (130), die die zweite Elek­ trode des zweiten ferroelektrischen Kondensators bildet und mit der ersten Gateelektrode (123) verbunden ist;
  • - einer zweiten Teilwortleitung (130a), die die zweite Elek­ trode des ersten ferroelektrischen Kondensators ist und mit der zweiten Gateelektrode (123a) verbunden ist;
  • - einer ersten Bitleitung (133), die auf einer Seite der ersten Gateelektrode (123) mit dem Substrat verbunden ist; und
  • - einer zweiten Bitleitung (133a), die auf einer Seite der zweiten Gateelektrode (123a) mit dem Substrat verbunden ist.
5. Speicher nach einem der vorstehenden Ansprüche, gekenn­ zeichnet durch eine Barrieremetallschicht, die unter den ersten Elektroden (127, 127a) der ferroelektrischen Konden­ satoren ausgebildet ist.
6. Speicher nach Anspruch 4, dadurch gekennzeichnet, dass die ersten Elektroden (127, 127a) der zweiten ferroelektri­ schen Kondensatoren aus Pt, Ir oder Ru bestehen.
7. Speicher nach Anspruch 5, dadurch gekennzeichnet, dass die Barrieremetallschicht aus einem aus TiN, RuO2, IrO2 und PtSi2 ausgewählten Material besteht.
8. Speicher nach Anspruch 4, dadurch gekennzeichnet, dass die ersten Elektroden (127, 127a) der ferroelektrischen Kon­ densatoren in die Kontaktlöcher eingefüllt sind.
9. Speicher nach Anspruch 8, dadurch gekennzeichnet, dass auf der ersten Isolierschicht (126) um die Kontaktlöcher he­ rum, einschließlich der oberen Teile der ersten Elektroden (127, 127a) der ferroelektrischen Kondensatoren, ferroelek­ trische Schichten (128, 128a) ausgebildet sind.
10. Speicher nach Anspruch 8, gekennzeichnet durch Barrie­ remetallschichten unter den ersten Elektroden (127, 127a) der ferroelektrischen Kondensatoren.
11. Speicher nach Anspruch 8, dadurch gekennzeichnet, dass die ersten Elektroden (127, 127a) der zweiten ferroelektri­ schen Kondensatoren aus Pt, Ir oder Ru bestehen.
12. Speicher nach Anspruch 10, dadurch gekennzeichnet, dass die Barrieremetallschicht aus einem aus TiN, RuO2, IrO2 und PtSi2 ausgewählten Material besteht.
13. Nichtflüchtiger ferroelektrischer Speicher mit ersten und zweiten Transistoren sowie ersten und zweiten ferroelek­ trischen Kondensatoren, und ferner mit:
  • - einem Halbleitersubstrat (120) mit einem ersten aktiven Bereich (100) und einem zweiten aktiven Bereich (100a);
  • - einer ersten Gateelektrode (123), die auf dem ersten akti­ ven Bereich des Substrats ausgebildet ist, und einer zweiten Gateelektrode (123a), die auf dem zweiten aktiven Bereich des Substrats ausgebildet ist;
  • - einer ersten Isolierschicht (126) mit Kontaktlöchern zum Freilegen des Substrats auf einer Seite der Gateelektroden;
  • - ersten Elektroden (127, 127a) der ferroelektrischen Kon­ densatoren, ferroelektrischen Schichten (128, 128a) und zweiten Elektroden (160, 160a) der ferroelektrischen Konden­ satoren, die jeweils aufeinanderfolgend auf den Boden und die Seitenflächen jedes der Kontaktlöcher aufgestapelt sind;
  • - einer ersten Teilwortleitung (130), die eine zweite Elek­ trode (160) des mit der ersten Gateelektrode verbundenen zweiten ferroelektrischen Kondensators ist;
  • - einer zweiten Teilwortleitung (130a), die eine zweite Elektrode (160a) des mit der zweiten Gateelektrode verbunde­ nen ersten ferroelektrischen Kondensators ist;
  • - einer ersten Bitleitung (133), die auf einer Seite der ersten Gateelektrode mit dem Substrat verbunden ist; und
  • - einer zweiten Bitleitung (133a), die auf einer Seite der zweiten Gateelektrode mit dem Substrat verbunden ist.
14. Speicher nach Anspruch 13, dadurch gekennzeichnet, dass unter den ersten Elektroden (127, 127a) der ferroelektri­ schen Kondensatoren zusätzlich eine Barrieremetallschicht vorhanden ist.
15. Speicher nach Anspruch 13, dadurch gekennzeichnet, dass die ersten Elektroden (127, 127a) der zweiten ferroelektri­ schen Kondensatoren aus Pt, Ir oder Ru bestehen.
16. Speicher nach Anspruch 14, dadurch gekennzeichnet, dass die Barrieremetallschicht aus einem aus TiN, RuO2, IrO2 und PtSi2 ausgewählten Material besteht.
17. Speicher nach Anspruch 13, dadurch gekennzeichnet, dass die ersten Elektroden (127, 127a) der ferroelektrischen Kon­ densatoren in die Kontaktlöcher eingefüllt sind.
18. Speicher nach Anspruch 17, dadurch gekennzeichnet, dass die ferroelektrischen Schichten (128, 128a) und die zweiten Elektroden (160, 160a) der ferroelektrischen Kondensatoren auf den ersten Elektroden (127, 127a) derselben ausgebildet sind.
19. Speicher nach Anspruch 17, gekennzeichnet durch Barrie­ remetallschichten unter den ersten Elektroden (127, 127a) der ferroelektrischen Kondensatoren.
20. Verfahren zum Herstellen eines nichtflüchtigen ferro­ elektrischen Speichers mit ersten und zweiten Transistoren sowie ersten und zweiten ferroelektrischen Kondensatoren, mit den folgenden Schritten:
  • 1. Ausbilden eines ersten aktiven Bereichs (100) und eines zweiten aktiven Bereichs (100a) in einem Halbleitersubstrat (120);
  • 2. Herstellen einer ersten Gateelektrode (123) auf dem ers­ ten aktiven Bereich des Substrats, und Herstellen einer zweiten Gateelektrode (123a) auf dem zweiten aktiven Bereich des Substrats;
  • 3. Herstellen einer ersten Isolierschicht (126) mit Kon­ taktlöchern zum Freilegen des Substrats auf einer Seite der ersten und zweiten Gateelektroden;
  • 4. Herstellen erster Elektroden (127, 127a) der ferroelek­ trischen Kondensatoren in den Kontaktlöchern;
  • 5. Herstellen ferroelektrischer Schichten (128, 128a) auf den ersten Elektroden;
  • 6. Herstellen einer ersten Teilwortleitung (130), die eine zweite Elektrode des zweiten ferroelektrischen Kondensators ist und die mit der ersten Gateelektrode verbunden ist, und Herstellen einer zweiten Teilwortleitung (130a), die eine zweite Elektrode des ersten ferroelektrischen Kondensators ist und mit der zweiten Gateelektrode verbunden ist; und
  • 7. Herstellen einer ersten Bitleitung (133), die auf einer Seite der ersten Gateelektrode mit dem Substrat verbunden ist und einer zweiten Bitleitung (133a), die auf einer Seite der zweiten Gateelektrode mit dem Substrat verbunden ist.
21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass der Schritt (4) die folgenden Unterschritte aufweist:
  • 1. (4-1) Herstellen einer ersten Isolierschicht (126) auf der gesamten Fläche einschließlich den ersten und zweiten Gate­ elektroden (123, 123a);
  • 2. (4-2) Ätzen der ersten Isolierschicht, bis das Substrat auf einer Seite der ersten und zweiten Gateelektroden freigelegt ist, um Kontaktlöcher zu bilden;
  • 3. (4-3) Herstellen einer Schicht aus einem ersten Elektroden­ material für die ferroelektrischen Kondensatoren auf der ge­ samten Fläche einschließlich den Kontaktlöchern; und
  • 4. (4-4) Einebnen, bis die erste Isolierschicht freigelegt ist, um die ersten Elektroden (127, 127a) der ferroelektrischen Kondensatoren an der Innenfläche und dem Boden jedes Kon­ taktlochs auszubilden.
22. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass der Schritt (6) die folgenden Unterschritte aufweist:
  • 1. (6-1) Herstellen ferroelektrischer Schichten (128, 128a) auf den ersten Elektroden (127, 127a) der ferroelektrischen Kon­ densatoren;
  • 2. (6-2) selektives Entfernen der ersten Isolierschicht (126) zum Freilegen der ersten und zweiten Gateelektroden (123, 123a); und
  • 3. (6-3) Herstellen einer ersten Teilwortleitung (130), die als zweite Elektrode des zweiten ferroelektrischen Kondensators zu verwenden ist und mit der freigelegten ersten Gateelektrode verbunden ist, und einer zweiten Teilwortleitung (130a), die als zweite Elektrode des ersten ferroelektri­ schen Kondensators zu verwenden ist und mit der zweiten Gateelektrode verbunden ist.
23. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die ersten Elektroden (127, 127a) des ferroelektrischen Kondensators durch CVD oder Sputtern hergestellt werden.
24. Verfahren nach Anspruch 20, ferner mit dem Schritt des Herstellens einer Barrieremetallschicht unter den ersten Elektroden (127, 127a) der ferroelektrischen Kondensatoren.
25. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die ersten Elektroden (127, 127a) der ferroelektrischen Kondensatoren aus Pt, Ir oder Ru hergestellt werden.
26. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass die Barrieremetallschicht aus einem aus TiN, RuO2, IrO2 und PtSi2 ausgewählten Material hergestellt wird.
27. Verfahren zum Herstellen eines nichtflüchtigen ferro­ elektrischen Speichers mit ersten und zweiten Transistoren sowie ersten und zweiten ferroelektrischen Kondensatoren, mit den folgenden Schritten:
  • 1. Ausbilden eines ersten aktiven Bereichs (100) und eines zweiten aktiven Bereichs (100a) in einem Halbleitersubstrat (120);
  • 2. Herstellen einer ersten Gateelektrode (123) auf dem ers­ ten aktiven Bereich des Substrats, und Herstellen einer zweiten Gateelektrode (123a) auf dem zweiten aktiven Bereich des Substrats;
  • 3. Herstellen einer ersten Isolierschicht (126) mit Kon­ taktlöchern zum Freilegen des Substrats auf einer Seite der ersten und zweiten Gateelektroden;
  • 4. Einfüllen erster Elektroden (127, 127a) der ferroelek­ trischen Kondensatoren in die Kontaktlöcher;
  • 5. Herstellen ferroelektrischer Schichten (128, 128a) auf den ersten Elektroden der ersten ferroelektrischen Kondensa­ toren;
  • 6. Herstellen einer ersten Teilwortleitung (130), die die zweite Elektrode des zweiten ferroelektrischen Kondensators ist und mit der ersten Gateelektrode verbunden ist, und Her­ stellen einer zweiten Teilwortleitung (130a), die die zweite Elektrode des ersten ferroelektrischen Kondensators ist und mit der zweiten Gateelektrode verbunden ist; und
  • 7. Herstellen einer ersten Bitleitung (133), die auf einer Seite der ersten Gateelektrode mit dem Substrat verbunden ist, und einer zweiten Bitleitung (133a), die auf einer Sei­ te der zweiten Gateelektrode mit dem Substrat verbunden ist.
28. Verfahren nach Anspruch 27, dadurch gekennzeichnet, dass der Schritt (4) durch einen Sol-Gel-Prozess ausgeführt wird.
29. Verfahren nach Anspruch 27, gekennzeichnet durch den Schritt des Herstellens einer Barrieremetallschicht vor dem Schritt (4).
30. Verfahren nach Anspruch 27, gekennzeichnet durch die folgenden Schritte:
  • - Herstellen einer zweiten Isolierschicht (131) nach dem Herstellen der ferroelektrischen Schichten (128, 128a); und
  • - Herstellen von Kontaktlöchern zum Freilegen der ersten und zweiten Gateelektroden und der ferroelektrischen Schichten.
31. Verfahren nach Anspruch 28, dadurch gekennzeichnet, dass nach dem Ausführen des Sol-Gel-Prozesses ein Eineb­ nungsprozess ausgeführt wird.
32. Verfahren zum Herstellen eines nichtflüchtigen ferro­ elektrischen Speichers mit ersten und zweiten Transistoren sowie ersten und zweiten ferroelektrischen Kondensatoren, mit den folgenden Schritten:
  • 1. Ausbilden eines ersten aktiven Bereichs (100) und eines zweiten aktiven Bereichs (100a) in einem Halbleitersubstrat (120);
  • 2. Herstellen einer ersten Gateelektrode (123) auf dem ers­ ten aktiven Bereich des Substrats, und Herstellen einer zweiten Gateelektrode (123a) auf dem zweiten aktiven Bereich des Substrats;
  • 3. Herstellen einer ersten Isolierschicht (126) mit Kon­ taktlöchern zum Freilegen des Substrats auf einer Seite der ersten und zweiten Gateelektroden;
  • 4. Herstellen erster Elektroden (127, 127a) der ferroelek­ trischen Kondensatoren in den Kontaktlöchern;
  • 5. Herstellen ferroelektrischer Schichten (128, 128a) auf den ersten Elektroden;
  • 6. Herstellen zweiter Elektroden (160, 160a) der ferroelek­ trischen Kondensatoren auf den ferroelektrischen Schichten;
  • 7. Herstellen einer ersten Teilwortleitung (130), die elek­ trisch zwischen die erste Gateelektrode und die zweite Elek­ trode des zweiten ferroelektrischen Kondensators geschaltet ist, und Herstellen einer zweiten Teilwortleitung (130a), die elektrisch zwischen die zweite Gateelektrode und die zweite Elektrode des ersten ferroelektrischen Kondensators geschaltet ist; und
  • 8. Herstellen einer ersten Bitleitung (133), die auf einer Seite der ersten Gateelektrode mit dem Substrat verbunden ist, und einer zweiten Bitleitung (133a), die auf einer Sei­ te der zweiten Gateelektrode mit dem Substrat verbunden ist.
33. Verfahren nach Anspruch 32, dadurch gekennzeichnet, dass die ersten Elektroden (127, 127a) der ferroelektri­ schen Kondensatoren, die ferroelektrischen Schichten (128, 128a) und die zweiten Elektroden (160, 160a) der ferroelek­ trischen Kondensatoren durch CVD oder Sputtern hergestellt werden.
34. Verfahren nach Anspruch 32, ferner mit dem Schritt des Herstellens einer Barrieremetallschicht unter den ersten Elektroden (127, 127a) der ferroelektrischen Kondensatoren.
35. Verfahren nach Anspruch 32, dadurch gekennzeichnet, dass die ersten Elektroden (127, 127a) der ferroelektrischen Kondensatoren aus Pt, Ir oder Ru hergestellt werden.
36. Verfahren nach Anspruch 34, dadurch gekennzeichnet, dass dass die Barrieremetallschicht aus einem aus TiN, RuO2, IrO2 und PtSi2 ausgewählten Material hergestellt wird.
37. Verfahren nach Anspruch 32, gekennzeichnet durch die folgenden Schritte:
  • - Herstellen ferroelektrischer Schichten (128, 128a) auf der ersten isolierenden Schicht (126) um die ersten Elektroden und die Kontaktlöcher herum nach dem Schritt (4); und
  • - Herstellen zweiter Elektroden (160, 160a) der ferroelek­ trischen Kondensatoren auf den ferroelektrischen Schichten.
38. Verfahren nach Anspruch 32, dadurch gekennzeichnet, dass die ersten Elektroden (127, 127a) der ferroelektrischen Kondensatoren durch einen Sol-Gel-Prozess hergestellt werden und die zweiten Elektroden (160, 160a) der ferroelektrischen Kondensatoren durch CVD oder Sputtern hergestellt werden.
39. Verfahren nach Anspruch 32, gekennzeichnet durch den Schritt des Einebnens nach dem Schritt (4).
DE10054595A 1999-11-22 2000-11-03 Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu seiner Herstellung Expired - Fee Related DE10054595B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1999-51975 1999-11-22
KR1019990051975A KR100320435B1 (ko) 1999-11-22 1999-11-22 불휘발성 강유전체 메모리 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE10054595A1 true DE10054595A1 (de) 2001-05-31
DE10054595B4 DE10054595B4 (de) 2007-06-21

Family

ID=19621231

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10054595A Expired - Fee Related DE10054595B4 (de) 1999-11-22 2000-11-03 Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu seiner Herstellung

Country Status (4)

Country Link
US (2) US6392917B1 (de)
JP (1) JP4782276B2 (de)
KR (1) KR100320435B1 (de)
DE (1) DE10054595B4 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100317331B1 (ko) * 1999-11-11 2001-12-24 박종섭 불휘발성 강유전체 메모리 소자 및 그 제조방법
DE10260352A1 (de) * 2002-12-20 2004-07-15 Infineon Technologies Ag Verfahren zum Herstellen einer Kondensatoranordnung und Kondensatoranordnung
CN1610117A (zh) * 2003-10-17 2005-04-27 松下电器产业株式会社 半导体装置及其制造方法
JP2006309732A (ja) * 2005-03-28 2006-11-09 Semiconductor Energy Lab Co Ltd 調査方法及び調査システム
JP4974588B2 (ja) * 2005-06-01 2012-07-11 株式会社半導体エネルギー研究所 情報管理方法及び情報管理システム
JP2007013011A (ja) * 2005-07-01 2007-01-18 Seiko Epson Corp 強誘電体メモリ装置及び表示用駆動ｉｃ
JP2007172592A (ja) * 2005-11-25 2007-07-05 Semiconductor Energy Lab Co Ltd 半導体装置
KR100876881B1 (ko) * 2006-02-24 2008-12-31 주식회사 하이닉스반도체 반도체 소자의 패드부
CN106291562A (zh) * 2015-05-30 2017-01-04 鸿富锦精密工业（深圳）有限公司 超声波感测器及其制造方法、超声波感测器阵列
EP3507807A4 (de) 2016-08-31 2020-04-29 Micron Technology, Inc. Vorrichtungen und verfahren mit zweitransistor-einkondensator-speicher und für den zugriff darauf
WO2018044487A1 (en) 2016-08-31 2018-03-08 Micron Technology, Inc. Apparatuses and methods including ferroelectric memory and for accessing ferroelectric memory
KR102233267B1 (ko) 2016-08-31 2021-03-30 마이크론 테크놀로지, 인크. 강유전체 메모리를 포함하며 강유전체 메모리를 작동하기 위한 장치 및 방법
KR102369776B1 (ko) 2016-08-31 2022-03-03 마이크론 테크놀로지, 인크. 강유전 메모리 셀
US10867675B2 (en) 2017-07-13 2020-12-15 Micron Technology, Inc. Apparatuses and methods for memory including ferroelectric memory cells and dielectric memory cells
US11355505B2 (en) 2017-09-29 2022-06-07 Intel Corporation Vertical backend transistor with ferroelectric material
US11888034B2 (en) 2019-06-07 2024-01-30 Intel Corporation Transistors with metal chalcogenide channel materials
US11777029B2 (en) 2019-06-27 2023-10-03 Intel Corporation Vertical transistors for ultra-dense logic and memory applications
US11171243B2 (en) 2019-06-27 2021-11-09 Intel Corporation Transistor structures with a metal oxide contact buffer
US11825663B2 (en) * 2021-08-17 2023-11-21 Globalfoundries U.S. Inc. Ferroelectric nonvolatile memory device and integration schemes

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4873664A (en) 1987-02-12 1989-10-10 Ramtron Corporation Self restoring ferroelectric memory
US5303182A (en) * 1991-11-08 1994-04-12 Rohm Co., Ltd. Nonvolatile semiconductor memory utilizing a ferroelectric film
US5680344A (en) 1995-09-11 1997-10-21 Micron Technology, Inc. Circuit and method of operating a ferrolectric memory in a DRAM mode
KR100261174B1 (ko) * 1997-12-12 2000-07-01 김영환 비휘발성 강유전체 메모리 및 그의 제조 방법
KR100308125B1 (ko) * 1999-07-05 2001-11-01 김영환 불휘발성 강유전체 메모리소자 및 그 제조방법

Also Published As

Publication number Publication date
US6392917B1 (en) 2002-05-21
KR20010047661A (ko) 2001-06-15
US20020127801A1 (en) 2002-09-12
KR100320435B1 (ko) 2002-01-15
JP4782276B2 (ja) 2011-09-28
DE10054595B4 (de) 2007-06-21
JP2001156265A (ja) 2001-06-08
US6713340B2 (en) 2004-03-30

Similar Documents

Publication Publication Date Title
DE10054595A1 (de) Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu seiner Herstellung
DE3844120C2 (de) Halbleitereinrichtung mit grabenförmiger Struktur
DE102005047989B4 (de) Halbleiterspeichervorrichtungen mit versetzten aktiven Regionen
DE4340419C2 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit einer Isolierschicht, in der ein Kontaktloch gebildet ist
DE19935947A1 (de) Verfahren zum Ausbilden einer Mehrebenen-Zwischenverbindung in einem ferroelektrischen Speicherbauelement
DE10053962A1 (de) Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu seiner Herstellung
DE4215203A1 (de) Speicherkondensator und verfahren zu dessen herstellung
DE3916228A1 (de) Halbleiterspeichervorrichtung mit stapelkondensatorzellenstruktur und verfahren zu ihrer herstellung
DE4417289A1 (de) Leistungsunabhängige, statische Speicher
DE4028488A1 (de) Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung
DE4434040A1 (de) Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben
DE4445796A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE4442432C2 (de) Verfahren zum Herstellen von Kondensatoren in Halbleiterspeichervorrichtungen
DE4210855C2 (de) Herstellungsverfahren für einen gestapelten Kondensator
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19954845A1 (de) Nichtflüchtige ferroelektrische Speicherzelle vom NAND-Typ, Verfahren zum Herstellen derselben sowie nichtflüchtiger ferroelektrischer Speicher unter Verwendung einer solchen
DE19701003C2 (de) DRAM-Zelle, DRAM und Verfahren zu deren Herstellung
DE19832995C1 (de) Speicheranordnung aus einer Vielzahl von resistiven ferroelektrischen Speicherzellen
WO2006029594A1 (de) Halbleiterspeicherbauelement
DE4034995A1 (de) Hochintegriertes halbleiterspeicherbauelement und verfahren zu seiner herstellung
DE4134531A1 (de) Halbleitervorrichtung mit einem dielektrischen kondensatorfilm in mehrschichtstruktur und verfahren zum steuern der halbleitervorrichtung
DD299990A5 (de) Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung
DE10053170C2 (de) Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung
DE10032311B4 (de) Nichtflüchtiger ferroelektrischer Speicher und Herstellverfahren für denselben
DE102005001904A1 (de) Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140603