DE4134531A1 - Halbleitervorrichtung mit einem dielektrischen kondensatorfilm in mehrschichtstruktur und verfahren zum steuern der halbleitervorrichtung - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleitervor­ richtung mit einem dielektrischen Kondensatorfilm in Mehr­ schichtstruktur sowie auf eine Vorrichtung zum Steuern einer Halbleitervorrichtung.

In den vergangenen Jahren hat sich die Nachfrage nach Halb­ leiterspeichervorrichtungen durch die bemerkenswerte Verbreitung von Informationsverarbeitungsgeräten wie Computern drastisch erhöht. Es werden Halbleiterspeichervorrichtungen benötigt, die eine hohe funktionale Speicherkapazität aufweisen, und die für verschiedenste Operationen geeignet sind. Folglich werden im besonderen Maße Entwicklungen vorangetrieben, die hohe Integrationsdichte, schnelle Antwortzeiten und hohe Zuverlässigkeiten der Halbleiter­ speichervorrichtungen betreffen.

Ein DRAM ist als Halbleiterspeichervorrichtung bekannt, die für wahlweise Eingabe/Ausgabe von Speicherinformationen geeignet ist. Ein DRAM umfaßt üblicherweise ein Speicherzellenfeld mit einem Speicherbereich zum Speichern einer Mehrzahl von Speicherinformationen sowie eine Peripherieschaltung, die zum Eingeben aus und zum Ausgeben an eine externe Quelle benötigt wird. Die Fig. 1 zeigt ein Blockschaltbild mit dem Aufbau eines herkömmlichen DRAM. Wie in Fig. 1 gezeigt, umfaßt ein DRAM 50 ein Speicherzellenfeld 51 zum Speichern von Daten­ signalen mit Speicherinformation, einen Zeilen- und Spalten­ adreßpuffer 52 zum Empfangen externer Adreßsignale zum Aus­ wählen von Speicherzellen, die jeweils eine Speichereinheits­ schaltung bilden, einen Zeilendekoder 53 sowie einen Spalten­ dekoder 54 zum Bezeichnen einer Speicherzelle durch Dekodieren des Adreßsignales, einen Lese-Refresh-Verstärker 55 zum Verstärken und Auslesen des in der bezeichneten Speicherzelle gespeicherten Signales, einen Dateneingabepuffer 56 und einen Datenausgabepuffer 57 für die Datenein/ausgabe und einen Takt­ generator 58 zum Erzeugen eines Taktsignales.

Das eine große Fläche auf dem Halbleiterchip belegende Speicherzellenfeld 51 umfaßt eine Mehrzahl von in Matrixform angeordneter Speicherzellen, die jeweils eine Speicherinfor­ mationseinheit speichern. Eine Speicherzelle ist im allgemeinen aus einen MOS-Transistor und einem damit verbundenen Kondensator gebildet. Diese Speicherzelle ist als eine Spei­ cherzelle vom Ein-Transistor Ein-Kondensatortyp wohlbekannt. Derartige Speicherzellen werden allgemein für DRAMs großer Kapazität benutzt, da ihr einfacher Aufbau zur Erhöhung der Integrationsdichte des Speicherzellenfeldes beiträgt.

Die Speicherzelle eines DRAM kann in mehrere Typen eingeteilt werden, abhängig vom Aufbau des Kondensators. Ein Kondensator vom Stapeltyp (Stacked Type) kann eine vergrößerte Kondensator­ kapazität aufweisen, in dem die sich gegenüberliegende Fläche zwischen Elektroden des Kondensators vergrößert wird, dies geschieht durch Erstrecken des Hauptabschnittes des Konden­ sators zur Gate-Elektrode und über den Feldisolationsfilm. Durch dieses Merkmal kann eine für einen Stapeltyp-Kondensator hinreichende Kondensatorkapazität sichergestellt werden, selbst wenn die Elemente durch eine Integration größeren Maßstabes in der Halbleitervorrichtung miniaturisiert sind. Der extensive Gebrauch von Stapeltyp-Kondensatoren ergibt sich aus derartiger Integration größeren Maßstabes der Halbleitervorrichtung.

Die Fig. 2 zeigt eine Schnittansicht einer Halbleiterzelle eines herkömmlichcen DRAM vom Stapeltyp, wie sie in der US- Patentschrift 49 22 312 und der japanischen Offenlegungsschrift Nr. 57-23 261 beispielhaft offenbart sind. Wie in Fig. 2 gezeigt, umfaßt eine herkömmliche Speicherzelle eines DRAM ein Halbleitersubstrat 101, einen Isolationsbereich 102, einen Isolationsfilm 103 für einen MOS-Transistor, eine Gate- Elektrode (Wortleitung) 104 für den MOS-Transistor, einen Störstellendiffusionsbereich 105 eines Leitungstyps entgegen­ gesetzt dem des Halbleitersubstrates 101, einen Zwischen­ schichtisolationsfilm 106, eine mit der Diffusionsschicht 105 elektrisch verbundene untere Elektrode 107 eines Kondensators, einen dielektrischen Film 108 des Kondensators, eine obere Elektrode 109 des Kondensators, einen Zwischenschicht­ isolationsfilm 110 sowie eine Bit-Leitung 111, die durch einen Leiter gebildet wird, der elektrisch mit der Diffusionsschicht 105 gegenüber der Kondensator-Elektrode 107 verbunden ist. Der MOS-Transistor 114 wird durch ein Paar von Diffusionsschichten 105, einen Isolationsfilm 103, eine Gate-Elektrode 104 und das Halbleitersubstrat 101 gebildet. Der Kondensator 113 wird durch die untere Elektrode 107, den dielektrischen Film 108 und die obere Elektrode 109 gebildet. Diese Vorrichtung wird als allgemeiner MOS-DRAM vom Ein-Transistor Ein-Kondensatortyp bezeichnet. Dessen Betriebsverfahren als Speicher ist zum Beispiel im fünften Kapitel von "Introduction to MOS LSI Design" von John Mavor, Marvyn Jack, Peter Denyer, Addison- Wesley Publishing Co., beschrieben.

Die Fig. 3 zeigt ein Equivalenz-Schaltbild einer Speicherzelle eines DRAM. Wie in Fig. 3 gezeigt, ist die Bit-Leitung 111 eine Signaleingabe/ausgabeleitung, und die Wortleitung 104 ist eine Auswahlleitung. Das Transfer-Gate 112 wird mit einem MOS- Transistor implementiert. Die Kapazität des Kondensators 113 zum Speichern von Signalladungen beträgt C_s (Speicherkapa­ zität). Eine Zellplatte 116 ist equivalent der oberen Elektrode 109 des Kondensators 113. Die Gate-Elektrode 104 in Fig. 2 ist ebenfalls die Gate-Elektrode des Transistors und ist verlän­ gert, um als Wortleitung 104 zu dienen.

Der Betrieb des DRAM als Speicher wird nachfolgend unter Bezug auf Fig. 3 beschrieben. Der Speicherbetrieb wird in diesem DRAM in der Binärnotation durchgeführt, wie in anderen Halbleiterspeichern. Das bedeutet, daß zwei Zustände von "High" und "Low" Logikpegeln für eine spezifische Speicherzelle imple­ mentiert sind. Information wird gespeichert, indem der Zustand jeder Zelle als entweder "H" oder "L" festgestellt wird. Die Speicherung von H und L im DRAM wird durch das Elektroden- Potential des Kondensators 115 unterschieden, der mit dem Transfer-Gate verbunden ist (bezeichnet durch A in Fig. 3, dieser Punkt wird Speicherknoten genannt). Es ist üblich, den H-Zustand und L-Zustand auf folgende Weise zu definieren.

H-Zustand: das Potential am Punkt A ist hoch (high) (V_H). Elektronen sind extrem rar verglichen mit dem thermischen Gleichgewichtszustand.

L-Zustand: das Potential am Punkt A ist niedrig (low) (V_L). Die Vorrichtung befindet sich normal auf Null-Volt-Potential.

Der Absolutwert kann jeden Wert für V aus der Sicht des Operationsprinzips des Speichers annehmen, solange eine kon­ stante Differenz zwischen dem Potential V_H entsprechend einem logisch H-Pegel und dem Potential V_L entsprechend einem logisch L-Pegel sichergestellt ist. In der Praxis nimmt V_H die Versor­ gungsspannung V_cc des die Speicherzellen steuernden Schaltungs­ systems an, und V_L nimmt Erdpotiental (V_ss = 0 V) desselben Schaltungssystems an.

Die Ladungspeichermenge Q_H bei H-Pegel drückt sich durch die folgende Gleichung (1) aus:

Q_H = C_S · V_H (1)

Die Ladungsspeichermenge Q_L bei L-Pegel drückt sich durch die folgende Gleichung (2) aus:

Q_L = C_S · V_L (2)

Der H-Pegel und der L-Pegel werden unterschieden, indem die Differenz der Speicherladungsmengen Q = Q_H-Q_L in eine Potentialdifferenz konvertiert und ausgelesen wird. Eine Differenzialverstärkerschaltung hoher Empfindlich­ keit, Leseverstärker genannt, wird für diesen Zweck benutzt. Dessen Betrieb ist gemeinhin bekannt, und dessen Beschreibung wird in dem bereits erwähnten "Introduction to MOS LSI Design" gefunden.

Es wird darauf hingewiesen, daß ein Potential V_GG der Zellplatte 116 in Fig. 3 nicht die gespeicherte differenzielle Ladung beeinflußt. Dies bedeutet, daß V_GG jeden Wert von V annehmen kann, solange es ein konstantes Potential zum Betrei­ ben des DRAM ist.

Daher wurde die Versorgungsspannung V_cc der Schaltung oder die Erdspannung V_ss als VGG in der Mengenproduktion von DRAMs be­ nutzt. Die durch Kondensatoren in derartigen DRAMs belegte Fläche ist vermindert, um die Integrationsdichte von DRAMs zu erhöhen. Andererseits ist die Verminderung der Kondensatorkapa­ zität C_S durch die Tatsache beschränkt, daß das S/N-Verhältnis (Signal to Noise-Ratio = Signal/Rauschverhältnis) der Schal­ tung erhalten bleiben muß, um eine Fehlfunktion zu verhindern (mindestens 20 fF ist unter den gegenwärtigen Umständen notwendig). Dies führt zu der Notwendigkeit, die Dicke des dielektrischen Films des Kondensators zu vermindern, um die Kapazität pro Einheitsfläche zu vergrößern. Die Kapazität C_S des Kondensators wird durch die folgende Gleichung (3) ausge­ drückt:

S: Einander gegenüberliegende Fläche des Kondensators
d: Dicke des dielektrischen Films
∈₀: Vakuumpermittivität (absolute Dielektrizitäts­ konstante)
∈: Relative Permittivität (Dielektrizitätszahl)
∈₀ · ∈: Dielektrizitätszahl des dielektrischen Films

Es soll die Verminderung der sich gegenüberliegenden Fläche S des Kondensators in Gleichung (3) durch die Verminderung der Dicke d des dielektrischen Films kompensiert werden. Es exis­ tiert allerdings ein Problem bezüglich der Zuverlässigkeit des dielektrischen Films durch den Anstieg der elektrischen Feld­ stärke E bezogen auf den dielektrischen Film. Es ist allgemein bekannt, daß die mittlere Ausfallzeit ("mean time to failure", nachfolgend als MTTF) des dielektrischen Films weitgehend mit dem angelegten elektrischen Feld E korreliert, wie in der folgenden Gleichung (4) gezeigt.

MTTF ∼ e^{- α E}

E: Angelegte Feldstärke
α: Feldbeschleunigungsfaktor (4)

Es wurden etwa 1,5/(MV/cm) für den Wert A gemessen, wenn SiO₂ als dielektrischer Film benutzt wurde. Dies bedeutet, daß die Lebensdauer des Films (10ⁿ Sekunden angenommen) um n = 1,5 reduziert wird, als Funktion des an das SiO₂ angelegten elek­ trischen Feldes, das um 1 MV/cm ansteigt.

Ein Verfahren zum Verbessern der kurzen Lebenszeit des Films wird in der japanischen Patentschrift Nr. 60-50 065 beispielhaft vorgeschlagen. Durch diesen Ansatz wird das Zellplattenpoten­ tial V_GG auf die Hälfte des logischen Spannungshubs des Spei­ chers vermindert, der in den meisten Fällen der Versorgungs­ spannung V_cc der Schaltung entspricht.

Die Fig. 4 zeigt eine Schnittansicht einer planaren DRAM-Zelle wie sie in der japanischen Patentschrift Nr. 60-50 065 vorge­ schlagen wird. Wie in Fig. 4 gezeigt, ist der Kondensator mit einer Diffusionsschicht 205 auf der Oberfläche eines Sili­ ziumsubstrates 201 als eine Elektrode und mit einer Zellplatte 209 als andere Elektrode implementiert. Der Zwischenschicht­ isolationsfilm 217 des Kondensators wird aus SiO₂ gebildet, das durch thermische Oxidation des Siliziumsubstrats 201 erzeugt wird. Das Merkmal der in der japanischen Patentveröffentlichung Nr. 60-50 065 offenbarten Erfindung liegt darin, das Potential der Zellplatte 209 auf die Hälfte des in den Speicher geschrie­ benen logischen Spannungshubes (hier als V_cc angenommen) zu vermindern. Der erreichte Vorteil wird deutlich unter dem Ge­ sichtspunkt des Wertes der an den SiO₂-Film angelegten elektrischen Feldstärke E, wie in der folgenden Tabelle 1 gezeigt.

Tabelle 1

Die Richtungen des elektrischen Feldes (Code) sind bei dem herkömmlich verwandten V_cc Zellplattenverfahren (V_GG = V_cc) und dem V_ss Zellplattenverfahren (V_GG = V_ss) verschieden. Der Absolutwert der an den Isolationsfilm angelegten elektrischen Feldstärke beträgt V_cc/d. Durch Setzen des Zellplattenpoten­ tials auf 1/2 von V_cc beträgt der Absolutwert der elektrischen Feldstärke V_cc/2d in jedem Fall der H-Speicherung und der L-Speicherung, was der Hälfte im Vergleich zur V_cc Zellplatte und zur V_ss-Zellplatte entspricht.

Allerdings ist die Anlegezeit des elektrischen Feldes an die 1/2 V_cc Zellplatte durchschnittlich zweimal so lang wie die der V_cc- und V_ss-Zellplatten, unter der Annahme, daß die Wahrscheinlichkeit des Speicherns von H und L gleich ist.

Die Abhängigkeit der Lebenszeit des Isolationsfilm von der elektrischen Feldstärke ist hoch, wie oben erwähnt, z. B. n = 1,5 MV/cm im Fall von SiO₂. Vom Gesichtspunkt der Zuverlässig­ keit ist es vorteilhaft, das elektrische Feld auf die Hälfte zu reduzieren, selbst wenn die Zeit verdoppelt wird. Es wird erwähnt, daß der Zweck des Einsatzes einer 1/2 V_cc Zellplatte darin liegt, die an den dielektrischen Film des Kondensators angelegten Absolutwerte des elektrischen Feldes zu erreichen, wie +V_cc/2d zum Zeitpunkt E (High) sowie -V_cc/2d zum Zeitpunkt von E (Low). (Obwohl leichte Abweichungen durch Fluktation in der Generatorschaltung für das Zellplattenpo­ tential existieren können, ist das Ziel 1/2 V_cc). Dies basiert auf der Tatsache, daß die Lebensdauer des Isolationsfilms gleich ist, unabhängig davon, ob das elektrische Feld des Kondensators positiv (Zellplattenseite auf hohen Potential) oder negativ ist (der Speicherknoten, die Seite A in Fig. 3, auf hohem Potential).

Die Fig. 4 zeigt einen Aufbau einer Zelle zum Zeitpunkt der Anmeldung der japanischen Patentschrift Nr. 60-50 065. Ein Siliziumsubstrat bildet eine Elektrode des Kondensators, wobei dessen Oberfläche thermisch zu einem SiO₂ Kondensatorisola­ tionsfilm oxidiert wurde. Die Lebensdauer des Isolationsfilms hängt lediglich von der Größe des Absolutwertes des elektri­ schen Feldes ab, unabhängig von der Richtung des elektrischen Feldes. Durch Experiment wurde bestätigt, daß der Feldbe­ schleunigungsfaktor α etwa 1,5/(MV/cm) ist.

Die durch eine Zelle belegte Fläche wird weiter vermindert, wenn der DRAM höher integriert wird. Die für Kondensatoren zu benutzende Fläche wird bei Zellen mit der in Fig. 4 gezeigten Struktur deutlich vermindert. Daher wurde eine Zellstruktur eines in Fig. 2 gezeigten gestapelten Typs als Kondensator­ struktur eingesetzt. Derartige Kondensatoren werden mit 2 dün­ nen leitenden Filmen als obere Elektrode 109 und untere Elektrode 107 mit einem dazwischenliegenden dielektrischen Film 108 implementiert. Die untere Elektrode 107 entspricht dem Speicherknoten A in Fig. 3. Der Speicherknoten ist gemustert (eingeteilt), da getrennte Zellen mit deren unteren Abschnitten elektrisch mit einer Diffusionsschicht 105 verbunden sind, über die die Signalladung ein- und ausgegeben wird.

Die obere Elektrode 109 ist elektrisch und in den meisten Fällen physisch mit einer Mehrzal von Zellen als Zellplatte verbunden, wobei die gesamte Zellplatte auf einem konstanten Zellplattenpotential V_GG gehalten wird.

Es wird in Fig. 2 gezeigt, daß eine Speicherknotenelektrode 107 sich oberhalb der Transfer-Gate-Elektrode 104 und dem Isolationsbereich 102 erstreckt und die effektive Kondensatorfläche vergrößert. Die obere und untere Elektrode 109 und 107 sind aus Polysiliziumfilm oder dergleichen gebildet, deren Widerstand dadurch vermindert wurde, daß sie mit Störstellen wie Phosphor oder Arsen verunreinigt wurden. Derartige Polysiliziumfilme werden normalerweise durch ein Niedrigdruck-CVD-Verfahren gebildet, bei welchem Störstellen zu oder nach dem Zeitpunkt der CVD-Filmbildung zugeführt werden.

Wenn die untere Elektrode aus Polysilizium besteht und ein Kondensatorisolationsfilm 108 darauf zu bilden ist, kann die im Zusammenhang mit Fig. 4 beschriebene thermische Oxidations­ methode selbstverständlich angewendet werden. Aus der Erfahrung hat sich gezeigt, daß die Zuverlässigkeit des erzeugten SiO₂ extrem schlecht ist, da der Polysiliziumfilm oxidiert wird. Dies kann durch die Erzeugung von Schwachstellen niedriger Zuverlässigkeit bewirkt sein, die im thermisch oxidierten Film verteilt sind, als Resultat der deutlichen polykristallinen Korngrenzenverschiebung des unterliegenden Polysilizium während der Oxidation. Durch die CVD-Methode gebildete Isolationsfilme werden daher im wesentlichen für Kondensatorstrukturen vom Stapeltyp wie in Fig. 2 benutzt.

Jedes beliebige Material kann für die Bildung des Films benutzt werden, unabhängig vom unterliegenden Material, wenn der Kondensatisolationsfilm durch die CVD-Methode gebildet wird. Ein Siliziumnitridfilm (Si₃N₄) wird oft benutzt, da dessen Permittivität etwa zweimal so groß wie bei SiO₂ ist, wodurch die Kondensatorkapazität C_s nach Gleichung (3) sichergestellt werden kann. Allerdings ist ein Leckstrom durch den gesamten Film groß, wenn ein Si₃N₄-Film, der durch die CVD-Methode gebildet wurde, allein als dielektrischer Film für den Kondensator benutzt wird. Daher folgt auf die Bildung von Si₃N₄-Film generell die Oxidation von dessen Oberfläche in einer oxidierenden Hochtemperaturumgebung, zum Bilden einer Struktur eines ON-Films (oxidiertes Nitrid) .

Die Fig. 5 zeigt eine Schnittansicht zum detaillierten Verdeutlichen des dielektrischen Kondensatorfilms der DRAM- Zelle vom Stapeltyp nach Fig. 2. Wie in Fig. 5 gezeigt, umfaßt ein dielektrischer Kondensatorfilm 108 einen Si₃N₄-Film 108a, der durch CVD aufgebracht wurde, und einen SiO₂-Film 108b, der durch Oxidieren des Si₃N₄-Films 108a erzeugt wurde. Es existiert eine sehr dünne SiO₂-Schicht (nicht gezeigt) an der Grenze zwischen dem unterliegenden Polysilizium (untere Elektrode 107) und dem durch CVD abgelagerten Si₃N₄-Film 108a. Diese dünne Schicht ist dadurch entstanden, daß die Polysili­ ziumoberfläche leicht thermisch oxidiert wurde, bevor der Film zum Bilden eines Si₃N₄-Films 108a durch die CVD-Methode auf dem Polysilizium (untere Elektrode 107) abgelagert wurde, bei einer Temperatur von nicht weniger als etwa 700°C. Die Dicke der SiO₂-Schicht wird auf nicht mehr als etwa 0,5 nm bei einer Niederdruck-CVD-Vorrichtung geschätzt.

Das Zellplattenpotential benutzt ebenfalls die 1/2 V_cc der DRAM-Zellen vom Stapeltyp nach Fig. 2 und 5. Dies geschieht dadurch, daß die Zuverlässigkeitseigenschaften des ON- Films vom SiO₂-Typ nicht klar verstanden waren. Das übliche Verwenden von 1/2 V_cc ist lediglich das Ergebnis einer herkömmlichen Auswahl.

Der oben erwähnte ON-Film ist nicht nur auf einen Kondensator vom Stapeltyp wie nach Fig. 2 anwendbar, sondern auch auf einen Kondensator vom Grabentyp, der eine Kondensatorelektrode aufweist, die in einer ausgehöhlten Ausnehmung in einem Substrat gebildet ist. Die meisten vorhandenen DRAMs mit Kondensatoren vom Grabentyp benutzen einen ähnlichen ON-Film und die 1/2 V_cc-Zellplattenmethode.

Bei herkömmlichen DRAMs vom MOS-Typ wurde die Zellplatten­ spannung auf 1/2 V_cc gesetzt, um das elektrische Feld innerhalb des dielektrischen Films zu vermindern, wenn thermisch oxidierte SiO₂-Filme als Dielektrika, wie oben erwähnt, benutzt werden. Dann wurde eine Zellstruktur vom Stapeltyp oder Grabentyp benutzt, um die effektive Fläche des Kondensators zu vergrößern. Um den Einfluß von Migration der polykristallinen Körnergrenzen in solchen Fällen zu vermeiden, wurde ein ON-Film als dielektrischer Film benutzt, der hauptsächlich aus durch CVD aufgebrachtes Si₃N₄ gebildet wurde.

Die oben erwähnte Wahl von 1/2 V_cc für V_GG geschah aus folgenden Gründen. Die Zuverlässigkeit des dielektrischen Films ist unabhängig von der Richtung des an die Kondensatorelektrode angelegten elektrischen Feldes, wie in dem Fall, daß ein thermisch oxidierter Siliziumfilm über monokristallinem Silizium gebildet ist. Es gab auch die physikalische Tatsache, daß die Wirkung der elektrischen Feldverminderung vorteilhafter als die Wirkung der Feldanlegezeit auf die Lebensdauer war, vom Gesichtspunkt der Zuverlässigkeit.

Der ON-Film, der bei Kondensatoren vom Stapeltyp oder Grabentyp mit einer Zweischichtstruktur (genauer gesagt, einer Dreischichtstruktur) von Oxidfilm/Nitridfilm benutzt wird, ist in Richtung der Filmdicke asymmetrisch. Es existiert daher die Möglichkeit, daß die oben erwähnten Bedingungen nicht anzu­ wenden sind. Trotzdem wurde eine 1/2 V_cc Zellplatte bei DRAMs vom herkömmlichen Stapel- oder Grabentyp eingesetzt. Es gab daher den Nachteil, daß eine Verschlechterung (Degradation) über Zeiträume zu beobachten ist, die deutlich kürzer als die normale Lebensdauer des dielektrischen Kondensatorfilms sind.

Ziel der Erfindung ist es, die Lebensdauer eines dielektrischen Kondensatorfilms in einer Halbleitervorrichtung zu verbessern.

Weiterhin soll die Zuverlässigkeit einer DRAM-Speicherzelle verbessert werden und insbesondere die Zuverlässigkeit eines dielektrischen Kondensatorfilms, der aus einem ON-(oxidiertem Nitrid)Film gebildet ist, durch ein Verfahren zum Steuern einer Halbleitervorrichtung verbessert werden.

Die Aufgabe wird durch die Halbleitervorrichtung nach dem Patentanspruch 1 das Verfahren zum Steuern einer Halblei­ tervorrichtung nach dem Patentanspruch 7 sowie die Verfahren nach den Patentansprüchen 8, 9 gelöst.

Gemäß einer Ausbildungsform umfaßt eine Halbleitervorrichtung einen Kondensator und einen Festspannungsgenerator. Der Konden­ sator speichert eine hohe logische Spannung V_H und eine niedri­ ge logische Spannung V_L. Der Kondensator umfaßt erste und zweite Elektroden, die einander gegenüberliegend angeordnet sind, sowie einen zwischen den zwei Elektroden gebildeten dielektrischen Mehrschichtfilm. Eine logische Spannung wird an die erste Elektrode angelegt. Der Festspannungsgenerator ist mit der zweiten Elektrode des Kondensators verbunden. Die zweite Elektrode wird mit einer Festspannung beaufschlagt, die größer als 0 Volt und niedriger als ein arithmetisches Mittel der hohen logischen Spannung V_H und der niedrigen logischen Spannung V_L ist.

Während des Betriebs wird eine Festspannung größer als 0 Volt und niedriger als ein arithmetisches Mittel der hohen logischen Spannung V_H und der niedrigen logischen Spannung V_L durch den Festspannungsgenerator an die zweite Elektrode des Kondensators angelegt. Daher wird eine Festspannung, die der Lebensdauercha­ rakteristik des dielektrischen Mehrschichtfilms geeignet ent­ spricht, an die zweite Elektrode angelegt, um deutlich die Lebensdauer des dielektrischen Kondensatorfilms zu verbessern.

Ein Verfahren zum Steuern einer Halbleitervorrichtung legt ab­ wechselnd hohe logische Spannung V_H und niedrige logische Span­ nung V_L an die erste Elektrode an, und legt eine Festspannung V_GG größer als 0 Volt und niedriger als ein arithmetisches Mittel von hoher logischer Spannung V_H und niedriger logischer Spannung V_L an eine zweite Elektrode zum Zeitpunkt des Betriebs an.

Während des Betriebs werden die hohe logische Spannung V_H und die niedrige logische Spannung V_L abwechselnd an die erste Elektrode angelegt, und eine Festspannung, die größer als 0 und niedriger als das arithmetische Mittel von hoher logischer Spannung V_H und niedriger logischer Spannung V_L gewählt ist, wird an die zweite Elektrode angelegt. Daher wird eine Fest­ spannung, die geeignet der Lebensdauercharakteristik des dielektrischen Mehrschichtfilms entspricht, an die zweite Elektrode angelegt, um die Lebensdauer des dielektrischen Kon­ densatorfilms zu verbessern.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren.

Von den Figuren zeigen:

Fig. 1 ein Blockdiagramm mit einem Aufbau eines her­ kömmlichen DRAMs;

Fig. 2 eine Schnittansicht einer Speicherzelle eines herkömmlichen DRAM vom Stapeltyp;

Fig. 3 ein Equivalentschaltbild einer Speicherzelle eines DRAM;

Fig. 4 eine Schnittansicht einer Speicherzelle eines herkömmlichen DRAM vom Planartyp;

Fig. 5 eine Schnittansicht zum detaillierten Erklären eines dielektrischen Kondensatorfilms des DRAM vom Stapeltyp nach Fig. 1;

Fig. 6A eine Schnittansicht zum schematischen Verdeut­ lichen der Struktur eines Kondensators zum Er­ klären des Merkmals der vorliegenden Erfindung;

Fig. 6B und 6C Energiediagramme des Kondensators nach Fig. 6A;

Fig. 7 ein Graph zum Verdeutlichen der gemessenen Daten der Lebensdauer des dielektrischen Films als Grundlage für die vorliegende Erfindung;

Fig. 8 ein Graph zum Anzeigen der zulässigen Span­ nungsbreite der Zellplattenspannung V_GG des Kon­ densators nach der vorliegenden Erfindung;

Fig. 9A bis 9G Schnittansichten zum Verdeutlichen des Herstel­ lungsprozesses einer Speicherzelle eines DRAM vom Stapeltyp entsprechend einer Ausführungs­ form;

Fig. 10 ein Equivalenzschaltbild eines DRAM entsprechend einer Ausführungsform;

Fig. 11 ein Blockdiagramm einer Struktur eines DRAM mit einem V_GG-Generator entsprechend einer Ausfüh­ rungsform; und

Fig. 12 ein Diagramm zum detaillierten Erklären des V_GG- Generators nach Fig. 11.

Der Isolationsfilm eines DRAM sollte eine Lebensdauer von 9,5 × 10⁸ Sekunden (30 Jahre) aufweisen, um als im wesentlichenden teilpermanent zu gelten. In der Praxis ist es sehr schwer, tat­ sächlich zu messen, ob die Lebensdauer wirklich der oben er­ wähnten Lebensdauer entspricht. Diese Lebensdauer wird üblicherweise durch einen Test mit beschleunigter Degradation ermittelt. Bezüglich der Zuverlässigkeit eines dielektrischen Films wird eine Degradation dieses dielektrischen Films hoch­ gradig durch das angelegte elektrische Feld beschleunigt, wie in der oben erwähnten Gleichung (4) gezeigt. Das Verfahren zum Beschleunigen der Degradation wird ausgeführt, indem eine Span­ nung höher als die tatsächlich benutzte Spannung an den dielek­ trischen Film angelegt wird. Die Lebensdauer zum Zeitpunkt des niedrigen elektrischen Feldes kann sehr genau abgeschätzt werden, selbst wenn die Abschätzung durch eine Spannung höher als unter tatsächlichen Betriebsbedingungen durchgeführt wird, solange Gleichung (4) gilt.

Wie in den Fig. 6A bis 6C gezeigt, wird eine Oxidfilmschicht 8c gebildet, indem ein Siliziumnitridfilm 8a durch CVD auf einer Polysiliziumschicht 7 aufgebracht wird, die einen Spei­ cherknoten darstellt. Mit anderen Worten, die Oxidfilmschicht 8c wird erzeugt, in dem die Polysiliziumschicht 7 durch in der CVD-Kammer verbleibenden Sauerstoff oxidiert wird, vor der Bil­ dung des Siliziumnitridfilms 8a. Als Ergebnis hat der tatsäch­ liche ON-Film eine Dreischichtstruktur von Oxidfilm/Nitrid­ film/Oxidfilm, wie in den Fig. 6A bis 6C gezeigt. Es zeigt sich aus den Fig. 6B und 6C, daß ∈₀ · ∈ · E (∈₀ : Vakuumper­ mittivät (Dielektrizitätkonstante), ∈ : Relative Permittivität (Dielektrizitätszahl), E : elektrische Feldstärke) durch das Gauss-Theorem konstant gehalten wird, bezüglich der elektri­ schen Feldstärke im Dreischichtfilm. Die Neigung des Bandes repräsentiert die elektrische Feldstärke in den Bänderdiagram­ men nach Fig. 6B und 6C. Als Ergebnis ist die elektrische Feldstärke in Si₃N₄ mit hoher Permittivität reduziert (etwa 2mal die von SiO₂ (∈ = 7,6), auf etwa die Hälfte der Neigung von SiO₂. Eine hohe Feldstärke wird an solch einen Film angelegt,in den Löcher und Elektronen jeweils durch die positiven und negativen Elektronen tunnelimplantiert werden. Diese Löcher und Elektronen erzeugen Trap-Ladungen im Inneren des Isolationsfilms. Die Implantation dieser Löcher und Elektronen wird beschleunigt, wenn das durch die Traps erzeugte lokale elektrische Feld einen kritischen Pegel übersteigt. Dies führt zur Zerstörung des Isolationsfilms. Die obere Beschreibung ist ein Model der Zerstörung von Isolationsfilm.

Die folgenden Schlußfolgerungen basieren auf experimentellen Ergebnissen bezüglich der Zuverlässigkeit eines Kondensators mit polykristallinem Silizium für sowohl die obere als auch die untere Kondensatorelektrode und einer Dreischichtstruktur von (i) Oxidfilm, (ii) Nitridfilm und (iii) Oxidfilm, wie in Fig. 6A gezeigt.

• i) Der untere Oxidfilm 8c sollte so dünn wie möglich sein. Es wird angenommen, daß die Migration der Kristallkorngrenzen des Polysilizium bei der Oxidation eine Ungleichmäßigkeit der Oxid­ filmzuverlässigkeit bewirkt. Die Dicke des unteren Oxidfilms kann bis auf die Größenordnung von 0,5 nm mit existierenden CVD- Vorrichtungen vermindert werden.
• ii) Der obere Oxidfilm 8b dient dazu, Leckströme innerhalb des Isolationsfilms zu steuern, wobei der Leckstrom des gesamten Films von der Zahl der durchfließenden Ladungsträger abhängt. Die Dicke des oberen Oxidfilms 8b muß einen Wert einnehmen, der durch die folgende Gleichung (5) beschrieben wird, um eine ausreichende Refresh-Zeit des DRAM sicherzustellen.

Obere Oxidfilmdicke (nm) 3/5 V_H (nm/Volt) (5)

Experimente wurden mit den oberen und unteren aus Polysilizium gebildeten Elektroden durchgeführt. Eine Mehrzahl von Konden­ satoren wurden gebildet, indem der oben beschriebene ON-Film als dielektrischer Film dazwischen benutzt wurde. Die Lebens­ dauer dieses Isolationsfilms wurde gemessen, indem die zwischen beide Elektroden angelegte Spannung geändert wurde. Die Ergeb­ nisse werden in Fig. 7 gezeigt. Die Dicke des dielektrischen Films beträgt oberes SiO₂/mittleres Si₃N₄/unteres SiO₂ = 3 nm/8 nm/0,5 nm. Wenn die ganze Dicke des dielektrischen Films als SiO₂ angenommen wird, ist der Kondensator equivalent einem SiO₂-Film von 7,5 nm. Eine Änderung der Filmdicke wird die folgenden Schlußfolgerungen nicht beeinflussen, da die sich er­ gebende geradlinige Beziehung gleich ist, d. h. die Neigung der Geraden ist gleich. Bezüglich der Messungen der Experimente wurden die folgenden drei Verfahren benutzt, um Störstellen in die unterliegende Elektrode 7 aus Polysilizium einzubringen.

• a) Mit Phosphor dotiertes Polysilizium, das mit Phosphor mit mehr als 10²⁰ cm^-3 simultan während der CVD dotiert wurde.
• b) Mit Arsen von mehr als 10¹⁹ cm^-3 ionenimplantiertes Silizium nach der CVD-Polysiliziumbildung.
• c) Für 30 Minuten bei 900°C in einer Nitridumgebung geglühtes Polysilizium zum vorherigen Aktivieren von Arsen nach der Bil­ dung von Film (b).

Ein Kondensator wurde gebildet durch Bilden des oben erwähnten dielektrischen Films über diese drei Arten von Polysilizium. Der MTTF des Kondensators wurde gemessen, indem die zwischen die Elektroden angelegte Spannung (V_GG-V_Store) geändert wurde, was zu den in Fig. 7 gezeigten Werten führte. Wie in Fig. 7 gezeigt, stellte sich heraus, daß die Zuverlässigkeit gegenüber einem elektrischen Feld eine leicht geneigte Kurve in Bereichen hat, bei denen die Spannungen einen Absolutwert ober­ halb 8 Volt aufweisen. In den durch diese Figur gezeigten Bereichen weisen allerdings log MTTF und (V_GG-V_Store) eine lineare Beziehung auf, wo die in der vorerwähnten Gleichung (4) gezeigte Feldbeständigkeit erhalten ist.

Die Linie 18 ist eine Lebenszeit/Schätzkurve, wenn die Seite der oberen Elektrode 9 negativ ist, in der jedes Polysilizium, welches nach den Methoden (a), (b) und (c) gebildet wurde, fast keinen Unterschied aufweist und auf der selben geraden Linie liegt. Die Kurve 19 ist die Lebenszeit-Schätzkurve, wobei die obere Elektrode 9 positiv ist, und wobei Polysilizium durch Methode (a) oder (b) gebildet wird. Die Linie 20 ist eine Lebenszeit-Schätzkurve für eine positive obere Elektrode 9, bei welcher das Polysilizium durch die Methode (c) gebildet wird.

Es wird erkannt, daß die Zuverlässigkeit von ON-Film (Lebens­ dauer) auf Polysilizium sich asymmetrisch zur Richtung des auf den Film angewendeten elektrischen Feldes verhält, wobei die Lebensdauer mit einem an die obere Elektrode 9 angelegten positiven Potential kürzer ist. Dies kann unter Bezug auf die Fig. 6A bis 6C beschrieben werden. Wie in Fig. 6B gezeigt, wird durch den Film fließender Strom durch Elektronen domi­ niert, die durch den oberen Oxidfilm 8b hindurch tunneln, wenn die obere Elektrode 9 negativ ist. Wenn, wie in Fig. 6C, die obere Elektrode positiv ist, wird durch den oberen Oxidfilm fließender Strom im wesentlichen durch Löcher dominiert, die durch den oberen Oxidfilm 8b fließen.

Löcher haben eine viel größere Wirkung als Elektronen in ihrer Zerstörung des dielektrischen Films (Erzeugung von Traps). Eine positive obere Elektrode 9 verschlechtert den ON-Film und ver­ kürzt seine Lebenszeit.

Es wurde herausgefunden, daß die 1/2 V_cc Zellplatten-Methode, in der ein elektrisches Feld desselben Absolutwertes im Posi­ tiven und Negativen an den ON-Film angelegt wird, sich auf die Polysiliziumschicht und bezüglich der Zuverlässigkeit unvor­ teilhaft auswirkt, da die Lebensdauer des dielektrischen Films sich bezüglich der Richtung des elektrischen Feldes asymmetrisch verhält. Zum Beispiel wird die Lebenszeit aus Fig. 7 erhalten, in dem eine Spannung entsprechend des 1/2 V_cc Zellplatten­ verfahrens mit V_cc = 5 V an die Lebensdauer-Schätzkurve angelegt wird (positive Seite: Lebensdauer-Schätzkurve 20; negative Seite: Lebensdauer-Schätzkurve 18), für den Film auf dem Polysilizium nach Methode (c). Das Ergebnis wird durch den Pfeil 21 in Fig. 7 angezeigt. Dies bedeutet, daß die Lebensdauer 10¹² Sekunden auf der positiven Seite beträgt, andererseits 10¹⁸ Sekunden auf der negativen Seite. Obwohl eine große Reserve auf der negativen Seite besteht, führt dies dazu, daß die Lebensdauer auf der positiven Seite zuerst verbraucht ist und zu einem MTTF von etwa 10¹² Sekunden für den gesamten Film führt.

Wenn die Spannung der Zellplatte (der zweite Kondensator) auf 1,2 V im Betrieb mit V_cc = 5 V bei der selben Art von dielek­ trischem Film gesenkt wird, und die an den dielektrischen Film angelegten Spannungen auf 1,2 V für die positive Seite und -3,8 V für die negative Seite gesetzt werden, führt dies zu einem Resultat wie durch den Pfeil 22 gezeigt, wobei die Lebensdauer der positiven und negativen Seite sich für beide auf etwa 5 × 10¹³ Sekunden erweitert. Eine längere Lebensdauer von etwa 10¹⁴ Sekunden kann verglichen mit dem Fall einer her­ kömmlichen 1/2 V_cc Zellplatte erreicht werden (10¹² Sekunden).

Die obigen Fakten gelten ebenfalls in den Fällen der vorerwähnten Methoden (a) und (b) (Lebensdauer-Schätzkurven 18 und 19). Die Lebensdauer entsprechend der 1/2 V_cc Zellplatte ist auf 10¹³ Sekunden beschränkt, wie durch Pfeil 23 in Fig. 7 gezeigt. Indem die Zellplattenspannung auf 1,6 V gesetzt wird und die Spannung von 1,6 V auf der positiven Seite und -3,4 V an die negative Seite des dielektrischen Films angelegt wird (Spannungshub beträgt 5 V), wird die Lebensdauer auf 5 × 10¹⁴ Sekunden verbessert.

Die vorliegende Erfindung macht sich die Tatsache zunutze, daß die Lebensdauer des dielektrischen Films der Kondensatorelek­ trode asymmetrisch in Richtung des dielektrischen Feldes ist, welches an die Zellplatte (zweite Kondensatorelektrode) als Spannung V_GG anzulegen ist, so daß der maximale logische Span­ nungshub, der zum Zeitpunkt des Betriebs der ersten Konden­ satorelektrode angelegt wird, in ungleiche Spannungen aufge­ teilt wird, die 0 V ausschließen.

Der Optimalwert für eine Spannungswertaufteilung der obigen ungleichen Aufteilung verhält sich vorzugsweise wie in der folgenden Gleichung (7).

Der Optimalwert von V_GG, der wie beschrieben erhalten wird, wenn der logische Spannungshub 5 V wie in Fig. 7 gezeigt beträgt, wird als ein allgemeiner Spannungshub (V_H-V_L) in Fig. 8 dargestellt.

Wie in Fig. 8 gezeigt, zeigt die gestrichelte Fläche den opti­ malen Wertbereich von V_GG an, unter Berücksichtigung verschie­ dener unterliegender Polysiliziumschichten (untere Kondensator­ elektroden).

Es kann gesagt werden, daß der Optimalwert von V_GG einen Wert annehmen sollte, der im Bereich der folgenden Gleichung (6) liegt, bei dem der logische Spannungshub (V_H-V_L) oberhalb 2,5 V liegt, entsprechend der Ergebnisse der Experimente (die Einheit der Spannung ist Volt).

0,65 (V_H - V_L) - 1,6 V_GG 0,65 (V_H - V_L) - 2,1 (6)

Die obige Gleichung wurde erstellt, indem die Experimente mit drei Arten von unterliegendem Polysilizium (untere Kondensator­ elektrode) gemäß (a), (b) und (c) in Fig. 7 zugrunde gelegt wurden. Wenn 20% Toleranz bezüglich der oberen und unteren Grenzen durch Unterschiede im darunterliegenden Polysilizium einberechnet werden, wird der maximale Wertebereich von V_GG leicht vergrößert, wie in der folgenden Gleichung (7) gezeigt, deren Einheit Volt ist.

0,65 (V_H - V_L) - 1,3 V_GG 0,65 (V_H - V_L) - 2,5 (7)

Es wird auch der Fig. 8 entnommen, daß die Zuverlässigkeit des Films sich verbessert, indem V_GG auf 0 V gesetzt wird, solange der oben beschriebene ON-Film als dielektrischer Kondensator­ film benutzt wird, in Bereichen, in denen der logische Span­ nungshub (V_H-V_L) nicht größer als 2 V beträgt. Dies ist eben­ falls eine wichtige Schlußfolgerung, die durch die mit der vor­ liegenden Erfindung zusammenhängenden Experimente erhalten wurde.

Eine Ausführungsform wird nachfolgend unter Bezug auf die be­ schriebenen Ergebnisse beschrieben. Zuerst wird ein Herstellungsverfahren der Ausführungsform unter Bezug auf die Fig. 9A bis 9G beschrieben. Wie in Fig. 9A gezeigt, wird ein dicker Siliziumoxidfilm (SiO₂) 2, der als Isolationsbe­ reich dient, selektiv oberhalb eines Halbleitersubstrates 1 gebildet. Wie in Fig. 9B gezeigt, wird die Oberfläche des Substrates oxidiert, um einen Gate-Oxidfilm 3 des MOS-Transi­ stors zu bilden, worauf die Bildung einer Gate-Elektrode 4 folgt. Durch Benutzung dieser Gate-Elektrode als Maske werden Störstellen eines Leitungstyps entgegengesetzt dem des Sub­ strates 1 eingebracht, um einen Störstellendiffusionsbereich 5 zu bilden. Obwohl die Permittivität von Polysilizium mit Stör­ stellen wie Phosphor vermindert wird, werden oft Silizide wie WSi₂ und MoSi₂ als Materialien für die Gate-Elektrode 4 bei­ spielhaft benutzt.

Wie in Fig. 9C gezeigt, wird, nachdem ein Zwischenschichtiso­ lationsfilm 6 durch ein CVD-Verfahren über die gesamte Ober­ fläche aufgebracht wurde, anisotropes Ätzen angewendet, um die Oberfläche der Diffusionsschicht 5 zwischen den Bereichen des MOS-Transistors und dem Isolierbereich freizulegen.

Wie in Fig. 9D gezeigt, wird beispielsweise Polysilizium darauf mit der CVD-Methode aufgebracht. Eine vorbestimmte Konfiguration wird mit Hilfe des Lithographieverfahrens be­ mustert, um eine untere Elektrode 7 des Kondensators zu bilden. Das Verfahren zum Bilden dieser unteren Elektrode 7 hat eine wichtige Wirkung auf die Zuverlässigkeit des Kondensators. Das Verfahren zum Formen von Polysilizium ist vorzugsweise ein phosphordotiertes Polysilizium, das mit Silan (SiH₄) und Phosphin (PH₃) in einer Niederdruck-CVD-Kammer reagiert, die auf etwa 650°C geheizt ist, oder ein nur durch die Reaktion mit Silan gebildeter Polysiliziumfilm in einer ähnlichen Kammer. Arsen mit etwa 3 × 10¹⁵ cm^-2 wird dann durch das Ionenimplanta­ tionsverfahren implantiert.

Wie in Fig. 9E gezeigt, wird ein dielektrischer Film 8 über der gesamten Oberfläche gebildet. Das heißt, daß zuerst ein Si₃N₄-Film durch Einführen von Silan (SiH₄) und Ammoniak (NH₃) in einer Niederdruck-CVD-Kammer gebildet wird, die auf etwa 720°C bis 750°C geheizt ist. Dieser Film wird dann einer Sauer­ stoff- oder Feuchtumgebung (H₂O) in einer Oxidkammer (atmos­ phärischer Druck) mit 850°C bis 900°C ausgesetzt, um die Ober­ fläche von Si₃N₄ zu SiO₂ zu ändern. Der sich ergebende Film weist eine Dreischichtstruktur von SiO₂/Si₃N₄/SiO₂ auf, wie in Fig. 5A gezeigt. Wie in Fig. 9F gezeigt, wird eine obere Kondensatorelektrode (9) so aufgebracht, daß sie vollständig die untere Elektrodenschicht bedeckt, durch Bemustern nach dem normalen Lithographieverfahren und dem Ätzverfahren. Obwohl mit Phosphor und Arsen dotiertes Polysilizium normalerweise als Ma­ terial der oberen Kondensatorelektrode 9 benutzt wird, können Silizide wie WSi₂ und MoSi₂ benutzt werden.

So werden ein Kondensator und ein Transistor wie in der oben beschriebenen Weise gebildet. Wie in Fig. 9G gezeigt, wird ein Zwischenschichtisolierfilm 10 gebildet, wobei ein Kontaktloch an einer vorbestimmten Stelle bis zur Oberfläche der Diffu­ sionsschicht 5 gebildet wird. Eine Bitleitungverdrahtung 11 wird gebildet, die sich im wesentlichen rechtwinklig zur Er­ streckungsrichtung der Gate-Elektrode 4 erstreckt. So werden die Hauptelemente der DRAM-Zelle vervollständigt. Der MOS-Tran­ sistor 12 wird mit einem Paar von Diffusionsschichten 5, einem Gate-Oxidfilm 3, einer Gate-Elektrode 4 und einem Halbleiter­ substrat 1 implementiert. Der Kondensator 13 wird mit einer unteren Elektrode 7, einem dielektrischen Film 8 und einer oberen Elektrode 9 implementiert.

Obwohl die Bit-Leitung 11 während des letzten Schrittes bei der obigen Ausführungsform gebildet wird, gibt es keinen wesent­ lichen Nachteil darin, die Bit-Leitung 11 vor der Kondensator­ bildung zu erzeugen.

Mit den oben beschriebenen Schritten wird eine DRAM-Zelle mit einem Kondensator vom Stapeltyp gebildet. Die Kondensatorstruk­ tur umfaßt untere und obere Elektroden aus Polysilizium und einen Isolationszwischenfilm mit drei Schichten aus SiO₂/Si₃N₄/SiO₂. Das Schaltbild einer derartigen DRAM-Zelle ist in Fig. 10 gezeigt. Eine Elektrode des mit V_GG verbundenen Kondensators ist äquivalent der in Fig. 9G gezeigten oberen Kondensatorelektrode 9. Durch Setzen der Spannung VGG, die an diesen Bereich angelegt wird, auf einen speziellen Wert innerhalb des Bereiches der Gleichung (7) kann die Lebensdauer des oxidierten Siliziumnitridfilms auf mehr als n = 1,5 erhöht werden, verglichen mit der einer herkömmlichen 1/2 V_cc-Zell­ plattenpotentialmethode.

Das Setzen von V_GG auf den oben erwähnten Wert in der Schaltung verlangt nur danach, daß das Teilungsverhältnis der Versor­ gungsspannung V_cc geändert wird, und es kann einfach ohne große Modifikationen in der Schaltung implementiert werden.

Die Fig. 11 zeigt ein Blockdiagramm einer Struktur eines DRAM mit einem V_GG-Generator entsprechend einer Ausführungsform. Wie in Fig. 11 gezeigt, ist eine Mehrzahl von Wortleitungen 4 mit einer vorbestimmten dazwischenliegenden Distanz in einer die Bit-Leitung 11 kreuzenden Richtung angeordnet. Eine Elektrode des Transfer-Gate-Transistors 12 ist an einer vorbestimmten Position mit der Bitleitung 11 verbunden. Die Steuerelektrode des Transfer-Gate-Transistors 12 ist mit einer Wortleitung 4 verbunden. Die andere Elektrode des Transfer-Gate-Transistors 12 ist mit einer unteren Elektrode 7 des Kondensators 13 verbunden. Die obere Elektrode 9 des Kondensators 13 ist mit dem V_GG-Generator 17 verbunden. Die Versorgungsspannung V_cc (5 V) und die Erdspannung V_ss (0 V) sind mit dem Generator 17 verbunden. V_GG wird aus der Gleichung (7) erhalten, die den zulässigen Bereich (±20%) von VGG angibt. In der vorliegenden Ausführungsform entspricht V_H V_cc, und V_L entspricht V_ss. V_cc ist 5 V, und V_ss ist 0 V. Folglich kann V_GG so gesetzt werden, daß es innerhalb eines Bereiches von nicht weniger als 0,75 V und nicht mehr als 1,95 V liegt. Der Speicherbetrieb wird aus­ geführt, indem eine Spannung von V_H oder V_L an die untere Elek­ trode 7 des Kondensators 13 angelegt wird, während V_GG inner­ halb des oben erwähnten Bereiches an die obere Elektrode 9 des Kondensators 13 angelegt wird. Dies kann die Lebensdauer des dielektrischen Films 8 des Kondensators 13 verglichen mit der herkömmlichen 1/2 V_cc-Zellplattenmethode verlängern.

Fig. 12 zeigt ein Diagramm, zum detaillierten Erklären des V_GG-Generators nach Fig. 11.

Wie in Fig. 12 gezeigt, sind Widerstände R1 und R2 in Reihe zwischen einem Anschluß 17a, an den V_cc angelegt wird, und einen Anschluß 17b, an den V_ss angelegt wird, verbunden. Die Verbindungsstelle der Widerstände R₁ und R₂ ist mit einem Anstoß 17c verbunden, an dem V_GG anliegt. Eine derartige Struk­ tur erlaubt die Aufteilung von V_GG mit einem vorbestimmten Teilungsverhältnis, um einfach V_GG auf einen vorbestimmten Wert zu setzen. In dem Fall einer derartigen Struktur wird V_GG durch die folgende Gleichung (8) dargestellt.

Die vorliegende Erfindung ist nicht auf den beschriebenen Fest­ spannungsgenerator 17, der V_CC mit Hilfe der Widerstände R₁ und R₂ teilt, sondern es kann ein Fixspannungsgenerator eingesetzt werden, der V_GG auf einen vorbestimmten Wert setzt, ohne einen Widerstand zu verwenden.

Obwohl die vorliegende Erfindung beschrieben wurde, in der eine DRAM-Zelle aus Polysilizium vom gestapelten Typ verwendet wurde, kann die vorliegende Erfindung auf einen DRAM vom Grabentyp angewendet werden, der einen Kondensator in einer Ausnehmung eines Siliziumsubstrates aufweist. Bei der herkömm­ lichen DRAM-Zelle vom Planartyp nach Fig. 4 können die dreige­ schichteten Filme vom SiO₂/Si₃N₄/SiO₂ als dielektrischer Film des Kondensators verwendet werden. In diesem Fall ist die vor­ liegende Erfindung zum Setzen der Spannung von VGG wirksam. Dies geschieht dadurch, daß das für die vorliegende Erfindung essentielle physikalische Phänomen mit der Trap-Bildung innerhalb des Isolationsfilms zusammenhängt, wie unter Bezug auf die Fig. 6B und 6C beschrieben wurde.

Bei der vorliegenden Halbleitervorrichtung wird eine Fixspan­ nung größer als 0 V und niedriger als ein arithmetisches Mittel einer hohen logischen Spannung V_H und einer niedrigen logischen Spannung V_L von einem Fixspannungsgenerator an eine zweite Elektrode eines Kondensators angelegt, der einander gegenüber­ liegende erste und zweite Elektroden sowie einen dazwischen ge­ bildeten dielektrischen Mehrschichtfilm aufweist. Als Ergebnis wird eine Fixspannung, die für die Lebensdauercharakteristik des dielektrischen Mehrschichtfilms geeignet ist, an die zweite Elektrode des Kondensators angelegt, um die Lebensdauer des di­ elektrischen Kondensatorfilms signifikant zu verbessern. Dies führt zu einer Verbesserung der Zuverlässigkeit des dielektri­ schen Kondensatorfilms.

Das Verfahren zum Steuern einer Halbleitervorrichtung umfaßt die Schritte des Anlegens einer alternierenden hohen logischen Spannung V_H und einer niedrigen logischen Spannung V_L an die erste Elektrode des Kondensators zum Zeitpunkt des Betriebs einer Halbleitervorrichtung, die erste und zweite, einander gegenüber angeordnete Elektroden sowie einen zwischen diesen Elektroden gebildeten dielektrischen Mehrschichtfilm aufweist, sowie Anlegen einer Festspannung V_GG, die größer als 0 und niedriger als ein arithmetisches Mittel von hoher logischer Spannung V_H und niedriger logischer Spannung V_L ist, an die zweite Elektrode. Eine für die Lebensdauercharakteristik des dielektrischen Mehrschichtfilms geeignete Festspannung wird daher an die zweite Elektrode des Kondensators angelegt. Als Ergebnis wird die Lebensdauer des dielektrischen Films des Kondensators signifikant verbessert, und es wird die Zuverläs­ sigkeit des aus einem ON(oxidierten Nitrid)-Film gebildeten dielektrischen Kondensatorfilm verbessert.

Claims (13)

1. Halbleitervorrichtung mit
einem Speicherkondensator (13) zum Speichern eines Hochpegel­ logiksignals V_H und eines Niedrigpegellogiksignals V_L,
wobei der Speicherkondensator eine (13) erste und eine zweite durch einen dielektrischen Mehrschichtfilm (8) getrennte Elektrode (7, 9) aufweist,
die erste Elektrode (7) zum Empfangen des Logikpegelsignals an der ersten Elektrode verbunden ist, und
mit einem Fixpotentialgenerator (17), der mit der zweiten Elektrode (9) verbunden ist zum Anlegen einer Festspannung V_GG an diese, die größer als 0 und kleiner ein arithmetisches Mittel von V_L und V_H ist.

2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß V_GG innerhalb eines Spannungsbereiches liegt, der wie folgt ausgedrückt wird: 0,65 (V_H - V_L) - 1,3 V_GG 0,65 (V_H - V_L) - 2,5

3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Niedrigpegellogiksignal nominell 0 V beträgt, die Fest­ spannung nominell innerhalb eines Bereiches von 0,75 bis 1,95 Volt liegt, und die Spannung V_H nominell 5 Volt beträgt.

4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Niedrigpegelsignal nominell 0 Volt beträgt, die Fest­ spannung nominell innerhalb eines Bereiches von 0,9 bis 1,3 Volt liegt, und die hohe Spannung V_H nominell 5 Volt beträgt.

5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der dielektrische Mehrschichtfilm (8) einen auf der ersten Elektrode (7) gebildeten Siliziumnitridfilm (8a) sowie einen Siliziumoxidfilm (8b) aufweist, der den Siliziumnitridfilm (8a) auf der der ersten Elektrode (7) gegenüberliegenden Seite bedeckt.

6. Halbleiterspeicher nach einem der Ansprüche 1 bis 5, gekenn­ zeichnet durch
eine Mehrzahl von Speicherkondensatoren (13),
eine Mehrzahl von Wortleitungen (4),
eine Mehrzahl von die Wortleitungen (4) kreuzenden Bit- Leitungen (11), die eine Matrix bilden,
eine Mehrzahl von an Kreuzungspunkten der Wortleitungen (4) und der Bit-Leitungen (11) angeordneten Speicherzellen,
wobei jede Speicherzelle

• i) ein Halbleiterschaltelement (12) aufweist, das auf ein Aus­ wahlsignal zum Auswählen einer der Speicherzellen reagiert, mit einem mit einem der Bit-Leitungen (11) verbundenen ersten geschalteten Anschluß und einem mit einer der Wortleitungen (4) verbundenen Steueranschluß, und
  ii) einer der Mehrzahl von Speicherkondensatoren (13) mit jeweils der ersten Elektrode (7) mit einem zweiten geschalteten Anschluß des Halbleiterschaltelementes (12) verbunden ist, zum Empfangen des Logikpegelsignals an der ersten Elektrode (7).

7. Verfahren zum Steuern einer Halbleitervorrichtung mit einem Kondensator, der durch einen dielektrischen Mehrschichtfilm ge­ trennte erste und zweite Elektroden (7, 9) aufweist, gekennzeichnet durch die Schritte Anlegen einer hohen Spannung abwechselnd mit einer niedrigen Spannung an die erste Elektrode (7) während des Betriebs und Anlegen einer Festspannung (V_GG) größer als 0 und kleiner als ein arithmetisches Mittel der hohen Spannung V_H und der niedrigen Spannung V_L an die zweite Elektrode (9).

8. Verfahren zum selektiven Speichern eines hohen Logikpegel­ signals V_H und niedrigen Logikpegelsignals V_L in einem Spei­ cherkondensator (13) mit ersten und zweiten Elektroden (7, 9), die durch einen dielektrischen Mehrschichtfilm (8) getrennt sind, gekennzeichnet durch die Schritte Anlegen einer Festspannung V_GG an die zweite Elektrode (9) und selektives Anlegen des hohen Logikpegelsignals V_H und des niedrigen Logikpegelsignals V_L an die erste Elektrode (7), wobei V_GG größer als 0 und kleiner als ein arithmetisches Mittel von V_L und V_H ist, und wobei entsprechende Ladungen in dem Kondensator gespeichert werden, die jeweils hohe und niedrige Logikpegel repräsentieren.

9. Verfahren zum Betreiben einer Halbleitervorrichtung, wobei die Vorrichtung eine Mehrzahl von Wortleitungen (4), eine Mehrzahl von Bit-Leitungen (11), die die Wortleitungen (4) kreuzend angeordnet sind und eine Matrix bilden, und eine Mehr­ zahl von Speicherzellen aufweist, die an Kreuzungspunkten der Wortleitungen (4) und der Bit-Leitungen (11) angeordnet sind, wobei jede der Speicherzellen einen Speicherkondensator (13) zum Speichern eines hohen Logikpegelsignals V_H und eines niedrigen Logikpegelsignals V_L aufweist, der Speicherkonden­ sator (13) erste und zweite Elektroden (7, 9) aufweist, die durch einen dielektrischen Mehrschichtfilm (8) getrennt sind, und die erste Elektrode (7) mit einem zweiten geschalteten Anschluß eines Halbleiterschaltelementes (12) zum Empfangen des Logikpegelsignals an der ersten Elektrode (7) verbunden ist, gekennzeichnet durch die Schritte Anlegen einer Festspannung V_GG größer als 0 an die zweite Elek­ trode (9), wobei V_GG kleiner als ein arithmetisches Mittel des hohen und des niedrigen Logikpegelsignals V_H und V_L ist, selektives Anlegen des hohen Logikpegelsignals V_H oder des niedrigen Logikpegelsignals V_L an eine der Bit-Leitungen (11), Anlegen einer Zeilenauswahlspannung an eine der Wortleitungen (4), und Verbinden eines entsprechenden Kondensators (13) aus einer Speicherzelle mit einer der betreffenden Bit-Leitungen (11) als Reaktion auf die Zeilenauswahlspannung zum Empfangen einer der selektiv angelegten hohen oder niedrigen Logikpegelsignale VH oder V_L.

10. Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß V_GG innerhalb eines Spannungsbereiches festgelegt wird, der wie folgt ausgedrückt ist: 0,65 (V_H - V_L) - 1,3 V_GG 0,65 (V_H - V_L) - 2,5

11. Verfahren nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß das niedrige Logikpegelsignal V_L nominell 0 Volt beträgt, die Festspannung nominell innerhalb eines Bereiches von 0,75 bis 1,95 Volt liegt, und die hohe Logikpegelspannung V_H nominell 5 Volt beträgt.

12. Verfahren nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet daß das niedrige Logikpegelsignal nominell 0 Volt beträgt, die Festspannung nominell innerhalb eines Bereiches von 0,9 bis 1,3 Volt liegt, und die hohe Logikpegelspannung V_H nominell 5 Volt beträgt.

13. Verfahren nach einem der Ansprüche 7 bis 12, dadurch gekennzeichnet, daß der dielektrische Mehrschichtfilm (8) einen auf der ersten Elektrode (7) gebildeten Siliziumnitridfilm (8a) aufweist, sowie einen Siliziumoxidfilm (8b), der den Siliziumnitridfilm (8a) auf der der ersten Elektrode (7) gegenüberliegenden Seite bedeckt.