DE19922437C2 - Nichtflüchtige ferroelektrische Speichereinrichtungen und Verfahren zu ihrer Herstellung - Google Patents

Nichtflüchtige ferroelektrische Speichereinrichtungen und Verfahren zu ihrer Herstellung

Info

Publication number
DE19922437C2
DE19922437C2 DE19922437A DE19922437A DE19922437C2 DE 19922437 C2 DE19922437 C2 DE 19922437C2 DE 19922437 A DE19922437 A DE 19922437A DE 19922437 A DE19922437 A DE 19922437A DE 19922437 C2 DE19922437 C2 DE 19922437C2
Authority
DE
Germany
Prior art keywords
partial word
layer
word line
capacitor
word lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19922437A
Other languages
English (en)
Other versions
DE19922437A1 (de
Inventor
Hee Bok Kang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19922437A1 publication Critical patent/DE19922437A1/de
Application granted granted Critical
Publication of DE19922437C2 publication Critical patent/DE19922437C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Description

Die vorliegende Erfindung bezieht sich auf Halbleiterspeichereinrichtungen und insbesondere auf nichtflüchtige ferroelektrische Speichereinrichtungen mit ver­ bessertem Layout, bei dem keine separaten Zellenplattenleitungen mehr erfor­ derlich sind. Ferner bezieht sich die Erfindung auf Verfahren zur Herstellung derartiger nichtflüchtiger ferroelektrischer Speichereinrichtungen.
Ferroelektrische Speichereinrichtungen mit wahlfreiem Zugriff (FRAM's) werden als Speichereinrichtungen der nächsten Generation angesehen, da ihre Daten­ verarbeitungsgeschwindigkeit genauso hoch ist wie bei den herkömmlichen DRAM's, und da sie ferner in der Lage sind, Daten zu speichern, selbst wenn sie sich im ausgeschalteten Zustand befinden. Beim FRAM, der ähnlich wie ein DRAM aufgebaut ist, wird ein Ferroelektrikum als Kondensatormaterial verwen­ det, um dessen hohe Restpolarisationseigenschaft auszunutzen. Aus diesem Grunde werden im FRAM gespeicherte Daten nicht gelöscht, selbst wenn das an den FRAM angelegte elektrische Feld vollständig abgebaut wird. Die Fig. 1 zeigt, daß die durch das elektrische Feld hervorgerufene Polarisation nicht verschwindet, wenn das elektrische Feld nicht mehr vorhanden ist, was eine Ursache in der spontanen Polarisation hat. Vielmehr verbleibt eine Restpolarisation, die einen bestimmten Betrag aufweist, wie die Zustände d und a in Fig. 1 angeben. Die Zustände d und a entsprechen jeweils den Daten 1 und 0, die der Speichereinrichtung zugeführt werden.
Eine konventionelle ferroelektrische Speichereinrichtung wird nachfolgend unter Bezugnahme auf die Fig. 2 erläutert, die den Aufbau einer Einheitszelle der kon­ ventionellen ferroelektrischen Speichereinrichtung beschreibt. Fig. 3 erläutert den Aufbau eines Zellenarrays der konventionellen ferroelektrischen Speicher­ einrichtung, während die Fig. 4 Betriebswellenformen bei der konventionellen ferroelektrischen Speichereinrichtung angibt. Eine ideale Struktur eines FRAM's mit ferroelektrischer Schicht ist ähnlich zu der eines DRAM's. Es besteht jedoch ein Problem im Hinblick auf die Integration, das schwierig zu lösen ist, wenn neue Materialien zur Bildung von Elektroden und Sperrschichten unbekannt sind. Dies liegt daran, daß Kondensatoren nicht direkt auf einem Siliciumsubstrat oder auf einer Polysiliciumschicht gebildet werden können, um den Bereich eines FRAM's größer zu machen als den eines DRAM's, und zwar bei derselben Kapazi­ tät. Wird darüber hinaus das elektrische Feld wiederholt an das Ferroelektrikum angelegt, um die Polarisationsumkehrung wiederholt durchzuführen, so wird der Betrag der Restpolarisation verringert, was zu Dünnfilm-Ermüdungserscheinun­ gen führt. Dies setzt die Zuverlässigkeit der Einrichtung herab.
Die Fig. 2 zeigt den Aufbau eines herkömmlichen FRAM's. Hier wurden bereits Lö­ sungen im Hinblick auf den Einsatz neu entwickelter Elektrodenmaterialien so­ wie im Hinblick auf die Integration, die Stabilität des ferroelektrischen Dünnfilms und die Betriebszuverlässigkeit vorgeschlagen. Entsprechend der Fig. 2 besteht die Einheitszelle des konventionellen FRAM's aus ersten und zweiten NMOS- Transistoren 1 und 3, dessen Gates mit einer gemeinsamen Wortleitung 5 verbun­ den sind, sowie aus ersten und zweiten ferroelektrischen Kondensatoren 2 und 4, zu deren Bildung ein Ferroelektrikum verwendet worden ist. Drain und Source des ersten Transistors 1 sind jeweils verbunden mit einer Bitleitung (Bit_n) 6 und einem Knoten 1 (N1), während Drain und Source des zweiten Transistors 3 jeweils verbunden sind mit einer /Bitleitung (BitB_n) 7 und einem Knoten 2 (N2). Beide Elektroden des ersten ferroelektrischen Kondensators 2 sind jeweils mit dem Knoten 1 (N1) und einer Zellenplattenleitung 8 verbunden, während beide Elek­ troden des zweiten ferroelektrischen Kondensators 4 jeweils mit dem Knoten 2 (N2) und der Zellenplattenleitung 8 verbunden sind.
Die Einheitszelle des konventionellen FRAM's wird zur Bildung eines Zellenarrays herangezogen, das in Fig. 3 abgebildet ist. Mit anderen Worten liegen hier die je­ weiligen Wortleitungen und die Plattenleitungen parallel zueinander und er­ strecken sich in Zeilenrichtung, während die Bitleitungen und die /Bitleitungen ebenfalls parallel zueinander liegen und sich in Spaltenrichtung erstrecken. Jede Speicherzelle befindet sich an einem Punkt, wo sich jeweils eine Zeile mit einer Spalte schneidet. Der Zugriff auf jede Speicherzelle erfolgt durch Selektierung so­ wohl der Zeile als auch der Spalte, entlang der die Speicherzelle angeordnet ist.
Der Betrieb des konventionellen FRAM's wird nachfolgend unter Bezugnahme auf die Fig. 4 näher beschrieben. Ein Chip-Enablesignal CSBpad wird von einem Pegel "HIGH" auf einen Pegel "LOW" geändert, um die Decodierung von Adressen zu starten. Ein an die Wortleitungen anzulegendes Wortleitungs-Treibersignal wird von einem Pegel "LOW" auf einen Pegel "HIGH" gelegt, um eine Zelle auszuwählen. Bevor die Wortleitungen aktiviert werden, um Speicherzellendaten auf eine ent­ sprechende Bitleitung und /Bitleitung zu laden, wird an die Bitleitung und /Bit­ leitung ein äquivalentes Potential VSS angelegt, und zwar in Übereinstimmung mit einem Steuersignal EQ für äquivalentes Potential.
Anschließend wird das Wortleitungs-Treibersignal von einem Pegel "LOW" auf ei­ nen Pegel "HIGH" gelegt, um die ausgewählte Speicherzelle elektrisch mit der Bit­ leitung und der /Bitleitung zu verbinden. Bei Verbindung der ausgewählten Spei­ cherzelle mit der Bitleitung und /Bitleitung wird ein Puls "HIGH" an die Plattenlei­ tung P/L angelegt, um das im ferroelektrischen Kondensator gespeicherte Datum auf die Bitleitung und /Bitleitung zu laden. In diesem Zustand wird ein Lesever­ stärker-Enablesignal SAN (zum Einschalten des NMOS-Transistors des Lesever­ stärkers) von einem Pegel "LOW" auf einen Pegel "HIGH" geändert, und es wird ein Leseverstärker-Enablesignal SAP (zum Einschalten des PMOS-Transistors des Leseverstärkers) von einem Pegel "HIGH" auf einen Pegel "LOW" gelegt. Dadurch wird die Spannung der Bitleitung und /Bitleitung verstärkt.
Um beim Lesebetrieb zerstörte Daten zu erneuern, wird das Signal CSBpad vom Pegel "HIGH" auf den Pegel "LOW" geändert, um es abzuschalten, während die Wortleitungen aktiviert sind. Das Signal CSBpad wird also durch den Übergang von "HIGH" auf "LOW" disabled bzw. abgeschaltet, und das an die Plattenleitung angelegte Signal wird vom Pegel "HIGH" auf den Pegel "LOW" geändert, um die zer­ störten Daten erneut zu speichern. Beim konventionellen FRAM sind die Wortlei­ tung und die Plattenleitung separat ausgebildet, was zu einem komplizierten und relativ großen Aufbau der Speicherzelle führt. Die Wortleitung und die Plattenlei­ tung erhalten darüber hinaus voneinander unterschiedliche Signale, was die Steuerung der Steuersignale beim Einschreiben und Auslesen von Daten er­ schwert.
Der Erfindung liegt die Aufgabe zugrunde, eine nichtflüchtige ferroelektrische Speichereinrichtung der eingangs genannten Art so weiterzubilden, daß die oben beschriebenen Probleme nicht mehr auftreten. Ziel der Erfindung ist daher die Schaffung nichtflüchtiger ferroelektrischer Speichereinrichtungen mit verbes­ sertem Layout, das keine separaten Zellenplattenleitungen mehr aufweist. Fer­ ner sollen geeignete Verfahren zur Herstellung derartiger nichtflüchtiger ferro­ elektrischer Speichereinrichtungen angegeben werden.
Vorrichtungsseitige Lösungen der gestellten Aufgabe sind in den Ansprüchen 1, 14, 15, 24 und 25 angegeben. Dagegen finden sich verfahrensseitige Lösungen der gestellten Aufgabe in den Ansprüchen 4, 11, 19 und 28.
Erfindungsgemäß enthält eine nichtflüchtige ferroelektrische Speichereinrich­ tung folgendes: Erste und zweite Teil-Wortleitungen (Split-Wortleitungen) ober­ halb von ersten und zweiten und voneinander isolierten aktiven Bereichen auf ei­ nem Halbleitersubstrat, wobei sich die ersten und zweiten Teil-Wortleitungen in einer ersten Richtung erstrecken; Source- und Drainbereiche, die im ersten akti­ ven Bereich an beiden Seiten der ersten Teil-Wortleitung sowie im zweiten akti­ ven Bereich an beiden Seiten der zweiten Teil-Wortleitung vorhanden sind; eine leitende Barrierenschicht, eine erste Kondensatorelektrode und eine ferroelektri­ sche Schicht, die in dieser Reihenfolge aufeinanderliegend auf den ersten und zweiten Teil-Wortleitungen gebildet worden sind; zwei zweite Kondensatorelek­ troden, von denen eine mit einem der Source- und Drainbereiche des zweiten ak­ tiven Bereichs verbunden und oberhalb der ersten Teil-Wortleitung angeordnet ist, während die andere mit einem der Source- und Drainbereiche des ersten aktiven Bereichs verbunden und oberhalb der zweiten Teil-Wortleitung angeordnet ist; und erste und zweite Bitleitungen, die senkrecht zu den ersten und zweiten Teil- Wortleitungen in der zweiten Richtung verlaufend angeordnet sind, wobei die er­ ste Bitleitung mit dem anderen der Source- und Drainbereiche des ersten aktiven Bereichs verbunden ist, während die zweite Bitleitung mit dem anderen der Source- und Drainbereiche des zweiten aktiven Bereichs verbunden ist.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung näher be­ schrieben. Es zeigen:
Fig. 1 eine Hystereseschleife für ein konventionelles Ferroelektrikum;
Fig. 2 den Aufbau einer Einheitszelle einer konventionellen ferroelektrischen Speichereinrichtung;
Fig. 3 den Aufbau eines Zellenarrays einer konventionellen ferroelektrischen Speichereinrichtung;
Fig. 4 ein Wellenformdiagramm für die konventionelle ferroelektrische Spei­ chereinrichtung;
Fig. 5 den Aufbau einer Einheitszelle einer ferroelektrischen Speichereinrich­ tung nach der vorliegenden Erfindung;
Fig. 6 den Aufbau eines Zellenarrays einer ferroelektrischen Speichereinrich­ tung nach der vorliegenden Erfindung;
Fig. 7 ein Wellenformdiagramm zur Erläuterung des Betriebs der ferroelektri­ schen Speichereinrichtung nach der vorliegenden Erfindung;
Fig. 8 ein Beispiel einer Blockunterteilung für ein Layout einer ferroelektri­ schen Speichereinrichtung nach einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 9a bis 9p Layouts zur Erläuterung des Herstellungsprozesses der ferroelektrischen Speichereinrichtung nach dem ersten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 10a bis 10q weitere Layouts zur Erläuterung des Herstellungsprozesses der ferroelektrischen Speichereinrichtung nach dem ersten Ausführungs­ beispiel der vorliegenden Erfindung;
Fig. 11 ein weiteres Beispiel einer Blockunterteilung im Falle eines Layouts einer ferroelektrischen Speichereinrichtung nach einem zweiten Ausfüh­ rungsbeispiel der vorliegenden Erfindung;
Fig. 12a bis 12i Layouts zur Erläuterung des Herstellungsprozesses der ferroelek­ trischen Speichereinrichtung nach dem zweiten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 13a bis 13i weitere Layouts zur Erläuterung des Herstellungsprozesses der ferroelektrischen Speichereinrichtung nach dem zweiten Ausführungs­ beispiel der vorliegenden Erfindung;
Fig. 14 ein noch weiteres Beispiel einer Blockunterteilung im Falle eines Layouts einer ferroelektrischen Speichereinrichtung nach einem dritten Ausfüh­ rungsbeispiel der vorliegenden Erfindung; und
Fig. 15a bis 15r Layouts zur Erläuterung des Herstellungsprozesses der ferroelek­ trischen Speichereinrichtung nach dem dritten Ausführungsbeispiel der vorliegenden Erfindung.
Nachfolgend werden bevorzugte Ausführungsbeispiele der vorliegenden Erfin­ dung im einzelnen erläutert.
Die Fig. 5 zeigt den Aufbau der Einheitszelle einer ferroelektrischen Speicherein­ richtung gemäß der Erfindung, während die Fig. 6 den Aufbau des Zellenarrays der ferroelektrischen Speichereinrichtung nach der vorliegenden Erfindung er­ läutert. Die Fig. 7 zeigt Betriebswellenformen der ferroelektrischen Speicherein­ richtung mit dem Aufbau nach den Fig. 5 und 6. Zunächst wird darauf eingegan­ gen, daß erfindungsgemäß die Einheitszelle der ferroelektrischen Speichereinrichtung keine separate Zellenplatte mehr aufweist. Entsprechend der Fig. 5 können zwei Daten pro Einheitsspeicherzelle gespeichert werden. Ein Paar von Wortleitungen SWL1 und SWL2 entsprechen einer Zeile und ein Paar von Bitlei­ tungen Bit_n und Bit_n + 1 bildet zwei Spalten.
Eine erfindungsgemäße Einheitszelle enthält folgendes: Erste und zweite Teil- Wortleitungen SWL1 und SWL2, die parallel zueinander liegen; einen ersten Transistor T1, dessen Gate mit der ersten Teil-Wortleitung SWL1 verbunden ist; einen zweiten Transistor T2, dessen Gate mit der zweiten Teil-Wortleitung SWL2 verbunden ist; eine erste Bitleitung Bit_n, die senkrecht zu den ersten und zwei­ ten Teil-Wortleitungen SWL1 und SWL2 verläuft, und die mit einer Elektrode des ersten Transistors T1 verbunden ist; eine zweite Bitleitung Bit_n + 1, die parallel zur ersten Bitleitung Bit_n verläuft sowie senkrecht zur ersten und zweiten Teil- Wortleitung SWL1, SWL2 steht, und die mit einer Elektrode des zweiten Transis­ tors T2 verbunden ist; einen ersten ferroelektrischen Kondensator FC1, dessen eine Elektrode mit der anderen Elektrode des ersten Transistors T1 und dessen andere Elektrode mit der zweiten Teil-Wortleitung SWL2 verbunden ist; und ei­ nen zweiten ferroelektrischen Kondensator FC2, dessen eine Elektrode mit der anderen Elektrode des zweiten Transistors T2 und dessen andere Elektrode mit der ersten Teil-Wortleitung SWL1 verbunden ist. Diese Einheitszelle ist wieder­ holt angeordnet, um das Zellenarray nach Fig. 6 aufzubauen.
Der Dateneingabe-/Ausgabebetrieb des FRAM's mit dem oben beschriebenen Aufbau nach den Fig. 5 und 6 wird nachfolgend beschrieben. Entsprechend Fig. 7 wird in der Schreibbetriebsart logisch "0" im ersten und zweiten ferroelektri­ schen Kondensator FC1 und FC2 gespeichert, während Treibersignale SWLS1 und SWLS2 für erste und zweite Teil-Wortleitungen SWL1 und SWL2 auf einem Pegel "HIGH" sind, und logisch "1" im ersten und zweiten ferroelektrischen Kon­ densator FC1 und FC2 gespeichert, wenn nur eines der Treibersignale SWLS1 und SWLS2 auf einem Pegel "HIGH" ist. In der Schreibbetriebsart werden im er­ sten und zweiten ferroelektrischen Kondensator FC1 und FC2 gespeicherte Da­ ten auf die ersten und zweiten Bitleitungen Bit_n und Bit_n + 1 geladen. Ist eine logische "0" im ersten ferroelektrischen Kondensator FC1 gespeichert und ist ei­ ne logische "1" im zweiten ferroelektrischen Kondensator FC2 gespeichert, so steigt die an die erste Bitleitung Bit_n angelegte Spannung weniger an als die an die zweite Bitleitung Bit_n + 1 angelegte Spannung. Dies liegt daran, daß bei Spei­ cherung der logischen "1" im zweiten ferroeelektrischen Kondensator FC2 relativ viele Restpolarisationsladungen auf die zweite Bitleitung Bit_n + 1 übertragen werden, während die logische "1" in die logi­ sche "0" geändert wird, was dazu führt, daß die an die zweite Bitleitung Bit_n + 1 angelegte Spannung sehr viel stärker ansteigt. Somit ist es erforderlich, daß Da­ ten erneut im zweiten ferroelektrischen Kondensator FC2 gespeichert werden, wenn die logische "1" in die logische "0" geändert wird, also dort, wo die Zerstö­ rung der Polarisation auftritt.
Sind dagegen logisch "1" im ersten ferroelektrischen Kondensator FC1 und lo­ gisch "0" im zweiten ferroelektrischen Kondensator FC2 gespeichert, so wird die logische "1" im ersten ferroelektrischen Kondensator FC1 in logisch "0" geändert, wenn beide Treibersignale SWLS1 und SWLS2 für die ersten und zweiten Teil- Wortleitungen SWL1 und SWL2 auf dem Pegel "HIGH" verbleiben, was also eine Zerstörung der gespeicherten Daten bedeutet. Um die zerstörte logische "1" im er­ sten und zweiten ferroelektrischen Kondensator FC1 und FC2 erneut zu spei­ chern, ist die folgende zusätzliche Pulssteuerung erforderlich. Sind im ersten fer­ roelektrischen Kondensator FC1 eine logische "1" und im zweiten ferroelektri­ schen Kondensator FC2 eine logische "0" gespeichert, so wird ein "HIGH"-Signal an die erste Teil-Wortleitung SWL1 sowie ein "LOW"-Signal an die zweite Teil- Wortleitung SWL2 gelegt, um die logische "1" erneut in den ersten ferroelektri­ schen Kondensator FC1 zu speichern. Dabei führen auf "HIGH" liegende Daten der ersten Bitleitung Bit_n zu einer auf "HIGH" liegenden Spannung an einer Elektrode des ersten ferroelektrischen Kondensators FC1 in Übereinstimmung mit dem Signal SWLS1 zum Einschalten des ersten Transistors T1, wobei dann auch eine auf "LOW" liegende Spannung zur anderen Elektrode des ersten ferroe­ lektrischen Kondensators FC2 gelangt, also zur Referenzelektrode, und zwar in Übereinstimmung mit dem Signal SWLS2, was zur erneuten Einspeicherung der logischen "1" im ersten ferroelektrischen Kondensator FC1 führt.
Speichern der erste ferroelektrische Kondensator FC1 die logische "0" und der zweite ferroelektrische Kondensator FC2 die logische "1", so werden ein "LOW"- Signal an die erste Teil-Wortleitung SWL1 sowie ein "HIGH"-Signal an die zweite Teil-Wortleitung SWL2 gelegt, um erneut die logische "1" im zweiten ferroelektri­ schen Kondensator FC2 zu speichern. "HIGH"-Daten der ersten Bitleitung Bit_n führen somit zu einer auf "HIGH" liegenden Spannung an einer Elektrode des zweiten ferroelektrischen Kondensators FC2 in Übereinstimmung mit dem Signal SWLS2, durch das der zweite Transistor T2 eingeschaltet wird, sowie zu einer auf "LOW" liegenden Spannung an der anderen Elektrode des zweiten ferroelektrischen Kondensators FC2, also der Referenzelektrode, und zwar in Übereinstimmung mit dem Signal SWLS1, wodurch erneut die logische "1" im zweiten ferroelektri­ schen Kondensator FC2 gespeichert wird.
Die Speicherung der logischen "1" in der Schreibbetriebsart ist ähnlich zu der in der Lesebetriebsart. Das bedeutet, daß das Treibersignal SWLS1 einen Pegel "HIGH" aufweist und das Treibersignal SWLS2 einen Pegel "LOW", um die logi­ sche "1" im ersten ferroelektrischen Kondensator FC1 zu speichern. Um eine logi­ sche "1" im zweiten ferroelektrischen Kondensator FC2 zu speichern, weisen das Treibersignal SWLS1 einen "LOW"-Pegel und das Treibersignal SWLS2 einen "HIGH"-Pegel auf. Beim FRAM mit Teil-Wortleitungen, der in Übereinstimmung mit den oben beschriebenen Schreib- und Lesebetriebsarten arbeitet, sind die Teil-Wortleitungen SWL1 und SWL2 als Paar mit einem Wortleitungstreiber ver­ bunden, und dieses Paar von Teil-Wortleitungen wird wiederholt angeordnet, um das Zellenarray zu vervollständigen. Bei dem die Teil-Wortleitungen aufweisen Zellenarray ist es unmöglich, nur eine Wortleitung zu aktivieren. Vielmehr müs­ sen immer zwei Wortleitungen SWL1 und SWL2 gleichzeitig aktiviert bzw. ena­ bled werden. Wortleitungen SWL1_n und SWL2_n bilden ein Paar, und Wortlei­ tungen SWL1_n + 1 sowie SWL2_n + 1 bilden ein anderes Paar. Diese Struktur setzt sind dann so fort.
Nachfolgend werden Layouts und Herstellungsprozesse bezüglich des erfin­ dungsgemäßen Zellenarrays mit Teil-Wortleitungen im einzelnen beschrieben. Die Fig. 8 zeigt ein Beispiel einer Blockunterteilung für ein Layout einer ferroe­ lektrischen Speichereinrichtung nach dem ersten Ausführungsbeispiel der vor­ liegenden Erfindung. Gemäß dem ersten Ausführungsbeispiel der Erfindung ist jede Einheits-SWL-(Teil-Wortleitungs-)Zelle (eine Basiseinheit zur Speicherung zweier Daten) definiert durch zwei Blöcke A und B. Jeder Block ist dabei in der nachfolgend beschriebenen Weise ausgebildet. Die Einheits-SWL-Zelle liegt oberhalb benachbarter zweier aktiver Bereiche (Block A und Block B), die gegen­ einander durch eine Isolationsschicht isoliert sind. Der Block A enthält einen er­ sten Transistor T1, einen zweiten ferroelektrischen Kondensator FC2, eine erste Bitleitung Bit_n sowie einen Knoten 1 (N1). Dagegen enthält der Block B einen zweiten Transistor T2, einen ersten ferroelektrischen Kondensator FC1, eine zweite Bitleitung Bit_n + 1 und einen Knoten 2 (N2).
Die Querschnittsstruktur der ferroelektrischen Speichereinrichtung mit dem oben beschriebenen Layout nach dem ersten Ausführungsbeispiel der vorliegen­ den Erfindung wird nachfolgend unter Bezugnahme auf die Fig. 9a bis 9p näher beschrieben. Die Speichereinrichtung weist dabei folgendes auf: Ein Halbleiter­ substrat 90 (P-Wanne) mit aktiven Bereichen, definiert durch eine Isolations­ schicht 91, welche in einem Isolationsbereich ausgebildet ist; erste und zweite Teil-Wortleitungen 93a und 93b, die gegenüber dem Substrat durch eine Gate­ oxidschicht 92 isoliert sind und sich oberhalb der aktiven Bereiche in der ersten Richtung erstrecken; Source- und Drainbereiche 96 in Bereichen des Halbleiter­ substrats 90 an beiden Seiten einer jeden der ersten und zweiten Teil-Wortleitun­ gen 93a und 93b; eine leitende Barrierenschicht 94, niedergeschlagen auf den er­ sten und zweiten Teil-Wortleitungen 93a und 93b, wobei die leitende Barrieren­ schicht 94 dieselbe Größe wie die Teil-Wortleitungen aufweist; eine erste Konden­ satorelektrode 95; eine erste Oxidschicht 97a, gebildet auf einem Teil der Seite der ersten Kondensatorelektrode 95; eine planarisierende Isolationsschicht 98, be­ graben zwischen den ersten und zweiten Teil-Wortleitungen 93a und 93b, wobei diese Schicht 98 dieselbe Höhe aufweist wie die erste Oxidschicht 97a; eine ferroe­ lektrische Schicht 99 auf der ersten Kondensatorelektrode 95; eine zweite Kon­ densatorelektrode 100a; einen Kontaktstopfen 102, der in Kontakt mit der zwei­ ten Kondensatorelektrode 100a sowie außerdem in Kontakt mit dem Sourcebe­ reich oder dem Drainbereich 96 steht; sowie erste und zweite Bitleitungen 104a und 104b, die gegenüber ihren benachbarten Schichten durch zweite und dritte Oxidschichten 97b und 97c isoliert sind und oberhalb der aktiven Bereiche in der zweiten Richtung verlaufend angeordnet sind und in Kontakt mit dem Drainbe­ reich oder Sourcebereich 96 stehen.
Wie oben beschrieben, ist eine Einheits-SWL-Zelle so aufgebaut, daß ein aktiver Bereich den ferroelektrischen Kondensator FC2 enthält, dessen Elektroden mit den Transistoren T1 und T2 verbunden sind, während der benachbarte aktive Be­ reich den ferroelektrischen Kondensator FC1 enthält, dessen Elektroden mit den Transistoren T1 und T2 verbunden sind. Die ferroelektrischen Kondensatoren FC1 und FC2 weisen dabei denselben Aufbau auf und sind symmetrisch angeord­ net. Es sei angenommen, daß das Halbleitersubstrat 91 in rechteckige Blöcke mit langen und kurzen Seiten unterteilt ist und daß zwischen benachbarten vier Blöcken, die in einem vorbestimmten Bereich vorhanden sind, der erste, zweite, dritte und vierte jeweils im Uhrzeigersinn mit Block A, Block B, Block A und Block B bezeichnet sind. Diese Vierblock-Struktur ist wiederholt im Substrat vorhan­ den, wobei ein aktiver Bereich oberhalb benachbarter Blöcke A von einem Block A zum anderen Block A in Diagonalrichtung verläuft. Der andere aktive Bereich liegt oberhalb eines Blocks B, horizontal als nächstes benachbart zum Block A, und der andere Block B liegt vertikal benachbart als nächstes zum Block A. Diese bei­ den Blöcke B liegen diagonal zueinander versetzt.
Eine SWL-Einheits-Zelle ist in der Weise aufgebaut, daß zwei Transistoren jeweils auf dem aktiven Bereich von Block A und dem aktiven Bereich von Block B ange­ ordnet sind, der horizontal als nächstes zum Block A liegt, wobei zwei ferroelektri­ sche Kondensatoren ebenfalls auf den beiden aktiven Bereichen jeweils ausgebil­ det sind. Die zuvor erwähnte erste Richtung steht senkrecht zu den längeren Sei­ ten der Blöcke A und B, während die zweite Richtung parallel zu den längeren Sei­ ten der Blöcke A und B verläuft.
Nachfolgend wird unter Bezugnahme auf die Fig. 9a bis 9p ein Verfahren zur Her­ stellung einer ferroelektrischen Speichereinrichtung gemäß dem ersten Ausfüh­ rungsbeispiel der vorliegenden Erfindung näher beschrieben. Gemäß Fig. 9a wird eine Isolationsschicht 91 auf einem vorbestimmten Bereich eines Halbleitersub­ strats 90 gebildet, und zwar durch einen Feldoxidationsprozeß, um auf diese Wei­ se aktive Bereiche zu definieren, in welchen Zellentransistoren und ferroelektri­ sche Kondensatoren ausgebildet werden sollen. Gemäß Fig. 9b werden zur Bil­ dung der ersten und zweiten Teil-Wortleitungen SWL1 und SWL2, die eine SWL- Einheitszelle aufbauen, eine Gateoxidschicht 92, eine Polysiliciumschicht 93 zur Bildung von Gates und Wortleitungen, eine leitende Barrierenschicht 94 und eine erste Kondensatorelektrodenschicht 95 in dieser Reihenfolge nacheinander auf der gesamten Oberfläche des Halbleitersubstrats 90 aufeinanderliegend ausge­ bildet, wobei diese Schichten auch auf den aktiven Bereichen zu liegen kommen. Diese Stapelschichtstruktur wird dann auf photolithographischem Wege struk­ turiert, um erste und zweite Teil-Wortleitungen 93a und 93b zu erhalten. Die lei­ tende Barrierenschicht 94 könnte durch nachfolgende Wärmebehandlung oxi­ diert werden, so daß sie in eine Materialschicht mit hohem spezifischem Wider­ stand umgewandelt werden würde. Um dies zu verhindern, kommen die struktu­ rierte erste Kondensatorelektrode 95 und die Polysiliciumschicht 93 zur Bildung der Gates und Wortleitungen in Kontakt miteinander in einem Teil am Rand des Schaltungsbereichs. Die erste Kondensatorelektrode 95 besteht vorzugsweise aus Metall, etwa aus Platin (Pt).
Entsprechend der Fig. 9c werden N+-Verunreinigungen in die freiliegenden akti­ ven Bereiche implantiert, und zwar unter Verwendung der strukturierten ersten und zweiten Teil-Wortleitungen 93a und 93b als Masken. Anschließend erfolgt ei­ ne Wärmebehandlung, um Source- und Drainbereiche 96 zu bilden. Gemäß Fig. 9d wird eine dünne erste Oxidschicht 97a auf der gesamten Substratoberfläche gebildet, also auch auf den ersten und zweiten Teil-Wortleitungen 93a und 93b.
Sodann wird gemäß Fig. 9e eine planarisierende Isolationsschicht 98 auf die erste Oxidschicht 97a aufgebracht, um den Zwischenraum zwischen erster und zweiter Teil-Wortleitung 93a und 93b auszufüllen und die Halbleiteroberfläche zu plana­ risieren. Die planarisierende Isolationsschicht 98 kann z. B. aus SOG oder BPSG bestehen.
Entsprechend den Fig. 9f und 9g wird bei einer aus SOG bestehenden planarisie­ renden Isolationsschicht 98 diese sodann bei 800 bis 900°C wärmebehandelt, so daß ihr Volumen um ca. 20 bis 30% schrumpft. Dadurch wird verhindert, daß die SOG-Schicht bei nachfolgenden Wärmebehandlungszyklen zu fließen beginnt. Verschlechterungen der Eigenschaften der Speichereinrichtung aufgrund dieses Effektes werden somit vermieden. Nach Verbesserung der Viskosität der planari­ sierenden Isolationsschicht 98 wird diese über eine vorbestimmte Dicke hinweg entfernt, und zwar durch einen Rückätzprozeß. Dabei wird auch ein Teil der er­ sten Oxidschicht 97a, die sich auf der ersten Kondensatorelektrode 95 befindet, entfernt, um die erste Kondensatorelektrode 95 freizulegen.
Entsprechend der Fig. 9h wird eine ferroelektrische Schicht 99 auf die gesamte Oberfläche des Substrats einschließlich der freiliegenden ersten Kondensator­ elektrode 95 aufgebracht.
Sodann wird gemäß Fig. 9i ein Metall, etwa Pt (Platin), auf die ferroelektrische Schicht 99 niedergeschlagen, um eine zweite Kondensatorelektrodenschicht 100 zu erhalten.
Danach wird gemäß Fig. 9j die zweite Kondensatorelektrodenschicht 100 struktu­ riert, um eine zweite Kondensatorelektrode 100a zu erhalten, die als Kondensa­ torplattenelektrode dient.
Schließlich wird gemäß Fig. 9k eine zweite Oxidschicht 97b auf die gesamte Ober­ fläche des Halbleitersubstrats einschließlich der zweiten Kondensatorelektrode 100a aufgebracht. Danach werden gemäß Fig. 9i Bereiche der zweiten Oxid­ schicht 97b, der ferroelektrischen Schicht 99, der planarisierenden Isolations­ schicht 98 und der ersten Oxidschicht 97a, die entweder auf dem Sourcebereich oder dem Drainbereich liegen, welche sich an beiden Seiten der ersten und zwei­ ten Teil-Wortleitungen 93a und 93b befinden, selektiv entfernt, um auf diese Wei­ se eine Kontaktöffnung 101 zu erhalten, durch die hindurch die eine Elektrode des Kondensators in elektrischen Kontakt mit der einen Elektrode des Zellentran­ sistors zu stehen kommt.
Sodann wird gemäß Fig. 9m ein Kontaktstopfen 102 in die Kontaktöffnung 101 eingebracht. Danach wird gemäß Fig. 9n eine dritte Oxidschicht 97c auf die ge­ samte Oberfläche des Halbleitersubstrats einschließlich des Kontaktstopfens 102 aufgebracht. Gemäß Fig. 90 werden schließlich Teile der dritten Oxidschicht 97c, der zweiten Oxidschicht 97b, der ferroelektrischen Schicht 99, der planari­ sierenden Isolationsschicht 98 und der ersten Oxidschicht 97a, die sich auf der anderen der Source- und Drainbereiche befinden und an beiden Seiten der ersten und zweiten Teil-Wortleitungen 93a und 93b zu liegen kommen, selektiv entfernt, um auf diese Weise eine Kontaktöffnung 103 zu erhalten, durch die hindurch die Bitleitung in Kontakt mit der anderen Elektrode des Zellentransistors zu stehen kommt. Danach wird gemäß Fig. 9p ein Metall zur Bildung der Bitleitung auf die gesamte Oberfläche des Halbleitersubstrats niedergeschlagen, also auch auf die Kontaktöffnung 103, und anschließend strukturiert, um erste und zweite Bitlei­ tungen 104a und 104b zu erhalten, die senkrecht zu den ersten und zweiten Teil- Wortleitungen 93a und 93b verlaufen.
Der oben beschriebene Prozeß dient zur Herstellung der ferroelektrischen Spei­ chereinrichtung mit dem Layout nach Fig. 8 und steht in Übereinstimmung mit dem ersten Ausführungsbeispiel der vorliegenden Erfindung. Nachfolgend wird ein weiterer Querschnitt der ferroelektrischen Speichereinrichtung mit der Schichtstruktur nach Fig. 8 in Übereinstimmung mit dem ersten Ausführungsbeispiel der Erfindung beschrieben. Dieser ferroelektrische Speicher enthält fol­ gendes: Ein Halbleitersubstrat 90 mit den beiden aktiven Bereichen, definiert durch eine Isolationsschicht 91, welche sich auf einem Isolationsbereich befin­ det; erste und zweite Teil-Wortleitungen 93a und 93b, die gegenüber dem Sub­ strat durch eine Gateoxidschicht 92 isoliert sind und sich auf dem aktiven Be­ reich in der ersten Richtung erstrecken; Source- und Drainbereiche 96 in Berei­ chen des Halbleitersubstrats 90, die sich an beiden Seiten der ersten und zweiten Teil-Wortleitungen 93a und 93b befinden; eine leitende Barrierenschicht 94 auf den ersten und zweiten Teil-Wortleitungen 93a und 93b, die dieselbe Größe wie die Teil-Wortleitungen aufweist; eine erste Kondensatorelektrode 95; eine erste Oxidschicht 97a auf einem Teil der Seite der ersten Kondensatorelektrode 95 so­ wie auf dem Halbleitersubstrat 90; eine ferroelektrische Schicht 99 auf der ersten Kondensatorelektrode 95; eine zweite Kondensatorelektrode 100a; eine leitende Verbindungsschicht 102a in Kontakt mit der zweiten Kondensatorelektrode 100a und mit einem der Source- und Drainbereiche 96; und erste und zweite Bitleitun­ gen 104a und 104b, die gegenüber ihren benachbarten Schichten durch zweite und dritte Oxidschichten 97b und 97c isoliert sind und sich oberhalb des aktiven Bereichs in der zweiten Richtung erstrecken, wobei diese in Kontakt stehen mit dem anderen der Source- und Drainbereiche 96. Die dritte Oxidschicht 97c ist hinreichend dick ausgebildet, um den Raum zwischen erster und zweiter Teil- Wortleitung 93a und 93b auszufüllen, was zu einem ebenerem Substrat führt.
Wie oben beschrieben, ist eine Einheits-SWL-Zelle so ausgebildet, daß ein aktiver Bereich den ferroelektrischen Kondensator FC2 enthält, dessen Elektroden mit den Transistoren T1 und T2 verbunden sind, während ein benachbarter aktiver Bereich den ferroelektrischen Kondensator FC1 enthält, dessen Elektroden mit den Transistoren T2 und T1 verbunden sind. Die ferroelektrischen Kondensato­ ren FC1 und FC2 weisen dabei denselben Aufbau auf und sind symmetrisch ange­ ordnet. Es sei angenommen, daß das Halbleitersubstrat 91 in rechteckförmige Blöcke mit längeren und kürzeren Seiten unterteilt ist. Zwischen benachbarten vier Blöcken in einem vorbestimmten Bereich des Substrats werden ein erster, ein zweiter, ein dritter und ein vierter im Uhrzeigersinn jeweils als Block A, Block B, Block A und Block B bezeichnet. Diese Vierblock-Struktur wird wiederholt im Substrat vorgesehen. Ein aktiver Bereich liegt oberhalb eines Blocks A und des benachbarten anderen Blocks A, die in Diagonalrichtung zueinander liegen. Der benachbarte andere aktive Bereich liegt oberhalb eines Blocks B horizontal als nächstes benachbart zum Block A, und der andere Block B liegt als nächstes ver­ tikal benachbart zum Block A. Diese beiden Blöcke B sind ebenfalls in Diagonal­ richtung zueinander versetzt. Die zuvor erwähnte erste Richtung steht senkrecht zur längeren Seite der Blöcke A und B, und die zweite Richtung liegt parallel zur längeren Seite der Blöcke A und B.
Ein weiteres Verfahren zur Herstellung der erfindungsgemäßen ferroelektrischen Speichereinrichtung nach dem ersten Ausführungsbeispiel der vorliegenden Er­ findung wird nachfolgend unter Bezugnahme auf die Fig. 10a bis 10q näher be­ schrieben. Entsprechend der Fig. 10a wird eine Isolationsschicht 91 in einem vor­ bestimmten Bereich auf einem Halbleitersubstrat 90 gebildet, und zwar durch ei­ nen Feldoxidationsprozeß, um aktive Bereiche zu definieren, auf denen Zellen­ transistoren und ferroelektrische Kondensatoren ausgebildet werden sollen. Ge­ mäß Fig. 10b werden zur Bildung der ersten und zweiten Teil-Wortleitungen SWL1 und SWL2, die eine SWL-Einheitszelle bilden, nacheinander auf der gesamten Oberfläche des Halbleitersubstrats 90 einschließlich der aktiven Bereiche eine Gateoxidschicht 92, eine Materialschicht 93 zur Bildung der Gates und der Wort­ leitungen, eine leitende Barrierenschicht 94 und eine erste Kondensatorelektro­ denschicht 95 aufgebracht. Diese Schichten kommen übereinander zu liegen. Die gestapelte Schichtstruktur wird dann auf photolithographischem Wege struktu­ riert, um erste und zweite Teil-Wortleitungen 93a und 93b zu erhalten. Dabei könnte die leitende Barrierenschicht 94 durch nachfolgende Wärmebehandlung oxidiert werden, wodurch sie in eine Materialschicht mit hohem spezifischem Wi­ derstand umgewandelt werden würde. Um dies zu verhindern, kommen die struk­ turierte erste Kondensatorelektrode 95 und die Materialschicht 93 zur Bildung der Gates und der Wortleitungen in Kontakt miteinander, und zwar am periphe­ ren Schaltungsbereich. Die erste Kondensatorelektrode 95 besteht vorzugsweise aus einem Metall, etwa aus Platin (Pt).
Entsprechend der Fig. 10c werden N+-Verunreinigungen in die freiliegenden akti­ ven Bereiche unter Verwendung der ersten und zweiten Teil-Wortleitungen 93a und 93b als Masken implantiert. Danach wird eine Wärmebehandlung ausge­ führt, um Source- und Drainbereiche 96 zu erhalten. Entsprechend Fig. 10d wird sodann eine dünne erste Oxidschicht 97a auf der gesamten Oberfläche des Sub­ strats ausgebildet, auf dem die ersten und zweiten Teil-Wortleitungen 93a und 93b liegen. Sodann wird gemäß Fig. 10e eine Photoresistschicht 98a auf die dünne erste Oxidschicht 97a aufgebracht, um den Raum zwischen den ersten und zwei­ ten Teil-Wortleitungen 93a und 93b auszufüllen und die Substratoberfläche zu planarisieren. Entsprechend den Fig. 10f und 10g wird die Photoresistschicht 98a über eine vorbestimmte Dicke hinweg durch einen Rückätzprozeß entfernt, und es wird ein Bereich der ersten Oxidschicht 98a, die auf der ersten Kondensator­ elektrode 95 plaziert ist, zurückgeätzt, um die erste Kondensatorelektrode 95 freizulegen. Sodann wird die Photoresistschicht 98a entfernt, wie in Fig. 10h zu erkennen ist.
Entsprechend der Fig. 10i wird eine ferroelektrische Schicht 99 auf die gesamte Oberfläche des Substrats einschließlich der freiliegenden ersten Kondensator­ elektrode 95 aufgebracht. Gemäß Fig. 10j wird ein Metall, etwa Platin (Pt) auf die ferroelektrische Schicht 99 niedergeschlagen, um eine zweite Kondensatorelek­ trodenschicht 100 zu erhalten. Gemäß Fig. 10k wird dann die zweite Kondensa­ torelektrodenschicht 100 strukturiert, um eine zweite Kondensatorelektrode 100a zu erhalten, die als Kondensatorplattenelektrode dient. Nach Fig. 10l wird eine zweite Oxidschicht 97b auf der gesamten Oberfläche des Substrats ein­ schließlich der zweiten Kondensatorelektrode 100a gebildet. Entsprechend Fig. 10m werden Teile der zweiten Oxidschicht 97b, der ferroelektrischen Schicht 99 und der ersten Oxidschicht 97a, die auf einem der Source- und Drainbereiche an beiden Seiten der ersten und zweiten Teil-Wortleitungen 93a und 93b liegen, se­ lektiv entfernt. Dadurch wird eine Kontaktöffnung 101 erhalten, über die die eine Elektrode des Kondensators in Kontakt mit einer Elektrode des Zellentransistors zu stehen kommt.
Gemäß Fig. 10n wird eine leitende Verbindungsschicht 102a auf Boden und In­ nenwand der Kontaktöffnung 101 aufgebracht und ebenso auf einen Teil der zwei­ ten Oxidschicht 97b. Gemäß Fig. 10o wird sodann eine dritte Oxidschicht 97c mit hinreichender Dicke auf die gesamte Oberfläche des Halbleitersubstrats ein­ schließlich der leitenden Verbindungsleitung 102a aufgebracht, um den Raum zwischen den ersten und zweiten Teil-Wortleitungen 93a und 93b auszufüllen. Entsprechend der Fig. 10p werden sodann Teile der dritten Oxidschicht 97c, der zweiten Oxidschicht 97b, der ferroelektrischen Schicht 99 und der ersten Oxid­ schicht 97a, die sich auf dem anderen der Source- und Drainbereiche befinden, welche an beiden Seiten der ersten und zweiten Teil-Wortleitungen 93a und 93b ausgebildet sind, selektiv entfernt, um auf diese Weise eine Kontaktöffnung 103 zu erhalten, über die die Bitleitung in Kontakt mit der anderen Elektrode des Zel­ lentransistors zu stehen kommt. Gemäß Fig. 10q wird sodann ein Metall auf die gesamte Oberfläche des Substrats einschließlich der Kontaktöffnung 103 nieder­ geschlagen und strukturiert, um erste und zweite Bitleitungen 104a und 104b zu erhalten, die in einer Richtung senkrecht zur Richtung der ersten und zweiten Teil-Wortleitungen 93a und 93b verlaufen.
Die Fig. 11 zeigt ein anderes Beispiel einer Blockunterteilung im Falle eines Lay­ outs einer ferroelektrischen Speichereinrichtung in Übereinstimmung mit einem Zweiten Ausführungsbeispiel der vorliegenden Erfindung. Bei der ferroelektri­ schen Speichereinrichtung mit den Teil-Wortleitungen gemäß dem zweiten Aus­ führungsbeispiel der vorliegenden Erfindung sind sogenannte nebengeschlosse­ ne Teil-Wortleitungen SSWL1 und SSWL2 vorhanden, die auch als Shunt-Teil- Wortleitungen bezeichnet werden können. Jede dieser nebengeschlossenen Teil- Wortleitungen ist mit einem Kondensator eines jeden ferroelektrischen Konden­ sators verbunden. Diese nebengeschlossenen Teil-Wortleitungen sind zusätzlich zu den Teil-Wortleitungen SWL1 und SWL2 vorhanden. Entsprechend der Fig. 11 können pro Einheits-SWL-Speicherzelle zwei Daten gespeichert werden. Ein Paar von Teil-Wortleitungen SWL1 und SWL2 (einschließlich der nebengeschlossenen Teil-Wortleitungen SSWL1 und SSWL2) entspricht einer Zeile und ein Paar von ersten und zweiten Bitleitungen Bit_n und Bit_n + 1 bildet zwei Spalten.
Die Einheits-SWL-Speicherzelle enthält erste und zweite Teil-Wortleitungen SWL1 und SWL2, die parallel zueinander liegen, erste und zweite nebengeschlos­ sene Teil-Wortleitungen SSWL1 und SSWL2, die von den ersten und zweiten Teil- Wortleitungen SWL1 und SWL2 jeweils abzweigen; einen ersten Transistor T1, dessen Gate mit der ersten Teil-Wortleitung SWL1 verbunden ist; einen zweiten Transistor T2, dessen Gate mit der zweiten Teil-Wortleitung SWL2 verbunden ist; eine erste Bitleitung Bit_n, die mit einer Elektrode des ersten Transistors T1 ver­ bunden ist und senkrecht zu den ersten und zweiten Teil-Wortleitungen SWL1 und SWL2 verläuft; eine zweite Bitleitung Bit_n + 1, die mit einer Elektrode des zweiten Transistors T2 verbunden ist, parallel zur ersten Bitleitung Bit_n liegt und senkrecht zu den ersten und zweiten Teil-Wortleitungen SWL1 und SWL2 verläuft; einen ersten ferroelektrischen Kondensator FC1, dessen eine Elektrode mit der anderen Elektrode des ersten Transistors T1 verbunden ist, wobei die an­ dere Elektrode des ersten ferroelektrischen Kondensators FC1 mit der zweiten nebengeschlossenen Teil-Wortleitung SSWL2 verbunden ist; und einen zweiten ferroelektrischen Kondensator FC2, dessen eine Elektrode mit der anderen Elektrode des zweiten Transistors T2 verbunden ist, wobei die andere Elektrode des zweiten ferroelektrischen Konden­ sators FC2 mit der ersten nebengeschlossenen Teil-Wortleitung SSWL1 verbun­ den ist. Dabei können die Teil-Wortleitungen und die nebengeschlossenen Teil- Wortleitungen parallel zueinander liegen.
Beim vorliegenden zweiten Ausführungsbeispiel der Erfindung liegt die Einheits- SWL-Zelle (die Basiseinheit zur Speicherung von zwei Daten) oberhalb eines Be­ reichs, der zwei Blöcke A und B bedeckt. Der Block A entspricht einem aktiven Bereich, isoliert durch die Isolationsschicht, und der Block B entspricht dem be­ nachbarten anderen aktiven Bereich. Der Block A enthält den ersten Transistor T1, den ersten ferroelektrischen Kondensator FC1, die erste Bitleitung Bit_n, den Knoten 1 (N1) und die erste nebengeschlossene Teil-Wortleitung SSWL1. Dagegen enthält der Block B den zweiten Transistor T2, den zweiten ferroelektrischen Kondensator FC2, die zweite Bitleitung Bit_n + 1, den Knoten 2 (N2) und die zweite nebengeschlossene Teil-Wortleitung SSWL2.
Nachfolgend wird der Aufbau der ferroelektrischen Speichereinrichtung nach dem zweiten Ausführungsbeispiel der vorliegenden Erfindung unter Bezugnahme auf die Fig. 12a bis 12i näher beschrieben. Diese ferroelektrische Speicherein­ richtung enthält folgendes: Ein Halbleitersubstrat 90 mit aktiven Bereichen, die durch eine Isolationsschicht 91 definiert sind, welche sich in einem vorbestimm­ ten Isolationsbereich befindet; erste und zweite Teil-Wortleitungen 93a und 93b, die gegenüber dem Substrat durch eine Gateoxidschicht 92 isoliert sind und sich oberhalb der aktiven Bereiche befinden sowie sich in einer ersten Richtung er­ strecken: Source- und Drainbereiche 96 in Bereichen des Substrats 90 an beiden Seiten der ersten und zweiten Teil-Wortleitungen 93a und 93b; eine erste Zwi­ schenpegel-Isolationsschicht 105a in einem vorbestimmten Bereich auf dem Substrat außerhalb des Bereichs für die Source- und Drainbereiche 96; erste und zweite Bitleitungen 104a und 104b, die gegenüber den benachbarten Schichten durch erste und zweite Zwischenpegel-Isolationsschichten 105a und 105b iso­ liert sind, auf den aktiven Bereichen liegen, sich in der zweiten Richtung er­ strecken und in Kontakt mit einem der Source- und Drainbereiche 96 stehen; ei­ ne erste Kondensatorelektrode 95 oberhalb der ersten und zweiten Teil-Wortlei­ tungen 93a und 93b, die eine zylindrische Form (Boden und Zylinder) aufweist und in Kontakt mit dem anderen der Source- und Drainbereiche 96 steht; eine ferroelek­ trische Schicht 99 an der inneren Wand der ersten Kondensatorelektrode 95; eine zweite Kondensatorelektrode 100, eingebracht in den Zylinder der ersten Konden­ satorelektrode 95, auf der die ferroelektrische Schicht 99 liegt; und erste und zweite nebengeschlossene Teil-Wortleitungen 109a und 109b, teilweise isoliert gegenüber der zweiten Kondensatorelektrode 100 durch eine dritte Zwischenpe­ gel-Isolationsschicht 105c, wobei die ersten und zweiten nebengeschlossenen Teil-Wortleitungen 109a und 109b in Kontakt mit einem vorbestimmten Bereich der zweiten Kondensatorelektrode 100 stehen.
Wie oben beschrieben, ist eine Einheits-SWL-Zelle so aufgebaut, daß ein aktiver Bereich den Transistor T1 und den ferroelektrischen Kondensator FC1 enthält, die jeweils eine Elektrode miteinander verbunden haben, während der benach­ barte aktive Bereich den Transistor T2 und den ferroelektrischen Kondensator FC2 enthält, die ebenfalls jeweils eine Elektrode miteinander verbunden haben. Die ferroelektrischen Kondensatoren FC1 und FC2 weisen denselben Aufbau auf und sind symmetrisch angeordnet. Es sei angenommen, daß das Halbleitersub­ strat 91 in rechteckige Blöcke mit längeren und kürzeren Seiten unterteilt ist. Zwischen benachbarten vier Blöcken, die sich in einem vorbestimmten Bereich befinden, werden der erste, der zweite, der dritte und der vierte im Uhrzeigersinn jeweils als Block A, Block B, Block A und Block B bezeichnet. Diese Vierblock- Struktur wird im Substrat wiederholt. Ein aktiver Bereich liegt dabei oberhalb ei­ nes Blocks A und des anderen Blocks A, welcher diagonal zum zuerst genannten Block A versetzt ist. Der andere aktive Bereich liegt oberhalb eines Blocks B, horizontal als nächstes zum Block A versetzt. Ferner ist der andere Block B verti­ kal als nächstes zum Block A versetzt. Auch diese beiden Blöcke B sind in Diago­ nalrichtung zueinander versetzt. Die zuvor erwähnte erste Richtung steht senk­ recht zu den längeren Seiten der Blöcke A und B, während die zweite Richtung pa­ rallel zu den längeren Seiten der Blöcke A und B liegt.
Nachfolgend wird die Herstellung der ferroelektrischen Speichereinrichtung ge­ mäß Fig. 11, die das zweite Ausführungsbeispiel der Erfindung betrifft, unter Be­ zugnahme auf die Fig. 12a bis 12i näher erläutert. Gemäß Fig. 12a wird zunächst eine Isolationsschicht 91 in einem vorbestimmten Bereich eines Halbleitersub­ strats 90 (P-Wanne) durch Feldoxidation gebildet, um aktive Bereiche zu definie­ ren, auf denen Zellentransistoren und ferroelektrische Kondensatoren ausgebildet werden können. Gemäß Fig. 12b werden erste und zweite Teil-Wortleitungen SWL1 und SWL2 zur Bildung einer SWL-Einheitszelle hergestellt, indem auf die gesamte Oberfläche des Halbleitersubstrats 90 nacheinander und aufeinander­ liegend eine Gateoxidschicht 92 und eine Polysiliciumschicht zur Bildung von Ga­ tes und Wortleitungen aufgebracht werden. Diese Schichtstruktur wird dann auf photolithographischem Wege strukturiert, um erste und zweite Teil-Wortleitun­ gen 93a und 93b zu erhalten.
Entsprechend der Fig. 12c werden sodann N+-Verunreinigungen in die freiliegen­ den aktiven Bereiche implantiert, und zwar unter Verwendung der ersten und zweiten Teil-Wortleitungen 93a und 93b als Masken. Danach wird eine Wärmebe­ handlung durchgeführt, um Source- und Drainbereiche 96 zu erhalten. Entspre­ chend der Fig. 12d wird eine erste Zwischenpegel-Isolationsschicht 105a auf die gesamte Oberfläche des Halbleitersubstrats aufgebracht, auf dem sich auch die ersten und zweiten Teil-Wortleitungen 93a und 93b befinden. Die Zwischenpegel- Isolationsschicht 105a deckt also auch diese Teil-Wortleitungen ab. Sodann wird ein Teil der ersten Zwischenpegel-Isolationsschicht 105a, der auf einem der Source- und Drainbereiche 96 liegt, selektiv entfernt, um auf diese Weise eine Bit­ leitungs-Kontaktöffnung 106 zu erhalten. Entsprechend der Fig. 12e wird sodann ein Metall zur Bildung der Bitleitungen auf die gesamte Oberfläche der ersten Zwi­ schenpegel-Isolationsschicht 105a einschließlich des Bitleitungs-Kontaktlochs 106 aufgebracht, um das Bitleitungs-Kontaktloch 106 mit Metall auszufüllen. Schließlich wird die Metallschicht zur Bildung der Bitleitungen strukturiert, so daß auf diese Weise erste und zweite Bitleitungen 104a und 104b entstehen, die in einer Richtung senkrecht zur Längsrichtung der ersten und zweiten Teil-Wortlei­ tungen 93a und 93b verlaufen.
Wie die Fig. 12f zeigt, wird eine zweite Zwischenpegel-Isolationsschicht 105b auf die gesamte Oberfläche des Substrats einschließlich der ersten und zweiten Bit­ leitungen 104a und 104b aufgebracht. Teile der zweiten Zwischenpegel-Isola­ tionsschicht 105b, der ersten Bitleitung 104a (der zweiten Bitleitung 104b im Fal­ le des Blocks B) sowie der ersten Zwischenpegel-Isolationsschicht 105 werden dann selektiv entfernt, um eine Kondensatorkontaktöffnung 107 zu erhalten. Ge­ mäß Fig. 12g werden dann eine elektrisch leitende Schicht und eine Zwischenpe­ gel-Isolationsschicht (nicht dargestellt) in dieser Reihenfolge auf die gesamte Oberfläche des Substrats einschließlich der Kondensatorkontaktöffnung 107 aufgebracht und anschließend strukturiert, so daß sie nur noch dort verbleiben, wo die Kondensatoren ausgebildet werden sollen. Sodann wird eine andere elek­ trisch leitende Schicht auf die gesamte Oberfläche des Substrats einschließlich der strukturierten Zwischenpegel-Isolationsschicht aufgebracht und zurückge­ ätzt, um im Kondensatorkontaktloch 107 begraben zu werden, wobei sie auch an den Seiten der strukturierten Zwischenpegel-Isolationsschicht in Form einer Sei­ tenwand verbleibt. Auf diese Weise wird die erste Kondensatorelektrode 95 erhal­ ten, die eine zylindrische bzw. hohlzylindrische Form aufweist. Die Form der er­ sten Kondensatorelektrode 95 ist mit anderen Worten topfartig, wobei der Boden des Topfs über einen Stopfen leitend in Kontakt mit einem der Source- und Drain­ bereiche 96 steht. Anschließend wird eine ferroelektrische Schicht 99 auf die ge­ samte Oberfläche des Substrats sowie auch auf die erste Kondensatorelektrode 95 aufgebracht, wonach eine zweite Kondensatorelektrodenschicht 100 auf der ersten Kondensatorelektrode 95 gebildet wird, derart, daß die zweite Kondensa­ torelektrodenschicht 100 im Zylinder der ersten Kondensatorelektrode begraben ist. Teile der zweiten Kondensatorelektrodenschicht 100, der ferroelektrischen Schicht 99 und der zylinderförmigen ersten Kondensatorelektrode 95 werden so­ dann über eine vorbestimmte Dicke hinweg durch einen CMP-Prozeß entfernt. Dadurch werden die Kondensatoren der Einheitszelle isoliert.
Entsprechend der Fig. 12h wird eine dritte Zwischenpegel-Isolationsschicht 105c auf die gesamte Oberfläche des Substrats aufgebracht, und ein Teil der dritten Zwischenpegel-Isolationsschicht 105c, der auf der zweiten Kondensatorelektrode 100 liegt, wird selektiv entfernt, um eine Kontaktöffnung 108 für eine nebenge­ schlossene Teil-Wortleitung zu bilden. Entsprechend Fig. 12i wird sodann eine Metallschicht auf die dritte Zwischenpegel-Isolationsschicht 105c aufgebracht, wobei gleichzeitig auch die Kontaktöffnung 108 für die nebengeschlossene Teil- Wortleitung bei diesem Vorgang mit Metall ausgefüllt wird. Die Metallschicht wird dann selektiv geätzt, um erste und zweite nebengeschlossene Teil-Wortleitungen 109a und 109b zu erhalten. Die erste nebengeschlossene Teil-Wortleitung 109a und die erste Teil-Wortleitung 93a kommen in Kontakt miteinander an einem vor­ bestimmten Punkt im Randbereich um das Zellenarray herum. Somit können sie dasselbe Signal empfangen. In ähnlicher Weise kommen die zweite nebenge­ schlossene Teil-Wortleitung 109b und die zweite Teil-Wortleitung 93b in Kontakt miteinander an einem vorbestimmten Punkt im peripheren Bereich um das Zel­ lenarray herum, so daß auch diese beiden Leitungen mit demselben Signal beaufschlagt werden können.
Ein anderes Beispiel eines Querschnitts der ferroelektrischen Speichereinrich­ tung gemäß Fig. 11 (zweites Ausführungsbeispiel der Erfindung) enthält: Ein Halbleitersubstrat 90 mit aktiven Bereichen, definiert durch eine Isolations­ schicht 91 auf einem vorbestimmten Isolationsbereich; erste und zweite Teil- Wortleitungen 93a und 93b, die gegenüber dem Substrat durch eine Gateoxid­ schicht 92 isoliert sind und sich auf den aktiven Bereichen in einer ersten Rich­ tung erstrecken; Source- und Drainbereiche 96 in Teilen des Substrats 90 an bei­ den Seiten der ersten und zweiten Teil-Wortleitungen 93a und 93b; eine erste Zwi­ schenpegel-Isolationsschicht 105a auf einem vorbestimmten Bereich des Sub­ strats außerhalb des Bereichs für die Source- und Drainbereiche 96; erste und zweite Bitleitungen 104a und 104b, die gegenüber benachbarten Schichten durch erste und zweite Zwischenpegel-Isolationsschichten 105a und 105b isoliert sind, und die sich auf den aktiven Bereichen befinden und sich in der zweiten Richtung erstrecken, wobei die ersten und zweiten Bitleitungen in Kontakt mit einem der Source- und Drainbereiche 96 stehen; eine erste Kondensatorelektrode 95 ober­ halb der ersten und zweiten Teil-Wortleitungen 93a und 93b, die in Kontakt mit dem anderen der Source- und Drainbereiche 96 steht; eine ferroelektrische Schicht 99 und eine zweite Kondensatorelektrode 100, nacheinander gebildet auf der ersten Kondensatorelektrode 95; und erste und zweite nebengeschlossene Teil-Wortleitungen 109a und 109b, bereichsweise isoliert gegenüber der zweiten Kondensatorelektrode 100 durch eine dritte Zwischenpegel-Isolationsschicht 105c, wobei die ersten und zweiten nebengeschlossenen Teil-Wortleitungen in Kontakt mit einem vorbestimmten Bereich der zweiten Kondensatorelektrode 100 stehen.
Wie oben beschrieben, ist eine SWL-Einheitszelle so aufgebaut, daß ein aktiver Bereich den Transistor T1 und den ferroelektrischen Kondensator FC1 enthält, die jeweils mit einer ihrer Elektroden miteinander verbunden sind, während der benachbarte aktive Bereich den Transistor T2 und den ferroelektrischen Konden­ sator FC2 enthält, die ebenfalls jeweils mit einer ihrer Elektroden miteinander verbunden sind. Die ferroelektrischen Kondensatoren FC1 und FC2 weisen den­ selben Aufbau auf und sind symmetrisch angeordnet. Dabei sei angenommen, daß das Halbleitersubstrat 91 in rechteckförmige Blöcke mit längeren und kürze­ ren Seiten unterteilt ist. Zwischen benachbarten vier Blöcken, die sich in einem bestimmten Bereich befinden, werden ein erster, ein zweiter, ein dritter und ein vierter im Uhrzeigersinn jeweils mit Block A, Block B, Block A und Block B be­ zeichnet. Dieser Vierblock-Struktur wird auf dem Substrat wiederholt. Ein akti­ ver Bereich liegt dabei oberhalb des einen Blocks A und des anderen Blocks A, der gegenüber dem zuerst genannten Block A diagonal verschoben ist. Der andere ak­ tive Bereich liegt oberhalb eines Blocks B, der horizontal als nächstes gegenüber dem Block A versetzt ist, während der andere Block B vertikal als nächstes gegen­ über dem Block A versetzt ist. Dabei sind auch die beiden Blöcke B in Diagonal­ richtung gegeneinander versetzt. Die zuvor erwähnte erste Richtung steht senk­ recht zu den längeren Seiten der Blöcke A und B, während die zweite Richtung pa­ rallel liegt zu den längeren Seiten der Blöcke A und B.
Ein anderer Prozeß zur Herstellung der ferroelektrischen Speichereinrichtung mit der Einheits-SWL-Zelle gemäß Fig. 11 wird nachfolgend unter Bezugnahme auf die Fig. 13a bis 13i näher beschrieben. Es handelt sich hier ebenfalls um das zweite Ausführungsbeispiel der Erfindung. Gemäß Fig. 13a wird eine Isolations­ schicht 91 auf einem vorbestimmten Bereich eines Halbleitersubstrats 90 durch Feldoxidation ausgebildet, um aktive Bereiche zu definieren, in denen Zellentran­ sistoren und ferroelektrische Kondensatoren ausgebildet werden sollen. Entspre­ chend Fig. 13b werden zur Bildung von ersten und zweiten Teil-Wortleitungen SWL1 und SWL2, die eine SWL-Einheitszelle definieren, auf der gesamten Ober­ fläche des Halbleitersubstrats 90 der Reihe nach eine Gateoxidschicht 92 und ei­ ne Polysiliciumschicht zur Bildung von Gates und Wortleitungen ausgebildet. Die Gateoxidschicht 92 und die Polysiliciumschicht werden dann auf photolithogra­ phischem Wege strukturiert, um erste und zweite Teil-Wortleitungen 93a und 93b 2u erhalten.
Gemäß Fig. 13c werden dann N+-Verunreinigungen in die freiliegenden aktiven Bereiche unter Verwendung der ersten und zweiten Teil-Wortleitungen 93a und 93b als Masken implantiert. Anschließend wird eine Wärmebehandlung ausge­ führt, um Source- und Drainbereiche 96 zu erhalten. Entsprechend Fig. 13d wird eine erste Zwischenpegel-Isolationsschicht 105a auf der gesamten Oberfläche des Substrats, auf der sich auch die ersten und zweiten Teil-Wortleitungen 93a und 93b befinden, gebildet. Ein Teil der ersten Zwischenpegel-Isolationsschicht, der oberhalb von einem der Source- und Drainbereiche 96 liegt, wird sodann se­ lektiv entfernt, um eine Bitleitungs-Kontaktöffnung 106 zu erhalten. Nach Fig. 13e wird dann ein Metall zur Bildung von Bitleitungen auf die gesamte Oberfläche der ersten Zwischenpegel-Isolationsschicht 105a einschließlich der Bitleitungs- Kontaktöffnung 106 aufgebracht, wobei das Metall in der Bitleitungs-Kontaktöff­ nung 106 begraben wird. Sodann wird die Metallschicht zur Bildung der Bitlei­ tungen strukturiert, um erste und zweite Bitleitungen 104a und 104b zu erhal­ ten, die in einer Richtung senkrecht zu den ersten und zweiten Teil-Wortleitungen 93a und 93b verlaufen.
Entspre 20420 00070 552 001000280000000200012000285912030900040 0002019922437 00004 20301chend der Fig. 13f wird eine zweite Zwischenpegel-Isolationsschicht 105b auf der gesamten Oberfläche des Substrats einschließlich der ersten und zweiten Bitleitungen 104a und 104b aufgebracht. Teile der zweiten Zwischenpegel-Isola­ tionsschicht 105b, der ersten Bitleitung 104a (der zweiten Bitleitung 104b im Fal­ le des Blocks B) und der ersten Zwischenpegel-Isolationsschicht 105 werden dann selektiv entfernt, um eine Kondensatorkontaktöffnung 107 zu erhalten. Entsprechend Fig. 13g wird dann eine erste Kondensatorelektrodenschicht 95 auf der zweiten Zwischenpegel-Isolationsschicht 105b ausgebildet, wobei diese erste Kondensatorelektrodenschicht 95 auch die Kondensatorkontaktöffnung 107 ausfüllt. Auf die erste Kondensatorelektrodenschicht 95 wird eine ferroelektri­ sche Schicht 99 aufgebracht und auf die ferroelektrische Schicht 99 eine zweite Kondensatorelektrodenschicht 100. Die zweite Kondensatorelektrodenschicht 100, die ferroelektrische Schicht 99 und die erste Kondensatorelektrodenschicht 95 werden dann anschließend strukturiert, um einen Kondensator zu bilden.
Gemäß Fig. 13h wird eine dritte Zwischenpegel-Isolationsschicht 105c auf die ge­ samte Oberfläche des Substrats aufgebracht, wobei ein Teil der dritten Zwischen­ pegel-Isolationsschicht 105c, der auf der zweiten Kondensatorelektrodenschicht 100 liegt, selektiv entfernt wird, um eine Kontaktöffnung 108 für eine nebenge­ schlossene Teil-Wortleitung zu erhalten. Sodann wird gemäß Fig. 13i eine Metall­ schicht auf die dritte Zwischenpegel-Isolationsschicht 105c aufgebracht, die auch die Kontaktöffnung 108 für die nebengeschlossene Teil-Wortleitung aus­ füllt. Die Metallschicht wird dann selektiv geätzt, um erste und zweite nebenge­ schlossene Teil-Wortleitungen 109a und 109b zu erhalten. Die erste nebenge­ schlossene Teil-Wortleitung 109a und die erste Teil-Wortleitung 93a stehen in Kontakt miteinander an einem vorbestimmten Punkt des peripheren Bereichs um das Zellenarray herum. Sie können daher dasselbe Signal empfangen. In ähnli­ cher Weise stehen die zweite nebengeschlossene Teil-Wortleitung 109b und die zweite Teil-Wortleitung 93b in Kontakt miteinander an einem vorbestimmten Punkt des peripheren Bereichs um das Zellenarray herum, so daß auch sie das­ selbe Signal empfangen können.
Die Fig. 14 zeigt ein anderes Beispiel einer Blockunterteilung im Falle eines Lay­ outs einer ferroelektrischen Speichereinrichtung nach dem dritten Ausführungs­ beispiel der vorliegenden Erfindung. Bei der ferroelektrischen Speichereinrich­ tung mit Teil-Wortleitungen gemäß dem dritten Ausführungsbeispiel der vorlie­ genden Erfindung sind zusätzlich nebengeschlossene Teil-Wortleitungen SSWL1 und SSWL2 vorhanden, die auch als Shunt-Teil-Wortleitungen bezeichnet wer­ den können. Jede der nebengeschlossenen Teil-Wortleitungen SSWL1 und SSWL2 ist mit einem Kondensator eines jeweiligen ferroelektrischen Kondensa­ tors verbunden. Gemäß Fig. 14 können pro Einheits-SWL-Speicherzelle zwei Da­ ten gespeichert werden. Ein Paar von Teil-Wortleitungen SWL1 und SWL2 (ein­ schließlich der nebengeschlossenen Teil-Wortleitungen SSWL1 und SSWL2) ent­ spricht einer Zeile, während ein Paar von ersten und zweiten Bitleitungen Bit_n und Bit_n + 1 zwei Spalten bildet.
Die Einheits-SWL-Speicherzelle enthält folgendes: Erste und zweite Teil-Wortlei­ tungen SWL1 und SWL2, die parallel zueinander liegen; erste und zweite neben­ geschlossene Teil-Wortleitungen SSWL1 und SSWL2, die von den ersten und zweiten Teil-Wortleitungen SWL1 und SWL2 jeweils abzweigen; einen ersten Transistor T1, dessen Gate mit der ersten Teil-Wortleitung SWL1 verbunden ist; einen zweiten Transistor T2, dessen Gate mit der zweiten Teil-Wortleitung SWL2 verbunden ist; eine erste Bitleitung Bit_n, die mit einer Elektrode des ersten Transistors T1 verbunden ist und in einer Richtung senkrecht zur Richtung der ersten und zweiten Teil-Wortleitungen SWL1 und SWL2 verläuft; eine zweite Bit­ leitung Bit_n + 1, die mit einer Elektrode des zweiten Transistors T2 verbunden ist und parallel zur ersten Bitleitung Bit_n liegt und senkrecht zu den ersten und zweiten Teil-Wortleitungen SWL1 und SWL2 verläuft; einen ersten unteren fer­ roelektrischen Kondensator FC1-1, dessen eine Elektrode mit einer Elektrode des ersten Transistors T1 verbunden ist und dessen andere Elektrode mit der zweiten Teil-Wortleitung SWL2 verbunden ist; einen ersten oberen ferroelektri­ schen Kondensator FC1-2, dessen eine Elektrode mit der einen Elektrode des Transistors T1 und dessen andere Elektrode mit der zweiten nebengeschlossenen Teil-Wortleitung SSWL2 verbunden ist; einen zweiten oberen ferroelektrischen Kondensator FC2-1, dessen eine Elektrode mit der einen Elektrode des Transistors T2 und dessen andere Elektrode mit der ersten nebengeschlossenen Teil-Wortleitung SSWL1 verbunden ist; und einen zweiten oberen ferroelektrischen Kondensator FC2-2, dessen eine Elektrode mit der einen Elektrode des zweiten Transistors T2 verbunden ist und dessen andere Elektrode mit der ersten Teil-Wortleitung SWL1 verbunden ist.
Bei diesem dritten Ausführungsbeispiel der Erfindung befindet sich die Einheits- SWL-Zelle (die Basiseinheit zur Speicherung zweier Daten) oberhalb eines Be­ reichs, der die beiden Blöcke A und B abdeckt. Der Block A entspricht einem akti­ ven Bereich, der durch die Isolationsschicht isoliert ist, während der Block B dem benachbarten anderen aktiven Bereich entspricht. Der Block A enthält den er­ sten Transistor T1, die zweiten unteren und oberen ferroelektrischen Kondensa­ toren FC2-1 und FC2-2, die erste Bitleitung Bit_n, den Knoten 1 (N1) und die er­ ste nebengeschlossene Teil-Wortleitung SSWL1. Dagegen enthält der Block B den zweiten Transistor T2, die ersten unteren und oberen ferroelektrischen Konden­ satoren FC1-1 und FC1-2, die zweite Bitleitung Bit_n + 1, den Knoten 2 (N2) und die zweite nebengeschlossene Teil-Wortleitung SSWL2.
Nachfolgend wird der Aufbau der ferroelektrischen Speichereinrichtung mit der zuvor erwähnten Zellenkonfiguration gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung unter Bezugnahme auf die Fig. 15a bis 15r näher be­ schrieben.
Diese ferroelektrische Speichereinrichtung nach dem dritten Ausführungsbei­ spiel enthält folgendes: Ein Halbleitersubstrat 90 mit aktiven Bereichen, defi­ niert durch eine Isolationsschicht 91 auf einem Isolationsbereich; erste und zweite Teil-Wortleitungen 93a und 93b, die gegenüber dem Substrat durch eine Gateoxidschicht 92 isoliert sind und oberhalb des aktiven Bereichs liegen und sich in einer ersten Richtung erstrecken; Source- und Drainbereiche 96 in Berei­ chen des Halbleitersubstrats 90 an beiden Seiten der jeweiligen ersten und zwei­ ten Teil-Wortleitungen 93a und 93b; eine leitfähige Barrierenschicht 94 auf den ersten und zweiten Teil-Wortleitungen 93a und 93b, die dieselbe Größe wie die Teil-Wortleitungen aufweist; eine erste Kondensatorelektrode 95; eine erste Oxidschicht 97a auf einem Teil der Seite der ersten Kondensatorelektrode 95; ei­ ne planarisierende Isolationsschicht 98, begraben zwischen den ersten und zwei­ ten Teil-Wortleitungen 93a und 93b, die dieselbe Höhe aufweist wie die erste Oxid­ schicht 97a; eine erste ferroelektrische Schicht 99a auf der ersten Kondensator­ elektrode 95; eine zweite Kondensatorelektrode 100; einen Kontaktstopfen 102 in Kontakt mit der zweiten Kondensatorelektrode 100 und mit einem der Source- und Drainbereiche 96; eine zweite ferroelektrische Schicht 99b auf der gesamten Oberfläche des Substrats einschließlich des Kontaktstopfens 102; erste und zweite nebengeschlossene Teil-Wortleitungen 109a und 109b auf der zweiten fer­ roelektrischen Schicht 99b in Übereinstimmung mit den ersten und zweiten Teil- Wortleitungen 93a und 93b; und erste und zweite Bitleitungen 104a und 104b, die gegenüber ihren benachbarten Schichten durch zweite und dritte Oxidschichten 97b und 97c isoliert sind, oberhalb des aktiven Bereichs liegen und sich in der zweiten Richtung erstrecken und die ferner in Kontakt mit dem anderen der Source- und Drainbereiche 96 stehen.
Wie oben beschrieben, ist eine Einheits-SWL-Zelle so aufgebaut, daß ein aktiver Bereich den ersten Transistor T1 sowie den zweiten unteren und den zweiten obe­ ren ferroelektrischen Kondensator FC2-1 und FC2-2 enthält, während der be­ nachbarte aktive Bereich den zweiten Transistor T2 und den ersten unteren sowie den ersten oberen ferroelektrischen Kondensator FC1-1 und FC1-2 enthält. Eine Elektrode der jeweiligen zweiten unteren und oberen ferroelektrischen Kondensa­ toren FC2-1 und FC2-2 ist jeweils mit dem zweiten Transistor T2 verbunden, wäh­ rend eine Elektrode des jeweiligen ersten unteren und ersten oberen ferroelektri­ schen Kondensators FC1-1 und FC1-2 mit dem ersten Transistor T1 verbunden ist. Dabei weisen die ersten ferroelektrischen Kondensatoren FC1-1 und FC1-2 sowie die zweiten ferroelektrischen Kondensatoren FC2-1 und FC2-2 dieselbe Konfiguration auf. Sie sind symmetrisch angeordnet.
Es sei angenommen, daß das Halbleitersubstrat 91 in rechteckförmige Blöcke mit längeren und kürzeren Seiten unterteilt ist. Zwischen benachbarten vier Blöcken, die in einem vorbestimmten Bereich plaziert sind, werden ein erster, ein zweiter, ein dritter und ein vierter im Uhrzeigersinn jeweils mit Block A, Block B, Block A und Block B benannt. Diese Vierblock-Struktur wird auf dem Substrat wieder­ holt. Ein aktiver Bereich erstreckt sich über einen Block A zum benachbarten an­ deren Block A, die diagonal zueinander versetzt sind. Der andere aktive Bereich liegt oberhalb eines Blocks B, der als nächstes horizontal zum Block A folgt. Der andere Block B liegt als nächstes vertikal zum zuerst genannten Block A. Dabei sind auch die beiden Blöcke B in Diagonalrichtung gegeneinander versetzt. Die oben beschriebene erste Richtung erstreckt sich senkrecht zu den längeren Sei­ ten der Blöcke A und B, während die genannte zweite Richtung parallel zu den län­ geren Seiten der Blöcke A und B liegt.
Nachfolgend wird die Herstellung der ferroelektrischen Speichereinrichtung nach dem dritten Ausführungsbeispiel der vorliegenden Erfindung unter Bezugnahme auf die Fig. 15a bis 15r näher beschrieben. Entsprechend der Fig. 15a wird eine Isolationsschicht 91 auf einem vorbestimmten Bereich eines Halbleitersubstrats 90 durch einen Feldoxidationsprozeß gebildet, um aktive Bereiche zu erhalten, auf denen Zellentransistoren und ferroelektrische Kondensatoren ausgebildet werden können. Gemäß Fig. 15b werden zur Bildung von ersten und zweiten Teil- Wortleitungen SWL1 und SWL2, die eine SWL-Einheitszelle definieren, auf der ge­ samten Oberfläche des Halbleitersubstrats 90 einschließlich der aktiven Berei­ che der Reihe nach aufeinanderliegend eine Gateoxidschicht 92, eine Polysilici­ umschicht 93 zur Bildung von Gates und Wortleitungen, eine leitfähige Barrie­ renschicht 94 sowie eine erste Kondensatorelektrodenschicht 95 gebildet. Diese Stapelschichtstruktur wird auf photolithographischem Wege strukturiert, um er­ ste und zweite Teil-Wortleitungen 93a und 93b zu erhalten. Die leitfähigen Barrie­ renschichten 94 könnten durch einen nachfolgenden Wärmeprozeß oxidieren, so daß sie in eine Materialschicht mit hohem spezifischem Widerstand umgewandelt werden könnten. Um dies zu verhindern, stehen die strukturierte erste Kondensa­ torelektrode 95 und die Polysiliciumschicht 93 zur Bildung der Gates und der Wortleitungen in Kontakt miteinander an einem vorbestimmten Teil des periphe­ ren Schaltungsbereichs. Die erste Kondensatorelektrode 95 besteht vorzugsweise aus einem Metall, etwa aus Platin (Pt).
Gemäß Fig. 15c werden sodann N+-Verunreinigungen in die freiliegenden aktiven Bereiche unter Verwendung der ersten und zweiten Teil-Wortleitungen 93a und 93b als Masken implantiert. Anschließend erfolgt eine Wärmebehandlung, um Source- und Drainbereiche 96 zu erhalten. Entsprechend der Fig. 15d wird eine dünne erste Oxidschicht 97a auf die gesamte Oberfläche des Substrats aufge­ bracht, auf dem sich auch die ersten und zweiten Teil-Wortleitungen 93a und 93b befinden. Sodann wird gemäß Fig. 15e eine planarisierende Isolationsschicht 98 auf der ersten Oxidschicht 97 gebildet, um den Zwischenraum zwischen den er­ sten und zweiten Teil-Wortleitungen 93a und 93b auszufüllen und die Halbleiteroberfläche zu planarisieren. Die planarisierende Isolationsschicht 98 kann z. B. aus SOG oder BPSG bestehen. Besteht gemäß Fig. 15f und 15g die planarisierende Isolationsschicht 98 aus SOG, so wird sie bei etwa 800 bis 900°C wärmebehan­ delt, so daß ihr Volumen um 20 bis 30% schrumpft. Auf diese Weise wird verhin­ dert, daß die SOG-Schicht bei nachfolgenden Wärmezyklen zu fließen beginnt, was zu einer Verschlechterung der elektrischen Eigenschaften der Einrichtung führen würde. Nach Verbesserung der Viskosität der planarisierenden Isolations­ schicht 98 wird diese über eine vorbestimmte Dicke hinweg durch einen Rückätz­ prozeß entfernt. Dabei wird auch ein Teil der ersten Oxidschicht 97a entfernt, der auf der ersten Kondensatorelektrodenschicht 95 liegt. Dadurch wird die erste Kondensatorelektrodenschicht 95 freigelegt.
Entsprechend der Fig. 15h wird sodann eine erste ferroelektrische Schicht 99a zur Bildung des unteren Kondensators auf die gesamte Oberfläche des Substrats einschließlich der freiliegenden ersten Kondensatorelektrode 95 aufgebracht. Gemäß Fig. 15i wird sodann ein Metall, etwa Platin (Pt) auf die erste ferroelektri­ sche Schicht 99a niedergeschlagen, um eine zweite Kondensatorelektroden­ schicht 100 zu bilden. Entsprechend der Fig. 15j wird dann die zweite Kondensa­ torelektrodenschicht 100 strukturiert, um eine zweite Kondensatorelektrode 100a zu bilden, die als Kondensatorplattenelektrode dient. Wie die Fig. 15k zeigt, wird dann eine zweite Oxidschicht 97b auf die gesamte Oberfläche des Substrats einschließlich der zweiten Kondensatorelektrode 100a aufgebracht. Entspre­ chend Fig. 151 werden danach Teile der zweiten Oxidschicht 97b, der ersten fer­ roelektrischen Schicht 99a, der planarisierenden Isolationsschicht 98 und der er­ sten Oxidschicht 97a, die auf einem der Source- und Drainbereiche liegen, welche sich an beiden Seiten der ersten und zweiten Teil-Wortleitungen 93a und 93b be­ finden, selektiv entfernt, um auf diese Weise eine Kontaktöffnung 101 zu erhal­ ten, über die die eine Elektrode des Kondensators in Kontakt mit der einen Elek­ trode des Zellentransistors zu stehen kommt.
Entsprechend der Fig. 15m wird sodann ein Kontaktstopfen 102 gebildet, der das Kontaktloch 101 ausfüllt. Nach Fig. 15n wird eine zweite ferroelektrische Schicht 99b auf die gesamte Oberfläche des Substrats aufgebracht und kommt auch auf dem Kontaktstopfen 102 zu liegen. Die Fig. 15o zeigt, daß danach eine Metall­ schicht zur Bildung des oberen Kondensators auf der zweiten ferroelektrischen Schicht 99b gebildet und strukturiert wird, um erste und zweite nebengeschlossene Teil-Wortleitungen 109a und 109b zu erhalten, die dieselbe Form wie die darunterliegenden Teil-Wortleitungen 93a und 93b haben. Dabei stehen die erste nebengeschlossene Teil-Wortleitung 109a und die erste Teil-Wortleitung 93a mit­ einander in Kontakt an einem vorbestimmten Punkt des peripheren Bereichs um das Zellenarray herum, so daß sie dasselbe Signal empfangen können. In ähnli­ cher Weise stehen auch die zweite nebengeschlossene Teil-Wortleitung 109b und die zweite Teil-Wortleitung 93b miteinander in Kontakt, und zwar an einem vorbe­ stimmten Punkt des peripheren Bereichs um das Zellenarray herum, so daß auch an diese beiden Leitungen dasselbe Signal angelegt werden kann.
Wie die Fig. 15p zeigt, wird eine dritte Oxidschicht 97c auf die gesamte Oberfläche des Substrats einschließlich der ersten und zweiten nebengeschlossenen Teil- Wortleitungen 109a und 109b aufgebracht. Entsprechend der Fig. 15q werden Teile der dritten Oxidschicht 97c, der zweiten ferroelektrischen Schicht 99b, der ersten ferroelektrischen Schicht 99a, der planarisierenden Isolationsschicht 98 und der ersten Oxidschicht 97a, die auf dem anderen der Source- und Drainberei­ che liegen, welche an beiden Seiten der ersten und zweiten Teil-Wortleitungen 93a und 93b vorhanden sind, selektiv entfernt, um auf diese Weise eine Kontaktöff­ nung 103 zu erhalten, über die die Bitleitung in Kontakt mit der anderen Elektro­ de des Zellentransistors zu stehen kommt. Entsprechend der Fig. 15r wird ein Me­ tall zur Bildung der Bitleitung auf die gesamte Oberfläche des Substrats ein­ schließlich der Kontaktöffnung 103 niedergeschlagen und strukturiert, um erste und zweite Bitleitungen 104a und 104b zu erhalten, die sich in einer Richtung senkrecht zur Richtung der ersten und zweiten Teil-Wortleitungen 93a und 93b erstrecken.
Die ferroelektrische Speichereinrichtung nach der vorliegenden Erfindung weist eine Reihe von Vorteilen auf. Zunächst hat die ferroelektrische Speichereinrich­ tung keine separaten Zellenplattenleitungen mehr, was ihr Layout vereinfacht und den Herstellungsprozeß erleichtert. Darüber hinaus kann die Gateelektrode des Transistors als eine Elektrode des ferroelektrischen Kondensators benutzt werden, was zu einer einfacheren Querschnittsstruktur der ferroelektrischen Speichereinrichtung führt. Ferner liegen die Transistoren und die ferroelektri­ schen Kondensatoren zur Bildung einer SWL-Einheitszelle in nur einem Block oder zwei unterschiedlichen Blöcken bei insgesamt zwei Blöcken des aktiven Be­ reichs entsprechend der Chipcharakteristik, was wiederum zu einem einfacheren Layout führt. Nach Bildung der Teil-Wortleitungen wird der zwischen ihnen lie­ gende Raum mit isolierendem Material ausgefüllt, welches anschließend rückge­ ätzt wird, so daß ein nachfolgender Prozeß zur Bildung weiterer ferroelektrischer Kondensatoren einfacher ausgeführt werden kann. Nicht zuletzt wird die obere Elektrode des Kondensators mit der Source des Transistors nach einer Wärme­ nachbehandlung des ferroelektrischen Kondensators verbunden, um eine Oxida­ tion der Metallbarrierenschicht zu verhindern, die mit der oberen Elektrode des Kondensators verbunden ist, was zu einer Verbesserung der Eigenschaften der Einrichtung führt.

Claims (34)

1. Nichtflüchtige ferroelektrische Speichereinrichtung, enthaltend:
erste und zweite Teil-Wortleitungen (93a, 93b) oberhalb von ersten und zwei­ ten und voneinander isolierten aktiven Bereichen eines Halbleitersubstrats (90), wobei sich die ersten und zweiten Teil-Wortleitungen in einer ersten Richtung er­ strecken;
Source- und Drainbereiche (96) im ersten aktiven Bereich an beiden Seiten der ersten Teil-Wortleitung (93a) sowie im zweiten aktiven Bereich an beiden Seiten der zweiten Teil-Wortleitung (93b);
eine leitfähige Barrierenschicht (94), eine erste Kondensatorelektrode (95) und eine ferroelektrische Schicht (99) in dieser Reihenfolge aufeinanderliegend auf den ersten und zweiten Teil-Wortleitungen (93a, 93b);
zwei zweite Kondensatorelektroden (100), von denen eine mit einem der Source- und Drainbereiche (96) des zweiten aktiven Bereichs verbunden ist und oberhalb der ersten Teil-Wortleitung (93a) liegt, und von denen die andere mit ei­ nem der Source- und Drainbereiche des ersten aktiven Bereichs verbunden ist und oberhalb der zweiten Teil-Wortleitung (93b) liegt; und
erste und zweite Bitleitungen (104a, 104b), die sich in einer zweiten Richtung erstrecken, die senkrecht zu den ersten und zweiten Teil-Wortleitungen (93a, 93b) verläuft, wobei die erste Bitleitung (104a) mit dem anderen der Source- und Drainbereiche (96) des ersten aktiven Bereichs verbunden ist, während die zweite Bitleitung (104b) mit dem anderen der Source- und Drainbereiche des zweiten ak­ tiven Bereichs verbunden ist.
2. Nichtflüchtige ferroelektrische Speichereinrichtung nach Anspruch 1, da­ durch gekennzeichnet, daß bei einer Unterteilung des Halbleitersubstrats (90) in rechteckförmige Blöcke mit längeren und kürzeren Seiten zwischen benach­ barten vier Blöcken, die in einem vorbestimmten Bereich plaziert sind, ein erster, ein zweiter, ein dritter und ein vierter im Uhrzeigersinn jeweils als Block A, Block B, Block A und Block B markiert sind und daß sich diese Vierblock-Struk­ tur im Substrat wiederholt, wobei der erste aktive Bereich oberhalb eines Blocks A und des anderen Blocks A ausgebildet ist, der benachbart in Diagonalrichtung liegt, und wobei der zweite aktive Bereich oberhalb eines Blocks B ausgebildet ist, der horizontal als nächstes benachbart zum Block A liegt, während der andere Block B vertikal benachbart als nächstes zum Block A liegt, wobei die beiden Blöcke B in Diagonalrichtung zueinander versetzt angeordnet sind.
3. Nichtflüchtige ferroelektrische Speichereinrichtung nach Anspruch 1, da­ durch gekennzeichnet, daß die erste Richtung senkrecht zu den längeren Seiten der Blöcke A und B steht, und daß die zweite Richtung parallel zu den längeren Seiten der Blöcke A und B verläuft.
4. Verfahren zur Herstellung einer nichtflüchtigen ferroelektrischen Spei­ chereinrichtung, mit folgenden Schritten:
  • - sequentielles Bilden einer Gateoxidschicht (92), einer Polysiliciumschicht zur Bildung von Gates und Wortleitungen, einer leitenden Barrierenschicht (94) und einer ersten Kondensatorelektrodenschicht (95) auf einem Halbleitersubstrat (90) mit ersten und zweiten aktiven Bereichen, die gegeneinander durch eine Iso­ lationsschicht (91) isoliert sind;
  • - selektives Ätzen der aufeinanderliegenden Schichten zur Bildung von ersten und zweiten Teil-Wortleitungen (93a, 93b) quer zu den ersten und zweiten aktiven Bereichen;
  • - Bilden von Source- und Drainbereichen (96) in freiliegenden Bereichen der er­ sten und zweiten aktiven Bereiche unter Verwendung der ersten und zweiten Teil- Wortleitungen (93a, 93b) als Masken, sowie sequentielles Bilden einer ersten Oxidschicht (97a) und einer planarisierenden Isolationsschicht (98) auf der ge­ samten Oberfläche des Substrats (90);
  • - Verbesserung der Viskosität der planarisierenden Isolationsschicht (98) durch Wärmebehandlung, Entfernen der planarisierenden Isolationsschicht (98) über eine vorbestimmte Dicke hinweg unter Verwendung eines Rückätzprozesses, um die erste Kondensatorelektrode (95) freizulegen, und Bildung einer ferroelek­ trischen Schicht (99) sowie daraufliegend einer zweiten Kondensatorelektroden­ schicht (100) auf der gesamten Oberfläche des Substrats;
  • - Strukturieren der zweiten Kondensatorelektrodenschicht (100) und Bilden ei­ ner zweiten Oxidschicht (97b) auf der gesamten Oberfläche des Substrats;
  • - Bildung von Kontaktöffnungen (101) zum Freilegen der Drainbereiche der er­ sten und zweiten aktiven Bereiche, Bildung eines Kontaktstopfens (102), der durch eine der Kontaktöffnungen (101) hindurch in Kontakt mit dem Drainbe­ reich des ersten aktiven Bereichs und der zweiten Kondensatorelektrodenschicht (100) steht, die oberhalb der zweiten Teil-Wortleitung (93b) liegt, und Bildung eines anderen Kontaktstopfens (102) durch die andere Kontaktöffnung (101) hin­ durch, der in Kontakt mit dem Drainbereich des zweiten aktiven Bereichs und der zweiten Kondensatorelektrodenschicht (100) zu stehen kommt, die oberhalb der ersten Teil-Wortleitung (93b) liegt; und
  • - Bildung einer dritten Oxidschicht (97c) auf der gesamten Oberfläche des Sub­ strats (90) einschließlich der Kontaktstopfen (102), Bildung von Kontaktöffnun­ gen (103) zum Freilegen der Sourcebereiche des ersten und des zweiten aktiven Bereichs und Ausbildung von ersten und zweiten Bitleitungen (104a, 104b), die sich in einer Richtung senkrecht zu den ersten und zweiten Teil-Wortleitungen (93a, 93b) erstrecken, wobei die ersten und zweiten Bitleitungen (104a, 104b) in Kontakt mit den Sourcebereichen stehen, und zwar durch die Kontaktöffnungen (103) hindurch.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die erste Teil- Wortleitung (93a) und die erste Kondensatorelektrode (95), die oberhalb der er­ sten Teil-Wortleitung liegt, miteinander an einem vorbestimmten Teil eines peri­ pheren Schaltungsbereichs verbunden sind, und daß die zweite Teil-Wortleitung (93b) und die erste Kondensatorelektrode (95), die oberhalb der zweiten Teil- Wortleitung liegt, miteinander an einem vorbestimmten Teil des peripheren Schaltungsbereichs verbunden sind.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die ersten und zweiten Kondensatorelektroden (95, 100) aus Metall bestehen, etwa aus Platin Pt.
7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die planarisie­ rende Isolationsschicht (98) zum Ausfüllen des Zwischenraums zwischen den er­ sten und zweiten Teil-Wortleitungen (93a, 93b) aus SOG oder aus BPSG besteht.
8. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Wärmebe­ handlung der planarisierenden Isolationsschicht 98 bei einer Temperatur von 800 bis 900°C ausgeführt wird, um deren Volumen um 20 bis 30% schrumpfen zu lassen, wodurch sich ihre Viskosität verbessert bzw. erhöht.
9. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Kontakt­ stopfen (102) in der Weise ausgebildet werden, daß Teile der zweiten Oxidschicht (97b), der ferroelektrischen Schicht (99), der planarisierenden Isolationsschicht (98) und der ersten Oxidschicht (97a), die sich auf den Drainbereichen der ersten und zweiten aktiven Bereiche befinden, selektiv entfernt werden, um auf diese Weise die Kontaktöffnungen (101) zu erhalten, wobei gleichzeitig ein Teil der zwei­ ten Kondensatorelektrode (100) freigelegt wird, und wobei ferner ein Material zur Bildung der Kontaktstopfen niedergeschlagen wird, um die Kontaktöffnungen (101) vollständig auszufüllen, und so strukturiert wird, daß es in Kontakt steht mit den Drainbereichen und der zweiten Kondensatorelektrode (100).
10. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Kontakt­ öffnungen (103) zur Freilegung der Sourcebereiche der ersten und zweiten aktiven Bereiche in der Weise hergestellt werden, daß die dritte Oxidschicht (97c) auf die gesamte Oberfläche des Substrats einschließlich der Kontaktstopfen (102) aufge­ bracht wird, und daß Teile der dritten Oxidschicht (97c), der zweiten Oxidschicht (97b), der ferroelektrischen Schicht (99), der planarisierenden Isolationsschicht (98) und der ersten Oxidschicht (97a), die auf den Sourcebereichen liegen, selek­ tiv entfernt werden.
11. Verfahren zur Herstellung einer nichtflüchtigen ferroelektrischen Spei­ chereinrichtung, mit folgenden Schritten:
  • - sequentielles Bilden einer Gateoxidschicht (92), einer Polysiliciumschicht zur Bildung von Gates und Wortleitungen, einer leitfähigen Barrierenschicht (94) und einer ersten Kondensatorelektrodenschicht (95) auf einem Halbleitersubstrat (90) mit ersten und zweiten aktiven Bereichen, die durch eine Isolationsschicht (91) voneinander isoliert sind;
  • - selektives Ätzen der so gestapelten Schichten, um erste und zweite Teil-Wort­ leitungen (93a, 93b) quer zu den ersten und zweiten aktiven Bereichen zu erhal­ ten;
  • - Bildung von Source- und Drainbereichen (96) in freigelegten Bereichen der er­ sten und zweiten aktiven Bereiche unter Verwendung der ersten und zweiten Teil- Wortleitungen (93a, 93b) als Masken und sequentielles Bilden einer ersten Oxid­ schicht (97a) und einer Photoresistschicht (98a) auf der gesamten Oberfläche des Substrats (90);
  • - Entfernen der Photoresistschicht (98a), die zwischen den ersten und zweiten Teil-Wortleitungen (93a, 93b) angeordnet worden ist, über eine vorbestimmte Dicke hinweg unter Verwendung eines Rückätzprozesses, Entfernen der ersten Oxidschicht (97a) zur Freilegung der ersten Kondensatorelektrode (95) und vollständiges Entfernen der verbleibenden Photoresistschicht (98a);
  • - Bildung einer ferroelektrischen Schicht (99) und daraufliegend einer zweiten Kondensatorelektrodenschicht (100) auf der gesamten Oberfläche des Substrats einschließlich der freiliegenden ersten Kondensatorelektrode (95), Strukturie­ rung der zweiten Kondensatorelektrodenschicht (100) und Bildung einer zweiten Oxidschicht (97b) auf der gesamten Oberfläche des Substrats;
  • - Bildung von Kontaktöffnungen (101) zur Freilegung der Drainbereiche des er­ sten und zweiten aktiven Bereichs, Bildung einer leitenden Verbindungsschicht (102) zur Verbindung des Drainbereichs des ersten aktiven Bereichs mit der zwei­ ten Kondensatorelektrode (100), die auf der zweiten Teil-Wortleitung (93b) liegt, durch eine der Kontaktöffnungen (101) hindurch und Bildung einer anderen lei­ tenden Verbindungsschicht (102) zur Verbindung des Drainbereichs des zweiten aktiven Bereichs mit der zweiten Kondensatorelektrode (100), die auf der ersten Teil-Wortleitung (93a) liegt, durch die andere Kontaktöffnung (101) hindurch; und
  • - Bildung einer dritten Oxidschicht (97c) auf der gesamten Oberfläche des Sub­ strats (90) einschließlich der leitenden Verbindungsschicht (102) zwecks Begra­ bung bzw. Ausfüllung des Raumes zwischen den ersten und zweiten Teil-Wortlei­ tungen (93a, 93b), Bildung von Kontaktöffnungen (103) zur Freilegung der Sourcebereiche des ersten und zweiten aktiven Bereichs und Bildung von ersten und zweiten Bitleitungen (104a, 104b) in einer Richtung senkrecht zur Richtung der ersten und zweiten Teil-Wortleitungen (93a, 93b), wobei die ersten und zwei­ ten Bitleitungen (104a, 104b) in Kontakt mit den Sourcebereichen zu stehen kom­ men, und zwar durch die Kontaktöffnungen (103) hindurch.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die erste Teil- Wortleitung (93a) und die erste Kondensatorelektrode (95), die oberhalb der er­ sten Teil-Wortleitung liegt, miteinander verbunden sind, und zwar an einem vor­ bestimmten Teil eines peripheren Schaltungsbereichs, und daß die zweite Teil- Wortleitung (93b) und die erste Kondensatorelektrode (95), die oberhalb der zwei­ ten Teil-Wortleitung angeordnet ist, miteinander verbunden sind, und zwar an ei­ nem vorbestimmten Teil des peripheren Schaltungsbereichs.
13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die ersten und zweiten Kondensatorelektroden (95, 100) aus Metall bestehen, beispielswei­ se aus Platin Pt.
14. Nichtflüchtige ferroelektrische Speichereinrichtung, enthaltend:
erste und zweite Teil-Wortleitungen (SWL1, SWL2), die parallel zueinander lie­ gen;
erste und zweite nebengeschlossene Teil-Wortleitungen (SSWL1, SSWL2), die jeweils von den ersten und zweiten Teil-Wortleitungen (SWL1, SWL2) abzweigen;
einen ersten Transistor (T1), dessen Gate mit der ersten Teil-Wortleitung (SWL1) verbunden ist;
einen zweiten Transistor (T2), dessen Gate mit der zweiten Teil-Wortleitung (SWL2) verbunden ist;
eine erste Bitleitung (Bit_n), die mit einer Elektrode des ersten Transistors (T1) verbunden ist und senkrecht zu den ersten und zweiten Teil-Wortleitungen (SWL1, SWL2) verläuft;
eine zweite Bitleitung (Bit_n + 1), die mit einer Elektrode des zweiten Transis­ tors (T2) verbunden ist, parallel zur ersten Bitleitung (Bit_n) verläuft und senk­ recht zu den ersten und zweiten Teil-Wortleitungen (SWL1, SWL2) steht;
einen ersten ferroelektrischen Kondensator (FC1), von dem eine Elektrode mit der anderen Elektrode des ersten Transistors (T1) verbunden ist, während die an­ dere Elektrode des ersten ferroelektrischen Kondensators mit der zweiten neben­ geschlossenen Teil-Wortleitung (SSWL2) verbunden ist; und
einen zweiten ferroelektrischen Kondensator (FC2), dessen eine Elektrode mit der anderen Elektrode des zweiten Transistors (T2) verbunden ist, und wobei die andere Elektrode des zweiten ferroelektrischen Kondensators mit der ersten ne­ bengeschlossenen Teil-Wortleitung (SSWL1) verbunden ist.
15. Nichtflüchtige ferroelektrische Speichereinrichtung, enthaltend:
erste und zweite Teil-Wortleitungen (93a, 93b) oberhalb von ersten und zwei­ ten aktiven Bereichen eines Halbleitersubstrats (90), die gegeneinander isoliert sind, wobei die ersten und zweiten Teil-Wortleitungen in einer ersten Richtung verlaufen;
Source- und Drainbereiche (96) im ersten aktiven Bereich an beiden Seiten der ersten Teil-Wortleitung (93a) sowie im zweiten aktiven Bereich an beiden Seiten der zweiten Teil-Wortleitung (93b);
erste und zweite Bitleitungen (104a, 104b), die gegenüber benachbarten Schichten isoliert sind und sich in einer zweiten Richtung erstrecken, die senk­ recht zur Erstreckungsrichtung der ersten und zweiten Teil-Wortleitungen (93a, 93b) verläuft, wobei die erste Bitleitung (104a) mit einem der Source- und Drainbereiche (96) des ersten aktiven Bereichs verbunden ist, und wobei die zweite Bit­ leitung (104b) mit einem der Source- und Drainbereiche (96) des zweiten aktiven Bereichs verbunden ist;
zwei erste Kondensatorelektroden (95) oberhalb der ersten und zweiten Teil- Wortleitungen (93a, 93b), wobei diese Elektroden (95) eine zylindrische Form mit Boden und Zylinder aufweisen, eine der ersten Kondensatorelektroden (95) mit dem anderen der Source- und Drainbereiche (96) des ersten aktiven Bereichs ver­ bunden ist, und wobei die andere der ersten Kondensatorelektroden (95) mit dem anderen der Source- und Drainbereiche (96) des zweiten aktiven Bereichs verbun­ den ist;
eine ferroelektrische Schicht (99) an der inneren Wand der ersten Kondensa­ torelektrode (95);
zweite Kondensatorelektroden (100) angeordnet innerhalb der ersten Konden­ satorelektroden (95); und
eine erste nebengeschlossene Teil-Wortleitung (109a) oberhalb der ersten Teil-Wortleitung (93a) und verbunden mit der zweiten Kondensatorelektrode (100) des zweiten aktiven Bereichs, sowie eine zweite nebengeschlossene Teil- Wortleitung (109b) oberhalb der zweiten Teil-Wortleitung (93b) und verbunden mit der zweiten Kondensatorelektrode (100) des ersten aktiven Bereichs.
16. Nichtflüchtige ferroelektrische Speichereinrichtung nach Anspruch 15, dadurch gekennzeichnet, daß bei Unterteilung des Halbleitersubstrats (90) in rechteckförmige Blöcke mit längeren und kürzeren Seiten zwischen benachbar­ ten vier Blöcken, die in einem vorbestimmten Bereich plaziert sind, ein erster, ein zweiter, ein dritter und ein vierter im Uhrzeigersinn jeweils mit Block A, Block B, Block A und Block B markiert werden, wobei diese Vierblock-Struktur wiederholt im Substrat vorhanden ist, wobei der erste aktive Bereich oberhalb eines Blocks A und des anderen Blocks A angeordnet ist, die in Diagonalrichtung benachbart zu­ einander versetzt sind, wobei der zweite aktive Bereich oberhalb eines Blocks B liegt, der horizontal als nächstes zum Block A angeordnet ist, und wobei ferner der andere Block B vertikal als nächstes zum genannten Block A liegt, und daß beide Blöcke B ebenfalls in Diagonalrichtung gegeneinander versetzt sind.
17. Nichtflüchtige ferroelektrische Speichereinrichtung nach Anspruch 15, dadurch gekennzeichnet, daß die erste Richtung senkrecht zu den längeren Sei­ ten der Blöcke A und B steht und daß die zweite Richtung parallel zu den längeren Seiten der Blöcke A und B verläuft.
18. Nichtflüchtige ferroelektrische Speichereinrichtung nach Anspruch 15, dadurch gekennzeichnet, daß jede erste Kondensatorelektrode (95), die mit ei­ nem der Source- und Drainbereiche (96) eines jeden ersten und zweiten aktiven Bereichs verbunden ist, eine flache Form aufweist und keine zylindrischen Teile.
19. Verfahren zur Herstellung einer nichtflüchtigen ferroelektrischen Spei­ chereinrichtung, mit folgenden Schritten:
  • - Bildung einer Gateoxidschicht (92) und einer Polysiliciumschicht zur Bildung von Gates und Wortleitungen auf einem Halbleitersubstrat (90) mit ersten und zweiten aktiven Bereichen, die durch eine Isolationsschicht (91) voneinander iso­ liert sind, und selektives Ätzen dieser Schichten zur Bildung von ersten und zwei­ ten Teil-Wortleitungen (93a, 93b) quer zu den ersten und zweiten aktiven Berei­ chen;
  • - Bildung von Source- und Drainbereichen (96) in freigelegten Teilen der aktiven Bereiche unter Verwendung der ersten und zweiten Teil-Wortleitungen (93a, 93b) als Masken, und Bildung einer ersten Zwischenpegel-Isolationsschicht (105a) auf der gesamten Oberfläche des Substrats (90);
  • - Bildung von Bitleitungs-Kontaktöffnungen (106) zum Freilegen der Sourcebe­ reiche der ersten und zweiten aktiven Bereiche, und Bildung von ersten und zwei­ ten Bitleitungen (104a, 104b) senkrecht zu den ersten und zweiten Teil-Wortlei­ tungen (93a, 93b), wobei die Bitleitungen in Kontakt mit den Sourcebereichen kommen, und zwar durch die Bitleitungs-Kontaktöffnungen (106) hindurch;
  • - Bildung einer zweiten Zwischenpegel-Isolationsschicht (105b), Bildung von Kontaktöffnungen (107) zum Freilegen der Drainbereiche der ersten und zweiten aktiven Bereiche, und Bildung von ersten Kondensatorelektroden (95) mit zylin­ drischer Form, die in Kontakt mit den Drainbereichen stehen, und zwar durch die Kontaktöffnungen (107) hindurch;
  • - Bildung einer ferroelektrischen Schicht (99) auf der gesamten Oberfläche des Substrats (90), auf der die ersten Kondensatorelektroden (95) liegen, und Bildung von zweiten Kondensatorelektroden (100), die die Zylinder der ersten Kondensa­ torelektroden ausfüllen; und
  • - Bildung einer dritten Zwischenpegel-Isolationsschicht (105c) auf der gesam­ ten Oberfläche des Substrats einschließlich der zweiten Kondensatorelektroden (100), Bildung von Kontaktöffnungen (108) zum Freilegen von Bereichen der zweiten Kondensatorelektroden (100), Bildung einer Metallschicht auf der gesamten Oberfläche des Substrats und selektives Ätzen der Metallschicht, um erste und zweite nebengeschlossene Teil-Wortleitungen (109a, 109b) zu erhalten.
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß vor Bildung der dritten Zwischenpegel-Isolationsschicht (105c) Teile der zweiten Kondensa­ torelektroden (100), der ferroelektrischen Schicht (99) und der ersten Kondensa­ torelektroden (95) mit zylindrischer Form über eine vorbestimmte Dicke hinweg entfernt werden, und zwar durch einen CMP-Prozeß, um auf diese Weise die Kon­ densatoren der Einheitszelle zu isolieren.
21. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß der Prozeß zur Bildung der ersten Kondensatorelektroden (95) folgende Schritte umfaßt:
  • - selektives Entfernen der zweiten Zwischenpegel-Isolationsschicht (105b) so­ wie der ersten und zweiten Bitleitungen (104a, 104b), die auf den Drainbereichen liegen, um Kondensator-Kontaktöffnungen (107) zu erhalten;
  • - Bildung einer leitenden Schicht und einer Zwischenpegel-Isolationsschicht auf der gesamten Oberfläche des Substrats einschließlich der Kondensator-Kon­ taktöffnungen (107) sowie Strukturierung dieser Schichten, so daß sie nur in Be­ reichen verbleiben, wo die Kondensatoren zu bilden sind; und
  • - Bildung einer weiteren leitfähigen Schicht auf der gesamten Oberfläche des Substrats einschließlich der strukturierten Zwischenpegel-Isolationsschicht so­ wie Rückätzung der weiteren leitenden Schicht, so daß sie nur an den Seiten der strukturierten Zwischenpegel-Isolationsschicht in Form einer Seitenwand ver­ bleibt.
22. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß die erste ne­ bengeschlossene Teil-Wortleitung (109a) und die erste Teil-Wortleitung (93a) in Kontakt miteinander stehen an einem vorbestimmten Punkt des peripheren Schaltungsbereichs um das Zellenarray herum, um dasselbe Signal empfangen zu können, und daß die zweite nebengeschlossene Teil-Wortleitung (109b) und die zweite Teil-Wortleitung (93b) in Kontakt zueinander stehen an einem vorbe­ stimmten Punkt des peripheren Schaltungsbereichs um das Zellenarray herum, um ebenfalls dasselbe Signal empfangen zu können.
23. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß jede erste Kondensatorelektrode (95), die mit dem Drainbereich eines jeden ersten und zwei­ ten aktiven Bereichs verbunden ist, eine flache Form aufweist und nicht den zy­ lindrischen Teil.
24. Nichtflüchtige ferroelektrische Speichereinrichtung, enthaltend:
erste und zweite Teil-Wortleitungen (SWL1, SWL2), die parallel zueinander lie­ gen;
erste und zweite nebengeschlossene Teil-Wortleitungen (SSWL1, SSWL2), die von den ersten und zweiten Teil-Wortleitungen (SWL1, SWL2) jeweils abzweigen;
einen ersten Transistor (T1), dessen Gate mit der ersten Teil-Wortleitung (SWL1) verbunden ist;
einen zweiten Transistor (T2), dessen Gate mit der zweiten Teil-Wortleitung (SWL2) verbunden ist;
eine erste Bitleitung (Bit_n), die mit einer Elektrode des ersten Transistors (T1) verbunden ist und in einer Richtung senkrecht zu den ersten und zweiten Teil- Wortleitungen (SWL1, SWL2) verläuft;
eine zweite Bitleitung (Bit_n + 1), die mit einer Elektrode des zweiten Transis­ tors (T2) verbunden ist, parallel zur ersten Bitleitung (Bit_n) liegt und senkrecht zu den ersten und zweiten Teil-Wortleitungen (SWL1, SWL2) verläuft;
einen ersten unteren ferroelektrischen Kondensator (FC1-1), von dem eine Elektrode mit der anderen Elektrode des ersten Transistors (T1) verbunden ist, und wobei die andere Elektrode des ersten unteren ferroelektrischen Kondensa­ tors mit der zweiten Teil-Wortleitung (SWL2) verbunden ist;
einen ersten oberen ferroelektrischen Kondensator (FC1-2), von dem eine Elektrode mit der anderen Elektrode des ersten Transistors (T1) verbunden ist, und wobei die andere Elektrode des ersten oberen ferroelektrischen Kondensa­ tors mit der zweiten nebengeschlossenen Teil-Wortleitung (SSWL2) verbunden ist;
einen zweiten unteren ferroelektrischen Kondensator (FC2-1), von dem eine Elektrode mit der anderen Elektrode des zweiten Transistors (T2) verbunden ist, wobei die andere Elektrode des zweiten unteren ferroelektrischen Kondensators mit der ersten Teil-Wortleitung (SWL1) verbunden ist; und
einen zweiten oberen ferroelektrischen Kondensator (FC2-2), von dem eine Elektrode mit der anderen Elektrode des zweiten Transistors (T2) verbunden ist, und wobei die andere Elektrode des zweiten oberen ferroelektrischen Kondensa­ tors mit der ersten nebengeschlossenen Teil-Wortleitung (SSWL2) verbunden ist.
25. Nichtflüchtige ferroelektrische Speichereinrichtung, enthaltend:
erste und zweite Teil-Wortleitungen (93a, 93b) oberhalb von ersten und zwei­ ten aktiven Bereichen eines Halbleitersubstrats (90), wobei die aktiven Bereiche voneinander isoliert sind und sich die ersten und zweiten Teil-Wortleitungen in einer ersten Richtung erstrecken;
Source- und Drainbereiche (96) im ersten aktiven Bereich an beiden Seiten der ersten Teil-Wortleitung (93a) sowie im zweiten aktiven Bereich an beiden Seiten der zweiten Teil-Wortleitung (93b);
eine leitende Barrierenschicht (94), eine erste Kondensatorelektrodenschicht (95) und eine erste ferroelektrische Schicht (99a) nacheinander in dieser Reihen­ folge gebildet auf den ersten und zweiten Teil-Wortleitungen (93a, 93b);
eine zweite Kondensatorelektrode (100) oberhalb der ersten Teil-Wortleitung (93a) und verbunden mit einem der Source- und Drainbereiche (96) des zweiten aktiven Bereichs, sowie eine andere zweite Kondensatorelektrode (100) oberhalb der zweiten Teil-Wortleitung (93b) und verbunden mit einem der Source- und Drainbereiche (96) des ersten aktiven Bereichs;
eine zweite ferroelektrische Schicht (99b) auf den zweiten Kondensatorelek­ troden (100);
eine erste nebengeschlossene Teil-Wortleitung (109a) oberhalb der ersten Teil-Wortleitung (93a) und verbunden mit der zweiten Kondensatorelektrode (100) auf dem zweiten aktiven Bereich, sowie eine zweite nebengeschlossene Teil- Wortleitung (109b) oberhalb der zweiten Teil-Wortleitung (93b) und verbunden mit der zweiten Kondensatorelektrode (100) auf dem ersten aktiven Bereich; und
erste und zweite Bitleitungen (104a, 104b), die sich in einer Richtung senk­ recht zur Richtung der ersten und zweiten Teil-Wortleitungen (93a, 93b) er­ strecken, wobei die erste Bitleitung (104a) mit einem der Source- und Drainberei­ che (96) des ersten aktiven Bereichs verbunden ist und die zweite Bitleitung (104b) mit einem der Source- und Drainbereiche (96) des zweiten aktiven Bereichs verbunden ist.
26. Nichtflüchtige ferroelektrische Speichereinrichtung nach Anspruch 25, dadurch gekennzeichnet, daß bei Unterteilung des Halbleitersubstrats in recht­ eckförmige Blöcke mit längeren und kürzeren Seiten zwischen benachbarten vier Blöcken, die in einem vorbestimmten Bereich plaziert sind, ein erster, ein zweiter, ein dritter und ein vierter im Uhrzeigersinn jeweils als Block A, Block B, Block A und Block B markiert sind, wobei sich diese Vierblock-Struktur auf dem Substrat wiederholt, und daß der erste aktive Bereich oberhalb eines Blocks A und des an­ deren Blocks A gebildet ist, der benachbart zu diesem in Diagonalrichtung ange­ ordnet ist, daß der zweite aktive Bereich oberhalb eines Blocks B liegt, der horizontal als nächstes zum Block A angeordnet ist, und daß der andere Block B in Vertikalrichtung als nächstes zum Block A angeordnet ist, wobei beide Blöcke B ebenfalls in Diagonalrichtung zueinander versetzt sind.
27. Nichtflüchtige ferroelektrische Speichereinrichtung nach Anspruch 25, dadurch gekennzeichnet, daß die erste Richtung senkrecht zu den längeren Sei­ ten der Blöcke A und B steht, und daß die zweite Richtung parallel zu den längeren Seiten der Blöcke A und B verläuft.
28. Verfahren zur Herstellung einer nichtflüchtigen ferroelektrischen Spei­ chereinrichtung, mit folgenden Schritten:
  • - sequentielles Bilden einer Gateoxidschicht (92), einer Polysiliciumschicht zur Bildung von Gates und Wortleitungen, einer leitenden Barrierenschicht (94) und einer ersten Kondensatorelektrodenschicht (95) in dieser Reihenfolge aufeinan­ derliegend auf einem Halbleitersubstrat (90) mit ersten und zweiten aktiven Be­ reichen, die durch eine Isolationsschicht (93) voneinander isoliert sind;
  • - selektives Ätzen der gestapelten Schichtstruktur zur Bildung von ersten und zweiten Teil-Wortleitungen (93a, 93b) quer auf den ersten und zweiten aktiven Be­ reichen;
  • - Bildung von Source- und Drainbereichen (96) in freiliegenden Teilen der er­ sten und zweiten aktiven Bereiche unter Verwendung der ersten und zweiten Teil- Wortleitungen (93a, 93b) als Masken, und sequentielles Bilden einer ersten Oxid­ schicht (97a) sowie einer planarisierenden Isolationsschicht (98) auf der gesam­ ten Oberfläche des Substrats (90);
  • - Verbesserung bzw. Erhöhung der Viskosität der planarisierenden Isolations­ schicht (98) durch Wärmebehandlung, Entfernen der planarisierenden Isola­ tionsschicht (98) über eine vorbestimmte Dicke hinweg unter Anwendung eines Rückätzprozesses, um die erste Kondensatorelektrode (95) freizulegen, und Bil­ dung einer ersten ferroelektrischen Schicht (99a) sowie daraufliegend einer zwei­ ten Kondensatorelektrodenschicht (100) auf der gesamten Oberfläche des Sub­ strats;
  • - Strukturieren der zweiten Kondensatorelektrodenschicht (100) und Bildung einer zweiten Oxidschicht (97b) auf der gesamten Oberfläche des Substrats;
  • - Bildung von Kontaktöffnungen (101) zwecks Freilegung der Drainbereiche des ersten und zweiten aktiven Bereichs, Bildung eines Kontaktstopfens (102), der durch eine der Kontaktöffnungen (101) hindurch in Kontakt mit dem Drainbe­ reich des ersten aktiven Bereichs und der zweiten Kondensatorelektrodenschicht (100) zu stehen kommt, die sich oberhalb der zweiten Teil-Wortleitung (93b) befin­ det, und Bildung eines anderen Kontaktstopfens (102), der durch die andere Kon­ taktöffnung (101) hindurch in Kontakt mit dem Drainbereich des zweiten aktiven Bereichs und der zweiten Kondensatorelektrodenschicht (100) zu stehen kommt, die sich oberhalb der ersten Teil-Wortleitung (93b) befindet;
  • - Bildung einer zweiten ferroelektrischen Schicht (99b) auf der gesamten Ober­ fläche des Substrats einschließlich der Kontaktstopfen (102), Bildung einer ober­ halb der ersten Teil-Wortleitung (93a) liegenden ersten nebengeschlossenen Teil- Wortleitung (109a), die mit der zweiten Kondensatorelektrode (100) auf dem zwei­ ten aktiven Bereich verbunden ist, und Bildung einer oberhalb der zweiten Teil- Wortleitung (93b) liegenden zweiten nebengeschlossenen Teil-Wortleitung (109b), die mit der zweiten Kondensatorelektrode (100) auf dem ersten aktiven Be­ reich verbunden ist; und
  • - Bildung einer dritten Oxidschicht (97c) auf der gesamten Oberfläche des Sub­ strats (90), Bildung von Kontaktöffnungen (103) zwecks Freilegung der Sourcebe­ reiche der ersten und zweiten aktiven Bereiche, und Bildung von ersten und zwei­ ten Bitleitungen (104a, 104b) in einer Richtung senkrecht zu den ersten und zwei­ ten Teil-Wortleitungen (93a, 93b), wobei die ersten und zweiten Bitleitungen (104a, 104b) in Kontakt mit den Sourcebereichen zu stehen kommen, und zwar durch die Kontaktöffnungen (103) hindurch.
29. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß die erste Teil- Wortleitung (93a), die erste Kondensatorelektrode (95), die sich oberhalb der er­ sten Teil-Wortleitung befindet, und die erste nebengeschlossene Teil-Wortleitung (109a) miteinander an einem vorbestimmten Teil eines peripheren Schaltungsbe­ reichs verbunden sind, und daß die zweite Teil-Wortleitung (93b), die erste Kon­ densatorelektrode (95), die oberhalb der zweiten Teil-Wortleitung angeordnet ist, und die zweite nebengeschlossene Teil-Wortleitung (109b) miteinander an einem vorbestimmten Punkt des peripheren Schaltungsbereichs verbunden sind.
30. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß die ersten und zweiten Kondensatorelektroden (95, 100) aus Metall hergestellt sind, etwa aus Platin Pt.
31. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß die planari­ sierende Isolationsschicht (98) zum Ausfüllen des Raums zwischen den ersten und zweiten Teil-Wortleitungen (93a, 93b) aus SOG oder BPSG hergestellt wird.
32. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß die planari­ sierende Isolationsschicht (98) einem Wärmebehandlungsprozeß bei einer Tem­ peratur von 800 bis 900°C ausgesetzt wird, um ihr Volumen um 20 bis 30% schrumpfen zu lassen, wodurch sich ihre Viskosität verbessert bzw. erhöht.
33. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß die Kontakt­ stopfen (102) in der Weise gebildet werden, daß Teile der zweiten Oxidschicht (97b), der ferroelektrischen Schicht (99), der planarisierenden Isolationsschicht (98) und der ersten Oxidschicht (97a), die oberhalb der Drainbereiche des ersten und zweiten aktiven Bereichs angeordnet sind, selektiv entfernt werden, um die Kontaktöffnungen (101) zu erhalten, wobei gleichzeitig ein Teil der zweiten Kon­ densatorelektrode (100) freigelegt wird, und daß ein Material zur Bildung der Kon­ taktstopfen (102) zwecks vollständiger Füllung der Kontaktöffnungen (101) so niedergeschlagen und strukturiert wird, daß es in Kontakt mit den Drainberei­ chen und der zweiten Kondensatorelektrode (100) kommt.
34. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß die Kontakt­ öffnungen (103) zur Freilegung der Sourcebereiche des ersten und zweiten akti­ ven Bereichs in der Weise hergestellt werden, daß die dritte Oxidschicht (97c) auf der gesamten Oberfläche des Substrats einschließlich der Kontaktstopfen (102) ausgebildet wird, und daß Teile der dritten Oxidschicht (97c), der zweiten Oxid­ schicht (97b), der zweiten ferroelektrischen Schicht (99b), der ersten ferroelektri­ schen Schicht (99a), der planarisierenden Isolationsschicht (98) und der ersten Oxidschicht (97a), die oberhalb der Sourcebereiche liegen, selektiv entfernt wer­ den.
DE19922437A 1998-05-15 1999-05-14 Nichtflüchtige ferroelektrische Speichereinrichtungen und Verfahren zu ihrer Herstellung Expired - Lifetime DE19922437C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980017602A KR100268888B1 (ko) 1998-05-15 1998-05-15 비휘발성 강유전체 메모리 소자

Publications (2)

Publication Number Publication Date
DE19922437A1 DE19922437A1 (de) 1999-11-25
DE19922437C2 true DE19922437C2 (de) 2003-06-12

Family

ID=19537387

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19922437A Expired - Lifetime DE19922437C2 (de) 1998-05-15 1999-05-14 Nichtflüchtige ferroelektrische Speichereinrichtungen und Verfahren zu ihrer Herstellung

Country Status (3)

Country Link
JP (1) JP3627003B2 (de)
KR (1) KR100268888B1 (de)
DE (1) DE19922437C2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100281127B1 (ko) * 1998-11-19 2001-03-02 김영환 Nand형 비휘발성 강유전체 메모리 셀 및 그를 이용한 비휘발성 강유전체 메모리 장치
KR100308125B1 (ko) * 1999-07-05 2001-11-01 김영환 불휘발성 강유전체 메모리소자 및 그 제조방법
KR100317331B1 (ko) * 1999-11-11 2001-12-24 박종섭 불휘발성 강유전체 메모리 소자 및 그 제조방법
KR100320438B1 (ko) * 1999-12-27 2002-01-15 박종섭 불휘발성 강유전체 메모리 소자 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731608A (en) * 1997-03-07 1998-03-24 Sharp Microelectronics Technology, Inc. One transistor ferroelectric memory cell and method of making the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731608A (en) * 1997-03-07 1998-03-24 Sharp Microelectronics Technology, Inc. One transistor ferroelectric memory cell and method of making the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE Journal of Solid-State Circuits, Vol. 33, No. 5, Mai 1998, S. 787-792 *

Also Published As

Publication number Publication date
KR19990085276A (ko) 1999-12-06
JPH11340439A (ja) 1999-12-10
JP3627003B2 (ja) 2005-03-09
KR100268888B1 (ko) 2000-10-16
DE19922437A1 (de) 1999-11-25

Similar Documents

Publication Publication Date Title
DE19935947B4 (de) Verfahren zum Ausbilden von Zwischenverbindungen in einem ferroelektrischen Speicherbauelement
DE4041271C2 (de) Halbleitervorrichtung mit einem ferroelektrischen Kondensator
DE3844120C2 (de) Halbleitereinrichtung mit grabenförmiger Struktur
DE4318660C2 (de) Halbleitereinrichtung und Herstellungsverfahren dafür
DE4340419C2 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit einer Isolierschicht, in der ein Kontaktloch gebildet ist
DE3922456A1 (de) Halbleiterspeichereinrichtung und verfahren zur herstellung derselben
EP0744772A1 (de) DRAM-Speicherzelle mit vertikalem Transistor und Verfahren zur Herstellung derselben
DE4210855C2 (de) Herstellungsverfahren für einen gestapelten Kondensator
DE10053962B4 (de) Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu seiner Herstellung
DE4327813C2 (de) Verfahren zur Herstellung eines DRAM's
DE10054595A1 (de) Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu seiner Herstellung
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3918924A1 (de) Halbleiterspeichereinrichtung vom gestapelten kondensatortyp und herstellungsverfahren dafuer
DE4034995A1 (de) Hochintegriertes halbleiterspeicherbauelement und verfahren zu seiner herstellung
DD299990A5 (de) Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung
DE10012198A1 (de) Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung
DE19922437C2 (de) Nichtflüchtige ferroelektrische Speichereinrichtungen und Verfahren zu ihrer Herstellung
EP0596975B1 (de) Kompakte halbleiterspeicheranordnung und verfahren zu deren herstellung
EP1709681B1 (de) Halbleiterspeicherzelle sowie zugehöriges herstellungsverfahren
EP1202333A2 (de) Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung
EP1098370A2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19929308C1 (de) Verfahren zur Herstellung einer ferroelektrischen Speicheranordnung
EP1352430B1 (de) Herstellungsverfahren für einen DRAM- oder FeRAM-Speicher mit zwei Kondensatoren pro Auswahltransistor
DE4102184A1 (de) Dynamischer schreib-/lesespeicher mit einem kondensator vom gestapelten typ und verfahren zum herstellen eines solchen
DE4001872C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
R071 Expiry of right