CN1989578B - 芯片电阻器及其制造方法 - Google Patents

Abstract

本发明公开了一种表面电极和端面电极能可靠地电连接的芯片电阻器及其制造方法，该芯片电阻器包括，形成在方形基片的相对置的两个边部，相对于沿着连结这两个边部的方向延伸的方形基片的中心线互相位于相反一侧的1对表面电极、形成在上述方形基片上与这1对表面电极电连接的电阻体、形成在上述方形基片的相对置的两个边部的端面，并与上述1对表面电极电连接的1对端面电极，其中，在上述方形基片的相对置的两个边部，在连结这两个边部的方向与上述1对表面电极相对应的位置分别形成虚设电极。

Description

芯片电阻器及其制造方法 

技术领域

本发明涉及各种电子设备所使用的芯片电阻器及其制造方法。 

背景技术

在以往的芯片电阻器(Chip Resistor)中，为了通过扩大电阻体的面积及延长电阻体的长度来提高耐脉冲(Pulse)特性等负荷特性，如图16所示，在氧化铝(Alumina)等的方形基片1的相对置的边之间，形成1对表面电极2，使得相对于连结此相对置的边的方向的方形基片1的中心线、其中之一和另一个互相处于相反侧，然后，形成与这1对表面电极2电连接的迂回曲折的电阻体3。 

如上所述的以往的芯片电阻器，由于1对表面电极2的宽度被做成约为相对置的边的长度的一半以下，因此，在形成电阻体3时，可以利用没有表面电极2的区域来形成电阻体3，由此，可以谋求电阻体3的面积的扩大和电阻体3的长度的延长，从而提高其耐脉冲特性等负荷特性。 

另外，作为与此申请的发明相关的现有技术文献信息，例如，专利文献1(日本专利公开公报特开平9-205004号)、专利文献2(日本专利公开公报特开2002-203702号)已为公知。 

在如上所述的以往的芯片电阻器中，如图17所示，利用具有介于1次分割槽4a和2次分割槽4b而被设成格子状的多个方形基片1的片状基片(sheet substrate)1a，通过印刷、溅射(Spatter)等形成多个表面电极2和电阻体3。然而，在这样一般的芯片电阻器的制造方法中，当在通过印刷、溅射等形成表面电极2或电阻体3时产生了位置偏离，如图17所示，表面电极2会偏离1次分割槽4a，即方形基片1的相对置的边，在这种状态下，若通过将片状基片1a沿着1次分割槽4a进行分割而得到多个长条状基片1b，并且如图18所示，在方形基片1的相对置的端面形成端面电极5时，会出现表面电极2和端面电极5无法电连接的问题。 

发明内容

本发明是为了解决上述以往技术所存在的问题，其目的在于提供一种即使在通过印刷、溅射等形成多个表面电极或电阻体时产生了位置偏差，表面电极和端面电极也能够可靠地进行电连接的芯片电阻器及其制造方法。 

为了达到上述目的，本发明所提供的芯片电阻器包括：形成在方形基片的相对置的两个边部，相对于沿着与该两个边部相垂直的方向延伸的方形基片的中心线互相位于相反一侧的1对表面电极；形成在上述方形基片上、与上述1对表面电极电连接的电阻体；和形成在上述方形基片的相对置的两个边部的端面、并与上述1对表面电极电连接的1对端面电极，其中，在上述方形基片的相对置的两个边部、在连结这两个边部的方向上与上述1对表面电极相对应的位置分别形成虚设电极。 

根据该结构，由于在方形基片的相对置的两个边部，在相对于沿着与连结这两个边部的方向相垂直的方向延伸的方形基片的中心线与1对表面电极相对称的位置上形成1对虚设电极，所以，在分割成多个方形基片之前的片状基片的状态下，在方形基片的相对置的两个边部所形成的表面电极和在相邻的方形基片的相对置的两个边部形成的虚设电极，介于1次分割槽而被连续地形成。由此，使用具有介于1次分割槽和2次分割槽而被设成格子状的多个方形基片的片状基片，在通过印刷、溅射等而形成多对表面电极、虚设电极或者多个电阻体时，即使表面电极的形成位置偏离，表面电极偏离1次分割槽即方形基片的相对置的两个端部，也由于与表面电极连续形成的虚设电极落在1次分割槽上，所以，当以该1次分割槽从片状基片中分割出多个长条状基片后，在长条状基片的相对置的端面形成端面电极时，可介于虚设电极而将表面电极和端面电极可靠地进行电连接。而且，由于端面电极不只是被涂敷在表面电极上，也被涂敷在虚设电极上，因此，端面电极和电极的贴紧力比端面电极和基片的贴紧力大，与只在表面电极上涂敷端面电极相比，端面电极的贴紧力可以得到提高。 

而且，本发明还提供另一种芯片电阻器，包括：在方形基片的相对置的两个边部，沿着这两个边部的延伸方向形成的1对表面电极；和形成在上述方形基片上、与这些表面电极的一部分电连接、并且接近各表面电极的其余部分的电阻体；其中，在上述方形基片上，以横跨上述各表面电极的大小形成覆盖上述电阻体的玻璃层(Glass Coat)和覆盖该玻璃层的树脂层(Resin Coat)。 

根据该结构，由于表面电极和电阻体之间被玻璃层覆盖，所以，即使表面电极由银系材料构成，也可以抑制在它们之间发生电迁移(Electrical Migration)。而且，还由于玻璃层被树脂层覆盖，所以，在制造和使用中通过该树脂层可以防止玻璃层上出现裂缝 (Crack)，从而能够更有效地抑制电迁移的发生。 

而且，本发明还提供一种芯片电阻器的制造方法，包括：使用具有隔着1次分割槽和2次分割槽而被设成格子状的多个方形基片上的片状基片，在该片状基片的方形基片的相对置的1次分割槽的内侧，相对于沿着与相对置的1次分割槽相垂直的方向延伸的方形基片的中心线、在互相相反的位置上形成1对表面电极的表面电极形成工序；在上述片状基片的方形基片的相对置的1次分割槽内侧，相对于沿着与连结相对置的1次分割槽的方向相垂直的方向延伸的方形基片的中心线与上述1对表面电极相对称的位置上形成1对虚设电极的虚设电极形成工序；在上述方形基片上形成与上述1对表面电极电连接的电阻体的电阻体形成工序；以及在沿着1次分割槽将上述片状基片进行分割而得到的长条状基片的相对置的端面上、形成与上述1对表面电极电连接的端面电极的端面电极形成工序，其中，上述表面电极形成工序和上述虚设电极形成工序同时进行，以使表面电极和虚设电极隔着1次分割槽而分别与相邻的方形基片中的虚设电极和表面电极电连接。 

根据该制造方法，由于包括在上述片状基片的方形基片的相对置的1次分割槽的内侧，相对于沿着与连结相对置的1次分割槽的方向相垂直的方向延伸的方形基片的中心线、在与上述1对表面电极相对称的位置上形成1对虚设电极的工序，并且上述表面电极和虚设电极同时形成，使表面电极和虚设电极介于1次分割槽而分别与相邻的方形基片中的虚设电极和表面电极电连接，所以，在分割成多个方形基片之前的片状基片的状态下，在片状基片的方形基片的相对置的1次分割槽的内侧所形成的表面电极、和在相邻的方形基片的相对置的1次分割槽的内侧所形成的虚设电极，介于1次分割槽而被连续地形成。由此，使用具有介于1次分割槽和2次分割槽而被设成格子状的多个方形基片上的片状基片，在通过印刷、溅射等而形成多对表面电极、虚设电极或者多个电阻体时，即使表面电极的形成位置偏离，表面电极偏离1次分割槽，也由于与表面电极连续形成的虚设电极落在1次分割槽上，所以，当以该1次分割槽从片状基片中分割出多个长条状基片后，在长条状基片的相对置的端面形成端面电极时，可介于虚设电极而将表面电极和端面电极可靠地进行电连接。而且，由于端面电极不只是被涂敷在表面电极上，也被涂敷在虚设电极上，因此，端面电极和电极的贴紧力比端面电极和基片的贴紧力大，与只在表面电极上涂敷端面电极相比较，端面电极的贴紧力可以得到提高。 

而且，本发明还提供另一种芯片电阻器的制造方法，包括：使用具有隔着1次分割槽和2次分割槽而被设成格子状的多个方形基片上的片状基片，通过在横跨该片状基片的1次分割槽的区域形成电极，在片状基片的方形基片的相对置的1次分割槽的内侧，形成沿着1次分割槽延伸的1对表面电极的工序；在上述方形基片上形成与上述1对表面电极的一部分 电连接、并接近各表面电极的其他部分的电阻体的工序；在上述片状基片的方形基片上，以横跨上述各表面电极的大小形成覆盖上述电阻体的玻璃层和覆盖该玻璃层的树脂层的工序；以及在沿着1次分割槽将上述片状基片分割而得到的长条状基片的相对置的端面上、形成与上述1对表面电极电连接的端面电极的工序。 

根据该制造方法，由于表面电极和电阻体之间被玻璃层覆盖，因此，即使表面电极由银系材料构成，也可以抑制在它们之间发生电迁移。而且，还由于玻璃层被树脂层覆盖，所以，在制造和使用中通过该树脂层可以防止玻璃层上出现裂缝，从而能够更有效地抑制电迁移的发生。 

附图说明

图1是本发明的第一实施例的芯片电阻器的俯视图。 

图2是在该芯片电阻器的制造过程中所使用的片状基片的俯视图。 

图3是在该芯片电阻器的制造过程中产生了表面电极的印刷偏差时的片状基片的俯视图。 

图4是从图3的状态分割成的单片基片的俯视图。 

图5(a)、(b)是表示该芯片电阻器的电阻体的其他的图案例的俯视图。 

图6是本发明的第一实施例的芯片电阻器的变形例的俯视图。 

图7是本发明的第二实施例的芯片电阻器的俯视图。 

图8是在该芯片电阻器的制造过程中所使用的片状基片的俯视图。 

图9是在该芯片电阻器的制造过程中产生了表面电极的印刷偏差时的片状基片的俯视图。 

图10是从图9的状态分割成的单片基片的俯视图。 

图11(a)、(b)是表示该芯片电阻器中的电阻体的其他的图案例的俯视图。 

图12是本发明的第二实施例中的芯片电阻器的变形例的俯视图。 

图13是本发明的第三实施例的芯片电阻器的俯视图。 

图14是在该芯片电阻器的制造过程中所使用的片状基片的俯视图。 

图15(a)、(b)、(c)是本发明的第三实施例中的芯片电阻器的变形例的俯视图。 

图16是以往的芯片电阻器的俯视图。 

图17是在该芯片电阻器的制造过程中产生了表面电极的印刷偏差时的片状基片的俯视图。

图18是从图14状态中分割成的单片基片的俯视图。 

具体实施方式

(第一实施例) 

以下，对本发明的第一实施例进行说明。 

图1是本发明的第一实施例的芯片电阻器的俯视图。 

在图1中，11是由氧化铝构成的方形基片，该方形基片11的平面形状为长方形。12是形成在上述方形基片11的表面的相对置的两个边部，相对于连结方形基片11的相对置的两个边部的方向、即方形基片11的较长方向的中心线互相位于相反一侧的1对表面电极，这对表面电极12，通过用以银为主要成分的电极糊剂(Electrode Paste)进行丝网印刷(Screen Print)，经850℃烧结而成。13是在上述方形基片11表面的相对置的两个边部，相对于与连结上述方形基片11的相对置的两个边部的方向相垂直的方向，即方形基片11的较短方向的中心线、与上述1对表面电极12相对称的位置上所形成的1对虚设电极(DummyElectrode)，这对虚设电极13与上述1对表面电极12的宽度和长度相同，并且与上述1对表面电极12同时，通过用以银为主要成分的电极糊剂进行丝网印刷，经850℃烧结而成。14是在方形基片11的表面形成的、横跨上述1对表面电极12之间、并与其电连接的电阻体，该电阻体14，通过用以氧化钌(Oxidation Ruthenium)为主要成分的电阻糊剂进行丝网印刷，经850℃烧结而成。上述电阻体14，具有迂回曲折部15，蜿蜒曲折地横跨在上述1对表面电极12之间。16是形成在上述方形基片11表面的相对置的两个边部的端面、与上述1对表面电极12及1对虚设电极13电连接的1对端面电极，这对端面电极16，通过用含有银和环氧树脂的端面电极材料进行涂覆，在200℃时硬化而形成。 

图2所示意的是上述本发明的第一实施例中的芯片电阻器的制造过程中所使用的片状基片的俯视图。 

图2所示的片状基片11a，通过在其单面或者双面，以格子状形成多条用于分割成长条状基片的1次分割槽11b和用于分割成单片状基片的2次分割槽11c，从而具有介于该1次分割槽11b和2次分割槽11c而被设成格子状的多个方形基片11。 

下面，参照图2对本发明第一实施例的芯片电阻器的制造方法进行说明。 

首先，在图2所示的片状基片11a的方形基片11的相对置的1次分割槽11b的内侧，相对于与连结方形基片11的相对置的1次分割槽11b的方向、即与方形基片11的较长方向相垂直的方向、也就是方形基片11的较短方向的中心线、在对称的位置上，通过用以银为主要 成分的电极糊剂进行丝网印刷，并经850℃烧结而同时形成1对表面电极12和1对虚设电极13。此时，上述1对表面电极12被形成在相对于连结方形基片11的相对置的1次分割槽11b的方向，即方形基片11的较长方向的中心线互相位于相反一侧的位置上，而上述1对虚设电极13也被形成在相对于连结方形基片11的相对置的1次分割槽11b的方向，即方形基片11的较长方向的中心线互相位于相反一侧的位置。由此，在该片状基片11a的状态下，如图2所示，在片状基片11a的方形基片11的相对置的1次分割槽11b的内侧所形成的表面电极12和在相邻的方形基片11的相对置的1次分割槽11b的内侧所形成的虚设电极13，介于1次分割槽11b而被连续地形成，并可电连接。 

其次，在方形基片11的表面，通过用氧化钌系的电阻糊剂进行丝网印刷，并经850℃烧结而形成具有迂回曲折部15的指定形状的电阻体14，使其横跨上述1对表面电极12之间，并可电连接。 

另外，在电阻体14上形成迂回曲折部15，也可以通过在方形基片11上形成了电阻体14之后实施激光(Laser)加工，在电阻体14上形成调整槽(Trimming Groove)来进行。 

其次，形成含有玻璃的第1保护膜，覆盖上述电阻体14的全部(未图示)，之后，介于第1保护膜(未图示)，用激光加工对电阻体14施加调整槽来进行电阻体14的电阻值修正。该电阻值修正是通过边进行4端子电阻值测量边用激光加工在电阻体14上施加调整槽而进行的。此时，在上述发明的第一实施例中，通过同时形成1对表面电极12和1对虚设电极13，在片状基片11a的方形基片11的相对置的1次分割槽11b的内侧所形成的表面电极12和在相邻的方形基片11的相对置的1次分割槽的内侧所形成的虚设电极13，可介于1次分割槽11b而被连续地形成，并且电连接，因此，在图2的状态下，由于可使4端子电阻值测量端子与1对表面电极12和1对虚设电极13接触来进行电阻值测量，所以4端子电阻值测量端子的接触面积也取得较大，由此，可获得能够可靠地进行4端子电阻值测量的效果。 

其次，通过丝网印刷形成含有环氧树脂的第2保护膜，覆盖上述第1保护膜(未图示)的全部和表面电极12的一部分(未图示)。 

其次，通过将片状基片11a沿着1次分割槽11b进行分割而分割出多个长条状基片11d，然后，在该长条状基片11d的端面涂敷含有银和环氧树脂的端面电极材料，形成与上述表面电极12及虚设电极13电连接的端面电极16。 

其次，通过将上述长条状基片11d沿着2次分割槽11c进行分割而分割出如图1所示的单片基片11e，然后，通过在该单片基片11e的端面电极16上实施镀镍(Nickel)(未图示)和镀锡(Tinning)(未图示)，即可以制造出如图1所示的那样的芯片电阻器。

在如上所述的本发明的第一实施例中，由于在上述片状基片11a的方形基片11的相对置的1次分割槽11b的内侧，相对于与连结上述方形基片11的相对置的1次分割槽11b的方向、即方形基片11的较长方向相垂直的方向、也就是方形基片11的较短方向的中心线，与上述1对表面电极12相对称的位置上形成1对虚设电极13，并且上述表面电极12和虚设电极13同时形成，使介于1次分割槽11b而分别与相邻的方形基片11中的虚设电极13和表面电极12电连接，因此，在分割成多个方形基片11之前的片状基片11a的状态下，在片状基片11a的方形基片11的相对置的1次分割槽11b的内侧所形成的表面电极12和在相邻的方形基片11的相对置的1次分割槽11b的内侧所形成的虚设电极13，介于1次分割槽11b而被连续地形成。由此，使用具有介于1次分割槽11b和2次分割槽11c而被设成格子状的多个方形基片11的片状基片11a，在通过丝网印刷形成多对表面电极12、虚设电极13、或者多个电阻体14时，例如，如图3所示，即使表面电极12的印刷位置偏离，表面电极12偏离1次分割槽11b，也由于与表面电极12连续形成的虚设电极13落在1次分割槽11b上，所以，当用该1次分割槽11b从片状基片11a中分割出多个长条状基片11d后，在长条状基片11d的相对置的端面形成端面电极16时，如图4所示，可获得介于虚设电极13而将表面电极12和端面电极16可靠地进行电连接的效果。 

而且，由于表面电极12和虚设电极13介于1次分割槽11b而连续地形成，所以在进行电阻体14的电阻值测量时，4端子电阻值测量端子的接触面积可取得较大，因此，可获得能够可靠地进行4端子电阻值测量的效果。 

图5(a)、(b)所示意的是上述本发明的第一实施例所示的芯片电阻器的电阻体14的其他的图案例。如图5(a)所示，电阻体14并不一定非得要有迂回曲折部15，而且，如图5(b)所示，迂回曲折部15的形状也可能有多种。 

另外，在上述本发明的第一实施例中，是在形成表面电极12、虚设电极13时，用以银为主要成分的电极糊剂进行丝网印刷，经850℃烧结而成，而在形成电阻体14时，用氧化钌系的电阻糊剂进行丝网印刷，经850℃烧结而成，但是，这些表面电极12、虚设电极13、电阻体14的形成方法并不只限定于此，也可用由溅射等构成的金属薄膜形成表面电极12、虚设电极13、电阻体14，在这种情况下，也能获得与上述本发明的第一实施例同样的效果。 

图6是本发明的第一实施例的芯片电阻器的变形例的俯视图。此图6与上述本发明的第一实施例中的图1的不同点在于，将1对表面电极12形成在方形基片11的表面的相对置的两个边部，相对于连结方形基片11相对置的两个边部的方向、即方形基片11的较短方向的中心线互相位于相反一侧，并且将1对虚设电极13形成在方形基片11的表面的相对置的两个 边部，相对于与连结方形基片11的相对置的两个边部的方向相垂直的方向、即方形基片11的较长方向的中心线，与上述1对表面电极12相对称的位置上，然后形成电阻体14，使其横跨上述1对表面电极12之间、且被电连接，进而，在上述方形基片11的表面的相对置的两个边部的端面形成1对端面电极16，使上述1对表面电极12及1对虚设电极13电连接。该变形例也能获得与上述本发明的第一实施例同样的效果。 

(第二实施例) 

以下，对本发明的第二实施例进行说明。 

图7是本发明的第二实施例的芯片电阻器的俯视图。 

在图7中，21是由氧化铝构成的方形基片，该方形基片21的平面形状为长方形。22是形成在上述方形基片21表面的相对置的两个边部，相对于连结方形基片21的相对置的两个边部的方向、即方形基片21的较长方向的中心线互相位于相反一侧的1对表面电极，这对表面电极22，通过用以银为主要成分的电极糊剂进行丝网印刷，经850℃烧结而成。23是在上述方形基片21表面的相对置的两个边部，相对于与连结上述方形基片21的相对置的两个边部的方向，即方形基片21的较长方向相垂直的方向、也就是方形基片21的较短方向的中心线与上述1对表面电极22相对称的位置上形成的1对虚设电极，这对虚设电极23，其宽度与上述1对表面电极22的宽度相同，且其长度与上述1对表面电极22的长度相比缩短，构成比1对表面电极22小的形状，并且与上述1对表面电极22同时用以银为主要成分的电极糊剂进行丝网印刷，经850℃烧结而成。为此，上述1对表面电极22的每个，在方形基片21的较长方向比上述各虚设电极23更伸出到内侧。24是在方形基片21的表面形成的、横跨上述1对表面电极22之间、并与其电连接的电阻体，该电阻体24，通过用以氧化钌为主要成分的电阻糊剂进行丝网印刷，经850℃烧结而成。上述电阻体24，具有迂回曲折部25，蜿蜒曲折地横跨在上述1对表面电极22之间。26是形成在上述方形基片21表面的相对置的两个边部的端面、与上述1对表面电极22及1对虚设电极23电连接的1对端面电极，这对端面电极26，通过用含有银和环氧树脂的端面电极材料进行涂覆，在200℃时硬化而形成。并且，这对端面电极26，通过形成至方形基片21上表面的两端部，可覆盖其形状比1对表面电极22还小的1对虚设电极23。而且，端面电极26覆盖虚设电极23的实质上全部，例如，90～100％是最理想的。 

图8所示意的是在上述本发明的第二实施例的芯片电阻器的制造过程中所采用的片状基片的俯视图。

图8所示的片状基片21a，通过在其单面或者双面，以格子状形成多条用于分割成长条状基片的1次分割槽21b和用于分割成单片状基片的2次分割槽21c，从具有介于该1次分割槽21b和2次分割槽21c而被设成格子状的多个方形基片21。 

下面，参照图8对本发明第二实施例中的芯片电阻器的制造方法进行说明。 

首先，在图8所示的片状基片21a的方形基片21的相对置的1次分割槽21b的内侧，相对于与连结方形基片21的相对置的1次分割槽21b的方向、即方形基片21的较长方向相垂直的方向、也就是方形基片21的较短方向的中心线，在对称的位置上，通过用以银为主要成分的电极糊剂进行丝网印刷，并经850℃烧结而同时形成1对表面电极22和1对虚设电极23。此时，上述1对表面电极22被形成在相对于连结方形基片21的相对置的1次分割槽21b的方向，即方形基片21的较长方向的中心线互相位于相反一侧的位置上，而上述1对虚设电极23也被形成在相对于连结方形基片21的相对置的1次分割槽21b的方向，即方形基片21的较长方向的中心线互相处于相反一侧的位置上。由此，在该片状基片21a的状态下，如图8所示，在片状基片21a方形基片21的相对置的1次分割槽21b的内侧所形成的表面电极22和在相邻的方形基片21的相对置的1次分割槽的内侧所形成的虚设电极23，介于1次分割槽21b而被连续地形成，并可电连接。 

其次，在方形基片21的表面，通过用氧化钌系的电阻糊剂进行丝网印刷，并经850℃烧结而形成具有迂回曲折部25的指定形状的电阻体24，使其横跨上述1对表面电极22之间，并可电连接。 

接着，形成含有玻璃的第1保护膜，覆盖上述电阻体24的全部(未图示)，之后，介于第1保护膜(未图示)，用激光加工对电阻体24施加调整槽来进行电阻体24的电阻值修正。该电阻值修正是通过边进行4端子电阻值测量边用激光加工在电阻体24上施加调整槽而进行的。此时，在上述发明的第二实施例中，通过同时形成1对表面电极22和1对虚设电极23，在片状基片21a的方形基片21的相对置的1次分割槽21b的内侧所形成的表面电极22和在相邻的方形基片21的相对置的1次分割槽21b的内侧所形成的虚设电极23，可介于1次分割槽21b而被连续地形成，并且电连接，因此，在图8的状态下，4端子电阻值测量端子的接触面积也可取得较大，由此，可获得能够可靠地进行4端子电阻值测量的效果。 

其次，通过丝网印刷形成含有环氧树脂的第2保护膜，覆盖上述第1保护膜(未图示)的全部和表面电极22的一部分(未图示)。 

其次，通过将片状基片21a沿着1次分割槽21b进行分割而分割出多个长条状基片21d，然后，在该长条状基片21d的端面涂敷含有银和环氧树脂的端面电极材料，形成与上述表 面电极22及虚设电极23电连接的端面电极26。此时，端面电极26，通过向长条状基片21b上表面的两端部卷起而形成，实质上可覆盖其形状比1对表面电极22小的1对虚设电极23的全部。 

其次，通过将上述长条状基片21d沿着2次分割槽21c进行分割而分割出如图7所示的单片基片21e，然后，通过在该单片基片21e的端面电极26上实施镀镍(未图示)和镀锡(未图示)，即可以制造出像图7所示的那样的芯片电阻器。 

在如上所述的本发明的第二实施例中，由于在上述片状基片21a的方形基片21的相对置的1次分割槽21b的内侧，相对于与连结上述方形基片21的相对置的1次分割槽21b的方向，即方形基片21的较长方向相垂直的方向，也就是方形基片21的较短方向的中心线、与上述1对表面电极22相对称的位置上形成1对虚设电极23，并且上述表面电极22和虚设电极23同时形成，使介于1次分割槽21b而分别与相邻的方形基片21中的虚设电极23和表面电极22电连接，因此，在分割成多个方形基片21之前的片状基片21a的状态下，在片状基片11a的方形基片21的相对置的1次分割槽21b的内侧所形成的表面电极22和在相邻的方形基片21的相对置的1次分割槽21b的内侧所形成的虚设电极23，介于1次分割槽21b而被连续地形成。由此，使用具有介于1次分割槽21b和2次分割槽21c而被设成格子状的多个方形基片21的片状基片21a，在采用丝网印刷形成多对表面电极22、虚设电极23、或者多个电阻体24时，例如，如图9所示，即使表面电极22的印刷位置偏离，表面电极22偏离了1次分割槽21b，也由于与表面电极22连续形成的虚设电极23落在1次分割槽21b上，所以，当用该1次分割槽21b从片状基片21a中分割出多个长条状基片21d后，在长条状基片21d的相对置的端面形成端面电极26时，如图10所示，可获得介于虚设电极23而将表面电极22和端面电极26可靠地进行电连接的效果。 

而且，在上述本发明的第二实施例中，由于表面电极22和虚设电极23介于1次分割槽21b而被连续地形成，所以在进行电阻体24的电阻值测量时，4端子电阻值测量端子的接触面积可取得较大，因此，可获得能够可靠地进行4端子电阻值测量的效果。 

而且，在上述本发明的第二实施例中，由于上述虚设电极23的形状比表面电极22小，即宽度与表面电极22相同，而长度比表面电极22短，所以，可确保电阻体24的面积和电阻体24的长度增大虚设电极23的形状变小的那部分，由此，可获得提高耐脉冲特性等的负荷特性的效果。 

而且，在上述本发明的第二实施例中，由于其形状比表面电极22小的虚设电极23实质上全部被向长条状基片21b上表面的两端部卷起而形成的端面电极26覆盖，所以，上述虚 设电极23被隐蔽起来，由此，可获得在检查等时不会出现检查装置把虚设电极23误认为是表面电极22的效果。 

图11(a)、(b)所示意的是上述本发明的第二实施例所示的芯片电阻器的电阻体24的其他的图案例。如图11(a)所示，电阻体24并不一定非得要有迂回曲折部25，再如图11(b)所示，迂回曲折部25的形状也可有多种。 

而且，在上述本发明的第二实施例中，采用了为了使虚设电极23的形状比表面电极22小，而让虚设电极23的宽度与表面电极22的宽度相同、长度比表面电极22的长度短的其形状比表面电极22小的虚设电极23，但并不仅仅局限于此，除此以外，例如在采用不仅仅是长度比表面电极22的长度短，而且宽度也比表面电极22的宽度要窄的虚设电极23时，也能得到与上述本发明的第二实施例同样的效果。 

而且，在上述本发明的第二实施例中，虽然在形成表面电极22、虚设电极23时，用以银为主要成分的电极糊剂进行丝网印刷，经850℃烧结而成，而在形成电阻体24时，用氧化钌系的电阻糊剂进行丝网印刷，经850℃烧结而成，但是，这些表面电极22、虚设电极23、电阻体24的形成方法并不只限定于此，也可用由溅射等构成的金属薄膜形成表面电极22、虚设电极23、电阻体24，在这种情况下也同样能获得与上述本发明第二实施例同样的效果。 

图12是本发明的第二实施例的芯片电阻器的变形例的俯视图。图12与上述本发明的第二实施例中的图7的不同点在于，将1对表面电极22形成在方形基片21的表面的相对置的两个边部，相对于连结方形基片21的相对置的两个边部方向、即方形基片21的较短方向的中心线互相位于相反一侧，并且将1对虚设电极23形成在方形基片21的表面的相对置的两个边部，相对于与连结方形基片21的相对置的两个边部的方向相垂直的方向、即方形基片21的较长方向的中心线，与上述1对表面电极22相对称的位置上，然后形成电阻体24，使其横跨上述1对表面电极22之间、且被电连接，进而，在上述方形基片21的表面的相对置的两个边部的端面形成1对端面电极26，使上述1对表面电极22及1对虚设电极23电连接。该变形例也能获得与上述本发明的第二实施例同样的效果。 

(第三实施例) 

以下，对本发明的第三实施例进行说明。 

图13是本发明的第三实施例的芯片电阻器的俯视图。 

在图13中，31是由氧化铝构成的方形基片，该方形基片31的平面形状为长方形。32 是在上述方形基片31的表面的相对置的两个边部，沿着这两个边部的延伸方向、即方形基片31的较短方向形成的1对表面电极，这对表面电极32，通过用以银为主要成分的电极糊剂进行丝网印刷，经850℃烧结而成。34是在方形基片31的表面形成的、横跨上述1对表面电极32之间、并与其电连接的电阻体，该电阻体34，通过用以氧化钌为主要成分的电阻糊剂进行丝网印刷，经850℃烧结而成。上述电阻体34，具有迂回曲折部35，蜿蜒曲折地横跨在上述1对表面电极的一部分的彼此之间、即位于方形基片31的对角方向的部分的彼此之间，迂回曲折部35具有电位差，接近上述表面电极32的另一部分、即除了位于上述对角方向的那部分的一部分。37是以横跨上述1对表面电极32的大小覆盖上述电阻体34的玻璃层，该玻璃层37，通过用硼硅酸铅系的玻璃糊剂(Glass Paste)进行丝网印刷，经600～850℃烧结而成。即玻璃层37一直覆盖到1对表面电极的内侧的端部。36是形成在上述方形基片31表面的相对置的两个边部的端面、与上述1对表面电极32电连接的1对端面电极，这对端面电极36，通过用含有银和环氧树脂的端面电极材料进行涂覆，在200℃时硬化而形成。 

图14所示意的是在上述本发明的第三实施例的芯片电阻器的制造过程中所使用的片状基片的俯视图。 

图14所示的片状基片31a，通过在其单面或者双面，以格子状形成多条用于分割成长条状基片的1次分割槽31b和用于分割成单片状基片的2次分割槽31c，从而具有介于该1次分割槽31b和2次分割槽31c而被设成格子状的多个方形基片31。 

下面，参照图14对本发明第三实施例中的芯片电阻器的制造方法进行说明。 

首先，在横跨图14所示的片状基片31a的1次分割槽31b的区域，通过用以银为主要成分的电极糊剂进行丝网印刷，经850℃烧结，在片状基片31a的方形基片31的相对置的1次分割槽31b的内侧，形成沿着1次分割槽31b延伸的1对表面电极32。 

其次，在方形基片31的表面，通过用氧化钌系的电阻糊剂进行丝网印刷，并经850℃烧结而形成具有迂回曲折部35的指定形状的电阻体34，使该电阻体34横跨上述1对表面电极32的对角方向，并可电连接。 

其次，用硼硅酸铅系的玻璃糊剂进行丝网印刷，经600～850℃烧结而形成玻璃层37，使其既覆盖上述电阻体34的全部，又以表面电极32的幅宽覆盖上述1对表面电极32在方形基片31上的内侧端部，然后，通过丝网印刷形成含有环氧树脂的树脂层，覆盖整个上述玻璃层37(未图示)。 

其次，通过将片状基片31a沿着1次分割槽31b进行分割而分割出多个长条状基片31d， 然后，在该长条状基片31d的端面涂敷含有银和环氧树脂的端面电极材料，形成与上述表面电极32电连接的端面电极36。 

其次，通过将上述长条状基片31d沿着2次分割槽31c进行分割而分割出如图13所示的单片基片31e，然后，通过在该单片基片31e的端面电极36的表面上镀镍(未图示)和镀锡(未图示)，即可以制造出如图13所示那样的芯片电阻器。 

在如上所述的本发明的第三实施例中，由于在方形基片31的相对置的两个边部，沿着这两个边部的延伸方向形成1对表面电极，因此，在分割成多个方形基片31之前的片状基片31a的状态下，在方形基片31的相对置的两个边部所形成的表面电极32，介于1次分割槽31b而被连续地形成。由此，使用具有介于1次分割槽31b和2次分割槽31c而被设成格子状的多个方形基片31上的片状基片31a，在通过印刷或溅射等形成多对表面电极32或多个电阻体34时，即使表面电极32的形成位置偏离了正常的位置，也由于表面电极32落在1次分割槽31b上，所以，当用该1次分割槽31b从片状基片31a中分割出多个长条状基片31d后，在长条状基片31d的相对置的端面形成端面电极36时，表面电极32和端面电极36能够可靠地电连接。而且，还由于端面电极36以较大的面积与表面电极32连接，因而与以往相比可以提高端面电极36的贴紧力。而且，由于表面电极32和电阻体之间能完全被玻璃层37覆盖，湿气无法介入，所以，即使上述1对表面电极32是由对于芯片电阻器来说常见的银系材料构成，且树脂保护层的贴紧性、耐湿性为不充分，也可以抑制在潮湿的环境中负荷使用时表面电极32的银在与电阻体34之间引起电迁移。而且，由于玻璃层被树脂层覆盖，所以在制造和使用中通过该树脂层可以防止玻璃层出现裂缝，从而能够更有效地抑制电迁移的发生。 

图15(a)～(c)所示意的是上述本发明的第三实施例所示的芯片电阻器的电阻体24的其他的图案例。如图15(a)所示，电阻体24未必一定是横跨在上述1对表面电极32的方形基片31的对角方向的那一部分的彼此之间，也可以横跨在方形基片31的较长方向上相对置的那一部分的彼此之间。 

而且，如图15(b)、(c)所示，上述本发明的第一实施例或第二实施例中的芯片电阻器也可适用于第三实施例。这种情况下，以横跨1对虚设电极33的大小来设定玻璃层37就可以。即、用玻璃层37覆盖虚设电极33与电阻体34相对置的部分。这样做也与上述本发明的第三实施例同样，能够抑制虚设电极33和电阻体34之间发生电迁移。 

(总结)

如上所述，本发明所提供的芯片电阻器包括：形成在方形基片的相对置的两个边部，相对于沿着连结该两个边部的方向延伸的方形基片的中心线互相位于相反一侧的1对表面电极；形成在上述方形基片上、与上述1对表面电极电连接的电阻体；和形成在上述方形基片的相对置的两个边部的端面、并与上述1对表面电极电连接的1对端面电极，其中，在上述方形基片的相对置的两个边部、在连结这两个边部的方向上与上述1对表面电极相对应的位置分别形成虚设电极。 

根据该结构，由于在方形基片的相对置的两个边部，在相对于沿着与连结这两个边部的方向相垂直的方向延伸的方形基片的中心线与1对表面电极相对称的位置上形成1对虚设电极，所以，在分割成多个方形基片之前的片状基片的状态下，在方形基片的相对置的两个边部所形成的表面电极和在相邻的方形基片的相对置的两个边部形成的虚设电极，介于1次分割槽而被连续地形成。由此，使用具有介于1次分割槽和2次分割槽而被设成格子状的多个方形基片的片状基片，在通过印刷或溅射等而形成多对表面电极、虚设电极或者多个电阻体时，即使表面电极的形成位置偏离，表面电极偏离1次分割槽即方形基片的相对置的两个端部，也由于与表面电极连续形成的虚设电极落在1次分割槽上，所以，当以该1次分割槽从片状基片中分割出多个长条状基片后，在长条状基片的相对置的端面形成端面电极时，可介于虚设电极而将表面电极和端面电极可靠地进行电连接。而且，由于端面电极不只是被涂敷在表面电极上，也被涂敷在虚设电极上，因此，端面电极和电极的贴紧力比端面电极和基片的贴紧力大，与只在表面电极上涂敷端面电极相比，端面电极的贴紧力可以得到提高。 

上述芯片电阻器，最好是：上述1对表面电极的每一个，在连结上述方形基片的相对置的两个边部的方向，比上述各虚设电极更伸出至内侧。 

根据该结构，由于1对虚设电极的形状比1对表面电极的形状小，因此可以确保电阻体的面积和电阻体的长度增大虚设电极形状变小的那部分。 

上述芯片电阻器，最好是：上述1对端面电极，被形成在上述方形基片的相对置的两个边部的端面，从该端面向方形基片的上表面卷起，通过该端面电极，上述各虚设电极实质上全部被覆盖。 

根据该结构，由于其形状比1对表面电极小的1对虚设电极实质上全部被向长条状基片上表面的两端卷起而形成的端面电极覆盖，所以上述1对虚设电极被隐蔽起来，由此，可以获得在检查等时不会出现检查装置把虚设电极误认为是表面电极的效果。 

上述芯片电阻器，最好是：在上述方形基片上，以横跨上述各虚设电极的大小形成覆 盖上述电阻体的玻璃层和覆盖该玻璃层的树脂层。 

根据该结构，由于在虚设电极和电阻体之间覆盖了玻璃层，所以，即使虚设电极是由银系材料构成，并且虚设电极与电阻体接近，也可以抑制在它们之间发生电迁移。而且，还由于玻璃层被树脂层覆盖，因此在制造和使用中通过该树脂层可以防止玻璃层发生裂缝，从而能够更有效地抑制电迁移的发生。 

而且，本发明还提供另一种芯片电阻器，包括：在方形基片的相对置的两个边部，沿着这两个边部的延伸方向形成的1对表面电极；和形成在上述方形基片上、与这些表面电极的一部分电连接、并且接近各上述表面电极的其余部分的电阻体；其中，在上述方形基片上，以横跨上述各表面电极的大小形成覆盖上述电阻体的玻璃层和覆盖该玻璃层的树脂层。 

根据该结构，由于在方形基片的相对置的两个边部，沿着这两个边部的延伸方向形成1对表面电极，所以，在分割成多个方形基片之前的片状基片的状态下，在方形基片的相对置的两个边部形成的表面电极可介于1次分割槽而被连续地形成。由此，使用具有介于1次分割槽和2次分割槽而被设成格子状的多个方形基片上的片状基片，在通过印刷、溅射等形成多个表面电极或多个电阻体时，即使表面电极的形成位置偏离了正常的位置，也由于表面电极落在1次分割槽上，所以，当用该1次分割槽从片状基片中分割出多个长条状基片后，在长条状基片的相对置的端面形成端面电极时，表面电极和端面电极能够可靠地进行电连接。而且，由于端面电极以较大的面积与表面电极连接，因而与以往相比，可以提高端面电极的贴紧力。并且，由于在表面电极和电阻体之间覆盖了玻璃层，所以，即使表面电极是由银系材料构成，也可以抑制在它们之间发生电迁移。而且，由于玻璃层被树脂层覆盖，所以在制造和使用中通过该树脂层可以防止玻璃层出现裂缝，从而能够更有效地抑制电迁移的发生。 

而且，本发明还提供一种芯片电阻器的制造方法，包括：使用具有介于1次分割槽和2次分割槽而被设成格子状的多个方形基片上的片状基片，在该片状基片的方形基片的相对置的1次分割槽的内侧，相对于沿着连结相对置的1次分割槽的方向延伸的方形基片的中心线、在互相相反的位置上形成1对表面电极的工序；在上述片状基片的方形基片的相对置的1次分割槽内侧，相对于沿着与连结相对置的1次分割槽的方向相垂直的方向延伸的方形基片的中心线与1对表面电极相对称的位置上形成1对虚设电极的工序；在上述方形基片上形成与上述1对表面电极电连接的电阻体的工序；以及在沿着1次分割槽将上述片状基片进行分割而得到的长条状基片的相对置的端面上、形成与上述表面电极电连接的端面电极的 工序，其中，上述表面电极形成工序和虚设电极形成工序同时进行，以使表面电极和虚设电极介于1次分割槽而分别与相邻的方形基片中的虚设电极和表面电极电连接。 

根据该制造方法，由于包括在上述片状基片的方形基片的相对置的1次分割槽的内侧，相对于沿着与连结相对置的1次分割槽的方向相垂直的方向延伸的方形基片的中心线、在与上述1对表面电极相对称的位置上形成1对虚设电极的工序，并且上述表面电极和虚设电极同时形成，使表面电极和虚设电极介于1次分割槽而分别与相邻的方形基片中的虚设电极和表面电极电连接，所以，在分割成多个方形基片之前的片状基片的状态下，在片状基片的方形基片的相对置的1次分割槽的内侧所形成的表面电极、和在相邻的方形基片的相对置的1次分割槽的内侧所形成的虚设电极，介于1次分割槽而被连续地形成。由此，使用具有介于1次分割槽和2次分割槽而被设成格子状的多个方形基片上的片状基片，在通过印刷、溅射等而形成多对表面电极、虚设电极或者多个电阻体时，即使表面电极的形成位置偏离，表面电极偏离1次分割槽，也由于与表面电极连续形成的虚设电极落在1次分割槽上，所以，当以该1次分割槽从片状基片中分割出多个长条状基片后，在长条状基片的相对置的端面形成端面电极时，可介于虚设电极而将表面电极和端面电极可靠地进行电连接。而且，由于端面电极不只是被涂敷在表面电极上，也被涂敷在虚设电极上，因此，端面电极和电极的贴紧力比端面电极和基片的贴紧力大，与只在表面电极上涂敷端面电极相比较，端面电极的贴紧力可以得到提高。 

而且，由于表面电极和虚设电极介于1次分割槽而被连续地形成，所以在进行电阻体的电阻值测量时，4端子电阻值测量端子的接触面积可取得的较大，由此，可获得能够可靠地进行4端子电阻值测量的效果。 

上述芯片电阻器的制造方法，最好是：在上述虚设电极形成工序中，形成在连结相对置的1次分割槽的方向的尺寸被设定得比在该方向的上述表面电极的尺寸要小的虚设电极，在上述端面电极形成工序中，通过形成从上述长条状基片的端面向其上表面卷起的端面电极，用端面电极覆盖上述虚设电极的实质上全部。 

根据该结构，由于虚设电极的形状比表面电极的形状小，所以，可以确保电阻体的面积和电阻体的长度增大虚设电极的形状变小的那部分，由此，能够提高耐脉冲特性等负荷特性。 

并且，由于其形状比表面电极小的虚设电极实质上全部被向长条状基片上表面的两端卷起而形成的端面电极覆盖，所以上述虚设电极会被隐蔽起来，由此，可以获得在检查等时不会出现检查装置把虚设电极误认为是表面电极的效果。

上述芯片电阻器的制造方法，最好是还包括：在上述片状基片的方形基片上，以横跨上述各虚设电极的大小形成覆盖上述电阻体的玻璃层和覆盖该玻璃层的树脂层的工序。 

根据该结构，由于在虚设电极和电阻体之间覆盖了玻璃层，所以，即使虚设电极是由银系材料构成，并且虚设电极与电阻体接近，也可以抑制在它们之间发生电迁移。而且，由于玻璃层被树脂层覆盖，因此在制造和使用中通过该树脂层可以防止玻璃层出现裂缝，从而能够更有效地抑制电迁移的发生。 

而且，本发明还提供另一种芯片电阻器的制造方法，包括：使用具有介于1次分割槽和2次分割槽而被设成格子状的多个方形基片上的片状基片，通过在横跨该片状基片的1次分割槽的区域形成电极，在片状基片的方形基片的相对置的1次分割槽的内侧，形成沿着1次分割槽延伸的1对表面电极的工序；在上述方形基片上形成与上述1对表面电极的一部分电连接、并接近各表面电极的其他部分的电阻体的工序；在上述片状基片的方形基片上，以横跨上述各表面电极的大小形成覆盖上述电阻体的玻璃层和覆盖该玻璃层的树脂层的工序；以及在沿着1次分割槽将上述片状基片分割而得到的长条状基片的相对置的端面上、形成与上述表面电极电连接的端面电极的工序。 

根据该制造方法，由于在方形基片的相对置的两个边部，沿着这两个边部的延伸方向形成1对表面电极，所以，在分割成多个方形基片之前的片状基片的状态下，在方形基片的相对置的两个边部形成的表面电极可介于1次分割槽而被连续地形成。由此，使用具有介于1次分割槽和2次分割槽而被设成格子状的多个方形基片上的片状基片，在通过印刷、溅射等形成多个表面电极或多个电阻体时，即使表面电极的形成位置偏离了正常的位置，也由于表面电极落在1次分割槽上，所以，当用该1次分割槽从片状基片中分割出多个长条状基片后，在长条状基片的相对置的端面形成端面电极时，表面电极和端面电极能够可靠地进行电连接。而且，由于端面电极以较大的面积与表面电极连接，因而与以往相比，可以提高端面电极的贴紧力。并且，由于在表面电极和电阻体之间覆盖了玻璃层，所以，即使表面电极是由银系材料构成，也可以抑制在它们之间发生电迁移。而且，由于玻璃层被树脂层覆盖，所以在制造和使用中通过该树脂层可以防止玻璃层出现裂缝，从而能够更有效地抑制电迁移的发生。 

产业上的利用可能性 

本发明的芯片电阻器，在通过印刷、溅射等形成多个表面电极或电阻体时，即使形成位置发生了偏离，表面电极和端面电极也能够可靠地进行电连接，并且在进行电阻体的电 阻值测量时，4端子电阻值测量端子的接触面积也可取得较大，由此，具有能够可靠地进行4端子电阻值测量的效果，作为谋求提高耐脉冲特性等的负荷特性的芯片电阻器是很有价值的。

Claims (8)

1.一种芯片电阻器，其特征在于包括：

1对表面电极，形成在方形基片的相对置的两个边部，相对于沿着与该两个边部相垂直的方向延伸的方形基片的中心线互相位于相反一侧；

电阻体，形成在上述方形基片上，与上述1对表面电极电连接；和

1对端面电极，形成在上述方形基片的相对置的两个边部的端面、并与上述1对表面电极电连接，

在上述方形基片的相对置的两个边部，在连结该两个边部的方向上与上述1对表面电极相对应的位置分别形成虚设电极。

2.根据权利要求1所述的芯片电阻器，其特征在于：上述1对表面电极的每一个，在连结上述方形基片的相对置的两个边部的方向，比上述各虚设电极更伸出至内侧。

3.根据权利要求2所述的芯片电阻器，其特征在于：上述1对端面电极，在上述方形基片的相对置的两个边部的端面上，从该端面形成至方形基片的上表面，通过这些端面电极，上述各虚设电极全部的90％～100％被覆盖。

4.根据权利要求1至3中任一项所述的芯片电阻器，其特征在于：在上述方形基板上，以横跨上述各虚设电极的大小形成覆盖上述电阻体的玻璃层和覆盖该玻璃层的树脂层。

5.一种芯片电阻器的制造方法，其特征在于包括：

使用具有隔着1次分割槽和2次分割槽而被设成格子状的多个方形基片的片状基片，在该片状基片的方形基片的相对置的1次分割槽的内侧，相对于沿着与相对置的1次分割槽相垂直的方向延伸的方形基片的中心线在互相相反的位置上形成1对表面电极的表面电极形成工序；

在上述片状基片的方形基片的相对置的1次分割槽内侧，相对于沿着与连结相对置的1次分割槽的方向相垂直的方向延伸的方形基片的中心线、与上述1对表面电极相对称的位置上形成1对虚设电极的虚设电极形成工序；

在上述方形基片上形成与上述1对表面电极电连接的电阻体的电阻体形成工序；和

在沿着1次分割槽将上述片状基片进行分割而得到的长条状基片的相对置的端面上、形成与上述1对表面电极电连接的端面电极的端面电极形成工序，其中，

上述表面电极形成工序和上述虚设电极形成工序同时进行，以使表面电极和虚设电极隔着1次分割槽而分别与相邻的方形基片中的虚设电极和表面电极电连接。

6.根据权利要求5所述的芯片电阻器的制造方法，其特征在于：

在上述虚设电极形成工序中，形成其连结相对置的1次分割槽的方向的尺寸被设定得比该方向的上述表面电极的尺寸小的虚设电极；

在上述端面电极形成工序中，通过形成从上述长条状基片的端面向其上表面卷起的端面电极，用端面电极实质上覆盖上述虚设电极的全部。

7.根据权利要求5或6所述的芯片电阻器的制造方法，其特征在于还包括：在上述片状基片的方形基片上，以横跨上述各虚设电极的大小形成覆盖上述电阻体的玻璃层和覆盖该玻璃层的树脂层的树脂层形成工序。

8.一种芯片电阻器的制造方法，其特征在于包括：

使用具有隔着1次分割槽和2次分割槽而被设成格子状的多个方形基片的片状基片，通过在横跨该片状基片的1次分割槽的区域形成电极，在片状基片的方形基片的相对置的1次分割槽的内侧，形成沿着1次分割槽延伸的1对表面电极的工序；

在上述方形基片上形成与上述1对表面电极的一部分电连接、并接近各表面电极的其他部分的电阻体的工序；

在上述片状基片的方形基片上，以横跨上述各表面电极的大小形成覆盖上述电阻体的玻璃层和覆盖该玻璃层的树脂层的工序；和

在沿着1次分割槽将上述片状基片分割而得到的长条状基片的相对置的端面上、形成与上述1对表面电极电连接的端面电极的工序。

Images