CN1988033B - 具有可变存取路径的多端口半导体存储器件及其方法 - Google Patents

具有可变存取路径的多端口半导体存储器件及其方法 Download PDF

Info

Publication number
CN1988033B
CN1988033B CN2006101669668A CN200610166966A CN1988033B CN 1988033 B CN1988033 B CN 1988033B CN 2006101669668 A CN2006101669668 A CN 2006101669668A CN 200610166966 A CN200610166966 A CN 200610166966A CN 1988033 B CN1988033 B CN 1988033B
Authority
CN
China
Prior art keywords
input
output end
end port
access
command signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006101669668A
Other languages
English (en)
Other versions
CN1988033A (zh
Inventor
金南钟
李镐哲
权敬桓
黄炯烈
安孝珠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1988033A publication Critical patent/CN1988033A/zh
Application granted granted Critical
Publication of CN1988033B publication Critical patent/CN1988033B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1802—Address decoder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Databases & Information Systems (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提供了具有可变存取路径的半导体存储器件及其方法。半导体存储器件包括多个输入/输出端口；划分成多个存储区的存储器阵列；和可变地控制在存储区与输入/输出端口之间的存取路径，以便通过至少一个输入/输出端口存取每个存储区的选择控制单元。

Description

具有可变存取路径的多端口半导体存储器件及其方法
本申请要求2005年12月22日提交的韩国专利申请第2005-127534号的权益，特此全文引用，以供参考。
技术领域
本发明涉及具有可变存取路径的多端口半导体存储器件，尤其涉及通过可变地控制多个输入/输出端口与多个存储区之间的存取路径、进行正常操作或测试操作的半导体存储器件和方法。
背景技术
一般说来，诸如随机存取存储器(RAM)的半导体存储器件包括具有多个输入/输出引线组的一个端口，以便与外部处理器通信。
图1例示了具有四个存储体和单个输入/输出端口的传统半导体存储器件。传统半导体存储器件包括具有四个存储体10a、10b、10c和10d的存储器阵列10、和控制单个输入/输出端口的端口控制单元20。端口控制单元20包括控制命令信号、地址信号、数据信号、和通过输入/输出端口输入或输出的其它信号的控制电路。所有存储体10a、10b、10c和10d都通过端口控制单元20存取。箭头表示存取路径。
具有单个输入/输出端口的传统半导体存储器件存在存取速度和存取效率方面的问题。例如，为了进行将第一数据存储在A存储体10a中的第一操作和与第一操作不同的、从B存储体10b中读取第二数据的第二操作，半导体存储器件必须顺序进行操作，即，第一操作，然后第二操作，或反过来。这不适合于高速和高效存取。
为了使速度和效率更高，人们已经开发出通过多个处理器进行通信并具有可以通过多个输入/输出端口存取的存储单元的多端口半导体存储器件。这样的传统多端口半导体存储器件的例子公开在1998年9月29日公布的美国专利第5,815,456号中。
一般说来，传统多端口半导体存储器件可以具有几种允许存取存储单元的结构。三种代表性结构包括：(1)允许通过多个输入/输出端口的任何一个存取所有存储单元的结构；(2)只允许通过固定输入/输出端口存取每个存储单元的结构；和(3)允许特定存储单元只通过固定输入/输出端口存取和任何其余存储单元可以通过任何端口存取的结构。
在这些结构中，由于输入/输出端口与存储单元之间的存取路径是用硬件规定的，不可能改变这些结构。也就是说，不允许用户将，例如，(1)允许通过多个输入/输出端口的任何一个存取所有存储单元的结构改变成(2)只允许通过固定输入/输出端口存取每个存储单元的结构。这种不灵活性降低了多端口半导体存储器件的操作效率。另外，由于应该通过每个输入/输出端口分开进行测试，这种不灵活性也降低了测试效率。
发明内容
本发明的一个方面是一种半导体存储器件，其具有多个输入/输出端口；划分成多个存储区的存储器阵列；和在存储区与输入/输出端口之间建立可变存取路径，以使得每个存储区通过至少一个输入/输出端口存取的选择控制单元。
本发明的另一个方面是，在包含多个输入/输出端口和划分成多个存储区的存储器阵列的半导体存储器件中，可变地存取存储区的方法包括分配通过至少一个输入/输出端口存取的存储区、和根据存储区分配在存储区与相应输入/输出端口之间建立数据和地址路径。该方法进一步包括重新施加外部命令信号以便重新分配通过不同输入/输出端口存取的存储区、和根据存储区重新分配在存储区与不同输入/输出端口之间建立新数据和地址路径。
本发明的再一个方面提供了测试包含多个输入/输出端口和划分成多个存储区的存储器阵列的多端口半导体存储器件的方法，该方法包括：将存储区分配给每个输入/输出端口，以使得每个存储区通过至少一个输入/输出端口存取；和通过每个相应输入/输出端口测试分配的存储区。该测试方法可以进一步包括重新分配存储区，以使得每个存储区通过不同输入/输出端口存取；和通过相应的不同输入/输出端口测试重新分配的存储区。
附图说明
通过结合附图对本发明的优选实施例进行如下详细描述，本发明的上述和其它特征和优点将更加清楚，在附图中：
图1例示了具有四个存储体和单个输入/输出端口的传统半导体存储器件的存取路径；
图2是例示根据本发明实施例的多端口半导体存储器件的示意性方块图；
图3是例示用于图2中的A存储体的选择控制单元400a和第一和第二端口控制单元200a和300b的方块图；
图4是图3的第一和第二命令多路复用器的电路图；
图5是例示图3的行地址多路复用器的电路图；
图6是例示图3的第一和第二数据感测放大器的电路图；
图7是例示图3的第一和第二数据驱动器的电路图；
图8是例示图3的第一和第二数据多路复用器的电路图；和
图9-15例示了根据本发明实施例的半导体存储器件中存取路径控制操作的例子。
优选实施例详述
正如本领域的技术人员从如下的公开中明显看到的那样，如本文所述的发明可以用许多不同的形式具体化，不应该理解为局限于本文给出的特定实施例。更适当地说，提供这些实施例是为了使本公开全面地向本领域的技术人员传达本发明的原理。在附图中，为了清楚起见，放大了层的厚度和区域。
为了便于理解，将描述具有两个输入/输出端口的多端口半导体存储器件。但是，本领域的技术人员应该懂得，本发明可以应用于具有两个或更多个输入/输出端口的多端口半导体存储器件。
图2是例示根据本发明实施例的多端口半导体存储器件的示意性方块图。该多端口半导体存储器件包括存储器阵列100、控制通过第一输入/输出端口输入或输出的信号的第一端口控制单元200、控制通过与第一输入/输出端口不同的第二输入/输出端口输入或输出的信号的第二端口控制单元300、和选择控制单元400。
存储器阵列100划分成多个不同存储区。例如，与典型的半导体存储器件一样，可以将存储器阵列100划分成四个存储体100a、100b、100c和100d。
可以理解，第一端口控制单元200和第二端口控制单元300分别包括第一输入/输出端口和第二输入/输出端口。第一端口控制单元200包括控制命令信号、地址信号、数据信号、和通过第一输入/输出端口输入或输出的其它信号的控制电路。类似地，第二端口控制单元300包括控制命令信号、地址信号、数据信号、和通过第二输入/输出端口输入或输出的其它信号的控制电路。
选择控制单元400执行控制输入/输出端口与构成存储器阵列100的存储区之间的数据路径和地址路径的存储器分配操作。也就是说，选择控制单元400最好控制存储区与输入/输出端口之间的存取路径，以使得每个存储区可以可变地通过至少一个输入/输出端口存取。例如，选择控制单元400控制存取路径，以可变地分配四个存储体100a、100b、100c和100d的每一个作为第一输入/输出端口专用存取区、第二输入/输出端口专用存取区、和共享存取区之一。
选择控制单元400可以响应正常操作的方式寄存器设置(MRS)信号和测试操作的MRS信号执行存储器分配操作。选择控制单元400还可以响应通过正常应用于半导体存储器件的操作的任何外部命令信号或不是MRS信号的外部命令信号的组合生成的命令信号进行操作。
图3是例示将一个存储体(例如，A存储体100a)分配给图2中的第一或第二输入/输出端口的选择控制单元400a和第一和第二端口控制单元200a和300a的例子的方块图。图3所示的选择控制单元400a和第一和第二端口控制单元200a和300a只用于一个存储体(例如，A存储体100a)。于是，如本领域的技术人员将会懂得的那样，如果半导体存储器件具有多个存储体，用于每个存储体的选择控制单元和端口控制单元可以类似地配置成像选择控制单元400a和第一和第二端口控制单元200a和300a那样。
图2和3的存储器阵列100中的A存储体100a可以指典型半导体存储器件中的多个存储体之一。A存储体100a还可以指构成存储器存储体的内部子块，其是一个比典型的存储器存储体要小的单元。A存储器100a还可以指两个或多个存储器存储体的组合。
A存储体100a中的每个存储单元通过字线WL之一和位线BL之一来选择。在A存储体100a的周围配备了选择A存储体100a中的字线WL的行解码器110和选择A存储体100a中的位线BL的列解码器120。
第一端口控制单元200a包括控制通过第一输入/输出端口输入到A存储体或从A存储体输出的数据的第一数据感测放大器210和第一数据驱动器220。第一端口控制单元200a另外还可以包括控制数据输入和输出的数据缓冲电路或锁存电路。第一端口控制单元200a可以进一步包括控制通过第一输入/输出端口输入的命令信号(例如，存储体选择信号CMD_A1、RAS信号、CAS信号、写命令信号、和读命令信号)和地址信号ADD_1的控制电路(例如，命令缓冲电路、命令锁存电路、地址锁存电路、和地址缓冲电路)。这里，第一数据感测放大器210用于存储在A存储体100a中的数据Dout_1的读操作和输出数据Dout_1，和第一数据驱动器220用于外部输入数据Din_1的写操作和将数据Din_1存储在A存储体100a中。
第二端口控制单元300a包括控制通过第二输入/输出端口输入到A存储体或从A存储体输出的数据的第二数据感测放大器310和第二数据驱动器320。第二端口控制单元300a另外还可以包括控制数据输入和输出的数据缓冲电路或锁存电路。第二端口控制单元300a可以进一步包括控制通过第二输入/输出端口输入的命令信号(例如，存储体选择信号CMD_A2、RAS信号、CAS信号、写命令信号、和读命令信号)和地址信号ADD_2的控制电路(例如，命令缓冲电路、命令锁存电路、地址锁存电路、和地址缓冲电路)。这里，第二数据感测放大器310用于存储在A存储体100a中的数据Dout_2的读操作和输出数据Dout_2，和第二数据驱动器320用于外部输入数据Din_2的写操作和将数据Din_2存储在A存储体100a中。
选择控制单元400a包括包含第一命令多路复用器410和第二命令多路复用器460的命令多路复用器部分、包含第一数据多路复用器420和第二数据多路复用器430的数据多路复用器部分、和包含行地址多路复用器440和列地址多路复用器450的地址多路复用器部分。
命令多路复用器部分410和460生成选择控制信号ICMD_1和ICMD_2，用于分配A存储体100a作为第一输入/输出端口专用存取区、第二输入/输出端口专用存取区、和共享存取区之一。第一命令多路复用器410响应作为选择A存储体100a的命令信号的A存储体选择信号CMD_A1、和存取路径控制命令信号Fix_1和Shared，生成第一输入/输出端口的第一选择控制信号ICMD_1。第一选择控制信号ICMD_1控制存取路径，以将A存储体100a设置成第一输入/输出端口专用存取区和共享存取区之一。
第二命令多路复用器460响应作为选择A存储体100a的命令信号的A存储体选择信号CMD_A2、和存取路径控制命令信号Fix_2和Shared，生成第二输入/输出端口的第二选择控制信号ICMD_2。第二选择控制信号ICMD_2控制存取路径以将A存储体100a设置成第二输入/输出端口专用存取区和共享存取区之一。
到所选存储区(例如，A存储体100a)的存取路径最好通过存取路径控制命令信号Fix_1、Fix_2和Shared确定。命令信号Fix_1用于将A存储体100a设置成第一输入/输出端口专用存取区，命令信号Fix_2用于将A存储体100a设置成第二输入/输出端口专用存取区，和命令信号Shared用于将A存储体100a设置成可以在第一和第二输入/输出端口两者进行存取的共享存取区。例如，通过将存取路径控制命令信号Fix_1、Fix_2和Shared之一用作逻辑‘高’和将其余信号用作逻辑‘低’确定用于存取A存储体100a的输入/输出端口。当然，可以将存取路径控制命令信号Fix_1、Fix_2和Shared之一用作逻辑‘低’和将其余信号用作逻辑‘高’。
存取路径控制命令信号Fix_1、Fix_2和Shared可以通过第一输入/输出端口或第二输入/输出端口输入。并且，命令信号Fix_1和Shared可以通过第一输入/输出端口输入，和命令信号Fix_2可以通过第二输入/输出端口输入。
存取路径控制命令信号Fix_1、Fix_2和Shared可以是MRS信号或根据MRS信号生成的信号。可替代地，它们可以是通过组合通常用在半导体存储器件中的命令信号或通过选择任何命令信号生成的命令信号。
数据多路复用器部分420和430响应选择控制信号ICMD_1和ICMD_2，控制第一和第二输入/输出端口控制单元200a和300a与A存储体100a之间的数据路径。第一数据多路复用器420响应第一选择控制信号ICMD_1，控制第一端口控制单元200a与A存储体100a之间的数据路径。例如，如果响应存取路径控制命令信号Fix_1和Shared生成第一选择控制信号ICMD_1，第一数据多路复用器420进行控制以将A存储体100a的数据线DL与第一端口控制单元200a中的第一数据感测放大器210或第一数据驱动器220电连接。于是，可以将通过第一输入/输出端口输入的数据存储在A存储体100a的存储单元中，和可以感测和通过第一输入/输出端口输出存储在A存储体100a中的数据。
第二数据多路复用器430响应第二选择控制信号ICMD_2，控制第二端口控制单元300a与A存储体100a之间的数据路径。例如，如果响应于存取路径控制命令信号Fix_2和Shared生成第二选择控制信号ICMD_2，第二数据多路复用器430进行控制以将A存储体100a的数据线DL与第二端口控制单元300a中的第二数据感测放大器310或第二数据驱动器320电连接。于是，可以将通过第二输入/输出端口输入的数据存储在A存储体100a的存储单元中，和可以感测和通过第二输入/输出端口输出存储在A存储体100a中的数据。
地址多路复用器部分440和450响应选择控制信号ICMD_1和ICMD_2，控制第一和第二输入/输出端口控制单元200a和300a与A存储体100a之间的地址路径。行地址多路复用器440响应第一选择控制信号ICMD_1，控制第一端口控制单元200a与A存储体100a之间的行地址路径，和响应第二选择控制信号ICMD_2，控制第二端口控制单元300a与A存储体100a之间的行地址路径。例如，当响应于存取路径控制命令信号Fix_1和Shared生成第一选择控制信号ICMD_1时，行地址多路复用器440将通过第一输入/输出端口输入的行地址信号ADD_1传递到行解码器110。当响应存取路径控制命令信号Fix_2和Shared生成第二选择控制信号ICMD_2时，行地址多路复用器440将通过第二输入/输出端口输入的行地址信号ADD_2传递到行解码器110。于是，选择和启用了与A存储体100a中的特定存储单元连接的字线WL。
列地址多路复用器450响应第一选择控制信号ICMD_1，控制第一端口控制单元200a与A存储体100a之间的列地址路径，和响应第二选择控制信号ICMD_2，控制第二端口控制单元300a与A存储体100a之间的列地址路径。例如，当响应于存取路径控制命令信号Fix_1和Shared生成第一选择控制信号ICMD_1时，列地址多路复用器450将通过第一输入/输出端口输入的列地址信号ADD_1传递到列解码器120。当响应于存取路径控制命令信号Fix_2和Shared生成第二选择控制信号ICMD_2时，列地址多路复用器450将通过第二输入/输出端口输入的列地址信号ADD_2传递到列解码器110。于是，选择了与A存储体100a中的特定存储单元连接的位线BL。这里，行地址信号和列地址信号是不同的，但由于它们都包括在典型地址信号ADD_1和ADD_2中，所以用相同标号指示它们。
图4-8例示了图3中的第一端口控制单元200a和选择控制单元400a的部件的例子。第二端口控制单元300a的部件可以类似地配置成像第一端口控制单元200a的部件。因此，这里省略对第二端口控制单元300a的部件的描述。
图4例示了图3的第一命令多路复用器410的例子。图3的第二命令多路复用器460可以类似地配置成像第一命令多路复用器410那样。
第一命令多路复用器410包括逻辑OR(“或”)电路OR410、逻辑NAND(“与非”)电路NA410、和反相器电路IN410。逻辑OR电路OR410对外部存取路径控制命令信号Fix_1和Shared进行逻辑运算和输出逻辑信号。例如，逻辑OR电路OR410在存取路径命令信号Fix_1和Shared都是逻辑‘低’时，输出逻辑‘低’信号，和在存取路径命令信号Fix_1和Shared中的任一个是逻辑‘高’时，输出逻辑‘高’信号。
逻辑NAND电路NA410对逻辑OR电路OR410的输出信号和A存储体选择信号CMD_A1进行逻辑运算。逻辑NAND电路NA410在通过第一输入/输出端口接收的逻辑OR电路OR410的输出信号和A存储体选择信号CMD_A1都是逻辑‘高’时，输出逻辑‘低’信号，否则，输出逻辑‘高’信号。然后，反相器电路IN410使NAND电路NA410的输出信号反相和输出第一选择控制信号ICMD_1。
回头参照图3，对生成第一选择控制信号ICMD_1有贡献的A存储体选择信号CMD_A1和对生成第二选择控制信号ICMD_2有贡献的A存储体选择信号CMD_A2是选择A存储体的相同信号，只根据用于施加信号的输入/输出端口来分类。于是，A存储体选择信号CMD_A1和A存储体选择信号CMD_A2不能同时具有逻辑‘高’电平。
图5例示了图3的行地址多路复用器440的例子。除了图3的列地址多路复用器450接收列地址信号而不是行地址信号，并且将输出信号施加给列解码器120之外，图3的列地址多路复用器450具有与行地址多路复用器440相似的配置。于是，这里省略对列地址多路复用器450的描述。
行地址多路复用器440包括反相器电路IN440、IN442、IN444、IN446、和IN448、和传送门TG440和TG442。传送门TG440在第一选择控制信号ICMD_1是逻辑‘高’和第二选择控制信号ICMD_2是逻辑‘低’时起作用。于是，通过第一输入/输出端口控制单元200a接收的地址信号ADD_1通过传送门TG440传送，锁存在包括反相器IN442和IN446的锁存电路中，然后发送到行解码器110。另一个传送门TG442在第一选择控制信号ICMD_1是逻辑‘低’和第二选择控制信号ICMD_2是逻辑‘高’时起作用。于是，通过第二输入/输出端口控制单元300a接收的地址信号ADD_2通过传送门TG442传送，锁存在包括反相器IN442和IN446的锁存电路中，然后发送到行解码器110。传送门TG440和TG442在第一选择控制信号ICMD_1和第二选择控制信号ICMD_2都是逻辑‘低’时不起作用。于是，不将地址信号施加给行解码器110。
第一选择控制信号ICMD_1和第二选择控制信号ICMD_2不能同时是逻辑‘高’。这是因为，对生成第一选择控制信号ICMD_1有贡献的A存储体选择信号CMD_A1和对生成第二选择控制信号ICMD_2有贡献的A存储体选择信号CMD_A2设置成不同时是逻辑‘高’。
图6例示了图3的第一端口控制单元200a中的第一数据感测放大器210的例子。第二端口控制单元300a中的第二数据感测放大器310可以与第一数据感测放大器210类似地配置。
第一数据感测放大器210包括PMOS(P-沟道金属氧化物半导体)晶体管P210和P212、NMOS(N-沟道金属氧化物半导体)晶体管N210、N212和N214、反相器IN210、和NAND电路NA210。与传统感测放大器电路不同，第一数据感测放大器210包括反相器IN210和NAND电路NA210。也就是说，第一数据感测放大器210感测和放大从A存储体100a中读取的数据DIO_1和DIOB_1。第一数据感测放大器210将输出数据FDIO_1和FDIOB_1发送到第一端口控制单元200a的数据输出缓冲器(未示出)和/或输出驱动器(未示出)。
由于读命令信号PREAD输入NMOS晶体管N214的栅极，传统数据感测放大器响应施加的读命令信号PREAD起作用，而第一数据感测放大器210响应读命令信号PREAD和第一选择控制信号ICMD_1的组合起作用。例如，只有当读命令信号PREAD和第一选择控制信号ICMD_1都是逻辑‘高’时，第一数据感测放大器210才可能起作用。这意味着，只有当A存储体是第一输入/输出端口专用存取区或共享存取区时，第一数据感测放大器210才可以响应第一选择控制信号ICMD_1起作用。因此，可以降低功耗和可以实现高效操作。如上所述的第一数据感测放大器210可应用于所有常用数据感测放大器。也就是说，第一数据感测放大器210可以通过交叉耦合数据感测放大器、电流发射镜型数据感测放大器等实现。
图7例示了图3的第一端口控制单元200a中的第一数据驱动器220的例子。第二端口控制单元300a中的第二数据驱动器320可以与第一数据驱动器220类似地配置。
第一数据驱动器220包括PMOS晶体管P220和P222、NMOS晶体管N220和N222、逻辑NAND电路NA220、和反相器电路IN220。对于写操作，第一数据驱动器220驱动和输出通过第一端口控制单元200a中的数据输入缓冲器(未示出)输入的数据Din_1。从第一数据驱动器220输出的数据DIO_1通过第一数据多路复用器420发送到A存储体100a。
在传统数据驱动器电路中，写命令信号PWRITE或它的反相信号输入PMOS晶体管P222和NMOS晶体管N222的栅极。于是，数据驱动器只有在施加写命令信号PWRITE(例如，逻辑‘高’)时才起作用。与传统数据驱动器电路不同，第一数据驱动器220响应于写命令PWRITE和第一选择控制信号ICMD_1的组合起作用。例如，只有当写命令信号PWRITE和第一选择控制信号ICMD_1都是逻辑‘高’时，第一数据驱动器220才可能起作用。这意味着，只有当A存储体是第一输入/输出端口专用存取区或共享存取区时，第一数据驱动器220才可以响应第一选择控制信号ICMD_1起作用。因此，可以降低功耗和可以实现高效操作。如上所述的第一数据驱动器可应用于所有常用数据驱动器、和其它数据输入电路。
图8例示了图3的第一数据多路复用器420的例子。第二数据多路复用器430可以与第一数据多路复用器420类似地配置。第一数据多路复用器420包括反相器IN420和PMOS晶体管P420和P422。
第一数据多路复用器420响应第一选择控制信号ICMD_1的反相形式，通过PMOS晶体管P420和P422控制A存储体100a和第一端口控制单元200a的数据传输。例如，只有当第一选择控制信号ICMD_1是逻辑‘高’时，才可以将从A存储体100a中感测的数据发送到第一端口控制单元200a。并且，对于写操作，只有当第一选择控制信号ICMD_1是逻辑‘高’时，才将通过第一端口控制单元200a输入的数据发送到A存储体100a。
例示在图3-8中的电路只是为了例示的目的提供的例子。本领域的技术人员应该懂得，执行例示在图3-8中的操作的其它等效电路或其它变体电路包括在本发明的范围内。
图9-15例示了根据本发明实施例的具有如上所述的结构的半导体存储器件中通过可变存取路径控制进行存储区分配操作的例子。这些例子是为了例示的目的提供的，不应该理解为对本发明的范围的限制。
根据本发明的半导体存储器件可以包括多个输入/输出端口和划分成多个存储区的存储器阵列。但是，为了便于理解，半导体存储器件在图9-15中被显示成包括划分成四个存储体的存储器阵列100和两个输入/输出端口。
虽然这些实施例是与A存储体100a结合在一起加以描述的，但本领域的技术人员应该懂得，如上所述的配置也可以与其它存储体结合在一起获得。假设通过第一端口控制单元200施加的与A存储体选择信号CMD_A1相对应的B存储体选择信号是‘CMD_B1’，和通过第二端口控制单元300施加的与A存储体选择信号CMD_A2相对应的B存储体选择信号是‘CMD_B2’。同样，可以假设C存储体选择信号和D存储体选择信号是‘CMD_D1’和‘CMD_D2’。
如上前述，存取路径控制命令信号Fix_1、Fix_2和Shared具有相同的符号表示，但是，是到每个存储体的存取路径的分开和独立施加的信号。例如，如图3-8所示的存取路径控制命令信号Fix_1、Fix_2和Shared用于到A存储体100a的存取路径，并且不影响到其余存储体的存取路径。
图9例示了将A存储体100a和B存储体100b分配成第一输入/输出端口专用存取区，和将C存储体100c和D存储体100d分配成第二输入/输出端口专用存取区的例子。
为了将A存储体100a分配成第一输入/输出端口专用存取区，可以在A存储体100a与第一端口控制单元200之间建立存取路径PA1。也就是说，可以启用A存储体选择信号CMD_A1和只为A存储体100a生成的存取路径控制命令信号Fix_1。例如，如参照图3-8所述，当在逻辑‘高’电平上施加A存储体选择信号CMD_A1时和当在逻辑‘高’电平上施加信号Fix_1时，将A存储体100a分配成第一输入/输出端口专用存取区。命令信号CMD_A2、Fix_2和Shared保持在逻辑‘低’电平上。
为了将B存储体100b分配成第一输入/输出端口专用存取区，可以在B存储体100b与第一端口控制单元200之间建立存取路径PA2。也就是说，可以启用B存储体选择信号CMD_B1和只为B存储体100b生成的存取路径控制命令信号Fix_1。例如，与A存储体100a一样，当在逻辑‘高’电平上施加B存储体选择信号CMD_B1时和当在逻辑‘高’电平上施加信号Fix_1时，将B存储体100b分配成第一输入/输出端口专用存取区。命令信号CMD_B2、Fix_2和Shared保持在逻辑‘低’电平上。
为了将C存储体100c分配成第二输入/输出端口专用存取区，可以在C存储体100c与第二端口控制单元300之间建立存取路径PA3。也就是说，可以启用C存储体选择信号CMD_C2和只为C存储体100c生成的存取路径控制命令信号Fix_2。例如，与A存储体100a一样，当在逻辑‘高’电平上施加C存储体选择信号CMD_C2时和当在逻辑‘高’电平上施加只为C存储体100c生成的信号Fix_2时，将C存储体100c分配成第二输入/输出端口专用存取区。命令信号CMD_C1、Fix_1和Shared保持在逻辑‘低’电平上。
为了将D存储体100d分配成第二输入/输出端口专用存取区，可以在D存储体100d与第二端口控制单元300之间建立存取路径PA4。也就是说，当在逻辑‘高’电平上施加D存储体选择信号CMD_D2时和当在逻辑‘高’电平上施加只为D存储体100d生成的信号Fix_2时，将D存储体100d分配成第二输入/输出端口专用存取区。命令信号CMD_D1、Fix_1和Shared保持在逻辑‘低’电平上。
图10例示了将A存储体100a分配成第一输入/输出端口专用存取区，和将B存储体100b、C存储体100c、和D存储体100d分配成第二输入/输出端口专用存取区的操作例子。
为了将A存储体100a分配成第一输入/输出端口专用存取区，可以像前面参照图9所述的那样，在A存储体100a与第一端口控制单元200之间建立存取路径PA1。
为了将B存储体100b分配成第二输入/输出端口专用存取区，可以在B存储体100b与第二端口控制单元300之间建立存取路径PA5。也就是说，可以启用B存储体选择信号CMD_B2和只为B存储体100b生成的存取路径控制命令信号Fix_2。例如，当在逻辑‘高’电平上施加B存储体选择信号CMD_B2时和当在逻辑‘高’电平上施加将B存储体100b分配成第二输入/输出端口专用存取区的信号Fix_2时，将B存储体100b分配成第二输入/输出端口专用存取区。命令信号CMD_B1、Fix_1和Shared保持在逻辑‘低’电平上。
为了将C存储体100c和D存储体100d分配成第二输入/输出端口专用存取区，可以像前面参照图9所述的那样建立存取路径PA3和PA4。
图11示出了将A存储体100a、B存储体100b、C存储体100c、和D存储体100d都分配成第一输入/输出端口专用存取区的操作例子。因此，多端口半导体存储器件可以作为单端口半导体存储器件操作。
为了将A存储体100a、B存储体100b、C存储体100c、和D存储体100d都分配成第一输入/输出端口专用存取区，可以在存储体100a、100b、100c和100d与第一端口控制单元200之间分别建立存取路径PA1、PA2、PA7、和PA8。将A存储体100a和B存储体100b设置成第一输入/输出端口专用存取区的分配操作例子已经参照图9作了描述，因此，这里省略对它们的描述。
为了将C存储体100c分配成第一输入/输出端口专用存取区，可以在C存储体100c与第一端口控制单元200之间建立存取路径PA7。当在逻辑‘高’电平上施加C存储体选择信号CMD_C1时和当在逻辑‘高’电平上施加将C存储体100c分配成第一输入/输出端口专用存取区的信号Fix_1时，将C存储体100c分配成第一输入/输出端口专用存取区。命令信号CMD_C2、Fix_2和Shared保持在逻辑‘低’电平上。
为了将D存储体100d分配成第一输入/输出端口专用存取区，可以在D存储体100d与第一端口控制单元200之间建立存取路径PA8。当在逻辑‘高’电平上施加D存储体选择信号CMD_D1时和当在逻辑‘高’电平上施加将D存储体100d分配成第一输入/输出端口专用存取区的信号Fix_1时，将D存储体100d分配成第一输入/输出端口专用存取区。命令信号CMD_D2、Fix_2和Shared保持在逻辑‘低’电平上。
图12示出了将A存储体100a、B存储体100b、C存储体100c、和D存储体100d都分配成第二输入/输出端口专用存取区的操作例子。与图11一样，这个多端口半导体存储器件可以作为单端口半导体存储器件操作。为了将A存储体100a、B存储体100b、C存储体100c、和D存储体100d都分配成第二输入/输出端口专用存取区，可以在存储体100a、100b、100c和100d与第二端口控制单元300之间分别建立存取路径PA3、PA4、PA5、和PA6。分配操作与参照图11所述的操作类似，因此，无需作进一步详细描述。
图13例示了将A存储体100a分配成第一输入/输出端口专用存取区，将B存储体100b分配成共享存取区，和将C存储体100c和D存储体100d分配成第二输入/输出端口专用存取区的操作例子。这种情况对应于存在可以在第一和第二输入/输出端口两者上存取的共享存取区的情况。
可以建立存取路径PA1，以便将A存储体100a分配成第一输入/输出端口专用存取区。并且，可以在C存储体100c和D存储体100d与第二端口控制单元300之间分别建立存取路径PA3和PA4，以便将C存体100c和D存储体100d分配成第二输入/输出端口专用存取区。前面参照图9-12已经对这些分配操作作了描述，因此，无需作进一步详细描述。
为了将B存储体100b分配成共享存取区，可以建立与第一端口控制单元200的存取路径PA2和与第二端口控制单元300的存取路径PA5。为此，可以首先在逻辑‘高’电平上施加将B存储体100b分配成共享存取区的信号Shared。在这种状态下，可以通过与第一端口控制单元200的存取路径PA2和与第二端口控制单元300的存取路径PA5中所需的那一个进行存取操作。例如，可以通过第一端口控制单元在逻辑‘高’电平上施加B存储体选择信号CMD_B1，以便通过第一输入/输出端口存取B存储体100b。然后，可以通过第二端口控制单元在逻辑‘高’电平上施加B存储体选择信号CMD_B2，以便通过第二输入/输出端口存取B存储体100b。因此，可以取决于在逻辑‘高’电平上施加B存储体选择信号CMD_B1或CMD_B2的输入/输出端口来确定存取路径。即使在逻辑‘高’电平上施加将B存储体100b分配成共享存取区的信号Shared，控制存取路径PA2和PA5的第一选择控制信号和第二选择控制信号也不会变成逻辑‘高’电平。这提供了在共享存取区中防止输入/输出端口之间的冲突的优点。施加命令信号Shared、CMD_B1和CMD_B2的顺序可以改变。
图14例示了将A存储体100a和B存储体100b分配成共享存取区，和将C存储体100c和D存储体100d分配成第二输入/输出端口专用存取区的操作例子。在这种情况下，可以在第一和第二输入/输出端口两者上存取的共享存取区包括两个存储体。
为了将C存储体100c和D存储体100d分配成第二输入/输出端口专用存取区，可以像前面参照图9-13所述的那样，在C存储体100c和D存储体100d与第二端口控制单元300之间建立存取路径PA3和PA4。并且，将B存储体100b分配成共享存取区的操作已经参照图13作了描述，因此，这里省略对它的描述。
为了将A存储体100a分配成共享存取区，可以建立与第一端口控制单元200的存取路径PA1和与第二端口控制单元300的存取路径PA6。为此，可以首先在逻辑‘高’电平上施加将A存储体100a分配成共享存取区的信号Shared。在这种状态下，可以通过与第一端口控制单元200的存取路径PA1和与第二端口控制单元300的存取路径PA6中所需的那一个进行存取操作。例如，可以通过第一端口控制单元200在逻辑‘高’电平上施加A存储体选择信号CMD_A1，以便通过第一输入/输出端口存取A存储体100a。然后，可以通过第二端口控制单元在逻辑‘高’电平上施加A存储体选择信号CMD_A2，以便通过第二输入/输出端口存取A存储体100a。因此，可以取决于在逻辑‘高’电平上施加A存储体选择信号CMD_A1或CMD_A2的输入/输出端口来确定存取路径。这提供了在共享存取区中防止输入/输出端口之间的冲突的优点。施加命令信号Shared、CMD_A1和CMD_A2的顺序可以改变。
图15例示了将所有存储体100a、100b、100c和100d都分配成共享存取区的操作例子。如图1 5所示，可以像前面参照图13和14所述的那样建立存取路径PA1、PA2、PA5和PA6，以便将A存储体100a和B存储体100b分配成共享存取区。
为了将C存储体100c分配成共享存取区，可以建立与第一端口控制单元200的存取路径PA7和与第二端口控制单元300的存取路径PA3。为此，可以首先在逻辑‘高’电平上施加将C存储体100c分配成共享存取区的信号Shared。在这种状态下，可以通过与第一端口控制单元200的存取路径PA7和与第二端口控制单元300的存取路径PA3中所需的那一个进行存取操作。例如，可以通过第一端口控制单元200在逻辑‘高’电平上施加C存储体选择信号CMD_C1，以便通过第一输入/输出端口存取C存储体100c。然后，通过第二端口控制单元在逻辑‘高’电平上施加C存储体选择信号CMD_C2，以便通过第二输入/输出端口存取C存储体100c。在C存储体100c中，防止了输入/输出端口之间的冲突。施加命令信号Shared、CMD_C1和CMD_C2的顺序可以改变。
为了将D存储体100d分配成共享存取区，可以建立与第一端口控制单元200的存取路径PA8和与第二端口控制单元300的存取路径PA4。为此，首先在逻辑‘高’电平上施加将D存储体100d分配成共享存取区的信号Shared。在这种状态下，可以通过与第一端口控制单元200的存取路径PA8和与第二端口控制单元300的存取路径PA4中所需的那一个进行存取操作。例如，通过第一端口控制单元200在逻辑‘高’电平上施加D存储体选择信号CMD_D1，以便通过第一输入/输出端口存取D存储体100d。通过第二端口控制单元在逻辑‘高’电平上施加D存储体选择信号CMD_D2，以便通过第二输入/输出端口存取D存储体100d。在D存储体100d中，也防止了输入/输出端口之间的冲突。施加命令信号Shared、CMD_D1和CMD_D2的顺序可以改变。
根据本发明实施例的如上所述的半导体存储器件也可用于测试。也就是说，当在给定测试环境下，通过控制存取路径进行基于状况的测试时，该半导体存储器件是有优点的。
例如，当需要减少测试仪器的测试引线的数量时，可以将所有存储体100a、100b、100c和100d分配成像图11中那样的第一输入/输出端口专用存取区或像图12中那样的第二输入/输出端口专用存取区。然后，可以通过第一输入/输出端口或第二输入/输出端口进行测试。于是，可以减少测试引线的数量。在这种情况下，可以利用剩余测试引线测试其它存储器件。
举另一个例子来说，为了缩短测试时间，可以像图9那样，将存储体100a、100b、100c和100d划分成两个组和分配成第一输入/输出端口专用存取区和第二输入/输出端口专用存取区。然后，可以通过第一输入/输出端口或第二输入/输出端口进行测试。于是，可以缩短测试时间。
另外，通过根据测试环境控制存取路径，可以实现高效测试。用于测试操作的存取路径的控制可以通过如参照图2-15所述的操作进行。但是，在这种情况下，外部命令信号可以是用于测试的外部命令信号(例如，用于测试的MRS信号)或其它输入命令信号的组合。
根据如上所述的发明，可以可变地控制用于通过各自输入/输出端口存取构成多端口半导体存储器件的存储区的存取路径。因此，用户可以有效地利用存储区。另外，可以进行基于测试环境的测试，因此，可以实现高效测试。
虽然已经描述了本发明的示范性实施例，但显而易见，本领域的技术人员可以根据上述示教作出各种各样的修正和改变。因此，不言而喻，可以对所公开的本发明实施例作出改变，其仍然在权利要求书的范围和精神之内。

Claims (16)

1.一种半导体存储器件，包含：
多个输入/输出端口；
划分成多个存储区的存储器阵列；
其中，所述多个存储区包括：
第一存储区，其通过第一存取路径可操作地连接到第一输入/输出端口；
第二存储区，其通过第二存取路径可操作地连接到第二输入/输出端口；
第三存储区，其可操作地连接到第一输入/输出端口和第二输入/输出端口；和
选择控制单元，用于在存储区与输入/输出端口之间建立可变存取路径，以便通过至少一个输入/输出端口存取每个存储区，
其中，所述半导体存储器件可配置以使得通过第一输入/输出端口而非第二输入/输出端口存取第一存储区，只通过第二输入/输出端口而非第一输入/输出端口存取第二存储区，通过第一和第二输入/输出端口存取第三存储区。
2.根据权利要求1所述的器件，其中，选择控制单元响应外部命令信号建立可变存取路径。
3.根据权利要求2所述的器件，其中，根据方式寄存器设置(MRS)代码信号或通过任何命令信号的组合生成外部命令信号。
4.根据权利要求2所述的器件，其中，选择控制单元响应外部命令信号，控制输入/输出端口与存储区之间的数据路径和地址路径。
5.根据权利要求2所述的器件，其中，选择控制单元响应用于正常操作的外部命令信号，在正常操作方式下工作，和响应用于测试操作的外部命令信号，在测试方式下工作。
6.根据权利要求3所述的器件，其中，外部命令信号是每一个与存储区相对应的分开、独立的信号。
7.一种半导体存储器件，包含：
第一和第二输入/输出端口；
划分成多个存储区的存储器阵列；和
选择控制单元，用于在存储区与第一和第二输入/输出端口之间建立存取路径，以便可变地将每个存储区分配成第一输入/输出端口专用存取区、第二输入/输出端口专用存取区、和共享存取区之一，
其中，通过第一输入/输出端口而非第二输入/输出端口存取第一输入/输出端口专用存取区，只通过第二输入/输出端口而非第一输入/输出端口存取第二输入/输出端口专用存取区，通过第一和第二输入/输出端口存取共享存取区。
8.根据权利要求7所述的器件，其中，选择控制单元响应外部命令信号可变地分配存储区。
9.根据权利要求8所述的器件，其中，根据方式寄存器设置(MRS)代码信号或通过任何命令信号的组合生成外部命令信号。
10.根据权利要求9所述的器件，其中，选择控制单元包含：
响应外部命令信号生成选择控制信号的命令多路复用器，其中，选择控制信号将每个存储区分配成第一输入/输出端口专用存取区、第二输入/输出端口专用存取区、和共享存取区之一；
响应于选择控制信号控制在输入/输出端口与存储区之间的数据路径的数据多路复用器；和
响应于选择控制信号控制在输入/输出端口与存储区之间的地址路径的地址多路复用器。
11.根据权利要求10所述的器件，其中，选择控制单元响应用于正常操作的基于MRS代码信号的外部命令信号，在正常操作方式下工作，和响应用于测试操作的基于MRS代码信号的外部命令信号，在测试方式下工作。
12.根据权利要求11所述的器件，其中，外部命令信号是每一个与存储区相对应的分开、独立的信号。
13.一种在包含多个输入/输出端口和划分成多个存储区的存储器阵列的半导体存储器件中，用于可变地存取存储区的方法，该方法包括：
施加外部命令信号以便分配通过至少一个输入/输出端口存取的存储区；
根据存储区分配在存储区与相应的输入/输出端口之间建立数据和地址路径；
重新施加外部命令信号以便重新分配通过不同输入/输出端口存取的存储区；和
根据存储区重新分配在存储区与对应的不同输入/输出端口之间建立新数据和地址路径，
其中，通过第一输入/输出端口而非第二输入/输出端口存取第一输入/输出端口专用存取区，只通过第二输入/输出端口而非第一输入/输出端口存取第二输入/输出端口专用存取区，通过第一和第二输入/输出端口存取共享存取区。
14.根据权利要求13所述的方法，其中，当半导体存储器件具有第一和第二输入/输出端口时，可变地将每个存储区分配成第一输入/输出端口专用存取区、第二输入/输出端口专用存取区、和共享存取区之一。
15.根据权利要求13所述的方法，其中，根据方式寄存器设置(MRS)代码信号或通过任何命令信号的组合生成外部命令信号。
16.根据权利要求13所述的方法，其中，外部命令信号是每一个与存储区相对应的分开、独立的信号。
CN2006101669668A 2005-12-22 2006-12-15 具有可变存取路径的多端口半导体存储器件及其方法 Active CN1988033B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050127534A KR100655081B1 (ko) 2005-12-22 2005-12-22 가변적 액세스 경로를 가지는 멀티 포트 반도체 메모리장치 및 그에 따른 방법
KR127534/05 2005-12-22

Publications (2)

Publication Number Publication Date
CN1988033A CN1988033A (zh) 2007-06-27
CN1988033B true CN1988033B (zh) 2012-05-30

Family

ID=37732471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101669668A Active CN1988033B (zh) 2005-12-22 2006-12-15 具有可变存取路径的多端口半导体存储器件及其方法

Country Status (5)

Country Link
US (3) US7505353B2 (zh)
JP (1) JP2007172811A (zh)
KR (1) KR100655081B1 (zh)
CN (1) CN1988033B (zh)
DE (1) DE102006062399A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668756B1 (ko) * 2005-10-12 2007-01-29 주식회사 하이닉스반도체 반도체 장치
KR100735612B1 (ko) * 2005-12-22 2007-07-04 삼성전자주식회사 멀티패쓰 억세스블 반도체 메모리 장치
KR100655081B1 (ko) * 2005-12-22 2006-12-08 삼성전자주식회사 가변적 액세스 경로를 가지는 멀티 포트 반도체 메모리장치 및 그에 따른 방법
ES2883587T3 (es) * 2007-04-12 2021-12-09 Rambus Inc Sistema de memoria con interconexión de solicitud punto a punto
US7554858B2 (en) * 2007-08-10 2009-06-30 Micron Technology, Inc. System and method for reducing pin-count of memory devices, and memory device testers for same
JP5599969B2 (ja) * 2008-03-19 2014-10-01 ピーエスフォー ルクスコ エスエイアールエル マルチポートメモリ、および該マルチポートメモリを備えるコンピュータシステム
JP5449686B2 (ja) * 2008-03-21 2014-03-19 ピーエスフォー ルクスコ エスエイアールエル マルチポートメモリ及びそのマルチポートメモリを用いたシステム
US8036061B2 (en) * 2009-02-13 2011-10-11 Apple Inc. Integrated circuit with multiported memory supercell and data path switching circuitry
FR2946441A1 (fr) * 2009-06-08 2010-12-10 Commissariat Energie Atomique Reseau d'interconnexions a sous-reseaux dynamiques.
US8769213B2 (en) 2009-08-24 2014-07-01 Micron Technology, Inc. Multi-port memory and operation
DE102010052486B4 (de) * 2010-11-26 2015-08-27 Bombardier Transportation Gmbh Steuerungsanordnung zur Steuerung des Betriebs eines spurgebundenen Fahrzeugs sowie Verfahren zum Herstellen der Steuerungsanordnung
JP2012208975A (ja) * 2011-03-29 2012-10-25 Renesas Electronics Corp 半導体装置
US8611175B2 (en) 2011-12-07 2013-12-17 Xilinx, Inc. Contention-free memory arrangement
US9514069B1 (en) 2012-05-24 2016-12-06 Schwegman, Lundberg & Woessner, P.A. Enhanced computer processor and memory management architecture
JP2014067241A (ja) * 2012-09-26 2014-04-17 Fujitsu Semiconductor Ltd 半導体記憶装置及び電子装置
US9921980B2 (en) 2013-08-12 2018-03-20 Micron Technology, Inc. Apparatuses and methods for configuring I/Os of memory for hybrid memory modules
US10019402B2 (en) * 2016-05-12 2018-07-10 Quanta Computer Inc. Flexible NVME drive management solution via multiple processor and registers without multiple input/output expander chips
US11073553B2 (en) * 2017-12-29 2021-07-27 Texas Instruments Incorporated Dynamic generation of ATPG mode signals for testing multipath memory circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276842A (en) * 1990-04-10 1994-01-04 Mitsubishi Denki Kabushiki Kaisha Dual port memory
CN1407560A (zh) * 2001-09-05 2003-04-02 富士通株式会社 装有存储器和逻辑芯片的可测试存储器芯片的半导体器件

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4796232A (en) * 1987-10-20 1989-01-03 Contel Corporation Dual port memory controller
JPH02123594A (ja) * 1988-11-02 1990-05-11 Toshiba Corp ２ポートｒａｍ
JPH0363995A (ja) * 1989-08-02 1991-03-19 Nec Corp デュアルポートメモリ
US4967398A (en) * 1989-08-09 1990-10-30 Ford Motor Company Read/write random access memory with data prefetch
JP2549209B2 (ja) * 1991-01-23 1996-10-30 株式会社東芝 半導体記憶装置
JP2673390B2 (ja) * 1991-03-13 1997-11-05 三菱電機株式会社 マルチポートメモリ
DE69216267T2 (de) * 1991-03-19 1997-09-25 Fujitsu Ltd Multiport-Speicher
US5502683A (en) * 1993-04-20 1996-03-26 International Business Machines Corporation Dual ported memory with word line access control
JP3080520B2 (ja) * 1993-09-21 2000-08-28 富士通株式会社 シンクロナスｄｒａｍ
JPH07319755A (ja) 1994-05-25 1995-12-08 Nippon Telegr & Teleph Corp <Ntt> 複数ポートメモリ
JP3497904B2 (ja) * 1995-02-03 2004-02-16 株式会社ルネサステクノロジ 半導体装置
JPH09115286A (ja) * 1995-10-17 1997-05-02 Hitachi Ltd マルチポートメモリ
US5815456A (en) * 1996-06-19 1998-09-29 Cirrus Logic, Inc. Multibank -- multiport memories and systems and methods using the same
US5768211A (en) * 1996-07-31 1998-06-16 Cypress Semiconductor Corporation Multi-port arbitration for high performance width expansion
DE19740695C2 (de) * 1997-09-16 2002-11-21 Infineon Technologies Ag Datenspeicher mit Mehrebenenhierarchie
JP2001043674A (ja) 1999-07-30 2001-02-16 Fujitsu Ltd 半導体記憶装置
JP4312947B2 (ja) * 2000-11-06 2009-08-12 富士通マイクロエレクトロニクス株式会社 半導体記憶装置及びその出力データ更新方法
EP1564749B8 (en) * 2000-12-20 2009-02-18 Fujitsu Microelectronics Limited Multi-port memory based on DRAM core
KR100493028B1 (ko) * 2002-10-21 2005-06-07 삼성전자주식회사 반도체 메모리 장치에서 ｍｒｓ 코드를 생성하는 회로 및상기 ｍｒｓ 코드를 생성하는 방법
JP2004192694A (ja) 2002-12-10 2004-07-08 Renesas Technology Corp 半導体記憶装置
TWI230337B (en) * 2003-10-14 2005-04-01 Toppoly Optoelectronics Corp Data transmission method of reversing data by differential data signal
KR100537199B1 (ko) * 2004-05-06 2005-12-16 주식회사 하이닉스반도체 동기식 메모리 소자
KR100660874B1 (ko) * 2005-07-25 2006-12-26 삼성전자주식회사 듀얼 포트를 갖는 디램에서의 리프레시 제어 방법
KR100655081B1 (ko) * 2005-12-22 2006-12-08 삼성전자주식회사 가변적 액세스 경로를 가지는 멀티 포트 반도체 메모리장치 및 그에 따른 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276842A (en) * 1990-04-10 1994-01-04 Mitsubishi Denki Kabushiki Kaisha Dual port memory
CN1407560A (zh) * 2001-09-05 2003-04-02 富士通株式会社 装有存储器和逻辑芯片的可测试存储器芯片的半导体器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US 5276842 A,说明书第5栏第17行－第6栏第10行，第7栏第29行－第61行，权利要求1以及图10.

Also Published As

Publication number Publication date
DE102006062399A1 (de) 2007-06-28
US7505353B2 (en) 2009-03-17
JP2007172811A (ja) 2007-07-05
US20090175114A1 (en) 2009-07-09
US20100232249A1 (en) 2010-09-16
US8120986B2 (en) 2012-02-21
CN1988033A (zh) 2007-06-27
KR100655081B1 (ko) 2006-12-08
US20070147162A1 (en) 2007-06-28

Similar Documents

Publication Publication Date Title
CN1988033B (zh) 具有可变存取路径的多端口半导体存储器件及其方法
US6453400B1 (en) Semiconductor integrated circuit device
US9087592B2 (en) Semiconductor memory device
US5959930A (en) Multi-bank synchronous semiconductor memory device
US6314042B1 (en) Fast accessible semiconductor memory device
CN112420094B (zh) 共享晶体管的字线驱动器以及相关的存储器装置和系统
US6243279B1 (en) Semiconductor integrated circuit device
US20020136081A1 (en) Semiconductor integrated circuit device
US6324104B1 (en) Semiconductor integrated circuit device
KR20080067799A (ko) 메일박스 영역을 가지는 멀티 패스 액세스블 반도체 메모리장치 및 그에 따른 메일박스 액세스 제어방법
US7289385B2 (en) Bank selection signal control circuit for use in semiconductor memory device, and bank selection control method
US20130091327A1 (en) Semiconductor device performing burst order control and data bus inversion
US6339817B1 (en) Semiconductor memory including main and sub memory portions having plural memory cell groups and a bidirectional data transfer circuit
US20120155200A1 (en) Memory device, memory system including the same, and control method thereof
KR101452957B1 (ko) 리드 와일 라이트 동작시 커플링 노이즈를 방지할 수 있는상 변화 메모리 장치
JP3184085B2 (ja) 半導体記憶装置
US9613671B2 (en) Nonvolatile random access memory including control circuit configured to receive commands at high and low edges of one clock cycle
JP2010272168A (ja) 半導体装置
US6301170B2 (en) MRAD test circuit, semiconductor memory device having the same and MRAD test method
KR100442225B1 (ko) 고속 판독이 가능한 반도체 기억 장치
US6795371B2 (en) Semiconductor memory apparatus of which data are accessible by different addressing type
KR20180111466A (ko) 다른 메모리 셀들을 포함하는 하이브리드 dram 어레이
JP2008084516A (ja) 半導体メモリ装置
US6366502B1 (en) Circuitry for reading from and writing to memory cells
KR20090030406A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant