KR100668756B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100668756B1
KR100668756B1 KR1020050096255A KR20050096255A KR100668756B1 KR 100668756 B1 KR100668756 B1 KR 100668756B1 KR 1020050096255 A KR1020050096255 A KR 1020050096255A KR 20050096255 A KR20050096255 A KR 20050096255A KR 100668756 B1 KR100668756 B1 KR 100668756B1
Authority
KR
South Korea
Prior art keywords
enable signal
address enable
signal
address
mux
Prior art date
Application number
KR1020050096255A
Other languages
English (en)
Inventor
유민영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050096255A priority Critical patent/KR100668756B1/ko
Priority to US11/458,208 priority patent/US7701799B2/en
Application granted granted Critical
Publication of KR100668756B1 publication Critical patent/KR100668756B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

본 발명은 복수의 내부 커맨드 신호를 입력받아 이를 디코딩하여 제 1 Y-어드레스 인에이블신호를 출력하는 디코더와; 상기 제 1 Y-어드레스 인에이블 신호를 입력받아 소정의 인에이블 구간을 갖는 제 2 Y-어드레스 인에이블 신호를 출력하는 Y-어드레스 인에이블신호 생성부와; 상기 제 1 Y-어드레스 인에이블 신호와 제 2 Y-어드레스 인에이블 신호를 입력받아 그 중 어느 하나의 신호를 선택하여 Y-어드레스 인에이블 신호로서 출력하는 먹스(MUX)와; 반도체 장치의 동작 모드에 따라 상기 제 1 Y-어드레스 인에이블 신호 또는 제 2 Y-어드레스 인에이블 신호 중 어느 하나의 신호를 선택하도록 상기 먹스를 제어하는 먹스 제어부를 포함하여 구성되는 반도체 장치에 관한 것이다.
어드레스 인에이블 신호, 반도체 장치

Description

반도체 장치{Semiconductor Device}
도 1은 종래 기술에 의한 반도체 장치의 구성을 도시한 것이다.
도 2는 본 발명에 의한 일 실시예에 따른 반도체 장치의 구성을 도시한 것이다.
도 3은 본 실시예에 따른 반도체 장치에 사용되는 Y-어드레스 인에이블 신호 생성부의 구성을 도시한 것이다.
도 4는 본 실시예에 따른 반도체 장치에 사용되는 Y-어드레스 인에이블 신호 생성부의 동작을 설명하기 위한 타이밍도이다.
도 5는 본 실시예에 따른 반도체 장치에 사용되는 먹스와 드라이버의 구성을 도시한 것이다.
도 6은 본 실시예에 따른 반도체 장치에 사용되는 먹스 제어부의 구성을 도시한 것이다.
도 7은 본 실시예에 따른 반도체 장치의 동작을 설명하기 위한 타이밍도를 나타낸 것이다.
본 발명은 반도체 장치에 관한 것으로, 더욱 구체적으로는 Y-어드레스 선택신호의 폭을 결정하는 Y-어드레스 인에이블신호를 생성함에 있어, 라이트 동작모드 하에서는 시스템 클럭을 이용하여 Y-어드레스 인에이블 신호를 생성함으로써, 고속 동작에서도 라이트시 온도, 전압 등의 외부조건이나 공정변화에 의해 영향을 거의 받지 않고 양호한 데이터 처리가 가능한 반도체 장치에 관한 것이다.
일반적으로, 반도체 장치 특히 DRAM 소자 등에 있어 Y-어드레스 선택신호(컬럼 어드레스 선택신호)는 리드나 라이트 동작시 Y-어드레스(컬럼 어드레스)를 선택하는데 사용되는 것으로서, 특히 메모리 셀에 데이터를 라이트할 때 데이터 윈도우를 결정하는 중요한 요소가 된다. 그리고, Y-어드레스 인에이블 신호(컬럼 어드레스 인에이블 신호)는 Y-어드레스 선택신호를 생성함에 있어 사용되는 인에이블 신호로서, Y-어드레스 선택신호의 폭은 Y-어드레스 인에이블 신호의 폭에 의해 결정된다.
그런데, 종래 반도체 장치에서는 상기 Y-어드레스 인에이블 신호를 생성할 때 R-C(저항-커패시터)를 포함하는 내부 지연회로를 사용함으로 인하여 외부조건변화(전압변화 또는 온도 변화) 또는 공정 변화 등에 의하여 Y-어드레스 인에이블 신호의 폭에 변화가 발생하고, 이에 따라 Y-어드레스 선택신호의 폭에도 변화가 발생 하였다. 그리고, Y-어드레스 선택신호의 폭의 변화는 특히 라이트 동작시 데이터 윈도우를 감소시켜 정상적인 데이터 처리를 저해하는 요소로 작용하였으며, 이러한 문제점은 반도체 장치가 고속화에 의해 Y-어드레스 선택신호의 폭이 감소함에 따라 더욱 두드러지게 나타났다. 이하, 이러한 종래 반도체 장치의 문제점을 도 1을 참조하여 보다 구체적으로 설명한다.
도 1은 종래 반도체 장치의 구성을 도시한 것이다.
도시된 바와 같이, 클럭버퍼(110)가 외부클럭(CLK, CLKB)을 입력받아 이를 버퍼링하여 내부클럭(ICLK)을 출력한다. 그리고, 커맨드 버퍼(120)는 외부로부터 클럭인에이블신호(CKE), 칩선택신호(CSB), 라스신호(RASB), 카스 신호(CASB) 및 라이트 인에이블 신호(WEB)를 입력받아 이를 버퍼링하여 출력한다. 그리고, 커맨드 디코더(130)는 상기 커맨드 버퍼(120)로부터 출력된 버퍼링된 다수의 커맨드(CST, RAST, CAST, WET)와 내부클럭(ICLK)을 입력받아, 내부클럭(ICLK)에 동기하여 내부 라이트 커맨드신호(IWTP), 내부 리드 커맨드 신호(IRDP), 내부 버스트 인에이블신호(IBEP) 및 내부 라이트 인에이블 신호(WTS)를 출력한다. 여기서, 내부 라이트 인에이블 신호(WTS)는 외부로부터 라이트 커맨드가 입력되면 인에이블되어 라이트 동작이 수행될 수 있도록 하는 신호이고, 내부 라이트 커맨드 신호(IWTP)는 상기 내부 라이트 인에이블 신호(WTS)가 인에이블된 상태에서 내부클럭(ICLK)에 동기하여 생성되어 라이트 동작을 수행하도록 명령하는 내부 커맨드이다. 그리고, 내부 리드 커맨드 신호(IRDP)는 상기 내부 라이트 인에이블 신호(WTS)가 디스에이블된 상태에서 내부클럭(ICLK)에 동기하여 생성되어 리드 동작을 수행하도록 명령하는 내부 커 맨드이다. 내부 버스트 인에이블 신호(IBEP)는 외부로부터의 리드 또는 라이트 커맨드의 입력시 버스트 동작을 수행하도록 명령하는 내부 커맨드이다.
이어서, 디코더(140)는 내부 라이트 커맨드신호(IWTP), 내부 리드 커맨드 신호(IRDP) 및 내부 버스트 인에이블신호(IBEP)를 입력받아 이를 디코딩하여, 상기 입력된 복수의 내부 커맨드의 인에이블에 응답하여 Y-어드레스 선택신호 생성을 위한 소정의 인에이블 신호(YAE_1)를 출력한다. 그리고, Y-어드레스 인에이블 신호 생성부(150)는 상기 인에이블 신호(YAE_1)를 입력받아 Y-어드레스 인에이블 신호(YAE_2)를 생성한다. 마지막으로, 드라이버(160)는 Y-어드레스 인에이블 신호(YAE_2)를 소정 레벨로 드라이빙하여 최종 Y-어드레스 인에이블 신호(YAE)를 출력한다.
그런데, 종래에는 Y-어드레스 인에이블 신호 생성부(150)가 Y-어드레스 인에이블 신호(YAE_2)를 생성함에 있어, 가령 R-C(저항-커패시터)를 포함하는 내부 지연회로 등을 사용하여 Y-어드레스 인에이블 신호(YAE_2)의 폭을 조절하였다. 따라서, 반도체 장치에서 외부조건변화(전압변화 또는 온도 변화) 또는 공정 변화 등이 발생하는 경우에는 상기 내부 지연회로 등의 지연동작에 변화가 발생하여 Y-어드레스 인에이블 신호(YAE_2)의 폭에 변화가 발생하게 되었으며, Y-어드레스 선택신호의 폭에도 변화가 발생하였다. 그리고, Y-어드레스 선택신호의 폭의 변화는 특히 라이트 동작시 데이터 윈도우를 감소시켜 정상적인 데이터 처리를 방해하는 요소로 작용하게 되었으며, 이러한 문제점은 반도체 장치가 고속화에 의해 Y-어드레스 선택신호의 폭이 감소함에 따라 더욱 두드러지게 나타났다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 Y-어드레스 선택신호의 폭을 결정하는 Y-어드레스 인에이블신호를 생성함에 있어, 라이트 동작모드 하에서는 시스템 클럭을 이용하여 Y-어드레스 인에이블 신호를 생성함으로써, 고속 동작에서도 라이트시 온도, 전압 등의 외부조건이나 공정변화에 의해 영향을 거의 받지 않고 양호한 데이터 처리가 가능한 반도체 장치를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 복수의 내부 커맨드 신호를 입력받아 이를 디코딩하여 제 1 Y-어드레스 인에이블신호를 출력하는 디코더와; 상기 제 1 Y-어드레스 인에이블 신호를 입력받아 소정의 인에이블 구간을 갖는 제 2 Y-어드레스 인에이블 신호를 출력하는 Y-어드레스 인에이블신호 생성부와; 상기 제 1 Y-어드레스 인에이블 신호와 제 2 Y-어드레스 인에이블 신호를 입력받아 그 중 어느 하나의 신호를 선택하여 Y-어드레스 인에이블 신호로서 출력하는 먹스(MUX)와; 반도체 장치의 동작 모드에 따라 상기 제 1 Y-어드레스 인에이블 신호 또는 제 2 Y-어드레스 인에이블 신호 중 어느 하나의 신호를 선택하도록 상기 먹스를 제어하는 먹스 제어부를 포함하여 구성되는 반도체 장치를 제공한다.
또한, 본 발명은 외부클럭을 버퍼링하여 내부클럭을 생성하는 클럭버퍼와; 상기 내부클럭의 주기를 조절하는 클럭주기 조절부와; 복수의 외부 커맨드 신호를 버퍼링하는 커맨드 버퍼와; 상기 클럭주기 조절부로부터 출력되는 내부클럭에 동기되어 동작하고, 상기 커맨드 버퍼로부터 출력되는 복수의 커맨드 신호를 입력받아 이를 디코딩하여 복수의 내부 커맨드 신호를 생성하는 커맨드 디코더와; 상기 복수의 내부 커맨드 신호를 입력받아 이를 디코딩하여 제 1 Y-어드레스 인에이블신호를 출력하는 디코더와; 상기 제 1 Y-어드레스 인에이블 신호를 입력받아 소정의 인에이블 구간을 갖는 제 2 Y-어드레스 인에이블 신호를 출력하는 Y-어드레스 인에이블신호 생성부와; 상기 제 1 Y-어드레스 인에이블 신호와 제 2 Y-어드레스 인에이블 신호를 입력받아 그 중 어느 하나의 신호를 선택하여 Y-어드레스 인에이블 신호로서 출력하는 먹스(MUX)와; 반도체 장치의 동작 모드에 따라 상기 제 1 Y-어드레스 인에이블 신호 또는 제 2 Y-어드레스 인에이블 신호 중 어느 하나의 신호를 선택하도록 상기 먹스를 제어하는 먹스 제어부를 포함하여 구성되는 반도체 장치를 제공한다.
본 발명에서, 상기 먹스 제어부는 반도체 장치가 라이트 동작 모드에 있을 때, 상기 제 1 Y-어드레스 인에이블 신호와 제 2 Y-어드레스 인에이블 신호 중 인에이블 구간이 더 큰 신호를 선택하여 출력하도록 상기 먹스를 제어하는 것이 바람직하다.
본 발명에서, 상기 먹스 제어부는 테스트 모드 하에서는 반도체 장치가 라이트 동작 모드에 있는지 아닌지에 상관없이 상기 제 2 Y-어드레스 인에이블 신호를 선택하여 출력하도록 상기 먹스를 제어하는 것이 바람직하다.
본 발명에서, 상기 제 1 Y-어드레스 인에이블 신호는 상기 2 Y-어드레스 인 에이블 신호보다 인에이블 구간이 더 큰 것이 바람직하다.
본 발명에서, 상기 먹스 제어부는 내부 라이트 인에이블신호와 테스트 모드신호를 논리연산하여 먹스 제어신호를 출력하는 제 1 논리부를 포함하여 구성되는 것이 바람직하다.
본 발명에서, 상기 제 1 논리부는 논리곱 연산을 수행하는 것이 바람직하다.
본 발명에서, 상기 먹스는 상기 제 1 Y-어드레스 인에이블 신호와 제 2 Y-어드레스 인에이블 신호를 논리연산하는 제 2 논리부와; 상기 먹스 제어신호에 응답하여 상기 제 2 논리부의 출력신호를 전달하는 제 1 전달게이트와; 상기 먹스 제어신호에 응답하여 상기 제 2 Y-어드레스 인에이블 신호를 전달하는 제 2 전달게이트를 포함하여 구성되는 것이 바람직하다.
본 발명에서, 제 2 논리부는 논리합 연산을 수행하는 것이 바람직하다.
본 발명에서, 상기 Y-어드레스 인에이블 신호 생성부는 상기 제 1 Y-어드레스 인에이블 신호를 소정 구간 지연시키는 지연기와; 상기 지연기의 출력신호를 버퍼링하는 버퍼와; 상기 제 1 Y-어드레스 인에이블 신호와 상기 버퍼의 출력신호를 논리연산하는 논리부를 포함하여 구성되는 것이 바람직하다.
본 발명에서, 상기 버퍼는 반전 버퍼링을 수행하는 인버터인 것이 바람직하다.
본 발명에서, 상기 논리부는 논리곱 연산을 수행하는 것이 바람직하다.
본 발명에서, 상기 디코더는 상기 복수의 내부 커맨드 신호를 입력받아 이들 신호를 논리합 연산하여 상기 1 Y-어드레스 인에이블 신호를 출력하는 것이 바람직 하다.
본 발명에서, 상기 반도체 장치는 상기 먹스로부터 출력되는 상기 Y-어드레스 인에이블 신호를 소정 레벨로 구동하는 드라이버를 더 포함하는 것이 바람직하다.
또한, 본 발명은 복수의 내부 커맨드 신호를 입력받아 이를 디코딩하여 제 1 Y-어드레스 인에이블신호를 출력하는 디코더와; 상기 제 1 Y-어드레스 인에이블 신호를 입력받아 소정의 인에이블 구간을 갖는 제 2 Y-어드레스 인에이블 신호를 출력하는 Y-어드레스 인에이블신호 생성부와; 상기 제 1 Y-어드레스 인에이블 신호와 제 2 Y-어드레스 인에이블 신호를 입력받고, 소정의 먹스 제어신호에 의해 제어되어 반도체 장치의 동작 모드에 따라 상기 제 1 또는 제 2 Y-어드레스 인에이블 신호 중 어느 하나의 신호를 선택하여 Y-어드레스 인에이블 신호로서 출력하는 먹스(MUX)를 포함하여 구성되는 반도체 장치를 제공한다.
본 발명에서, 상기 먹스는 반도체 장치가 라이트 동작 모드에 있을 때 상기 제 1 Y-어드레스 인에이블 신호와 제 2 Y-어드레스 인에이블 신호 중 인에이블 구간이 더 큰 신호를 선택하여 출력하는 것이 바람직하다.
본 발명에서, 상기 제 1 Y-어드레스 인에이블 신호는 상기 2 Y-어드레스 인에이블 신호보다 인에이블 구간이 더 큰 것이 바람직하다.
본 발명에서, 상기 먹스 제어신호는 내부 라이트 인에이블신호인 것이 바람직하다.
본 발명에서, 상기 먹스는 상기 제 1 Y-어드레스 인에이블 신호와 제 2 Y-어드레스 인에이블 신호를 논리연산하는 논리부와; 상기 먹스 제어신호에 응답하여 상기 논리부의 출력신호를 전달하는 제 1 전달게이트와; 상기 먹스 제어신호에 응답하여 상기 제 2 Y-어드레스 인에이블 신호를 전달하는 제 2 전달게이트를 포함하여 구성되는 것이 바람직하다.
본 발명에서, 상기 논리부는 논리합 연산을 수행하는 것이 바람직하다.
본 발명에서, 상기 Y-어드레스 인에이블 신호 생성부는 상기 제 1 Y-어드레스 인에이블 신호를 소정 구간 지연시키는 지연기와; 상기 지연기의 출력신호를 반전버퍼링하는 인버터와; 상기 제 1 Y-어드레스 인에이블 신호와 상기 인버터의 출력신호를 논리연산하는 논리부를 포함하여 구성되는 것이 바람직하다.
본 발명에서, 상기 논리부는 논리곱 연산을 수행하는 것이 바람직하다.
본 발명에서, 상기 디코더는 상기 복수의 내부 커맨드 신호를 입력받아 이들 신호를 논리합 연산하여 상기 1 Y-어드레스 인에이블 신호를 출력하는 것이 바람직하다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 2는 본 발명에 의한 일 실시예에 따른 반도체 장치의 구성을, 도 3은 본 실시예에 따른 반도체 장치에 사용되는 Y-어드레스 인에이블 신호 생성부의 구성을, 도 5는 본 실시예에 따른 반도체 장치에 사용되는 먹스와 드라이버의 구성을, 도 6은 본 실시예에 따른 반도체 장치에 사용되는 먹스 제어부의 구성을, 도 7은 본 실시예에 따른 반도체 장치의 동작을 설명하기 위한 타이밍도를 나타낸 것이다. 도 2 내지 도 7을 참조하여 본 실시예에 의한 반도체 장치를 설명하면 다음과 같다.
도시된 바와 같이, 본 실시예에 따른 반도체 장치는 외부클럭(CLK, CLKB)을 버퍼링하여 내부클럭(ICLK)을 생성하는 클럭버퍼(210)와; 상기 내부클럭(ICLK)의 주기를 조절하는 클럭주기 조절부(230)와; 복수의 외부 커맨드 신호(CKE, CSB, RASB, CASB, WEB)를 버퍼링하는 커맨드 버퍼(220)와; 상기 클럭주기 조절부(230)로부터 출력되는 내부클럭(DICLK)에 동기되어 동작하고, 상기 커맨드 버퍼(220)로부터 출력되는 복수의 커맨드 신호(CST, RAST, CAST, WET)를 입력받아 이를 디코딩하여 복수의 내부 커맨드 신호(IWTP, IRDP, IBEP)를 생성하는 커맨드 디코더(240)와; 상기 복수의 내부 커맨드 신호(IWTP, IRDP, IBEP)를 입력받아 이를 디코딩하여 제 1 Y-어드레스 인에이블신호(YAE_1)를 출력하는 디코더(250)와; 상기 제 1 Y-어드레스 인에이블 신호(YAE_1)를 입력받아 소정의 인에이블 구간을 갖는 제 2 Y-어드레스 인에이블 신호(YAE_2)를 출력하는 Y-어드레스 인에이블신호 생성부(260)와; 상기 제 1 Y-어드레스 인에이블 신호(YAE_1)와 제 2 Y-어드레스 인에이블 신호(YAE_2)를 입력받아 그 중 어느 하나의 신호를 선택하여 Y-어드레스 인에이블 신호(YAE)로서 출력하는 먹스(MUX, 270)와; 반도체 장치의 동작 모드에 따라 상기 제 1 Y-어드레스 인에이블 신호(YAE_1) 또는 제 2 Y-어드레스 인에이블 신호(YAE_2) 중 어느 하나의 신호를 선택하도록 상기 먹스(270)를 제어하는 먹스 제어부(280)를 포함하여 구성된다.
Y-어드레스 인에이블 신호 생성부(260)는 제 1 Y-어드레스 인에이블 신호(YAE_1)를 소정 구간 지연시키는 지연기(261)와; 상기 지연기(261)의 출력신호를 반전버퍼링하는 인버터(IV11)와; 제 1 Y-어드레스 인에이블 신호(YAE_1)와 상기 인버터(IV11)의 출력신호를 논리곱연산하는 논리부(262)를 포함하여 구성된다.
먹스(270)는 제 1 Y-어드레스 인에이블 신호(YAE_1)와 제 2 Y-어드레스 인에이블 신호(YAE_2)를 논리합연산하는 논리부(271)와; 먹스 제어신호(YWTS)에 응답하여 논리부(271)의 출력신호를 전달하는 전달게이트(TG21)와; 먹스 제어신호(YWTS)에 응답하여 제 2 Y-어드레스 인에이블 신호(YAE_2)를 전달하는 전달게이트(TG22)를 포함한다. 그리고, 먹스 제어부(280)는 테스트 모드신호(TDISWTS)의 반전신호와 내부 라이트 인에이블신호(WTS)를 논리곱연산하여 먹스 제어신호(YWTS)를 출력하는 논리부(281)를 포함한다.
이와 같이 구성된 본 실시예의 동작을 도 2 내지 도 7을 참조하여 구체적으로 설명한다.
도 2에 도시된 바와 같이, 클럭버퍼(210)는 외부클럭(CLK, CLKB)을 입력받아 이를 버퍼링하여 내부클럭(ICLK)을 출력한다. 클럭주기 조절부(230)는 내부클럭(ICLK)을 입력받아 필요에 따라 그 주기를 변경하여 내부클럭(DICLK)을 출력한다. 여기서, 내부클럭(DICLK)의 주기는 내부클럭(ICLK)과 동일하도록 설정될 수도 있고, 필요에 따라서는 Y-어드레스 인에이블신호(YAE)와 Y-어드레스 선택신호의 인에이블 구간 폭을 증가시키기 위하여 상기 내부클럭(ICLK)의 주기보다 가령 2 배나 4배 정도 더 큰 주기를 가지도록 설정될 수도 있다.
커맨드 버퍼(220)는 외부로부터 클럭인에이블신호(CKE), 칩선택신호(CSB), 라스신호(RASB), 카스 신호(CASB) 및 라이트 인에이블 신호(WEB)를 입력받아 이를 버퍼링하여 출력한다. 그리고, 커맨드 디코더(240)는 상기 커맨드 버퍼(220)로부터 출력된 버퍼링된 다수의 커맨드(CST, RAST, CAST, WET)와 내부클럭(DICLK)을 입력받아, 내부클럭(DICLK)에 동기하여 내부 라이트 커맨드신호(IWTP), 내부 리드 커맨드 신호(IRDP), 내부 버스트 인에이블신호(IBEP) 및 내부 라이트 인에이블 신호(WTS)를 출력한다. 여기서, 내부 라이트 인에이블 신호(WTS)는 외부로부터 라이트 커맨드가 입력되면 인에이블되어 라이트 동작이 수행될 수 있도록 하는 신호이고, 내부 라이트 커맨드 신호(IWTP)는 상기 내부 라이트 인에이블 신호(WTS)가 인에이블된 상태에서 내부클럭(DICLK)에 동기하여 생성되어 라이트 동작을 수행하도록 명령하는 내부 커맨드이다. 그리고, 내부 리드 커맨드 신호(IRDP)는 상기 내부 라이트 인에이블 신호(WTS)가 디스에이블된 상태에서 내부클럭(DICLK)에 동기하여 생성되어 리드 동작을 수행하도록 명령하는 내부 커맨드이다. 내부 버스트 인에이블 신호(IBEP)는 외부로부터의 리드 또는 라이트 커맨드의 입력시 버스트 동작을 수행하도록 명령하는 내부 커맨드이다.
이어서, 디코더(250)는 내부 라이트 커맨드신호(IWTP), 내부 리드 커맨드 신 호(IRDP) 및 내부 버스트 인에이블신호(IBEP)를 입력받아 이를 디코딩하여 제 1 Y-어드레스 인에이블신호(YAE_1)를 출력한다. 여기서, 제 1 Y-어드레스 인에이블신호(YAE_1)는 디코더(250)에 입력된 상기 복수의 내부 커맨드들의 인에이블 구간에 대응하는 구간에서 인에이블되는 신호로서, 상기 디코더(250)는 논리합 연산을 수행하는 일반적인 노어게이트의 형태로 구현될 수도 있고 그 외에 다른 형태의 회로로 구현될 수 있다. 도 7에 도시된 바와 같이, 내부 라이트 커맨드 신호(IWTP)와 내부 리드 커맨드 신호(IRDP)가 내부클럭(DICLK)에 동기하여 생성되어 내부클럭(DICLK)의 폭에 대응하는 인에이블 구간폭을 가지므로(도 7은 내부클럭(DICLK)의 주기가 외부클럭(CLK)과 동일한 경우를 나타낸 것임), 리드나 라이트 동작에서 제 1 Y-어드레스 인에이블신호(YAE_1)의 인에이블 구간폭은 내부클럭(DICLK)의 클럭폭에 의하여 결정된다.
다음으로, Y-어드레스 인에이블 신호 생성부(260)는 제 1 Y-어드레스 인에이블신호(YAE_1)를 입력받아, 인에이블 구간폭이 제 1 Y-어드레스 인에이블신호(YAE_1)보다 더 작은 제 2 Y-어드레스 인에이블 신호(YAE_2)를 생성한다. 도 3 및 도 4를 참조하여 Y-어드레스 인에이블 신호 생성부(260)의 동작을 보다 구체적으로 설명한다. 먼저, 지연기(261)는 제 1 Y-어드레스 인에이블신호(YAE_1)를 소정 구간(tD)만큼 지연시킨 신호(YAE_1_D)를 출력하고, 인버터(IV11)는 신호(YAE_1_D)를 반전버퍼링하여 신호(YAE_1_DB)를 출력한다. 그리고, 낸드게이트(ND11)와 인버터(IV12)로 구성된 논리부(262)는 제 1 Y-어드레스 인에이블신호(YAE_1)와 신호(YAE_1_DB)를 논리곱 연산하여 제 2 Y-어드레스 인에이블신호(YAE_2)를 출력한다. 따라서, 제 2 Y-어드레스 인에이블신호(YAE_2)는 도 4에 도시된 바와 같이 상기 구간(tD) 동안 하이레벨로 인에이블되는 신호가 된다.
이어서, 먹스(270)는 제 1 Y-어드레스 인에이블신호(YAE_1)와 제 2 Y-어드레스 인에이블신호(YAE_2)를 입력받고, 먹스 제어신호(YWTS)에 의해 제어되어 상기 두 신호 중 어느 하나의 신호를 선택하여 출력한다. 여기서, 먹스 제어신호(YWTS)는 먹스제어부(280)에서 출력되는 신호이다. 먹스 제어부(280)는 내부 라이트 인에이블신호(WTS)와 테스트 모드 신호(TDISWTS)를 입력받아 반도체 장치의 동작 모드에 따라 레벨이 결정되는 먹스 제어신호(YWTS)를 출력한다. 반도체 장치의 동작 모드에 따른 먹스제어부(280)와 먹스(270)의 동작을 도 5 및 도 6을 참조하여 보다 구체적으로 설명한다.
먼저, 테스트 모드가 아닌 일반동작시, 반도체 장치가 리드 동작 모드에 있는 경우, 내부 라이트 인에이블신호(WTS)는 도 7에 도시된 바와 같이 로우레벨로 디스에이블되어 있다. 이 때에는 테스트 모드가 아니므로 테스트 모드 신호(TDISWTS)는 로우레벨로 디스에이블되어 있다. 따라서, 도 6에서 인버터(IV31)의 출력신호는 하이레벨이 되고 논리부(281)는 로우레벨인 내부 라이트 인에이블신호(WTS)와 인버터(IV31)로부터의 하이레벨의 신호를 논리곱연산하여 로우레벨의 먹스 제어신호(YWTS)를 출력한다.
그러면, 도 5의 먹스(270)에서, 전달게이트(TG21)는 턴-오프되고 전달게이트(TG22)는 턴-온된다. 따라서, 전달게이트(TG22)를 통하여 제 2 Y-어드레스 인에이블신호(YAE_2)가 전달되므로, 먹스(270)로부터는 제 2 Y-어드레스 인에이블신호 (YAE_2)가 출력된다. 그리고, 드라이버(290)는 제 2 Y-어드레스 인에이블신호(YAE_2)를 소정 전압레벨로 구동하여 최종 Y-어드레스 인에이블신호(YAE)를 출력한다.
따라서, 반도체 장치가 리드 동작 모드에 있는 경우, 최종 Y-어드레스 인에이블신호(YAE)는 도 7에 도시된 바와 같이 제 2 Y-어드레스 인에이블 신호(YAE_2)와 동일한 인에이블 구간폭을 갖게 된다.
한편, 테스트 모드가 아닌 일반동작모드에서, 외부로부터 라이트 커맨드가 입력되면 내부 라이트 인에이블신호(WTS)는 로우레벨에서 하이레벨로 인에이블되고 반도체 장치는 라이트 동작 모드에 진입한다. 이 때에도 테스트 모드가 아니므로 테스트 모드 신호(TDISWTS)는 로우레벨로 디스에이블되어 있고 내부 라이트 인에이블신호(WTS)는 하이레벨로 인에이블된다. 따라서, 도 6에서 인버터(IV31)의 출력신호는 하이레벨이 되고 논리부(281)는 하이레벨인 두 신호를 입력받아 논리곱연산하여 하이레벨의 먹스 제어신호(YWTS)를 출력한다.
그러면, 도 5의 먹스(270)에서, 전달게이트(TG21)는 턴-온되고 전달게이트(TG22)는 턴-오프된다. 논리부(271)는 제 1 Y-어드레스 인에이블신호(YAE_1)와 제 2 Y-어드레스 인에이블신호(YAE_2)를 논리합 연산하여 그 결과값을 출력한다. 이 때 제 1 Y-어드레스 인에이블신호(YAE_1)의 인에이블 구간 폭이 제 2 Y-어드레스 인에이블신호(YAE_2)보다 더 크므로, 결과적으로 전달게이트(TG21)로부터는 제 1 Y-어드레스 인에이블신호(YAE_1)가 출력된다. 그리고, 드라이버(290)는 제 1 Y-어드레스 인에이블신호(YAE_1)를 소정 전압레벨로 구동하여 최종 Y-어드레스 인에이 블신호(YAE)를 출력한다.
따라서, 반도체 장치가 라이트 동작 모드에 있는 경우, Y-어드레스 인에이블신호(YAE)는 도 7에 도시된 바와 같이 내부클럭(DICLK)의 폭에 대응하는 인에이블 구간을 가지므로, Y-어드레스 선택신호는 리드 동작 모드에 비하여 그 인에이블 구간폭이 더 증가한다. 또한, 내부클럭(DICLK) 나아가 내부클럭(ICLK)과 외부클럭(CLK) 등은 온도, 전압 등의 외부조건이나 공정변화에 의해 영향을 크게 받지 않으므로, Y-어드레스 인에이블신호(YAE)와 Y-어드레스 선택신호는 인에이블 구간폭의 변화가 거의 발생하지 않는다. 결국, 본 실시예에 따르면, 라이트 동작 모드에서 Y-어드레스 선택신호의 인에이블 구간 폭에 변화가 거의 발생하지 않고 리드 동작 모드에 비하여 그 구간폭이 더 크므로, 고속 동작에서도 라이트시 온도, 전압 등의 외부조건이나 공정변화에 의해 영향을 거의 받지 않고 충분한 데이터 윈도우를 확보하여 양호한 데이터 처리가 가능하다.
한편, 반도체 장치가 테스트 모드에 진입하면 테스트 모드 신호(TDISWTS)는 하이레벨로 인에이블된다. 여기서, 테스트 모드라 함은 반도체 장치의 동작을 분석하기 위한 모드로서, 온도, 전압 등의 외부조건이나 공정변화에 따른 반도체 장치의 동작을 분석하기 위한 모드를 말한다. 도 6에서 인버터(IV31)의 출력신호는 로우레벨이 되므로, 내부 라이트 인에이블 신호(WTS)의 레벨에 상관없이 논리부(281)는 로우레벨의 먹스 제어신호(YWTS)를 출력한다.
이에 따라, 도 5의 먹스(270)에서, 전달게이트(TG21)는 턴-오프되고 전달게이트(TG22)는 턴-온된다. 따라서, 전달게이트(TG22)를 통하여 제 2 Y-어드레스 인 에이블신호(YAE_2)가 전달되므로, 먹스(270)로부터는 제 2 Y-어드레스 인에이블신호(YAE_2)가 출력된다. 그리고, 드라이버(290)는 제 2 Y-어드레스 인에이블신호(YAE_2)를 소정 전압레벨로 구동하여 최종 Y-어드레스 인에이블신호(YAE)를 출력한다.
따라서, 반도체 장치가 테스트 모드에 있는 경우에는 최종 Y-어드레스 인에이블신호(YAE)는 리드 동작 모드인지 라이트 동작 모드인지에 상관없이 도 7에 도시된 바와 같이 제 2 Y-어드레스 인에이블 신호(YAE_2)와 동일한 인에이블 구간폭을 갖게 된다.
이와 같이, 본 실시예에 따르면, 라이트 동작 모드에서 Y-어드레스 선택신호의 인에이블 구간 폭에 변화가 거의 발생하지 않고 리드 동작 모드에 비하여 그 구간폭이 더 크므로, 고속 동작에서도 라이트시 온도, 전압 등의 외부조건이나 공정변화에 의해 영향을 거의 받지 않고 충분한 데이터 윈도우를 확보하여 양호한 데이터 처리가 가능하다.
한편, 상기 실시예에서는 먹스(270)를 제어하는 먹스 제어신호(YWTS)로서 먹스제어부(281)에 의해 생성되는 신호를 사용하였으나, 실시예에 따라서는 내부 라이트 인에이블 신호(WTS)를 먹스 제어신호(YWTS) 대신 직접 사용할 수도 있다. 즉, 테스트 모드인지 아닌지에 상관없이 내부 라이트 인에이블 신호(WTS)를 먹스(270)를 제어하는 신호로서 사용함으로써, 라이트 동작 모드에서 제 1 Y-어드레스 인에이블 신호(YAE_1)와 제 2 Y-어드레스 인에이블 신호(YAE_2) 중 인에이블 구간폭이 더 큰 신호를 최종 Y-어드레스 인에이블 신호로서 사용하여 외부 조건변화에 상관없이 충분한 데이터 윈도우를 확보하도록 할 수도 있다.
아울러, 본 실시예에서는 Y-어드레스 인에이블 신호의 인에이블 구간폭이 현저히 줄어드는 경우에는 클럭주기 조절부(230)를 사용하여 내부클럭(DICLK)의 폭, 즉 주기를 증가시킴으로써, Y-어드레스 인에이블 신호 및 Y-어드레스 선택신호의 인에이블 구간 폭을 증가시킬 수 있도록 하고 있다. 여기서, 클럭 주기 조절부(230)로는 클럭 디바이더(clock divider) 및 그 외 종래로부터 사용되던 어떠한 종류의 클럭주기 조절소자라도 사용 가능하다.
이상 설명한 바와 같이, 본 발명에 따른 반도체 장치는 Y-어드레스 선택신호의 폭을 결정하는 Y-어드레스 인에이블신호를 생성함에 있어, 라이트 동작모드 하에서는 시스템 클럭을 이용하여 Y-어드레스 인에이블 신호를 생성함으로써, 고속 동작에서도 라이트시 온도, 전압 등의 외부조건이나 공정변화에 의해 영향을 거의 받지 않고 양호한 데이터 처리가 가능한 이점이 있다.

Claims (31)

  1. 복수의 내부 커맨드 신호를 입력받아 이를 디코딩하여 제 1 Y-어드레스 인에이블신호를 출력하는 디코더와;
    상기 제 1 Y-어드레스 인에이블 신호를 입력받아 소정의 인에이블 구간을 갖는 제 2 Y-어드레스 인에이블 신호를 출력하는 Y-어드레스 인에이블신호 생성부와;
    내부 라이트 인에이블 신호에 응답하여 인에이블되는 제어신호를 생성하는 먹스 제어부 및;
    상기 제 1 Y-어드레스 인에이블 신호와 제 2 Y-어드레스 인에이블 신호를 입력받아, 상기 제어신호에 따라 상기 제 1 Y-어드레스 인에이블 신호와 제 2 Y-어드레스 인에이블 신호 중 하나를 선택하여 Y-어드레스 인에이블 신호로써 출력하는 먹스(MUX)를 포함하여 구성되는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 먹스 제어부는 반도체 장치가 라이트 동작 모드에 있을 때, 상기 제 1 Y-어드레스 인에이블 신호와 제 2 Y-어드레스 인에이블 신호 중 인에이블 구간이 더 큰 신호를 선택하여 출력하도록 상기 먹스를 제어하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 먹스 제어부는 테스트 모드 하에서는 반도체 장치가 라이트 동작 모드에 있는지 아닌지에 상관없이 상기 제 2 Y-어드레스 인에이블 신호를 선택하여 출력하도록 상기 먹스를 제어하는 반도체 장치.
  4. 제 2항 또는 제 3 항에 있어서,
    상기 제 1 Y-어드레스 인에이블 신호는 상기 2 Y-어드레스 인에이블 신호보다 인에이블 구간이 더 큰 반도체 장치.
  5. 제 2 항에 있어서,
    상기 먹스 제어부는 내부 라이트 인에이블신호와 테스트 모드신호를 논리연산하여 먹스 제어신호를 출력하는 제 1 논리부를 포함하여 구성되는 반도체 장치.
  6. 제 5항에 있어서,
    상기 제 1 논리부는 논리곱 연산을 수행하는 반도체 장치.
  7. 제 5항에 있어서,
    상기 먹스는 상기 제 1 Y-어드레스 인에이블 신호와 제 2 Y-어드레스 인에이블 신호를 논리연산하는 제 2 논리부와;
    상기 먹스 제어신호에 응답하여 상기 제 2 논리부의 출력신호를 전달하는 제 1 전달게이트와;
    상기 먹스 제어신호에 응답하여 상기 제 2 Y-어드레스 인에이블 신호를 전달하는 제 2 전달게이트를 포함하여 구성되는 반도체 장치.
  8. 제 7항에 있어서,
    제 2 논리부는 논리합 연산을 수행하는 반도체 장치.
  9. 제 1항에 있어서,
    상기 Y-어드레스 인에이블 신호 생성부는
    상기 제 1 Y-어드레스 인에이블 신호를 소정 구간 지연시키는 지연기와;
    상기 지연기의 출력신호를 버퍼링하는 버퍼와;
    상기 제 1 Y-어드레스 인에이블 신호와 상기 버퍼의 출력신호를 논리연산하는 논리부를 포함하여 구성되는 반도체 장치.
  10. 제 9항에 있어서,
    상기 버퍼는 반전 버퍼링을 수행하는 인버터인 반도체 장치.
  11. 제 9항에 있어서,
    상기 논리부는 논리곱 연산을 수행하는 반도체 장치.
  12. 제 1항에 있어서,
    상기 디코더는 상기 복수의 내부 커맨드 신호를 입력받아 이들 신호를 논리합 연산하여 상기 1 Y-어드레스 인에이블 신호를 출력하는 반도체 장치.
  13. 제 1항에 있어서,
    상기 반도체 장치는 상기 먹스로부터 출력되는 상기 Y-어드레스 인에이블 신호를 소정 레벨로 구동하는 드라이버를 더 포함하는 반도체 장치.
  14. 복수의 내부 커맨드 신호를 입력받아 이를 디코딩하여 제 1 Y-어드레스 인에 이블신호를 출력하는 디코더와;
    상기 제 1 Y-어드레스 인에이블 신호를 입력받아 소정의 인에이블 구간을 갖는 제 2 Y-어드레스 인에이블 신호를 출력하는 Y-어드레스 인에이블신호 생성부와;
    상기 제 1 Y-어드레스 인에이블 신호와 제 2 Y-어드레스 인에이블 신호를 입력받고, 소정의 먹스 제어신호에 의해 제어되어 반도체 장치의 동작 모드에 따라 상기 제 1 또는 제 2 Y-어드레스 인에이블 신호 중 어느 하나의 신호를 선택하여 Y-어드레스 인에이블 신호로서 출력하는 먹스(MUX)를 포함하여 구성되는 반도체 장치.
  15. 제 14 항에 있어서,
    상기 먹스는 반도체 장치가 라이트 동작 모드에 있을 때 상기 제 1 Y-어드레스 인에이블 신호와 제 2 Y-어드레스 인에이블 신호 중 인에이블 구간이 더 큰 신호를 선택하여 출력하는 반도체 장치.
  16. 제 15 항에 있어서,
    상기 제 1 Y-어드레스 인에이블 신호는 상기 2 Y-어드레스 인에이블 신호보다 인에이블 구간이 더 큰 반도체 장치.
  17. 제 15항에 있어서,
    상기 먹스 제어신호는 내부 라이트 인에이블신호인 반도체 장치.
  18. 제 15항에 있어서,
    상기 먹스는 상기 제 1 Y-어드레스 인에이블 신호와 제 2 Y-어드레스 인에이블 신호를 논리연산하는 논리부와;
    상기 먹스 제어신호에 응답하여 상기 논리부의 출력신호를 전달하는 제 1 전달게이트와;
    상기 먹스 제어신호에 응답하여 상기 제 2 Y-어드레스 인에이블 신호를 전달하는 제 2 전달게이트를 포함하여 구성되는 반도체 장치.
  19. 제 18항에 있어서,
    상기 논리부는 논리합 연산을 수행하는 반도체 장치.
  20. 제 14항에 있어서,
    상기 Y-어드레스 인에이블 신호 생성부는
    상기 제 1 Y-어드레스 인에이블 신호를 소정 구간 지연시키는 지연기와;
    상기 지연기의 출력신호를 반전버퍼링하는 인버터와;
    상기 제 1 Y-어드레스 인에이블 신호와 상기 인버터의 출력신호를 논리연산하는 논리부를 포함하여 구성되는 반도체 장치.
  21. 제 20항에 있어서,
    상기 논리부는 논리곱 연산을 수행하는 반도체 장치.
  22. 제 14항에 있어서,
    상기 디코더는 상기 복수의 내부 커맨드 신호를 입력받아 이들 신호를 논리합 연산하여 상기 1 Y-어드레스 인에이블 신호를 출력하는 반도체 장치.
  23. 외부클럭을 버퍼링하여 내부클럭을 생성하는 클럭버퍼와;
    상기 내부클럭의 주기를 조절하는 클럭주기 조절부와;
    복수의 외부 커맨드 신호를 버퍼링하는 커맨드 버퍼와;
    상기 클럭주기 조절부로부터 출력되는 내부클럭에 동기되어 동작하고, 상기 커맨드 버퍼로부터 출력되는 복수의 커맨드 신호를 입력받아 이를 디코딩하여 복수 의 내부 커맨드 신호를 생성하는 커맨드 디코더와;
    상기 복수의 내부 커맨드 신호를 입력받아 이를 디코딩하여 제 1 Y-어드레스 인에이블신호를 출력하는 디코더와;
    상기 제 1 Y-어드레스 인에이블 신호를 입력받아 소정의 인에이블 구간을 갖는 제 2 Y-어드레스 인에이블 신호를 출력하는 Y-어드레스 인에이블신호 생성부와;
    상기 제 1 Y-어드레스 인에이블 신호와 제 2 Y-어드레스 인에이블 신호를 입력받아 그 중 어느 하나의 신호를 선택하여 Y-어드레스 인에이블 신호로서 출력하는 먹스(MUX)와;
    반도체 장치의 동작 모드에 따라 상기 제 1 Y-어드레스 인에이블 신호 또는 제 2 Y-어드레스 인에이블 신호 중 어느 하나의 신호를 선택하도록 상기 먹스를 제어하는 먹스 제어부를 포함하여 구성되는 반도체 장치.
  24. 제 23 항에 있어서,
    상기 먹스 제어부는 반도체 장치가 라이트 동작 모드에 있을 때, 상기 제 1 Y-어드레스 인에이블 신호와 제 2 Y-어드레스 인에이블 신호 중 인에이블 구간이 더 큰 신호를 선택하여 출력하도록 상기 먹스를 제어하는 반도체 장치.
  25. 제 24항에 있어서,
    상기 제 1 Y-어드레스 인에이블 신호는 상기 2 Y-어드레스 인에이블 신호보다 인에이블 구간이 더 큰 반도체 장치.
  26. 제 24 항에 있어서,
    상기 먹스 제어부는 내부 라이트 인에이블신호와 테스트 모드신호를 논리연산하여 먹스 제어신호를 출력하는 제 1 논리부를 포함하여 구성되는 반도체 장치.
  27. 제 26항에 있어서,
    상기 제 1 논리부는 논리곱 연산을 수행하는 반도체 장치.
  28. 제 26항에 있어서,
    상기 먹스는 상기 제 1 Y-어드레스 인에이블 신호와 제 2 Y-어드레스 인에이블 신호를 논리연산하는 제 2 논리부와;
    상기 먹스 제어신호에 응답하여 상기 제 2 논리부의 출력신호를 전달하는 제 1 전달게이트와;
    상기 먹스 제어신호에 응답하여 상기 제 2 Y-어드레스 인에이블 신호를 전달하는 제 2 전달게이트를 포함하여 구성되는 반도체 장치.
  29. 제 28항에 있어서,
    제 2 논리부는 논리합 연산을 수행하는 반도체 장치.
  30. 제 23항에 있어서,
    상기 Y-어드레스 인에이블 신호 생성부는
    상기 제 1 Y-어드레스 인에이블 신호를 소정 구간 지연시키는 지연기와;
    상기 지연기의 출력신호를 반전버퍼링하는 인버터와;
    상기 제 1 Y-어드레스 인에이블 신호와 상기 인버터의 출력신호를 논리연산하는 논리부를 포함하여 구성되는 반도체 장치.
  31. 제 30항에 있어서,
    상기 논리부는 논리곱 연산을 수행하는 반도체 장치.
KR1020050096255A 2005-10-12 2005-10-12 반도체 장치 KR100668756B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050096255A KR100668756B1 (ko) 2005-10-12 2005-10-12 반도체 장치
US11/458,208 US7701799B2 (en) 2005-10-12 2006-07-18 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050096255A KR100668756B1 (ko) 2005-10-12 2005-10-12 반도체 장치

Publications (1)

Publication Number Publication Date
KR100668756B1 true KR100668756B1 (ko) 2007-01-29

Family

ID=37912138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050096255A KR100668756B1 (ko) 2005-10-12 2005-10-12 반도체 장치

Country Status (2)

Country Link
US (1) US7701799B2 (ko)
KR (1) KR100668756B1 (ko)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6223264B1 (en) 1991-10-24 2001-04-24 Texas Instruments Incorporated Synchronous dynamic random access memory and data processing system using an address select signal
JP3605150B2 (ja) * 1994-08-22 2004-12-22 株式会社アドバンテスト アドレスパターン発生器
JP3240897B2 (ja) 1995-11-29 2001-12-25 日本電気株式会社 半導体記憶装置
US6128633A (en) * 1997-03-25 2000-10-03 Microsoft Corporation Method and system for manipulating page-breaks in an electronic document
KR100252043B1 (ko) 1997-11-07 2000-05-01 윤종용 반도체 메모리 장치의 칼럼 선택 신호 제어기 및 칼럼 선택제어 방법
KR100265760B1 (ko) * 1997-12-03 2000-09-15 윤종용 직접엑세스모드테스트제어회로를구비하는고속반도체메모리장치및테스트방법
US6557090B2 (en) * 2001-03-09 2003-04-29 Micron Technology, Inc. Column address path circuit and method for memory devices having a burst access mode
JP2003068098A (ja) * 2001-08-28 2003-03-07 Mitsubishi Electric Corp テスト回路装置および半導体集積回路装置
JP2003141900A (ja) * 2001-10-31 2003-05-16 Hitachi Ltd 不揮発性半導体記憶装置
KR100596854B1 (ko) 2002-12-24 2006-07-04 주식회사 하이닉스반도체 출력 펄스 조절이 가능한 컬럼 프리디코더 제어회로
KR100655081B1 (ko) * 2005-12-22 2006-12-08 삼성전자주식회사 가변적 액세스 경로를 가지는 멀티 포트 반도체 메모리장치 및 그에 따른 방법
KR100875672B1 (ko) * 2006-12-27 2008-12-26 주식회사 하이닉스반도체 반도체 메모리 소자의 컬럼 어드레스 인에이블 신호생성회로

Also Published As

Publication number Publication date
US20070083696A1 (en) 2007-04-12
US7701799B2 (en) 2010-04-20

Similar Documents

Publication Publication Date Title
US7663946B2 (en) Semiconductor memory device having on-die-termination device and operation method thereof
US6759884B2 (en) Semiconductor integrated circuit, method of controlling the same, and variable delay circuit
US9281035B2 (en) Semiconductor integrated circuit capable of controlling read command
KR100274602B1 (ko) 동기형 메모리 장치
US5933379A (en) Method and circuit for testing a semiconductor memory device operating at high frequency
US6400643B1 (en) Semiconductor storage device with suppressed power consumption and reduced recovery time from suspend mode
US8031553B2 (en) Data strobe signal generating device and a semiconductor memory apparatus using the same
JP4007776B2 (ja) ポステッドｃａｓ機能を有する同期式半導体メモリ装置
US8503256B2 (en) Column command buffer and latency circuit including the same
KR100401506B1 (ko) 비동기 프리차지 기능을 갖는 싱크로노스 메모리 디바이스
US6075393A (en) Clock synchronous semiconductor device system and semiconductor devices used with the same
JP2005322374A (ja) 周波数変化によってデータの出力タイミングを制御するための半導体メモリ装置
KR20050076202A (ko) 지연 신호 발생 회로 및 이를 포함한 메모리 시스템
JP2007134029A (ja) 半導体メモリのクロック回路
US20150071009A1 (en) Semiconductor device
KR100311974B1 (ko) 동기타입 반도체 메모리 디바이스용 내부클럭 발생회로 및 내부클럭 발생방법
KR100396882B1 (ko) 칼럼 선택 라인 인에이블 시점을 조절하기 위한 칼럼어드레스디코더와 디코딩 방법 및 칼럼 어드레스 디코더를구비하는 반도체 메모리 장치
KR100546389B1 (ko) 카스 레이턴시에 따라 동기되는 타이밍이 변하는 반도체메모리 장치
US20080056028A1 (en) Semiconductor memory device and method for operating the same
US7263013B2 (en) Synchronous memory device capable of controlling write recovery time
US20160086644A1 (en) Semiconductor device
US20100124129A1 (en) Data writing apparatus and method for semiconductor integrated circuit
US8499175B2 (en) Semiconductor device and method for operating the same
US7417917B2 (en) Column decoder of semiconductor memory device, and method of generating column selection line signal in semiconductor memory device
KR100545704B1 (ko) 반도체 메모리 소자의 컬럼선택신호 펄스폭 조절 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee