CN1956173B - 半导体器件以及其制造方法 - Google Patents
半导体器件以及其制造方法 Download PDFInfo
- Publication number
- CN1956173B CN1956173B CN2006101365412A CN200610136541A CN1956173B CN 1956173 B CN1956173 B CN 1956173B CN 2006101365412 A CN2006101365412 A CN 2006101365412A CN 200610136541 A CN200610136541 A CN 200610136541A CN 1956173 B CN1956173 B CN 1956173B
- Authority
- CN
- China
- Prior art keywords
- interlayer dielectric
- wiring
- sealing ring
- groove
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 90
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims description 33
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 230000004888 barrier function Effects 0.000 claims abstract description 18
- 239000011229 interlayer Substances 0.000 claims description 194
- 239000010410 layer Substances 0.000 claims description 179
- 238000007789 sealing Methods 0.000 claims description 69
- 238000005530 etching Methods 0.000 claims description 58
- 230000015572 biosynthetic process Effects 0.000 claims description 41
- 239000011347 resin Substances 0.000 claims description 25
- 229920005989 resin Polymers 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 19
- 239000010949 copper Substances 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 abstract description 13
- 239000000565 sealant Substances 0.000 description 132
- 238000005229 chemical vapour deposition Methods 0.000 description 19
- 238000004544 sputter deposition Methods 0.000 description 10
- 208000037656 Respiratory Sounds Diseases 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 238000004382 potting Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000003518 caustics Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Abstract
提供具备将密封环的结构最优化，从而确保作为相对于来自于切割部的切断面的水分的侵入和裂纹的伸展的屏障的功能的密封环的半导体器件以及其制造方法。在半导体衬底(1)上的电路形成区域和切割区域之间设置有密封环(100)。密封环(100)具有层叠剖面形状呈T字型的密封层的部分和层叠剖面形状呈矩形的密封层的部分。
Description
技术领域
本发明涉及半导体器件以及其制造方法，特别是涉及具备以包围半导体集成电路的周围的方式设置的密封环的半导体器件以及其制造方法。
背景技术
在半导体器件的制造程序中，当在半导体衬底上形成多个半导体元件之后，通过沿着切割线部切断半导体衬底，分离成单个的LSI芯片。这时，在切割线部的切断面上，便露出在半导体元件的形成过程中层叠的多层的层间绝缘膜。
该层间绝缘膜以及层间绝缘膜界面成为水分的侵入路径，成为半导体器件的误动作的原因等，从而有可能在信赖性方面成为问题。
另外，由于切割时的应力，或由与封装LSI芯片时使用的密封树脂的热膨胀系数差引起的应力等，在层间绝缘膜上产生裂纹，该裂纹也有可能成为水分的侵入路径。
作为这些问题的对策，采用以包围半导体集成电路的形成区域的周围的方式设置被称为密封环或防护环的环状结构体的构成。
密封环利用形成在半导体集成电路形成区域上的布线层和接触部的形成工序而形成，并使用与布线层和接触部相同的材料。
图17是展示该发明的背景技术的密封环的构成的剖面图。
如图17所示，密封环90设置在半导体衬底1上的电路形成区域和切割区域之间。
在图17中，作为设置在硅衬底等半导体衬底1上的半导体元件的一例，展示了在由元件隔离绝缘膜2规定的有源区域上设置了MOS晶体管Q1的构成。
MOS晶体管Q1具有隔着栅极绝缘膜31设置在半导体衬底1上的栅极32，设置在栅极32的侧面上的侧壁绝缘膜33，和分别设置在栅极32的栅纵向的两侧面外方的半导体衬底1的表面内的源·漏层34而构成。
并且，以覆盖MOS晶体管Q1的方式在半导体衬底1上设置层间绝缘膜4，在其上，依次设置层间绝缘膜5、6、7、8、9、10以及11，从而成为多层结构。再者，在各层间绝缘膜之间设置有蚀刻停止膜ES。
然后，在这些层间绝缘膜4～11上，在电路形成区域上，设置与MOS晶体管Q1电连接的布线层，和接触部，从而构成多层布线层。
即，以贯通层间绝缘膜4后到达源·漏层34的方式设有2个接触部4a。
另外，以贯通层间绝缘膜5以及层间绝缘膜4上的蚀刻停止膜ES的方式设有多个布线层5a。多个布线层5a之中的2个，以与设在层间绝缘膜4中的2个接触部4a相连接的方式形成。
另外，以贯通层间绝缘膜6以及层间绝缘膜5上的蚀刻停止膜ES的方式设有多个接触部6a，多个接触部6a之中的2个，以与电连接在MOS晶体管Q1的源·漏层34上的布线层5a相连接的方式形成。
并且，多个接触部6a之中，与MOS晶体管Q1的一方的源·漏层34电连接的1个，与设置在层间绝缘膜6中的布线层7a相连接.布线层7a设置在接触部6a的上部，布线层7a以及接触部6a通过双重镶嵌法形成.
另外，以贯通层间绝缘膜7以及层间绝缘膜6上的蚀刻停止膜ES的方式设有2个接触部8a，一方的接触部8a以与电连接在MOS晶体管Q1的源·漏层34上的接触部6a相连接的方式形成。
并且，2个接触部8a与设置在层间绝缘膜7中的布线层9a相连接。布线层9a设置在接触部8a的上部，布线层9a以及接触部8a通过双重镶嵌法形成。
另外，以贯通层间绝缘膜8以及层间绝缘膜7上的蚀刻停止膜ES的方式设有接触部10a，该接触部10a以与电连接在MOS晶体管Q1的源·漏层34上的布线层9a相连接的方式形成。
并且，接触部10a与设置在层间绝缘膜8中的布线层11a相连接。布线层11a设置在接触部10a的上部，布线层11a以及接触部10a通过双重镶嵌法形成。
另外，以贯通层间绝缘膜9以及层间绝缘膜8上的蚀刻停止膜ES的方式设有接触部12a，该接触部12a以与电连接在MOS晶体管Q1的源·漏层34上的布线层11a相连接的方式形成。
并且，接触部12a与设置在层间绝缘膜9中的布线层13a相连接。布线层13a设置在接触部12a的上部，布线层13a以及接触部12a通过双重镶嵌法形成。
另外，以贯通层间绝缘膜10以及层间绝缘膜9上的蚀刻停止膜ES的方式设有接触部14a，该接触部14a以与电连接在MOS晶体管Q1的源·漏层34上的布线层13a相连接的方式形成。
并且，接触部14a与设置在层间绝缘膜10中的布线层15a相连接。布线层15a设置在接触部14a的上部，布线层15a以及接触部14a通过双重镶嵌法形成。
再者，在以上说明的接触部以及布线层中，在与层间绝缘膜之间具有阻挡金属层BM1，是构成接触部以及布线层的材料不直接与层间绝缘膜接触的构成。
另外，在层间绝缘膜11上设置钝化膜19，在钝化膜19上设置有聚酰亚胺膜20。
密封环90，利用形成在上述各层间绝缘膜上的接触部以及布线层的形成工序而形成。
即，在层间绝缘膜4中，用接触部4a的形成工序形成密封层4b，在层间绝缘膜5中，用布线层5a的形成工序形成密封层5b，在层间绝缘膜6中，用接触部6a以及布线层7a的双重镶嵌工序，分别形成密封层6b以及7b，在层间绝缘膜7中，用接触部8a以及布线层9a的双重镶嵌工序，分别形成密封层8b以及9b，在层间绝缘膜8中，用接触部10a以及布线层11a的双重镶嵌工序，分别形成密封层10b以及11b，在层间绝缘膜9中，用接触部12a以及布线层13a的双重镶嵌工序，分别形成密封层12b以及13b，在层间绝缘膜10中，用接触部14a以及布线层15a的双重镶嵌工序，分别形成密封层14b以及15b。
在此，由于密封层4b、6b、8b、10b、12b以及14b的宽度，比形成在各自的上部上的密封层5b、7b、9b、11b、13b以及15b的宽度形成的窄，因此密封层4b和5b、密封层6b和7b、密封层8b和9b以及密封层10b和11b、密封层12b和13b、密封层14b和15b的各个组合的剖面形状是T字型。
另外，设置贯通层间绝缘膜11以及层间绝缘膜10上的蚀刻停止膜ES后到达密封层15b的密封层16b，在层间绝缘膜11上，以覆盖密封层16b的上部的方式设置有密封层17b.
密封层17b用电路形成区域的最上层的布线层(图未示)的形成工序形成，例如由铝(Al)构成。
另外，密封层16b用电连接电路形成区域的最上层的布线层和布线层15a的接触部(图未示)的形成工序形成，在密封层16b和层间绝缘膜之间具有阻挡金属层BM2。
再者，密封层4b～17b以连续地层叠的方式设置，密封环90作为相对于从因切割而露出的层间绝缘膜4～11的切断面侵入的水分，和因应力而产生的裂纹的伸展的势垒而起作用。
另外，作为上述密封环90以外的构成，例如在专利文献1中，公开了将密封环设为2重结构，接近切割部的外侧的密封环，采用从最上层到最下层层叠相同宽度的导体层的构成，内侧的密封环利用布线层以及接触部的形成工序而形成的构成。
另外，在专利文献2中，公开了在切割部的附近从最上层到最下层层叠相同宽度的导体层的密封环。
专利文献1：特开2000-277465号公报(图5)
专利文献2：特开2004-296904号公报(图3、图13)
近年，半导体器件的结构的微细化以及高集成化、动作的高速化进步，随之，布线的低电阻化的重要性提高，作为布线材料逐渐使用电阻较低的铜(Cu)。
在作为布线材料使用Cu时，一般用双重镶嵌法形成布线层以及接触部，正如用图17说明的那样，构成密封环90的密封层4b～15b之中，密封层6b～15b便用双重镶嵌法形成。
在此，在双重镶嵌法中，在以贯通层间绝缘膜的方式形成了之后成为接触部的孔之后，暂时在该孔内填充树脂材料，并在该状态下通过蚀刻形成成为布线层的槽。这是为了防止将已经形成的下层的布线层蚀刻的情况。
但是，构成密封环90的密封层6b～15b的容积，比相对应的接触部和布线层的容积大。这是为了以包围电路形成区域的方式形成密封层6b～15b。
特别是，由于用与接触部相同工序形成的密封层的容积比接触部大的多，因此用树脂材料填满用于形成该密封层的槽的做法，在技术上较困难。如果在树脂材料的填充不充分的状态下进行用于形成成为布线层的槽的蚀刻，有可能因蚀刻而将已经形成的下层的密封层除去一部分，这时，在上层的密封层和下层的密封层之间产生空隙，两者的连接部分变得脆弱，作为密封环的功能有可能降低。
另外，在具有降低层间绝缘膜的相对介电系数的倾向的现今，随着相对介电系数的降低，层间绝缘膜彼此的紧贴性也存在降低的倾向。在此，像密封环90这样的层叠剖面形状为T字型的密封层的构成，也具有防止层间绝缘膜彼此剥离的效果，但如果采用像专利文献2所公开的那样，从最上层到最下层层叠相同宽度的导体层的结构的密封环，这种效果可能较低。
发明内容
本发明是为了消除上述的问题点而研制成的，其目的在于提供具备将密封环的结构最优化，从而确保作为相对于来自于切割部的切断面的水分的侵入和裂纹的伸展的屏障的功能的密封环的半导体器件以及其制造方法.
本发明的第1方面所述的半导体器件，它是具备设在半导体衬底上的半导体集成电路、设在形成有电路的区域的上方的多层布线层，和以包围所述区域以及所述多层布线层的周围的方式设置的密封环的半导体器件，所述密封环由分别设置在构成所述多层布线层的多个层间绝缘膜中的导电性的密封层的层叠体构成，所述密封层的层叠体具有将多个其剖面形状为T字型的第1密封层连续地层叠的第1部分，和将多个其剖面形状为矩形的第2密封层连续地层叠的第2部分，其中，所述第2部分配置在所述第1部分的上方。
本发明的第6方面所述的半导体器件的制造方法，具备在设置在形成在半导体衬底上的半导体集成电路的上方的第1层间绝缘膜上，依次形成蚀刻停止膜以及第2层间绝缘膜的工序(a)，在所述第2层间绝缘膜的与所述半导体集成电路的上方相对应的区域上，形成贯通所述第2层间绝缘膜之后到达所述蚀刻停止膜的孔，同时形成包围所述第2层间绝缘膜的与所述半导体集成电路的上方相对应的区域的周围，并贯通所述第2层间绝缘膜后到达蚀刻停止膜的槽的工序(b)，在所述孔以及所述槽内形成树脂层的工序(c)，在所述工序(c)之后，形成具有所述孔的上方成为开口部的布线图形并且覆盖所述槽的上方的抗蚀剂掩模的工序(d)，将所述抗蚀剂掩模作为掩模，然后通过蚀刻将所述第2层间绝缘膜除去到规定深度，从而形成布线槽的工序(e)，在除去所述抗蚀剂掩模以及所述孔以及所述槽内的所述树脂层之后，除去所述孔底部以及所述槽底部的所述蚀刻停止膜的工序(f)，在所述工序(f)之后，在连通的所述布线槽以及所述孔内，和所述槽内填充导体层的工序(g)。
发明的效果
根据本发明的第1方面所述的半导体器件，由于密封环由分别设置在构成多层布线层的多个层间绝缘膜中的导电性的密封层的层叠体构成，并且密封层的层叠体具有将多个剖面形状为T字型的第1密封层连续地层叠的第1部分，和将多个剖面形状为矩形的第2密封层连续地层叠的第2部分，因此通过设为在多层布线层的下层侧连续地层叠多个第1密封层，在上层侧连续地层叠多个第2密封层的构成，将密封环的结构最优化，提高机械强度，从而可以确保作为相对于来自于切割部的切断面的水分的侵入和裂纹的伸展的屏障的功能。
根据本发明的第6方面所述的半导体器件的制造方法，可以利用在设置在半导体集成电路的上方的第2层间绝缘膜中通过双重镶嵌法形成布线层以及接触部的工序的一部分，以包围第2层间绝缘膜的与半导体集成电路的上方相对应的区域的周围的方式，形成剖面形状为矩形的密封环。
附图说明
图1是展示本发明的实施方式的半导体器件的构成的剖面图。
图2是说明本发明的实施方式的半导体器件的制造工序的剖面图。
图3是说明本发明的实施方式的半导体器件的制造工序的剖面图。
图4是说明本发明的实施方式的半导体器件的制造工序的剖面图。
图5是说明本发明的实施方式的半导体器件的制造工序的剖面图。
图6是说明本发明的实施方式的半导体器件的制造工序的剖面图。
图7是说明本发明的实施方式的半导体器件的制造工序的剖面图。
图8是说明本发明的实施方式的半导体器件的制造工序的剖面图。
图9是说明本发明的实施方式的半导体器件的制造工序的剖面图。
图10是说明本发明的实施方式的半导体器件的制造工序的剖面图。
图11是说明本发明的实施方式的半导体器件的制造工序的剖面图。
图12是说明本发明的实施方式的半导体器件的制造工序的剖面图。
图13是说明本发明的实施方式的半导体器件的制造工序的剖面图。
图14是说明本发明的实施方式的半导体器件的制造工序的剖面图。
图15是说明本发明的实施方式的半导体器件的制造工序的平面图。
图16是说明本发明的实施方式的半导体器件的制造工序的平面图。
图17是展示以往的半导体器件的构成的剖面图。
具体实施方式
(装置构成)
在图1中展示了本发明的实施方式的半导体器件的剖面图。
在图1中，作为构成设置在硅衬底等半导体衬底1上的半导体集成电路的半导体元件的一例，展示了在由元件隔离绝缘膜2规定的有源区域上设置了MOS晶体管Q1的构成。并且，在半导体衬底1上的电路形成区域和切割区域之间设置有密封环100。
MOS晶体管Q1具有隔着栅极绝缘膜31设置在半导体衬底1上的栅极32，设置在栅极32的侧面上的侧壁绝缘膜33，和分别设置在栅极32的栅纵向的两侧面外方的半导体衬底1的表面内的源·漏层34而构成。
并且，以覆盖MOS晶体管Q1的方式在半导体衬底1上设置有层间绝缘膜4，在其之上，依次设置有层间绝缘膜5、6、7、8、9、10以及11，从而成为多层结构。
在此，层间绝缘膜4由用TEOS(tetra ethyl orthosilicate)形成的氧化硅薄膜(REOS氧化膜)形成，层间绝缘膜9～11例如由用CVD法形成的相对介电系数3.5左右的FSG(Fluorinated Silica Glass)膜构成，层间绝缘膜5以及6～8例如由用等离子CVD法形成的相对介电系数小于等于3.0的SiOC(含碳SiO2)膜构成。再者，在各层间绝缘膜之间设置有由相对介电系数9.0左右的氮化硅薄膜构成的蚀刻停止膜ES。
并且，在这些层间绝缘膜4～11上，在电路形成区域中，设有与MOS晶体管Q1电连接的布线层和接触部。
首先，在层间绝缘膜4上，以贯通层间绝缘膜4后到达源·漏层34的方式设有2个接触部4a。
然后，以贯通层间绝缘膜5以及层间绝缘膜4上的蚀刻停止膜ES的方式设置多个布线层5a(第1层布线)，多个布线层5a之中的2个，以与设在层间绝缘膜4中的2个接触部4a连接的方式形成。
另外，以贯通层间绝缘膜6以及层间绝缘膜5上的蚀刻停止膜ES的方式设有多个接触部6a，多个接触部6a之中的2个，以与电连接在MOS晶体管Q1的源·漏层34上的布线层5a相连接的方式形成。
并且，多个接触部6a之中，与MOS晶体管Q1的一方的源·漏层34电连接的1个，与设置在层间绝缘膜6中的布线层7a(第2层布线)相连接.布线层7a设置在接触部6a的上部，布线层7a以及接触部6a通过双重镶嵌法形成.
另外，以贯通层间绝缘膜7以及层间绝缘膜6上的蚀刻停止膜ES的方式设有2个接触部8a，一方的接触部8a以与电连接在MOS晶体管Q1的源·漏层34上的接触部6a相连接的方式形成。
并且，2个接触部8a与设置在层间绝缘膜7中的布线层9a(第3层布线)相连接。布线层9a设置在接触部8a的上部，布线层9a以及接触部8a通过双重镶嵌法形成。
另外，以贯通层间绝缘膜8以及层间绝缘膜7上的蚀刻停止膜ES的方式设有接触部10a，该接触部10a以与电连接在MOS晶体管Q1的源·漏层34上的布线层9a相连接的方式形成。
并且，接触部10a与设置在层间绝缘膜8中的布线层11a(第4层布线)相连接。布线层11a设置在接触部10a的上部，布线层11a以及接触部10a通过双重镶嵌法形成。
另外，以贯通层间绝缘膜9以及层间绝缘膜8上的蚀刻停止膜ES的方式设有接触部12a，该接触部12a以与电连接在MOS晶体管Q1的源·漏层34上的布线层11a相连接的方式形成。
并且，接触部12a与设置在层间绝缘膜9中的布线层13a(第5层布线)相连接。布线层13a设置在接触部12a的上部，布线层13a以及接触部12a通过双重镶嵌法形成。
另外，以贯通层间绝缘膜10以及层间绝缘膜9上的蚀刻停止膜ES的方式设有接触部14a，该接触部14a以与电连接在MOS晶体管Q1的源·漏层34上的布线层13a相连接的方式形成。
并且，接触部14a与设置在层间绝缘膜10中的布线层15a(第6层布线)相连接。布线层15a设置在接触部14a的上部，布线层15a以及接触部14a通过双重镶嵌法形成。
再者，以上说明的接触部以及布线层由铜(Cu)构成，在接触部以及布线层和层间绝缘膜之间，具有例如由TaN构成的阻挡金属层BM1，是构成接触部以及布线层的材料不直接与层间绝缘膜接触的构成。
另外，在层间绝缘膜11上设置有由通过等离子氮化形成的氮化硅薄膜构成的钝化膜19，在钝化膜19上设置有聚酰亚胺膜20。
另一方面，在密封环部中，在层间绝缘膜4～11以及钝化膜19中设置有密封环100。
密封环100利用形成在上述各层间绝缘膜上的接触部以及布线层的形成工序而形成。
即，在层间绝缘膜4中，用接触部4a的形成工序形成密封层4b，在层间绝缘膜5中，用布线层5a的形成工序形成密封层5b，在层间绝缘膜6中，用接触部6a以及布线层7a的双重镶嵌工序分别形成密封层6b以及7b，在层间绝缘膜7中，用接触部8a以及布线层9a的双重镶嵌工序分别形成密封层8b以及9b，在层间绝缘膜8中，用接触部10a以及布线层11a的双重镶嵌工序分别形成密封层10b以及11b。
并且，由于密封层4b、6b、8b以及10b的宽度，比形成在各自的上部的密封层5b、7b、9b以及11b的宽度形成的窄，因此密封层4b和5b、密封层6b和7b、密封层8b和9b以及密封层10b和11b的各个组合的剖面形状是T字型.再者，也有将像密封层6b和7b、密封层8b和9b以及密封层10b和11b那样用双重镶嵌工序同时形成而成为一体的部分作为1个密封层处理的情况.
在此，密封层4b、6b、8b以及10b的宽度设定为小于等于0.3μm，但由于这是用与接触部4a、6a、8a以及10a相同的工序形成，因此接触部的宽度由布线规则规定。
通过像这样将相当于T字型的密封层的脚部的部分的宽度设为与接触部的宽度相同，具有容易制造的优点。
再者，密封层5b、7b、9b以及11b的宽度，最好设定为大于等于密封层4b、6b、8b以及10b的宽度的2倍。
另外，在层间绝缘膜9中，利用通过双重镶嵌法形成接触部12a以及布线层13a的工序的一部分形成密封层21，在层间绝缘膜10中，利用通过双重镶嵌法形成接触部14a以及布线层15a的工序的一部分形成密封层22。
在此，密封层21以及22的剖面形状是矩形，其宽度设定为0.3μm左右，但由于这是用与接触部12a以及14a相同的工序形成，因此接触部的宽度由布线规则规定。
再者，以上说明的密封层由铜(Cu)构成，在密封层和层间绝缘膜之间，具有例如由TaN构成的阻挡金属层BM1，是构成接触部以及布线层的材料不直接与层间绝缘膜接触的构成。
另外，设置贯通层间绝缘膜11以及层间绝缘膜10上的蚀刻停止膜ES后到达密封层15b的密封层16b，在层间绝缘膜11上，以覆盖密封层16b的上部的方式设置有密封层17b。
密封层17b用电路形成区域的最上层的布线层(图未示)的形成工序形成，例如由铝(Al)构成。
另外，密封层16b用电连接电路形成区域的最上层的布线层和布线层15a的接触部(图未示)的形成工序形成，由钨(W)构成，在密封层16b和层间绝缘膜之间，具有例如由TiN构成的阻挡金属层BM2。
再者，密封层4b～11b、21、22、16b以及17b以连续地层叠的方式设置，密封环100作为相对于从因切割而露出的层间绝缘膜4～11的切断面侵入的水分，和因应力而产生的裂纹的伸展的势垒而起作用。
(制造方法)
其次，用按顺序展示制造工序的图2～图14说明图1所示的半导体器件的制造方法。
首先，在图2所示的工序中，在半导体衬底1的主面内设置层间绝缘膜2，从而规定有源区域，并形成MOS晶体管Q1等构成半导体集成电路的半导体元件。再者，MOS晶体管Q1等半导体元件用周知的技术形成，因此省略制造方法的说明。
其次，在半导体衬底1上，例如用CVD法形成相对介电系数3.5左右的TEOS氧化膜，从而设置层间绝缘膜4。
然后，在电路形成区域上，设置贯通层间绝缘膜4后到达MOS晶体管Q1的源·漏层34的孔4c，另外，在密封环部上设置贯通层间绝缘膜4后到达半导体衬底1的槽4d。在此，槽4d以包围电路形成区域的方式设置。
之后，利用溅射法以覆盖孔4c以及槽4d的内面的方式形成TaN，从而设置阻挡金属层BM1，接着，利用CVD法或者电镀法在孔4c以及槽4d内填充钨(W)，从而分别形成接触部4a以及密封层4b.
其次，例如用CVD法以覆盖层间绝缘膜4的主面整面的方式形成SiN膜，从而设置蚀刻停止膜ES。
之后，在蚀刻停止膜ES上，例如用等离子CVD法形成SiOC膜，从而设置层间绝缘膜5。
然后，在电路形成区域上，设置多个贯通层间绝缘膜5以及层间绝缘膜4上的蚀刻停止膜ES的槽5c，另外，在密封环部上，设置贯通层间绝缘膜5以及层间绝缘膜4上的蚀刻停止膜ES后到达密封层4b的槽5d。在此，槽5d与密封层4b同样地以包围电路形成区域的方式设置。再者，多个槽5c中的几个(在图中是2个)以到达接触部4a的方式设置。
之后，利用溅射法以覆盖槽5c以及槽5d的内面的方式形成TaN，从而作为阻挡金属层BM1，接着用CVD法或电镀法在槽5c以及槽5d内填充Cu，从而分别形成布线层5a以及密封层5b。
其次，在图3所示的工序中，例如用CVD法以覆盖层间绝缘膜5的主面整面的方式形成SiN膜，从而设置蚀刻停止膜ES。
之后，在蚀刻停止膜ES上，例如用等离子CVD法形成SiOC膜，从而设置层间绝缘膜6。
然后，经由照相制板工序在层间绝缘膜6上将抗蚀剂掩模(图未示)形成图形，并用该抗蚀剂掩模蚀刻SiOC膜，在电路形成区域上设置多个贯通层间绝缘膜6的孔6c，另外，在密封环部上设置贯通层间绝缘膜6的槽5d。在此，槽5d与密封层4b同样地以包围电路形成区域的方式设置。再者，多个孔6c中的几个(图中是2个)设在布线层5a的上方，槽5d设在密封层4b的上方。
其次，在图4所示的工序中，经由照相制板工序在层间绝缘膜6上将抗蚀剂掩模(图未示)形成图形，并用该抗蚀剂掩模蚀刻SiOC膜，在电路形成区域上形成与多个孔6c之中规定的孔6c连通的槽7c，在密封环部上形成与槽6d连通的槽7d。在此，槽7c是与规定的布线图形相吻合的布线槽，槽7d与密封层4b同样地以包围电路形成区域的方式设置。
在此，在图15中展示了从上方看形成了孔6c、槽7c、6d以及7d的状态的层间绝缘膜6时的平面图。再者，图15的A-A线上的剖面图相当于图4。
其次，在图5所示的工序中，在蚀刻SiN膜的条件下，除去露出到孔6c以及槽6d的底部的蚀刻停止膜ES，以使得孔6c以及槽6d分别到达布线层5a以及密封层5b。
之后，利用溅射法以覆盖孔6c、槽7c、6d以及7d的内面的方式形成TaN，从而设置阻挡金属层BM1，接着用CVD法或电镀法在孔6c、槽7c、6d以及7d内填充Cu，从而分别形成接触部6a、布线层7a、密封层6b以及7b。像这样同时形成接触部和布线层的方式就是双重镶嵌法。
其次，在图6所示的工序中，例如用CVD法以覆盖层间绝缘膜6的主面整面的方式形成SiN膜，从而设置蚀刻停止膜ES。
之后，在蚀刻停止膜ES上，例如用等离子CVD法形成SiOC膜，从而设置层间绝缘膜7。
然后，经由照相制板工序在层间绝缘膜7上将抗蚀剂掩模(图未示)形成图形，并用该抗蚀剂掩模蚀刻SiOC膜，在电路形成区域上设置多个贯通层间绝缘膜7的孔8c，另外，在密封环部上设置贯通层间绝缘膜7的槽8d.在此，槽8d与密封层4b同样地以包围电路形成区域的方式设置.再者，多个孔8c中的几个(图中是2个)设在接触部6a的上方，槽8d设在密封层7b的上方.
其次，经由照相制板工序在层间绝缘膜7上将抗蚀剂掩模(图未示)形成图形，并用该抗蚀剂掩模蚀刻SiOC膜，在电路形成区域上形成与多个孔8c中规定的孔8c连通的槽9c，在密封环部上形成与槽8d连通的槽9d。在此，槽9c是与规定的布线图形相吻合的布线槽，槽9d与密封层4b同样地以包围电路形成区域的方式设置。
其次，在蚀刻SiN膜的条件下，除去露出到孔8c以及槽8d的底部的蚀刻停止膜ES，以使得孔8c以及槽8d分别到达接触部6a以及密封层7b。
之后，利用溅射法以覆盖孔8c、槽9c、8d以及9d的内面的方式形成TaN，从而设置阻挡金属层BM1，接着用CVD法或电镀法在孔8c、槽9c、8d以及9d内填充Cu，从而分别形成接触部8a、布线层9a、密封层8b以及9b。
其次，在图7所示的工序中，例如用CVD法以覆盖层间绝缘膜7的主面整面的方式形成SiN膜，从而设置蚀刻停止膜ES。
之后，在蚀刻停止膜ES上，例如用等离子CVD法形成SiOC膜，从而设置层间绝缘膜8。
然后，经由照相制板工序在层间绝缘膜8上将抗蚀剂掩模(图未示)形成图形，并用该抗蚀剂掩模蚀刻SiOC膜，在电路形成区域上设置贯通层间绝缘膜8的孔10c，另外，在密封环部上设置贯通层间绝缘膜8的槽10d。在此，槽10d与密封层4b同样地以包围电路形成区域的方式设置。再者，孔10c设在布线层9a的上方，槽10d设在密封层9b的上方。
其次，经由照相制板工序在层间绝缘膜8上将抗蚀剂掩模(图未示)形成图形，并用该抗蚀剂掩模蚀刻SiOC膜，在电路形成区域上形成与孔10c连通的槽11c，在密封环部上形成与槽10d连通的槽11d。在此，槽11c是与规定的布线图形相吻合的布线槽，槽11d与密封层4b同样地以包围电路形成区域的方式设置。
其次，在蚀刻SiN膜的条件下，除去露出到孔10c以及槽10d的底部的蚀刻停止膜ES，以使得孔10c以及槽10d分别到达布线层9a以及密封层9b。
之后，利用溅射法以覆盖孔10c、槽11c、10d以及11d的内面的方式形成TaN，从而设置阻挡金属层BM1，接着用CVD法或电镀法在孔10c、槽11c、10d以及11d内填充Cu，从而分别形成接触部10a、布线层11a、密封层10b以及11b。
其次，在图8所示的工序中，例如用CVD法以覆盖层间绝缘膜8的主面整面的方式形成SiN膜，从而设置蚀刻停止膜ES。
之后，在蚀刻停止膜ES上，例如用CVD法形成FSG膜，从而设置层间绝缘膜9。在此，层间绝缘膜9的厚度设定为大于等于层间绝缘膜6～8的2倍的厚度。
然后，经由照相制板工序在层间绝缘膜9上将抗蚀剂掩模(图未示)形成图形，并用该抗蚀剂掩模蚀刻FSG膜，在电路形成区域上设置贯通层间绝缘膜9的孔12c，另外，在密封环部上设置贯通层间绝缘膜9的槽21a。在此，槽21a与密封层4b同样地以包围电路形成区域的方式设置。再者，孔12c设在布线层11a的上方，槽21a设在密封层11b的上方。
之后，在层间绝缘膜9上涂布树脂材料，从而在孔12c以及槽21a内填充树脂层B1，由于槽21a的容积比孔12c大的多，因此用树脂层B1填满槽21a的做法在技术上较困难，成为在槽21a内不能完全地填充树脂层B1的状态.
其次，经由照相制板工序在层间绝缘膜9上将抗蚀剂掩模R1形成图形。抗蚀剂掩模R1具有与之后形成的布线层13a的图形相吻合的布线图形，在与孔12c的上部相对应的位置上设有开口部OP1。另一方面，在槽21a内填充抗蚀剂掩模R1。
其次，用抗蚀剂掩模R1蚀刻FSG膜，如图9所示，在电路形成区域上设置成为布线槽的槽13c。再者，在形成槽13c之际，由于在孔12c内填充有树脂层B1，因此下层的蚀刻停止膜ES和布线层11a不会暴露在腐蚀剂下。
之后，通过除去抗蚀剂掩模R1以及树脂层B1，在电路形成区域上孔12c和槽13c连通，在密封环部上再次出现槽21a。
再者，构成树脂层B1的树脂材料是从抗蚀剂材料除去了感光成分的材料，在除去抗蚀剂掩模R1的工序中，可以用灰化等除去。
在此，在图16中展示了从上方看形成了孔12c、槽13c以及21d的状态的层间绝缘膜9时的平面图。再者，图16的B-B线上的剖面图相当于图9。
其次，在图10所示的工序中，在蚀刻SiN膜的条件下，除去露出到孔12c以及槽21a的底部的蚀刻停止膜ES，以使得孔12c以及槽21a分别到达布线层11a以及密封层11b。
之后，用溅射法以覆盖孔12c、槽13c以及21a的内面的方式形成TaN，从而设置阻挡金属层BM1，接着用CVD法或电镀法在孔12c、槽13c以及21a内填充Cu，从而分别形成接触部12a、布线层13a以及密封层21。
其次，在图11所示的工序中，例如用CVD法以覆盖层间绝缘膜8的主面整面的方式形成SiN膜，从而设置蚀刻停止膜ES。
之后，在蚀刻停止膜ES上，例如用CVD法形成FSG膜，从而设置层间绝缘膜10。在此，层间绝缘膜10的厚度设定为大于等于层间绝缘膜6～8的2倍的厚度。
然后，经由照相制板工序在层间绝缘膜10上将抗蚀剂掩模(图未示)形成图形，并用该抗蚀剂掩模蚀刻FSG膜，在电路形成区域上设置贯通层间绝缘膜10的槽22a。在此，槽22a与密封层4b同样地以包围电路形成区域的方式设置。再者，孔14c设在布线层13a的上方，槽22a设在密封层21的上方。
之后，在层间绝缘膜10上涂布树脂材料，从而在孔14c以及槽22a内填充树脂层B2，由于槽22a的容积比孔14c大的多，因此用树脂层B2填满槽22a的做法在技术上较困难，成为在槽22a内不能完全地填充树脂层B2的状态。
其次，经由照相制板工序在层间绝缘膜10上将抗蚀剂掩模R2形成图形。抗蚀剂掩模R2具有与之后形成的布线层15a的图形相吻合的布线图形，在与孔14c的上部相对应的位置上设有开口部OP2。另一方面，在槽22a内填充抗蚀剂掩模R2。
其次，用抗蚀剂掩模R2蚀刻FSG膜，如图12所示，在电路形成区域上设置成为布线槽的槽15c。再者，在形成槽15c之际，由于在孔14c内填充有树脂层B2，因此下层的蚀刻停止膜ES和布线层13a不会暴露在腐蚀剂下。
之后，通过除去抗蚀剂掩模R2以及树脂层B2，在电路形成区域上孔14c和槽15c连通，在密封环部上再次出现槽22a。
其次，在图13所示的工序中，在蚀刻SiN膜的条件下，除去露出到孔14c以及槽22a的底部的蚀刻停止膜ES，以使得孔14c以及槽22a分别到达布线层13a以及密封层13b.
之后，用溅射法以覆盖孔14c、槽15c以及22a的内面的方式形成TaN，从而设置阻挡金属层BM1，接着用CVD法或电镀法在孔14c、槽15c以及22a内填充Cu，从而分别形成接触部14a、布线层15a以及密封层22。
其次，在图14所示的工序中，例如用CVD法以覆盖层间绝缘膜10的主面整面的方式形成SiN膜，从而设置蚀刻停止膜ES。
之后，在蚀刻停止膜ES上，例如用CVD法形成FSG膜，从而设置层间绝缘膜11。
然后，经由照相制板工序在层间绝缘膜11上将抗蚀剂掩模(图未示)形成图形，并用该抗蚀剂掩模蚀刻FSG膜，在密封环部上设置贯通层间绝缘膜11的槽16d。在此，槽16d与密封层4b同样地以包围电路形成区域的方式设置。再者，槽16d设在密封层15b的上方。
其次，在蚀刻SiN膜的条件下，除去露出到槽16d的底部的蚀刻停止膜ES，以使得槽16d到达密封层15b。
再者，在电路形成区域上，在图14中没有图示的部分上，经由与槽16d相同的工序也形成到达布线层15a的孔。
之后，用溅射法以覆盖槽16d的内面的方式形成TiN，从而设置阻挡金属层BM2，接着例如用溅射法在槽16d内填充钨，从而形成密封层16b。
其次，以覆盖密封层16b上的方式，在层间绝缘膜11上例如通过溅射法用铝形成密封层17b。在此，密封层17b与密封层4b同样地以包围电路形成区域的方式设置。
再者，在电路形成区域上，在图14中没有图示的部分上，经由与密封层17b相同的工序也形成最上层的布线层(第7层布线)。
之后，以包括密封层17b而覆盖层间绝缘膜11上的方式，例如用等离子氮化形成氮化硅薄膜，从而设置钝化膜19，通过在钝化膜19上设置聚酰亚胺膜20，完成具有密封环100的半导体器件。
(效果)
在具有以上说明的密封环100的半导体器件中，到形成第4层布线的层间绝缘膜8为止，设为层叠一直以来使用的剖面形状为T字型的密封层的构成，在形成第5以及第6层布线的层间绝缘膜9以及10中，设为层叠剖面形状为矩形的密封层的构成。
即，作为密封环的功能，要求作为相对于来自于切割部的切断面的水分的侵入和裂纹的伸展的屏障的功能，因此最好水平方向，即与半导体衬底1的主面平行的方向的尺寸较大，机械强度较大，与密封层4b、6b、8b以及10b相比，增加形成在各自的上部的密封层5b、7b、9b以及11b的宽度。
第4层布线以下用局部布线规则以及/或中间布线规则设计，由于接触部的宽度小于等于0.3μm，因此特别好的是增加密封层5b、7b、9b以及11b的宽度，从而提高机械强度。
另外，分别形成第2～4层布线的层间绝缘膜6～8，用相对介电系数小于等于3.0的SiOC膜形成，可一旦相对介电系数像这样低，层间绝缘膜彼此的紧贴性也较低，在切割部的切断面上容易引起层间绝缘膜的剥离。
但是，在该层间绝缘膜6～8中，通过增大增加密封层5b、7b、9b以及11b的宽度后填充的Cu的体积，提高防止层间绝缘膜6～8的剥离的效果.
另一方面，第5以及第6层布线用半全局布线规则以及/或全局布线规则设计，由于接触部的宽度大于等于0.3μm，因此通过将密封层21以及22的剖面形状设为矩形，并使其宽度与接触部的宽度相同，在对抗水分的侵入和裂纹的伸展方面可以得到足够的机械强度。
另外，在形成密封层21以及22之际，正如用图8以及图11说明的那样，用树脂材料填满槽21a以及22a的做法在技术上较困难。特别是，由于层间绝缘膜9以及10的厚度大于等于层间绝缘膜6～8的2倍，因此槽21a以及22a的容积极大，用树脂材料不能填满的现象，与形成在层间绝缘膜6～8上的密封层6b、8b以及10b相比显著地发生。
当在这种状态下，要应用双重镶嵌法而使宽度比槽21a以及22a更宽的槽连通时，在没有将树脂材料填满槽21a以及22a的状态下，下层的蚀刻停止膜和密封层暴露在腐蚀剂下，已经形成的下层的密封层有可能被部分地蚀刻除去。
但是，由于在形成密封层21以及22时只利用双重镶嵌法的一部分的工序，因此上层的密封层和下层的密封层之间的连接部分不会变得脆弱，也没有作为密封环的功能降低的情况。
另外，由于分别形成第5、第6布线层的层间绝缘膜9以及10，用相对介电系数3.5左右的FSG膜形成，因此与层间绝缘膜6～8相比，层间绝缘膜彼此的紧贴性较高，也很难发生层间绝缘膜的剥离。因而，即便密封层21以及22的剖面形状为矩形，也可以防止层间绝缘膜9以及10的剥离。
再者，在以上的说明中，展示了将布线层设为7层结构的例子，并说明了在设置了用局部布线规则以及/或中间布线规则形成的布线层的层间绝缘膜中，设置剖面形状为T字型的密封层，在设置了用半全局布线规则以及/或全局布线规则形成的布线层的层间绝缘膜中，设置剖面形状为矩形的密封层的例子，但本发明的应用不限于此，只要剖面形状为T字型的密封层(第1密封层)设置在剖面形状为矩形的密封层(第2密封层)之下，不用被布线层数和布线规则限制，并起到上述的效果。
Claims (8)
1.一种半导体器件，具备：设在半导体衬底上的半导体集成电路；在上述半导体衬底上形成的、设在形成有电路的区域的上方的多层布线层；和以包围所述多层布线层以及所述区域的周围的方式设置的密封环，其中：
所述多层布线层具有多个第1布线层和多个第2布线层，所述第1布线层分别具有第1层间绝缘膜，所述第2布线层分别具有第2层间绝缘膜，所述多个第2布线层形成在所述多个第1布线层上，
所述密封环具有多个第1密封环和多个第2密封环，所述多个第1密封环分别形成在所述第1层间绝缘膜内，所述第2密封环分别形成在所述第2层间绝缘膜内，
所述第1密封环各自的第1剖面形状为规定的形状，
所述第2密封环各自的第2剖面形状为矩形，
所述第1层间绝缘膜的第1相对介电系数小于3.5，所述第2层间绝缘膜的第2相对介电系数大于等于3.5，
在所述第1层间绝缘膜内，所述密封环的剖面形状不是矩形，
所述规定的形状具有脚部和配置在所述脚部上的密封部，
所述脚部的第1宽度比所述密封部的第2宽度窄，
所述各第2密封环分别贯穿所述第2层间绝缘膜，
所述各第2密封环具有铜金属和形成在所述铜金属的侧面和底部的阻挡金属，
在所述第2层间绝缘膜内，第2布线形成在所述第2密封环的正侧面，
连接一个所述第2布线和与该一个所述第2布线相邻的其它所述第2布线的第2接触部形成在所述第2密封环的正侧面。
2.如权利要求1所述的半导体器件，其特征在于，
在俯视时，所述区域的周围被所述脚部包围，
在俯视时，所述多个第1密封环和所述多个第2密封环互相重叠。
3.如权利要求1所述的半导体器件，其特征在于，
所述脚部的所述第1宽度小于等于0.3μm，
所述第2宽度大于等于所述脚部的所述第1宽的2倍。
4.如权利要求3所述的半导体器件，其特征在于，
所述第1密封环由与形成在所述第1层间绝缘膜内的第1布线相同的材料形成，
所述第2密封环由与所述第2布线相同的材料形成。
5.如权利要求4所述的半导体器件，其特征在于，
所述脚部的所述第1宽度被设为与第1接触部的第4宽度相同的宽度，其中所述第1接触部用于连接一个所述第1布线和与该一个所述第1布线相邻的其它所述第1布线，
所述第2密封环的第3宽度被设为与所述第2接触部的第5宽度相同的宽度。
6.如权利要求1所述的半导体器件，其特征在于，
所述多层布线层在所述半导体基板和所述多个第1布线层之间还具有规定的层，所述规定的层具有相对介电系数为3.5以上的第3层间绝缘膜，
所述密封环具有形成在所述第3层间绝缘膜内的第3密封环，
第3接触部形成在所述第3层间绝缘膜内，所述第3接触部与所述半导体基板上的半导体元件相连接。
7.一种半导体器件的制造方法，具备：
(a)在设置在形成在半导体衬底上的半导体集成电路的上方的第1层间绝缘膜上，依次形成蚀刻停止膜以及第2层间绝缘膜的工序；
(b)在所述第2层间绝缘膜的与所述半导体集成电路的上方相对应的区域上，形成贯通所述第2层间绝缘膜之后到达所述蚀刻停止膜的孔，同时形成包围所述第2层间绝缘膜的与所述半导体集成电路的上方相对应的区域的周围并贯通所述第2层间绝缘膜后到达所述蚀刻停止膜的槽的工序；
(c)在所述孔以及所述槽内形成树脂层的工序；
在所述工序(c)之后
(d)形成具有所述孔的上方成为开口部的布线图形并且覆盖所述槽的上方的抗蚀剂掩模的工序；
(e)将所述抗蚀剂掩模作为掩模，通过蚀刻将所述第2层间绝缘膜除去到规定深度，以形成布线槽的工序；
(f)在除去所述抗蚀剂掩模、所述孔以及所述槽内的所述树脂层之后除去所述孔底部以及所述槽底部的所述蚀刻停止膜的工序；
在所述工序(f)之后
(g)在连通的所述布线槽以及所述孔内、和所述槽内填充导体层的工序。
8.如权利要求7所述的半导体器件的制造方法，其中：
所述工序(a)包括用相对介电系数大于等于3.5的绝缘膜形成所述第2层间绝缘膜的工序。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005-309745 | 2005-10-25 | ||
| JP2005309745 | 2005-10-25 | ||
| JP2005309745A JP4699172B2 (ja) | 2005-10-25 | 2005-10-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1956173A CN1956173A (zh) | 2007-05-02 |
| CN1956173B true CN1956173B (zh) | 2010-05-12 |
Family
ID=37984544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006101365412A Expired - Fee Related CN1956173B (zh) | 2005-10-25 | 2006-10-25 | 半导体器件以及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US7714413B2 (zh) |
| JP (1) | JP4699172B2 (zh) |
| KR (1) | KR101297022B1 (zh) |
| CN (1) | CN1956173B (zh) |
| TW (1) | TWI406339B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8829653B2 (en) | 2005-10-11 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Exclusion zone for stress-sensitive circuit design |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3779243B2 (ja) | 2002-07-31 | 2006-05-24 | 富士通株式会社 | 半導体装置及びその製造方法 |
| KR100995558B1 (ko) | 2007-03-22 | 2010-11-22 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
| US7952167B2 (en) * | 2007-04-27 | 2011-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scribe line layout design |
| US8125052B2 (en) * | 2007-05-14 | 2012-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Seal ring structure with improved cracking protection |
| JP2009021474A (ja) * | 2007-07-13 | 2009-01-29 | Nec Electronics Corp | 半導体装置 |
| US8102027B2 (en) * | 2007-08-21 | 2012-01-24 | Broadcom Corporation | IC package sacrificial structures for crack propagation confinement |
| JP4405537B2 (ja) * | 2007-08-30 | 2010-01-27 | 富士通株式会社 | キャパシタ内蔵インタポーザ、それを備えた半導体装置及びキャパシタ内蔵インタポーザの製造方法 |
| US8643147B2 (en) * | 2007-11-01 | 2014-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal ring structure with improved cracking protection and reduced problems |
| JP2009182181A (ja) | 2008-01-31 | 2009-08-13 | Toshiba Corp | 半導体装置 |
| US8334582B2 (en) * | 2008-06-26 | 2012-12-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protective seal ring for preventing die-saw induced stress |
| KR20100006756A (ko) * | 2008-07-10 | 2010-01-21 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US7790535B2 (en) * | 2008-09-16 | 2010-09-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Depletion-free MOS using atomic-layer doping |
| US7906836B2 (en) * | 2008-11-14 | 2011-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Heat spreader structures in scribe lines |
| US8368180B2 (en) * | 2009-02-18 | 2013-02-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scribe line metal structure |
| JP4987897B2 (ja) * | 2009-03-23 | 2012-07-25 | 株式会社東芝 | 半導体装置 |
| JP5439901B2 (ja) * | 2009-03-31 | 2014-03-12 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US8921144B2 (en) | 2010-06-25 | 2014-12-30 | International Business Machines Corporation | Planar cavity MEMS and related structures, methods of manufacture and design structures |
| US9117831B2 (en) * | 2011-01-11 | 2015-08-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal ring structure for integrated circuit chips |
| US8810001B2 (en) * | 2011-06-13 | 2014-08-19 | Mediatek Inc. | Seal ring structure with capacitor |
| JP5849478B2 (ja) * | 2011-07-11 | 2016-01-27 | 富士通セミコンダクター株式会社 | 半導体装置および試験方法 |
| US8587090B2 (en) * | 2011-07-29 | 2013-11-19 | Mediatek Inc. | Die seal ring structure |
| US8742598B2 (en) * | 2011-10-05 | 2014-06-03 | Infineon Technologies Ag | Semiconductor structure and method for making same |
| CN107359139B (zh) * | 2012-07-19 | 2019-11-12 | 瑞萨电子株式会社 | 半导体装置 |
| JP5968711B2 (ja) * | 2012-07-25 | 2016-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP6132525B2 (ja) * | 2012-11-30 | 2017-05-24 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP6117246B2 (ja) * | 2013-01-11 | 2017-04-19 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| CN104701271A (zh) | 2013-12-05 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US9406608B2 (en) * | 2014-10-16 | 2016-08-02 | Globalfoundries Inc. | Dummy metal structure and method of forming dummy metal structure |
| JP6086934B2 (ja) | 2015-01-14 | 2017-03-01 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
| CN105845665B (zh) * | 2015-01-16 | 2018-10-23 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法和电子装置 |
| US9659879B1 (en) * | 2015-10-30 | 2017-05-23 | Taiwan Semiconductor Manufacturing Company | Semiconductor device having a guard ring |
| JP6982976B2 (ja) * | 2017-04-19 | 2021-12-17 | キヤノン株式会社 | 半導体デバイスの製造方法および半導体デバイス |
| US10930730B2 (en) * | 2017-07-18 | 2021-02-23 | Qualcomm Incorporated | Enhanced active and passive devices for radio frequency (RF) process and design technology |
| US10515921B2 (en) * | 2017-07-27 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package and method of fabricating semiconductor package |
| US11177253B2 (en) * | 2018-11-09 | 2021-11-16 | Texas Instruments Incorporated | Transistor with integrated capacitor |
| CN109935552B (zh) * | 2019-03-29 | 2021-02-12 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN110034064A (zh) * | 2019-04-10 | 2019-07-19 | 德淮半导体有限公司 | 半导体结构及其形成方法 |
| CN113066763B (zh) * | 2021-03-24 | 2022-04-26 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1476072A (zh) * | 2002-08-12 | 2004-02-18 | ������������ʽ���� | 半导体器件 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000277465A (ja) | 1999-03-26 | 2000-10-06 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP4173307B2 (ja) * | 1999-06-24 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体集積回路の製造方法 |
| JP4118029B2 (ja) * | 2001-03-09 | 2008-07-16 | 富士通株式会社 | 半導体集積回路装置とその製造方法 |
| JP3538170B2 (ja) * | 2001-09-11 | 2004-06-14 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| US20030213617A1 (en) * | 2002-05-20 | 2003-11-20 | Subramanian Karthikeyan | Method and structure of a reducing intra-level and inter-level capacitance of a semiconductor device |
| JP4250006B2 (ja) * | 2002-06-06 | 2009-04-08 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP3961398B2 (ja) * | 2002-10-30 | 2007-08-22 | 富士通株式会社 | 半導体装置 |
| JP2004153015A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP4434606B2 (ja) | 2003-03-27 | 2010-03-17 | 株式会社東芝 | 半導体装置、半導体装置の製造方法 |
| JP3778445B2 (ja) * | 2003-03-27 | 2006-05-24 | 富士通株式会社 | 半導体装置 |
| CN1617312A (zh) * | 2003-11-10 | 2005-05-18 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| US7344992B2 (en) * | 2003-12-31 | 2008-03-18 | Dongbu Electronics Co., Ltd. | Method for forming via hole and trench for dual damascene interconnection |
| JP2005197606A (ja) * | 2004-01-09 | 2005-07-21 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP4619705B2 (ja) * | 2004-01-15 | 2011-01-26 | 株式会社東芝 | 半導体装置 |
| JP4776195B2 (ja) * | 2004-09-10 | 2011-09-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2006128543A (ja) * | 2004-11-01 | 2006-05-18 | Nec Electronics Corp | 電子デバイスの製造方法 |
| JP4455356B2 (ja) * | 2005-01-28 | 2010-04-21 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置 |
| JP5096669B2 (ja) * | 2005-07-06 | 2012-12-12 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
-
2005
- 2005-10-25 JP JP2005309745A patent/JP4699172B2/ja not_active Expired - Fee Related
-
2006
- 2006-09-29 TW TW095136222A patent/TWI406339B/zh not_active IP Right Cessation
- 2006-10-19 US US11/551,042 patent/US7714413B2/en not_active Expired - Fee Related
- 2006-10-24 KR KR1020060103607A patent/KR101297022B1/ko active IP Right Grant
- 2006-10-25 CN CN2006101365412A patent/CN1956173B/zh not_active Expired - Fee Related
-
2010
- 2010-03-10 US US12/721,048 patent/US7884011B2/en not_active Expired - Fee Related
- 2010-11-05 US US12/940,419 patent/US8169080B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1476072A (zh) * | 2002-08-12 | 2004-02-18 | ������������ʽ���� | 半导体器件 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8829653B2 (en) | 2005-10-11 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Exclusion zone for stress-sensitive circuit design |
Also Published As
| Publication number | Publication date |
|---|---|
| US7714413B2 (en) | 2010-05-11 |
| US7884011B2 (en) | 2011-02-08 |
| US20100167525A1 (en) | 2010-07-01 |
| CN1956173A (zh) | 2007-05-02 |
| US20070090447A1 (en) | 2007-04-26 |
| US20110101530A1 (en) | 2011-05-05 |
| JP2007123328A (ja) | 2007-05-17 |
| TW200737351A (en) | 2007-10-01 |
| KR20070044785A (ko) | 2007-04-30 |
| JP4699172B2 (ja) | 2011-06-08 |
| US8169080B2 (en) | 2012-05-01 |
| TWI406339B (zh) | 2013-08-21 |
| KR101297022B1 (ko) | 2013-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1956173B (zh) | 半导体器件以及其制造方法 | |
| US11056450B2 (en) | Semiconductor device | |
| JP4502173B2 (ja) | 半導体装置及びその製造方法 | |
| US6498089B2 (en) | Semiconductor integrated circuit device with moisture-proof ring and its manufacture method | |
| JP5622433B2 (ja) | 半導体装置およびその製造方法 | |
| CN100505225C (zh) | 接合垫结构 | |
| US9536821B2 (en) | Semiconductor integrated circuit device having protective split at peripheral area of bonding pad and method of manufacturing same | |
| EP0831529B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP4434606B2 (ja) | 半導体装置、半導体装置の製造方法 | |
| JP4360881B2 (ja) | 多層配線を含む半導体装置およびその製造方法 | |
| JP2004064046A (ja) | 半導体装置及びその製造方法 | |
| JPH10242204A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100650907B1 (ko) | 구리 금속으로 된 집적회로 인덕터 및 그 제조 방법 | |
| JP2002289689A (ja) | 半導体集積回路装置とその製造方法 | |
| JP2010206226A (ja) | 半導体装置の製造方法 | |
| KR20030000133A (ko) | 반도체소자의 제조방법 | |
| KR20030000576A (ko) | 반도체소자의 제조방법 | |
| JP2008016638A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: NEC CORP. Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP. Effective date: 20100916 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee |
Owner name: RENESAS ELECTRONICS Free format text: FORMER NAME: NEC CORP. |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA, JAPAN |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Kanagawa, Japan Patentee after: Renesas Electronics Corp. Address before: Kanagawa, Japan Patentee before: NEC ELECTRONICS Corp. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20100916 Address after: Kanagawa, Japan Patentee after: NEC ELECTRONICS Corp. Address before: Tokyo, Japan Patentee before: Renesas Technology Corp. |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100512 Termination date: 20131025 |