CN1941411A - 包括横向延伸的有源区的晶体管及其制造方法 - Google Patents
包括横向延伸的有源区的晶体管及其制造方法 Download PDFInfo
- Publication number
- CN1941411A CN1941411A CNA2006101074258A CN200610107425A CN1941411A CN 1941411 A CN1941411 A CN 1941411A CN A2006101074258 A CNA2006101074258 A CN A2006101074258A CN 200610107425 A CN200610107425 A CN 200610107425A CN 1941411 A CN1941411 A CN 1941411A
- Authority
- CN
- China
- Prior art keywords
- active area
- groove
- gate
- width
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 239000011248 coating agent Substances 0.000 claims description 37
- 238000000576 coating method Methods 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 34
- 238000005192 partition Methods 0.000 claims description 33
- 150000004767 nitrides Chemical class 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 2
- 238000001459 lithography Methods 0.000 claims 1
- 238000012797 qualification Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 238000002955 isolation Methods 0.000 abstract description 3
- 230000004888 barrier function Effects 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 12
- 125000006850 spacer group Chemical group 0.000 description 11
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 229910021332 silicide Inorganic materials 0.000 description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000000994 depressogenic effect Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000002045 lasting effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- NCMAYWHYXSWFGB-UHFFFAOYSA-N [Si].[N+][O-] Chemical compound [Si].[N+][O-] NCMAYWHYXSWFGB-UHFFFAOYSA-N 0.000 description 1
- AIOWANYIHSOXQY-UHFFFAOYSA-N cobalt silicon Chemical compound [Si].[Co] AIOWANYIHSOXQY-UHFFFAOYSA-N 0.000 description 1
- 239000000109 continuous material Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
一种晶体管，包括衬底和设置在衬底中的隔离区。该隔离区限定包括上和下有源区的有源区，上有源区具有第一宽度并且下有源区具有大于第一宽度的第二宽度。绝缘栅电极穿过上有源区延伸并进入下有源区。源区和漏区设置在绝缘栅电极的不同第一和第二侧上的有源区中。绝缘栅电极可包括设置在上有源区中的上栅电极和设置在下有源区中的下栅电极，其中下栅电极比上栅电极宽。说明了相关的制造方法。
Description
相关申请的交叉引用
本申请要求在2005年9月22日提交的韩国专利申请No.2005-0088333的优先权，将其全布内容在此引用作为参考。
技术领域
本申请涉及半导体器件及其制造方法，更具体，本申请涉及具有凹陷栅电极的半导体器件及其制造方法。
背景技术
使用半导体器件的电子产品变得越来越薄、轻和紧凑，在这种产品中使用的半导体器件通常被要求变得更加集成。因此，不断进行着对于减小晶体管二维尺寸的研究。
晶体管尺寸的减小可导致沟道长度和沟道宽度的减小。晶体管的驱动电流通常与沟道长度成反比，并通常与沟道宽度成正比。沟道长度的减小可以增加驱动电流和响应速度。与此相反，沟道长度的减小可导致例如击穿的问题。所以，有对于最小化晶体管的二维尺寸同时提供有效的沟道长度的持续需要。
提出了称为凹陷沟道阵列晶体管(RCAT)的结构以增加有效的沟道长度。在RCAT的有源区内形成栅沟槽。绝缘的栅电极填充栅沟槽并横跨有源区。栅沟槽可用于增加有效沟道长度。
提出了称为球形凹陷沟道阵列晶体管(SRCAT)的另一结构以增加有效沟道长度。在SRCAT的有源区内形成上栅沟槽。在上栅沟槽的下面以长颈瓶(flask)的形状形成下栅沟槽。绝缘栅电极填充上和下栅沟槽并横跨有源区。上和下栅沟槽可增加有效沟道长度。
沟道宽度的减小通常减小驱动电流。通常，考虑到操作半导体器件所需的驱动电流而设计沟道宽度。因此，扩展有效沟道宽度的技术在减小晶体管沟道宽度方面是有益的。
图1是传统RCAT的截面图。图1的第一区域1是在字线方向上的RCAT的截面图，以及图2的第二区域2是在位线方向上的RCAT的截面图。参照图1，传统RCAT具有隔离层16，其限定半导体衬底11内的有源区13。隔离层16可包括层叠的侧壁氧化物层14和绝缘层15。在有源区13中形成栅沟槽17。栅沟槽17横跨有源区13并部分地露出隔离层16的侧壁。横跨有源区13形成栅电极19。栅电极19具有延伸进入栅沟槽17的栅电极19E。在有源区13和栅电极19之间插入栅介质层18。还在有源区13和栅电极19E之间插入栅介质层18。在栅电极19的不同侧的有源区13内形成源区和漏区21和23。
由于栅沟槽17，相比于平面晶体管，RCAT的有效沟道长度CL1相对长。因此，即使当减小RCAT的二维尺寸时，可以确保期望的有效沟道长度CL1。
然而，RCAT的有效沟道长度CW1可以基于有源区13的尺寸。由隔离层16限定有源区13。在所说明的器件中，为了减小RCAT的二维尺寸，将有源区13减小到光刻工序的分辨率(resolution)极限是有益的。有源区13的减小可以导致有效沟道宽度CW1的减小。在该情况下，可以减小RCAT的电流驱动性。
可以增加有源区13的宽度以增加有效沟道宽度CW1。然而，该方法可与RCAT的高度集成相抵触。
在授予Wang的名为“Transistor Structure and Process to FabricateSame”的美国专利申请No.2003/0085435中说明了增加有效沟道宽度的另一种技术。根据该公开的申请，在有源区的沟道长度方向上形成至少一个凹陷区。横跨该凹陷区形成绝缘栅电极。凹陷区用于扩展晶体管的有效沟道宽度。在授予Tran的名为“Method of Forming DRAMTransistors”的美国专利No.6,844,591中说明了形成晶体管的另一技术。
有对于用于减小晶体管尺寸同时提供有效沟道宽度的技术的持续需求。
发明内容
在本发明的某些实施例中，晶体管包括衬底和在衬底中设置的隔离区。隔离区限定包括上和下有源区的有源区，上有源区具有第一宽度而下有源区具有大于第一宽度的第二宽度。绝缘栅电极延伸穿过上有源区并进入下有源区。在绝缘栅电极的分别第一和第二侧上的有源区中设置源区和漏区。绝缘栅电极可包括设置在上有源区中的上栅电极和设置在下有源区中的下栅电极，其中下栅电极比上栅电极要宽。绝缘栅电极可具有长颈瓶形状的截面。
在某些实施例中，隔离区包括约束(bound)上有源区的上隔离区和约束下有源区的下隔离区，并且该下隔离区具有比上隔离区小的宽度。上栅电极可接触上隔离区，以及下栅电极可接触上隔离区。源区和漏区可延伸进入下有源区。
本发明的进一步实施例提供制造晶体管的方法。在衬底中形成隔离区以限定有源区，该有源区包括具有第一宽度的上有源区和具有大于第一宽度的第二宽度的下有源区。形成绝缘栅电极，其穿过上有源区并延伸进入下有源区。在绝缘栅电极的不同侧的有源区中形成源区和漏区。
形成隔离区可包括在衬底上形成掩模图形、使用掩模图形作为蚀刻掩模蚀刻衬底，以形成第一沟槽、在第一沟槽的第的衬底中形成较窄的第二沟槽、以及在第一和第二沟槽中形成绝缘区。形成较窄的第二沟槽可包括在第一沟槽中的衬底的侧壁上形成隔片，并使用掩模图形和隔片作为蚀刻掩模蚀刻衬底，以形成第二沟槽。隔片可包括硅氧化物层、硅氮化物层和/或硅氮氧化物层。形成隔片可包括在第一沟槽的衬底的侧壁上形成第一氧化物层、在第一氧化物层上形成氮化物衬垫(liner)、在氮化物衬垫上形成第二氧化物层、并蚀刻第一氧化物层、氮化物衬垫和第二氧化物层以露出第一沟槽的底表面。第一氧化物层可以是热氧化物层，氮化物衬垫可以是硅氮化物层和/或硅氮氧化物层，以及第二氧化物层可以是由化学汽相淀积形成的硅氧化物层。可以将第二沟槽形成为小于用于形成第一沟槽的光刻工序的分辨率极限的宽度。可以在用绝缘材料填充第一和第二沟槽之前，在第二沟槽中的衬底的侧壁上形成热氧化物层。
形成绝缘栅电极可包括在有源区内形成栅沟槽，该栅沟槽在第一深度之上具有第一宽度并在第一深度之下具有大于第一宽度的第二宽度。在栅沟槽内形成符合有源区侧壁的栅介质层。在栅沟槽内形成导电区。形成栅沟槽可包括在衬底上形成栅掩模并使用栅掩模作为蚀刻掩模来蚀刻有源区，以将栅沟槽形成为第一深度。形成栅沟槽还包括在栅沟槽中的有源区的侧壁上形成隔片，该隔片在栅沟槽的底表面上露出部分有源区。可以蚀刻在栅沟槽的底的有源区的露出部分，以加深并加宽第一深度之下的栅沟槽。隔片可包括由化学汽相淀积形成的硅氧化物。
本发明的某些实施例可以提供能够减小平面尺寸同时相对地扩展有效沟道宽度的半导体器件。
本发明的进一步实施例提供制造能够相对地扩展其有效沟道宽度的半导体器件的方法。
在某些实施例中，半导体器件具有延伸的横向有源区。半导体器件包括衬底、以及在衬底中设置并具有第一宽度的上有源区。下有源区连接到并设置在上有源区之下，并具有大于第一宽度的第二宽度。在衬底中形成隔离层以限定上和下有源区。横跨上和下有源区形成绝缘栅电极。绝缘栅电极穿透上有源区以延伸到下有源区。
在本发明的某些实施例中，绝缘栅电极可具有上栅电极和下栅电极。上栅电极可横跨上有源区并在上有源区中形成。下栅电极可横跨下有源区并在上栅电极之下延伸。在该情况下，下栅电极可具有与第二宽度基本上相同的宽度。此外，当从截面观看时，上和下栅电极可具有长颈瓶形状。
在某些实施例中，隔离层可具有上隔离层和下隔离层。上隔离层可限定上有源区。下隔离层可在上隔离层之下延伸并限定下有源区。下隔离层可具有比上隔离层窄的宽度。此外，下隔离层可具有比光刻工序的分辨率极限窄的宽度。
在另外其他实施例中，上栅电极的彼此面对的侧壁可以接触上隔离层。下栅电极的彼此面对的侧壁可以接触下隔离层。
在另外其他实施例中，可以在绝缘栅电极的两侧的衬底中形成源区和漏区。源区和漏区的底表面可以比上有源区要低。
在其他实施例中，制造半导体器件的方法包括形成隔离层以限定上有源区和下有源区。在上有源区之下限定下有源区。上有源区具有第一宽度，并且下有源区具有大于第一宽度的第二宽度。横跨上和下有源区形成绝缘栅电极。绝缘栅电极穿透上有源区以延伸到下有源区。
在本发明的某些实施例中，可以在衬底上形成硬掩模图形。可以使用硬掩模图形作为蚀刻掩模选择性地蚀刻衬底，以形成限定上有源区的上隔离沟槽。可以形成下隔离沟槽，其在上隔离沟槽之下延伸并限定下有源区。下隔离沟槽可具有比上隔离沟槽窄的宽度。可以在下隔离沟槽的内壁上形成下侧壁氧化物层。下侧壁氧化物层可以由热氧化物层构成。可以使用绝缘层填充上和下隔离沟槽以形成隔离层。
在某些实施例中，可在上隔离层的侧壁上形成隔片。可以使用硬掩模图形和隔片作为蚀刻掩模各向异性地蚀刻衬底，以形成下隔离沟槽。隔片可以由硅氧化物层、硅氮化物层、硅氮氧化物层或其组合层形成。
在另外其他实施例中，可以在上隔离沟槽的内壁上形成上侧壁氧化物层。可在具有上侧壁氧化物层的衬底上形成氮化物衬垫。可在具有氮化物衬垫的衬底上形成隔片氧化物层。可以各向异性地蚀刻隔片氧化物层、氮化物衬垫和上侧壁氧化物层，直到露出上隔离沟槽的底表面，使得形成隔片。上侧壁氧化物层可以由热氧化物层形成，氮化物衬垫可以由硅氮化物或硅氮氧化物形成，以及隔片氧化物层可以通过化学汽相淀积(CVD)方法由硅氧化物形成。
在其他实施例中，下隔离沟槽可以具有比光刻工序的分辨率极限窄的宽度。
在另外其他实施例中，可以形成横跨上有源区的上栅沟槽。可以在上栅沟槽的下面形成具有大于上栅沟槽的宽度的下栅沟槽。可以在下栅沟槽的内壁上、上栅沟槽的侧壁上以及上有源区的表面上形成栅介质层。可以形成栅导电层，其填充上和下栅沟槽并覆盖衬底。可以构图栅导电层以形成绝缘栅电极。当从截面看时，上和下栅沟槽可具有长颈瓶形状。下栅沟槽可具有基本上等于第二宽度的宽度。在该情况下，可以在下栅沟槽的彼此相对的侧壁上露出下隔离层。
在某些实施例中，可以在具有隔离层的衬底上形成栅掩模图形。可以使用栅掩模图形作为蚀刻掩模部分地蚀刻上有源区。以形成上栅沟槽。
在某些实施例中，可以在上栅沟槽的侧壁上形成牺牲隔片。在该情况下，可以在上栅沟槽的底表面上露出衬底。可以各向同性地蚀刻在上栅沟槽的底表面上露出的衬底，以形成下栅沟槽。可以执行各向同性蚀刻直到下栅沟槽的底表面比上有源区低。牺牲层可以通过CVD方法由硅氧化物层形成。
在其他实施例中，可以将杂质离子注入绝缘栅电极两侧的衬底中，以形成源区和漏区。源区和漏区的底表面可以比上有源区低。
附图说明
图1是传统RCAT的截面图。
图2是根据本发明的某些实施例的晶体管的布局。
图3至9是沿图2的线I-I’和II-II’所取的截面图，说明了根据本发明的某些实施例制造晶体管的操作。
图10是沿图2的线III-III’所取的截面图，说明了根据本发明的某些实施例制造晶体管的操作。
具体实施方式
将在下文参照附图具体说明本发明，其中示出了本发明的实施例。然而，本发明不应被构建为限制于在此阐述的实施例。而是，提供这些实施例使得本公开是全面和完整的，并且将本发明的范围全面表达给本领域技术人员。在附图中，为了清楚起见放大了层和区域的厚度。相同数字始终指向相同元件。如在此所使用的术语“和/或”包括一个或多个相关列项的任何以及所有组合。
在此使用的技术术语是为了特定实施例的目的而不旨在限制本发明。如在此使用，单数形式“a”、“an”和“the”也旨在包括复数形式，除非上下文清楚地指出。还应理解在该说明书中使用的术语“includes”和/或“including”指示所述特征、整数、步骤、操作、元件、和/或组分的存在，而不排除其一个或多个其他特征、整数、步骤、操作、元件、和/或组分的存在。
应理解，当例如层、区域或衬底的元件称为在另一元件的“之上”或“在其上”延伸时，它可以直接在其他元件之上或者直接在其他元件上延伸，或者也可以存在中间元件。相反地，如果元件称为在另一元件“直接之上”或在其上“直接延伸”，则不存在中间元件。还应理解，当元件称为“连接”或“耦接”到另一元件时，其可以直接连接或耦接到其他元件或者可以存在中间元件。相反地，当元件称为“直接连接”或“直接耦接”到其他元件时，没有中间元件。在整个说明书中相同数字指向相同元件。
应理解，尽管在此使用术语第一、第二等来描述各种元件、组分、区域、层和/或部分，这些元件、组分、区域、层和/或部分不应被这些术语所限制。这些术语仅用来将一个元件、组分、区域、层和/或部分从另一区域、层或部分区分开来。因此，在下面讨论的第一元件、组分、区域、层和/或部分可以称为第二元件、组分、区域、层和/或部分，而不背离本发明的教导。
此外，相对术语，例如“下”或“底”以及“上”或“顶”，在此用于描述如图所示的一个元件与另一元件的关系。应理解，相对术语旨在包括除了在图中所描述的指向之外的器件的其他指向。例如，如果将在图中的器件翻转，描述为在其他元件的“下”侧的元件将指向在其他元件到“上”侧。因此，基于图的特定指向，示例性术语“下”可以包括“下”和“上”的两个指向。相似地，如果将图之一翻转，描述为在其他元件的“下面”或“之下”的元件将指向为在其他元件“之上”。因此示例性术语“下面”或“之下”包括上和下的两个指向。
在此参照截面图说明本发明的实施例，该截面图是本发明的理想化实施例的原理视图。这样，期望例如作为制造技术和/或容差的结果的示例的性状的变化。因此，本发明的实施例不应被构建为限制于在此说明的区域的具体形状，而是包括由于制造的形状的变形。例如，说明或描述为矩形的蚀刻区可以具有圆形或曲线的特征。因此，在图中说明的区域本质上是原理性的，并且不旨在限制本发明的范围。
除非另外限定，在此使用的所有术语(包括技术和科学术语)具有有本领域技术人员通常所理解的相同含义。还应理解，例如在字典中所通常定义的术语，应被解释为具有与相关技术上下文一致的意思，并不应被理想化或者以过分形式的含义来解释，除非在此明显地定义。本领域技术人员还将理解，称为“相邻“于另一特征设置的结构或特征可具有重叠或位于相邻特征的部分，尽管可以使用其他材料。
图2说明根据本发明的某些实施例的晶体管的布局，以及图3至10是根据本发明的实施例说明形成图2的晶体管的操作的截面图。特别地，图3至9的第一区域X1是沿图2的线I-I’所取的截面图，以及图3至9的第二区域Y1是沿图2的线II-II’所取的截面图。图2的线I-I’是晶体管的字线方向，以及图2的线II-II’是晶体管的位线方向。图10是沿着图2的线III-III’所取的截面图。
现在将参照图2、9和10说明根据本发明的某些实施例的晶体管。根据本发明的某些实施例的晶体管包括衬底51以及上有源区53，该上有源区53形成在衬底51内并具有第一宽度W1。在上有源区53之下设置下有源区67。下有源区67具有大于第一宽度W1的第二宽度W2。在衬底51中形成隔离区77以限定上和下有源区53和67。横跨上和下有源区53和67形成栅沟槽83。栅沟槽83穿过上有源区53以延伸到下有源区67。栅电极93在栅沟槽83中形成并横跨上和下有源区53和67。
衬底51可以是例如硅晶片的半导体衬底。隔离区77可包括上隔离区75和下隔离区74。下隔离区74可从上隔离区75的下部延伸。在该情况下，下隔离区74可比上隔离区75窄。此外，下隔离区74可以小于光刻工序的分辨率极限，如下文详细所述。上隔离区75可限定上有源区53，并且下隔离区74可限定下有源区67。应理解，上有源区53和下有源区67可具有单一(unitary)的结构，例如，可以形成连续的材料区，而在其他实施例中，这些区域可以具有非单一的结构。相似地，上隔离区75和下隔离区74可以是单一或非单一的。
上隔离区75可包括绝缘层73和覆盖绝缘层73的侧壁的隔片65。例如，隔片65可以是硅氧化物层、硅氮化物层、硅氮氧化物层或其组合层。例如，隔片65可以包括顺序层叠的上侧壁氧化物层61、氮化物衬垫62、以及隔片氧化物层63。在该情况下，上侧壁氧化物层61可以是热氧化物层，氮化物衬垫62可以是硅氮化物层或硅氮氧化物层，以及隔片氧化物层63可以是硅氧化物层。此外，上侧壁氧化物层61可以与上有源区53接触，隔偏氧化物层63可以与绝缘层73接触，以及可以在上侧壁氧化物层61和隔片氧化物层63之间插入氮化物衬垫62。
下隔离区74可包括绝缘层73和覆盖绝缘层73的下侧壁氧化物层71。即，绝缘层73可以从上隔离区75延伸到下隔离区74。绝缘层73可以是例如高密度等离子体(HDP)氧化物层、旋涂玻璃(SOG)层、或其组合。下侧壁氧化物层71可以是热氧化物层。
由上隔离区75将上有源区53限定为具有第一宽度W1。由下隔离区74将下有源区67限定为具有第二宽度W2。由光刻工序的分辨率极限来确定上隔离区75的尺寸和第一宽度W1。下隔离区74可以比上隔离区75窄。在该情况下，第二宽度W2可以比第一宽度W1大。即，下有源区67可以具有比上有源区53宽的宽度。
栅沟槽83可包括上栅沟槽81和下栅沟槽82。下栅沟槽82可以比上栅沟槽81宽。具体地，可以在上有源区53内形成上栅沟槽81。此外，在第一宽度(W1)的方向上横跨上有源区53设置上栅沟槽81。在该情况下，上栅沟槽81可具有等于或大于第一宽度W1的宽度。下栅沟槽82可从上栅沟槽81的底延伸。可以在第二宽度(W2)的方向上横跨下有源区67设置下栅沟槽82。在该情况下，下栅沟槽82可具有等于或大于第二宽度W2的宽度。在下有源区67中设置下栅沟槽82的底面，并露出下有源区67。此外，下栅沟槽82可部分地露出下隔离区74的侧壁。上栅沟槽81和下栅沟槽82可具有长颈瓶形截面。
可以在栅电极93上形成金属硅化物图形94。栅电极93和金属硅化物图形94形成栅图形95。栅电极93可包括填充上栅沟槽81的上栅电极93E，以及填充下栅沟槽82的下栅电极93S。上栅电极93E从栅电极93的底延伸，以及下栅电极93S从上栅电极93E的底延伸。应理解，在某些实施例中，上栅电极93E和下栅电极93S可具有单一的结构，例如，可形成连续的金属材料区，而在其他实施例中，这些区域可具有非单一的结构。
上栅电极93E可具有等于或大于第一宽度W1的宽度，并且下栅电极93S可具有等于或大于第二宽度W2的宽度。下栅电极93S部分地接触下隔离区74的侧壁。当从截面看时，上栅电极93E和下栅电极93S可具有长颈瓶形状。
栅电极93、上栅电极93E和下栅电极93S可以是例如多晶硅层。金属硅化物图形94可以是金属硅化物层，例如硅化钨层。此外，可以在栅图形95上盖帽(capping)图形97。盖帽图形97可以是例如硅氮化物层。
在栅电极93和衬底51之间插入栅介质层91。栅介质层91可符合栅沟槽83的内壁。栅介质层91可以包括例如硅氧化物层或高k介质层。
可以在栅电极93的不同侧的衬底51中形成源区和漏区99。源区和漏区99可以是例如高浓度杂质区。可以将源区和漏区99设置为比上隔离区75低，如图所示。可以将源区和漏区99设置为比下隔离区74低。
传统晶体管可具有等于第一宽度W1的有效沟道宽度。与此相反，根据本发明的某些实施例，栅电极93、源区和漏区99、栅介质层91以及上和下有源区53和67可形成具有基本上等于第二宽度W2的有效沟道宽度的球形凹陷沟道阵列晶体管(SRCAT)。栅电极93具有下栅电极93S。下栅电极93S可具有与第二宽度W2基本上相同的宽度。下有源区67可具有大于上有源区53的第二宽度W2。因此，SCART具有基本上等于第二宽度W2的有效沟道宽度。即，根据本发明的某些实施例的SCART可以确保相对大的有效沟道宽度。在所示的实施例中，下有源区67用作横向延伸的有源区。
可以通过调节源区和漏区99的深度来控制这种SCART的特性。当源区和漏区99相对浅时，SRCAT可具有相对长的有效沟道长度CL2。当源区和漏区99相对深时，SCART可具有相对大的有效沟道宽度。
现在将参照图2至10说明根据本发明的某些实施例的制造图2、9和10的晶体管的方法。参照图2和3，顺序地在衬底51上形成焊盘氧化物层和焊盘氮化物层。衬底51可以是半导体衬底，例如硅晶片。焊盘氧化物层包括热氧化物层。焊盘氮化物层包括硅氮化物层或者硅氮氧化物层。焊盘氧化物层用于减轻由衬底51和焊盘氮化物层之间的热膨胀系数的差异所引起的应力。构图焊盘氮化物层和焊盘氧化物层以露出部分衬底51并形成焊盘氧化物图形55和焊盘氮化物图形56。焊盘氧化物图形55和焊盘氮化物图形56形成硬掩模图形57。
使用硬掩模图形57作为蚀刻掩模各向异性地蚀刻露出的衬底51，以形成上隔离沟槽59。由上隔离沟槽59在衬底51内限定上有源区53。上有源区53可具有第一宽度W1。
可以由光刻工序的分辨率极限来确定硬掩模图形57的尺寸。可以根据硬掩模图形57的尺寸和形状来形成上有源区53。第一宽度W1与光刻工序的分辨率极限基本相等。
参照图2和4，在上隔离沟槽59的侧壁上形成隔片65。隔片65可包括例如硅氧化物层、硅氮化物层、硅氮氧化物层或其组合层。例如，隔片65可包括上侧壁氧化物层61、氮化物衬垫62以及隔片氧化物层63。特别地，可在上隔离沟槽59的内壁上形成上侧壁氧化物层61。氮化物衬垫62可符合在其上具有上侧壁氧化物层61的部分衬底51。隔片氧化物层63可符合在其上具有氮化物衬垫62的部分衬底51。氮化物衬垫62可以是例如硅氮化物层或硅氮氧化物层。隔片氧化物层63可以是例如通过化学汽相淀积(CVD)方法形成的硅氧化物层。可以各向异性地蚀刻隔片氧化物层63、氮化物衬垫62以及上侧壁氧化物层61，以露出上隔离沟槽59的底表面，并在上隔离沟槽59的侧壁上留下隔片氧化物层63、氮化物衬垫62和上侧壁氧化物层61。在上隔离沟槽59的底表面上形成部分露出衬底51的开口。
参照图2和5，使用隔片51和硬掩模图形57作为蚀刻掩模各向异性地蚀刻由开口露出的部分衬底51，以形成下隔离沟槽69。这在上有源区53之下限定下有源区67。下有源区67可具有第二宽度W2。
由于隔片65的厚度，由开口露出的部分衬底51可以比上隔离沟槽59窄。因此，下隔离沟槽69的宽度D可小于上隔离沟槽59的宽度。此外，下隔离沟槽69的宽度D可小于光刻工序的分辨率极限。由下隔离沟槽69的宽度D限定下有源区67的尺寸。第二宽度W2可大于第一宽度W1。换句话说，下有源区67可具有比上有源区53更宽的宽度。
参照图2和6，可以在下隔离沟槽69的内壁上形成下侧壁氧化物层71。下侧壁氧化物层71可以是例如热氧化物层。随后，形成绝缘层73以填充下隔离沟槽69和上隔离沟槽59并覆盖衬底51。绝缘层73可以是例如HDP氧化物层、SOG层或其组合。可以平整化绝缘层73以露出硬掩模图形57。可以除去硬掩模图形57以露出上有源区53。可以通过例如湿法蚀刻工序来除去硬掩模图形57。当除去硬掩模图形57时，可以部分地蚀刻绝缘层73和隔片65。
以这种方式，可以在上隔离沟槽59内形成上隔离区75，并在下隔离沟槽69内形成下隔离区74。下隔离区74和上隔离区75可以形成隔离区77。下隔离区74包括绝缘层73和覆盖绝缘层73的下侧壁氧化物层71。上隔离区75包括绝缘层73和覆盖绝缘层73的隔片65。
可在露出的上有源区53上形成牺牲氧化物层78。牺牲氧化物层78可以是例如硅氧化物层。可将沟道离子注入具有牺牲氧化物层78的衬底51。沟道离子可穿过牺牲氧化物层78以注入上有源区53和下有源区67。
参照图2和7，在其上具有牺牲氧化物层78的衬底51上形成栅掩模图形79。栅掩模图形79可以是例如硅氮化物层。栅掩模图形79可具有横跨有源区53的开口。当形成栅掩模图形79时，还可以除去由开口露出的牺牲氧化物层78，即，可在开口中露出上有源区53的顶表面。
可以使用栅掩模图形79作为蚀刻掩模各向异性地蚀刻上有源区53的露出部分，以形成上栅沟槽81。各向异性蚀刻可以使用在上隔离区75和上有源区53之间具有蚀刻选择性的蚀刻条件。上栅沟槽81的底表面可以高于下隔离区74，即，可以在上有源区53中形成横跨上有源区53的上栅沟槽81。可以由上栅沟槽81部分地露出上隔离区75的侧壁，即，上栅沟槽81可具有与第一宽度W1基本上相等的宽度。
参照图2和8，在上栅沟槽81的侧壁上形成牺牲隔片85。具体地，可以在其中具有上栅沟槽81的衬底51上形成保形的牺牲层。牺牲层可以是例如由CVD工序形成的硅氧化物层。可以各向异性地蚀刻牺牲层以形成牺牲隔片85。可以执行各向异性蚀刻，直到在上栅沟槽81的底表面上露出衬底51。
可使用牺牲隔片85和栅掩模图形79作为蚀刻掩模各向同性地蚀刻露出的衬底51，以形成下栅沟槽82。可以执行各向同性蚀刻，直到下栅沟槽82的底表面比上有源区53低。此外，可以当下栅沟槽82的底表面高于下隔离区74的底表面时，终止各向同性蚀刻。可以在下栅沟槽82的底表面上露出下有源区67。
当执行各向同性蚀刻时，可以基本上一致地在所有方向上蚀刻在上栅沟槽81的底表面上露出的衬底51。结果，下栅沟槽82可以大于上栅沟槽81。下栅沟槽82可以在上栅沟槽81之下形成，并可横跨下有源区67。可以由下栅沟槽82部分地露出下隔离区74的侧壁，即下栅沟槽82可具有与第二宽度W2基本上相同的宽度。上栅沟槽81和下栅沟槽82形成栅沟槽83。当从截面看时，栅沟槽83可具有长颈瓶形状。随后，除去牺牲隔片85和栅掩模图形79，以露出栅沟槽83的内壁和上有源区53的顶表面。
参照图2、9和10，在栅沟槽83的内壁和上有源区53的顶表面上形成栅介质层91。栅介质层91可以是硅氧化物层、高k介质层或者其组合。栅介质层91可基本上一致地覆盖栅沟槽83的内壁和上有源区53的顶表面。例如，栅介质层91可以是由热氧化工序形成的硅氧化物层。
形成栅导电层以填充栅沟槽83并覆盖衬底51。栅导电层可以是例如多晶硅层。可在栅导电层上形成金属硅化物层。金属硅化物层可以是例如硅化钨层，硅化钴层或硅化镍层。在金属硅化物层上形成盖帽层。盖帽层可以是例如氮化硅层。
可以构图盖帽层、金属硅化物层和栅导电层，以形成盖帽图形97、金属硅化物图形94和栅电极93。栅电极93和金属硅化物图形94可形成栅图形95。栅电极93可横跨上有源区53和下有源区67延伸。此外，栅介质层91可保留在栅电极93的两侧的上有源区53上。替换地，可以露出在栅电极93的两侧的上有源区53的顶表面。
当形成栅电极93时，可形成填充上栅沟槽91的上栅电极93E和填充下栅沟槽82的下栅电极93S。上栅电极93E从栅电极93的底延伸，以及下栅电极93S从上栅电极93E的底延伸。上栅电极93E可具有基本上与第一宽度W1相同的宽度，以及下栅电极93S可具有基本上与第二宽度W2相同的宽度。下栅电极93S可部分接触下隔离区74的侧壁。当从截面看时，上栅电极93E和下栅电极93S可具有长颈瓶形状。
可以将杂质离子注入在栅电极93的不同侧的衬底51中，以形成源区和漏区99。源区和漏区99可以是例如高浓度杂质区。可以以不同的角度和能量执行杂质离子的注入。源区和漏区99可以高于上隔离区75，如图所示。源区和漏区99可以高于下隔离区74。
根据本发明的某些实施例，栅电极93、源区和漏区99、栅介质层91、以及上和下有源区53和67形成SRCAT。下有源区67可具有大于上有源区53的第二宽度W2。栅电极93具有下栅电极93S。下栅电极93S可具有基本上等于第二宽度W2的宽度。因此，SRCAT可以确保有效沟道宽度基本上等于第二宽度。即，根据本发明的某些实施例的SRCAT可以确保相对大的有效沟道宽度，以及下有源区67用作横向延伸的有源区。因此，可以制造具有横向延伸的有源区的半导体器件。
通过调节源区和漏区99的深度来控制这种SRCAT的特性。当源区和漏区99相对浅时，SRCAT可具有相对长的有效沟道长度CL2。当源区和漏区99相对深时，SRCAT可具有相对大的有效沟道宽度。
根据如上所述的本发明的某些实施例，在衬底中形成具有第一宽度的上有源区和具有第二宽度的下有源区。由光刻工序的分辨率极限确定第一宽度。第二宽度大于第一宽度。横跨上和下有源区形成绝缘栅电极。绝缘栅电极穿透上有源区以延伸到下有源区。栅电极具有上栅电极和下栅电极。下栅电极具有基本上等于第二宽度的宽度。因此，确保了基本上等于第二宽度的有效沟道宽度。因此，可以实现具有相对大的有效的沟道宽度并具有相对小的平面面积(footprint)的半导体器件。
从本公开的教导，本领域普通技术人员可以做出许多变化和改进，而不背离本发明的精神和实质。因此，应理解所已经阐述的实施例仅仅是为了示例的目的，而不应被理解为限制有下面的权利要求所限定的本发明。
Claims (23)
1.一种晶体管，包括：
衬底；
隔离区，设置在衬底中并限定包括上和下有源区的有源区，上有源区具有第一宽度并且下有源区具有大于第一宽度的第二宽度；
绝缘栅电极，穿过上有源区延伸并进入下有源区；以及
源区和漏区，在绝缘栅电极的分别第一和第二侧上的有源区中。
2.如权利要求1的晶体管，其中绝缘栅电极包括设置在上有源区中的上栅电极和设置在下有源区中的下栅电极，其中下栅电极比上栅电极宽。
3.如权利要求2的晶体管，其中绝缘栅电极具有长颈瓶形状的截面。
4.如权利要求2的晶体管，其中隔离区包括约束上有源区的上隔离区和限制下有源区的下隔离区，该下隔离区比上隔离区窄。
5.如权利要求4的晶体管，其中上栅电极接触上隔离区。
6.如权利要求4的晶体管，其中下栅电极接触上隔离区。
7.如权利要求1的晶体管，其中源区和漏区延伸到下有源区。
8.一种制造晶体管的方法，该方法包括：
在衬底中形成隔离区，以限定包括上有源区和下有源区的有源区，该上有源区具有第一宽度并且下有源区具有大于第一宽度的第二宽度；
形成绝缘栅电极，其穿过上有源区并延伸到下有源区；以及
在绝缘栅电极的不同侧上的有源区中形成源区和漏区。
9.如权利要求8的方法，其中形成隔离区包括：
在衬底上形成掩模图形；
使用掩模图形作为蚀刻掩模来蚀刻衬底，以形成第一沟槽；
在第一沟槽的底的衬底中形成较窄的第二沟槽；以及
在第一和第二沟槽中形成绝缘区。
10.如权利要求9的方法，其中形成较窄的第二沟槽包括：
在第一沟槽中的衬底的侧壁上形成隔片；以及
使用掩模图形和隔片作为蚀刻掩模蚀刻衬底，以形成第二沟槽。
11.如权利要求10的方法，其中隔片包括硅氧化物层、硅氮化物层和/或硅氮氧化物层。
12.如权利要求10的方法，其中形成隔片包括：
在第一沟槽的衬底的侧壁上形成第一氧化物层；
在第一氧化物层上形成氮化物衬垫；
在氮化物衬垫上形成第二氧化物层；以及
蚀刻第一氧化物层、氮化物衬垫和第二氧化物层，以露出第一沟槽的底表面。
13.如权利要求12的方法，其中第一氧化物层是热氧化物层，其中氮化物衬垫是硅氮化物层和/或硅氮氧化物层，以及其中第二氧化物层是通过化学汽相淀积形成的硅氧化物层。
14.如权利要求9的方法，其中将第二沟槽形成为小于用于形成第一沟槽的光刻步骤的分辨率极限的宽度。
15.如权利要求9的方法，还包括在使用绝缘材料填充第一和第二沟槽之前，在第二沟槽中的衬底的侧壁上形成热氧化物层。
16.如权利要求9的方法，其中形成绝缘栅电极包括：
在有源区中形成栅沟槽，该栅沟槽在第一深度之上具有第一宽度以及在第一深度之下具有大于第一宽度的第二宽度；
在栅沟槽中形成符合有源区的壁的栅介质层；以及
在栅沟槽中形成导电区。
17.如权利要求16的方法，其中形成栅沟槽包括：
在衬底上形成栅掩模图形；以及
使用栅掩模图形作为蚀刻掩模蚀刻有源区，以将栅沟槽形成为第一深度。
18.如权利要求17的方法，其中形成栅沟槽还包括：
在栅沟槽中的有源区的侧壁上形成隔片，该隔片露出在栅沟槽的底表面的部分有源区；以及
蚀刻在栅沟槽的底的所露出部分有源区，以加深并加宽第一深度之下的栅沟槽。
19.如权利要求18的方法，其中隔片包括由化学汽相淀积形成的硅氧化物层。
20.如权利要求16的方法，其中栅沟槽具有长颈瓶形状的截面。
21.如权利要求16的方法，其中在第一深度之下的栅沟槽中露出隔离区的下部。
22.如权利要求8的方法，其中形成源区和漏区包括将杂质离子注入在绝缘栅电极的不同侧上的有源区。
23.如权利要求22的方法，其中源区和漏区延伸到下有源区。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050088333 | 2005-09-22 | ||
| KR1020050088333A KR100642650B1 (ko) | 2005-09-22 | 2005-09-22 | 측방확장 활성영역을 갖는 반도체소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1941411A true CN1941411A (zh) | 2007-04-04 |
| CN100481507C CN100481507C (zh) | 2009-04-22 |
Family
ID=37653774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101074258A Active CN100481507C (zh) | 2005-09-22 | 2006-07-24 | 包括横向延伸的有源区的晶体管及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7470588B2 (zh) |
| JP (1) | JP5165212B2 (zh) |
| KR (1) | KR100642650B1 (zh) |
| CN (1) | CN100481507C (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102779850A (zh) * | 2011-05-12 | 2012-11-14 | 南亚科技股份有限公司 | 沟渠式金属氧化物半导体结构及其形成方法 |
| CN103137621A (zh) * | 2011-11-25 | 2013-06-05 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN107195546A (zh) * | 2017-07-12 | 2017-09-22 | 张凯 | 一种沟槽形成方法 |
| CN111341728A (zh) * | 2018-12-19 | 2020-06-26 | 夏泰鑫半导体(青岛)有限公司 | 半导体器件及其制造方法 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006324488A (ja) * | 2005-05-19 | 2006-11-30 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| TWI278067B (en) * | 2006-01-09 | 2007-04-01 | Nanya Technology Corp | Method for fabricating a recessed-gate MOS transistor device |
| US8236651B2 (en) * | 2009-08-14 | 2012-08-07 | Alpha And Omega Semiconductor Incorporated | Shielded gate trench MOSFET device and fabrication |
| US8618601B2 (en) * | 2009-08-14 | 2013-12-31 | Alpha And Omega Semiconductor Incorporated | Shielded gate trench MOSFET with increased source-metal contact |
| US8193580B2 (en) | 2009-08-14 | 2012-06-05 | Alpha And Omega Semiconductor, Inc. | Shielded gate trench MOSFET device and fabrication |
| TWI309067B (en) * | 2006-03-15 | 2009-04-21 | Nanya Technology Corp | Method for fabricating a recessed-gate mos transistor device |
| JP2007250855A (ja) * | 2006-03-16 | 2007-09-27 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| KR100702302B1 (ko) * | 2006-03-24 | 2007-03-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US8008144B2 (en) | 2006-05-11 | 2011-08-30 | Micron Technology, Inc. | Dual work function recessed access device and methods of forming |
| US20070262395A1 (en) | 2006-05-11 | 2007-11-15 | Gibbons Jasper S | Memory cell access devices and methods of making the same |
| US8860174B2 (en) * | 2006-05-11 | 2014-10-14 | Micron Technology, Inc. | Recessed antifuse structures and methods of making the same |
| JP4560820B2 (ja) * | 2006-06-20 | 2010-10-13 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| KR100724575B1 (ko) * | 2006-06-28 | 2007-06-04 | 삼성전자주식회사 | 매립 게이트전극을 갖는 반도체소자 및 그 형성방법 |
| KR100780598B1 (ko) * | 2006-12-05 | 2007-11-30 | 주식회사 하이닉스반도체 | 벌브형 리세스 게이트를 갖는 반도체 소자의 제조 방법 |
| KR101026479B1 (ko) * | 2006-12-28 | 2011-04-01 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
| US7696568B2 (en) * | 2007-05-21 | 2010-04-13 | Micron Technology, Inc. | Semiconductor device having reduced sub-threshold leakage |
| US20080299740A1 (en) * | 2007-05-29 | 2008-12-04 | Macronix International Co., Ltd. | Method for forming sti structure |
| JP2008305942A (ja) * | 2007-06-07 | 2008-12-18 | Tokyo Electron Ltd | 半導体メモリ装置およびその製造方法 |
| US7816216B2 (en) * | 2007-07-09 | 2010-10-19 | Micron Technology, Inc. | Semiconductor device comprising transistor structures and methods for forming same |
| TW200905752A (en) * | 2007-07-18 | 2009-02-01 | Nanya Technology Corp | Semeconductor device with long channel and manufacturing method thereof |
| KR100942961B1 (ko) * | 2007-10-24 | 2010-02-17 | 주식회사 하이닉스반도체 | 주상 구조의 폴리실리콘 게이트전극을 구비한 반도체소자의제조 방법 |
| JP2009224520A (ja) * | 2008-03-14 | 2009-10-01 | Elpida Memory Inc | 半導体装置及び半導体装置の製造方法 |
| KR101003496B1 (ko) * | 2008-09-29 | 2010-12-30 | 주식회사 하이닉스반도체 | 소자분리 구조 및 리세스 게이트를 포함하는 반도체 소자 및 제조 방법 |
| US8431457B2 (en) * | 2010-03-11 | 2013-04-30 | Alpha And Omega Semiconductor Incorporated | Method for fabricating a shielded gate trench MOS with improved source pickup layout |
| US8829603B2 (en) | 2011-08-18 | 2014-09-09 | Alpha And Omega Semiconductor Incorporated | Shielded gate trench MOSFET package |
| KR102008317B1 (ko) * | 2012-03-07 | 2019-08-07 | 삼성전자주식회사 | 반도체 소자 및 반도체 소자의 제조방법 |
| TWI470733B (zh) * | 2012-08-28 | 2015-01-21 | Anpec Electronics Corp | 溝渠絕緣製程 |
| TWI685951B (zh) * | 2018-10-08 | 2020-02-21 | 力晶積成電子製造股份有限公司 | 非揮發性記憶體結構及其製造方法 |
| US11164874B2 (en) * | 2018-12-19 | 2021-11-02 | Xia Tai Xin Semiconductor (Qing Dao) Ltd. | Semiconductor device and method for fabricating the same |
| US11233058B2 (en) | 2018-12-19 | 2022-01-25 | Xia Tai Xin Semiconductor (Qing Dao) Ltd. | Semiconductor device and method for fabricating the same |
| WO2022026768A1 (en) * | 2020-07-29 | 2022-02-03 | Hsu Fu Chang | Transistor structures and associated processes |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5895253A (en) * | 1997-08-22 | 1999-04-20 | Micron Technology, Inc. | Trench isolation for CMOS devices |
| JP3196830B2 (ja) * | 1998-01-06 | 2001-08-06 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP2000150634A (ja) * | 1998-11-13 | 2000-05-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100282452B1 (ko) | 1999-03-18 | 2001-02-15 | 김영환 | 반도체 소자 및 그의 제조 방법 |
| KR100319642B1 (ko) | 2000-02-11 | 2002-01-05 | 박종섭 | 트랜지스터 형성방법 |
| JP4200626B2 (ja) * | 2000-02-28 | 2008-12-24 | 株式会社デンソー | 絶縁ゲート型パワー素子の製造方法 |
| JP2002353445A (ja) | 2001-05-30 | 2002-12-06 | Sony Corp | 溝ゲート型電界効果トランジスタの製造方法 |
| US20030085435A1 (en) * | 2001-11-02 | 2003-05-08 | Zhongze Wang | Transistor structure and process to fabricate same |
| KR100558544B1 (ko) * | 2003-07-23 | 2006-03-10 | 삼성전자주식회사 | 리세스 게이트 트랜지스터 구조 및 그에 따른 형성방법 |
| US6844591B1 (en) * | 2003-09-17 | 2005-01-18 | Micron Technology, Inc. | Method of forming DRAM access transistors |
| KR100518606B1 (ko) * | 2003-12-19 | 2005-10-04 | 삼성전자주식회사 | 실리콘 기판과 식각 선택비가 큰 마스크층을 이용한리세스 채널 어레이 트랜지스터의 제조 방법 |
| KR100618861B1 (ko) * | 2004-09-09 | 2006-08-31 | 삼성전자주식회사 | 로컬 리세스 채널 트랜지스터를 구비하는 반도체 소자 및그 제조 방법 |
| US20060113590A1 (en) * | 2004-11-26 | 2006-06-01 | Samsung Electronics Co., Ltd. | Method of forming a recess structure, recessed channel type transistor and method of manufacturing the recessed channel type transistor |
| KR20060077543A (ko) | 2004-12-30 | 2006-07-05 | 주식회사 하이닉스반도체 | 반도체 소자의 리세스 게이트 형성 방법 |
| KR100632640B1 (ko) | 2005-03-10 | 2006-10-12 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| KR20060102878A (ko) | 2005-03-25 | 2006-09-28 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US7141486B1 (en) * | 2005-06-15 | 2006-11-28 | Agere Systems Inc. | Shallow trench isolation structures comprising a graded doped sacrificial silicon dioxide material and a method for forming shallow trench isolation structures |
-
2005
- 2005-09-22 KR KR1020050088333A patent/KR100642650B1/ko active IP Right Grant
-
2006
- 2006-03-22 US US11/387,029 patent/US7470588B2/en active Active
- 2006-05-12 JP JP2006133328A patent/JP5165212B2/ja active Active
- 2006-07-24 CN CNB2006101074258A patent/CN100481507C/zh active Active
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102779850A (zh) * | 2011-05-12 | 2012-11-14 | 南亚科技股份有限公司 | 沟渠式金属氧化物半导体结构及其形成方法 |
| US8912595B2 (en) | 2011-05-12 | 2014-12-16 | Nanya Technology Corp. | Trench MOS structure and method for forming the same |
| CN102779850B (zh) * | 2011-05-12 | 2015-03-11 | 南亚科技股份有限公司 | 沟渠式金属氧化物半导体结构及其形成方法 |
| US9093471B2 (en) | 2011-05-12 | 2015-07-28 | Nanya Technology Corp. | Method for forming trench MOS structure |
| CN103137621A (zh) * | 2011-11-25 | 2013-06-05 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN103137621B (zh) * | 2011-11-25 | 2017-03-01 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN107195546A (zh) * | 2017-07-12 | 2017-09-22 | 张凯 | 一种沟槽形成方法 |
| CN111341728A (zh) * | 2018-12-19 | 2020-06-26 | 夏泰鑫半导体(青岛)有限公司 | 半导体器件及其制造方法 |
| CN111341728B (zh) * | 2018-12-19 | 2022-12-02 | 夏泰鑫半导体(青岛)有限公司 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070063270A1 (en) | 2007-03-22 |
| JP5165212B2 (ja) | 2013-03-21 |
| CN100481507C (zh) | 2009-04-22 |
| JP2007088418A (ja) | 2007-04-05 |
| KR100642650B1 (ko) | 2006-11-10 |
| US7470588B2 (en) | 2008-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1941411A (zh) | 包括横向延伸的有源区的晶体管及其制造方法 | |
| CN1897305A (zh) | 垂直沟道半导体器件及其制造方法 | |
| CN2704927Y (zh) | 可同时具有部分空乏晶体管与完全空乏晶体管的芯片 | |
| CN100345308C (zh) | 半导体元件及其制造方法 | |
| CN100345301C (zh) | 整合型晶体管及其制造方法 | |
| CN1191637C (zh) | 金属氧化物半导体场效应管半导体器件及其制造方法 | |
| CN1181554C (zh) | 半导体器件及其制造方法 | |
| CN1875489A (zh) | 制造垂直场效应晶体管的方法和场效应晶体管 | |
| CN101075616A (zh) | 线型半导体器件及其制造方法 | |
| CN1906769A (zh) | 垂直鳍片场效应晶体管mos器件 | |
| CN1320636C (zh) | 具有改善的驱动电流的半导体组件及其制造方法 | |
| CN101038920A (zh) | 半导体结构及其形成方法 | |
| CN101047182A (zh) | 半导体结构及其形成方法 | |
| CN1681103A (zh) | 形成有掩埋氧化物图形的半导体器件的方法及其相关器件 | |
| CN1855429A (zh) | 用于凹陷沟道阵列晶体管的制造方法和对应的凹陷沟道阵列晶体管 | |
| CN101057322A (zh) | 具有埋入衬底的栅的动态随机存取存储器晶体管及其形成方法 | |
| CN101055877A (zh) | 半导体结构及其制造方法 | |
| CN1790679A (zh) | 形成具有浮栅的非易失性存储器件的方法 | |
| CN1542965A (zh) | 具有其内形成有空隙区的外延图形的集成电路器件及其形成方法 | |
| CN1797736A (zh) | 调整晶体管的浅沟渠隔离结构应力的方法 | |
| CN101064310A (zh) | 应用自对准双应力层的cmos结构和方法 | |
| CN1518089A (zh) | 具有多栅极绝缘层的半导体装置及其制造方法 | |
| CN101047129A (zh) | 半导体结构及n型金属氧化物半导体晶体管的形成方法 | |
| CN1826696A (zh) | 在半导体器件中改变载流子迁移率以达到整体设计目标 | |
| CN1226741A (zh) | 具有垂直侧壁的亚光刻栅的场效应晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |