CN1855429A - 用于凹陷沟道阵列晶体管的制造方法和对应的凹陷沟道阵列晶体管 - Google Patents
用于凹陷沟道阵列晶体管的制造方法和对应的凹陷沟道阵列晶体管 Download PDFInfo
- Publication number
- CN1855429A CN1855429A CNA2006100736044A CN200610073604A CN1855429A CN 1855429 A CN1855429 A CN 1855429A CN A2006100736044 A CNA2006100736044 A CN A2006100736044A CN 200610073604 A CN200610073604 A CN 200610073604A CN 1855429 A CN1855429 A CN 1855429A
- Authority
- CN
- China
- Prior art keywords
- substrate
- groove
- recessed channel
- channel array
- array transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 28
- 230000004888 barrier function Effects 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 abstract description 3
- 238000001459 lithography Methods 0.000 abstract description 2
- 230000003292 diminished effect Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 150000004767 nitrides Chemical class 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 239000007943 implant Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及用于凹陷沟道阵列晶体管的制造方法和对应的凹陷沟道阵列晶体管。在一个实施例中，本发明在衬底表面上使用自调整隔板以在栅极和源极区/漏极区之间提供所需的距离。这样，关于栅极触点平面内的平版印刷术的公差的要求减小。
Description
技术领域
本发明涉及用于凹陷沟道阵列晶体管的制造方法和对应的凹陷沟道阵列晶体管。
背景技术
尽管原理上可以应用到任何集成电路，下述的发明和下述的问题将参照硅技术中的集成存储电路进行说明。
美国专利出版物2005/0042833A1公开了一种制造包括凹陷沟道晶体管的集成电路装置的方法。所述方法包括以下步骤：通过在集成电路衬底上形成沟槽器件隔离区域而限定有源区；在暴露有源区的沟道子区域和与沟道子区域相邻的沟槽器件隔离区域的集成衬底上形成掩模图案；蚀刻沟槽器件隔离区域，所述沟槽器件隔离区域通过掩模图案暴露以使用掩模图案作为蚀刻掩模凹陷到第一深度；蚀刻沟道子区域，以使用掩模图案作为蚀刻掩模形成比第一深度更深的第二深度的栅极沟槽；和形成填充栅极沟槽的凹陷栅极。
图15显示了作为本发明所要解决的潜在问题的示例的凹陷沟道阵列晶体管的几何形状布置的示意平面图。
在图15中，显示了凹陷沟道阵列晶体管的有源区RT和隔离区的示意平面图。图15的平面图的两个截面分别用A-A’、B-B’指示。
图15A、7B分别显示了作为本发明所要解决的潜在问题的示例的用于凹陷沟道阵列晶体管的制造方法和对应凹陷沟道阵列晶体管的沿着图15的线A-A’、B-B’的两个不同的示意截面。
图15A显示了平行于电流方向的截面，而图15B显示了垂直于电流方向的截面。
在图15A中，参考符号1指示硅半导体衬底。填充有二氧化硅的隔离沟槽IT设置在硅半导体衬底1内。在半导体单元中间具有沟槽5，所述沟槽5在流方向上填充有由多晶硅制造的栅极电极30。在沟槽壁上未示出的是由二氧化硅形成的栅极介电层20。源极区40和漏极区50设置在沟槽5的两侧上的表面区域内。此外，参考符号60指示由钨制造的栅极电极触点，70指示在栅极电极30和栅极电极触点60的两侧上的氮化物隔板。
在这样的凹陷沟道阵列晶体管中的问题由于垂直栅极30与高掺杂源极区/漏极区40、50的重叠所导致。此重叠导致在晶体管的截止状态中产生漏电流的较高电场。如果平面栅极以及这样隔板70可以在凹陷沟道器件之上充分对齐，当用作源极/漏极植入掩模时，其可以防止直接在栅极边处的高掺杂浓度。因此，凹陷沟道阵列晶体管的可扩缩性受所述平面栅极的对齐的限制。
发明内容
本发明提供了一种改进的用于凹陷沟道阵列晶体管的制造方法和对应的凹陷沟道阵列晶体管，所述制造方法和凹陷沟道阵列晶体管提供了良好的可扩缩性。
在一个实施例中，本发明在衬底表面上使用了自调整隔板以在栅极和源极区/漏极区之间提供所需的距离。这样，关于栅极触点平面内的平版印刷术的公差的要求减小。
根据优选的实施例，执行在所述栅极电极和隔板之上沉积和形成栅极接触层和的绝缘层的结构的步骤。
根据另外的优选实施例，执行在栅极电极和所述隔离物之上的构造的栅极接触层和绝缘层上形成第二绝缘隔离物的步骤。
根据另外的优选实施例，在提供所述栅极电极的步骤之后以及在形成隔板的步骤之前执行将杂质引入形成区中的衬底内用于提供轻掺杂的源极区/漏极区的步骤。
附图说明
本发明参照附图和典型实施例进行详细说明。
在附图中：
图1显示了作为本发明的第一实施例的凹陷沟道阵列晶体管的几何布置的示意平面图。
图1A、B-7A、B显示了作为本发明的第一实施例的用于凹陷沟道阵列晶体管的制造方法和对应的凹陷沟道阵列晶体管的图1的分别沿着线A-A’、B-B’的两个不同示意截面。
图8显示了作为本发明的第二实施例的凹陷沟道阵列晶体管的几何形状布置的示意平面图。
图8A、B-14A、B显示了作为本发明的第二实施例的用于凹陷沟道阵列晶体管的制造方法和对应的凹陷沟道阵列晶体管的图1的分别沿着线A-A’、B-B’的两个不同示意截面。
图15显示了本发明所要解决的潜在问题的示例的凹陷沟道阵列晶体管的几何布置的示意平面图。
图15A、15B显示了作为本发明所要解决的潜在问题的示例的用于凹陷沟道阵列晶体管的制造方法和对应的凹陷沟道阵列晶体管的图1的分别沿着线A-A’、B-B’的两个不同示意截面。
在附图中，相同的参考符号指示等同或者功能上等同的部件。
RT：形成区域凹陷沟道阵列晶体管
1：硅半导体衬底
IT、IT’、IT”：绝缘沟槽
20：栅极介电层
30、30’：栅极电极
60：栅极触点
40、50：源极、漏极
70：氮化物隔板
5：沟槽
U：沟槽5的底部
5a、5a’：钻蚀区域
4：轻微掺杂漏极区/源极区(LDD)
I1：LDD植入
70’：氮化物隔板
60’：栅极触点
80：氮化物盖
90：氮化物隔板
I2：S/D植入
3：氮化物牺牲层
3a：牺牲层开口
具体实施方式
图1显示了作为本发明的第一实施例的凹陷沟道阵列晶体管的几何布置的示意平面图。图1A、B显示了图1分别沿着线A-A’、B-B’的两个不同示意截面。
在图1中，参考符号1指示在其表面上具有氮牺牲层3和与用于所述凹陷沟道阵列晶体管的形成区域RT相邻的绝缘沟槽IT’的半导体衬底，所述绝缘沟槽IT’填充有SiO2作为绝缘材料，所述绝缘材料延伸到与所述衬底1相同的上表面。特别地，这样的布置可以通过CMP(化学机械抛光)工艺获得。
此后，牺牲层开口3a形成在所述牺牲层3内，所述牺牲层开口3a在B-B’的方向上延伸，并在所述形成区域RT的中间部分内暴露所述衬底1。开口3a限定将在下述步骤中蚀刻在衬底1中的沟槽5的位置。
图2A、2B至图7A、7B显示了从图1A、B开始、作为本发明的第一实施例的用于凹陷沟道阵列晶体管的制造方法和对应的凹陷沟道阵列晶体管的图1的分别沿着线A-A’、B-B’的两个不同示意截面。
在图2A、2B中描述的下述工艺步骤中，凹陷沟道阵列晶体管的沟槽5通过干蚀刻工艺设置。参考符号U指示沟槽5的底部。干蚀刻工艺是可选蚀刻工艺，所述蚀刻工艺相对在此步骤中作为硬掩模的牺牲层3蚀刻具有高选择性的硅。
在图3A、3B中所描述的下一个工艺步骤中，湿蚀刻被执行用于移除在方向B-B’上与沟槽5相邻的绝缘沟槽IT’的二氧化硅的一部分，这可以从图3B清楚地获得。此湿蚀刻步骤蚀刻相对于硅衬底1的硅具有高选择性的二氧化硅。在此湿蚀刻步骤中，沟槽5在B-B’方向上变宽，钻蚀区域5a沿着B-B’方向形成，所述钻蚀区域5a设置在沟槽5的底部U之下并与沟槽5相邻。通过提供这些钻蚀区域5a，在沟道区域之上的栅极的控制通过三个栅极布置改进，因为栅极在底部U处可以延伸到拐角之下。
接着，如图4A、4B中所示，二氧化硅栅极介电层20在沟槽5内沿着衬底1形成。然后，绝缘沟槽IT内的沟槽5和相邻的钻蚀区域5a填充由多晶硅制造的栅极电极30’，优选地通过沉积和下述的CMP工艺步骤。然后，由多晶硅形成的栅极电极30’延伸到牺牲层3的表面。
对于图5A、5B，氮化硅的牺牲层3然后在选择蚀刻步骤中移除。此外，第一植入I1以自对齐的方式被执行，以在沟槽5的两侧上提供轻微掺杂的漏极区/源极区4，这可以从图4A获得。
在如图6A、6B所描述的下述工艺步骤中，在后续的氮化物沉积之后，隔板70’相邻于多晶硅栅极电极30’形成，所述隔板沿着A-A’和B-B’方向延伸。这些由氮化硅形成的自调整隔板70’防止在凹陷沟道阵列晶体管的截止状态中的不利电场效应，并在后面的栅极触点形成步骤中提供对齐公差的可能性。
根据图7A、7B，栅极接触层60’和盖氮化物层80被沉积并在栅极电极30’和自调整氮化物隔板70’之上形成结构。此工艺步骤对于用于构造层60’、80的牺牲层的稍微未对准不敏感。在下一个工艺步骤中，第二氮化硅隔板90形成在层60’、80的侧面和第一隔板70’上。
当将所述栅极接触层60’的沉积与存储器应用中的平面支撑器件的栅极接触层的形成组合时，在所述栅极触点层的沉积之前形成的栅极介电层必须从栅极电极30移除以保证栅极接触层60’和栅极电极30之间的电接触。
最后，第二植入I2被执行用于提供源极区/漏极区4’。同样，此植入I2通过绝缘沟槽IT和隔板70’自调整。由于轻微掺杂的源极区/漏极区4的存在，其可以保证源极区/漏极区4’适于沿着沟槽5周围适当连接到沟道区。为了扩大植入的源极区/漏极区4’，就可以执行额外的热扩散步骤。
这样，通过本发明的该第一实施例的方法，可以形成具有优良伸缩特征的凹陷沟道阵列晶体管。
图8显示了作为本发明的第二实施例的凹陷沟道阵列晶体管的几何形状布置的示意平面图，图8A、B显示了图8的分别沿着线A-A’和B-B’的两个不同示意截面。
与上述的第一实施例相反，此处牺牲层开口3a形成在所述牺牲层3内，所述牺牲层开口3a在方向B-B’上延伸并不仅在所述形成区域RT的中间部分内暴露所述衬底1，而且在此方向上暴露相邻的隔离沟槽IT’。在下述步骤中，开口3a限定将在衬底1内和隔离沟槽IT’内蚀刻的沟槽5的位置。
图9A、B-15A、B从图8A、B开始、作为本发明的第一实施例的用于凹陷沟道阵列晶体管的制造方法和对应的凹陷沟道阵列晶体管的图8的分别沿着线A-A’、B-B’的两个不同示意截面。
在图9A、9B中描述的下述工艺步骤中，凹陷沟道阵列晶体管的沟槽5通过干蚀刻工艺设置。参考符号U指示沟槽5的底部。干蚀刻工艺是相对在此步骤中作为硬掩模的牺牲层3用高选择性蚀刻硅和二氧化硅的选择性蚀刻工艺。从图9B可见，B-B’方向上的绝缘沟槽IT’向下蚀刻到与沟槽的底部U相同的水平。
在参照图10A、10B描述的下一工艺步骤中，湿蚀刻被执行，用于在方向B-B’上移除与沟槽5相邻的绝缘沟槽IT’的二氧化硅的一部分，这可以从图10B清楚获得。相对于硅衬底1的硅，该湿蚀刻步骤以较高的选择性蚀刻二氧化硅。在此湿蚀刻步骤中，钻蚀区域5a’沿着B-B’方向形成，所述钻蚀区域5a’安置在沟槽5的底部U之下并与沟槽5相邻。通过提供这些钻蚀区域5a，在沟道区域之上的栅极的控制通过三个栅极布置改进，因为栅极在底部U处可以延伸到拐角之下。
接着，如图11A、11B中所示，二氧化硅栅极介电层20在沟槽5内沿着衬底1形成。然后，绝缘沟槽IT’内的沟槽5和相邻的钻蚀区域5a’填充由多晶硅制造的栅极电极30’，优选地通过沉积和下述的CMP工艺步骤。然后，由多晶硅形成的栅极电极30’延伸到牺牲层3的表面。
对于图12A、12B，氮化硅的牺牲层3然后在选择蚀刻步骤中移除。此外，第一植入I1以自对齐的方式被执行，以在沟槽5的两侧上提供轻微掺杂的漏极区/源极区4，这可以从图12A获得。
在如图13A、13B所描述的下述工艺步骤中，在后续的氮化物沉积之后，隔板70’相邻于多晶硅栅极电极30’形成，所述隔板沿着B-B’方向延伸。这些由氮化硅形成的自对齐隔板70’防止在凹陷沟道阵列晶体管的截止状态中的不利电场效应，并在后面的栅极触点形成步骤中提供对齐公差的可能性。
根据图15A、15B，栅极接触层60’和盖氮化物层80被沉积并在栅极电极30’和自调整氮化物隔板70’之上形成结构。此工艺步骤对于用于构造层60’、80的牺牲层的稍微未对准不敏感。在下一个工艺步骤中，第二氮化硅隔板90形成在层60’、80的侧面和第一隔板70’上。
当将所述栅极接触层60’的沉积与存储器应用中的平面支撑器件的栅极接触层的形成组合时，在所述栅极触点层的沉积之前形成的栅极介电层必须从栅极电极30移除以保证栅极接触层60’和栅极电极30之间的电接触。
最后，第二植入I2被执行用于提供源极区/漏极区4’。同样，此植入I2通过绝缘沟槽IT和隔板70’自调整。由于轻微掺杂的源极区/漏极区4的存在，其可以保证源极区/漏极区4’适于沿着沟槽5周围适当连接到沟道区。为了扩大植入的源极区/漏极区4’，可以执行额外的热扩散步骤。
这样，通过本发明的该第二实施例的方法，可以形成具有优良伸缩特征的凹陷沟道阵列晶体管。
尽管本发明用优选实施例进行了说明，但是本发明不限于此，可以用不同的方式进行修改，这对于普通技术人员而言是显然的。
特别地，材料的选择只是示例，并可以不同地变化。
Claims (14)
1.一种用于凹陷沟道阵列晶体管的制造方法，包括：
提供第一导电型的半导体衬底，至少在垂直于凹陷沟道阵列晶体管的电流方向上具有与用于凹陷沟道阵列晶体管的形成区域相邻的绝缘沟槽，所述绝缘沟槽填充有绝缘材料；
在半导体衬底的表面上形成牺牲层；
提供在第一方向上延伸并在形成区域的一部分内暴露至少所述衬底的牺牲层开口；
使用牺牲层开口作为掩模开口在衬底中蚀刻沟槽，所述沟槽在至少第二绝缘沟槽之间在第一方向上延伸；
可选地蚀刻绝缘沟槽，用于在第一方向上使得沟槽变宽，并用于在绝缘沟槽内提供与所述衬底相邻并在沟槽的底部之下延伸的钻蚀区域；
在沟槽内的衬底上形成栅极介电层；
在栅极介电层上、沟槽内提供栅极电极，所述栅极电极延伸到与牺牲层相同的上表面；
移除牺牲层；
沿着衬底上的栅极电极形成自调整第一绝缘隔板；和
通过将第二导电型的杂质使用第一隔板作为掩模引入至形成区域内的衬底的被暴露的部分而形成源极区和漏极区。
2.根据权利要求1所述的制造方法，其中，在第一方向上延伸的牺牲层开口暴露至少一部分绝缘沟槽，并且所述绝缘沟槽与沟槽同时蚀刻。
3.根据权利要求1所述的制造方法，其中，与用于凹陷沟道阵列晶体管的形成区域相邻的填充绝缘沟槽也设置在平行于凹陷沟道阵列晶体管的电流方向的第二方向上。
4.根据权利要求1所述的制造方法，其中，沟槽的蚀刻和绝缘沟槽的蚀刻相对彼此可选地执行。
5.根据权利要求1所述的制造方法，其中，额外的硬掩模被用于将牺牲层开口和沟槽蚀刻到衬底中。
6.根据权利要求5所述的制造方法，其中，牺牲层在形成绝缘沟槽之前沉积。
7.根据权利要求1所述的制造方法，其中，还包括在栅极电极和隔板之上沉积和构造栅极接触层和绝缘层。
8.根据权利要求1所述的制造方法，其中，还包括在栅极电极和隔板之上的被构造栅极接触层和绝缘层上形成第二绝缘隔板。
9.根据权利要求1所述的制造方法，其中，还包括将第二导电型的杂质引入形成区域内的衬底中，用于在提供栅极电极之后和移除牺牲层之后以及在形成隔板之前提供轻微掺杂源极区/漏极区。
10.一种凹陷沟道阵列晶体管，包括：
第一导电型的半导体衬底，至少在垂直于凹陷沟道阵列晶体管的电流方向上具有与用于凹陷沟道阵列晶体管的形成区域相邻的绝缘沟槽，所述绝缘沟道填充有绝缘材料；
衬底内的沟槽，所述沟槽至少在第二绝缘沟槽之间在第一方向上延伸；
绝缘沟槽内的可选钻蚀区域，所述可选钻蚀区域与衬底相邻并在沟槽的底部之下延伸；
栅极介电层，所述栅极介电层位于沟槽内的衬底上；
栅极电极，所述栅极电极位于栅极介电层上的沟槽内，其延伸到与牺牲层相同的上表面上；
第一绝缘隔板，所述第一绝缘隔板沿着衬底上的栅极电极；和
源极区和漏极区，通过使用第一隔板作为牺牲层将第二导电型的杂质引入形成区域内的衬底的被暴露的部分形成。
11.根据权利要求10所述的晶体管，其中，与用于凹陷沟道阵列晶体管的形成区域相邻的被填充绝缘沟槽也设置在第二方向上，所述第二方向平行于凹陷沟道阵列晶体管的电流方向。
12.根据权利要求10所述的晶体管，其中，还包括在栅极电极和隔板之上构造的栅极接触层和绝缘层。
13.根据权利要求10所述的晶体管，其中，还包括在栅极电极和隔板之上被构造的栅极接触层和隔离层上的第二绝缘隔板。
14.根据权利要求10所述的晶体管，其中，还包括引入所述形成区域内的衬底中杂质，用于提供轻微掺杂源极区/漏极区，所述源极区/漏极区延伸到第一隔板之下。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/105,580 US7189617B2 (en) | 2005-04-14 | 2005-04-14 | Manufacturing method for a recessed channel array transistor and corresponding recessed channel array transistor |
| US11/105,580 | 2005-04-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1855429A true CN1855429A (zh) | 2006-11-01 |
| CN100423235C CN100423235C (zh) | 2008-10-01 |
Family
ID=37068054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100736044A Expired - Fee Related CN100423235C (zh) | 2005-04-14 | 2006-04-13 | 凹陷沟道阵列晶体管及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7189617B2 (zh) |
| CN (1) | CN100423235C (zh) |
| DE (1) | DE102005046133B4 (zh) |
| TW (1) | TWI303860B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101587908B (zh) * | 2008-05-23 | 2010-11-17 | 南亚科技股份有限公司 | 凹入式沟道晶体管结构 |
| CN102881581A (zh) * | 2011-07-11 | 2013-01-16 | 南亚科技股份有限公司 | 在基底中形成狭缝的方法及刻蚀气体组成 |
| CN106024640A (zh) * | 2016-07-28 | 2016-10-12 | 上海集成电路研发中心有限公司 | 一种沟槽栅器件的制作方法 |
| WO2022037180A1 (zh) * | 2020-08-21 | 2022-02-24 | 长鑫存储技术有限公司 | 半导体器件及其制备方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7285466B2 (en) * | 2003-08-05 | 2007-10-23 | Samsung Electronics Co., Ltd. | Methods of forming metal oxide semiconductor (MOS) transistors having three dimensional channels |
| KR100720232B1 (ko) * | 2005-12-30 | 2007-05-23 | 주식회사 하이닉스반도체 | 핀 구조의 반도체 소자의 형성방법 |
| KR100816733B1 (ko) * | 2006-06-29 | 2008-03-25 | 주식회사 하이닉스반도체 | 반도체 소자의 리세스 게이트 제조 방법 |
| KR100790571B1 (ko) * | 2006-09-29 | 2008-01-02 | 주식회사 하이닉스반도체 | 트랜지스터 및 그 제조방법 |
| KR100829599B1 (ko) * | 2006-12-04 | 2008-05-14 | 삼성전자주식회사 | 트랜지스터 및 이를 형성하는 방법 |
| US7745876B2 (en) | 2007-02-21 | 2010-06-29 | Samsung Electronics Co., Ltd. | Semiconductor integrated circuit devices including gate patterns having step difference therebetween and a connection line disposed between the gate patterns and methods of fabricating the same |
| KR100849192B1 (ko) * | 2007-08-13 | 2008-07-30 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| JP5538672B2 (ja) * | 2007-10-23 | 2014-07-02 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法並びにデータ処理システム |
| JP5547152B2 (ja) | 2011-09-21 | 2014-07-09 | 株式会社東芝 | 半導体装置 |
| KR20130055981A (ko) * | 2011-11-21 | 2013-05-29 | 에스케이하이닉스 주식회사 | 반도체 소자의 제조 방법 |
| US9099492B2 (en) * | 2012-03-26 | 2015-08-04 | Globalfoundries Inc. | Methods of forming replacement gate structures with a recessed channel |
| JP5715604B2 (ja) * | 2012-09-12 | 2015-05-07 | 株式会社東芝 | 電力用半導体素子 |
| CN109074767B (zh) * | 2016-04-28 | 2021-01-12 | 索尼公司 | 显示装置和电子设备 |
| US10163900B2 (en) | 2017-02-08 | 2018-12-25 | Globalfoundries Inc. | Integration of vertical field-effect transistors and saddle fin-type field effect transistors |
| US10777465B2 (en) | 2018-01-11 | 2020-09-15 | Globalfoundries Inc. | Integration of vertical-transport transistors and planar transistors |
| US11450768B2 (en) | 2020-10-05 | 2022-09-20 | Sandisk Technologies Llc | High voltage field effect transistor with vertical current paths and method of making the same |
| US11978774B2 (en) | 2020-10-05 | 2024-05-07 | Sandisk Technologies Llc | High voltage field effect transistor with vertical current paths and method of making the same |
| CN115101420A (zh) * | 2022-07-15 | 2022-09-23 | 广州粤芯半导体技术有限公司 | 沟槽型功率器件的制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100258364B1 (ko) * | 1997-12-27 | 2000-06-01 | 김영환 | 반도체 소자의 콘택 제조방법 |
| JP2004335566A (ja) * | 2003-05-01 | 2004-11-25 | Renesas Technology Corp | 半導体装置の製造方法 |
| KR100459872B1 (ko) * | 2003-05-07 | 2004-12-03 | 삼성전자주식회사 | 트렌치 게이트를 갖는 매몰 채널형 트랜지스터 및 그제조방법 |
| KR100605099B1 (ko) * | 2003-06-04 | 2006-07-26 | 삼성전자주식회사 | 산화막 형성 방법 및 이를 이용하여 리세스된 게이트를갖는 트랜지스터를 제조하는 방법 |
| US7326619B2 (en) * | 2003-08-20 | 2008-02-05 | Samsung Electronics Co., Ltd. | Method of manufacturing integrated circuit device including recessed channel transistor |
-
2005
- 2005-04-14 US US11/105,580 patent/US7189617B2/en not_active Expired - Fee Related
- 2005-09-27 DE DE102005046133A patent/DE102005046133B4/de not_active Expired - Fee Related
-
2006
- 2006-03-17 TW TW095109366A patent/TWI303860B/zh not_active IP Right Cessation
- 2006-04-13 CN CNB2006100736044A patent/CN100423235C/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101587908B (zh) * | 2008-05-23 | 2010-11-17 | 南亚科技股份有限公司 | 凹入式沟道晶体管结构 |
| CN102881581A (zh) * | 2011-07-11 | 2013-01-16 | 南亚科技股份有限公司 | 在基底中形成狭缝的方法及刻蚀气体组成 |
| US8975137B2 (en) | 2011-07-11 | 2015-03-10 | Nanya Technology Corporation | Process of forming slit in substrate |
| CN102881581B (zh) * | 2011-07-11 | 2015-09-16 | 南亚科技股份有限公司 | 在基底中形成狭缝的方法及刻蚀气体组成 |
| CN106024640A (zh) * | 2016-07-28 | 2016-10-12 | 上海集成电路研发中心有限公司 | 一种沟槽栅器件的制作方法 |
| CN106024640B (zh) * | 2016-07-28 | 2018-10-16 | 上海集成电路研发中心有限公司 | 一种沟槽栅器件的制作方法 |
| WO2022037180A1 (zh) * | 2020-08-21 | 2022-02-24 | 长鑫存储技术有限公司 | 半导体器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI303860B (en) | 2008-12-01 |
| US7189617B2 (en) | 2007-03-13 |
| DE102005046133A1 (de) | 2006-10-26 |
| US20060234451A1 (en) | 2006-10-19 |
| CN100423235C (zh) | 2008-10-01 |
| DE102005046133B4 (de) | 2010-05-06 |
| TW200636919A (en) | 2006-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1855429A (zh) | 用于凹陷沟道阵列晶体管的制造方法和对应的凹陷沟道阵列晶体管 | |
| KR100969851B1 (ko) | 수퍼 정션 구조를 가지는 반도체 장치 및 그 제조 방법 | |
| CN1875489A (zh) | 制造垂直场效应晶体管的方法和场效应晶体管 | |
| CN1897255A (zh) | 具有垂直沟道的半导体器件及其制造方法 | |
| US20060006466A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN1474436A (zh) | 具有自对准节接触孔的半导体器件及其制造方法 | |
| CN1794434A (zh) | 在半导体本体内制造接触孔的方法以及半导体结构 | |
| CN1992278A (zh) | 具有竖直型沟道的半导体器件及其制造方法 | |
| CN1992201A (zh) | 用于形成具有鳍状结构的半导体元件的方法 | |
| CN1738059A (zh) | 半导体器件及其制造方法 | |
| US6057194A (en) | Method of forming trench transistor in combination with trench array | |
| CN1917212A (zh) | 具有mos晶体管的半导体存储单元阵列及其制造方法 | |
| CN1790679A (zh) | 形成具有浮栅的非易失性存储器件的方法 | |
| CN1992181A (zh) | 具有凹形沟道的半导体器件的形成方法 | |
| US7883971B2 (en) | Gate structure in a trench region of a semiconductor device and method for manufacturing the same | |
| JP2006059940A (ja) | 半導体装置 | |
| CN1507034A (zh) | 用于制造具有在位线方向延伸的接触体的半导体器件的方法 | |
| CN1312955A (zh) | 具有垂直晶体管的集成电路布置结构和该布置结构的制造方法 | |
| CN1101059C (zh) | 制作半导体器件的方法 | |
| US8455946B2 (en) | Lateral stack-type super junction power semiconductor device | |
| CN1819208A (zh) | 半导体存储装置 | |
| JP2007059632A (ja) | 半導体素子及びその製造方法 | |
| KR20140046526A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20190020249A (ko) | 반도체 소자 | |
| US20090140331A1 (en) | Method of fabricating high voltage device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER NAME: INFINRONG SCIENCE AND TECHNOLOGY CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Munich, Germany Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: INFINEON TECHNOLOGIES AG |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20120917 Address after: Munich, Germany Patentee after: QIMONDA AG Address before: Munich, Germany Patentee before: Infineon Technologies AG |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151223 Address after: German Berg, Laura Ibiza Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: QIMONDA AG |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081001 Termination date: 20180413 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |