TWI303860B - A manufacturing method for a recessed channel array transistor and corresponding recessed channel array transistor - Google Patents
A manufacturing method for a recessed channel array transistor and corresponding recessed channel array transistor Download PDFInfo
- Publication number
- TWI303860B TWI303860B TW095109366A TW95109366A TWI303860B TW I303860 B TWI303860 B TW I303860B TW 095109366 A TW095109366 A TW 095109366A TW 95109366 A TW95109366 A TW 95109366A TW I303860 B TWI303860 B TW I303860B
- Authority
- TW
- Taiwan
- Prior art keywords
- trench
- isolation
- gate
- transistor
- substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000002955 isolation Methods 0.000 claims description 28
- 125000006850 spacer group Chemical group 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 9
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical group [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims description 7
- 229910052805 deuterium Inorganic materials 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 238000010276 construction Methods 0.000 claims 1
- 238000010291 electrical method Methods 0.000 claims 1
- 239000004744 fabric Substances 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium dioxide Chemical compound O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005685 electric field effect Effects 0.000 description 2
- 229940119177 germanium dioxide Drugs 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000035784 germination Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
Description
1303860 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種凹窪通道陣列電晶體製造方法及對 應凹窪通道陣列電晶體。 【先前技術】 儘管原則是可以應用於任意的積體電路，下列的發明及 其基礎問題將會以有關矽技術中之積體記憶電路而解釋。 美國專利早期公開第2005/0042833 A1號揭露一種製造 包括凹窪通道電晶體的積體電路裝置。此方法包括在一積 體電路基板上，經由形成一溝槽裝置絕緣區域定義一工作 區的步驟、於暴露該主動區域的通道次區域及與通道次區 域相鄰的溝槽裝置隔離區之積體基板上形成一光罩圖案、 使用該光罩圖案作為一蝕刻光罩而蝕刻經由該凹窪的光罩 圖案而暴露於第一種深度的溝槽裝置隔離區、使用該光罩 圖案作為一蝕刻光罩而蝕刻該通道次區域以形成一具有比 第一種深度更深的第二種深度的閘極溝槽、及形成一充填 該閘極溝槽之凹窪閘極。 第15圖顯示一作為本發明基礎問題範例的凹窪通道陣 列電晶體之幾何圖形排列之平面圖。 於第15圖中，顯示一凹窪通道陣列電晶體的工作區RT 及隔離區。第15圖之平面圖之二垂直斷面分別被指不為 A-A，及 B-B，。 弟15 A圖、第7B圖分別顯不作為本發明基礎問題範例 的凹窪通道陣列電晶體製造方法及對應凹窪通道陣列電晶 6 1303860 體之沿著第15圖之A-A’線及B-B’線之二不同之垂直斷面。 第15A圖顯示一平行於電流流動方向的垂直斷面，其 中第15B圖顯示垂直於電流流動方向的垂直斷面。 於第15A圖中，參考記號1指示矽半導體基板。提供 於矽半導體基板1之中的是充滿矽氧化物的隔離溝槽IT。 於電晶體器件中間有一以流動的方向充滿由多晶矽製成之 閘極電極30溝槽5。未顯示於溝槽壁上者是由二氧化矽所 製成之閘極介電層20。源區及汲區40、50被提供於溝槽5 的二面之上的表面區域中。並且，參考記號60指示由鎢所 製成之閘極電極接觸層，並且記號70指示閘極電極30及 閘極電極接觸層60的二面上之氮化物之間隙物。 此種凹窪通道陣列電晶體的問題係由具有高度摻雜源 區/汲區40、50的垂直閘極30的重疊所導致。此重疊導致 會在電晶體處於關閉的狀態下，產生洩漏電流的電場。限 於平面閘極及因此之間隙物70可以在凹窪通道裝置之上 被充足排列，當被作為源/没佈值光罩使用時，其可於閘極 邊緣直接防止高度摻雜濃度。該凹窪通道陣列電晶體的可 擴充性因此被平面閘極的排列所限制。 【發明内容】 本發明提供一種凹窪通道陣列電晶體之改良的製造方 法及能夠提供極佳可擴充性的對應凹窪通道陣列電晶體。 於某一實施例中，本發明利用一位於基板表面上之自我 調整間隙物提供介於閘極及源區/汲區之間所要求的距 離。因此，有關位於閘極接觸平面中之微影技術的公差的 1303860 要求即被減少。 根據一較佳實施例 極電極及龍建構閘極接觸層及位於該閑 Μ間隙物之上的隔離層的步驟被實施。 ^據另&佳貫施例’於該建構的閘極接觸層之上形成 :隔離間隙物及位於閘極_與該間隙物之 的步驟被實施。 根據另—較佳實施例’在提供該_電極的步驟後並且 =成間隙物的步驟前，導人雜質至基板的形成區中以提 供高度摻雜源區/汲區被實施。 【實施方式】 第1圖顯示作為本發明第一種實施例之凹窪通道陣列 電晶體的幾何圖形排列之平面圖示’且第1Α、Β圖各自顯 示第1圖之沿著Α-Α，及Β-Β，線的二不同垂直斷面圖示。‘' 於第1圖中’參考記號1指示於其表面上具有氮化物犧 牲層3,並且具有為了該凹窪通道陣列電晶體而鄰接一形 成區域RT之隔離溝槽it’之半導體基板；該隔離溝槽Ιτ， 被延伸至該基板1之同一上表面之作為隔離材料之二氧化 矽所填滿。特別地，此種安排可以由一 CMP (化學機械研 磨）程序所獲得。 之後，一犧牲層開口 3a形成於沿著Β-Β，方向延伸並且 暴露該基板1於該形成區域RT中間部位之犧牲層3之中。 開口 3a定義以下列步驟於基板1中被钱刻之溝槽$的位 置。 第2A、B圖至第7A、B圖各自顯示自第1A、B圖起算 1303860 例㈣㈣道陣列電晶體製造;^ 及其對應的凹窪通道陣列電晶體之第i圖之茅方法 線之二不同垂直斷面圖。 及B-B， 於第2A、2b圖中所描綠之下列處理步驟中，凹 車，電晶體之溝槽5經由—乾_程序而供給。史考= ^ 5 ^ 3序精選地㈣歡心㈣中作為-硬光罩之犧牲層 被實施以移除鄰接:：、、;：:處二步::之:濕= ::的:、Γ夕的部分，如同可以清楚地由第3β° ==槽 域5a、、m… 者Β_Β方向擴張，並且底蝕區 耆底㈣域5a在溝槽的底部U之下的位置，並且 & ㈣提供這些底敍區域 ra^ $的控制忐力，因三閘極排列而改善， 疋因為閘極可以在底部U的角落之下被延伸。 電，如=於第4A、4B圖中者，二氧化石夕之閑極介 寬層20沿著溝槽5中美 離溝槽IT中嗛梓s 土板的向形成。之後，位於隔 "，、鄰接之底蝕區域5a被由多晶矽所 閑極電極3〇,所填滿，較佳地是經由一沈積及其之後 勺化學機械研磨處理步驟。由 、、、 、 之後延伸至是犧牲層二由:;0彻㈣ 至於第5A、5B圖，i化㈣犧牲層3之後於—精選的 9 1303860 蝕刻步驟中被移除。並且，一第一離子佈值n被以 =排列的方式實施以提供—位於溝槽5的二側之輕微換雜 的及/源區4，如同自第4A圖中可看出一般。 ’、 於第6A、6B圖中所麟之下列處理步驟巾，在 的氮化物沈積之後，間隙物7〇，形成於鄰接間隙物會^ A-A’及B-B’方向延伸之多晶矽閘極電極3〇，之處。=由 氮化石夕構成之自我調整間隙物7〇，防止凹蓬通道^曰 體之關閉狀態下的不利的電場效果，並且於—稍 : 接觸形成步驟中提供排列公差的可能性。 、甲11 根據第7Α、7Β圖，一間極接觸層6〇，及一覆蓋材料氮 化物層8G被沈積並建構閘極電極3()，及自我調整氮化物之 間隙物70，。此程序步驟對於用以建構疊層6〇，、⑽之犧 層的輕微錯誤排列並不敏感。於下列的處理步驟中，第二 間隙物9 0形成於疊層6 〇，、8 〇的側邊及第一間隙^ 當結合該_接觸層6〇,的沈積與記憶體應用的平面支 撐裝置㈣極接觸層的形成時，在該_接觸層的沈積前 ㈣m介電層必須自該閘極電極3G移除以確保介於 閘極接觸層6〇,與閘極電極30間的電接觸。 最後’一第二佈值u為提供源/汲區4，而被實施。此佈 值12亦是經由隔離溝槽IT及間隙物7〇，而自我調整的。因 為輕微摻雜的源/汲區4的存在，可以確定的是源/沒區4, 係合適地沿著溝槽5周圍連結於通道區域。為了擴張佈值 的源/汲區4’，實施-額外的熱擴散步驟是有可能的。 1303860 如此，經由本發明的第一實施例的方法，一具有優良量 尺分數的特徵的凹窪通道區域電晶體可以被形成。 第8圖顯示作為本發明第二實施例之凹窪通道陣列電 晶體之幾何排列的平面圖示，並且第8 A、B圖各自顯示沿 著第8圖之A-A’及b_b，線二不同垂直段面圖。
相對於上述第一實施例，於此一犧牲層開口 3a形成於 該犧牲層3中；該犧牲層沿B-B，方向延伸，並且於該形 成區域RT中不僅暴露基板1，而且包括於此方向之鄰接的 隔離溝槽ΓΓ。該開口 3a定義在下個步驟中於基板丨與隔 離溝槽IT’中被蝕刻的溝槽5的位置。 ^第9A、B圖至第15A、B圖各自顯示自第8A、B圖起 算之本發明之第一實施例之凹窪通道陣列電晶體的製造方 法及其對應之凹窪通道陣列電晶體之第8圖之沿著Α·Α, 與Β-Β’線之二不同的垂直斷面圖。 描繪於第9Α、9Β圖中之下列的處理步驟中，凹曾 陣列電晶體的溝槽5經由-乾_程序被提供。= U指示溝槽5的底部。該乾_程序是—精選的_ = 此程序精選地蝕刻矽與氧化矽之於此步驟中作 /序， 之犧牲層3。如同可以自第9Β圖中看到的，於β 2罩 隔離溝槽『被侧向下至溝槽底部υ之相同方向的 於第10Α、10Β圖中之下一程序步驟中，二 程序被實施以移除鄰接B-B，方ς 濕蝕刻 的氧化石夕的-部份，如同自第的溝槽的隔離溝槽IT， 7 J Η 1刀戈IJ自4 _圖中可清 此濕蝕刻步驟精選地蝕刻氧化矽矽基板丨 有出—般。 土 矽。於此濕蝕 1303860 刻步驟中，底蝕區域5a’沿著底蝕區域5a’形成於溝槽的底 部U之下的位置，並且係鄰接於溝槽5之B-B’方向形成。 ‘ 經由提供這些底蝕區域5a，閘極控制通道區域的能力經由 三閘極而改善，這是因為閘極可以被延伸至底部U的角落 之下。 之後，如顯示於第11A、11B圖中者，二氧化矽之閘極 介電層20沿著溝槽5中之基板1而形成。之後，於隔離溝 • 槽IT’中之溝槽5與鄰接的底蝕區域5a’，被由多晶矽所構 成之閘極電極30’所填滿，較佳地是經由沈積及後續的化學 機械研磨處理步驟。由多晶矽所構成之閘極電極30’之後延 - 伸至犧牲層3的表面。 至於第12A、12B圖，氮化矽的犧牲層3之後於一精選 的蝕刻步驟中被移除。並且，一第一離子佈值II被以一種 自我排列的方式實施以提供一位於溝槽5的二侧之輕微掺 雜的汲/源區4，如同自第12A圖中可看出一般。 _ 於第13A、13B圖中所描繪之下列處理步驟中，在一後 續的氮化物沈積之後，間隙物70’形成於鄰接間隙物會沿著 B -B ’方向延伸之多晶碎閘極電極30’之處。這些由氮化碎構 成之自我調整間隙物70’，防止凹窪通道陣列電晶體之關閉 狀態下的不利的電場效果，並且於一稍後的閘極接觸形成 步驟中，提供排列公差的可能性。 根據第15A、15B圖，一閘極接觸層60’及一覆蓋材料 氮化物層80被沈積並建構閘極電極30’及自我調整氮化物 之間隙物70’。此程序步驟對於用以建構疊層60’、80之犧 12 1303860 牲層的輕微錯誤排列並不敏感。於下列的處理步驟中，第 二氮化矽間隙物90形成於疊層60，、80的側邊及 物70,之上。 间1糸 當結合該閘極接觸層60,的沈積與記憶體應用的平面支 撐裝置的閘極接觸層的形成時，在該閘極接觸層的沈積前 形成之閘極介電層，必須自該閘極電極3〇移除以確保介於 閘極接觸層60’與間極電極3〇間的電接觸。 最後，一第二佈值12為提供源/汲區4，而被實施。此佈 值12亦是經由隔離溝槽1T及間隙物70,而自我調整的。因 為輕微摻雜的源/汲區4的存在，可以確定的是源/汲區4， 係合適地沿著溝槽5周圍連結於通道區域。為了擴張佈值 的源/汲區4’，實施一額外的熱擴散步驟是有可能的。 如此，經由本發明的第二實施例的方法，一具有優良量 尺分數的特徵的凹窪通道區域電晶體可以被形成。 儘管本發明已以較佳實施例而為敘述，本發明並不限於 所敘述者’反而對於熟習此項技藝者而言是可以多種方式 而修改的。 特別地，材料的選擇僅是一項範例，並且可以是非常不 同的。 13 I3〇3860 . 【圖式簡單說明】 - 本發明係以參考圖示及模範實施例的方式，於下列之中 詳細地敘述。 於圖示中： 第1圖顯示作為本發明第一種實施例之凹窪通道陣列 電晶體之幾何圖形排列的平面圖示。 第1A、B至第7A、B圖各自顯示作為本發明第一種實 轭例之第1圖之二不同凹窪通道陣列電晶體製造方法及對 ' .應凹窪通道陣列電晶體之沿著A-A,及B-B，線的垂直斷面 ' 圖示。 ‘ 第8圖顯不作為本發明第二種實施例之凹窪通道陣列 電晶體之幾何圖形排列的平面圖示。 第8A、B至第14A、B圖各自顯示作為本發明第二種 實施例之第1圖之二不同凹窪通道陣列電晶體製造方法及 對應凹窪通道陣列電晶體之沿著A_A，及B_B，線的 響面圖示。 第15圖顯示作為本發明之基礎問題的範例之凹窪通道 陣列電晶體之幾何圖形排列的平面圖示。 第15A 15B圖各自顯示作為本發明基礎問題的範例之 f 15、圖之二不同凹窪通道陣列電晶體製造方法及對應凹 座通道陣一列電晶體之沿著A_A，及b_b，線的垂直斷面圖示。 —於圖不中’相同的參考記號指示相同的或功能上相同的 14 1303860 【主要元件符號說明】 1 矽半導體基板 3 氮化物犧牲層 3a 犧牲層開口 4 輕微摻雜没/源區（LDD) 4， 提供源/汲區 5 溝槽 5a 底蚀區域 20 閘極介電層 30、 3 0 ’閘極電極 4 0、5 0源極、波極 60、60’閘極接觸層 70、70’氮化物之間隙物 80 氮化物覆蓋材料 90 氮化物之間隙物 A-A，、Β·Β，線 U 溝槽5的底部 11 輕微摻雜没/源區佈值 12 源/汲極佈值 IT、ΓΓ隔離溝槽 RT 凹窪通道陣列電晶體之形成區域 15
Claims (1)
1303860 %年^月細修緣)正本: i 十、申請專利範圍： ^ 一種凹1通道陣列電晶體之製造方法，包括. 提供-第-導電類型之半導體· -方向鄰接該凹_列電晶體之、二 ==第 方向係與凹塞通道陣列電晶體的-電: 該隔離溝槽係由一隔離材料所填滿； 體基板的表面上形成一犧牲層· ，供-延伸於第一方向並至少暴露該 域的-部份之内的犧牲層開口； 扳於。亥形成& 一=;以伽伸於至少介於第二隔離賴之間的第 蝕刻該隔離溝槽，以擴張在令 =該基板且延伸於該溝槽-底部下 溝槽中之一底蝕區域； 孓離 於溝槽中之錄板上形成-閘極介電層； 於該閘極介電層上之該溝槽中提供—二 介電層延伸至如犧牲層之-㈣上表面； 该閘極 移除該犧牲層； 、’ 基及板上的該閘極電極形成自我調整之第一隔 經由使用該第一間隙物作為—光罩而 型之雜質導入在該形成區域中該 源區與汲區。 *路4分，形成 16 1303860 ，溝槽係;離溝槽的—部份，並且 ㈣蝴心咖凹窪通 第二方向，該第二°°域的填滿的隔離溝槽亦被供給於-流流動方向Γ —向平行於該凹盧通道陣列電晶體的電 4·如申凊專利範圍第1項 5及，，槽的_係相互= 實:中該溝槽_ 的硬光罩第1項之製造方法，其中是使用一額外 口與該輸人該基板。 形成前沈積該犧牲層、之製造方法，其中在該隔離溝槽 電方法’進一步包括在該閘極 層。人，、 沈積並建構—閘極接觸層及一隔離 圍ϋ項之製造方法，進-步包括在該閘極 成第二隔離間隙物。所建構的閉極接觸層與隔離層上形 9導二二〜圍導第人1::::方法’進-步包括將-第二 極電極之後，且在移; -^ ω ^ 俄杜續之後’並且在形成該間隙 物刚，如供輕微摻雜的源/汲區。 10· —種凹窪通道陣列電晶體，包括·· 17 1303860 午曰修(?^正本 i 第一導電類型之半導體基板，其具有至 向鄰接該凹窪通道陣列電晶體之一 ㈣电曰曰魃之形成區域之隔離溝 礼该弟一方向與該凹窪通道陣列電晶體的一電流流動 方向垂直，该隔離溝槽係由一隔離材料 -位於該基板中之溝槽’該溝槽延伸於至少於 隔離溝槽之間的第一方向； 弟— :之基二延伸於該溝槽-底部下之位於該隔離 一閘極介電層，位於該溝槽中之基板上· ;=:位於該間極介電層上之溝槽中，該間極介 電層延伸於如該犧牲層之一相同上表面； 第一隔離間隙物’其沿該基板上之該間極電極；及 =與汲區，其經由使用第—間隙物作為—犧牲層而將 部電類型之雜質導入該基板中的形成區域暴露 11·如申請專利範圍第 道陣列電、^體’其切接該凹窪通 平行於曰=形成區域的填滿的隔離溝槽，亦被供給於 向相逢通道陣列電晶體的電流流動方向之第二方 12·申睛專利範圍第1 〇項之 — 電極盍今亥門階私、 豆進一V已括在該閘極 :::::物上方的建構的—與二： 18 1303860 14.申請專利範圍第10項之電晶體，進一步包括導入該基 板形成區域中的雜質，以提供延伸於該第一間隙物之下的 輕微摻雜之源/没區。
19
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/105,580 US7189617B2 (en) | 2005-04-14 | 2005-04-14 | Manufacturing method for a recessed channel array transistor and corresponding recessed channel array transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200636919A TW200636919A (en) | 2006-10-16 |
| TWI303860B true TWI303860B (en) | 2008-12-01 |
Family
ID=37068054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095109366A TWI303860B (en) | 2005-04-14 | 2006-03-17 | A manufacturing method for a recessed channel array transistor and corresponding recessed channel array transistor |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7189617B2 (zh) |
| CN (1) | CN100423235C (zh) |
| DE (1) | DE102005046133B4 (zh) |
| TW (1) | TWI303860B (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7285466B2 (en) * | 2003-08-05 | 2007-10-23 | Samsung Electronics Co., Ltd. | Methods of forming metal oxide semiconductor (MOS) transistors having three dimensional channels |
| KR100720232B1 (ko) * | 2005-12-30 | 2007-05-23 | 주식회사 하이닉스반도체 | 핀 구조의 반도체 소자의 형성방법 |
| KR100816733B1 (ko) * | 2006-06-29 | 2008-03-25 | 주식회사 하이닉스반도체 | 반도체 소자의 리세스 게이트 제조 방법 |
| KR100790571B1 (ko) * | 2006-09-29 | 2008-01-02 | 주식회사 하이닉스반도체 | 트랜지스터 및 그 제조방법 |
| KR100829599B1 (ko) * | 2006-12-04 | 2008-05-14 | 삼성전자주식회사 | 트랜지스터 및 이를 형성하는 방법 |
| US7745876B2 (en) | 2007-02-21 | 2010-06-29 | Samsung Electronics Co., Ltd. | Semiconductor integrated circuit devices including gate patterns having step difference therebetween and a connection line disposed between the gate patterns and methods of fabricating the same |
| KR100849192B1 (ko) * | 2007-08-13 | 2008-07-30 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| JP5538672B2 (ja) * | 2007-10-23 | 2014-07-02 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法並びにデータ処理システム |
| CN101587908B (zh) * | 2008-05-23 | 2010-11-17 | 南亚科技股份有限公司 | 凹入式沟道晶体管结构 |
| US8975137B2 (en) * | 2011-07-11 | 2015-03-10 | Nanya Technology Corporation | Process of forming slit in substrate |
| JP5547152B2 (ja) | 2011-09-21 | 2014-07-09 | 株式会社東芝 | 半導体装置 |
| KR20130055981A (ko) * | 2011-11-21 | 2013-05-29 | 에스케이하이닉스 주식회사 | 반도체 소자의 제조 방법 |
| US9099492B2 (en) * | 2012-03-26 | 2015-08-04 | Globalfoundries Inc. | Methods of forming replacement gate structures with a recessed channel |
| JP5715604B2 (ja) * | 2012-09-12 | 2015-05-07 | 株式会社東芝 | 電力用半導体素子 |
| DE112017002229T5 (de) * | 2016-04-28 | 2019-01-17 | Sony Corporation | Anzeigevorrichtung und elektronische einrichtung |
| CN106024640B (zh) * | 2016-07-28 | 2018-10-16 | 上海集成电路研发中心有限公司 | 一种沟槽栅器件的制作方法 |
| US10163900B2 (en) | 2017-02-08 | 2018-12-25 | Globalfoundries Inc. | Integration of vertical field-effect transistors and saddle fin-type field effect transistors |
| US10777465B2 (en) | 2018-01-11 | 2020-09-15 | Globalfoundries Inc. | Integration of vertical-transport transistors and planar transistors |
| CN114078764A (zh) * | 2020-08-21 | 2022-02-22 | 长鑫存储技术有限公司 | 半导体器件及其制备方法 |
| US11978774B2 (en) | 2020-10-05 | 2024-05-07 | Sandisk Technologies Llc | High voltage field effect transistor with vertical current paths and method of making the same |
| US11450768B2 (en) | 2020-10-05 | 2022-09-20 | Sandisk Technologies Llc | High voltage field effect transistor with vertical current paths and method of making the same |
| CN115101420A (zh) * | 2022-07-15 | 2022-09-23 | 广州粤芯半导体技术有限公司 | 沟槽型功率器件的制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100258364B1 (ko) * | 1997-12-27 | 2000-06-01 | 김영환 | 반도체 소자의 콘택 제조방법 |
| JP2004335566A (ja) * | 2003-05-01 | 2004-11-25 | Renesas Technology Corp | 半導体装置の製造方法 |
| KR100459872B1 (ko) * | 2003-05-07 | 2004-12-03 | 삼성전자주식회사 | 트렌치 게이트를 갖는 매몰 채널형 트랜지스터 및 그제조방법 |
| KR100605099B1 (ko) * | 2003-06-04 | 2006-07-26 | 삼성전자주식회사 | 산화막 형성 방법 및 이를 이용하여 리세스된 게이트를갖는 트랜지스터를 제조하는 방법 |
| US7326619B2 (en) * | 2003-08-20 | 2008-02-05 | Samsung Electronics Co., Ltd. | Method of manufacturing integrated circuit device including recessed channel transistor |
-
2005
- 2005-04-14 US US11/105,580 patent/US7189617B2/en not_active Expired - Fee Related
- 2005-09-27 DE DE102005046133A patent/DE102005046133B4/de not_active Expired - Fee Related
-
2006
- 2006-03-17 TW TW095109366A patent/TWI303860B/zh not_active IP Right Cessation
- 2006-04-13 CN CNB2006100736044A patent/CN100423235C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN100423235C (zh) | 2008-10-01 |
| CN1855429A (zh) | 2006-11-01 |
| DE102005046133A1 (de) | 2006-10-26 |
| US7189617B2 (en) | 2007-03-13 |
| DE102005046133B4 (de) | 2010-05-06 |
| US20060234451A1 (en) | 2006-10-19 |
| TW200636919A (en) | 2006-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI303860B (en) | A manufacturing method for a recessed channel array transistor and corresponding recessed channel array transistor | |
| US7566619B2 (en) | Methods of forming integrated circuit devices having field effect transistors of different types in different device regions | |
| KR100865073B1 (ko) | 트렌치 트랜지스터 및 그 제조방법 | |
| US8569830B2 (en) | Semiconductor device having vertical MOS transistor and method for manufacturing the semiconductor device | |
| KR100695498B1 (ko) | 수직형 채널을 갖는 반도체소자 및 그의 제조 방법 | |
| US20060006466A1 (en) | Semiconductor device and method of manufacturing the same | |
| TW201138021A (en) | Semiconductor device and method for fabricating the same | |
| CN100563028C (zh) | 五沟道鳍式晶体管及其制造方法 | |
| JP2006295180A (ja) | 垂直方向のゲート電極を有する電界効果トランジスタ及びその製造方法 | |
| JP2007184518A (ja) | フィン構造の半導体素子の形成方法 | |
| TWI329345B (en) | Method for fabricating a semiconductor device with a finfet | |
| KR100668838B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| US20110189829A1 (en) | Methods of fabricating nonvolatile memory devices having stacked structures | |
| JP3863516B2 (ja) | 半導体装置及びその製造方法 | |
| CN105355652B (zh) | 金属栅极结构及其制造方法 | |
| KR20060112950A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| JP2007258330A (ja) | 半導体装置及びその製造方法 | |
| US7667266B2 (en) | Semiconductor device including active pattern with channel recess, and method of fabricating the same | |
| JP2008103579A (ja) | 半導体装置及びその製造方法 | |
| CN102881634B (zh) | 半导体器件结构及其制作方法 | |
| JP5370161B2 (ja) | 半導体材料内へのトレンチの形成 | |
| KR100899646B1 (ko) | 반도체 소자 및 이를 형성하는 방법 | |
| JP4031677B2 (ja) | 半導体装置の製造方法 | |
| US9666588B2 (en) | Damascene non-volatile memory cells and methods for forming the same | |
| KR20040080235A (ko) | 반도체소자의 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |