CN1921307B - 双参考输入接收器及接收输入数据信号的方法 - Google Patents

Abstract

一种双参考输入接收器以及接收方法，其中该输入接收器包括：第一输入缓冲器，其与时钟信号同步并且由该时钟信号启用，其读出在输入数据信号和第一参考电压之间的差值，并且放大所读出的结果；第二输入缓冲器，其与时钟信号同步并且由该时钟信号启用，其读出在第二参考电压和输入数据信号之间的差值，并且放大所读出的结果；以及相位检测器，其检测在第一和第二输入缓冲器的输出信号相位之间的差值，并且输出与检测结果相对应的信号。第一和第二参考电压可以分别高于和低于输入数据信号的中值电压。因此，有利地使用了单个输入数据信号并且提供了宽的输入数据眼。

Description

双参考输入接收器及接收输入数据信号的方法

技术领域

本发明涉及半导体器件，尤其涉及半导体器件中的输入接收器，以及由输入接收器所执行的、接收输入数据信号的方法。

这个申请要求于2005年8月26日在韩国知识产权局提出的韩国专利申请第10-2005-0078909号的优先权，该申请的公开通过引用全部并入在此。

背景技术

系统中的半导体器件彼此之间发送数据信号或者接收数据信号。当接收数据信号时，半导体器件需要确定该数据信号是逻辑高还是逻辑低。因此，半导体器件包括输入接收器，其接收数据信号并且确定该数据信号是逻辑高的还是逻辑低。

系统中的半导体器件可以两种不同的方式，即差分信令方法和单端信令方法(single-ended signaling method)，来彼此发送数据信号或者接收数据信号。美国专利第6,590,429号中公开了以差分信令方法或者单端信令方法进行操作的半导体器件的示例。

图1是说明在使用差分信令方法的半导体器件之间传输的数据信号的波形的图示。参见图1，在差分信令方法中，半导体器件由两条数据传输线路相互连接，而且数据信号DATA和互补数据信号/DATA经由相应的数据传输线路在半导体器件之间传输。差分信令方法可以提供比单端信令方法更高的共模噪声容限，并且可以提供为单端信令方法的两倍宽的输入数据眼(dataeye)W1。然而，在差分信令方法中，一起传输两个数据信号，即数据信号DATA和互补数据信号/DATA，因此增加了半导体器件所需的管脚数目。

图2是说明在使用单端信令方法的半导体器件之间传输的数据信号的波形的图示。参见图2，在单端信令方法中，半导体器件由单条数据传输线路相互连接，而且经由该单条数据传输线路在半导体器件之间传输数据信号DATA。单端信令方法可以减少半导体器件所需的管脚数目。但是，单端信令方法与差分信令方法相比更易受共模噪声的影响，而且其提供了宽度仅仅为 差分信令方法所提供的输入数据眼宽度一半的输入数据眼W2。

同时，为了减少系统的生产成本并且提高系统的性能，系统中的半导体器件的输入接收器必须使用尽可能少的数据传输线路传输尽可能多的数据，并且提供尽可能宽的输入数据眼。

发明内容

因此，本发明的一个目的是提供半导体器件的双参考输入接收器，其可以提供与差分信令方法所提供的输入数据眼一样宽的输入数据眼，并且可以如单端信令方法中那样减少管脚的数目。

本发明的进一步目的是提供一种接收半导体器件的输入数据信号的方法，该方法可以提供与差分信令方法所提供的输入数据眼一样宽的输入数据眼，并且可以如单端信令方法那样减少管脚的数目。

为了实现这些及其他目的，根据第一方面，提供了一种接收输入数据信号的输入接收器，其中该输入接收器包括：第一输入缓冲器，其与时钟信号同步并且由该时钟信号启用或者停用，其读出输入数据信号的电压和第一参考电压之间的差值，并且放大该读出结果并输出一输出信号，该输入数据信号和第一参考电压分别输入到第一输入缓冲器的正输入端和负输入端；第二输入缓冲器，其与时钟信号同步并且由该时钟信号启用或者停用，其读出第二参考电压和输入数据信号的电压之间的差值、并且放大该读出结果并输出一输出信号，该第二参考电压和输入数据信号分别输入到第二输入缓冲器的正输入端和负输入端；以及相位检测器，其检测在第一输入缓冲器的输出信号的相位和第二输入缓冲器的输出信号的相位之间的差值，并且输出与检测结果相对应的预定输出信号。

第一参考电压可以高于输入数据信号的中值电压。第二参考电压可以低于输入数据信号的中值电压。

根据另一方面，提供了一种接收输入数据信号的输入接收器，其中该输入接收器包括：第一输入缓冲器，其读出在输入数据信号的电压和第一参考电压之间的差值，并且放大该读出结果并输出一输出信号，该输入数据信号和第一参考电压分别输入到第一输入缓冲器的正输入端和负输入端；第二输入缓冲器，其读出在第二参考电压和输入数据信号的电压之间的差值，并且放大该读出结果并输出一输出信号，该第二参考电压和输入数据信号分别输 入到第二输入缓冲器的正输入端和负输入端；以及相位检测器，其检测在第一输入缓冲器的输出信号的相位和第二输入缓冲器的输出信号的相位之间的差值，并且输出与检测结果相对应的预定输出信号。

第一参考电压可以高于输入数据信号的中值电压。第二参考电压可以低于输入数据信号的中值电压。

根据另一方面，提供了一种接收输入数据信号的输入接收器，其中该输入接收器包括：第一差分放大器类型输入缓冲器，其读出在第一参考电压和输入数据信号的电压之间的差值以提供第一读出结果并且差分地放大该第一读出结果，并且输出第一输出信号和第一输出信号的第一互补信号作为差分放大结果，该第一参考电压和输入数据信号分别输入到第一差分放大器类型输入缓冲器的正输入端和负输入端；第二差分放大器类型输入缓冲器，其读出在输入数据信号的电压和第二参考电压之间的差值以提供第二读出结果并且差分地放大该第二读出结果，并且输出第二输出信号和第二输出信号的第二互补信号作为差分放大结果，该输入数据信号和第二参考电压分别输入到第二差分放大器类型输入缓冲器的正输入端和负输入端；第一读出放大器类型输入缓冲器，其与时钟信号同步并且由该时钟信号启用或者停用，其读出第一输出信号的电压和第一互补信号的电压之间的差值，并且放大该读出结果并输出一输出信号，该输出信号和互补输出信号分别输入到第一读出放大器类型输入缓冲器的负输入端和正输入端；第二读出放大器类型输入缓冲器，其与时钟信号同步并且由该时钟信号启用或者停用，其读出第二输出信号的电压和第二互补信号的电压之间的差值，并且放大该读出结果并输出一输出信号，该输出信号和互补输出信号分别输入到第二读出放大器类型输入缓冲器的负输入端和正输入端；以及相位检测器，其检测在第一读出放大器类型输入缓冲器的输出信号的相位和第二读出放大器类型输入缓冲器的输出信号的相位之间的差值，并且输出与检测结果相对应的预定输出信号。

第一参考电压可以高于输入数据信号的中值电压。第二参考电压可以低于输入数据信号的中值电压。

根据另一个示范实施例，提供了一种接收输入数据信号的方法，其中该方法包括：分别经由第一输入缓冲器的正输入端和负输入端而接收输入数据信号和高于该输入数据信号的中值电压的第一参考电压，并且通过启用第一输入缓冲器来读出在输入数据信号的电压和第一参考电压之间的差值并且放 大所读出的结果，而输出第一输出信号；分别经由第二输入缓冲器的正输入端和负输入端而接收低于输入数据信号的中值电压的第二参考电压和输入数据信号，并且通过启用第二输入缓冲器来读出在第二参考电压和输入数据信号的电压之间的差值并且放大所读出的结果而输出第二输出信号；以及启用相位检测器来检测在第一输出信号的相位和第二输出信号的相位之间的差值，并且输出与检测结果相对应的预定输出信号。

第一参考电压可以高于输入数据信号的中值电压。第二参考电压可以低于输入数据信号的中值电压。

根据另一个方面，提供了一种接收输入数据信号的方法，其中该方法包括：分别经由第一差分放大器类型输入缓冲器的正输入端和负输入端而接收高于输入数据信号的中值电压的第一参考电压、和输入数据信号，并且启用第一差分放大器类型输入缓冲器来读出在输入数据信号的电压和第一参考电压之间的差值作为第一读出结果并且差分地放大第一读出结果，并且输出第一输出信号和第一输出信号的第一互补信号作为差分放大结果，其中所述第一参考电压高于所述输入数据信号的中值电压；分别经由第二差分放大器类型输入缓冲器的正输入端和负输入端而接收输入数据信号、和低于输入数据信号的中值电压的第二参考电压，并且启用第二差分放大器类型输入缓冲器来读出在第二参考电压和输入数据信号的电压之间的差值作为第二读出结果并且差分地放大第二读出结果，并且输出第二输出信号和第二输出信号的第二互补信号作为差分放大结果，其中第二参考电压低于所述输入数据信号的中值电压；分别经由第一读出放大器类型输入缓冲器的负输入端和正输入端而接收第一输出信号、和第一互补信号，并且通过在时钟信号处于第一逻辑状态期间、启用第一读出放大器类型输入缓冲器来读出第一输出信号和第一互补信号之间的差值作为第三读出结果并且放大该第三读出结果，来输出第三输出信号；分别经由第二读出放大器类型输入缓冲器的负输入端和正输入端而接收第二输出信号、和第二互补信号，并且通过在时钟信号处于第一逻辑状态期间、启用第二读出放大器类型输入缓冲器来读出第二输出信号和第二互补信号之间的差值作为第四读出结果并且放大该第四读出结果，来输出第四输出信号；以及启用相位检测器来检测在第三输出信号的相位和第四输出信号的相位之间的差值，并且输出与检测结果相对应的预定输出信号。

第一参考电压可以高于输入数据信号的中值电压。第二参考电压可以低 于输入数据信号的中值电压。

附图说明

根据以下参考附图对本发明示范实施例的描述，本发明的上述及其他目的、特征和优点将变得更为明显，其中：

图1是说明在使用差分信令方法的半导体器件之间传输的信号的波形的图示；

图2是说明在使用单端信令方法的半导体器件之间传输的信号的波形的图示；

图3是根据示范实施例的双参考输入接收器的框图；

图4是根据示范实施例的图3中的双参考输入接收器的电路图；

图5是说明根据示范实施例、与图4中的双参考输入接收器相关联的信号波形的图示；

图6是说明根据另一示范实施例、与图4中的双参考输入接收器相关联的信号波形的图示；

图7是根据另一示范实施例的双参考输入接收器的框图；

图8是根据示范实施例、图7中的第一差分放大输入缓冲器的电路图；以及

图9是根据示范实施例、图7中的第二差分放大输入缓冲器的电路图。

具体实施方式

现在将参考其中示出了本发明实施例的附图，更充分地描述本发明。在附图中，类似的参考符号代表类似的部件。

图3是根据示范实施例的双参考输入接收器的框图。参见图3，双参考输入接收器包括第一输入缓冲器31、第二输入缓冲器33、和相位检测器35。

第一输入缓冲器31读出在输入数据信号DATA的电压和第一参考电压VREFH之间的差值，放大该读出结果，并且输出输出信号SEL1作为放大结果。这里，输入数据信号DATA与时钟信号CLK同步，并且输入到第一输入缓冲器31的正输入端(+)，而第一参考电压VREFH输入到第一输入缓冲器31的负输入端(-)。如后续描述那样，第一输入缓冲器31由时钟信号CLK启用/停用。第二输入缓冲器33读出在第二参考电压VREFL和输入数据信号 DATA之间的差值，放大该读出结果，并且输出输出信号SEL2作为放大结果。这里，第二参考电压与时钟信号CLK同步，并且输入到第二输入缓冲器33的正输入端(+)，而输入数据信号DATA输入到第二输入缓冲器33的负输入端(-)。同样，第二输入缓冲器33由时钟信号CLK启用/停用。

相位检测器35检测由第一输入缓冲器31输出的输出信号SEL1的相位和由第二输入缓冲器33输出的输出信号SEL2的相位之间的差值，并且输出与检测结果相对应的输出信号DI。

这里，第一参考电压VREFH高于输入数据信号DATA的中值电压，而第二参考电压VREFL低于输入数据信号DATA的中值电压。在半导体器件内部生成的电压或者电源电压VDD可以用作第一参考电压VREFH。在半导体器件内部生成的电压或者地电压VSS可以用作第二参考电压VREFL。

详细而言，第一输入缓冲器31检测输入数据信号DATA的低电平并且将该输入数据信号DATA与第一参考电压VREFH进行比较，这是因为如图5和6所述，当输入数据信号DATA的电压最小时，在第一参考电压VREFH和输入数据信号DATA的电压之间的差值被最大化。

第二输入缓冲器33检测输入数据信号DATA的最高电压并且将该输入数据信号DATA与第二参考电压VREFL进行比较，这是因为如图5和6所述，当输入数据信号DATA的电压最大时，在第二参考电压VREFL和输入数据信号DATA的电压之间的差值被最大化。

图4是根据示范实施例的双参考输入接收器的电路图。参见图4，第一输入缓冲器31被设计为交叉耦接(cross-coupled)读出放大器，并且包括输入接收单元311、读出放大单元313、控制单元315、和反相缓冲器I11。输入接收单元311包括：第一输入晶体管N13，其栅级上施加了输入数据信号DATA；以及第二输入晶体管N14，其栅级上施加了第一参考电压VREFH。第一输入晶体管N13的栅级对应于第一输入缓冲器31的正输入端(+)，而第二输入晶体管N14的栅级对应于第一输入缓冲器31的负输入端(-)。这里，第一和第二输入晶体管N13和N14可以是NMOS晶体管。

读出放大单元313连接在第一输入晶体管N13的第一端和第二输入晶体管N14的第一端之间，读出在第一输入晶体管N13的第一端处的电压和在第二输入晶体管N14的第一端处的电压之间的差值，并且放大该读出结果。读出放大单元313包括两个交叉耦接的PMOS晶体管P12和P13、以及两个交 叉耦接的NMOS晶体管N11和N12。

控制单元315包括：NMOS晶体管N15，其连接在第一和第二输入晶体管N13和N14的共用节点和地VSS之间，并且由时钟信号CLK所控制；PMOS晶体管P14，其连接在电源电压VDD和从中输出内部输出信号V1的节点之间，并且由时钟信号CLK所控制；以及PMOS晶体管P11，其连接在电源电压VDD和从中输出内部输出信号V1的互补信号V1’(以下称为互补内部输出信号)的节点之间，并且由时钟信号CLK所控制。

当时钟信号CLK为逻辑高时，接通NMOS晶体管N15，并且断开PMOS晶体管P14和P11。因此，启用输入接收单元311和读出放大单元313，并且正常地进行操作。当时钟信号CLK为逻辑低时，断开NMOS晶体管N15，并且接通PMOS晶体管P14和P11。因此，停用输入接收单元311和读出放大单元313，因此这些单元不进行操作，在该情况下，在从中输出内部输出信号V1的节点处以及在从中输出互补内部输出信号V1’的节点处的电压与电源电压VDD一样高。

反相缓冲器I11反相内部输出信号V1，缓存该反相结果，并且输出输出信号SEL1作为缓存结果。

第二输入缓冲器33，类似于第一输入缓冲器31，被设计为交叉耦接读出放大器并且包括输入接收单元331、读出放大单元333、控制单元335、和反相缓冲器I31。该输入接收单元331包括：第一输入晶体管N33，其栅极上施加了第二参考电压VREFL；以及第二输入晶体管N34，其栅极上施加了输入数据信号DATA。第一输入晶体管N33的栅级对应于第二输入缓冲器33的正输入端(+)，而且第二输入晶体管N34的栅级对应于第二输入缓冲器33的负输入端(-)。这里，第一和第二输入晶体管N33和N34可以是NMOS晶体管。

读出放大单元333连接在第一输入晶体管N33的第一端和第二输入晶体管N34的第一端之间，读出在第一输入晶体管N33的第一端处的电压和在第二输入晶体管N34的第一端处的电压之间的差值，并且放大该读出结果。读出放大单元333包括两个交叉耦接的PMOS晶体管P32和P33以及两个交叉耦接的NMOS晶体管N31和N32。

控制单元335包括：NMOS晶体管N35，其连接在第一和第二输入晶体管N33和N34的共用节点与地VSS之间，并且由时钟信号CLK所控制；PMOS 晶体管P34，其连接在电源电压VDD和从中输出内部输出信号V2的节点之间，并且由时钟信号CLK所控制；以及PMOS晶体管P31，其连接在电源电压VDD和从中输出内部输出信号V2的互补信号V2’的节点之间，并且由时钟信号CLK所控制。

当时钟信号CLK为逻辑高时，接通NMOS晶体管N35，并且断开PMOS晶体管P34和P31。因此，启用输入接收单元331和读出放大单元333，而且这些单元正常地进行操作。当时钟信号CLK为逻辑低时，断开NMOS晶体管N35，并且接通PMOS晶体管P34和P31。因此，停用输入接收单元331和读出放大单元333，因此这些单元不进行操作，在该情况下，在从中输出内部输出信号V2的节点处以及在从中输出互补内部输出信号V2’的节点处的电压与电源电压VDD一样高。

反相缓冲器I31反相内部输出信号V2，缓存该反相结果，并且输出输出信号SEL2作为缓存结果。

如上所述，除了输入数据信号DATA输入到第二缓存器33的负输入端(-)、即NMOS晶体管N34的栅级，而输入数据信号DATA输入到第一输入缓冲器31的正输入端(+)、即NMOS晶体管N13的栅级；以及第二参考电压VREFL输入到第二输入缓冲器33的正输入端(+)、即NMOS晶体管N33的栅级，而第一参考电压VREFH输入到第一输入缓冲器31的负输入端(-)、即NMOS晶体管N14的栅级之外，第二输入缓冲器33具有与第一输入缓冲器31相同的结构。

相位检测器35包括：第一锁存电路351，其被设计为置位复位(SR)锁存电路，并且锁存由第一输入缓冲器31输出的输出信号SEL1和由第二输入缓冲器33输出的输出信号SEL2；以及第二锁存电路353，其也本被设计为SR锁存电路，并且锁存第一锁存电路351的两个输出信号。第二锁存电路353输出与在输出信号SEL1的相位和输出信号SEL2的相位之间的差值相对应的输出信号DI。第一锁存电路351包括两个NAND(与非)门ND11和ND13，而且第二锁存电路353包括两个NAND门ND31和ND33。

图3和4中将第一和第二输入缓冲器31和33说明为与时钟信号CLK同步并且由时钟信号CLK所控制。然而，应当理解，第一和第二输入缓冲器31和33可以不必与时钟信号同步并且由该时钟信号所控制。此外，在图3和4中说明了第一和第二输入缓冲器31和33作为交叉耦接的读出放大器而 实现，但是第一和第二输入缓冲器31和33可以作为不同于交叉耦接读出放大器的放大器而实现。此外，图3和4中说明了相位检测器35作为SR锁存电路实现，但是相位检测器35可以作为不同于SR锁存电路的电路实现。

图5和6是说明了根据示范实施例、与双参考输入接收器相关联的信号波形的图示。具体而言，图5是说明当第一参考电压VREFH高于输入数据信号DATA的电压、且第二参考电压VREFL低于输入数据信号DATA的电压时，根据示范实施例、与图4中的双参考输入接收器相关联的信号波形的图示。图6是说明当第一参考电压VREFH高于输入数据信号DATA的中值电压但是低于输入数据信号DATA的最高电压、而且第二参考电压VREFL低于输入数据信号DATA的中值电压但是高于输入数据信号DATA的最低电压时，根据另一示范实施例、与图4中的双参考输入接收器相关联的信号波形的图示。

现在将参考图5描述根据示范实施例的图4中的双参考输入接收器的操作，以及根据示范实施例的接收输入数据信号的方法。由图4中的双参考输入接收器执行根据示范实施例、接收输入数据信号的方法。

参见图4和5，当时钟信号CLK为逻辑低时，第一输入缓冲器31中的内部输出信号V1和互补内部输出信号V1’的电压变为与电源电压VDD一样高，而第二输入缓冲器33中的内部输出信号V2和互补内部输出信号V2’的电压变为与电源电压VDD一样高。

当将输入数据信号DATA输入到双参考输入接收器中时，在时钟信号CLK为逻辑高的时间周期内，第一输入缓冲器31读出在第一参考电压VREFH和输入数据信号DATA的电压之间的差值，并且放大所读出的结果。此外，在时钟信号CLK为逻辑高的时间周期中，第二输入缓冲器33读出在第二参考电压VREFL和输入数据信号DATA的电压之间的差值，并且放大所读出的结果。

当在时钟信号CLK为逻辑高的时间周期中，特别是在时间周期P1中检测到输入数据信号DATA的最低电压时，在输入数据信号DATA和第一参考电压VREFH之间的差值被最大化了，而且在输入数据信号DATA和第二参考电压VREFL之间的差值被最小化了。因此，第一输入缓冲器31以高速发展输入数据信号DATA，而第二输入缓冲器33以低速发展输入数据信号DATA。

因此，第一输入缓冲器31中的内部输出信号V1的电压在第二输入缓冲器33中的内部输出信号V2之前达到预定的中值电平。因此，由第二输入缓冲器33输出的输出信号SEL2在由第一输入缓冲器31输出的输出信号SEL1变为逻辑高之后的预定时间量T变为逻辑高。用这样的方式，第一和第二输入缓冲器31和33将预定的电压差转换为时间差(即，T)。

如果输出信号SEL1在输出信号SEL2之前变为逻辑高，则当输出信号SEL1为逻辑高时，由相位检测器35输出的输出信号DI变为逻辑高。

当在时钟信号CLK为逻辑高的时间周期中，特别是在时间周期P2中检测到输入数据信号DATA的最高电压时，在输入数据信号DATA的电压和第一参考电压VREFH之间的差值被最小化了，而且在输入数据信号DATA和第二参考电压VREFL之间的差值被最大化了。因此，第一输入缓冲器31以低速发展输入数据信号DATA，而第二输入缓冲器33以高速发展输入数据信号DATA。

因此，第一输入缓冲器31中的内部输出信号V1的电压在第二输入缓冲器33中的内部输出信号V2达到预定的中值电平之后的预定时间量T达到预定的中值电平。因此，由第一输入缓冲器31输出的输出信号SEL1在由第二输入缓冲器33输出的输出信号SEL2变为逻辑高之后的预定时间量T变为逻辑高。

如果输出信号SEL2在输出信号SEL1之前变为逻辑高，则当输出信号SEL2为逻辑高时，由相位检测器35输出的输出信号DI变为逻辑低。

如果由相位检测器35输出的输出信号DI为逻辑高，则半导体器件中的内部电路可以确定输入数据信号DATA具有低电平。另一方面，如果由相位检测器35输出的输出信号DI为逻辑低，则半导体器件中的内部电路可以确定输入数据信号DATA具有高电平。

如图6所述，当第一参考电压VREFH高于输入数据信号DATA的中值电压但是低于输入数据信号DATA的最高电压，而且第二参考电压VREFL低于输入数据信号DATA的中值电压但是高于输入数据信号DATA的最低电压时，根据示范实施例的双参考输入接收器几乎以与上面参考图5所述相同的方式进行操作。

参见图6，在时间周期P1中，第二参考电压VREFL高于输入数据信号DATA的最低电压，因此，第二输入缓冲器33中的互补内部输出信号V2’具 有最低的电压。

第二输入缓冲器33发展输入数据信号DATA的速度与第一输入缓冲器31发展输入数据信号DATA的速度一样高，因此，第一输入缓冲器31中的内部输出信号V1和互补内部输出信号V2’的电压几乎同时到达预定中值电平。在时间周期P1中，由第一输入缓冲器31输出的输出信号SEL1变为逻辑高，而且由第二输入缓冲器33输出的输出信号SEL2保持为逻辑低。当输出信号SEL1变为逻辑高时，由相位检测器35输出的输出信号DI变为逻辑高。

在时间周期P2中，第一参考电压VREFH低于输入数据信号DATA的最高电压，因此，互补内部输出信号V1’具有低电平。

第一输入缓冲器31发展输入数据信号DATA的速度与第二输入缓冲器33发展输入数据信号DATA的速度一样高，因此，第二输入缓冲器33中的内部输出信号V2和互补内部输出信号V1’的电压几乎同时到达预定中值电平。在时间周期P2中，由第二输入缓冲器33输出的输出信号SEL2变为逻辑高，而且由第一输入缓冲器31输出的输出信号SEL1保持为逻辑低。当输出信号SEL2变为逻辑高时，由相位检测器35输出的输出信号DI变为逻辑低。

图7是根据本发明另一示范实施例的双参考输入接收器的框图。参见图7，双参考输入接收器包括第一差分放大器类型输入缓冲器71、第二差分放大器类型输入缓冲器73、第一读出放大器类型输入缓冲器75、第二读出放大器类型输入缓冲器77、以及相位检测器79。

第一差分放大器类型输入缓冲器71读出在第一参考电压VREFH和输入数据信号的电压之间的差值，差分放大该读出结果，并且输出输出信号OUTH和互补输出信号OUTHB作为差分放大结果。这里，第一参考电压输入到第一差分放大器类型输入缓冲器71的正输入端(+)，而输入数据信号DATA输入到第一差分放大器类型输入缓冲器71的负输入端(-)。第二差分放大器类型输入缓冲器73读出在第二参考电压VREFL和输入数据信号DATA的电压之间的差值，差分放大该读出结果，并且输出输出信号OUTL和互补输出信号OUTLB作为差分放大结果。这里，输入数据信号DATA输入到第二差分放大器类型输入缓冲器73的正输入端(+)，而第二参考电压VREFL输入到第二差分放大器类型输入缓冲器73的负输入端(-)。

第一读出放大器类型输入缓冲器75与时钟信号CLK同步并且由该时钟信号CLK启用或者停用，其读出在由第一差分放大器类型输入缓冲器71输出的输出信号OUTH和互补输出信号OUTHB的电压之间的差值，放大所读出的结果，并且输出输出信号SEL1作为放大结果。这里，输出信号OUTH输入到第一读出放大器类型输入缓冲器75的负输入端(-)，而互补输出信号OUTHB输入到第一读出放大器类型输入缓冲器75的正输入端(+)。第二读出放大器类型输入缓冲器77与时钟信号同步并且由该时钟信号启用或者停用，其读出在由第二差分放大器类型输入缓冲器73输出的输出信号OUTL和互补输出信号OUTLB的电压之间的差值，放大所读出的结果，并且输出输出信号SEL2作为放大结果。这里，输出信号OUTL输入到第二读出放大器类型输入缓冲器77的负输入端，而互补输出信号OUTLB输入到第二读出放大器类型输入缓冲器77的正输入端。

第一读出放大器类型输入缓冲器75具有与图3或4中的第一输入缓冲器31相同的结构，而且第二读出放大器类型输入缓冲器77具有与图3或4中的第二输入缓冲器33相同的结构。由第一差分放大器类型输入缓冲器71输出的输出信号OUTH输入到对应于图4中的输入接收单元311的第二输入晶体管N14的栅级的、第一读出放大器类型输入缓冲器75的负输入端(-)，而由第一差分放大器类型输入缓冲器71输出的互补输出信号OUTHB输入到对应于图4中的输入接收单元311的第一输入晶体管N13的栅级的、第一读出放大器类型输入缓冲器75的正输入端(+)。

由第二差分放大器类型输入缓冲器73输出的输出信号OUTL输入到对应于图4中的输入接收单元331的第二输入晶体管N34的栅级的、第二读出放大器类型输入缓冲器77的负输入端(-)，而且由第二差分放大器类型输入缓冲器73输出的互补输出信号OUTLB输入到对应于图4中的输入接收单元331的第一输入晶体管N33的栅级的、第二读出放大器类型输入缓冲器77的正输入端(+)。

第一差分放大器类型输入缓冲器71和第一读出放大器类型输入缓冲器75用于检测输入数据信号DATA的低电平，而第二差分放大器类型输入缓冲器73和第二读出放大器类型输入缓冲器77用于检测输入数据信号DATA的高电平。

相位检测器79检测在由第一读出放大器类型输入缓冲器75输出的输出 信号SEL1的相位和由第二读出放大器类型输入缓冲器77输出的输出信号SEL2的相位之间的差值，并且输出与检测结果相对应的输出信号DI。相位检测器79具有与图3或者4中的相位检测器35相同的结构。

图8是根据示范实施例、图7中的第一差分放大器类型输入缓冲器71的电路图，而图9是根据示范实施例、图7中的第二差分放大器类型输入缓冲器73的电路图。

参见图8，第一差分放大器类型输入缓冲器71包括典型的差分放大器，并且包括两个负载电阻器R81和R82、两个输入晶体管N81和N82、以及偏置晶体管N83。第一参考电压VREFH施加到输入晶体管N81的栅级，而输入数据信号DATA施加到输入晶体管N82的栅级。输入晶体管N81的栅级对应于第一差分放大器类型输入缓冲器71的正输入端(+)，而输入晶体管N82的栅级对应于第一差分放大器类型输入缓冲器71的负输入端(-)。用于控制偏置晶体管N83的导通和断开的偏压VBIAS施加到偏置晶体管N83的栅级。输出信号OUTH从在负载电阻器R82和输入晶体管N82之间的连接节点输出，而互补输出信号OUTHB从在负载电阻器R81和输入晶体管N81之间的连接节点输出。这里，输入晶体管N81和N82以及偏置晶体管N83可以是NMOS晶体管。

参见图9，第二差分放大器类型输入缓冲器73包括典型的差分放大器，并且包括两个负载电阻器R91和R92、两个输入晶体管N91和N92、以及偏置晶体管N93。输入数据信号DATA施加到输入晶体管N91的栅级，而第二参考电压VREFL施加到输入晶体管N92的栅级。输入晶体管N91的栅级对应于第二差分放大器类型输入缓冲器73的正输入端(+)，而输入晶体管N92的栅级对应于第二差分放大器类型输入缓冲器73的负输入端(-)。用于控制偏置晶体管N93的导通或断开的偏压VBIAS施加到偏置晶体管N93的栅级。输出信号OUTL从在负载电阻器R92和输入晶体管N92之间的连接节点输出，而互补输出信号OUTLB从在负载电阻器R91和输入晶体管N91之间的连接节点输出。这里，输入晶体管N91和N92以及偏置晶体管N93可以是NMOS晶体管。第一或者第二差分放大器类型输入缓冲器71和73的操作应当是可理解的，因此为了简洁起见省略了其详细说明。

图7中的双参考输入接收器的操作与图3中的双参考输入接收器的操作几乎相同，而且由图7中的双参考输入接收器执行的接收输入数据信号的方 法与由图3中的双参考输入接收器执行的接收输入数据信号的方法几乎相同。因此，为了简洁起见，将省略对图7的双参考输入接收器的操作以及由图7的双参考输入接收器执行的接收输入数据信号的方法的详细说明。

图7中说明了第一和第二读出放大器类型输入缓冲器75和77与时钟信号CLK同步并且由该时钟信号CLK控制，但是这些缓冲器可以不必与时钟信号CLK同步或者由该时钟信号CLK所控制。此外，图7中说明了根据本发明示范实施例的双参考输入接收器包括第一和第二读出放大器类型输入缓冲器75和77，但是该双参考输入接收器可以包括不同于读出放大器的各种类型放大器。

此外，应当理解，图7中的第一差分放大器类型输入缓冲器71可以不必具有图8所述的结构，而第二差分放大器类型输入缓冲器73可以不必具有图9所述的结构。此外，相位检测器79，如同图3中的相位检测器35那样，可以实现为SR锁存电路。然而，相位检测器79可以实现为不同于SR锁存电路的电路。

在根据示范实施例的双参考输入接收器以及根据示范实施例的接收输入数据信号的方法中，使用了从外源施加的单个数据信号DATA，因此，仅仅需要一个用于接收数据信号DATA的管脚。因此，有可能提供与单端信令方法相同的优点，即减少所需要的管脚总数。如上所述，在根据示范实施例的双参考输入接收器以及根据示范实施例的接收输入数据信号的方法中，使用了两个参考电压，即第一参考电压和低于第一参考电压的第二参考电压。因此，有可能提供与差分信令方法相同的优点，即提供宽的输入数据眼。

如上所述，有可能提供与单端信令方法相同的优点，即减少所需要的管脚总数。此外，有可能提供与差分信令方法相同的优点，即提供宽的输入数据眼。

虽然已经参考本发明的示范实施例特别示出和描述了本发明，但是本领域的技术人员应当理解：可以在其中进行各种形式和细节改变而没有背离由权利要求所定义的本发明的精神和范围。

Claims (38)

1.一种接收输入数据信号的输入接收器，该输入接收器包含：

第一输入缓冲器，其与时钟信号同步并且由该时钟信号启用，其读出在输入数据信号的电压和第一参考电压之间的差值以提供第一读出结果，并且放大该第一读出结果并输出一输出信号，该输入数据信号和第一参考电压分别输入到第一输入缓冲器的正输入端和负输入端；

第二输入缓冲器，其与时钟信号同步并且由该时钟信号启用，其读出在第二参考电压和输入数据信号的电压之间的差值以提供第二读出结果，并且放大该第二读出结果并输出一输出信号，该第二参考电压和输入数据信号分别输入到第二输入缓冲器的正输入端和负输入端；以及

相位检测器，其检测在第一输入缓冲器的输出信号的相位和第二输入缓冲器的输出信号的相位之间的差值，并且输出与检测结果相对应的检测输出信号。

2.如权利要求1所述的输入接收器，其中，第一参考电压高于所述输入数据信号的中值电压。

3.如权利要求1所述的输入接收器，其中，第二参考电压低于所述输入数据信号的中值电压。

4.如权利要求2所述的输入接收器，其中，所述第一参考电压是电源电压。

5.如权利要求3所述的输入接收器，其中，所述第二参考电压为地。

6.如权利要求1所述的输入接收器，其中，第一和第二输入缓冲器中的每一个包含交叉耦接的读出放大器。

7.如权利要求1所述的输入接收器，其中第一输入缓冲器包含：

输入接收单元，其包含栅级上施加了所述输入数据信号的第一输入晶体管，以及栅级上施加了所述第一参考电压的第二输入晶体管；

读出放大单元，其连接到第一输入晶体管的第一端和第二输入晶体管的第一端，读出在第一输入晶体管的第一端处的电压和在第二输入晶体管的第一端处的电压之间的差值作为第一读出结果，并且放大该第一读出结果；以及

控制单元，其响应于所述时钟信号而启用所述输入接收单元和读出放大单元，

其中所述第一输入晶体管的栅级是第一输入缓冲器的正输入端，而所述第二输入晶体管的栅级是第一输入缓冲器的负输入端。

8.如权利要求1所述的输入接收器，其中第二输入缓冲器包含：

输入接收单元，其包含栅级上施加了第二参考电压的第一输入晶体管，以及栅级上施加了所述输入数据信号的第二输入晶体管；

读出放大单元，其连接到第一输入晶体管的第一端和第二输入晶体管的第一端，读出在第一输入晶体管的第一端处的电压和在第二输入晶体管的第一端处的电压之间的差值作为第二读出结果，并且放大该第二读出结果；以及

控制单元，其响应于所述时钟信号而启用所述输入接收单元和读出放大单元，

其中所述第一输入晶体管的栅级是第二输入缓冲器的正输入端，而所述第二输入晶体管的栅级是第二输入缓冲器的负输入端。

9.一种接收输入数据信号的输入接收器，该输入接收器包含：

第一输入缓冲器，其读出在输入数据信号的电压和第一参考电压之间的差值以提供第一读出结果，并且放大该第一读出结果并输出一输出信号，该输入数据信号和第一参考电压分别输入到该第一输入缓冲器的正输入端和负输入端；

第二输入缓冲器，其读出在第二参考电压和输入数据信号的电压之间的差值以提供第二读出结果，并且放大该第二读出结果并输出一输出信号，该第二参考电压和该输入数据信号分别输入到该第二输入缓冲器的正输入端和负输入端；以及

相位检测器，其检测在所述第一输入缓冲器的输出信号的相位和所述第二输入缓冲器的输出信号的相位之间的差值，并且输出与检测结果相对应的检测输出信号。

10.如权利要求9所述的输入接收器，其中，所述第一参考电压高于所述输入数据信号的中值电压。

11.如权利要求9所述的输入接收器，其中，第二参考电压低于所述输入数据信号的中值电压。

12.如权利要求10所述的输入接收器，其中，所述第一参考电压是电源电压。

13.如权利要求11所述的输入接收器，其中，所述第二参考电压为地。

14.如权利要求9所述的输入接收器，其中，所述第一和第二输入缓冲器中的每一个包含交叉耦接的读出放大器。

15.如权利要求9所述的输入接收器，其中所述第一输入缓冲器包含：

输入接收单元，其包含栅级上施加了所述输入数据信号的第一输入晶体管，以及栅级上施加了所述第一参考电压的第二输入晶体管；以及

读出放大单元，其连接到所述第一输入晶体管的第一端和所述第二输入晶体管的第一端，读出在所述第一输入晶体管的第一端处的电压和在所述第二输入晶体管的第一端处的电压之间的差值作为第一读出结果，并且放大该第一读出结果，

其中所述第一输入晶体管的栅级是所述第一输入缓冲器的正输入端，而所述第二输入晶体管的栅级是所述第一输入缓冲器的负输入端。

16.如权利要求15所述的输入接收器，其中，第一输入缓冲器还包含：控制单元，其响应于时钟信号而启用所述输入接收单元和读出放大单元。

17.如权利要求9所述的输入接收器，其中所述第二输入缓冲器包含：

输入接收单元，其包含栅级上施加了所述第二参考电压的第一输入晶体管，以及栅级上施加了所述输入数据信号的第二输入晶体管；以及

读出放大单元，其连接到所述第一输入晶体管的第一端和所述第二输入晶体管的第一端，读出在所述第一输入晶体管的第一端处的电压和在所述第二输入晶体管的第一端处的电压之间的差值以提供第二读出结果，并且放大该第二读出结果，

其中所述第一输入晶体管的栅级是所述第二输入缓冲器的正输入端，而所述第二输入晶体管的栅级是所述第二输入缓冲器的负输入端。

18.如权利要求17所述的输入接收器，其中，所述第二输入缓冲器还包含：控制单元，其响应于时钟信号而启用所述输入接收单元和读出放大单元。

19.一种接收输入数据信号的输入接收器，该输入接收器包含：

第一差分放大器类型输入缓冲器，其读出在第一参考电压和输入数据信号的电压之间的差值以提供第一读出结果并且差分地放大该第一读出结果，并且输出第一输出信号和第一输出信号的第一互补信号作为差分放大结果，该第一参考电压和输入数据信号分别输入到该第一差分放大器类型输入缓冲器的正输入端和负输入端；

第二差分放大器类型输入缓冲器，其读出在输入数据信号的电压和第二参考电压之间的差值以提供第二读出结果并且差分地放大该第二读出结果，并且输出第二输出信号和第二输出信号的第二互补信号作为差分放大结果，该输入数据信号和第二参考电压分别输入到该第二差分放大器类型输入缓冲器的正输入端和负输入端；

第一读出放大器类型输入缓冲器，其与时钟信号同步并且由该时钟信号启用，其读出第一输出信号的电压和第一互补信号的电压之间的差值以提供第三读出结果，并且放大该第三读出结果并输出一输出信号，该第一输出信号和第一互补信号分别输入到第一读出放大器类型输入缓冲器的负输入端和正输入端；

第二读出放大器类型输入缓冲器，其与时钟信号同步而且由该时钟信号启用，其读出第二输出信号的电压和第二互补信号的电压之间的差值以提供第四读出结果，并放大该第四读出结果并输出一输出信号，该第二输出信号和第二互补信号分别输入到所述第二读出放大器类型输入缓冲器的负输入端和正输入端；以及

相位检测器，其检测在所述第一读出放大器类型输入缓冲器的输出信号的相位和所述第二读出放大器类型输入缓冲器的输出信号的相位之间的差值，并且输出与检测结果相对应的检测输出信号。

20.如权利要求19所述的输入接收器，其中，所述第一参考电压高于所述输入数据信号的中值电压。

21.如权利要求19所述的输入接收器，其中，第二参考电压低于所述输入数据信号的中值电压。

22.如权利要求20所述的输入接收器，其中，所述第一参考电压是电源电压。

23.如权利要求21所述的输入接收器，其中，所述第二参考电压为地。

24.如权利要求19所述的输入接收器，其中，所述第一和第二读出放大器类型输入缓冲器中的每一个包含交叉耦接的读出放大器。

25.如权利要求19所述的输入接收器，其中所述第一读出放大器类型输入缓冲器包含：

输入接收单元，其包含其栅极上施加了所述第一差分放大器类型输入缓冲器的第一互补信号的第一输入晶体管，以及其栅极上施加了所述第一差分放大器类型输入缓冲器的第一输出信号的第二输入晶体管；

读出放大单元，其连接到所述第一输入晶体管的第一端和所述第二输入晶体管的第一端，读出在所述第一输入晶体管的第一端处的电压和在所述第二输入晶体管的第一端处的电压之间的差值作为第三读出结果，并且放大该第三读出结果；以及

控制单元，其响应于所述时钟信号而启用所述输入接收单元和读出放大单元，

其中所述第一输入晶体管的栅级是所述第一读出放大器类型输入缓冲器的正输入端，而所述第二输入晶体管的栅级是所述第一读出放大器类型输入缓冲器的负输入端。

26.如权利要求19所述的输入接收器，其中，所述第二读出放大器类型输入缓冲器包含：

输入接收单元，其包含其栅极上施加了所述第二差分放大器类型输入缓冲器的第二互补信号的第一输入晶体管，以及其栅极上施加了所述第二差分放大器类型输入缓冲器的第二输出信号的第二输入晶体管；

读出放大单元，其连接到所述第一输入晶体管的第一端和所述第二输入晶体管的第一端，读出在所述第一输入晶体管的第一端处的电压和在所述第二输入晶体管的第一端处的电压之间的差值作为第四读出结果，并且放大该第四读出结果；以及

控制单元，其响应于所述时钟信号而启用所述输入接收单元和读出放大单元，

其中所述第一输入晶体管的栅级是所述第二读出放大器类型输入缓冲器的正输入端，而所述第二输入晶体管的栅级是所述第二读出放大器输入缓冲器的负输入端。

27.一种接收输入数据信号的方法，包含：

分别经由第一输入缓冲器的正输入端和负输入端接收输入数据信号和第一参考电压，并且通过在时钟信号处于第一逻辑状态的同时启用第一输入缓冲器来读出在输入数据信号的电压和第一参考电压之间的差值作为第一读出结果并且放大该第一读出结果，来输出第一输出信号，其中所述第一参考电压高于所述输入数据信号的中值电压；

分别经由第二输入缓冲器的正输入端和负输入端接收第二参考电压和输入数据信号，并且通过在时钟信号处于第一逻辑状态的同时启用第二输入缓冲器来读出在第二参考电压和输入数据信号的电压之间的差值作为第二读出结果并且放大该第二读出结果，来输出第二输出信号，其中所述第二参考电压低于所述输入数据信号的中值电压；以及

启用相位检测器来检测在所述第一输出信号的相位和所述第二输出信号的相位之间的差值，并且输出与检测结果相对应的检测输出信号。

28.如权利要求27所述的方法，其中，所述第一参考电压是电源电压。

29.如权利要求27所述的方法，其中，所述第二参考电压为地。

30.如权利要求27所述的方法，其中，所述第一和第二输入缓冲器中的每一个包含交叉耦接的读出放大器。

31.一种接收输入数据信号的方法，包含：

分别经由第一输入缓冲器的正输入端和负输入端接收输入数据信号和第一参考电压，并且通过启用第一输入缓冲器来读出在输入数据信号的电压和第一参考电压之间的差值作为第一读出结果并且放大该第一读出结果，来输出第一输出信号，其中所述第一参考电压高于所述输入数据信号的中值电压；

分别经由第二输入缓冲器的正输入端和负输入端接收第二参考电压和输入数据信号，并且通过启用第二输入缓冲器来读出在第二参考电压和输入数据信号的电压之间的差值作为第二读出结果并且放大该第二读出结果，来输出第二输出信号，其中所述第二参考电压低于所述输入数据信号的中值电压；以及

启用相位检测器来检测在所述第一输出信号的相位和所述第二输出信号的相位之间的差值，并且输出与检测结果相对应的检测输出信号。

32.如权利要求31所述的方法，其中，所述第一参考电压是电源电压。

33.如权利要求31所述的方法，其中，所述第二参考电压为地。

34.如权利要求31所述的方法，其中，所述第一和第二输入缓冲器中的每一个包含交叉耦接的读出放大器。

35.一种接收输入数据信号的方法，包含：

分别经由第一差分放大器类型输入缓冲器的正输入端和负输入端接收第一参考电压和输入数据信号，并启用该第一差分放大器类型输入缓冲器来读出在该输入数据信号的电压和该第一参考电压之间的差值作为第一读出结果，并且差分地放大该第一读出结果并且输出第一输出信号和第一输出信号的第一互补信号作为差分放大结果，其中所述第一参考电压高于所述输入数据信号的中值电压；

分别经由第二差分放大器类型输入缓冲器的正输入端和负输入端接收输入数据信号和第二参考电压，并且启用该第二差分放大器类型输入缓冲器来读出在第二参考电压和输入数据信号的电压之间的差值作为第二读出结果，并且差分地放大该第二读出结果并且输出第二输出信号和第二输出信号的第二互补信号作为差分放大结果，其中第二参考电压低于所述输入数据信号的中值电压；

分别经由第一读出放大器类型输入缓冲器的负输入端和正输入端接收第一输出信号和第一互补信号，并且通过在时钟信号处于第一逻辑状态期间、启用第一读出放大器类型输入缓冲器来读出第一输出信号和第一互补信号之间的差值作为第三读出结果并且放大该第三读出结果，来输出第三输出信号；

分别经由第二读出放大器类型输入缓冲器的负输入端和正输入端接收第二输出信号和第二互补信号，并且通过在时钟信号处于第一逻辑状态期间、启用第二读出放大器类型输入缓冲器来读出第二输出信号和第二互补信号之间的差值作为第四读出结果并且放大该第四读出结果，来输出第四输出信号；以及

启用相位检测器来检测在所述第三输出信号的相位和所述第四输出信号的相位之间的差值，并且输出与检测结果相对应的检测输出信号。

36.如权利要求35所述的方法，其中，所述第一参考电压是电源电压。

37.如权利要求35所述的方法，其中，所述第二参考电压为地。

38.如权利要求35所述的方法，其中，所述第一和第二读出放大器类型输入缓冲器中的每一个包含交叉耦接的读出放大器。

Images