JPH05102790A - 電流合成回路 - Google Patents
電流合成回路Info
- Publication number
- JPH05102790A JPH05102790A JP15318391A JP15318391A JPH05102790A JP H05102790 A JPH05102790 A JP H05102790A JP 15318391 A JP15318391 A JP 15318391A JP 15318391 A JP15318391 A JP 15318391A JP H05102790 A JPH05102790 A JP H05102790A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- signal
- current
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 異なる位相の電流の合成比を制御して、所望
の位相の信号を出力する電流合成回路に関し、入力イン
ピーダンスを大きくして縦続接続を可能とすることを目
的とする。 【構成】 第１と第２との差動増幅器１，２にそれぞれ
異なる位相の信号を入力し、第１，第２の差動増幅器
１，２に流れる電流比を、定電流回路４を接続した第３
の差動増幅器３に制御信号を加えることにより制御し、
第１，第２の差動増幅器１，２に流れる電流を合成して
所望の位相の信号を出力し、第１，第２の差動増幅器
１，２の入力段にエミッタフォロア回路４を接続して入
力インピーダンスを大きくし、容量結合回路５を接続し
て前段の直流レベルの影響を除いた構成とする。
の位相の信号を出力する電流合成回路に関し、入力イン
ピーダンスを大きくして縦続接続を可能とすることを目
的とする。 【構成】 第１と第２との差動増幅器１，２にそれぞれ
異なる位相の信号を入力し、第１，第２の差動増幅器
１，２に流れる電流比を、定電流回路４を接続した第３
の差動増幅器３に制御信号を加えることにより制御し、
第１，第２の差動増幅器１，２に流れる電流を合成して
所望の位相の信号を出力し、第１，第２の差動増幅器
１，２の入力段にエミッタフォロア回路４を接続して入
力インピーダンスを大きくし、容量結合回路５を接続し
て前段の直流レベルの影響を除いた構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、異なる位相の電流を合
成して所望の位相の信号を出力する為の電流合成回路に
関する。データの中継伝送システムに於いては、伝送路
の所定距離毎に再生中継器が設けられ、各再生中継器は
受信データからクロック信号を抽出再生し、そのクロッ
ク信号のタイミングに於いて受信データの“１”，
“０”を識別し、その識別データを伝送路に送出するも
のである。その場合にクロック信号の位相を微調整し
て、データの識別タイミングを最適化することが必要で
ある。その為に種々の位相調整手段が提案されている。
成して所望の位相の信号を出力する為の電流合成回路に
関する。データの中継伝送システムに於いては、伝送路
の所定距離毎に再生中継器が設けられ、各再生中継器は
受信データからクロック信号を抽出再生し、そのクロッ
ク信号のタイミングに於いて受信データの“１”，
“０”を識別し、その識別データを伝送路に送出するも
のである。その場合にクロック信号の位相を微調整し
て、データの識別タイミングを最適化することが必要で
ある。その為に種々の位相調整手段が提案されている。
【０００２】
【従来の技術】再生中継器は、例えば、図３に示すよう
に、等化増幅回路３１と、タイミング抽出回路３２と、
位相調整部３３と、識別回路３４と、再生回路３５とか
ら構成され、入力端子３０に伝送データが入力されて、
等化増幅回路３１により波形歪等についての等化増幅が
行われ、タイミング抽出回路３２によりクロック信号成
分が抽出され、そのクロック信号は位相調整部３３によ
り位相が微調整されて識別回路３４に識別タイミング信
号として加えられる。この識別タイミング信号により等
化増幅されたデータの“１”，“０”の識別が行われ、
再生回路３５により所望のレベルに増幅されて、出力端
子３６から伝送路に送出される。
に、等化増幅回路３１と、タイミング抽出回路３２と、
位相調整部３３と、識別回路３４と、再生回路３５とか
ら構成され、入力端子３０に伝送データが入力されて、
等化増幅回路３１により波形歪等についての等化増幅が
行われ、タイミング抽出回路３２によりクロック信号成
分が抽出され、そのクロック信号は位相調整部３３によ
り位相が微調整されて識別回路３４に識別タイミング信
号として加えられる。この識別タイミング信号により等
化増幅されたデータの“１”，“０”の識別が行われ、
再生回路３５により所望のレベルに増幅されて、出力端
子３６から伝送路に送出される。
【０００３】位相調整部３３の最も原理的なものは、同
軸ケーブル等を遅延線として用い、その長さを調整する
ものである。しかし、作業性が悪く且つ高速クロック信
号については位相の微調整の精度が低い欠点がある。そ
こで、再生したクロック信号を異なる位相のクロック信
号に分離し、ベクトル合成により所望の位相のクロック
信号を得る電流合成回路を用いた位相調整部３３が提案
されている。
軸ケーブル等を遅延線として用い、その長さを調整する
ものである。しかし、作業性が悪く且つ高速クロック信
号については位相の微調整の精度が低い欠点がある。そ
こで、再生したクロック信号を異なる位相のクロック信
号に分離し、ベクトル合成により所望の位相のクロック
信号を得る電流合成回路を用いた位相調整部３３が提案
されている。
【０００４】図４は先に提案された電流合成回路を用い
た位相調整部のブロック図であり、４１は入力クロック
信号Ｓｉｎを０°と９０°との位相のクロック信号に分
離する移相器、４２，４３は入力クロック信号の位相の
クロック信号と、それを反転して１８０°位相差とした
クロック信号とを分配出力する第１，第２の分配器、４
４，４５は第１段の電流合成回路、４６，４７は第（ｎ
−１）段の電流合成回路、４８は第ｎ段の電流合成回路
である。
た位相調整部のブロック図であり、４１は入力クロック
信号Ｓｉｎを０°と９０°との位相のクロック信号に分
離する移相器、４２，４３は入力クロック信号の位相の
クロック信号と、それを反転して１８０°位相差とした
クロック信号とを分配出力する第１，第２の分配器、４
４，４５は第１段の電流合成回路、４６，４７は第（ｎ
−１）段の電流合成回路、４８は第ｎ段の電流合成回路
である。
【０００５】第１段の一方の電流合成回路４４に、第１
の分配器４２からの０°位相のクロック信号と第２の分
配器４３からの９０°位相のクロック信号とが入力さ
れ、制御信号に従った電流合成により０°〜９０°の位
相に調整されたクロック信号と、その逆相のクロック信
号とが出力される。又第１段の他方の電流合成回路４５
に、第１の分配器４２からの１８０°位相のクロック信
号と第２の分配器４３からの９０°位相のクロック信号
とが入力され、制御信号に従った電流合成により９０°
〜１８０°の位相に調整されたクロック信号と、その逆
相のクロック信号とが出力される。
の分配器４２からの０°位相のクロック信号と第２の分
配器４３からの９０°位相のクロック信号とが入力さ
れ、制御信号に従った電流合成により０°〜９０°の位
相に調整されたクロック信号と、その逆相のクロック信
号とが出力される。又第１段の他方の電流合成回路４５
に、第１の分配器４２からの１８０°位相のクロック信
号と第２の分配器４３からの９０°位相のクロック信号
とが入力され、制御信号に従った電流合成により９０°
〜１８０°の位相に調整されたクロック信号と、その逆
相のクロック信号とが出力される。
【０００６】第２段の一方の電流合成回路（図示せず）
には、第１段の一方の電流合成回路４４からの０°〜９
０°位相のクロック信号と、他方の電流合成回路４５か
らの９０°〜１８０°位相のクロック信号とが入力さ
れ、制御信号に従った電流合成により０°〜１８０°の
位相に調整されたクロック信号とその逆相のクロック信
号とが出力され、第２段の他方の電流合成回路（図示せ
ず）には、第１段の一方の電流合成回路４４からの１８
０°〜２７０°位相のクロック信号と、他方の電流合成
回路４５からの９０°〜１８０°位相のクロック信号と
が入力され、制御信号に従った電流合成により９０°〜
２７０°の位相に調整されたクロック信号とその逆相の
クロック信号とが出力される。
には、第１段の一方の電流合成回路４４からの０°〜９
０°位相のクロック信号と、他方の電流合成回路４５か
らの９０°〜１８０°位相のクロック信号とが入力さ
れ、制御信号に従った電流合成により０°〜１８０°の
位相に調整されたクロック信号とその逆相のクロック信
号とが出力され、第２段の他方の電流合成回路（図示せ
ず）には、第１段の一方の電流合成回路４４からの１８
０°〜２７０°位相のクロック信号と、他方の電流合成
回路４５からの９０°〜１８０°位相のクロック信号と
が入力され、制御信号に従った電流合成により９０°〜
２７０°の位相に調整されたクロック信号とその逆相の
クロック信号とが出力される。
【０００７】最終段の電流合成回路４８は、その前段の
一方の電流合成回路４６からの０°〜９０×（ｎ−１）
°の位相に調整されたクロック信号と、他方の電流合成
回路４７からの９０°〜９０×ｎ°の位相に調整された
クロック信号とが入力され、制御信号に従った電流合成
により０°〜９０×ｎ°の位相に調整された出力クロッ
ク信号Ｓｏｕｔとなる。なお、制御信号は各段の電流合
成回路に共通的に加えられるものであり、又ｎは電流合
成回路の段数を示す。従って、４段構成とすることによ
り、０°〜３６０°の位相に調整することができる。
一方の電流合成回路４６からの０°〜９０×（ｎ−１）
°の位相に調整されたクロック信号と、他方の電流合成
回路４７からの９０°〜９０×ｎ°の位相に調整された
クロック信号とが入力され、制御信号に従った電流合成
により０°〜９０×ｎ°の位相に調整された出力クロッ
ク信号Ｓｏｕｔとなる。なお、制御信号は各段の電流合
成回路に共通的に加えられるものであり、又ｎは電流合
成回路の段数を示す。従って、４段構成とすることによ
り、０°〜３６０°の位相に調整することができる。
【０００８】図５は、前述の電流合成回路４４〜４８の
一例を示す従来例の要部回路図を示す。同図に於いて、
５１，５２，５３は第１，第２，第３の差動増幅器、５
４は定電流回路、５５〜６０はトランジスタ、６１〜６
６は抵抗、ＶCCは電源電圧、Ｓｉｎ１，Ｓｉｎ２は位相
の異なる入力信号、Ｓｏｕｔ１，Ｓｏｕｔ２は出力信
号、Ｖｃｔは制御信号、Ｖｒ１，Ｖｒ２，Ｖｒ３は基準
電圧である。第１の差動増幅器５１は、１対のトランジ
スタ５５，５６と抵抗６３，６４とにより構成され、第
２の差動増幅器５２は、１対のトランジスタ５７，５８
と抵抗６５，６６とにより構成され、第３の差動増幅器
５３は、１対のトランジスタ５９，６０により構成され
ている。
一例を示す従来例の要部回路図を示す。同図に於いて、
５１，５２，５３は第１，第２，第３の差動増幅器、５
４は定電流回路、５５〜６０はトランジスタ、６１〜６
６は抵抗、ＶCCは電源電圧、Ｓｉｎ１，Ｓｉｎ２は位相
の異なる入力信号、Ｓｏｕｔ１，Ｓｏｕｔ２は出力信
号、Ｖｃｔは制御信号、Ｖｒ１，Ｖｒ２，Ｖｒ３は基準
電圧である。第１の差動増幅器５１は、１対のトランジ
スタ５５，５６と抵抗６３，６４とにより構成され、第
２の差動増幅器５２は、１対のトランジスタ５７，５８
と抵抗６５，６６とにより構成され、第３の差動増幅器
５３は、１対のトランジスタ５９，６０により構成され
ている。
【０００９】第１の差動増幅器５１では、一方のトラン
ジスタ５５のベースに入力信号Ｓｉｎ１、他方のトラン
ジスタ５６のベースに基準電圧Ｖｒ１がそれぞれ加えら
れ、第２の差動増幅器５２では、一方のトランジスタ５
７のベースに入力信号Ｓｉｎ２、他方のトランジスタ５
８のベースに基準電圧Ｖｒ２がそれぞれ加えられ、第３
の差動増幅器５３の一方のトランジスタ５９のベースに
制御信号Ｖｃｔ、他方のトランジスタ６０のベースに基
準電圧Ｖｒ３がそれぞれ加えられ、第３の差動増幅器５
３に定電流回路５４が接続されている。
ジスタ５５のベースに入力信号Ｓｉｎ１、他方のトラン
ジスタ５６のベースに基準電圧Ｖｒ１がそれぞれ加えら
れ、第２の差動増幅器５２では、一方のトランジスタ５
７のベースに入力信号Ｓｉｎ２、他方のトランジスタ５
８のベースに基準電圧Ｖｒ２がそれぞれ加えられ、第３
の差動増幅器５３の一方のトランジスタ５９のベースに
制御信号Ｖｃｔ、他方のトランジスタ６０のベースに基
準電圧Ｖｒ３がそれぞれ加えられ、第３の差動増幅器５
３に定電流回路５４が接続されている。
【００１０】従って、第１，第２の差動増幅器５１，５
２に流れる電流Ｉａ，Ｉｂの比を、制御信号Ｖｃｔによ
り制御することができる。例えば、入力信号Ｓｉｎ１を
０°位相、入力信号Ｓｉｎ２を９０°とし、制御信号Ｖ
ｃｔを０Ｖとした場合、第１の差動増幅器５１の電流Ｉ
ａは０、第２の差動増幅器５２の電流Ｉｂは定電流回路
５４による電流Ｉとなり、９０°位相の入力信号Ｓｉｎ
２と同相の出力信号Ｓｏｕｔ２とその逆相の出力信号Ｓ
ｏｕｔ１とが出力される。又制御信号Ｖｃｔにより第２
の差動増幅器５２の電流Ｉｂを０とすると、第１の差動
増幅器５１に流れる電流Ｉａは定電流回路５４による電
流Ｉとなるから、０°位相の入力信号Ｓｉｎ１と同相の
出力信号Ｓｏｕｔ２とその逆相の出力信号Ｓｏｕｔ１と
が出力される。又第１，第２の差動増幅器５１，５２に
流れる電流Ｉａ，Ｉｂの比を、１対１に制御すると、出
力信号Ｓｏｕｔ２は４５°位相となり、又出力信号Ｓｏ
ｕｔ１はその逆相の２２５°位相となる。即ち、図４に
於ける電流合成回路４４と同様に、制御信号Ｖｃｔに従
って、０°〜９０°位相及びその逆相の１８０°〜２７
０°位相に制御された信号を出力することができる。
２に流れる電流Ｉａ，Ｉｂの比を、制御信号Ｖｃｔによ
り制御することができる。例えば、入力信号Ｓｉｎ１を
０°位相、入力信号Ｓｉｎ２を９０°とし、制御信号Ｖ
ｃｔを０Ｖとした場合、第１の差動増幅器５１の電流Ｉ
ａは０、第２の差動増幅器５２の電流Ｉｂは定電流回路
５４による電流Ｉとなり、９０°位相の入力信号Ｓｉｎ
２と同相の出力信号Ｓｏｕｔ２とその逆相の出力信号Ｓ
ｏｕｔ１とが出力される。又制御信号Ｖｃｔにより第２
の差動増幅器５２の電流Ｉｂを０とすると、第１の差動
増幅器５１に流れる電流Ｉａは定電流回路５４による電
流Ｉとなるから、０°位相の入力信号Ｓｉｎ１と同相の
出力信号Ｓｏｕｔ２とその逆相の出力信号Ｓｏｕｔ１と
が出力される。又第１，第２の差動増幅器５１，５２に
流れる電流Ｉａ，Ｉｂの比を、１対１に制御すると、出
力信号Ｓｏｕｔ２は４５°位相となり、又出力信号Ｓｏ
ｕｔ１はその逆相の２２５°位相となる。即ち、図４に
於ける電流合成回路４４と同様に、制御信号Ｖｃｔに従
って、０°〜９０°位相及びその逆相の１８０°〜２７
０°位相に制御された信号を出力することができる。
【００１１】又第１の差動増幅器５１の一方のトランジ
スタ５５のベースに、前述のように０°位相の入力信号
Ｓｉｎ１を加え、他方のトランジスタ５６のベースに、
逆相の１８０°位相の入力信号＊Ｓｉｎ１を加え、第２
の差動増幅器５２の一方のトランジスタ５７のベースに
９０°位相の入力信号Ｓｉｎ２を加え、他方のトランジ
スタ５８のベースに、逆相の２７０°位相の入力信号＊
Ｓｉｎ２を加える構成として、制御信号Ｖｃｔにより出
力信号の位相を制御することもできる。
スタ５５のベースに、前述のように０°位相の入力信号
Ｓｉｎ１を加え、他方のトランジスタ５６のベースに、
逆相の１８０°位相の入力信号＊Ｓｉｎ１を加え、第２
の差動増幅器５２の一方のトランジスタ５７のベースに
９０°位相の入力信号Ｓｉｎ２を加え、他方のトランジ
スタ５８のベースに、逆相の２７０°位相の入力信号＊
Ｓｉｎ２を加える構成として、制御信号Ｖｃｔにより出
力信号の位相を制御することもできる。
【００１２】
【発明が解決しようとする問題点】図５に示す電流合成
回路を縦続接続して出力信号を０°〜３６０°の任意の
位相に制御する場合、第１，第２の差動増幅器５１，５
２を含む電流合成回路の入力インピーダンスは比較的小
さいので帯域が制限される。従って、高速データ伝送に
於けるクロック信号の位相調整に適用することは困難と
なる。そこで、電流合成回路の入力段にエミッタフォロ
ア回路を接続して、入力インピーダンスを大きくするこ
とが考えられる。
回路を縦続接続して出力信号を０°〜３６０°の任意の
位相に制御する場合、第１，第２の差動増幅器５１，５
２を含む電流合成回路の入力インピーダンスは比較的小
さいので帯域が制限される。従って、高速データ伝送に
於けるクロック信号の位相調整に適用することは困難と
なる。そこで、電流合成回路の入力段にエミッタフォロ
ア回路を接続して、入力インピーダンスを大きくするこ
とが考えられる。
【００１３】図５に示す電流合成回路の入力段に前述の
ようにエミッタフォロア回路を接続して入力インピーダ
ンスを大きくした場合、例えば、電源電圧ＶCCを０Ｖ、
定電流回路５４の電源電圧ＶEEを−５．２Ｖ、各トラン
ジスタのベース・エミッタ間電圧を０．８Ｖとし、入力
信号レベルをｘとすると、エミッタフォロア回路のトラ
ンジスタのベース・エミッタ間電圧により、例えば、第
１の差動増幅器５１のトランジスタ５５のベースのａ点
の電位は、（ｘ−０．８）Ｖとなる。又制御信号Ｖｃｔ
を入力する第３の差動増幅器５３のトランジスタ５９の
ベース電位は、そのベース・エミッタ間電圧と定電流回
路５４のトランジスタのベース・エミッタ間電圧とによ
り、（−５．２＋０．８＋０．８）Ｖ＝−３．６Ｖとな
る。
ようにエミッタフォロア回路を接続して入力インピーダ
ンスを大きくした場合、例えば、電源電圧ＶCCを０Ｖ、
定電流回路５４の電源電圧ＶEEを−５．２Ｖ、各トラン
ジスタのベース・エミッタ間電圧を０．８Ｖとし、入力
信号レベルをｘとすると、エミッタフォロア回路のトラ
ンジスタのベース・エミッタ間電圧により、例えば、第
１の差動増幅器５１のトランジスタ５５のベースのａ点
の電位は、（ｘ−０．８）Ｖとなる。又制御信号Ｖｃｔ
を入力する第３の差動増幅器５３のトランジスタ５９の
ベース電位は、そのベース・エミッタ間電圧と定電流回
路５４のトランジスタのベース・エミッタ間電圧とによ
り、（−５．２＋０．８＋０．８）Ｖ＝−３．６Ｖとな
る。
【００１４】制御信号Ｖｃｔを０．８Ｖの幅で変化させ
るとすると、トランジスタ５９のコレクタ、即ち、ｂ点
は（−３．６＋０．８）Ｖとなる。そして、抵抗６３，
６４による電圧降下を無視すると、ａ点の電位は、（ｘ
−０．８）≧（−２．８＋０．８）＝−２．０Ｖとな
る。従って、入力信号レベルｘは、ｘ≧−１．２Ｖとな
る。更に抵抗６３，６４による電圧降下を考慮すると、
入力信号レベルｘは、少なくとも−１Ｖ程度となる。
るとすると、トランジスタ５９のコレクタ、即ち、ｂ点
は（−３．６＋０．８）Ｖとなる。そして、抵抗６３，
６４による電圧降下を無視すると、ａ点の電位は、（ｘ
−０．８）≧（−２．８＋０．８）＝−２．０Ｖとな
る。従って、入力信号レベルｘは、ｘ≧−１．２Ｖとな
る。更に抵抗６３，６４による電圧降下を考慮すると、
入力信号レベルｘは、少なくとも−１Ｖ程度となる。
【００１５】ＥＣＬレベルに於いては、ハイレベルを−
０．９Ｖ、ローレベルを−１．７Ｖとするもので、その
場合の出力信号レベルは−１．３Ｖとなる。従って、第
１，第２の差動増幅器５１，５２の出力段にエミッタフ
ォロア回路を接続し、ＥＣＬレベルの出力信号とするこ
とができ、この出力信号を次段の電流合成回路に入力し
ようとしても、直流レベルが整合しないことになる。即
ち、入力段にエミッタフォロア回路を接続して入力イン
ピーダンスを大きくした場合に、レベル変換回路等を介
在させなければならないことになり、直接接続する回路
構成に比較して帯域が狭くなる欠点がある。本発明は、
入力段にエミッタフォロア回路を接続して入力インピー
ダンスを大きくし、且つ直流レベルの整合が取れるよう
にすることを目的とする。
０．９Ｖ、ローレベルを−１．７Ｖとするもので、その
場合の出力信号レベルは−１．３Ｖとなる。従って、第
１，第２の差動増幅器５１，５２の出力段にエミッタフ
ォロア回路を接続し、ＥＣＬレベルの出力信号とするこ
とができ、この出力信号を次段の電流合成回路に入力し
ようとしても、直流レベルが整合しないことになる。即
ち、入力段にエミッタフォロア回路を接続して入力イン
ピーダンスを大きくした場合に、レベル変換回路等を介
在させなければならないことになり、直接接続する回路
構成に比較して帯域が狭くなる欠点がある。本発明は、
入力段にエミッタフォロア回路を接続して入力インピー
ダンスを大きくし、且つ直流レベルの整合が取れるよう
にすることを目的とする。
【００１６】
【課題を解決するための手段】本発明の電流合成回路
は、図１を参照して説明すると、第１，第２の差動増幅
器１，２の電流比を、定電流回路６を接続した第３の差
動増幅器３に加える制御信号によって制御し、第１，第
２の差動増幅器１，２にそれぞれ入力する異なる位相の
入力信号を、電流合成により所望の出力信号位相とする
電流合成回路に於いて、第１，第２の差動増幅器１，２
の入力段に、エミッタフロォア回路４を接続し、このエ
ミッタフォロア回路４の前段に容量結合回路５を接続し
た構成とする。
は、図１を参照して説明すると、第１，第２の差動増幅
器１，２の電流比を、定電流回路６を接続した第３の差
動増幅器３に加える制御信号によって制御し、第１，第
２の差動増幅器１，２にそれぞれ入力する異なる位相の
入力信号を、電流合成により所望の出力信号位相とする
電流合成回路に於いて、第１，第２の差動増幅器１，２
の入力段に、エミッタフロォア回路４を接続し、このエ
ミッタフォロア回路４の前段に容量結合回路５を接続し
た構成とする。
【００１７】又容量結合回路５とエミッタフォロア回路
４とを有する電流合成回路を、複数段縦続接続し、入力
段に入力信号を９０°位相差の信号として出力する移相
器９と、この移相器からの９０°位相差の信号をそれぞ
れ同相と逆相とに分配する分配器７，８とを接続した構
成とする。
４とを有する電流合成回路を、複数段縦続接続し、入力
段に入力信号を９０°位相差の信号として出力する移相
器９と、この移相器からの９０°位相差の信号をそれぞ
れ同相と逆相とに分配する分配器７，８とを接続した構
成とする。
【００１８】
【作用】エミッタフォロア回路４を接続することによ
り、電流合成回路としての入力インピーダンスを大きく
し、容量結合回路５をエミッタフォロア回路４の前段に
接続することにより、直流カットを行って直流レベルの
不整合を回避し、電流合成回路の縦続接続を可能とする
ことができる。
り、電流合成回路としての入力インピーダンスを大きく
し、容量結合回路５をエミッタフォロア回路４の前段に
接続することにより、直流カットを行って直流レベルの
不整合を回避し、電流合成回路の縦続接続を可能とする
ことができる。
【００１９】又移相器９により入力信号を０°位相と９
０°位相との９０°位相差の信号として出力し、分配器
７，８により同相の０°とその逆相の１８０°の信号及
び同相の９０°とその逆相の２７０°の信号とに分配
し、複数段縦続接続した電流合成回路に入力する。例え
ば、第１段の一方の電流合成回路に０°位相と９０°位
相との信号を入力し、０°〜９０°位相範囲及びその逆
相の１８０°〜２７０°の位相範囲の信号を出力し、他
方の電流合成回路に９０°位相と１８０°位相との信号
を入力し、９０°〜１８０°位相範囲及びその逆相の２
７０°〜３６０°位相範囲の信号を出力し、これらの出
力信号を組み合わせて次段の電流合成回路に入力するこ
とにより、０°〜３６０°の位相範囲の任意の位相に調
整された信号を出力することができる。
０°位相との９０°位相差の信号として出力し、分配器
７，８により同相の０°とその逆相の１８０°の信号及
び同相の９０°とその逆相の２７０°の信号とに分配
し、複数段縦続接続した電流合成回路に入力する。例え
ば、第１段の一方の電流合成回路に０°位相と９０°位
相との信号を入力し、０°〜９０°位相範囲及びその逆
相の１８０°〜２７０°の位相範囲の信号を出力し、他
方の電流合成回路に９０°位相と１８０°位相との信号
を入力し、９０°〜１８０°位相範囲及びその逆相の２
７０°〜３６０°位相範囲の信号を出力し、これらの出
力信号を組み合わせて次段の電流合成回路に入力するこ
とにより、０°〜３６０°の位相範囲の任意の位相に調
整された信号を出力することができる。
【００２０】
【実施例】図２は本発明の実施例の要部回路図であり、
１１，１２は第１，第２の差動増幅器、１３は第３の差
動増幅器、１４はエミッタフォロア回路、１５は容量結
合回路、Ｑ１〜Ｑ２０はトランジスタ、Ｒ１〜Ｒ１５は
抵抗、Ｃ１〜Ｃ４はコンデンサ、ＶCC，ＶEEは電源電
圧、Ｖｃｔは制御信号、Ｖｒは基準電圧、ＩＮ１〜ＩＮ
４は入力端子、Ｔ１，Ｔ２は出力端子である。
１１，１２は第１，第２の差動増幅器、１３は第３の差
動増幅器、１４はエミッタフォロア回路、１５は容量結
合回路、Ｑ１〜Ｑ２０はトランジスタ、Ｒ１〜Ｒ１５は
抵抗、Ｃ１〜Ｃ４はコンデンサ、ＶCC，ＶEEは電源電
圧、Ｖｃｔは制御信号、Ｖｒは基準電圧、ＩＮ１〜ＩＮ
４は入力端子、Ｔ１，Ｔ２は出力端子である。
【００２１】第１，第２，第３の差動増幅器１１，１
２，１３と、トランジスタＱ１７〜Ｑ２０を含む定電流
回路とによる電流合成回路の基本構成に、エミッタフォ
ロア回路１４と容量結合回路１５と、トランジスタＱ１
１，Ｑ１２からなる出力回路とが設けられている。従っ
て、トランジスタＱ１〜Ｑ４からなるエミッタフォロア
回路１４により、電流合成回路としての入力インピーダ
ンスを大きくすることができる。又コンデンサＣ１〜Ｃ
４からなる容量結合回路１５により、前段の直流レベル
との不整合が回避される。又第１，第２の差動増幅器１
１，１２と出力端子Ｔ１，Ｔ２との間に、トランジスタ
Ｑ１１，Ｑ１２からなるエミッタフォロア回路が接続さ
れている。
２，１３と、トランジスタＱ１７〜Ｑ２０を含む定電流
回路とによる電流合成回路の基本構成に、エミッタフォ
ロア回路１４と容量結合回路１５と、トランジスタＱ１
１，Ｑ１２からなる出力回路とが設けられている。従っ
て、トランジスタＱ１〜Ｑ４からなるエミッタフォロア
回路１４により、電流合成回路としての入力インピーダ
ンスを大きくすることができる。又コンデンサＣ１〜Ｃ
４からなる容量結合回路１５により、前段の直流レベル
との不整合が回避される。又第１，第２の差動増幅器１
１，１２と出力端子Ｔ１，Ｔ２との間に、トランジスタ
Ｑ１１，Ｑ１２からなるエミッタフォロア回路が接続さ
れている。
【００２２】例えば、入力端子ＩＮ１，ＩＮ２に、０°
とその逆相の１８０°の位相の入力信号が加えられ、入
力端子ＩＮ３，ＩＮ４に、９０°とその逆相の２７０°
の位相の入力信号が加えられると、それぞれの入力信号
は、容量結合回路１５のコンデンサＣ１〜Ｃ４を介して
エミッタフォロア回路１４のトランジスタＱ１〜Ｑ４か
ら、第１，第２の差動増幅器１１，１２のトランジスタ
Ｑ５〜Ｑ８のベースに加えられる。又制御信号Ｖｃｔが
第３の差動増幅器１３の一方のトランジスタＱ９のベー
スに加えられ、他方のトランジスタＱ１０のベースに基
準電圧Ｖｒが加えられ、トランジスタＱ９，Ｑ１０の共
通に接続されたエミッタに定電流回路のトランジスタＱ
２０が接続されている。
とその逆相の１８０°の位相の入力信号が加えられ、入
力端子ＩＮ３，ＩＮ４に、９０°とその逆相の２７０°
の位相の入力信号が加えられると、それぞれの入力信号
は、容量結合回路１５のコンデンサＣ１〜Ｃ４を介して
エミッタフォロア回路１４のトランジスタＱ１〜Ｑ４か
ら、第１，第２の差動増幅器１１，１２のトランジスタ
Ｑ５〜Ｑ８のベースに加えられる。又制御信号Ｖｃｔが
第３の差動増幅器１３の一方のトランジスタＱ９のベー
スに加えられ、他方のトランジスタＱ１０のベースに基
準電圧Ｖｒが加えられ、トランジスタＱ９，Ｑ１０の共
通に接続されたエミッタに定電流回路のトランジスタＱ
２０が接続されている。
【００２３】従って、制御信号Ｖｃｔにより第１，第２
の差動増幅器１１，１２の電流比が制御され、電流合成
により位相調整された出力信号は、トランジスタＱ１
１，Ｑ１２を介して出力端子Ｔ１，Ｔ２から出力され
る。この場合、例えば、出力端子Ｔ１から０°〜９０°
の位相範囲に調整された出力信号が出力され、出力端子
Ｔ２からその逆相の１８０°〜２７０°の位相範囲に調
整された出力信号が出力される。
の差動増幅器１１，１２の電流比が制御され、電流合成
により位相調整された出力信号は、トランジスタＱ１
１，Ｑ１２を介して出力端子Ｔ１，Ｔ２から出力され
る。この場合、例えば、出力端子Ｔ１から０°〜９０°
の位相範囲に調整された出力信号が出力され、出力端子
Ｔ２からその逆相の１８０°〜２７０°の位相範囲に調
整された出力信号が出力される。
【００２４】前述のように、エミッタフォロア回路１４
により入力インピーダンスを大きくしても、容量結合回
路１５により直流レベルの不整合の問題がなくなるか
ら、図１及び図４に示すように、電流合成回路を縦続接
続し、移相器９によって入力信号を０°と９０°との位
相のように、９０°位相差の信号とし、それぞれの信号
を分配器７，８により、例えば、０°とその逆相の１８
０°の位相の信号、及び９０°とその逆相の２７０°の
位相の信号に分配し、第１段の一方の電流合成回路に、
０°と９０°との位相の信号を入力して、制御信号Ｖｃ
ｔに従って０°〜９０°の位相範囲及びその逆相の１８
０°〜２７０°の位相範囲の信号を出力し、他方の電流
合成回路に、９０°と１８０°との位相の信号を入力
し、制御信号Ｖｃｔに従って９０°〜１８０°の位相範
囲の信号を出力する。
により入力インピーダンスを大きくしても、容量結合回
路１５により直流レベルの不整合の問題がなくなるか
ら、図１及び図４に示すように、電流合成回路を縦続接
続し、移相器９によって入力信号を０°と９０°との位
相のように、９０°位相差の信号とし、それぞれの信号
を分配器７，８により、例えば、０°とその逆相の１８
０°の位相の信号、及び９０°とその逆相の２７０°の
位相の信号に分配し、第１段の一方の電流合成回路に、
０°と９０°との位相の信号を入力して、制御信号Ｖｃ
ｔに従って０°〜９０°の位相範囲及びその逆相の１８
０°〜２７０°の位相範囲の信号を出力し、他方の電流
合成回路に、９０°と１８０°との位相の信号を入力
し、制御信号Ｖｃｔに従って９０°〜１８０°の位相範
囲の信号を出力する。
【００２５】次の第２段の一方の電流合成回路に、０°
〜９０°の位相範囲の信号と９０°〜１８０°の位相範
囲の信号とを入力し、制御信号Ｖｃｔにより０°〜１８
０°の位相範囲及びその逆相の１８０°〜３６０°の位
相範囲の信号を出力し、他方の電流合成回路に、９０°
〜１８０°の位相範囲の信号と、１８０°〜２７０°の
位相範囲の信号とを入力し、制御信号Ｖｃｔに従って９
０°〜２７０°の位相範囲の信号を出力し、次の第３段
の一方の電流合成回路に、０°〜１８０°の位相範囲の
信号と、１８０°〜２７０°の位相範囲の信号とを入力
し、制御信号Ｖｃｔに従って０°〜２７０°の位相範囲
の信号を出力し、他方の電流合成回路に、１８０°〜３
６０°の位相範囲の信号と、９０°〜２７０°の位相範
囲の信号とを入力し、制御信号Ｖｃｔに従って９０°〜
３６０°の位相範囲の信号を出力し、次の第４段の電流
合成回路に、０°〜２７０°の位相範囲の信号と９０°
〜３６０°の位相範囲の信号とを入力し、制御信号Ｖｃ
ｔに従って０°〜３６０°の位相範囲の信号を出力する
ことができる。即ち、制御信号Ｖｃｔにより、クロック
信号等の入力信号の位相を０°〜３６０°の範囲にわた
って制御することができる。
〜９０°の位相範囲の信号と９０°〜１８０°の位相範
囲の信号とを入力し、制御信号Ｖｃｔにより０°〜１８
０°の位相範囲及びその逆相の１８０°〜３６０°の位
相範囲の信号を出力し、他方の電流合成回路に、９０°
〜１８０°の位相範囲の信号と、１８０°〜２７０°の
位相範囲の信号とを入力し、制御信号Ｖｃｔに従って９
０°〜２７０°の位相範囲の信号を出力し、次の第３段
の一方の電流合成回路に、０°〜１８０°の位相範囲の
信号と、１８０°〜２７０°の位相範囲の信号とを入力
し、制御信号Ｖｃｔに従って０°〜２７０°の位相範囲
の信号を出力し、他方の電流合成回路に、１８０°〜３
６０°の位相範囲の信号と、９０°〜２７０°の位相範
囲の信号とを入力し、制御信号Ｖｃｔに従って９０°〜
３６０°の位相範囲の信号を出力し、次の第４段の電流
合成回路に、０°〜２７０°の位相範囲の信号と９０°
〜３６０°の位相範囲の信号とを入力し、制御信号Ｖｃ
ｔに従って０°〜３６０°の位相範囲の信号を出力する
ことができる。即ち、制御信号Ｖｃｔにより、クロック
信号等の入力信号の位相を０°〜３６０°の範囲にわた
って制御することができる。
【００２６】本発明は、前述の実施例にのみ限定される
ものではなく、種々付加変更することができるものであ
り、例えば、第１，第２の差動増幅器１１，１２の入力
段に、複数段のエミッタフォロア回路を接続することも
可能である。
ものではなく、種々付加変更することができるものであ
り、例えば、第１，第２の差動増幅器１１，１２の入力
段に、複数段のエミッタフォロア回路を接続することも
可能である。
【００２７】
【発明の効果】以上説明したように、本発明は、第１，
第２の差動増幅器１，２の電流比を、第３の差動増幅器
３に制御信号を加えることにより制御し、第１，第２の
差動増幅器１，２に異なる位相の信号を入力して、第
１，第２の差動増幅器１，２の電流合成により、所望の
位相の信号を出力するものであり、その入力段にエミッ
タフォロア回路４を接続して入力インピーダンスを大き
くし、入出力端子間に接続されるトランジスタ数が多く
なることにより、複数段の縦続接続時の直流レベルの不
整合を、コンデンサによる容量結合回路５を接続するこ
とにより回避するものであり、高速クロック信号の位相
を高精度に調整することが可能となる。
第２の差動増幅器１，２の電流比を、第３の差動増幅器
３に制御信号を加えることにより制御し、第１，第２の
差動増幅器１，２に異なる位相の信号を入力して、第
１，第２の差動増幅器１，２の電流合成により、所望の
位相の信号を出力するものであり、その入力段にエミッ
タフォロア回路４を接続して入力インピーダンスを大き
くし、入出力端子間に接続されるトランジスタ数が多く
なることにより、複数段の縦続接続時の直流レベルの不
整合を、コンデンサによる容量結合回路５を接続するこ
とにより回避するものであり、高速クロック信号の位相
を高精度に調整することが可能となる。
【図１】本発明の原理説明図である。
【図２】本発明の実施例の要部回路図である。
【図３】再生中継器の要部ブロック図である。
【図４】位相調整部のブロック図である。
【図５】従来例の電流合成回路の要部回路図である。
１ 第１の差動増幅器 ２ 第２の差動増幅器 ３ 第３の差動増幅器 ４ エミッタフォロア回路 ５ 容量結合回路 ６ 定電流回路 ７，８ 分配回路 ９ 移相器
フロントページの続き (72)発明者 滝沢 雄二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 田島 一幸 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (2)
- 【請求項１】 第１，第２の差動増幅器（１），（２）
の電流比を、第３の差動増幅器（３）に加える制御信号
によって制御して合成出力し、前記第１，第２の差動増
幅器（１），（２）のそれぞれ異なる位相の入力信号を
基に、前記制御信号によって出力信号位相を制御する電
流合成回路に於いて、 前記第１，第２の差動増幅器（１），（２）の入力段に
エミッタフォロア回路（４）を接続し、該エミッタフォ
ロア回路（４）の前段に容量結合回路（５）を接続した
ことを特徴とする電流合成回路。 - 【請求項２】 前記容量結合回路（５）とエミッタフォ
ロア回路（４）とを有する電流合成回路を複数段縦続接
続し、且つ入力段に入力信号を９０°位相差の信号とし
て出力する移相器（９）と、該移相器からの９０°位相
差の信号をそれぞれ同相と逆相とに分配する分配器
（７），（８）とを接続したことを特徴とする請求項１
記載の電流合成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15318391A JPH05102790A (ja) | 1991-06-25 | 1991-06-25 | 電流合成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15318391A JPH05102790A (ja) | 1991-06-25 | 1991-06-25 | 電流合成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102790A true JPH05102790A (ja) | 1993-04-23 |
Family
ID=15556862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15318391A Pending JPH05102790A (ja) | 1991-06-25 | 1991-06-25 | 電流合成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102790A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100699862B1 (ko) * | 2005-08-26 | 2007-03-27 | 삼성전자주식회사 | 반도체 장치의 이중 기준 입력 수신기 및 이의 입력 데이터신호 수신방법 |
-
1991
- 1991-06-25 JP JP15318391A patent/JPH05102790A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100699862B1 (ko) * | 2005-08-26 | 2007-03-27 | 삼성전자주식회사 | 반도체 장치의 이중 기준 입력 수신기 및 이의 입력 데이터신호 수신방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090033371A1 (en) | Amplifier circuit for double sampled architectures | |
| US5666354A (en) | CMOS bi-directional differential link | |
| US20030218482A1 (en) | Signal settling device and method | |
| US5363102A (en) | Offset-insensitive switched-capacitor gain stage | |
| CN106953609B (zh) | 低电压低功率可变增益放大器 | |
| US6081133A (en) | Universal receiver device | |
| US6809673B2 (en) | Multi-channel circuit with current steering digital to analogue converters with minimized crosstalk | |
| US5048055A (en) | Multi-data rate selectable equalizer | |
| JPH05217395A (ja) | サンプル−ホールド回路 | |
| US6104244A (en) | Amplifier having a rail-to-rail output stage | |
| JP2830087B2 (ja) | 周波数特性補正回路 | |
| US5510745A (en) | High-speed electronic circuit having a cascode configuration | |
| US4614911A (en) | Balanced modulator circuit | |
| JPH05102790A (ja) | 電流合成回路 | |
| KR20030040185A (ko) | 가변이득 증폭기 및 필터회로 | |
| JPH11345054A (ja) | 信号伝送用ドライバ回路 | |
| US6583746B2 (en) | A/D converter with high speed input circuit | |
| US6937099B2 (en) | Op-amp configurable in a non-inverting mode with a closed loop gain greater than one with output voltage correction for a time varying voltage reference of the op-amp, and a method for correcting the output voltage of such an op-amp for a time varying voltage reference | |
| US6529036B1 (en) | Low noise, reduced swing differential output buffer design | |
| JPH02500238A (ja) | カスコード構成の高速電子回路 | |
| US6593769B1 (en) | Differential, reduced swing buffer design | |
| JPH07105722B2 (ja) | Ｄ／ａコンバータ | |
| EP0250763B1 (en) | Differental summing amplifier for inputs having large common mode signals | |
| US6542018B1 (en) | Current mode step attenuation control circuit with digital technology | |
| US6229396B1 (en) | Controlled impedance transformer line driver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000307 |